JP2004031563A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004031563A JP2004031563A JP2002184318A JP2002184318A JP2004031563A JP 2004031563 A JP2004031563 A JP 2004031563A JP 2002184318 A JP2002184318 A JP 2002184318A JP 2002184318 A JP2002184318 A JP 2002184318A JP 2004031563 A JP2004031563 A JP 2004031563A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chips
- semiconductor
- mirror
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】多様化を図る。
【解決手段】相互の主面１ｂ，７ｂが対向配置されるとともに同じ信号のパッド１ａ，７ａ同士が対向して配置され、かつ積層された第１のミラーチップ１および第２のミラーチップ７と、対向するそれぞれのパッド１ａ，７ａ間に配置された複数の突起電極と、第１のミラーチップ１と第２のミラーチップ７が搭載されたパッケージ基板２と、第１のミラーチップ１および第２のミラーチップ７と積層された第３の半導体チップ８と、複数の前記突起電極とパッケージ基板２の複数の接続端子２ｃとを接続する複数のワイヤ４と、各チップと複数のワイヤ４とを樹脂封止する封止部６とからなり、同サイズ・同チップによる積層構造を実現できるため、ロジック系とメモリ系のチップの組み合わせなども可能となり、ＣＳＰ９の多様化を図ることができる。
【選択図】 図２
【解決手段】相互の主面１ｂ，７ｂが対向配置されるとともに同じ信号のパッド１ａ，７ａ同士が対向して配置され、かつ積層された第１のミラーチップ１および第２のミラーチップ７と、対向するそれぞれのパッド１ａ，７ａ間に配置された複数の突起電極と、第１のミラーチップ１と第２のミラーチップ７が搭載されたパッケージ基板２と、第１のミラーチップ１および第２のミラーチップ７と積層された第３の半導体チップ８と、複数の前記突起電極とパッケージ基板２の複数の接続端子２ｃとを接続する複数のワイヤ４と、各チップと複数のワイヤ４とを樹脂封止する封止部６とからなり、同サイズ・同チップによる積層構造を実現できるため、ロジック系とメモリ系のチップの組み合わせなども可能となり、ＣＳＰ９の多様化を図ることができる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、チップ積層型の半導体装置の多様化に適用して有効な技術に関する。
【０００２】
【従来の技術】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
配線基板を有し、かつその一方の面を樹脂封止する片面封止構造の半導体装置において、半導体チップを積層させるチップ積層型（チップスタック型ともいう）のものでは、配線基板上に主面を上方にして第１の半導体チップを搭載し、その上に第１の半導体チップより小さい第２の半導体チップを搭載している。
【０００４】
すなわち、第２の半導体チップを第１の半導体チップより十分に小さいものとし、これによって第１の半導体チップの主面の表面電極を第２の半導体チップの外側で露出させ、この表面電極に対してワイヤボンディングを行っている。
【０００５】
このようにチップ積層型で、かつワイヤボンディングを行うタイプの半導体装置の構造については、例えば、特開平１１−２０４７２０号公報にその記載がある。
【０００６】
【発明が解決しようとする課題】
ところが、前記した技術においては、ワイヤボンディングを行うために、第１の半導体チップの主面の表面電極（ボンディングパッド）は、露出していなければならない。
【０００７】
したがって、第１の半導体チップの上に積層する第２の半導体チップは、第１の半導体チップより小さくしなければならず、上段の半導体チップにはそのチップサイズに制約が付くことになる。
【０００８】
その結果、上段の半導体チップに対してはチップ機能にも制約が付き、したがって、半導体装置の多様化が図れないことが問題となる。
【０００９】
本発明の目的は、多様化を図ることが可能な半導体装置およびその製造方法を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１２】
すなわち、本発明は、相互の主面が対向配置されるとともに同じ信号の表面電極同士が対向して配置され、かつ積層された１組の半導体チップと、前記１組の半導体チップの対向するそれぞれの表面電極間に配置された複数の突起電極と、前記１組の半導体チップが搭載された配線基板と、前記１組の半導体チップと積層されるとともに、前記配線基板の接続端子と表面電極が接続された少なくとも１つの他の半導体チップと、前記複数の突起電極と前記配線基板の複数の接続端子とをそれぞれに接続する複数のワイヤとを有するものである。
【００１３】
また、本発明は、配線基板を準備する工程と、相互の主面が対向配置されるとともに同じ信号の表面電極同士が対向するように１組の半導体チップを突起電極を介して前記配線基板上に積層配置する工程と、前記１組の半導体チップと少なくとも１つの他の半導体チップとを前記配線基板上に積層配置する工程と、前記１組の半導体チップ間の前記突起電極と前記配線基板の接続端子とをワイヤで接続する工程と、前記他の半導体チップの表面電極と前記配線基板の接続端子とを接続する工程と、前記１組の半導体チップ、前記他の半導体チップおよび前記ワイヤを樹脂封止する工程とを有するものである。
【００１４】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１５】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
図１は本発明の実施の形態の半導体装置の一例であるチップ積層型のＣＳＰの構造を示す斜視図、図２は図１に示すＣＳＰの構造の一例を示す断面図、図３は図１に示すＣＳＰにおけるワイヤボンディング構造の一例を一部破断して示す拡大部分斜視図、図４は図３に示すワイヤと突起電極の接続部の構造の一例を示す拡大部分断面図、図５は図１に示すＣＳＰに組み込まれるミラーチップである第１の半導体チップの構造の一例を示す平面図、図６は図１に示すＣＳＰに組み込まれるミラーチップである第２の半導体チップの構造の一例を示す平面図、図７および図８は本発明の実施の形態の変形例の半導体装置（ＣＳＰ）の構造を示す断面図である。
【００１８】
図１、図２に示す本実施の形態の半導体装置は、チップ積層型のものであり、スタックドパッケージなどと呼ばれる半導体パッケージである。
【００１９】
なお、本実施の形態では、チップ積層型の半導体装置のうち、ＣＳＰ９と呼ばれる小型の半導体パッケージを取り上げて説明するが、本実施の形態のＣＳＰ９は、その外部端子である複数の半田バンプ（バンプ電極）３が、配線基板であるパッケージ基板２の裏面２ｂに複数行／複数列でアレイ状に配列されているものである。
【００２０】
さらに、本実施の形態では、半導体チップを３段に積層したＣＳＰ９を一例として説明する。
【００２１】
また、ＣＳＰ９は、複数のデバイス領域（半導体装置の領域）がマトリクス配列で形成された多数個取り基板を用いて組み立てられたものであり、前記複数のデバイス領域をモールド金型の１つのキャビティで一括して覆った状態で樹脂モールドし（以降、これを一括モールドという）、これによって形成された一括モールド部と前記多数個取り基板とをモールド後にダイシングして個片化したものである。
【００２２】
ＣＳＰ９の構造について説明すると、相互の主面１ｂ，７ｂが対向配置されるとともに同じ信号のパッド１ａ，７ａ同士が対向して配置され、かつ積層された１組の半導体チップである第１のミラーチップ１および第２のミラーチップ７と、第１のミラーチップ１および第２のミラーチップ７の対向するそれぞれのパッド１ａ，７ａ間に配置された複数の突起電極である第１金バンプ１０および第２金バンプ１１と、積層された第１のミラーチップ１と第２のミラーチップ７が搭載された配線基板であるパッケージ基板２と、第１のミラーチップ１および第２のミラーチップ７と積層されるとともに、パッケージ基板２の接続端子２ｃとパッド（表面電極）８ａが接続された第３の半導体チップ（他の半導体チップ）８と、複数の第１金バンプ１０および第２金バンプ１１とパッケージ基板２の複数の接続端子２ｃとをそれぞれに接続する複数のワイヤ４と、各チップと複数のワイヤ４とを樹脂封止する封止部６とからなる。
【００２３】
すなわち、ＣＳＰ９は、１組のミラーチップと他の半導体チップとが３段に積層されたチップ積層型の半導体パッケージである。
【００２４】
なお、１組のミラーチップである第１のミラーチップ１と第２のミラーチップ７を、それぞれ対向するパッド１ａ，７ａを、突起電極である第１金バンプ１０および第２金バンプ１１を介して、かつそれぞれの主面１ｂ，７ｂを対向させて積層することにより、第１のミラーチップ１の裏面１ｃ側または第２のミラーチップ７の裏面７ｃ側に他の半導体チップを積層することができるため、これを活かして、本実施の形態のＣＳＰ９では、図２に示すように、２段目の第２のミラーチップ７の裏面７ｃ上に他の半導体チップである第３の半導体チップ８がその主面８ｂを上方に向けて３段目として積層されている。
【００２５】
ここで、ミラーチップについて説明する。
【００２６】
図５は、一方のミラーチップである第１のミラーチップ１の主面１ｂのパッド１ａの配列を示したものであり、また、図６は、他方のミラーチップである第２のミラーチップ７の主面７ｂのパッド７ａの配列を示したものである。ミラーチップは、２つの半導体チップのパッド配列の関係が、鏡に映した状態となるものであり、２つの半導体チップを対向させて配置した際に、同じ信号（信号、電源およびグランドを含む）電極が対向して同じ位置に配置される１組の半導体チップのことである。
【００２７】
そこで、図５の第１のミラーチップ１と図６の第２のミラーチップ７とでは、一方を鏡に映した時にその鏡に映ったパッド配列が他方のパッド配列と同じになる関係にある。すなわち、図５の第１のミラーチップ１のＡ１〜Ｖ１パッド１ａが、図６の第２のミラーチップ７のＡ１〜Ｖ１パッド７ａと対応し、また、図５の第１のミラーチップ１のＡ２〜Ｒ２パッド１ａが、図６の第２のミラーチップ７のＡ２〜Ｒ２パッド７ａと対応している。
【００２８】
したがって、本実施の形態のＣＳＰ９では、第１のミラーチップ１と第２のミラーチップ７とをそれぞれの主面１ｂ，７ｂを対向させて積層しており、図４に示すように、相互の対応するパッド１ａ，７ａ同士を第１金バンプ１０および第２金バンプ１１で接続している。
【００２９】
ただし、チップセレクト端子については、相互の前記セレクト端子が電気的に接続されていてはいけないため、例えば、一方の表面電極を絶縁しておかなければならない。図５、図６において、例えば、それぞれのＡ１端子がチップセレクト端子の場合、図５に示す第１のミラーチップ１のＡ１パッド１ａ上に絶縁性の保護膜１４を形成するなどして、双方の半導体チップのチップセレクト端子が電気的に接続されていない状態にする。
【００３０】
このようにして、本実施の形態のＣＳＰ９では、１組のミラーチップが相互の主面１ｂ，７ｂを対向させた状態で積層配置されており、これにより、１組のミラーチップを同じ大きさのものとすることができる。
【００３１】
すなわち、本実施の形態のＣＳＰ９の構造では、従来のワイヤボンディングを行うチップ積層型の半導体装置のように、２段目の半導体チップの大きさを１段目より小さくしなければならないという制約がなく、同サイズ・同チップすなわち、同サイズの１組のミラーチップを積層して搭載することができる。
【００３２】
また、ＣＳＰ９では、図３に示すように１組のミラーチップ間の電気的接続を突起電極によって行い、さらに、この突起電極とワイヤ４とを接続して前記突起電極とパッケージ基板２との接続を行っている。
【００３３】
その際、第１のミラーチップ１と第２のミラーチップ７の接続が突起電極による接続のため、図３に示すように、ワイヤボンディングを逆ボンディングとして突起電極側を２ｎｄボンド側にする方が好ましい。
【００３４】
つまり、突起電極側を１ｓｔボンド側とすると、１ｓｔボンディングによるワイヤループが形成されてしまうため、突起電極とワイヤ４との接続が困難になる。これに対して、突起電極側を２ｎｄボンド側にすることにより、ワイヤ４の端部が平坦となるため、突起電極とワイヤ４との接合がし易くなる。
【００３５】
したがって、本実施の形態のＣＳＰ９では、図３に示すように、ワイヤボンディングを逆ボンディングとして、パッケージ基板２の接続端子２ｃとの接続側を１ｓｔボンド側とし、突起電極側を２ｎｄボンド側にしている。
【００３６】
なお、突起電極側を２ｎｄボンド側にする場合、第１のミラーチップ１の主面１ｂからワイヤ４をある程度離間させて接続しないと、ワイヤ４と第１のミラーチップ１の主面１ｂの端部とが接触して電気的なショートを引き起こす可能性がある。
【００３７】
そこで、本実施の形態のＣＳＰ９では、ミラーチップ間の突起電極とワイヤ４との接続において、図４に示すように、ワイヤ４の両側（上下側）に金バンプを配置し、ワイヤ４と第１のミラーチップ１の主面１ｂとが少なくともバンプ電極１個分離間するようにしている。
【００３８】
すなわち、第１のミラーチップ１のパッド１ａに接続している第１金バンプ１０と、第２のミラーチップ７のパッド７ａに接続している第２金バンプ１１とでワイヤ４の２ｎｄボンド側を挟んだ構造としており、これによって、ワイヤ４と第１のミラーチップ１の主面１ｂの端部との電気的ショートを防止することができる。
【００３９】
したがって、本実施の形態のＣＳＰ９は、１組のミラーチップ間を突起電極によって接続するとともに、この突起電極とワイヤ４とを逆ボンディングによるワイヤボンディングで接続する構造のものであり、バンプ接続と逆ボンディング方式によるワイヤボンディングとを組み合わせたものである。
【００４０】
また、第１のミラーチップ１と第２のミラーチップ７の接合は、シート状接合部材１２を用いて行う方が好ましい。
【００４１】
これは、第１のミラーチップ１と第２のミラーチップ７とは、それぞれの主面１ｂ，７ｂを対向させてこの両面に接合するように接合部材を配置するため、流動性を有する接合部材は、パッド１ａ，７ａを覆うことが考えられるため好ましくない。
【００４２】
したがって、第１のミラーチップ１と第２のミラーチップ７の接合には、シート状接合部材１２を用いる方が好ましい。その際、シート状接合部材１２は、例えば、熱硬化収縮性のフィルム接着剤などである。さらに、２チップ間を低弾性で緩和材として接合可能な材質の接合部材を用いると有効である。
【００４３】
なお、第１のミラーチップ１の裏面１ｃや第３の半導体チップ８の裏面８ｃの固定については、シート状接合部材１２でもよいし、もしくはペースト状のダイボンド材５などで固定してもよい。
【００４４】
そこで、１段目の第１のミラーチップ１は、その裏面１ｃがシート状接合部材１２やペースト状のダイボンド材５などを介してパッケージ基板２の主面２ａ上に固定され、さらに、３段目の第３の半導体チップ８は、その裏面８ｃがシート状接合部材１２やペースト状のダイボンド材５などを介して第２のミラーチップ７の裏面７ｃ上に固定されている。
【００４５】
また、パッケージ基板２は、有機材からなる基材２ｄに、複数の配線２ｆや接続端子２ｃおよびランド２ｅが形成されたものであり、接続端子２ｃのワイヤ４との接続領域およびランド２ｅの半田バンプ３との接続領域は露出させ、それ以外の領域には絶縁膜であるソルダレジスト２ｇが形成されている。
【００４６】
これにより、接続端子２ｃとワイヤ４とが接続し、かつ、半田バンプ３とランド２ｅとが接続している。
【００４７】
また、第１のミラーチップ１、第２のミラーチップ７および第３の半導体チップ８は、例えば、シリコンなどによって形成され、かつそれぞれには半導体集積回路が形成されている。
【００４８】
さらに、ワイヤボンディングによって接続されるワイヤ４は、例えば、金線などである。
【００４９】
次に、ＣＳＰ９の製造方法について説明する。
【００５０】
なお、ここでは、複数のデバイス領域（半導体装置の領域）を有した多数個取り基板を用い、前記複数のデバイス領域を一括モールドした後、ダイシングによって個片化する場合を説明する。
【００５１】
まず、それぞれの前記デバイス領域にパッケージ基板２が形成された多数個取り基板を準備し、各デバイス領域にダイボンド材５を塗布する。
【００５２】
その後、ダイボンド材５上に第１のミラーチップ１を配置し、第１のミラーチップ１をダイボンド材５を介してパッケージ基板２の主面２ａに固定する。
【００５３】
続いて、第１のミラーチップ１のパッド１ａ上にワイヤボンディング技術を用いてワイヤバンプである第１金バンプ１０を形成する。
【００５４】
なお、予め第１のミラーチップ１のパッド１ａ上にワイヤバンプやめっき蒸着などによって第１金バンプ１０が形成された第１のミラーチップ１を準備しておき、この第１のミラーチップ１をダイボンド材５によって固定してもよい。
【００５５】
その後、逆ボンディング方式によるワイヤボンディングを行い、パッケージ基板２の接続端子２ｃと第１のミラーチップ１のパッド１ａ上の第１金バンプ１０とをワイヤ４で接続する。
【００５６】
すなわち、１ｓｔボンディングをパッケージ基板２の接続端子２ｃに対して行い、さらに、２ｎｄボンディングを第１金バンプ１０に対して行う。
【００５７】
その後、第１のミラーチップ１の主面１ｂ上にシート状接合部材１２を配置し、このシート状接合部材１２上に、各パッド７ａに第２金バンプ１１が形成された第２のミラーチップ７をその主面７ｂを下方に向け第１のミラーチップ１の主面１ｂと第２のミラーチップ７の主面７ｂとを対向させて配置し、熱圧着などによって第１のミラーチップ１と第２のミラーチップ７とをシート状接合部材１２を介して固定する。
【００５８】
その際、図２に示すように、第１金バンプ１０と第２金バンプ１１もワイヤ４を介在させた状態で接続する。
【００５９】
その後、第２のミラーチップ７の裏面７ｃにダイボンド材５を塗布し、このダイボンド材５を介して第２のミラーチップ７の裏面７ｃ上に３段目の第３の半導体チップ８を固定する。
【００６０】
続いて、第３の半導体チップ８のパッド８ａとこれに対応するパッケージ基板２の接続端子２ｃとをワイヤボンディングしてワイヤ４で接続する。
【００６１】
その後、一括モールドによって複数のデバイス領域を一括に樹脂封止した後、各ランド２ｅに半田バンプ３を搭載する。
【００６２】
その後、各デバイス領域単位に切断して個片化する。
【００６３】
これにより、図１および図２に示すＣＳＰ９の組み立て完了となる。
【００６４】
なお、半田バンプ３の搭載は、個片化後に行ってもよい。
【００６５】
本実施の形態のＣＳＰ９では、同じ信号のパッド同士が対向して配置されてパッケージ基板２上に積層された１組のミラーチップと、この１組のミラーチップ間に介在して両者を電気的に接続する突起電極である第１金バンプ１０および第２金バンプ１１を有し、第１金バンプ１０と第２金バンプ１１との間にワイヤ４を介在させて両者を接続するとともに、このワイヤ４をパッケージ基板２の接続端子２ｃと接続することにより、同サイズ・同チップによる積層構造を実現させることができる。
【００６６】
これにより、図２に示す３段チップ構造では、ロジック系とメモリ系のチップの組み合わせも可能となり、ＣＳＰ９の多様化を図ることができる。
【００６７】
例えば、図２に示すＣＳＰ９では、１段目と２段目の半導体チップが１組のミラーチップであるため、１段目の第１のミラーチップ１と２段目の第２のミラーチップ７をメモリ系チップとし、３段目の第３の半導体チップ８をロジック系チップとすると有効である。
【００６８】
なお、同サイズ・同チップの半導体チップを表裏交互に積層することが可能になるため、図７の変形例に示すような４段のチップ積層が可能になる。
【００６９】
ここで、図７および図８に示す本実施の形態の変形例のＣＳＰ９について説明する。
【００７０】
図７に示す変形例は、４段チップ積層型のＣＳＰ９であり、図２に示す３段目の第３の半導体チップ８の上に、さらに４段目の第４の半導体チップ１３を積層するものであり、第３の半導体チップ８の主面８ｂと第４の半導体チップ１３の主面１３ｂとが対向して積層されている。
【００７１】
この第４の半導体チップ１３と第３の半導体チップ８をそれぞれミラーチップとし、第１のミラーチップ１と第２のミラーチップ７の接続と全く同様の接続方法で第４の半導体チップ１３と第３の半導体チップ８とを接続したものであり、第４の半導体チップ１３のパッド１３ａおよび第３の半導体チップ８のパッド８ａは、両者とも突起電極（図４に示す第１金バンプ１０および第２金バンプ１１と同じもの）とワイヤ４を介してパッケージ基板２の接続端子２ｃに接続されている。
【００７２】
図７に示す４段チップ構造では、４段のチップを全てメモリとして用いることなども可能となり、１つのＣＳＰ９におけるメモリ容量を増やすことなどができるとともに、ＣＳＰ９の多様化を図ることができる。
【００７３】
さらに、異なった２種類のミラーチップ同士を２段ずつ積層することも可能であり、その結果、ロジック系とメモリ系のチップの組み合わせなども含めてＣＳＰ９の多様化をさらに図ることができる。
【００７４】
図８に示す変形例のＣＳＰ９は、１段目の半導体チップを第３の半導体チップ８として金バンプ電極１５を介してパッケージ基板２上にフリップチップ接続したものであり、この第３の半導体チップ８上に１組のミラーチップである第１のミラーチップ１および第２のミラーチップ７を図２のＣＳＰ９と同様の接続方法で接続した構造のものである。
【００７５】
図８に示す変形例のＣＳＰ９においても、全てのチップをメモリ系として用いたり、あるいはロジック系とメモリ系のチップの組み合わせにするなどしてＣＳＰ９の多様化を図ることができる。
【００７６】
例えば、図８に示すＣＳＰ９では２段目と３段目の半導体チップが１組のミラーチップであるため、１段目の第３の半導体チップ８をロジック系チップとし、２段目の第１のミラーチップ１と３段目の第２のミラーチップ７をメモリ系チップとすると有効である。
【００７７】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７８】
例えば、前記実施の形態では、半導体装置がＣＳＰ９の場合を説明したが、前記半導体装置は、１組のミラーチップを突起電極を介在させてその主面同士を接続するものであれば、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）などであってもよい。
【００７９】
また、前記半導体装置の組み立てにおいても、必ずしも一括モールドでなくてもよく、モールド時に、多数個取り基板においてそれぞれのデバイス領域をモールド金型の別々のキャビティで覆って個別に樹脂モールドを行ってもよく、さらに、多数個取り基板を予め個片化してパッケージ基板２とした状態から半導体装置を組み立ててもよい。
【００８０】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８１】
同じ信号の表面電極同士が対向して配置されて配線基板上に積層された１組の半導体チップと、この１組の半導体チップ間に介在して両者を接続する突起電極とを有し、前記突起電極をワイヤによって配線基板と接続することにより、同サイズ・同チップによる積層構造を実現できる。したがって、異なった２種類の半導体チップを２段ずつ積層することもでき、ロジック系とメモリ系のチップの組み合わせも可能となるため、半導体装置の多様化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の一例であるチップ積層型のＣＳＰの構造を示す斜視図である。
【図２】図１に示すＣＳＰの構造の一例を示す断面図である。
【図３】図１に示すＣＳＰにおけるワイヤボンディング構造の一例を一部破断して示す拡大部分斜視図である。
【図４】図３に示すワイヤと突起電極の接続部の構造の一例を示す拡大部分断面図である。
【図５】図１に示すＣＳＰに組み込まれるミラーチップである第１の半導体チップの構造の一例を示す平面図である。
【図６】図１に示すＣＳＰに組み込まれるミラーチップである第２の半導体チップの構造の一例を示す平面図である。
【図７】本発明の実施の形態の変形例の半導体装置（ＣＳＰ）の構造を示す断面図である。
【図８】本発明の実施の形態の変形例の半導体装置（ＣＳＰ）の構造を示す断面図である。
【符号の説明】
１ 第１のミラーチップ（半導体チップ）
１ａ パッド（表面電極）
１ｂ 主面
１ｃ 裏面
２ パッケージ基板（配線基板）
２ａ 主面
２ｂ 裏面
２ｃ 接続端子
２ｄ 基材
２ｅ ランド
２ｆ 配線
２ｇ ソルダレジスト
３ 半田バンプ（バンプ電極）
４ ワイヤ
５ ダイボンド材
６ 封止部
７ 第２のミラーチップ（半導体チップ）
７ａ パッド（表面電極）
７ｂ 主面
７ｃ 裏面
８ 第３の半導体チップ（他の半導体チップ）
８ａ パッド（表面電極）
８ｂ 主面
８ｃ 裏面
９ ＣＳＰ（半導体装置）
１０ 第１金バンプ（突起電極）
１１ 第２金バンプ（突起電極）
１２ シート状接合部材
１３ 第４の半導体チップ
１３ａ パッド
１３ｂ 主面
１４ 保護膜
１５ 金バンプ電極
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、チップ積層型の半導体装置の多様化に適用して有効な技術に関する。
【０００２】
【従来の技術】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
配線基板を有し、かつその一方の面を樹脂封止する片面封止構造の半導体装置において、半導体チップを積層させるチップ積層型（チップスタック型ともいう）のものでは、配線基板上に主面を上方にして第１の半導体チップを搭載し、その上に第１の半導体チップより小さい第２の半導体チップを搭載している。
【０００４】
すなわち、第２の半導体チップを第１の半導体チップより十分に小さいものとし、これによって第１の半導体チップの主面の表面電極を第２の半導体チップの外側で露出させ、この表面電極に対してワイヤボンディングを行っている。
【０００５】
このようにチップ積層型で、かつワイヤボンディングを行うタイプの半導体装置の構造については、例えば、特開平１１−２０４７２０号公報にその記載がある。
【０００６】
【発明が解決しようとする課題】
ところが、前記した技術においては、ワイヤボンディングを行うために、第１の半導体チップの主面の表面電極（ボンディングパッド）は、露出していなければならない。
【０００７】
したがって、第１の半導体チップの上に積層する第２の半導体チップは、第１の半導体チップより小さくしなければならず、上段の半導体チップにはそのチップサイズに制約が付くことになる。
【０００８】
その結果、上段の半導体チップに対してはチップ機能にも制約が付き、したがって、半導体装置の多様化が図れないことが問題となる。
【０００９】
本発明の目的は、多様化を図ることが可能な半導体装置およびその製造方法を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１２】
すなわち、本発明は、相互の主面が対向配置されるとともに同じ信号の表面電極同士が対向して配置され、かつ積層された１組の半導体チップと、前記１組の半導体チップの対向するそれぞれの表面電極間に配置された複数の突起電極と、前記１組の半導体チップが搭載された配線基板と、前記１組の半導体チップと積層されるとともに、前記配線基板の接続端子と表面電極が接続された少なくとも１つの他の半導体チップと、前記複数の突起電極と前記配線基板の複数の接続端子とをそれぞれに接続する複数のワイヤとを有するものである。
【００１３】
また、本発明は、配線基板を準備する工程と、相互の主面が対向配置されるとともに同じ信号の表面電極同士が対向するように１組の半導体チップを突起電極を介して前記配線基板上に積層配置する工程と、前記１組の半導体チップと少なくとも１つの他の半導体チップとを前記配線基板上に積層配置する工程と、前記１組の半導体チップ間の前記突起電極と前記配線基板の接続端子とをワイヤで接続する工程と、前記他の半導体チップの表面電極と前記配線基板の接続端子とを接続する工程と、前記１組の半導体チップ、前記他の半導体チップおよび前記ワイヤを樹脂封止する工程とを有するものである。
【００１４】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１５】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
図１は本発明の実施の形態の半導体装置の一例であるチップ積層型のＣＳＰの構造を示す斜視図、図２は図１に示すＣＳＰの構造の一例を示す断面図、図３は図１に示すＣＳＰにおけるワイヤボンディング構造の一例を一部破断して示す拡大部分斜視図、図４は図３に示すワイヤと突起電極の接続部の構造の一例を示す拡大部分断面図、図５は図１に示すＣＳＰに組み込まれるミラーチップである第１の半導体チップの構造の一例を示す平面図、図６は図１に示すＣＳＰに組み込まれるミラーチップである第２の半導体チップの構造の一例を示す平面図、図７および図８は本発明の実施の形態の変形例の半導体装置（ＣＳＰ）の構造を示す断面図である。
【００１８】
図１、図２に示す本実施の形態の半導体装置は、チップ積層型のものであり、スタックドパッケージなどと呼ばれる半導体パッケージである。
【００１９】
なお、本実施の形態では、チップ積層型の半導体装置のうち、ＣＳＰ９と呼ばれる小型の半導体パッケージを取り上げて説明するが、本実施の形態のＣＳＰ９は、その外部端子である複数の半田バンプ（バンプ電極）３が、配線基板であるパッケージ基板２の裏面２ｂに複数行／複数列でアレイ状に配列されているものである。
【００２０】
さらに、本実施の形態では、半導体チップを３段に積層したＣＳＰ９を一例として説明する。
【００２１】
また、ＣＳＰ９は、複数のデバイス領域（半導体装置の領域）がマトリクス配列で形成された多数個取り基板を用いて組み立てられたものであり、前記複数のデバイス領域をモールド金型の１つのキャビティで一括して覆った状態で樹脂モールドし（以降、これを一括モールドという）、これによって形成された一括モールド部と前記多数個取り基板とをモールド後にダイシングして個片化したものである。
【００２２】
ＣＳＰ９の構造について説明すると、相互の主面１ｂ，７ｂが対向配置されるとともに同じ信号のパッド１ａ，７ａ同士が対向して配置され、かつ積層された１組の半導体チップである第１のミラーチップ１および第２のミラーチップ７と、第１のミラーチップ１および第２のミラーチップ７の対向するそれぞれのパッド１ａ，７ａ間に配置された複数の突起電極である第１金バンプ１０および第２金バンプ１１と、積層された第１のミラーチップ１と第２のミラーチップ７が搭載された配線基板であるパッケージ基板２と、第１のミラーチップ１および第２のミラーチップ７と積層されるとともに、パッケージ基板２の接続端子２ｃとパッド（表面電極）８ａが接続された第３の半導体チップ（他の半導体チップ）８と、複数の第１金バンプ１０および第２金バンプ１１とパッケージ基板２の複数の接続端子２ｃとをそれぞれに接続する複数のワイヤ４と、各チップと複数のワイヤ４とを樹脂封止する封止部６とからなる。
【００２３】
すなわち、ＣＳＰ９は、１組のミラーチップと他の半導体チップとが３段に積層されたチップ積層型の半導体パッケージである。
【００２４】
なお、１組のミラーチップである第１のミラーチップ１と第２のミラーチップ７を、それぞれ対向するパッド１ａ，７ａを、突起電極である第１金バンプ１０および第２金バンプ１１を介して、かつそれぞれの主面１ｂ，７ｂを対向させて積層することにより、第１のミラーチップ１の裏面１ｃ側または第２のミラーチップ７の裏面７ｃ側に他の半導体チップを積層することができるため、これを活かして、本実施の形態のＣＳＰ９では、図２に示すように、２段目の第２のミラーチップ７の裏面７ｃ上に他の半導体チップである第３の半導体チップ８がその主面８ｂを上方に向けて３段目として積層されている。
【００２５】
ここで、ミラーチップについて説明する。
【００２６】
図５は、一方のミラーチップである第１のミラーチップ１の主面１ｂのパッド１ａの配列を示したものであり、また、図６は、他方のミラーチップである第２のミラーチップ７の主面７ｂのパッド７ａの配列を示したものである。ミラーチップは、２つの半導体チップのパッド配列の関係が、鏡に映した状態となるものであり、２つの半導体チップを対向させて配置した際に、同じ信号（信号、電源およびグランドを含む）電極が対向して同じ位置に配置される１組の半導体チップのことである。
【００２７】
そこで、図５の第１のミラーチップ１と図６の第２のミラーチップ７とでは、一方を鏡に映した時にその鏡に映ったパッド配列が他方のパッド配列と同じになる関係にある。すなわち、図５の第１のミラーチップ１のＡ１〜Ｖ１パッド１ａが、図６の第２のミラーチップ７のＡ１〜Ｖ１パッド７ａと対応し、また、図５の第１のミラーチップ１のＡ２〜Ｒ２パッド１ａが、図６の第２のミラーチップ７のＡ２〜Ｒ２パッド７ａと対応している。
【００２８】
したがって、本実施の形態のＣＳＰ９では、第１のミラーチップ１と第２のミラーチップ７とをそれぞれの主面１ｂ，７ｂを対向させて積層しており、図４に示すように、相互の対応するパッド１ａ，７ａ同士を第１金バンプ１０および第２金バンプ１１で接続している。
【００２９】
ただし、チップセレクト端子については、相互の前記セレクト端子が電気的に接続されていてはいけないため、例えば、一方の表面電極を絶縁しておかなければならない。図５、図６において、例えば、それぞれのＡ１端子がチップセレクト端子の場合、図５に示す第１のミラーチップ１のＡ１パッド１ａ上に絶縁性の保護膜１４を形成するなどして、双方の半導体チップのチップセレクト端子が電気的に接続されていない状態にする。
【００３０】
このようにして、本実施の形態のＣＳＰ９では、１組のミラーチップが相互の主面１ｂ，７ｂを対向させた状態で積層配置されており、これにより、１組のミラーチップを同じ大きさのものとすることができる。
【００３１】
すなわち、本実施の形態のＣＳＰ９の構造では、従来のワイヤボンディングを行うチップ積層型の半導体装置のように、２段目の半導体チップの大きさを１段目より小さくしなければならないという制約がなく、同サイズ・同チップすなわち、同サイズの１組のミラーチップを積層して搭載することができる。
【００３２】
また、ＣＳＰ９では、図３に示すように１組のミラーチップ間の電気的接続を突起電極によって行い、さらに、この突起電極とワイヤ４とを接続して前記突起電極とパッケージ基板２との接続を行っている。
【００３３】
その際、第１のミラーチップ１と第２のミラーチップ７の接続が突起電極による接続のため、図３に示すように、ワイヤボンディングを逆ボンディングとして突起電極側を２ｎｄボンド側にする方が好ましい。
【００３４】
つまり、突起電極側を１ｓｔボンド側とすると、１ｓｔボンディングによるワイヤループが形成されてしまうため、突起電極とワイヤ４との接続が困難になる。これに対して、突起電極側を２ｎｄボンド側にすることにより、ワイヤ４の端部が平坦となるため、突起電極とワイヤ４との接合がし易くなる。
【００３５】
したがって、本実施の形態のＣＳＰ９では、図３に示すように、ワイヤボンディングを逆ボンディングとして、パッケージ基板２の接続端子２ｃとの接続側を１ｓｔボンド側とし、突起電極側を２ｎｄボンド側にしている。
【００３６】
なお、突起電極側を２ｎｄボンド側にする場合、第１のミラーチップ１の主面１ｂからワイヤ４をある程度離間させて接続しないと、ワイヤ４と第１のミラーチップ１の主面１ｂの端部とが接触して電気的なショートを引き起こす可能性がある。
【００３７】
そこで、本実施の形態のＣＳＰ９では、ミラーチップ間の突起電極とワイヤ４との接続において、図４に示すように、ワイヤ４の両側（上下側）に金バンプを配置し、ワイヤ４と第１のミラーチップ１の主面１ｂとが少なくともバンプ電極１個分離間するようにしている。
【００３８】
すなわち、第１のミラーチップ１のパッド１ａに接続している第１金バンプ１０と、第２のミラーチップ７のパッド７ａに接続している第２金バンプ１１とでワイヤ４の２ｎｄボンド側を挟んだ構造としており、これによって、ワイヤ４と第１のミラーチップ１の主面１ｂの端部との電気的ショートを防止することができる。
【００３９】
したがって、本実施の形態のＣＳＰ９は、１組のミラーチップ間を突起電極によって接続するとともに、この突起電極とワイヤ４とを逆ボンディングによるワイヤボンディングで接続する構造のものであり、バンプ接続と逆ボンディング方式によるワイヤボンディングとを組み合わせたものである。
【００４０】
また、第１のミラーチップ１と第２のミラーチップ７の接合は、シート状接合部材１２を用いて行う方が好ましい。
【００４１】
これは、第１のミラーチップ１と第２のミラーチップ７とは、それぞれの主面１ｂ，７ｂを対向させてこの両面に接合するように接合部材を配置するため、流動性を有する接合部材は、パッド１ａ，７ａを覆うことが考えられるため好ましくない。
【００４２】
したがって、第１のミラーチップ１と第２のミラーチップ７の接合には、シート状接合部材１２を用いる方が好ましい。その際、シート状接合部材１２は、例えば、熱硬化収縮性のフィルム接着剤などである。さらに、２チップ間を低弾性で緩和材として接合可能な材質の接合部材を用いると有効である。
【００４３】
なお、第１のミラーチップ１の裏面１ｃや第３の半導体チップ８の裏面８ｃの固定については、シート状接合部材１２でもよいし、もしくはペースト状のダイボンド材５などで固定してもよい。
【００４４】
そこで、１段目の第１のミラーチップ１は、その裏面１ｃがシート状接合部材１２やペースト状のダイボンド材５などを介してパッケージ基板２の主面２ａ上に固定され、さらに、３段目の第３の半導体チップ８は、その裏面８ｃがシート状接合部材１２やペースト状のダイボンド材５などを介して第２のミラーチップ７の裏面７ｃ上に固定されている。
【００４５】
また、パッケージ基板２は、有機材からなる基材２ｄに、複数の配線２ｆや接続端子２ｃおよびランド２ｅが形成されたものであり、接続端子２ｃのワイヤ４との接続領域およびランド２ｅの半田バンプ３との接続領域は露出させ、それ以外の領域には絶縁膜であるソルダレジスト２ｇが形成されている。
【００４６】
これにより、接続端子２ｃとワイヤ４とが接続し、かつ、半田バンプ３とランド２ｅとが接続している。
【００４７】
また、第１のミラーチップ１、第２のミラーチップ７および第３の半導体チップ８は、例えば、シリコンなどによって形成され、かつそれぞれには半導体集積回路が形成されている。
【００４８】
さらに、ワイヤボンディングによって接続されるワイヤ４は、例えば、金線などである。
【００４９】
次に、ＣＳＰ９の製造方法について説明する。
【００５０】
なお、ここでは、複数のデバイス領域（半導体装置の領域）を有した多数個取り基板を用い、前記複数のデバイス領域を一括モールドした後、ダイシングによって個片化する場合を説明する。
【００５１】
まず、それぞれの前記デバイス領域にパッケージ基板２が形成された多数個取り基板を準備し、各デバイス領域にダイボンド材５を塗布する。
【００５２】
その後、ダイボンド材５上に第１のミラーチップ１を配置し、第１のミラーチップ１をダイボンド材５を介してパッケージ基板２の主面２ａに固定する。
【００５３】
続いて、第１のミラーチップ１のパッド１ａ上にワイヤボンディング技術を用いてワイヤバンプである第１金バンプ１０を形成する。
【００５４】
なお、予め第１のミラーチップ１のパッド１ａ上にワイヤバンプやめっき蒸着などによって第１金バンプ１０が形成された第１のミラーチップ１を準備しておき、この第１のミラーチップ１をダイボンド材５によって固定してもよい。
【００５５】
その後、逆ボンディング方式によるワイヤボンディングを行い、パッケージ基板２の接続端子２ｃと第１のミラーチップ１のパッド１ａ上の第１金バンプ１０とをワイヤ４で接続する。
【００５６】
すなわち、１ｓｔボンディングをパッケージ基板２の接続端子２ｃに対して行い、さらに、２ｎｄボンディングを第１金バンプ１０に対して行う。
【００５７】
その後、第１のミラーチップ１の主面１ｂ上にシート状接合部材１２を配置し、このシート状接合部材１２上に、各パッド７ａに第２金バンプ１１が形成された第２のミラーチップ７をその主面７ｂを下方に向け第１のミラーチップ１の主面１ｂと第２のミラーチップ７の主面７ｂとを対向させて配置し、熱圧着などによって第１のミラーチップ１と第２のミラーチップ７とをシート状接合部材１２を介して固定する。
【００５８】
その際、図２に示すように、第１金バンプ１０と第２金バンプ１１もワイヤ４を介在させた状態で接続する。
【００５９】
その後、第２のミラーチップ７の裏面７ｃにダイボンド材５を塗布し、このダイボンド材５を介して第２のミラーチップ７の裏面７ｃ上に３段目の第３の半導体チップ８を固定する。
【００６０】
続いて、第３の半導体チップ８のパッド８ａとこれに対応するパッケージ基板２の接続端子２ｃとをワイヤボンディングしてワイヤ４で接続する。
【００６１】
その後、一括モールドによって複数のデバイス領域を一括に樹脂封止した後、各ランド２ｅに半田バンプ３を搭載する。
【００６２】
その後、各デバイス領域単位に切断して個片化する。
【００６３】
これにより、図１および図２に示すＣＳＰ９の組み立て完了となる。
【００６４】
なお、半田バンプ３の搭載は、個片化後に行ってもよい。
【００６５】
本実施の形態のＣＳＰ９では、同じ信号のパッド同士が対向して配置されてパッケージ基板２上に積層された１組のミラーチップと、この１組のミラーチップ間に介在して両者を電気的に接続する突起電極である第１金バンプ１０および第２金バンプ１１を有し、第１金バンプ１０と第２金バンプ１１との間にワイヤ４を介在させて両者を接続するとともに、このワイヤ４をパッケージ基板２の接続端子２ｃと接続することにより、同サイズ・同チップによる積層構造を実現させることができる。
【００６６】
これにより、図２に示す３段チップ構造では、ロジック系とメモリ系のチップの組み合わせも可能となり、ＣＳＰ９の多様化を図ることができる。
【００６７】
例えば、図２に示すＣＳＰ９では、１段目と２段目の半導体チップが１組のミラーチップであるため、１段目の第１のミラーチップ１と２段目の第２のミラーチップ７をメモリ系チップとし、３段目の第３の半導体チップ８をロジック系チップとすると有効である。
【００６８】
なお、同サイズ・同チップの半導体チップを表裏交互に積層することが可能になるため、図７の変形例に示すような４段のチップ積層が可能になる。
【００６９】
ここで、図７および図８に示す本実施の形態の変形例のＣＳＰ９について説明する。
【００７０】
図７に示す変形例は、４段チップ積層型のＣＳＰ９であり、図２に示す３段目の第３の半導体チップ８の上に、さらに４段目の第４の半導体チップ１３を積層するものであり、第３の半導体チップ８の主面８ｂと第４の半導体チップ１３の主面１３ｂとが対向して積層されている。
【００７１】
この第４の半導体チップ１３と第３の半導体チップ８をそれぞれミラーチップとし、第１のミラーチップ１と第２のミラーチップ７の接続と全く同様の接続方法で第４の半導体チップ１３と第３の半導体チップ８とを接続したものであり、第４の半導体チップ１３のパッド１３ａおよび第３の半導体チップ８のパッド８ａは、両者とも突起電極（図４に示す第１金バンプ１０および第２金バンプ１１と同じもの）とワイヤ４を介してパッケージ基板２の接続端子２ｃに接続されている。
【００７２】
図７に示す４段チップ構造では、４段のチップを全てメモリとして用いることなども可能となり、１つのＣＳＰ９におけるメモリ容量を増やすことなどができるとともに、ＣＳＰ９の多様化を図ることができる。
【００７３】
さらに、異なった２種類のミラーチップ同士を２段ずつ積層することも可能であり、その結果、ロジック系とメモリ系のチップの組み合わせなども含めてＣＳＰ９の多様化をさらに図ることができる。
【００７４】
図８に示す変形例のＣＳＰ９は、１段目の半導体チップを第３の半導体チップ８として金バンプ電極１５を介してパッケージ基板２上にフリップチップ接続したものであり、この第３の半導体チップ８上に１組のミラーチップである第１のミラーチップ１および第２のミラーチップ７を図２のＣＳＰ９と同様の接続方法で接続した構造のものである。
【００７５】
図８に示す変形例のＣＳＰ９においても、全てのチップをメモリ系として用いたり、あるいはロジック系とメモリ系のチップの組み合わせにするなどしてＣＳＰ９の多様化を図ることができる。
【００７６】
例えば、図８に示すＣＳＰ９では２段目と３段目の半導体チップが１組のミラーチップであるため、１段目の第３の半導体チップ８をロジック系チップとし、２段目の第１のミラーチップ１と３段目の第２のミラーチップ７をメモリ系チップとすると有効である。
【００７７】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７８】
例えば、前記実施の形態では、半導体装置がＣＳＰ９の場合を説明したが、前記半導体装置は、１組のミラーチップを突起電極を介在させてその主面同士を接続するものであれば、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）などであってもよい。
【００７９】
また、前記半導体装置の組み立てにおいても、必ずしも一括モールドでなくてもよく、モールド時に、多数個取り基板においてそれぞれのデバイス領域をモールド金型の別々のキャビティで覆って個別に樹脂モールドを行ってもよく、さらに、多数個取り基板を予め個片化してパッケージ基板２とした状態から半導体装置を組み立ててもよい。
【００８０】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８１】
同じ信号の表面電極同士が対向して配置されて配線基板上に積層された１組の半導体チップと、この１組の半導体チップ間に介在して両者を接続する突起電極とを有し、前記突起電極をワイヤによって配線基板と接続することにより、同サイズ・同チップによる積層構造を実現できる。したがって、異なった２種類の半導体チップを２段ずつ積層することもでき、ロジック系とメモリ系のチップの組み合わせも可能となるため、半導体装置の多様化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の一例であるチップ積層型のＣＳＰの構造を示す斜視図である。
【図２】図１に示すＣＳＰの構造の一例を示す断面図である。
【図３】図１に示すＣＳＰにおけるワイヤボンディング構造の一例を一部破断して示す拡大部分斜視図である。
【図４】図３に示すワイヤと突起電極の接続部の構造の一例を示す拡大部分断面図である。
【図５】図１に示すＣＳＰに組み込まれるミラーチップである第１の半導体チップの構造の一例を示す平面図である。
【図６】図１に示すＣＳＰに組み込まれるミラーチップである第２の半導体チップの構造の一例を示す平面図である。
【図７】本発明の実施の形態の変形例の半導体装置（ＣＳＰ）の構造を示す断面図である。
【図８】本発明の実施の形態の変形例の半導体装置（ＣＳＰ）の構造を示す断面図である。
【符号の説明】
１ 第１のミラーチップ（半導体チップ）
１ａ パッド（表面電極）
１ｂ 主面
１ｃ 裏面
２ パッケージ基板（配線基板）
２ａ 主面
２ｂ 裏面
２ｃ 接続端子
２ｄ 基材
２ｅ ランド
２ｆ 配線
２ｇ ソルダレジスト
３ 半田バンプ（バンプ電極）
４ ワイヤ
５ ダイボンド材
６ 封止部
７ 第２のミラーチップ（半導体チップ）
７ａ パッド（表面電極）
７ｂ 主面
７ｃ 裏面
８ 第３の半導体チップ（他の半導体チップ）
８ａ パッド（表面電極）
８ｂ 主面
８ｃ 裏面
９ ＣＳＰ（半導体装置）
１０ 第１金バンプ（突起電極）
１１ 第２金バンプ（突起電極）
１２ シート状接合部材
１３ 第４の半導体チップ
１３ａ パッド
１３ｂ 主面
１４ 保護膜
１５ 金バンプ電極
Claims (5)
- 相互の主面が対向配置されるとともに同じ信号の表面電極同士が対向して配置され、かつ積層された１組の半導体チップと、
前記１組の半導体チップの対向するそれぞれの表面電極間に配置された複数の突起電極と、
前記１組の半導体チップが搭載された配線基板と、
前記１組の半導体チップと積層されるとともに、前記配線基板の接続端子と表面電極が接続された少なくとも１つの他の半導体チップと、
前記複数の突起電極と前記配線基板の複数の接続端子とをそれぞれに接続する複数のワイヤとを有することを特徴とする半導体装置。 - 相互の主面が対向配置されるとともに同じ信号の表面電極同士が対向して配置され、かつ積層された１組の半導体チップと、
前記１組の半導体チップの対向するそれぞれの表面電極間に配置された複数の突起電極と、
前記１組の半導体チップが搭載された配線基板と、
前記１組の半導体チップと積層されるとともに、前記配線基板の接続端子と表面電極が接続された少なくとも１つの他の半導体チップと、
前記複数の突起電極と前記配線基板の複数の接続端子とをそれぞれに接続する複数のワイヤとを有し、
前記１組の半導体チップが同じ大きさであることを特徴とする半導体装置。 - 相互の主面が対向配置されるとともに同じ信号の表面電極同士が対向して配置され、かつ積層された１組の半導体チップと、
前記１組の半導体チップの対向するそれぞれの表面電極間に配置された複数の突起電極と、
前記１組の半導体チップが搭載された配線基板と、
前記１組の半導体チップと積層されるとともに、前記配線基板の接続端子と表面電極が接続された少なくとも１つの他の半導体チップと、
前記複数の突起電極と前記配線基板の複数の接続端子とをそれぞれに接続する複数のワイヤと、
前記１組の半導体チップの主面間に配置されたシート状接合部材とを有することを特徴とする半導体装置。 - 相互の主面が対向配置されるとともに同じ信号の表面電極同士が対向して配置され、かつ積層された１組の半導体チップと、
前記１組の半導体チップの対向するそれぞれの表面電極間に配置された複数の突起電極と、
前記１組の半導体チップが搭載された配線基板と、
前記１組の半導体チップと積層されるとともに、前記配線基板の接続端子と表面電極が接続された少なくとも１つの他の半導体チップと、
前記複数の突起電極と前記配線基板の複数の接続端子とをそれぞれに接続する複数のワイヤとを有し、
前記ワイヤは、前記１組の半導体チップのそれぞれの表面電極に接合する突起電極間に挟まれてそれぞれの突起電極と接続していることを特徴とする半導体装置。 - 配線基板を準備する工程と、
相互の主面が対向配置されるとともに同じ信号の表面電極同士が対向するように１組の半導体チップを突起電極を介して前記配線基板上に積層配置する工程と、
前記１組の半導体チップと少なくとも１つの他の半導体チップとを前記配線基板上に積層配置する工程と、
前記１組の半導体チップ間の前記突起電極と前記配線基板の接続端子とをワイヤで接続する工程と、
前記他の半導体チップの表面電極と前記配線基板の接続端子とを接続する工程と、
前記１組の半導体チップ、前記他の半導体チップおよび前記ワイヤを樹脂封止する工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002184318A JP2004031563A (ja) | 2002-06-25 | 2002-06-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002184318A JP2004031563A (ja) | 2002-06-25 | 2002-06-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004031563A true JP2004031563A (ja) | 2004-01-29 |
Family
ID=31180266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002184318A Pending JP2004031563A (ja) | 2002-06-25 | 2002-06-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004031563A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006030662A1 (ja) * | 2004-09-14 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | 半導体装置およびその製造方法 |
| US7253511B2 (en) * | 2004-07-13 | 2007-08-07 | Chippac, Inc. | Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package |
| JP2008258279A (ja) * | 2007-04-02 | 2008-10-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2009508357A (ja) * | 2005-09-14 | 2009-02-26 | フリースケール セミコンダクター インコーポレイテッド | 半導体積層ダイ／ウェーハの構成およびパッケージング、ならびにその方法 |
| JP2010080802A (ja) * | 2008-09-29 | 2010-04-08 | Hitachi Ltd | 半導体装置 |
| JP2010535404A (ja) * | 2007-05-16 | 2010-11-18 | クゥアルコム・インコーポレイテッド | ダイ積層システムおよび方法 |
| CN104078431A (zh) * | 2014-06-27 | 2014-10-01 | 中国科学院上海微系统与信息技术研究所 | 双层底充胶填充的铜凸点封装互连结构及方法 |
-
2002
- 2002-06-25 JP JP2002184318A patent/JP2004031563A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253511B2 (en) * | 2004-07-13 | 2007-08-07 | Chippac, Inc. | Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package |
| WO2006030662A1 (ja) * | 2004-09-14 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | 半導体装置およびその製造方法 |
| JP2009508357A (ja) * | 2005-09-14 | 2009-02-26 | フリースケール セミコンダクター インコーポレイテッド | 半導体積層ダイ／ウェーハの構成およびパッケージング、ならびにその方法 |
| JP2008258279A (ja) * | 2007-04-02 | 2008-10-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2010535404A (ja) * | 2007-05-16 | 2010-11-18 | クゥアルコム・インコーポレイテッド | ダイ積層システムおよび方法 |
| JP2013084974A (ja) * | 2007-05-16 | 2013-05-09 | Qualcomm Inc | ダイ積層システムおよび方法 |
| US9159694B2 (en) | 2007-05-16 | 2015-10-13 | Qualcomm Incorporated | Die stacking system and method |
| JP2010080802A (ja) * | 2008-09-29 | 2010-04-08 | Hitachi Ltd | 半導体装置 |
| CN104078431A (zh) * | 2014-06-27 | 2014-10-01 | 中国科学院上海微系统与信息技术研究所 | 双层底充胶填充的铜凸点封装互连结构及方法 |
| CN104078431B (zh) * | 2014-06-27 | 2017-02-01 | 中国科学院上海微系统与信息技术研究所 | 双层底充胶填充的铜凸点封装互连结构及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180025967A1 (en) | Flip-chip, face-up and face-down centerbond memory wirebond assemblies | |
| US6426559B1 (en) | Miniature 3D multi-chip module | |
| US7872343B1 (en) | Dual laminate package structure with embedded elements | |
| US6462412B2 (en) | Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates | |
| US9875955B2 (en) | Low cost hybrid high density package | |
| US20130127029A1 (en) | Two level leadframe with upset ball bonding surface and device package | |
| JP2009508324A (ja) | マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法 | |
| US7262494B2 (en) | Three-dimensional package | |
| JP2009508324A6 (ja) | マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法 | |
| JP2011101044A (ja) | スタックパッケージ及びその製造方法 | |
| JP2005183923A (ja) | 半導体装置およびその製造方法 | |
| JP2001223326A (ja) | 半導体装置 | |
| US20060284298A1 (en) | Chip stack package having same length bonding leads | |
| WO2006106569A1 (ja) | 積層型半導体装置及びその製造方法 | |
| JP3732194B2 (ja) | 半導体装置 | |
| JP2015523740A (ja) | 再構成されたウェハレベル超小型電子パッケージ | |
| JP2004031563A (ja) | 半導体装置およびその製造方法 | |
| TWI550731B (zh) | 晶片封裝製程及晶片封裝 | |
| US20070170571A1 (en) | Low profile semiconductor system having a partial-cavity substrate | |
| JP4565931B2 (ja) | 半導体装置の製造方法 | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| JP4030363B2 (ja) | 半導体装置 | |
| JP2004119550A (ja) | 半導体装置およびその製造方法 | |
| KR19990051002A (ko) | 적층형 패키지 및 그 제조방법 | |
| JPH09293824A (ja) | マルチチップモジュール |