JP2008258279A - 半導体装置の製造方法及び半導体装置 - Google Patents

Abstract

【課題】第１及び第２の半導体チップが積層された構造の半導体装置の製造方法及び半導体装置に関し、小型化を図りつつ電気的特性の向上を図る手段を提供する。
【解決手段】基板１３と、基板１３にフェイスダウンで搭載される第１の半導体チップ１１と、第１の半導体チップ１１の背面に主面１２ａが接合されることにより第１の半導体チップ１１上に積層された第２の半導体チップ１２と、第２の半導体チップ１２の電極２３と第１の半導体チップ１１の電極２１とを接続するワイヤ１５と、この電極２１上のワイヤ１５に形成された第１の接合用バンプ１６とを有し、第１の半導体チップ１１が基板１３に接合用バンプ１６，１７によりフリップチップ接合された構成とする。
【選択図】図１

Description

本発明は半導体装置の製造方法及び半導体装置に係り、特に第１及び第２の半導体チップが積層された構造の半導体装置の製造方法及び半導体装置に関する。

近年、半導体装置に対する小型化、薄型化、高機能化及び多機能化への要求がますます強まっている。このような要求に対応できる半導体装置として、複数の半導体チップを１つのパッケージにするマルチチップパッケージング技術が知られている。

図１１に示す第１従来例に係る半導体装置１００Ａは、基板１１３Ａ上に第１及び第２の半導体チップ１１１，１１２を平面的に配置した構造とされている。この半導体装置１００Ａは、第１の半導体チップ１１１をバンプ１１６により基板１１３Ａにフリップチップ接合すると共に、第２の半導体チップ１１２をバンプ１１７により基板１１３Ａにフリップチップ接合した構造としている。また、各半導体チップ１１１，１１２と基板１１３Ａとの間にはアンダーフィルレジン１１８が配設されている。また、基板１１３Ａの下面には、外部接続端子となるはんだボール１１９が設けられている。

また、他のマルチチップパッケージとしては、複数の半導体チップを積層した構造が知られている（例えば特許文献１参照）。図１２は、この種の半導体装置１００Ｂを示している。

この第２従来例である半導体装置１００Ｂは、基板１１３Ｂ上に第１の半導体チップ１１１と第２の半導体チップ１１２を積層した構造とされている。下部に配設された第１の半導体チップ１１１はバンプ１１６により基板１１３Ｂにフリップチップ接合されており、第１の半導体チップ１１１の上部に配設された第２の半導体チップ１１２は、ワイヤ１１５を用いて基板１１３Ｂと接続された構成とされている。

また、ワイヤ１１５及びバンプ１１６を保護するため、各半導体チップ１１１，１１２を覆うように封止樹脂１２０が形成されている。尚、基板１１３Ｂの下面にも、外部接続端子となるはんだボール１１９が設けられている。
特開２００５−３４０４８３号公報

上記した第１及び第２従来例に係る半導体装置１００Ａ，１００Ｂによれば、半導体チップを個別にパッケージングする構造に比べ、実装面積や重さを大幅に低減することができる。

しかしながら、図１１に示した半導体装置１００Ａは、基板１１３Ａ上に第１の半導体チップ１１１と第２の半導体チップ１１２を平面的に搭載した構成であるため、基板１１３Ａの長さ（図１１に矢印Ｗで示す）が長くなり、半導体装置１００Ａの平面視したときの面積が大きくなってしまうという問題点があった。

また、図１２に示した半導体装置１００Ｂは、第１及び第２の半導体チップ１１１，１１２を積層した構造であるため、図１１に示した半導体装置１００Ａに比べて平面視したときの面積（実装面積）を小さくできる。しかしながら、上部に位置する第２の半導体チップ１１２は、第１の半導体チップ１１１上に固定されるためフェイスアップであり、またワイヤ１１５により基板１１３Ｂと接続されている。

このため、ワイヤ１１５のワイヤループのループ形状が大きくなり、封止樹脂１２０の高さ（図１２に矢印Ｈで示す）が高くなってしまうという問題点があった。また、ワイヤ１１５のループ長が長くなるためインピーダンスが増大し、ワイヤ１１５の電気的特性が劣化してしまうという問題点もある。

本発明は上記の点に鑑みてなされたものであり、小型化を図りつつ電気的特性の向上を図った半導体装置の製造方法及び半導体装置を提供することを目的とする。

上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特は金バンプであり、ワイヤボンディング装置を用いて形成される。
徴とするものである。

請求項１記載の発明は、
基板上に第１の半導体チップと第２の半導体チップを積層した構造を有する半導体装置の製造方法において、
前記第２の半導体チップの主面に第１の半導体チップを積層する工程と、
前記第２の半導体チップに形成された第２の電極と、前記第１の半導体チップに形成された第１の電極とをワイヤ接続する工程と、
該第１の電極に接合されたワイヤの上部に接合用バンプを形成する工程と、
前記第１及び第２の半導体チップをフェイスダウンとし、前記接合用バンプにより前記第１の半導体チップと前記基板とをフリップチップ接合する工程とを有することを特徴とするものである。

また、請求項２記載の発明は、
請求項１記載の半導体装置の製造方法において、
前記接合用バンプはワイヤボンディング処理を利用して形成されることを特徴とするものである。

また、請求項３記載の発明は、
請求項１又は２記載の半導体装置の製造方法において、
前記接合用バンプを形成する工程を実施した後、該接合用バンプの高さを均一化するレベリング処理を行う工程を設けたことを特徴とするものである。

また、請求項４記載の発明は、
請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
前記ワイヤ接続する工程を実施する前に、予め前記第１の電極にベースバンプを形成しておくことを特徴とするものである。

また、請求項５記載の発明に係る半導体装置は、
基板と、
該基板上にフェイスダウンで搭載される第１の半導体チップと、
主面が該第１の半導体チップの背面に接合されることにより、該第１の半導体チップ上に積層された第２の半導体チップと、
前記第２の半導体チップの第２の電極と前記第１の半導体チップの第１の電極とを接続するワイヤと、
前記第１の電極に接続された前記ワイヤ上に形成された接合用バンプとを有し、
前記第１の半導体チップが前記基板に前記接合用バンプによりフリップチップ接合された構成であることを特徴とするものである。

また、請求項６記載の発明は、
請求項５記載の半導体装置において、
前記バンプを金バンプとしたことを特徴とするものである。

本発明によれば、第１の半導体チップと第２の半導体チップが積層された構成であるため、半導体装置を平面視したときの面積（実装面積）を小さくすることができる。また、フェイスダウンで積層された第１の半導体チップと第２の半導体チップをワイヤで接続すると共に、第１の半導体チップに形成された第１の電極に接合されたワイヤ上に形成された接合用バンプを用いて第１の半導体チップを基板にフリップチップ接合するため、ワイヤ長を短くできインピーダンスが低減するため、電気的な特性を高めることができる。また、ワイヤループは第１の半導体チップと前記第２の半導体チップの積層された高さ範囲内で形成されるため、半導体装置の低背化を図ることができる。

次に、本発明を実施するための最良の形態について図面と共に説明する。

図１は、本発明の一実施例である半導体装置１０を示している。この半導体装置１０は、第１の半導体チップ１１と第２の半導体チップ１２の二つの半導体チップを積層した構造を有するマルチチップパッケージである。また、半導体装置１０は、大略すると第１の半導体チップ１１、第２の半導体チップ１２、基板１３、ワイヤ１５、第１の接合用バンプ１６、第２の接合用バンプ１７、及びアンダーフィルレジン１８等により構成されている。

第１及び第２の半導体チップ１１，１２は、いずれもメモリチップである。この第１の半導体チップ１１の回路形成面である主面１１ａには電極２１，２２が形成され、また第２の半導体チップ１２の主面１２ａにも電極２３が形成されている。この電極２３は、主面１２ａの一側面に並んで配置された構成とされている。そして、第２の半導体チップ１２の主面１２ａが第１の半導体チップ１１の背面に接合されることにより、第１の半導体チップ１１の上部に第２の半導体チップ１２が積層された構成とされている。

この第１の半導体チップ１１と第２の半導体チップ１２との電気的な接続は、ワイヤ１５を用いて行われている。このワイヤ１５は、周知のワイヤボンディング装置を用いて配設される。

具体的には、第１の半導体チップ１１と第２の半導体チップ１２は図中左右にずらして積層されており、第２の半導体チップ１２に形成された電極２３が外部に露出するよう構成されている。ワイヤ１５は、この外部に露出した第２の半導体チップ１２の電極２３（請求項に記載の第２の電極）にファーストボンディングされ、第１の半導体チップ１１の電極２１（請求項に記載の第１の電極）にセカンドボンディングされた構成とされている。よってワイヤ１５は、電極２３と接合された部位にネイルヘッドボンディング部１５ａが形成され、電極２１と接合された部位にステッチボンディング部１５ｂが形成される。

このワイヤボンディングの際、ステッチボンディング部１５ｂを直接電極２１に形成すると、ワイヤボンディング装置のキャピラリにより電極２１が損傷するおそれがある。このため本実施例では、予め電極２１の上部に保護用バンプ１４を形成している。この保護用バンプ１４は金バンプであり、ワイヤボンディング装置を用いて形成される。

第１の接合用バンプ１６は、このステッチボンディング部１５ｂ上に形成されている。この第１の接合用バンプ１６も金バンプであり、ワイヤボンディング装置を用いて形成される。従って、第１の半導体チップ１１の電極２１には、チップ側から保護用バンプ１４、ステッチボンディング部１５ｂ、及び第１の接合用バンプ１６が順次積層された構成とされている。

一方、第１の半導体チップ１１の主面１１ａにおいて、電極２１の配設位置に対して図中左側に位置する電極２２には第２の接合用バンプ１７が形成されている。この第２の接合用バンプ１７の高さ（主面１１ａからの高さ）は、電極２１に形成されている保護用バンプ１４、ステッチボンディング部１５ｂ、及び第１の接合用バンプ１６の全高さ（主面１１ａからの高さ）と等しくなるよう設定されている。この第１の接合用バンプ１６の高さは、例えばワイヤボンディング装置により形成されるバンプの積層数を調整することにより、電極２１側の高さと等しくなるよう設定されている。

この第１及び第２の接合用バンプ１６，１７は基板１３に形成された電極（図示せず）に接合され、これにより第１及び第２の半導体チップ１１，１２は基板１３にフリップチップ接合される。この際、第１の半導体チップ１１及び第２の半導体チップ１２は、いずれも基板１３に対してフェイスダウン（主面１１ａ，１１ｂが基板１３と対向巣状態）で接合される。

基板１３は、例えば多層プリント配線基板である。上記のように、基板１３の上面には第１の接合用バンプ１６，１７がフリップチップ接合される複数の電極（図示せず）が形成されている。また、基板１３の下面には、外部接続端子となるはんだボール１９が形成されている。この基板１３の表面に形成された電極と、はんだボール１９は、基板１３に内設されている内部配線により電気的に接続されている。

上記した本実施例に係る半導体装置１０は、第１の半導体チップ１１と第２の半導体チップ１２が積層された構成とされている。このため、基板１３の平面視したときの面積（実装面積）を小さくすることができるため、半導体装置１０の小型化を図ることができる。

また、本実施例に係る半導体装置１０は、第１の半導体チップ１１と第２の半導体チップ１２とをワイヤ１５で接続した構成としている。この際、第１の半導体チップ１１と第２の半導体チップ１２は基板１３に対してフェイスダウンとなっており、よってワイヤ１５のワイヤループは下に向けて（基板１３に向けて）凸となるループ形状となる。

よって、ワイヤ１５は第１の半導体チップ１１と第２の半導体チップ１２とが積層された高さ内にループを形成することとなる。これにより、上部に位置した第２の半導体チップ１１２より上方に向け凸となるループ形状を形成する従来の半導体装置１００Ｂ（図１２参照）に比べ、本実施例によれば半導体装置１０の低背化を図ることができる。

このように、実施例に係る半導体装置１０によれば、実装面積を小さくできると共に高さも小さくできるため、従来の半導体装置１００Ａ，１００ｂに比べてより小型化を図ることができる。また、ワイヤ１５のループ長を短くすることができ、よってワイヤ１５のインピーダンスが低減し電気的な特性の向上を図ることもできる。

次に、本発明の一実施例である半導体装置１０の製造方法について説明する。

図２は本発明の一実施例である半導体装置１０の製造方法を示す工程図であり、図３乃至図１０は具体的な製造工程を製造手順に沿って示している。尚、図３乃至図１０において、図１に示した構成と対応する構成については同一符号を付して説明する。

図２に示すように、本実施例に係る半導体装置１０の製造方法は、第１バンプ形成工程（ステップ１０）、積層工程（ステップ１２）、ワイヤ接続工程（ステップ１４）、第２バンプ形成工程（ステップ１６）、レベリング工程（ステップ１８）、及びフリップチップ工程（ステップ２０）等を有している。以下、各工程について説明する。

図３は、ステップ１０の第１バンプ形成工程を説明するための図である。第１の半導体チップ１１はその主面１１ａ（回路が形成された面）に電極２１及び電極２２が形成されている。また、第２の半導体チップ１２は、その主面１２ａの一側部に電極２３が形成された構成とされている。

各半導体チップ１１，１２は、ウエハ状態において周知の半導体製造処理を実施することにより回路形成され、これを各半導体チップ単位にダイシングしたものである。また、第１の半導体チップ１１においては、ウエハレベルにおいて、電極２１に保護用バンプ１４が、また電極２２に第２の接合用バンプ１７が形成された構成とされている（ステップ１０：第１バンプ形成工程）。

保護用バンプ１４及び第２の接合用バンプ１７は、いずれもワイヤボンディング装置を用いて形成される金バンプである。本実施例では、保護用バンプ１４は１個の金バンプが形成された構成とされているのに対し、第２の接合用バンプ１７は複数（例えば２個）の金バンプが積層された構成とされている。このため、第２の接合用バンプ１７の主面１１ａからの突出量は、保護用バンプ１４に比べて高くなっている。

上記構成とされた第１の半導体チップ１１は、第２の半導体チップ１２の主面１２ａ上にダイ付け剤（例えば接着剤等）を用いて積層固定される。この際、電極２３が第１の半導体チップ１１により覆われないよう、第１の半導体チップ１１と第２の半導体チップ１２は図示されるように左右にずらして積層される。図４は、第２の半導体チップ１２の上部に第１の半導体チップ１１が積層固定された状態を示している（ステップ１２：積層工程）。

積層工程が終了すると、続いて電極２３と保護用バンプ１４との間にワイヤ１５を配設するワイヤボンディング処理が実施される（ステップ１４：ワイヤ接続工程）。このワイヤボンディング処理は、周知のワイヤボンディングを用いて行われる。

具体的には、先ずキャピラリを用いてワイヤ１５を第２の半導体チップ１２の電極２３にファーストボンディング（ネイルヘッドボンディング）する。続いて、キャピラリをワイヤ１５を引き出しつつ保護用バンプ１４の上部まで移動させ、この保護用バンプ１４上にワイヤ１５をセカンドボンディング（ステッチボンディング）する。これにより、ワイヤ１５の電極２３と接合された部位にはネイルヘッドボンディング部１５ａが形成され、電極２１と接合された部位にはステッチボンディング部１５ｂが形成される。図５は、第２の半導体チップ１２と第１の半導体チップ１１との間に、ワイヤ１５が配設された状態を示している（ステップ１４：ワイヤ接続工程）。

ところで、このワイヤボンディングの際、前記のようにステッチボンディング部１５ｂを直接電極２１に形成すると、ワイヤボンディング装置のキャピラリにより電極２１が損傷するおそれがある。このため本実施例では、ワイヤ接続工程（ステップ１４）が実施される前に保護用バンプ１４を形成する第１バンプ形成工程（ステップ１０）を実施し、予め電極２１の上部に保護用バンプ１４を形成している。これにより、ワイヤ１５のステッチボンディング時に、電極２１が損傷することを防止できる。尚、キャピラリにより電極２３に対して直接ワイヤボンディングが行われるが、ファーストボンディング（ネイルヘッドボンディング）ではワイヤ１５の先端にボールが形成された状態でボンディングされる。このため、このボールが保護機能を発揮し、電極２３に対してキャピラリにより直接ネイルヘッドボンディングを行っても、電極２３が損傷するようなことはない。

上記のようにワイヤ１５が形成されると、続いて第２のバンプ形成工程（ステップ１６）が実施される。ここでいう第２のバンプは、第１の接合用バンプ１６を指している。この第１の接合用バンプ１６は金バンプであり、ワイヤボンディング装置により形成される。この第１の接合用バンプ１６は、ステッチボンディング部１５ｂの上部に形成される。図６は、ステッチボンディング部１５ｂの上部に第１の接合用バンプ１６が形成された構成を示している。

これにより、電極２１の上部には保護用バンプ１４と第１の接合用バンプ１６の二つの金バンプが積層された構成となる。一方、前記したように、電極２２に形成された第２の接合用バンプ１７は、二つの金バンプを積層した構造とされている。従って、電極２１上に形成された保護用バンプ１４及び第１の接合用バンプ１６の主面１１ａからの高さは、第２の接合用バンプ１７の主面１１ａからの高さと略等しくなる。

しかしながら、電極２１上においては、保護用バンプ１４にステッチボンディング部１５ｂが形成され、その上部に第１の接合用バンプ１６が形成された構成であり、第２の接合用バンプ１７のように単純に２個の金バンプを積層したものとは若干高さの差が生じる。また、金バンプ自体、その形成精度は低く数μｍ程度の形成誤差が発生する。

このため本実施例では、第１の接合用バンプ１６を形成する第２のバンプ形成工程が終了した後、図７に示すように、レベリングツール２５を用いて主面１１ａに対する第１の接合用バンプ１６の高さと第２の接合用バンプ１７の高さを等しくするレベリング工程（ステップ１８）を実施する。このレベリング工程では、一定の平面度を有する平板状のレベリングツール２５を用い、第１の接合用バンプ１６及び第２の接合用バンプ１７を押圧し、これにより各バンプ１６，１７の主面１１ａに対する高さを一定化させる。

上記のレベリング工程が終了すると、続いて第１の半導体チップ１１及び第２の半導体チップ１２を基板１３にフリップチップ接合するフリップチップ工程（ステップ２０）を実施する。このフリップチップ工程では、上記のように積層された各半導体チップ１１，１２を上下反転させ、図８に示すように、第１及び第２の接合用バンプ１６，１７が基板１３と対向するよう、換言すると第１及び第２の接合用バンプ１６，１７がフェイスダウンとなるよう位置させる。

基板１３の各バンプ１６，１７と対向する位置には電極（図示せず）が形成されており、この各電極にははんだプリコート処理が行われている。積層された第１及び第２の半導体チップ１１，１２は、図示しない加圧・加熱ツール（フリップチップ装置）を用いて基板１３にフェイスダウンの状態で加圧・加熱される。これにより、第１の接合用バンプ１６，１７が基板１３のはんだプリコートされた電極にはんだ接合され、第２の半導体チップ１２を積層する第１の半導体チップ１１が基板１３にフリップチップ接合される。

図９は、第２の半導体チップ１２が積層された第１の半導体チップ１１が、第１及び第２の接合用バンプ１６，１７により基板１３にフリップチップ接合された状態を示している。この際、前記のようにレベリング処理を行うことにより第１及び第２の接合用バンプ１６，１７の高さは均一化されているため、基板１３とのフリップチップ接合を確実に行うことができる。

上記のフリップチップ工程が終了すると、図１０に示すように、第１及び第２の半導体チップ１１，１２と基板１３との間にアンダーフィルレジン１８が配設される。そして、基板１３の下面に形成された電極にはんだボール１９が形成されることにより、図１に示す半導体装置１０が製造される。

上記のように本実施例に係る製造方法によれば、周知のワイヤボンディング装置及びフリップチップ装置を利用して小型で電気的特性の良好な半導体装置１０を製造することができる。また、レベリング工程を実施することにより、ワイヤ１５のステッチボンディング部１５ｂ上に第１の接合用バンプ１６を形成する構成としても、第１及び第２の接合用バンプ１６，１７を高い信頼性を持って基板１３にフリップチップ接合することが可能となる。

以上、本発明の好ましい実施例について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能なものである。

図１は、本発明の一実施例である半導体装置の断面図である。 図２は、本発明の一実施例である半導体装置の製造方法を示す工程図である。 図３は、本発明の一実施例である半導体装置の製造方法を説明するための図であり、第１バンプ形成工程を説明するための図である。 図４は、本発明の一実施例である半導体装置の製造方法を説明するための図であり、積層工程を説明するための図である。 図５は、本発明の一実施例である半導体装置の製造方法を説明するための図であり、ワイヤ接続工程を説明するための図である。 図６は、本発明の一実施例である半導体装置の製造方法を説明するための図であり、第２バンプ形成工程を説明するための図である。 図７は、本発明の一実施例である半導体装置の製造方法を説明するための図であり、レベリング工程を説明するための図である。 図８は、本発明の一実施例である半導体装置の製造方法を説明するための図であり、フリップチップ工程を説明するための図である（その１）。 図９は、本発明の一実施例である半導体装置の製造方法を説明するための図であり、フリップチップ工程を説明するための図である（その２）。 図１０は、本発明の一実施例である半導体装置の製造方法を説明するための図であり、アンダーフィルレジンの充填工程を説明するための図である。 図１１は、第１従来例である半導体装置の断面図である。 図１２は、第２従来例である半導体装置の断面図である。

符号の説明

１０ 半導体装置
１１ 第１の半導体チップ
１１ａ，１２ａ 主面
１２ 第２の半導体チップ
１３ 基板
１４ 保護用バンプ
１５ ワイヤ
１６ 第１の接合用バンプ
１７ 第２の接合用バンプ
１８ アンダーフィルレジン
２１〜２３ 電極
２５ レベリングツール

Claims (6)

1. 基板上に第１の半導体チップと第２の半導体チップを積層した構造を有する半導体装置の製造方法において、
   前記第２の半導体チップの主面に第１の半導体チップを積層する工程と、
   前記第２の半導体チップに形成された第２の電極と、前記第１の半導体チップに形成された第１の電極とをワイヤ接続する工程と、
   該第１の電極に接合されたワイヤの上部に接合用バンプを形成する工程と、
   前記第１及び第２の半導体チップをフェイスダウンとし、前記接合用バンプにより前記第１の半導体チップと前記基板とをフリップチップ接合する工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記接合用バンプはワイヤボンディング処理を利用して形成されることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記接合用バンプを形成する工程を実施した後、該接合用バンプの高さを均一化するレベリング処理を行う工程を設けたことを特徴とする請求項１又は２記載の半導体装置の製造方法。
4. 前記ワイヤ接続する工程を実施する前に、予め前記第１の電極にベースバンプを形成しておくことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
5. 基板と、
   該基板上にフェイスダウンで搭載される第１の半導体チップと、
   主面が該第１の半導体チップの背面に接合されることにより、該第１の半導体チップ上に積層された第２の半導体チップと、
   前記第２の半導体チップの第２の電極と前記第１の半導体チップの第１の電極とを接続するワイヤと、
   前記第１の電極に接続された前記ワイヤ上に形成された接合用バンプとを有し、
   前記第１の半導体チップが前記基板に前記接合用バンプによりフリップチップ接合された構成であることを特徴とする半導体装置。
6. 前記接合用バンプは金バンプであることを特徴とする請求項５記載の半導体装置の製造方法。

Images