JP2004253693A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004253693A
JP2004253693A JP2003044072A JP2003044072A JP2004253693A JP 2004253693 A JP2004253693 A JP 2004253693A JP 2003044072 A JP2003044072 A JP 2003044072A JP 2003044072 A JP2003044072 A JP 2003044072A JP 2004253693 A JP2004253693 A JP 2004253693A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
semiconductor device
stacked
interposer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003044072A
Other languages
English (en)
Other versions
JP4175138B2 (ja
Inventor
Koji Furusawa
宏治 古澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003044072A priority Critical patent/JP4175138B2/ja
Publication of JP2004253693A publication Critical patent/JP2004253693A/ja
Application granted granted Critical
Publication of JP4175138B2 publication Critical patent/JP4175138B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】一つのパッケージ内に同一サイズの半導体チップを複数枚積層するスタックＬＳＩ構造の半導体装置において、スペーサ等を用いずに積層する半導体チップ間のクリアランスを確保できるようにする。
【解決手段】半導体チップを積層載置するインタポーザ基板１０の上面に接着剤７０を介して最下段となる第１の半導体チップ２０が固着され、この第１の半導体チップ２０の上面に設けた複数の電極パッド２３上にそれぞれボールバンプ２１、２２を積層してなる突起部が形成され、この突起部を介して第１の半導体チップ２０上に２段目となる第２の半導体チップ３０を載置することによって第１と第２の半導体チップ間のクリアランスｔを確保するとともに接着剤７１を介して第１の半導体チップ２０上に第２の半導体チップ３０が固着されている。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップを積層させて一つの樹脂封止パッケージ内に収納するスタックＬＳＩ構造の半導体装置に関するもので、特に、積層する半導体チップがほぼ同一サイズの場合にパッケージ内における電気的配線接続を容易にした半導体装置に関する。
【０００２】
【従来の技術】
最近では、半導体装置を組み込んだ電子機器はますます小型化の要求が強くなり、それにつれて電子機器のマザーボードに搭載される半導体装置もサイズが小型化してきている。その一例として、ＣＳＰ（チップサイズパッケージ）と呼ばれる構造の半導体装置が実用化されている。この構造は、インタポーザと呼ばれる基板の上面に半導体チップを実装し、半導体チップとインタポーザ基板の回路とをボンディングワイヤで接続し、次いで、ボンディングワイヤを含む半導体チップの周囲を樹脂封止してインタポーザ基板と一体化した構造であり、このＣＳＰ半導体装置をインタポーザ基板下面に設けられた半田ボールを介してマザーボードに搭載している。
【０００３】
そして、さらに半導体チップの実装効率を上げるために、一つのＣＳＰ内に複数の半導体チップを積層して実装するスタック構造のＬＳＩパッケージ（以下、スタックＬＳＩと称する）が開発されている。このスタックＬＳＩは、通常はサイズの大きい半導体チップから順にピラミッド状に積層して行くが、主にメモリなどで同一サイズの半導体チップを積層しなければならない場合があり、このような場合、従来技術では三つの積層方法が用いられている。
【０００４】
まず、第１の積層方法（例えば、特許文献１参照）は、図５の断面図に示すように、第１の半導体チップ１２０を、金または半田で形成された接続バンプ１５０を介してフリップチップ接続によってインタポーザ基板１１０に対して対向する方向に接続する。第１の半導体チップ１２０とインタポーザ基板１１０の隙間には、接着剤１７０が塗布されている。こうして固定された第１の半導体チップ１２０の上面に、同一サイズの第２の半導体チップ１３０を接着剤１７１により積層し、この第２の半導体チップ１３０は金ワイヤー１６０によるワイヤーボンディング接続でインタポーザ基板１１０と接続する。このようにして積層、接続された２枚の半導体チップ１２０、１３０は周囲を樹脂１８０で封止され、また、インタポーザ基板１１０の下面の各電極パッド（図示せず）には、マザーボード（図示せず）との接続用となる半田ボール１８５が融着されている。
【０００５】
この技術で積層できる半導体チップは２枚までで、３枚目以降の半導体チップは通常のピラミッド状に積層する必要がある。また、フリップチップ接続が利用できるのは最下段の半導体チップのみで、例えば４枚の半導体チップを積層するのに、サイズ順で２枚目と３枚目が同じ半導体チップである場合などには使用できない。
【０００６】
第２の積層方法（例えば、特許文献２参照）は、図６の断面図に示すように、第１の半導体チップ２２０を接着剤２７０でインタポーザ基板２１０に固定し、金ワイヤー２５０によるワイヤーボンディングでインタポーザ基板２１０と接続した後、第１の半導体チップ２２０上に接着剤２７１を塗布し、第１の半導体チップ２２０より一回り小さいスペーサ２７２（通常はシリコン片）を接着し、その上に同一サイズの第２の半導体チップ２３０を接着剤２７３で積層する。第２の半導体チップ２３０は、金ワイヤー２６０によるワイヤーボンディングでインタポーザ基板２１０と接続する。積層、接続された２枚の半導体チップ２２０、２３０は周囲を樹脂２８０で封止され、また、インタポーザ基板２１０の下面の各電極パッド（図示せず）には、マザーボード（図示せず）との接続用の半田ボール２８５が融着されている。
【０００７】
この技術では、第２の半導体チップ２３０を積層した際に、第１の半導体チップ２２０の金ワイヤー２５０を潰さないように、スペーサ２７２の厚さを調整して２枚の半導体チップ間のクリアランスを確保する必要がある。
【０００８】
第３の積層方法は、図７の断面図に示すように、第１の半導体チップ３２０を接着剤３７０でインタポーザ基板３１０に固定し、金ワイヤー３５０によるワイヤーボンディングでインタポーザ基板３１０と接続する。その上に同一サイズの第２の半導体チップ３３０を接着剤３７１で積層する。第２の半導体チップ３３０は金ワイヤー３６０によるワイヤーボンディングでインタポーザ基板３１０と接続する。積層、接続された２枚の半導体チップ３２０、３３０は周囲を樹脂３８０で封止され、また、インタポーザ基板３１０の下面の各電極パッド（図示せず）には、マザーボード（図示せず）との接続用の半田ボール３８５が融着されている。
【０００９】
この技術は、第２の積層方法に近いが、スペーサを使用する代わりに、接着剤３７１の塗布厚と第２の半導体チップ３３０を積層する際の押し付け圧力で２枚の半導体チップ３２０、３３０の間のクリアランスを調整している。この技術は、接着剤の粘度、塗布量、硬化による収縮など考慮すべきパラメータが多い。
【００１０】
【特許文献１】
特開２００２−２１７３５６号公報（［０００４］、図１６）
【特許文献２】
特開２００２−３４３９２８号公報（［００１７］、図１）
【００１１】
【発明が解決しようとする課題】
上述したように、同一サイズの半導体チップを複数枚積層させる場合の従来のスタックＬＳＩ構造の半導体装置においては、メモリの場合、半導体チップ３〜４枚の積層が普通であるため、第１の積層方法のようにフリップチップを使用する積層方法はあまり用いられていない。また、第２の積層方法のようにシリコン片スペーサを使用する場合は、通常の半導体チップと同じくスペーサもあまり薄くできないため、大体７０〜１００μｍ程度の厚さである。したがって、２枚の半導体チップ間のクリアランスは接着剤の厚さと合わせると１２０〜１５０μｍ程度となる。この値は半導体チップの電極パッドに接続される金ワイヤーや金バンプを避けるためのクリアランスとしてはやや大きい。
【００１２】
そこで、第３の積層方法のように、接着剤の厚さでクリアランスを取る方法が、出来上がり厚さや工程数から見て最も好ましい積層方法と言える。しかし、この方法も、軟体である接着剤でクリアランスを確保しようとすると、接着剤の粘度、塗布量、硬化収縮の影響など多くのパラメータの影響を考慮する必要があり、やや確実性に欠ける傾向がある。
【００１３】
本発明は、これらの問題点を解決するためになされたもので、一つのパッケージ内に同一サイズの半導体チップを複数枚積層するスタックＬＳＩ構造の半導体装置において、スペーサ等を用いずに積層する半導体チップ間のクリアランスを確保することのできる半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、ほぼ同一サイズの複数の半導体チップを積層させて一つの樹脂封止パッケージ内に収納するスタックＬＳＩ構造の半導体装置において、半導体チップを積層載置するインタポーザ基板上面に接着剤を介して最下段となる第１の半導体チップが固着され、この第１の半導体チップ上面に形成された複数の電極パッド上にそれぞれ突起部が形成され、この突起部を介して第１の半導体チップ上に２段目となる第２の半導体チップを載置することによって第１と第２の半導体チップ間のクリアランスを確保するとともに接着剤を介して第１の半導体チップ上に第２の半導体チップが固着されている。
【００１５】
また、本発明は、前記突起部が下段側となる半導体チップに設けられ、上段側となる半導体チップとの間のクリアランスを確保するとともに接着剤を介して複数の半導体チップを積層する構造であり、この積層された各半導体チップとインタポーザ基板との間はそれぞれ金ワイヤーで電気的に接続され、各金ワイヤーの半導体チップ側は最上段の半導体チップ以外前記突起部を経由して半導体チップの電極パッドと接続され、この金ワイヤーは、積層された半導体チップ間のクリアランス内に納まるとともに上段側の半導体チップの下面と接触しない高さに金ワイヤーループが形成されている。
【００１６】
また、本発明において、前記突起部は、金ワイヤーを用いてボールボンディングによって形成されたボールバンプが複数段に積層された構造であり、また、前記最下段以外の半導体チップには、この突起部と接触する下面側に絶縁性フィルムが貼付されており、また、前記下段側となる半導体チップに設けられた突起部を構成する第１のボールバンプ上面とインタポーザ基板の電極パッドとが金ワイヤーによって電気的に接続されている。
【００１７】
また、本発明において、前記電気的に接続されている金ワイヤーは、インタポーザ基板の電極パッドを１ｓｔボンド点とし、第１のボールバンプ上面を２ｎｄボンド点とする逆打ちボンディング法で接続されており、また、前記突起部は、第１のボールバンプ上面に２ｎｄボンドで接続された金ワイヤーの上にさらに２段目以降のボールバンプを重ねて積層した構造であり、また、前記積層された最上段の半導体チップ上面の電極パッドとインタポーザ基板の電極パッドとを接続する金ワイヤーは、最上段の半導体チップ側を１ｓｔボンド点としインタポーザ基板側を２ｎｄボンド点とする順打ちボンディング法で接続されている。
【００１８】
【発明の実施の形態】
まず、本発明の特徴は、一つのパッケージ内に半導体チップを複数枚積層するスタックＬＳＩ構造の半導体装置であって、積層する半導体チップのサイズがほぼ同じで、上段側となる半導体チップを下段側となる半導体チップの電極パッド上にオーバーラップさせて積層する必要がある場合に、下段側の半導体チップの電極パッド上に金ワイヤーによるボールバンプを２つ以上積層することによってスペーサ等を用いずに半導体チップ間のクリアランスを確保することができるようにしたことにある。
【００１９】
次に、本発明の実施の形態について図面を参照して説明する。図１は、本発明の半導体装置の一実施形態を示す断面図である。図１に示すように、本発明の半導体装置は、インタポーザ基板１０の上面にほぼ同一サイズの第１の半導体チップ２０と第２の半導体チップ３０の２枚が積層されている。第１の半導体チップ２０は、インタポーザ基板１０の上面に電極パッド２３のある面を上にして接着剤７０によりマウントされている。また、第２の半導体チップ３０は、上面に電極パッド３１が形成され下面には絶縁性フィルム７５が貼付されており、第１の半導体チップ２０と同じく電極パッド３１の面を上にして接着剤７１で第１の半導体チップの２０上にマウントされている。
【００２０】
また、第１の半導体チップ２０と第２の半導体チップ３０との間には、第１の半導体チップ２０と第２の半導体チップ３０のクリアランスｔを確保するための突起部が設けられており、この突起部は第１の半導体チップ２０の電極パッド２３に金ワイヤーのボンディングにより接合されたボールバンプ２１と、このボールバンプ２１の上に接続された金ワイヤー５０の一端を介してさらにその上に接合されたボールバンプ２２とから構成されている。
【００２１】
また、金ワイヤー５０の他端はインタポーザ基板１０の電極パッド１１にワイヤーボンディングされ、さらに、第２の半導体チップ３０の電極パッド３１とインタポーザ基板１０の電極パッド１２との間は金ワイヤー６０でワイヤーボンディングされている。そして、インタポーザ基板１０上に組み立てられたこれらのスタック部品を樹脂８０で封止してＣＳＰ型のスタックＬＳＩ半導体装置が構成されている。そして、この半導体装置は、インタポーザ基板１０の下面側の電極パッド１３に設けられた半田ボール８５を介してマザーボード（図示せず）に搭載される構造となっている。
【００２２】
次に、上述した本発明の半導体装置の組み立て方法について図面を用いて説明する。図２（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）はその工程順を示す断面図である。まず、図（ａ）に示すように、複数の半導体チップを積層搭載するためのインタポーザ基板１０の上面に接着剤７０を塗布し、第１の半導体チップ２０を電極パッド２３のある面を上にしてマウントする。続いて電極パッド２３にボールバンプ２１を接合する。このボールバンプ２１の形成は通常のボールボンディング法を用いて行ない、具体的には金ワイヤーの先端に金ボールを形成し、この金ボールを電極パッド２３上に接合したのち金ワイヤーを切断することによってボールバンプ２１としている。図３はボールバンプ２１の部分拡大図で、上面には切断跡９０が残る。ボールバンプのサイズは、ボンディング条件が変わらない限り常に一定のサイズで形成することが可能である。
【００２３】
次に、図（ｂ）に示すように、インタポーザ基板１０の電極パッド１１と第１の半導体チップ２０に形成したボールバンプ２１との間を、通常のワイヤーボンディング方法により金ワイヤー５０で電気的に接続する。この時のワイヤーボンディングは通常の方法とは逆の手順で行なう。すなわち、インタポーザ基板１０側の電極パッド１１を１ｓｔボンド点とし、第１の半導体チップ２０の電極パッド２３上に形成されたボールバンプ２１の上面を２ｎｄボンド点とする逆打ちボンディング方式で行なう。そのため、２ｎｄボンド点でのワイヤー接続はステッチボンディングとなる。また、逆打ちボンディング方式はワイヤーループ高さを低く押さえることができるので、半導体チップを積層した場合に上側の半導体チップとの接触を防ぐことができる。
【００２４】
次に、図（ｃ）に示すように、２ｎｄボンド点にステッチボンディングされている金ワイヤー５０の上に、さらにボールバンプ２２を重ねて形成することによって突起部が形成される。図４はこの突起部の拡大図である。ボールバンプ２２の形成は、図（ａ）で説明したのと同じボールボンディング法で行なう。これにより、第１の半導体チップ２０の電極パッド２３上にボールバンプ２１、２２が金ワイヤー５０を介して２段に積層され、この積層高さ（突起部高さ）ｔが半導体チップ間のクリアランスｔを確保する寸法となる。また、ボールバンプ形成の際は、ボールバンプ上面に金ワイヤーを切断した切断跡が残るため、ボールバンプ２１上に金ワイヤー５０のステッチボンディングを行なうと接合強度が劣ると言う問題があるが、本発明のようにステッチボンディングした上からさらにボールバンプ２２を重ねることによって接合をより強固にすることができる。このように、金ワイヤー５０と第１の半導体チップ２０の電極パッド２３との接続は、ボールバンプ２１を介して行なわれる。
【００２５】
次に、図（ｄ）に示すように、第１の半導体チップ２０の上に接着剤７１を塗布し、第２の半導体チップ３０を、第１の半導体チップ２０と同じく電極パッド３１の形成された面を上にして第１の半導体チップ２０上にマウントする。この際、第１の半導体チップ２０と第２の半導体チップ３０はほぼ同じ大きさであるため、通常の順打ちボンディング方式でボンディングを行なうと、第１の半導体チップ２０の各電極パッド２３にボンディングされた金ワイヤー５０のループは第２の半導体チップ３０によって押し潰されてしまうが、逆打ちボンディング方式であるためワイヤーループがほぼ水平に形成されること、及び２段に積層されたボールバンプ２１、２２によって第１の半導体チップ２０と第２の半導体チップ３０との間のクリアランスが確保されていることによって、金ワイヤー５０は潰されない。また、万一金ワイヤー５０が積層されたボールバンプ２２と接触しても、電気的に不安定にならないように第２の半導体チップ３０の下面にはウエハの段階であらかじめ絶縁性フィルム７５が貼付されている。
【００２６】
次に、図（ｅ）に示すように、第１の半導体チップ２０上に積層接着された第２の半導体チップ３０の電極パッド３１とインタポーザ基板１０の電極パッド１２との間を、金ワイヤー６０により通常の順打ちボンディング方式を用いて電気的に接続する。その後、金ワイヤー５０、６０を含む２枚の積層接着された半導体チップ２０、３０の周囲を樹脂８０によってインタポーザ基板１０上に一体に封止し、スタックＬＳＩ構造のＣＳＰとなる。そして、このＣＳＰは、インタポーザ基板１０の下面の電極パッド１３に融着されている半田ボール８５によってマザーボード（図示せず）に接続するようになっている。
【００２７】
以上、本発明の一実施の形態について述べてきたが、積層する半導体チップは２枚に限らず、それ以上の枚数に対しても各チップとチップの間に順次ボールバンプを積層させてクリアランスを確保することによって、複数枚の同一サイズの半導体チップを積層することができる。また、ボールバンプも２段に限らず必要に応じて段数を増やしてもよい。
【００２８】
【発明の効果】
以上述べてきたように、本発明は、一つのパッケージ内に同一サイズの半導体チップを複数枚積層するスタックＬＳＩ構造の半導体装置において、スペーサ等を用いることなく積層する半導体チップ間のクリアランスを確保する手段として、通常のワイヤーボンディング法を用いて下段側の半導体チップの電極パッド上に第１のボールバンプを形成し、その上に逆打ちボンディング方式で金ワイヤーを接続し、さらにその上に第２のボールバンプを積層接続することによって突起部を形成し、この突起部によって上段側の半導体チップとの間のクリアランスを確保するようにしている。
【００２９】
ボールバンプは一定の精度で形成可能であるため、従来のように接着剤を用いてクリアランスを確保するのに比べて極めて容易かつ確実な手段でクリアランス確保が可能であり、またスペーサを用いるのに比べてクリアランスを狭くできるので半導体装置の小型化に寄与できる。また、逆打ちボンディング方式を採用したことによってワイヤーループを低くできるので、クリアランスが狭くなってもワイヤーとの接触が発生しない。
【図面の簡単な説明】
【図１】本発明の半導体装置における一実施の形態を示す断面図である。
【図２】本発明の半導体装置の組み立て方法を説明する図で、図（ａ）〜（ｅ）はその工程図である。
【図３】図２（ａ）の部分拡大図である。
【図４】図２（ｃ）の部分拡大図である。
【図５】従来の半導体装置の例１を示す断面図である。
【図６】従来の半導体装置の例２を示す断面図である。
【図７】従来の半導体装置の例３を示す断面図である。
【符号の説明】
１０、１１０、２１０、３１０ インタポーザ基板
１１、１２、１３、２３、３１ 電極パッド
２０、１２０、２２０、３２０ 第１の半導体チップ
２１、２２ ボールバンプ
３０、１３０、２３０、３２０ 第２の半導体チップ
１５０ 接続バンプ
５０、２５０、３５０ 金ワイヤー
６０、１６０、２６０、３６０ 金ワイヤー
７０、１７０、２７０、３７０ 接着剤
７１、１７１、２７１、３７１ 接着剤
７５ 絶縁性フィルム
２７２ スペーサ
２７３ 接着剤
８０、１８０、２８０、３８０ 樹脂
８５、１８５、２８５、３８５ 半田ボール
９０ 切断跡

Claims (10)

  1. ほぼ同一サイズの複数の半導体チップを積層させて一つの樹脂封止パッケージ内に収納するスタックＬＳＩ構造の半導体装置において、半導体チップを積層載置するインタポーザ基板上面に接着剤を介して最下段となる第１の半導体チップが固着され、この第１の半導体チップ上面に形成された複数の電極パッド上にそれぞれ突起部が形成され、この突起部を介して第１の半導体チップ上に２段目となる第２の半導体チップを載置することによって第１と第２の半導体チップ間のクリアランスを確保するとともに接着剤を介して第１の半導体チップ上に第２の半導体チップが固着されていることを特徴とする半導体装置。
  2. 前記突起部は下段側となる半導体チップに設けられ、上段側となる半導体チップとの間のクリアランスを確保するとともに接着剤を介して複数の半導体チップを積層することを特徴とする請求項１記載の半導体装置。
  3. 前記積層された各半導体チップとインタポーザ基板との間はそれぞれ金ワイヤーで電気的に接続され、各金ワイヤーの半導体チップ側は最上段の半導体チップ以外前記突起部を経由して半導体チップの電極パッドと接続されていることを特徴とする請求項１記載の半導体装置。
  4. 前記金ワイヤーは、積層された半導体チップ間のクリアランス内に納まるとともに上段側の半導体チップの下面と接触しない高さに金ワイヤーループが形成されていることを特徴とする請求項１記載の半導体装置。
  5. 前記突起部は、金ワイヤーを用いてボールボンディングによって形成されたボールバンプが複数段に積層された構造であることを特徴とする請求項１記載の半導体装置。
  6. 前記最下段以外の半導体チップには、前記突起部と接触する下面側に絶縁性フィルムが貼付されていることを特徴とする請求項１記載の半導体装置。
  7. 前記下段側となる半導体チップに設けられた突起部を構成する第１のボールバンプ上面と、インタポーザ基板の電極パッドとが金ワイヤーによって電気的に接続されていることを特徴とする請求項１記載の半導体装置。
  8. 前記電気的に接続されている金ワイヤーは、インタポーザ基板の電極パッドを１ｓｔボンド点とし、第１のボールバンプ上面を２ｎｄボンド点とする逆打ちボンディング法で接続されていることを特徴とする請求項７記載の半導体装置。
  9. 前記突起部は、第１のボールバンプ上面に２ｎｄボンドで接続された金ワイヤーの上にさらに２段目以降のボールバンプを重ねて積層した構造であることを特徴とする請求項５記載の半導体装置。
  10. 前記積層された最上段の半導体チップ上面の電極パッドとインタポーザ基板の電極パッドとを接続する金ワイヤーは、最上段の半導体チップ側を１ｓｔボンド点としインタポーザ基板側を２ｎｄボンド点とする順打ちボンディング法で接続されていることを特徴とする請求項３記載の半導体装置。
JP2003044072A 2003-02-21 2003-02-21 半導体装置 Expired - Fee Related JP4175138B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003044072A JP4175138B2 (ja) 2003-02-21 2003-02-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003044072A JP4175138B2 (ja) 2003-02-21 2003-02-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2004253693A true JP2004253693A (ja) 2004-09-09
JP4175138B2 JP4175138B2 (ja) 2008-11-05

Family

ID=33026886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003044072A Expired - Fee Related JP4175138B2 (ja) 2003-02-21 2003-02-21 半導体装置

Country Status (1)

Country Link
JP (1) JP4175138B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223162A (ja) * 2004-02-06 2005-08-18 Sony Corp チップ状電子部品、その製造方法及び実装構造
JP2007220708A (ja) * 2006-02-14 2007-08-30 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7410827B2 (en) 2003-07-04 2008-08-12 Seiko Epson Corporation Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
JP2008187109A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 積層型半導体装置とその製造方法
JP2008258279A (ja) * 2007-04-02 2008-10-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US7521810B2 (en) 2005-08-11 2009-04-21 Samsung Electronics Co., Ltd. Chip stack package and manufacturing method thereof
JP2009099697A (ja) * 2007-10-16 2009-05-07 Elpida Memory Inc 半導体装置及びその製造方法
JP2013038296A (ja) * 2011-08-10 2013-02-21 Elpida Memory Inc 半導体装置
KR101362713B1 (ko) * 2012-05-25 2014-02-12 하나 마이크론(주) 반도체 패키지
JP2018506187A (ja) * 2015-02-18 2018-03-01 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 複数の積み重ねられた発光デバイスを有するデバイス
WO2020230404A1 (ja) * 2019-05-15 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体パッケージの製造方法、および、電子装置
US10973132B2 (en) 2018-01-25 2021-04-06 Murata Manufacturing Co., Ltd. Radio-frequency module and communication apparatus
CN113380755A (zh) * 2021-06-11 2021-09-10 西安微电子技术研究所 一种多层芯片叠层组件封装结构及其制备工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330952A (ja) * 1996-06-13 1997-12-22 Toshiba Corp プリント回路基板および半導体チップの積層方法
JP2002057272A (ja) * 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 スタックト・ダイ・パッケージ構造
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法
JP2002359346A (ja) * 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
JP2003179200A (ja) * 2001-12-10 2003-06-27 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330952A (ja) * 1996-06-13 1997-12-22 Toshiba Corp プリント回路基板および半導体チップの積層方法
JP2002057272A (ja) * 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 スタックト・ダイ・パッケージ構造
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法
JP2002359346A (ja) * 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
JP2003179200A (ja) * 2001-12-10 2003-06-27 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410827B2 (en) 2003-07-04 2008-08-12 Seiko Epson Corporation Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
JP2005223162A (ja) * 2004-02-06 2005-08-18 Sony Corp チップ状電子部品、その製造方法及び実装構造
US7521810B2 (en) 2005-08-11 2009-04-21 Samsung Electronics Co., Ltd. Chip stack package and manufacturing method thereof
JP2007220708A (ja) * 2006-02-14 2007-08-30 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008187109A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 積層型半導体装置とその製造方法
US8039970B2 (en) 2007-01-31 2011-10-18 Kabushiki Kaisha Toshiba Stacked semiconductor device and method of manufacturing the same
JP2008258279A (ja) * 2007-04-02 2008-10-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP2009099697A (ja) * 2007-10-16 2009-05-07 Elpida Memory Inc 半導体装置及びその製造方法
JP2013038296A (ja) * 2011-08-10 2013-02-21 Elpida Memory Inc 半導体装置
KR101362713B1 (ko) * 2012-05-25 2014-02-12 하나 마이크론(주) 반도체 패키지
JP2018506187A (ja) * 2015-02-18 2018-03-01 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 複数の積み重ねられた発光デバイスを有するデバイス
US10973132B2 (en) 2018-01-25 2021-04-06 Murata Manufacturing Co., Ltd. Radio-frequency module and communication apparatus
WO2020230404A1 (ja) * 2019-05-15 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体パッケージの製造方法、および、電子装置
JP7462620B2 (ja) 2019-05-15 2024-04-05 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体パッケージの製造方法、および、電子装置
CN113380755A (zh) * 2021-06-11 2021-09-10 西安微电子技术研究所 一种多层芯片叠层组件封装结构及其制备工艺
CN113380755B (zh) * 2021-06-11 2023-07-25 西安微电子技术研究所 一种多层芯片叠层组件封装结构及其制备工艺

Also Published As

Publication number Publication date
JP4175138B2 (ja) 2008-11-05

Similar Documents

Publication Publication Date Title
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
JP5215244B2 (ja) 半導体装置
US9099459B2 (en) Semiconductor device and manufacturing method of the same
TWI330872B (en) Semiconductor device
US20020125556A1 (en) Stacking structure of semiconductor chips and semiconductor package using it
JP2008166439A (ja) 半導体装置およびその製造方法
JP2008109046A (ja) 半導体パッケージおよび積層型半導体パッケージ
TW200816435A (en) Semiconductor device and method of manufacturing the same
JP2001223326A (ja) 半導体装置
JP2002050737A (ja) 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
JP2006041438A (ja) 半導体チップ内蔵基板及びその製造方法
JP2004072009A (ja) 半導体装置及びその製造方法
US20080237833A1 (en) Multi-chip semiconductor package structure
JP4175138B2 (ja) 半導体装置
JP2004296897A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2001298147A (ja) 半導体装置及びその製造方法
US20080237831A1 (en) Multi-chip semiconductor package structure
JP2000349228A (ja) 積層型半導体パッケージ
JP4688443B2 (ja) 半導体装置の製造方法
KR100650728B1 (ko) 스택 패키지 및 그 제조방법
US20080237832A1 (en) Multi-chip semiconductor package structure
JP2003133509A (ja) 半導体パッケージ及びその製造方法
TW200933868A (en) Stacked chip package structure
JP2004006482A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080513

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080811

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees