JP2001298147A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001298147A JP2001298147A JP2000116391A JP2000116391A JP2001298147A JP 2001298147 A JP2001298147 A JP 2001298147A JP 2000116391 A JP2000116391 A JP 2000116391A JP 2000116391 A JP2000116391 A JP 2000116391A JP 2001298147 A JP2001298147 A JP 2001298147A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- adhesive
- semiconductor device
- protective layer
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
Abstract
(57)【要約】
【課題】スタックタイプの半導体パッケージのダイボン
ディング工程において接着剤のはみ出しを抑制する。 【解決手段】第一の半導体チップの主面上に第二の半導
体チップを接着して同一のパッケージに搭載するスタッ
クタイプの半導体装置の製造方法であって、前記第一の
半導体チップの主面の最上層の樹脂保護層に凹部を設
け、前記第一の半導体チップの主面上に接着剤を介して
前記第二の半導体チップを搭載し加圧する際、前記凹部
が、前記接着剤を受容して、該接着剤の前記第二の半導
体チップの周囲へのはみ出しを抑制するようにしたこと
を特徴とする半導体装置の製造方法を提供することによ
り前記課題を解決する。
ディング工程において接着剤のはみ出しを抑制する。 【解決手段】第一の半導体チップの主面上に第二の半導
体チップを接着して同一のパッケージに搭載するスタッ
クタイプの半導体装置の製造方法であって、前記第一の
半導体チップの主面の最上層の樹脂保護層に凹部を設
け、前記第一の半導体チップの主面上に接着剤を介して
前記第二の半導体チップを搭載し加圧する際、前記凹部
が、前記接着剤を受容して、該接着剤の前記第二の半導
体チップの周囲へのはみ出しを抑制するようにしたこと
を特徴とする半導体装置の製造方法を提供することによ
り前記課題を解決する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特に、複数個の半導体チップを積層
させ搭載することにより実装密度を高めたスタックタイ
プの半導体パッケージの製造技術に関する。
の製造方法に係り、特に、複数個の半導体チップを積層
させ搭載することにより実装密度を高めたスタックタイ
プの半導体パッケージの製造技術に関する。
【０００２】
【従来の技術】近年、プリント回路基板への半導体装置
の高密度化に伴い、例えば、携帯機器等への実装のた
め、半導体パッケージの小型化、軽量化、高機能化の要
求がますます強くなり、半導体チップのサイズに近い外
形サイズにまで小型化された半導体装置としてＣＳＰ
（Chip Size Package)が開発され、量産されている。
の高密度化に伴い、例えば、携帯機器等への実装のた
め、半導体パッケージの小型化、軽量化、高機能化の要
求がますます強くなり、半導体チップのサイズに近い外
形サイズにまで小型化された半導体装置としてＣＳＰ
（Chip Size Package)が開発され、量産されている。
【０００３】しかし、この小型化されたＣＳＰにしても
半導体チップの実装効率を１００％以上にすることはで
きない。そこで、現在では、パッケージ内部で複数の半
導体チップを上下に積み重ね、積層させて搭載すること
により、実装密度を高めたスタックタイプのパッケージ
が実用化され始めている。このスタックタイプのパッケ
ージにおいては、実装効率１００％以上が可能となる。
半導体チップの実装効率を１００％以上にすることはで
きない。そこで、現在では、パッケージ内部で複数の半
導体チップを上下に積み重ね、積層させて搭載すること
により、実装密度を高めたスタックタイプのパッケージ
が実用化され始めている。このスタックタイプのパッケ
ージにおいては、実装効率１００％以上が可能となる。
【０００４】このスタックタイプの半導体パッケージを
製造する際の、半導体チップをリードフレームや基板に
乗せるダイボンディング工程では、銀ペースト等の液状
の接着剤を使用する方法と、ポリイミドテープ（両面テ
ープ）を用いる方法の２つの方法が主に使われている。
製造する際の、半導体チップをリードフレームや基板に
乗せるダイボンディング工程では、銀ペースト等の液状
の接着剤を使用する方法と、ポリイミドテープ（両面テ
ープ）を用いる方法の２つの方法が主に使われている。
【０００５】
【発明が解決しようとする課題】しかしながら、前記従
来のスタックタイプの半導体パッケージを製造する際、
接着剤として銀ペーストを用いる方法は、銀ペーストは
コストも低く、以前よりシングルタイプパッケージにつ
いて使用実績があるものの、接着を確実にするために
は、多めに銀ペーストを塗布する必要がある。このた
め、下側の半導体チップの上に上側の半導体チップを搭
載すると、余分の銀ペーストが上側の半導体チップの裏
側からはみ出し、下側の半導体チップのパッド上に乗っ
てボンディングが困難になったり、ショート不良を引き
起こすという問題がある。従って、下側の半導体チップ
を上側の半導体チップより、かなり大きなサイズにしな
ければならず半導体装置の小型化が図れない。また、逆
に下側の半導体チップのサイズをもとのままとすると、
上側の半導体チップをかなり小さくしなければならず実
装の高密度化が図れない。
来のスタックタイプの半導体パッケージを製造する際、
接着剤として銀ペーストを用いる方法は、銀ペーストは
コストも低く、以前よりシングルタイプパッケージにつ
いて使用実績があるものの、接着を確実にするために
は、多めに銀ペーストを塗布する必要がある。このた
め、下側の半導体チップの上に上側の半導体チップを搭
載すると、余分の銀ペーストが上側の半導体チップの裏
側からはみ出し、下側の半導体チップのパッド上に乗っ
てボンディングが困難になったり、ショート不良を引き
起こすという問題がある。従って、下側の半導体チップ
を上側の半導体チップより、かなり大きなサイズにしな
ければならず半導体装置の小型化が図れない。また、逆
に下側の半導体チップのサイズをもとのままとすると、
上側の半導体チップをかなり小さくしなければならず実
装の高密度化が図れない。
【０００６】一方、ポリイミドテープを使用する技術
は、銀ペーストを用いる場合のようにペーストがはみ出
すという問題はない。しかし、ポリイミドテープを用い
て半導体チップを接着するために専用の装置を必要と
し、また、ポリイミドテープは高価であり、さらに、テ
ープ貼り付け工程を増加しなければならないため、コス
トが上昇する等の問題がある。
は、銀ペーストを用いる場合のようにペーストがはみ出
すという問題はない。しかし、ポリイミドテープを用い
て半導体チップを接着するために専用の装置を必要と
し、また、ポリイミドテープは高価であり、さらに、テ
ープ貼り付け工程を増加しなければならないため、コス
トが上昇する等の問題がある。
【０００７】本発明は、前記従来の問題に鑑みてなされ
たものであり、スタックタイプの半導体パッケージのダ
イボンディング工程における上記問題を解決し、高信
頼、低コストの半導体装置及びその製造方法を提供する
ことを課題とする。
たものであり、スタックタイプの半導体パッケージのダ
イボンディング工程における上記問題を解決し、高信
頼、低コストの半導体装置及びその製造方法を提供する
ことを課題とする。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に、本発明の第一の態様は、第一の半導体チップの主面
上に第二の半導体チップを接着して同一のパッケージに
搭載するスタックタイプの半導体装置の製造方法であっ
て、前記第一の半導体チップの主面の最上層の樹脂保護
層に凹部を設け、前記第一の半導体チップの主面上に接
着剤を介して前記第二の半導体チップを搭載し加圧する
際、前記凹部が、前記接着剤を受容して、該接着剤の前
記第二の半導体チップの周囲へのはみ出しを抑制するよ
うにしたことを特徴とする半導体装置の製造方法を提供
する。
に、本発明の第一の態様は、第一の半導体チップの主面
上に第二の半導体チップを接着して同一のパッケージに
搭載するスタックタイプの半導体装置の製造方法であっ
て、前記第一の半導体チップの主面の最上層の樹脂保護
層に凹部を設け、前記第一の半導体チップの主面上に接
着剤を介して前記第二の半導体チップを搭載し加圧する
際、前記凹部が、前記接着剤を受容して、該接着剤の前
記第二の半導体チップの周囲へのはみ出しを抑制するよ
うにしたことを特徴とする半導体装置の製造方法を提供
する。
【０００９】また、前記樹脂保護層に設けられた凹部
は、所定形状の溝であることが好ましい。
は、所定形状の溝であることが好ましい。
【００１０】また、前記樹脂保護層に設けられた凹部
は、前記樹脂保護層の所定領域に設けられた少なくとも
１つ以上の孔であることが好ましい。
は、前記樹脂保護層の所定領域に設けられた少なくとも
１つ以上の孔であることが好ましい。
【００１１】また、同様に前記課題を解決するために、
本発明の第二の態様は、第一の半導体チップの主面上に
第二の半導体チップを接着して同一のパッケージに搭載
するスタックタイプの半導体装置であって、前記第一の
半導体チップの主面の最上層の樹脂保護層に凹部が設け
られ、前記第一の半導体チップの主面上の前記第二の半
導体チップが搭載される範囲に塗布された接着剤及び前
記凹部に受容された接着剤によって、前記第一の半導体
チップの主面上に前記第二の半導体チップが接着されて
形成されたことを特徴とする半導体装置を提供する。
本発明の第二の態様は、第一の半導体チップの主面上に
第二の半導体チップを接着して同一のパッケージに搭載
するスタックタイプの半導体装置であって、前記第一の
半導体チップの主面の最上層の樹脂保護層に凹部が設け
られ、前記第一の半導体チップの主面上の前記第二の半
導体チップが搭載される範囲に塗布された接着剤及び前
記凹部に受容された接着剤によって、前記第一の半導体
チップの主面上に前記第二の半導体チップが接着されて
形成されたことを特徴とする半導体装置を提供する。
【００１２】また、前記半導体装置の前記第一の半導体
チップの樹脂保護層に設けられた凹部は、所定形状の溝
であることが好ましい。
チップの樹脂保護層に設けられた凹部は、所定形状の溝
であることが好ましい。
【００１３】また、前記半導体装置の前記第一の半導体
チップの樹脂保護層に設けられた凹部は、前記樹脂保護
層の所定領域に設けられた少なくとも１つ以上の孔であ
ることが好ましい。
チップの樹脂保護層に設けられた凹部は、前記樹脂保護
層の所定領域に設けられた少なくとも１つ以上の孔であ
ることが好ましい。
【００１４】
【発明の実施の形態】以下、本発明に係る半導体装置及
びその製造方法について、添付の図面に示される好適実
施形態を基に、詳細に説明する。なお、本実施形態で
は、２段に半導体チップを積層したスタックタイプの半
導体装置を例にとり説明するが、２段以上に積層した場
合も同様である。
びその製造方法について、添付の図面に示される好適実
施形態を基に、詳細に説明する。なお、本実施形態で
は、２段に半導体チップを積層したスタックタイプの半
導体装置を例にとり説明するが、２段以上に積層した場
合も同様である。
【００１５】図１は、本発明の一実施形態に係るスタッ
クタイプ半導体装置の概略を示す側断面図である。図１
に示すように、本実施形態の半導体装置１は、リードフ
レーム（あるいは基板）１０の上に、銀ペースト等の接
着剤１２を介して、第一の半導体チップ１４が搭載され
る。接着剤１２としては、銀ペースト以外にも通常の樹
脂のものでもよい。第一の半導体チップ１４は、詳しい
図示は省略するが、その内部に回路が構成され、その上
部の主面１４ａ側の最上層には回路保護のためのパッシ
ベーション（図示しない）および樹脂保護層１６が設け
られている。そして、この第一の半導体チップ１４の主
面１４ａの樹脂保護層１６上に、前記と同様の銀ペース
ト等の接着剤２２を介して第二の半導体チップ２４が積
層される。
クタイプ半導体装置の概略を示す側断面図である。図１
に示すように、本実施形態の半導体装置１は、リードフ
レーム（あるいは基板）１０の上に、銀ペースト等の接
着剤１２を介して、第一の半導体チップ１４が搭載され
る。接着剤１２としては、銀ペースト以外にも通常の樹
脂のものでもよい。第一の半導体チップ１４は、詳しい
図示は省略するが、その内部に回路が構成され、その上
部の主面１４ａ側の最上層には回路保護のためのパッシ
ベーション（図示しない）および樹脂保護層１６が設け
られている。そして、この第一の半導体チップ１４の主
面１４ａの樹脂保護層１６上に、前記と同様の銀ペース
ト等の接着剤２２を介して第二の半導体チップ２４が積
層される。
【００１６】本実施形態は、前記第一の半導体チップ１
４の最上層の樹脂保護層１６に、パッド用の開口部１８
を設けるとともに、前記第二の半導体チップ２４を搭載
する領域に、前記接着剤２２を受容して接着剤２２のは
み出しを抑制するための凹部２０を設けたものである。
この凹部２０は、図２に平面図でその形状の一例を示す
ような溝２０ａ（２０ｂ）とすることが好ましい。溝２
０ａ（２０ｂ）の形状は特に限定されるものではなく、
例えば、図２（ａ）に示すように、第一の半導体チップ
１４の主面１４ａ上の第二の半導体チップ２４を搭載す
る領域１４ｂに、碁盤目（網状）のように設けた溝２０
ａでもよい。あるいは、図２（ｂ）に示すように、第一
の半導体チップ１４の主面１４ａ上の第二の半導体チッ
プ２４を搭載する領域１４ｂに、その周囲に枠状に設け
た溝２０ｂであってもよい。また、この図２（ｂ）のよ
うな枠状に形成した場合、このような枠を何重かに設け
るようにしてもよい。
４の最上層の樹脂保護層１６に、パッド用の開口部１８
を設けるとともに、前記第二の半導体チップ２４を搭載
する領域に、前記接着剤２２を受容して接着剤２２のは
み出しを抑制するための凹部２０を設けたものである。
この凹部２０は、図２に平面図でその形状の一例を示す
ような溝２０ａ（２０ｂ）とすることが好ましい。溝２
０ａ（２０ｂ）の形状は特に限定されるものではなく、
例えば、図２（ａ）に示すように、第一の半導体チップ
１４の主面１４ａ上の第二の半導体チップ２４を搭載す
る領域１４ｂに、碁盤目（網状）のように設けた溝２０
ａでもよい。あるいは、図２（ｂ）に示すように、第一
の半導体チップ１４の主面１４ａ上の第二の半導体チッ
プ２４を搭載する領域１４ｂに、その周囲に枠状に設け
た溝２０ｂであってもよい。また、この図２（ｂ）のよ
うな枠状に形成した場合、このような枠を何重かに設け
るようにしてもよい。
【００１７】また、この凹部２０は、上のような連続し
た形状を有する溝に限定されることはなく、図２（ｃ）
に示すように、第一の半導体チップ１４の主面１４ａ上
の第二の半導体チップ２４を搭載する領域１４ｂに設け
られた少なくとも１つ以上の孔２０ｃであってもよい。
このように、樹脂保護層１６に設けられる凹部２０は、
その形状には特に限定はなく、第一の半導体チップ１４
の上に第二の半導体チップ２４を積層する際、その間の
接着剤２２がはみ出さないように、接着剤２２を受容し
得るものであればよい。
た形状を有する溝に限定されることはなく、図２（ｃ）
に示すように、第一の半導体チップ１４の主面１４ａ上
の第二の半導体チップ２４を搭載する領域１４ｂに設け
られた少なくとも１つ以上の孔２０ｃであってもよい。
このように、樹脂保護層１６に設けられる凹部２０は、
その形状には特に限定はなく、第一の半導体チップ１４
の上に第二の半導体チップ２４を積層する際、その間の
接着剤２２がはみ出さないように、接着剤２２を受容し
得るものであればよい。
【００１８】なお、図１では、省略しているが、各半導
体チップ１４、２４はリードフレーム１０の電極にワイ
ヤーで配線されており、半導体装置１の全体が封止樹脂
で被覆されている。また、このように第一の半導体チッ
プ１４の上に、第二の半導体チップ２４を搭載する構造
においては、上に配置される第二の半導体チップ２４の
形状が下側の第一の半導体チップ１４の電極パッドを干
渉しないような形状であることが必要である。
体チップ１４、２４はリードフレーム１０の電極にワイ
ヤーで配線されており、半導体装置１の全体が封止樹脂
で被覆されている。また、このように第一の半導体チッ
プ１４の上に、第二の半導体チップ２４を搭載する構造
においては、上に配置される第二の半導体チップ２４の
形状が下側の第一の半導体チップ１４の電極パッドを干
渉しないような形状であることが必要である。
【００１９】本実施形態においては、第一の半導体チッ
プ１４の主面１４ａの最上層である樹脂保護層１６に溝
あるいは孔等の凹部２０を設けたため、第二の半導体チ
ップ２４を積層する際、従来第二の半導体チップ２４の
周囲外側へはみ出ていた接着剤２２をこの凹部２０が受
容するので、積層の際第二の半導体チップ２４を上から
加圧しても接着剤２２がはみ出すことはない。さらに、
凹部２０を設けたため、第二の半導体チップ２４が第一
の半導体チップ１４と接着剤２２を介して接着する面積
が増加し、接着力が増強される。
プ１４の主面１４ａの最上層である樹脂保護層１６に溝
あるいは孔等の凹部２０を設けたため、第二の半導体チ
ップ２４を積層する際、従来第二の半導体チップ２４の
周囲外側へはみ出ていた接着剤２２をこの凹部２０が受
容するので、積層の際第二の半導体チップ２４を上から
加圧しても接着剤２２がはみ出すことはない。さらに、
凹部２０を設けたため、第二の半導体チップ２４が第一
の半導体チップ１４と接着剤２２を介して接着する面積
が増加し、接着力が増強される。
【００２０】以下、図３を参照して、本実施形態の半導
体装置１の製造方法を説明する。図３（ａ）は、下側に
配置される第一の半導体チップ１４の側断面図である。
チップ内部にはＬＳＩ回路が形成されており、第一の半
導体チップ１４の主面１４ａ側最上層は、シリコン窒化
膜からなるパッシべーション膜上にポリイミドのコート
である樹脂保護層１６が形成される。この樹脂保護層１
６にはパッド用開口部１８を開けなければならない。こ
のとき、同時に、樹脂保護層１６には、主面１４ａ上
の、後で第二の半導体チップ２４が搭載される領域１４
ｂに、凹部２０（例えば、前述した溝２０ａ、２０ｂあ
るいは孔２０ｃ）をも開口させる。
体装置１の製造方法を説明する。図３（ａ）は、下側に
配置される第一の半導体チップ１４の側断面図である。
チップ内部にはＬＳＩ回路が形成されており、第一の半
導体チップ１４の主面１４ａ側最上層は、シリコン窒化
膜からなるパッシべーション膜上にポリイミドのコート
である樹脂保護層１６が形成される。この樹脂保護層１
６にはパッド用開口部１８を開けなければならない。こ
のとき、同時に、樹脂保護層１６には、主面１４ａ上
の、後で第二の半導体チップ２４が搭載される領域１４
ｂに、凹部２０（例えば、前述した溝２０ａ、２０ｂあ
るいは孔２０ｃ）をも開口させる。
【００２１】すなわち、従来パッド用開口部１８を設け
るのに用いていたマスクに、さらに前記凹部２０を設け
るための形状を付加すれば、このマスクを用いて一度の
エッチング工程で樹脂保護層１６にパッド用開口部１８
と凹部２０を同時に形成することができ、工程数が増加
することはない。なお、図３（ａ）に示すように、凹部
２０は、パッド用開口部１８と一緒にエッチングされる
ため、パッド用開口部１８と同様に樹脂保護層１６を貫
通して形成されるが、凹部２０については、必ずしも貫
通している必要はない。
るのに用いていたマスクに、さらに前記凹部２０を設け
るための形状を付加すれば、このマスクを用いて一度の
エッチング工程で樹脂保護層１６にパッド用開口部１８
と凹部２０を同時に形成することができ、工程数が増加
することはない。なお、図３（ａ）に示すように、凹部
２０は、パッド用開口部１８と一緒にエッチングされる
ため、パッド用開口部１８と同様に樹脂保護層１６を貫
通して形成されるが、凹部２０については、必ずしも貫
通している必要はない。
【００２２】次に、図３（ｂ）に示すように、最上層の
樹脂保護層１６に凹部２０の形成された第一の半導体チ
ップ１４を、パッケージのリードフレーム（または基
板）１０上に、例えば銀ペースト等の接着剤１２を用い
てダイボンディングする。次に、図３（ｃ）に示すよう
に、第一の半導体チップ１４の主面１４ａの、第二の半
導体チップ２４が搭載される領域１４ｂに、第二の半導
体チップ２４をダイボンディングするための、銀ペース
ト等の接着剤２２を塗布する。
樹脂保護層１６に凹部２０の形成された第一の半導体チ
ップ１４を、パッケージのリードフレーム（または基
板）１０上に、例えば銀ペースト等の接着剤１２を用い
てダイボンディングする。次に、図３（ｃ）に示すよう
に、第一の半導体チップ１４の主面１４ａの、第二の半
導体チップ２４が搭載される領域１４ｂに、第二の半導
体チップ２４をダイボンディングするための、銀ペース
ト等の接着剤２２を塗布する。
【００２３】そして、その上に、第二の半導体チップ２
４を乗せて、上から加圧して接着、固定する。その後、
第一および第二の半導体チップ１４、２４のパッドとリ
ードフレーム１０の電極とを、ワイヤで接続する。この
ようにして、図３（ｄ）（図１）に示すような、第一の
半導体チップ１４の上に第二の半導体チップ２４を積層
したスタックタイプの半導体装置１が作成される。この
とき、溝等の凹部２０を前記樹脂保護層１６に設けたた
め、第二の半導体チップ２４を積層するときの接着剤２
２をこの凹部２０が受容するため、接着剤２２がはみ出
ることはない。そのため、第一の半導体チップを第二の
半導体チップよりかなり大きくしなければならないとい
う制約がなくなり、第二の半導体チップのサイズを現状
より大きくすることができ、実装密度を大きく向上させ
ることが可能となる。
４を乗せて、上から加圧して接着、固定する。その後、
第一および第二の半導体チップ１４、２４のパッドとリ
ードフレーム１０の電極とを、ワイヤで接続する。この
ようにして、図３（ｄ）（図１）に示すような、第一の
半導体チップ１４の上に第二の半導体チップ２４を積層
したスタックタイプの半導体装置１が作成される。この
とき、溝等の凹部２０を前記樹脂保護層１６に設けたた
め、第二の半導体チップ２４を積層するときの接着剤２
２をこの凹部２０が受容するため、接着剤２２がはみ出
ることはない。そのため、第一の半導体チップを第二の
半導体チップよりかなり大きくしなければならないとい
う制約がなくなり、第二の半導体チップのサイズを現状
より大きくすることができ、実装密度を大きく向上させ
ることが可能となる。
【００２４】また、接着剤のはみ出しによるパッドにお
けるワイヤボンディング不良やショート等の不良を大き
く低減することができる。さらに、前記凹部により、第
一の半導体チップ１４と第二の半導体チップ２４との接
着剤２２を介しての接着面積が増大するため、接着の強
度が向上し、そのため接着剤の塗布量を低減することが
できる。また、前述したようにその製造工程において
も、樹脂保護層への凹部（例えば溝）の形成は、現状の
マスク作成の際に、その凹部の形状をレチクルに追加す
るだけですみ、その後のウエハ作成工程に追加工程は発
生しない。また、従来から使用されている銀ペースト等
の接着剤を使用することができ、低コストで、簡便であ
り、信頼性の高いプロセスとなる。
けるワイヤボンディング不良やショート等の不良を大き
く低減することができる。さらに、前記凹部により、第
一の半導体チップ１４と第二の半導体チップ２４との接
着剤２２を介しての接着面積が増大するため、接着の強
度が向上し、そのため接着剤の塗布量を低減することが
できる。また、前述したようにその製造工程において
も、樹脂保護層への凹部（例えば溝）の形成は、現状の
マスク作成の際に、その凹部の形状をレチクルに追加す
るだけですみ、その後のウエハ作成工程に追加工程は発
生しない。また、従来から使用されている銀ペースト等
の接着剤を使用することができ、低コストで、簡便であ
り、信頼性の高いプロセスとなる。
【００２５】以上、本発明の半導体装置及びその製造方
法について詳細に説明したが、本発明は、以上の例には
限定されず、本発明の要旨を逸脱しない範囲において、
各種の改良や変更を行ってもよいのはもちろんである。
法について詳細に説明したが、本発明は、以上の例には
限定されず、本発明の要旨を逸脱しない範囲において、
各種の改良や変更を行ってもよいのはもちろんである。
【００２６】
【発明の効果】以上説明した通り、本発明によれば、第
一の半導体チップに第二の半導体チップを接着剤で積層
する際の、接着剤のはみ出しを抑制することができるた
め、上に乗せる第二の半導体チップのサイズをより大き
くすることができ、半導体の実装密度を大きく向上させ
ることができる。また、接着剤のはみ出しによるパッド
におけるショートの不良を低減するとともに、第一の半
導体チップと第二の半導体チップとの接着剤を介しての
接着面積が増大するため、接着強度が増大し、その結
果、接着剤の塗布量を低減することができる。
一の半導体チップに第二の半導体チップを接着剤で積層
する際の、接着剤のはみ出しを抑制することができるた
め、上に乗せる第二の半導体チップのサイズをより大き
くすることができ、半導体の実装密度を大きく向上させ
ることができる。また、接着剤のはみ出しによるパッド
におけるショートの不良を低減するとともに、第一の半
導体チップと第二の半導体チップとの接着剤を介しての
接着面積が増大するため、接着強度が増大し、その結
果、接着剤の塗布量を低減することができる。
【図１】 本発明の一実施形態に係るスタックタイプ半
導体装置の概略を示す側断面図である。
導体装置の概略を示す側断面図である。
【図２】 （ａ）、（ｂ）、（ｃ）はそれぞれ本実施形
態における凹部の例を示す平面図である。
態における凹部の例を示す平面図である。
【図３】 （ａ）、（ｂ）、（ｃ）、（ｄ）は本実施形
態に係る半導体装置の製造方法を示す説明図である。
態に係る半導体装置の製造方法を示す説明図である。
１ 半導体装置 １０ リードフレーム １２、２２ 接着剤 １４ 第一の半導体チップ １４ａ 主面 １４ｂ 第二の半導体チップが搭載される領域 １６ 樹脂保護層 １８ パッド用開口部 ２０ 凹部 ２０ａ、２０ｂ 溝 ２０ｃ 孔 ２４ 第二の半導体チップ
Claims (6)
- 【請求項１】第一の半導体チップの主面上に第二の半導
体チップを接着して同一のパッケージに搭載するスタッ
クタイプの半導体装置の製造方法であって、 前記第一の半導体チップの主面の最上層の樹脂保護層に
凹部を設け、 前記第一の半導体チップの主面上に接着剤を介して前記
第二の半導体チップを搭載し加圧する際、前記凹部が、
前記接着剤を受容して、該接着剤の前記第二の半導体チ
ップの周囲へのはみ出しを抑制するようにしたことを特
徴とする半導体装置の製造方法。 - 【請求項２】前記樹脂保護層に設けられた凹部は、所定
形状の溝である請求項１に記載の半導体装置の製造方
法。 - 【請求項３】前記樹脂保護層に設けられた凹部は、前記
樹脂保護層の所定領域に設けられた少なくとも１つ以上
の孔である請求項１に記載の半導体装置の製造方法。 - 【請求項４】第一の半導体チップの主面上に第二の半導
体チップを接着して同一のパッケージに搭載するスタッ
クタイプの半導体装置であって、 前記第一の半導体チップの主面の最上層の樹脂保護層に
凹部が設けられ、 前記第一の半導体チップの主面上の前記第二の半導体チ
ップが搭載される範囲に塗布された接着剤及び前記凹部
に受容された接着剤によって、前記第一の半導体チップ
の主面上に前記第二の半導体チップが接着されて形成さ
れたことを特徴とする半導体装置。 - 【請求項５】前記樹脂保護層に設けられた凹部は、所定
形状の溝である請求項４に記載の半導体装置。 - 【請求項６】前記樹脂保護層に設けられた凹部は、前記
樹脂保護層の所定領域に設けられた少なくとも１つ以上
の孔である請求項４に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000116391A JP2001298147A (ja) | 2000-04-18 | 2000-04-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000116391A JP2001298147A (ja) | 2000-04-18 | 2000-04-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001298147A true JP2001298147A (ja) | 2001-10-26 |
Family
ID=18627861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000116391A Withdrawn JP2001298147A (ja) | 2000-04-18 | 2000-04-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001298147A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157801A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体モジュールとその製造方法 |
| US7683458B2 (en) | 2004-09-02 | 2010-03-23 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US7749899B2 (en) | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
| US7759800B2 (en) | 2003-11-13 | 2010-07-20 | Micron Technology, Inc. | Microelectronics devices, having vias, and packaged microelectronic devices having vias |
| US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US7800238B2 (en) | 2008-06-27 | 2010-09-21 | Micron Technology, Inc. | Surface depressions for die-to-die interconnects and associated systems and methods |
| US7829976B2 (en) | 2004-06-29 | 2010-11-09 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
| US7830018B2 (en) | 2007-08-31 | 2010-11-09 | Micron Technology, Inc. | Partitioned through-layer via and associated systems and methods |
| US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7868435B2 (en) * | 2004-12-13 | 2011-01-11 | Tdk Corporation | Adhesive containing a filler, and a method for attaching and manufacturing a thin plate using the same |
| US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| US7915736B2 (en) | 2005-09-01 | 2011-03-29 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7973411B2 (en) | 2006-08-28 | 2011-07-05 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
| JP2011139088A (ja) * | 2004-06-03 | 2011-07-14 | Internatl Rectifier Corp | マルチチップモジュールパッケージの製造方法 |
| US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| US8322031B2 (en) | 2004-08-27 | 2012-12-04 | Micron Technology, Inc. | Method of manufacturing an interposer |
| US8536485B2 (en) | 2004-05-05 | 2013-09-17 | Micron Technology, Inc. | Systems and methods for forming apertures in microfeature workpieces |
| US9018775B2 (en) | 2013-07-08 | 2015-04-28 | Mitsubishi Electric Corporation | Semiconductor device |
| US9214391B2 (en) | 2004-12-30 | 2015-12-15 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
-
2000
- 2000-04-18 JP JP2000116391A patent/JP2001298147A/ja not_active Withdrawn
Cited By (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7759800B2 (en) | 2003-11-13 | 2010-07-20 | Micron Technology, Inc. | Microelectronics devices, having vias, and packaged microelectronic devices having vias |
| US9653420B2 (en) | 2003-11-13 | 2017-05-16 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| US8748311B2 (en) | 2003-12-10 | 2014-06-10 | Micron Technology, Inc. | Microelectronic devices and methods for filing vias in microelectronic devices |
| US11177175B2 (en) | 2003-12-10 | 2021-11-16 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| US8536485B2 (en) | 2004-05-05 | 2013-09-17 | Micron Technology, Inc. | Systems and methods for forming apertures in microfeature workpieces |
| US9452492B2 (en) | 2004-05-05 | 2016-09-27 | Micron Technology, Inc. | Systems and methods for forming apertures in microfeature workpieces |
| US10010977B2 (en) | 2004-05-05 | 2018-07-03 | Micron Technology, Inc. | Systems and methods for forming apertures in microfeature workpieces |
| US8664562B2 (en) | 2004-05-05 | 2014-03-04 | Micron Technology, Inc. | Systems and methods for forming apertures in microfeature workpieces |
| US8686313B2 (en) | 2004-05-05 | 2014-04-01 | Micron Technology, Inc. | System and methods for forming apertures in microfeature workpieces |
| JP2011139088A (ja) * | 2004-06-03 | 2011-07-14 | Internatl Rectifier Corp | マルチチップモジュールパッケージの製造方法 |
| US7829976B2 (en) | 2004-06-29 | 2010-11-09 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
| US8322031B2 (en) | 2004-08-27 | 2012-12-04 | Micron Technology, Inc. | Method of manufacturing an interposer |
| US8669179B2 (en) | 2004-09-02 | 2014-03-11 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US7956443B2 (en) * | 2004-09-02 | 2011-06-07 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US8502353B2 (en) | 2004-09-02 | 2013-08-06 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US7683458B2 (en) | 2004-09-02 | 2010-03-23 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US7868435B2 (en) * | 2004-12-13 | 2011-01-11 | Tdk Corporation | Adhesive containing a filler, and a method for attaching and manufacturing a thin plate using the same |
| US9214391B2 (en) | 2004-12-30 | 2015-12-15 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US9293367B2 (en) | 2005-06-28 | 2016-03-22 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US8008192B2 (en) | 2005-06-28 | 2011-08-30 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7915736B2 (en) | 2005-09-01 | 2011-03-29 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US11476160B2 (en) | 2005-09-01 | 2022-10-18 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| JP2007157801A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体モジュールとその製造方法 |
| US7749899B2 (en) | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
| US8610279B2 (en) | 2006-08-28 | 2013-12-17 | Micron Technologies, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
| US7973411B2 (en) | 2006-08-28 | 2011-07-05 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
| US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| US9570350B2 (en) | 2006-08-31 | 2017-02-14 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| US9099539B2 (en) | 2006-08-31 | 2015-08-04 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| US8367538B2 (en) | 2007-08-31 | 2013-02-05 | Micron Technology, Inc. | Partitioned through-layer via and associated systems and methods |
| US8536046B2 (en) | 2007-08-31 | 2013-09-17 | Micron Technology | Partitioned through-layer via and associated systems and methods |
| US7830018B2 (en) | 2007-08-31 | 2010-11-09 | Micron Technology, Inc. | Partitioned through-layer via and associated systems and methods |
| US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US9281241B2 (en) | 2007-12-06 | 2016-03-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US8247907B2 (en) | 2007-12-06 | 2012-08-21 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US8766458B2 (en) | 2008-06-27 | 2014-07-01 | Micron Technology, Inc. | Surface depressions for die-to-die interconnects and associated systems and methods |
| US8314497B2 (en) | 2008-06-27 | 2012-11-20 | Micron Technology, Inc. | Surface depressions for die-to-die interconnects and associated systems |
| US7800238B2 (en) | 2008-06-27 | 2010-09-21 | Micron Technology, Inc. | Surface depressions for die-to-die interconnects and associated systems and methods |
| US9018775B2 (en) | 2013-07-08 | 2015-04-28 | Mitsubishi Electric Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001298147A (ja) | 半導体装置及びその製造方法 | |
| JP4143345B2 (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| US7358117B2 (en) | Stacked die in die BGA package | |
| US8304917B2 (en) | Multi-chip stacked package and its mother chip to save interposer | |
| US20090261476A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR20020072145A (ko) | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 | |
| JP2002110898A (ja) | 半導体装置 | |
| JP2003273317A (ja) | 半導体装置及びその製造方法 | |
| KR20060088518A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0778911A (ja) | 樹脂封止型半導体装置 | |
| JP2953899B2 (ja) | 半導体装置 | |
| US20140001621A1 (en) | Semiconductor packages having increased input/output capacity and related methods | |
| JP2001223326A (ja) | 半導体装置 | |
| JP2001144213A (ja) | 半導体装置の製造方法および半導体装置 | |
| US7659620B2 (en) | Integrated circuit package employing a flexible substrate | |
| JP4175138B2 (ja) | 半導体装置 | |
| US7927919B1 (en) | Semiconductor packaging method to save interposer | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009049118A (ja) | 半導体素子とそれを用いた半導体パッケージ | |
| JPH1027880A (ja) | 半導体装置 | |
| JP4422380B2 (ja) | 半導体装置の製造方法 | |
| KR100456815B1 (ko) | 반도체 패키지 및 이것의 반도체 칩 부착방법 | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| JP2002083923A (ja) | 半導体集積回路装置及びそれを実装した半導体モジュール | |
| EP1365450A1 (en) | An improved wire-bonded chip on board package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |