JP2003303937A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003303937A
JP2003303937A JP2002104570A JP2002104570A JP2003303937A JP 2003303937 A JP2003303937 A JP 2003303937A JP 2002104570 A JP2002104570 A JP 2002104570A JP 2002104570 A JP2002104570 A JP 2002104570A JP 2003303937 A JP2003303937 A JP 2003303937A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
semiconductor
chip
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002104570A
Other languages
English (en)
Other versions
JP3688249B2 (ja
Inventor
Yoichiro Kurita
洋一郎 栗田
Toshiaki Shirouchi
俊昭 城内
Takashi Tezuka
貴志 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002104570A priority Critical patent/JP3688249B2/ja
Priority to US10/405,471 priority patent/US6930396B2/en
Publication of JP2003303937A publication Critical patent/JP2003303937A/ja
Application granted granted Critical
Publication of JP3688249B2 publication Critical patent/JP3688249B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 複数の半導体チップが多段に積層されてパッ
ケージにより封止されてなる半導体装置において、信頼
性を向上させることができ、かつ薄型化を図ることがで
きるようにする。 【解決手段】 開示される半導体装置１は、第１の半導
体チップ７上に複数の半球状のスペーサ８を介して第２
の半導体チップ１１が積層され、第１の半導体チップ７
及び第２の半導体チップ１１が熱硬化性樹脂により構成
されたパッケージ１６により封止されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に係り、詳しくは、パッケージ基板上に複
数の半導体チップが多段に積層されてパッケージにより
封止されてなる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置の代表であるＬＳＩ（大規模
半導体集積回路）は、集積度の向上につれてより高性能
化されて、各種の電子装置に適用されている。このよう
な半導体装置において、最近普及が著しい携帯電話のよ
うな移動用情報処理装置に用いられるものは、高性能を
維持したままで、さらに携帯性の利点を発揮すべく小型
化が要求されている。このような要求に応える半導体装
置として、パッケージ基板上に複数の半導体チップが多
段に積層（スタック）されてパッケージングされた構成
のものが知られている。
【０００３】図２２は、上述したような構成の従来の半
導体装置の一例として、略同一サイズの複数の半導体チ
ップを積層した構成を示す断面図である。同半導体装置
１００は、同図に示すように、表面に内部端子１０８、
１１１がそれぞれ複数形成されるとともに、裏面に突起
状の外部端子１０１が複数形成されたパッケージ基板１
０２上に、略同一サイズでともにシリコンから成る第１
の半導体チップ１０３と第２の半導体チップ１０４とが
スペーサチップ１０５を介して多段に積層されて、第１
の半導体チップ１０３上のパッド電極１０７とパッケー
ジ基板１０２上の内部端子１０８との間は第１のボンデ
ィングワイヤ１０９により電気的に接続されるととも
に、第２の半導体チップ１０４上のパッド電極１１０と
パッケージ基板１０２上の内部端子１１１との間は同様
に第２のボンディングワイヤ１１２により電気的に接続
されている。また、第１の半導体チップ１０３、スペー
サチップ１０５及び第２の半導体チップ１０４はそれぞ
れ接着剤１１３〜１１５によりマウント（固定）されて
いる。そして、パッケージ基板１０２上の第１及び第２
の半導体チップ１０３、１０４、第１及び第２のボンデ
ィングワイヤ１０９、１１２を含む全体は、熱硬化性樹
脂により構成されたパッケージ１０６により封止されて
いる。
【０００４】上述したように、スペーサチップ１０５を
介在させたことにより、第１及び第２の半導体チップ１
０３、１０４間には十分な間隔が確保される。それゆ
え、第１の半導体チップ１０３に接続された第１のボン
ディングワイヤ１０９がスペーサチップ１０５により保
護されて、この第１のボンディングワイヤ１０９と第２
の半導体チップ１０４との接触によるショート、あるい
は第２の半導体チップ１０４が第１のボンディングワイ
ヤ１０９に接触することによるワイヤ１０９に与えるダ
メージを防止することができる。このような構成の半導
体装置１００によれば、複数の半導体チップ１０３、１
０４が多段に積層されて半導体装置１００が構成される
ので、高性能を維持したままで小型化を実現できる半導
体装置が得られる。
【０００５】次に、図２３及び図２４を参照して、同半
導体装置１００の製造方法を工程順に説明する。まず、
図２３（ａ）に示すように、表面に内部端子１０８、１
１１がそれぞれ複数形成されたパッケージ基板１０２を
用いて、この表面に接着剤１１３を介して第１の半導体
チップ１０３をマウントする。この第１の半導体チップ
１０３上の側縁部には予め複数のパッド電極１０７が形
成されている。次に、図２３（ｂ）に示すように、第１
の半導体チップ１０３上のパッド電極１０７とパッケー
ジ基板１０２上の内部端子１０８との間に、ワイヤボン
ディング法により第１のボンディングワイヤ１０９を接
続する。
【０００６】次に、図２３（ｃ）に示すように、シリコ
ンから成るスペーサチップ１０５を接着剤１１４を介し
て、第１の半導体チップ１０３上にマウントする。この
スペーサチップ１０５は、前述したように第１のボンデ
ィングワイヤ１０９を保護するために用いられる。次
に、図２４（ｄ）に示すように、第２の半導体チップ１
０４を接着剤１１５を介して、スペーサチップ１０５上
にマウントする。この第２の半導体チップ１０４上の側
縁部には予め複数のパッド電極１１０が形成されてい
る。次に、図２４（ｅ）に示すように、第２の半導体チ
ップ１０４上のパッド電極１１０とパッケージ基板１０
２上の内部端子１１１との間に、第２のボンディングワ
イヤ１１２を接続する。次に、図２４（ｆ）に示すよう
に、トランスファモールド法により、パッケージ基板１
０２上の第１及び第２の半導体チップ１０３、１０４、
第１及び第２のボンディングワイヤ１０９、１１２を含
む全体を覆うように熱硬化性樹脂を供給した後、加熱処
理を施して熱硬化させることによりパッケージ１０６を
形成する。続いて、パッケージ基板１０２の裏面に突起
状の外部端子１０１を複数形成することにより、図２２
に示したような半導体装置１００を完成させる。
【０００７】ところで、上述したような従来の半導体装
置では、第１及び第２のの半導体チップ１０３、１０４
間に十分な間隔を確保するために用いられるスペーサチ
ップ１０５の材料として、高価なシリコンチップを用い
ているので、コストアップになるという欠点がある。ま
た、携帯電話のような移動用情報処理装置に用いられる
半導体装置では、小型化だけでなく、薄い製品を実現す
るために薄型化を図ることが望ましいが、このためには
スペーサチップ１０５を薄くすることが必要となる。し
かしながら、スペーサチップ１０５の厚さは研削技術の
進歩により２０〜３０μｍの加工が可能であるが、この
ように薄く加工すると研削後のハンドリングに支障が生
じてくるので、実質的に略１００μｍ以下の厚さを実現
することは困難である。それゆえ、半導体装置の薄型化
には制約があった。
【０００８】上述したように、パッケージ基板上に複数
の半導体チップが積層されてパッケージングされた構成
の半導体装置が、例えば特開２００１−３０８２６２号
公報に開示されている。同半導体装置２００は、図２５
に示すように、裏面に突起状の外部端子２０１が複数形
成されたパッケージ基板２０２上に接着剤２０３を介し
て第１の半導体チップ２０４がマウントされ、第１の半
導体チップ２０４と第２の半導体チップ２０５とが接着
剤２０６を介して積層されて、第１及び第２の半導体チ
ップ２０４、２０５は、樹脂から成るパッケージ２０７
により封止されている。第１の半導体チップ２０４上の
パッド電極（図示せず）とパッケージ基板２０２上の内
部端子（図示せず）との間には第１のボンディングワイ
ヤ２０８が接続されるとともに、第２の半導体チップ２
０５上のパッド電極（図示せず）とパッケージ基板２０
２上の内部端子（図示せず）との間には第２のボンディ
ングワイヤ２０９が接続されている。また、第１の半導
体チップ２０４の表面はオーバーコート層２１０で覆わ
れている。ここで、第１の半導体チップ２０４と第２の
半導体チップ２０５とを接着するための接着剤２０６
は、第１の半導体チップ２０４に接続された第１のボン
ディングワイヤ２０８を覆い、かつ両チップ２０４、２
０５間に空間（空隙）をなくするに十分な量を塗布する
ように構成されている。
【０００９】
【発明が解決しようとする課題】ところで、特開２００
１−３０８２６２号公報記載の半導体装置では、複数の
半導体チップを積層するための接着剤の量がばらつき易
いため、半導体チップ間に均一な間隔を確保するのが難
しいので、半導体装置の信頼性が低下するとともに、薄
型化を図るのが困難になる、という問題がある。すなわ
ち、上記公報記載の半導体装置は、図２５に示したよう
に、第１及び第２の半導体チップ２０４、２０５は接着
剤２０６を介して積層されているが、この接着剤２０６
の量を一定になるように制御するのが困難なので、両半
導体チップ２０４、２０５間に均一な間隔を確保するの
が難しくなる。例えば、接着剤２０６の量が少ない場合
には、上段の半導体チップである第２の半導体チップ２
０５の姿勢が傾き易くなるので、両半導体チップ２０
４、２０５が平行に保たれなくなるため、第１の半導体
チップ２０４に接続されている第１のボンディングワイ
ヤ２０８と第２の半導体チップ２０５とが接触するとい
う不具合が生ずる。
【００１０】また、このように接着剤２０６の量が少な
い場合には、両半導体チップ２０４、２０５間に微小な
空隙が形成され易くなるので、この微小な空隙がそのま
ま残ってしまう可能性が大きい。すなわち、この微小な
空隙内にはこの後の工程で行われるトランスファモール
ド法によっても、樹脂を注入するのが難しいので、その
空隙はそのまま残ってしまうことになる。したがって、
空隙が半導体装置に残っていることにより、この空隙に
水分が浸入するようになって経時的に半導体装置の耐湿
性が劣化してくるようになるため、半導体装置の信頼性
が低下してくるようになる。
【００１１】一方、例えば接着剤２０６の量が多い場合
には、両半導体チップ２０４、２０５間には十分な間隔
が確保されるようになるので、第１のボンディングワイ
ヤ２０８と第２の半導体チップ２０５との接触は防止で
きるようになるが、その間隔を均一に制御するのが難し
いため、半導体装置の薄型化が困難になる。さらに、接
着剤２０６の量が多い場合には、余分な量の接着剤２０
６が第１の半導体チップ２０４の側端部からパッケージ
基板２０２上に流れ出るようになるので、この流れ出し
た接着剤２０６によって内部端子が覆われるおそれがあ
るため、この後の第２の半導体チップ２０５に対するワ
イヤボンディングが困難になる。また、このように接着
剤２０６が半導体チップ２０４の側端部に流れ出た場合
には、この流れ出た接着剤２０６が第１のボンディング
ワイヤ２０８を伝わるようになり、この接着剤２０６と
この後のトランスファモールド法で用いられる樹脂との
熱膨張率の違いにより、第１のボンディングワイヤ２０
８に応力が加わるようになる。そして、最悪の場合には
第１のボンディングワイヤ２０８が断線に至るようにな
るため、半導体装置の信頼性がさらに低下してくること
になる。
【００１２】この発明は、上述の事情に鑑みてなされた
もので、複数の半導体チップが多段に積層されてパッケ
ージにより封止されてなる構成において、信頼性を向上
させることができ、かつ薄型化を図ることができるよう
にした半導体装置及びその製造方法を提供することを目
的としている。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、複数の半導体チップが多段
に積層されてパッケージにより封止されてなる半導体装
置に係り、上段の半導体チップが複数のスペーサを介し
て下段の半導体チップ上に積層され、該複数のスペーサ
の内の少なくとも一つは下段の半導体チップ上に形成さ
れ、上記上段の半導体チップ、上記複数のスペーサ及び
上記下段の半導体チップがパッケージにより封止されて
いることを特徴としている。
【００１４】また、請求項２記載の発明は、複数の半導
体チップが多段に積層されてパッケージにより封止され
てなる半導体装置に係り、パッケージ基板上に固定され
た下段の半導体チップと、上記下段の半導体チップ上に
複数のスペーサを介して積層された上段の半導体チップ
と、上記下段の半導体チップ上の電極と上記パッケージ
基板上の内部端子とを電気的に接続する第１の導電体
と、上記上段の半導体チップ上の電極と上記パッケージ
基板上の上記内部端子とを電気的に接続する第２の導電
体と、上記パッケージ基板上の上記下段の半導体チッ
プ、上記上段の半導体チップ、上記第１の導電体及び上
記第２の導電体を封止するパッケージとを有することを
特徴としている。
【００１５】また、請求項３記載の発明は、請求項１又
は２記載の半導体装置に係り、上記複数のスペーサが、
突起状構造物により構成されていることを特徴としてい
る。
【００１６】また、請求項４記載の発明は、請求項１、
２又は３記載の半導体装置に係り、上記パッケージが、
絶縁体により構成されていることを特徴としている。
【００１７】また、請求項５記載の発明は、請求項１、
２又は３記載の半導体装置に係り、上記パッケージが、
内部に不活性気体を封入した容器により構成されている
ことを特徴としている。
【００１８】また、請求項６記載の発明は、請求項１乃
至５のいずれか１に記載の半導体装置に係り、上記複数
のスペーサが、絶縁体により構成されていることを特徴
としている。
【００１９】また、請求項７記載の発明は、請求項６記
載の半導体装置に係り、上記絶縁体が、熱硬化性樹脂、
速硬化性樹脂あるいは光硬化性樹脂により構成されてい
ることを特徴としている。
【００２０】また、請求項８記載の発明は、請求項１乃
至７のいずれか１に記載の半導体装置に係り、上記上段
の半導体チップが接着剤を介して上記下段の半導体チッ
プ上に積層されていることを特徴としている。
【００２１】また、請求項９記載の発明は、請求項８記
載の半導体装置に係り、上記接着剤が熱硬化性樹脂によ
り構成されていることを特徴としている。
【００２２】また、請求項１０記載の発明は、請求項１
乃至５のいずれか１に記載の半導体装置に係り、上記複
数のスペーサが、導電体により構成されていることを特
徴としている。
【００２３】また、請求項１１記載の発明は、請求項１
乃至１０のいずれか１に記載の半導体装置に係り、上記
上段の半導体チップの積層面に絶縁性シートが形成され
ていることを特徴としている。
【００２４】また、請求項１２記載の発明は、請求項２
乃至１１のいずれか１に記載の半導体装置に係り、上記
パッケージ基板が、絶縁基板により構成されていること
を特徴としている。
【００２５】また、請求項１３記載の発明は、請求項１
２記載の半導体装置に係り、上記パッケージ基板の上記
内部端子が形成された面と反対側の面に、外部端子が形
成されていることを特徴としている。
【００２６】また、請求項１４記載の発明は、請求項１
乃至１３のいずれか１に記載の半導体装置に係り、上記
多段に積層された上記複数の半導体チップのサイズが異
なっていることを特徴としている。
【００２７】また、請求項１５記載の発明は、請求項１
乃至１４のいずれか１に記載の半導体装置に係り、上記
多段に積層された上記複数の半導体チップの内、少なく
とも一つの段の半導体チップがフリップチップ接続され
ていることを特徴としている。
【００２８】また、請求項１６記載の発明は、請求項２
乃至１５のいずれか１に記載の半導体装置に係り、上記
下段の半導体チップあるいは上記上段の半導体チップが
フリップチップ接続され、該フリップチップ接続された
半導体チップに対する上記第１の導電体あるいは上記第
２の導電体を不要にしたことを特徴としている。
【００２９】また、請求項１７記載の発明は、複数の半
導体チップを多段に積層してパッケージにより封止する
半導体装置の製造方法に係り、下段の半導体チップ上に
複数のスペーサを形成する工程と、上記下段の半導体チ
ップ上に上記複数のスペーサを介して上段の半導体チッ
プを積層する工程と、上記半導体チップ、上記複数のス
ペーサ及び上記上段の半導体チップを絶縁体により封止
する工程とを含むことを特徴としている。
【００３０】また、請求項１８記載の発明は、複数の半
導体チップを多段に積層してパッケージにより封止する
半導体装置の製造方法に係り、パッケージ基板上に下段
の半導体チップを固定する下段半導体チップ固定工程
と、上記パッケージ基板上の内部端子と上記下段の半導
体チップ上の電極とを第１の導電体により電気的に接続
する第１導電体接続工程と、上記下段の半導体チップ上
に複数のスペーサを形成するスペーサ形成工程と、上記
下段の半導体チップ上に上記複数のスペーサを介して上
段の半導体チップを積層する上段半導体チップ積層工程
と、上記パッケージ基板上の上記内部端子と上記上段の
半導体チップ上の電極とを第２の導電体により電気的に
接続する第２導電体接続工程と、上記パッケージ基板上
の上記下段の半導体チップ、上記上段の半導体チップ、
上記第１の導電体及び上記第２の導電体を絶縁体により
封止する封止工程とを含むことを特徴としている。
【００３１】また、請求項１９記載の発明は、請求項１
８記載の半導体装置の製造方法に係り、上記第１導電体
接続工程の後に、上記スペーサ形成工程を行うことを特
徴としている。
【００３２】また、請求項２０記載の発明は、請求項１
８記載の半導体装置の製造方法に係り、上記第１導電体
接続工程の前に、上記スペーサ形成工程を行うことを特
徴としている。
【００３３】また、請求項２１記載の発明は、請求項１
８、１９又は２０記載の半導体装置の製造方法に係り、
上記スペーサ形成工程を、液状樹脂を供給した後に硬化
させることにより行うことを特徴としている。
【００３４】また、請求項２２記載の発明は、請求項２
１記載の半導体装置の製造方法に係り、上記液状樹脂の
供給方法として、ポッティング法、スクリーン印刷法あ
るいは非接触式のジェットディスペンサ法を用いること
を特徴としている。
【００３５】また、請求項２３記載の発明は、請求項１
８乃至２２のいずれか１に記載の半導体装置の製造方法
に係り、上記上段半導体チップ積層工程の前に、上記下
段の半導体チップ上に接着剤を形成する接着剤形成工程
を含むことを特徴としている。
【００３６】また、請求項２４記載の発明は、請求項１
８乃至２３のいずれか１に記載の半導体装置の製造方法
に係り、上記上段半導体チップ積層工程の前に、上記上
段の半導体チップの積層面に絶縁性シートを形成する絶
縁性シート形成工程を含むことを特徴としている。
【００３７】また、請求項２５記載の発明は、請求項１
８乃至２４のいずれか１に記載の半導体装置の製造方法
に係り、上記スペーサ形成工程を、熱硬化性樹脂、速硬
化性樹脂あるいは光硬化性樹脂を用いて行うことを特徴
としている。
【００３８】また、請求項２６記載の発明は、請求項１
８、１９又は２０記載の半導体装置の製造方法に係り、
上記スペーサ形成工程を、粒子状の絶縁性材料を混入し
た接着剤を供給することにより行うことを特徴としてい
る。
【００３９】また、請求項２７記載の発明は、請求項１
８乃至２６のいずれか１に記載の半導体装置の製造方法
に係り、上記下段半導体チップ固定工程あるいは上記上
段半導体チップ積層工程を、フリップチップ接続により
行い、該フリップチップ接続された半導体チップに対す
る上記第１導電体接続工程あるいは上記第２導電体接続
工程を不要にすることを特徴としている。
【００４０】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例である半導体装置の構成
を示す断面図、図２及び図３は同半導体装置を製造する
第１の製造方法を工程順に示す工程図、図４は同半導体
装置の第１の製造方法の一工程を概略的に示す図、図５
は同半導体装置の第１の製造方法の途中の工程における
半導体チップを示す平面図、また、図６は同半導体装置
を製造する第２の製造方法を工程順に示す工程図、図７
は同半導体装置の第２の製造方法の一工程を概略的に示
す図である。この例の半導体装置１は、図１に示すよう
に、表面に第１の内部端子２及び第２の内部端子３がそ
れぞれ複数形成されるとともに、裏面に突起状の外部端
子４が複数形成されたパッケージ基板５上に接着剤６に
よりマウント（固定）されたシリコンから成る第１の半
導体チップ（下段の半導体チップ）７と、第１の半導体
チップ７と略同一サイズでこの第１の半導体チップ７上
に複数の半球状のスペーサ８及び接着剤９を介して積層
された第２の半導体チップ（上段の半導体チップ）１１
と、第１の半導体チップ７上のパッド電極１２とパッケ
ージ基板５上の第１の内部端子２とを電気的に接続する
第１のボンディングワイヤ（導電体）１３と、第２の半
導体チップ１１上のパッド電極１４とパッケージ基板５
上の第２の内部端子３とを電気的に接続する第２のボン
ディングワイヤ（導電体）１５と、パッケージ基板５上
の第１の半導体チップ７、第２の半導体チップ１１、第
１のボンディングワイヤ１３及び第２のボンディングワ
イヤ１５を封止する熱硬化性樹脂（絶縁体）により構成
されたパッケージ１６とを有している。
【００４１】パッケージ基板５は、ガラスエポキシ、セ
ラミック、ポリイミド、ポリアミド等の周知の絶縁基板
が用いられて、その表面の複数の第１及び第２の内部端
子２、３はともにＣｕ（銅）、Ｎｉ（ニッケル）、ある
いはＣｕ上に順次にめっきされたＮｉ／Ａｕ（金）等か
ら構成されるとともに、その裏面の複数の突起状の外部
端子４ははんだボール、ＡｕあるいはＣｕを含んだボー
ル等から構成されている。ここで、第１及び第２の内部
端子２、３と外部端子４とはパッケージ基板５の内部に
おいて導通されている。外部端子４は、半導体装置１が
各種の電子装置に実装される場合に、プリント基板には
んだ付けするために用いられる。
【００４２】複数の半球状のスペーサ８は、第１の半導
体チップ７に接続された第１のボンディングワイヤ１３
を保護して、この第１のボンディングワイヤ１３が第２
の半導体チップ１１と接触するのを防止するため形成さ
れ、この目的に適うように第１及び第２の半導体チップ
７、１１間に６０〜７０μｍの均一な間隔を確保する高
さに形成されている。このスペーサ８は、例えばＣＲＭ
１５７５Ｃ（商品名）として知られている住友ベークラ
イト社製の熱硬化性樹脂により構成される。あるいは、
スペーサ８は、例えばＵＦＲ１０７ＮＤ（商品名）とし
て知られている長瀬産業社製の速硬化性樹脂や、例えば
アクリレート系、ポリエン・ポリチオール系、エポキシ
系の光硬化性樹脂を用いて構成することができる。特
に、上述したような速硬化性樹脂や光硬化性樹脂を用い
て構成した場合には、熱硬化するための加熱処理を不要
にできるので、スペーサ８の形成工程の生産能力を向上
させることができる。半球状のスペーサ８は、後述する
ように、ポッティング法、スクリーン印刷法等より形成
される。また、接着剤９は第２の半導体チップ１１を半
球状のスペーサ８を介して第１の半導体チップ７上にマ
ウントするために設けられ、スペーサ８と同様に上述し
たような熱硬化性樹脂を用いて構成される。
【００４３】第１の半導体チップ７上のパッド電極１２
及び第２の半導体チップ１１上のパッド電極１４は、と
もにＡｌ、Ａｕ等から構成され、同様に、第１及び第２
のボンディングワイヤ１３、１５はともにＡｌ、Ａｕ等
から構成されている。また、パッケージ１６は、後述す
るように、周知のトランスファモールド法により、エポ
キシ樹脂、ウレタン樹脂、フェノール樹脂等の熱硬化性
樹脂を用いて形成される。このようにトランスファモー
ルド法によって熱硬化性樹脂を用いてパッケージングす
ることで、低いコストで半導体装置を製造することがで
きる。ここで、積層される第１及び第２の半導体チップ
７、１１は、ロジック製品同士、あるいはロジック製品
とメモリ製品との組合せ等の任意の選択が可能である。
【００４４】上述したような半導体装置１によれば、第
１及び第２の半導体チップ７、１１が従来のようにその
量を一定に制御するのが困難な接着剤を介して積層され
ることなく、制御性良く高さを均一に形成できる半球状
のスペーサ８を介して積層されるので、両半導体チップ
７、１１間に均一な間隔を確保することができる。した
がって、両半導体チップ７、１１は常に平行に保たれる
ようになるため、第１の半導体チップ７に接続されてい
る第１のボンディングワイヤ１３と第２の半導体チップ
１１とが接触するような不具合は生じない。また、従来
のようにその量を一定に制御するのが困難な接着剤を介
して両半導体チップ７、１１が積層されることがないの
で、両半導体チップ７、１１間に微小な空隙が形成され
てしまうことがなくなる。また、半球状のスペーサ８
は、両半導体チップ７、１１間に、第１のボンディング
ワイヤ１３が第２の半導体チップ１１と接触するのを防
止するのに足るように均一な間隔を確保する高さに形成
されていて、余分な高さには形成されていないので、容
易に半導体装置の薄型化を図ることができる。
【００４５】次に、図２及び図３を参照して、この例の
半導体装置の第１の製造方法を工程順に説明する。ま
ず、図２（ａ）に示すように、表面に前述したようなＣ
ｕ、Ｎｉ等から成る第１の内部端子２及び第２の内部端
子３がそれぞれ複数形成された、ガラスエポキシ、セラ
ミック、ポリイミド、ポリアミド等から成るパッケージ
基板５を用いて、この表面に接着剤６を介して第１の半
導体チップ７をマウントする。この第１の半導体チップ
７上の側縁部には予めＡｌ、Ａｕ等から成る複数のパッ
ド電極１２が形成されている。
【００４６】次に、図２（ｂ）に示すように、第１の半
導体チップ７上のパッド電極１２とパッケージ基板５上
の第１の内部端子２との間に、ワイヤボンディング法に
よりＡｌ、Ａｕ等から成る第１のボンディングワイヤ１
３を接続する。
【００４７】次に、図２（ｃ）に示すように、ポッティ
ング法により、第１の半導体チップ７上に６０〜７０μ
ｍの高さの複数の半球状のスペーサ８を形成する。これ
は、図４に示すように、ディスペンサノズル１７によ
り、前述したような例えばＣＲＭ１５７５Ｃ（商品名）
として知られている住友ベークライト社製の熱硬化性樹
脂から成る第１の液状樹脂１８を用いて、第１の半導体
チップ７上の所望の位置に所望の量供給した後、加熱処
理して熱硬化させることにより、複数の半球状のスペー
サ８を形成する。あるいは、上述の熱硬化性樹脂に代え
て、前述したような速硬化性樹脂や光硬化性樹脂を用い
て、スペーサ８を形成してもよい。この場合には、熱硬
化のための加熱処理は不要になる。このスペーサ８は、
図５に示すように、例えば第１の半導体チップ７上の平
面の４隅と中央部付近に配置するように形成すること
が、この後に第１の半導体チップ７上に第２の半導体チ
ップ１１を安定に積層させる上で望ましい。ここで、中
央部付近のスペーサ８は、特に第２の半導体チップ１１
のサイズが大きい場合に、搭載する力により第２の半導
体チップ１１の中央部がたわむことを防止する役割を担
う。しかし、第２の半導体チップ１１のサイズが小さい
場合には、中央部のスペーサ８は必ずしも必要ではな
い。スペーサ８は、原理的には３個所に配置されていれ
ばよい。このようなスペーサ８の形成は、ポッティング
技術を利用することにより制御性良く６０〜７０μｍの
均一な高さに形成することができる。
【００４８】次に、図２（ｄ）に示すように、ポッティ
ング法により、第１の半導体チップ７上の略中央部に第
２の液状樹脂から成る接着剤９を供給する。この第２の
液状樹脂としては、上述した第１の液状樹脂と同様な熱
硬化性樹脂を用いて、ディスペンサノズル１７により塗
布することができる。ただし、この接着剤９はその熱硬
化性樹脂を未硬化のままにしておく。この接着剤９は、
第２の半導体チップ１１を第１の半導体チップ７上に接
着させてマウントするために用いており、両半球状チッ
プ７、１１間に均一な間隔を確保することは目的として
いないので、その塗布量は第１の半導体チップ７をマウ
ントできる程度に制御されればよい。
【００４９】次に、図３（ｅ）に示すように、第２の半
導体チップ１１を複数の半球状のスペーサ８及び接着剤
９を介して、第１の半導体チップ７上にマウントする。
この第２の半導体チップ１１上の側縁部には予めＡｌ、
Ａｕ等から成る複数のパッド電極１４が形成されてい
る。この場合、第１の半導体チップ７上には既に均一な
高さの半球状のスペーサ８が形成されているので、第２
の半導体チップ１１はその均一な一定の高さを保持した
状態で、接着剤９により第１の半導体チップ７に積層さ
れる。したがって、第１の半導体チップ７に接続されて
いる第１のボンディングワイヤ１３は半球状のスペーサ
８により保護されるので、第２の半導体チップ１１と接
触することはない。
【００５０】次に、未硬化の接着剤９を加熱処理して熱
硬化させた後、図３（ｆ）に示すように、第２の半導体
チップ１１上のパッド電極１４とパッケージ基板５上の
第２の内部端子３との間に、ワイヤボンディング法によ
りＡｌ、Ａｕ等から成る第２のボンディングワイヤ１５
を接続する。
【００５１】次に、図３（ｇ）に示すように、トランス
ファモールド法により、パッケージ基板５上の第１及び
第２の半導体チップ７、１１、第１及び第２のボンディ
ングワイヤ１３、１５を含む全体を封止するように熱硬
化性樹脂を供給してパッケージ１６を形成する。次に、
パッケージ基板５の裏面に前述したようなはんだボール
のような突起状の外部端子４を形成することにより、図
１に示したような半導体装置１を完成させる。
【００５２】次に、図６を参照して、この例の半導体装
置の第２の製造方法を工程順に説明する。この第２の製
造方法が、上述した第１の製造方法と異なるところは、
半球状のスペーサ８の形成をポッティング法に代えてス
クリーン印刷法により形成するようにした点である。ま
ず、図６（ａ）に示すように、第１の製造方法の図２
（ａ）の工程と略同様に、表面にＣｕ、Ｎｉ等から成る
第１の内部端子２及び第２の内部端子３がそれぞれ複数
形成された、ガラスエポキシ、セラミック、ポリイミ
ド、ポリアミド等から成るパッケージ基板５を用いて、
この表面に接着剤６を介して第１の半導体チップ７をマ
ウントする。この第１の半導体チップ７上の側縁部には
予めＡｌ、Ａｕ等から成る複数のパッド電極１２が形成
されている。
【００５３】次に、図６（ｂ）に示すように、スクリー
ン印刷法により、第１の半導体チップ７上に６０〜７０
μｍの高さの複数の半球状のスペーサ８を形成する。こ
れは、図７に示すように、第１の半導体チップ７上のス
ペーサ８を形成すべき位置に開口１９が形成されたスク
リーンマスク２１を用いて、前述したようなＣＲＭ１５
７５Ｃ（商品名）として知られている住友ベークライト
社製の熱硬化性樹脂から成る第１の液状樹脂１８をスキ
ージ２２により上記開口１９内に所望の量供給した後、
加熱処理して熱硬化させることにより、複数の半球状の
スペーサ８を形成する。このようなスペーサ８は、スク
リーン印刷技術を利用しても制御性良く６０〜７０μｍ
の高さに形成することができる。
【００５４】次に、図６（ｃ）に示すように、第１の半
導体チップ７上のパッド電極１２とパッケージ基板５上
の第１の内部端子２との間に、ワイヤボンディング法に
よりＡｌ、Ａｕ等から成る第１のボンディングワイヤ１
３を接続する。このように、この例の第２の製造方法に
おいて、第１の半導体チップ７に対するワイヤボンディ
ングに先立って、第１の半導体チップ７に半球状のスペ
ーサ８を形成するのは、もし先に第１のボンディングワ
イヤ１３を接続してしまうと、この後にスクリーン印刷
法により半球状のスペーサ８を形成するときに、スクリ
ーンマスク２１が第１のボンディングワイヤ１３に接触
してダメージを与えてしまうおそれがあるので、このダ
メージを回避するためである。次に、第１の製造方法の
図２（ｄ）以下の工程と略同様な工程を繰り返すことに
より、図１に示したような半導体装置１を完成させる。
【００５５】上述したような、第１及び第２の半導体装
置の製造方法によれば、ポッティング法あるいはスクリ
ーン印刷法を利用することにより、第１の半導体チップ
７上に第２の半導体チップ１１を均一な間隔を確保して
積層するための半球状のスペーサ８を形成するので、コ
ストアップを伴うことなく簡単な方法で半球状のスペー
サ８の高さを制御性良く形成することができる。
【００５６】このように、この例の半導体装置１によれ
ば、第１の半導体チップ７上に高さが均一な複数の半球
状のスペーサ８を介して第２の半導体チップ１１が積層
されているので、第１及び第２の半導体チップ７、１１
間に均一な間隔を確保することができる。また、この例
の半導体装置の製造方法によれば、ポッティング法ある
いはスクリーン印刷法により、第１の半導体チップ７上
に第２の半導体チップ１１を均一な間隔を確保して積層
する半球状のスペーサ８を形成するので、半球状のスペ
ーサ８の高さを制御性良く形成することができる。した
がって、複数の半導体チップが多段に積層されてパッケ
ージにより封止されてなる半導体装置において、信頼性
を向上させることができ、かつ薄型化を図ることができ
る。
【００５７】◇第２実施例 図８は、この発明の第２実施例である半導体装置の構成
を示す断面図である。この第２実施例の半導体装置の構
成が、上述の第１実施例のそれと大きく異なるところ
は、絶縁性シートを介して第１及び第２の半導体チップ
を積層するようにした点である。すなわち、この例の半
導体装置１０は、図８に示すように、第２の半導体チッ
プ１１は、これと略同一サイズの第１の半導体チップ７
上に複数の半球状のスペーサ８及び接着剤９、絶縁性シ
ート２３を介して積層されている。この絶縁性シート２
２は、加熱により接着性を発揮するようなシートを用い
て、予め第２の半導体チップ１１の積層面に接着されて
いる。
【００５８】この例の半導体装置１０を製造するには、
例えば第１実施例の第１の製造方法において、図３
（ｅ）の工程の代わりに、予め積層面に絶縁性シート２
３を形成した第２の半導体チップ１１を用いて、複数の
半球状のスペーサ８及び接着剤９を介して第１の半導体
チップ７上にマウントすればよい。これ以外は、上述し
た第１実施例と略同様である。それゆえ、図８におい
て、図１の構成部分と対応する各部には、同一の番号を
付してその説明を省略する。
【００５９】この例の半導体装置１０によれば、絶縁性
シート２３を積層面に形成した第２の半導体チップ１１
を半球状のスペーサ８及び接着剤９を介して第１の半導
体チップ７上にマウントしているので、第１実施例と略
同様な効果を得ることができる。また、第１及び第２の
半導体チップ７、１１間に絶縁シート２３を介在させた
ことにより、両半導体チップ７、１１間の絶縁性をより
高めることができる。
【００６０】このように、この例の構成によっても、第
１実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、複数の半導体
チップ間の絶縁性をより高めることができる。
【００６１】◇第３実施例 図９は、この発明の第３実施例である半導体装置の構成
を示す断面図である。この第３実施例の半導体装置の構
成が、上述の第１実施例のそれと大きく異なるところ
は、３段にわたって複数の半導体チップを積層するよう
にした点である。すなわち、この例の半導体装置２０
は、図９に示すように、第３の半導体チップ２４が、こ
れと略同一サイズの第２の半導体チップ１１上に複数の
半球状のスペーサ２５及び接着剤２６を介して積層され
ている。この場合、半球状のスペーサ２５及び接着剤２
６はそれぞれ、前述した半球状のスペーサ８及び接着剤
９と同様な熱硬化性樹脂が用いられる。また、パッケー
ジ基板２７としてはＣｕ、Ｎｉ等から構成された複数の
第３の内部端子２８が追加して形成されたものが用いら
れ、第３の半導体チップ２４上のＡｌ、Ａｕ等から構成
された複数のパッド電極２９と上記第３の内部端子２８
とはＡｌ、Ａｕ等から構成された第３のボンディングワ
イヤ（導電体）３１により電気的に接続されている。
【００６２】この例の半導体装置２０を製造するには、
例えば第１実施例の第１の製造方法を利用して、図３
（ｆ）の工程の後に、図２（ｃ）〜図３（ｆ）の工程と
略同様な工程を繰り返せばよい。
【００６３】この例の半導体装置２０によれば、３つの
半導体チップ７、１１、２４を用いて、第１の半導体チ
ップ７により第１段目の半導体チップを構成し、第２の
半導体チップ１１により第２段目の半導体チップを構成
し、第３の半導体チップ２４により第３段目を構成して
いる。このように、パッケージ基板２７上に積層する半
導体チップの段数を増やすことにより、より高性能化さ
れた半導体装置を実現することができる。そして、この
ように積層段数を増やす場合は、複数の半導体チップの
チップ厚を可能な限り薄くして薄型化を図ることによ
り、第１実施例と略同様な効果を得ることができる。
【００６４】このように、この例の構成によっても、第
１実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、半導体チップ
の積層段数を増やすことにより、より高性能化された半
導体装置を実現することができる。
【００６５】◇第４実施例 図１０は、この発明の第４実施例である半導体装置の構
成を示す断面図である。この第４実施例の半導体装置の
構成が、上述の第３実施例のそれと大きく異なるところ
は、半導体チップの積層段数を３段に選んだ構成におい
て、第３段目をサイズの小さな複数の半導体チップによ
り構成するようにした点である。すなわち、この例の半
導体装置３０は、図１０に示すように、第３段目の半導
体チップとして、第２の半導体チップ１１よりサイズの
小さい第４の半導体チップ３２が、第２の半導体チップ
１１上に接着剤２６を介して積層されている。また、第
４の半導体チップ３２上のＡｌ、Ａｕ等から構成された
複数のパッド電極３３と上記第３の内部端子２８とはＡ
ｌ、Ａｕ等から構成された第４のボンディングワイヤ
（導電体）３４により電気的に接続されている。
【００６６】この例の半導体装置３０を製造するには、
例えば第１実施例の第１の製造方法を利用して、第３実
施例の第３の半導体チップ２４に代えて第４の半導体チ
ップ３２を用いて、図３（ｆ）の工程の後に、図２
（ｃ）〜図３（ｆ）の工程と略同様な工程を繰り返せば
よい。
【００６７】この例の半導体装置３０によれば、第３実
施例に比較して第３段目に積層する第３の半導体チップ
２４よりもサイズの小さな第４の半導体チップ３２を用
いる点が異なるだけなので、第３実施例と略同様な効果
を得ることができる。
【００６８】このように、この例の構成によっても、第
３実施例において述べたのと略同様な効果を得ることが
できる。
【００６９】◇第５実施例 図１１は、この発明の第５実施例である半導体装置の構
成を示す断面図、図１２は同半導体装置に用いられる半
導体チップを示す平面図である。この第４実施例の半導
体装置の構成が、上述の第３実施例のそれと大きく異な
るところは、半導体チップの積層段数を３段に選んだ構
成において、第２段目をサイズの小さな複数の半導体チ
ップにより構成するようにした点である。すなわち、こ
の例の半導体装置４０は、図１１に示すように、第２段
目の半導体チップとして、第１の半導体チップ７よりそ
れぞれサイズの小さい第５の半導体チップ３５が第１の
半導体チップ７上に複数の半球状のスペーサ３６及び接
着剤３７を介して積層されているとともに、第６の半導
体チップ３８が第１の半導体チップ７上に複数の半球状
のスペーサ３９及び接着剤４１を介して積層されてい
る。そして、第３段目の半導体チップとして、上記第３
の半導体チップ２４が第５及び第６の半導体チップ３
５、３８上にそれぞれ半球状のスペーサ４２、４３及び
接着剤４４、４５を介して積層されている。また、パッ
ケージ基板４６としてはＣｕ、Ｎｉ等から構成された複
数の第４の内部端子４７が追加して形成されたものが用
いられる。
【００７０】また、第５の半導体チップ３５上のＡｌ、
Ａｕ等から構成された複数のパッド電極４８と第２の内
部端子３とはＡｌ、Ａｕ等から構成された第５のボンデ
ィングワイヤ（導電体）４９により電気的に接続されて
いる。さらに、第６の半導体チップ３８上のＡｌ、Ａｕ
等から構成された複数のパッド電極５２と上記第４の内
部端子４７とはＡｌ、Ａｕ等から構成された第６のボン
ディングワイヤ（導電体）５３により電気的に接続され
ている。
【００７１】ここで、第２段目の半導体チップとなる第
５及び第６の半導体チップ３５、３８としては、パッド
電極４８、５２がそれぞれ、図１２（ａ）に示したよう
に、一列に半導体チップ３５、３８の側縁部に沿って配
置されるように、あるい図１２（ｂ）に示したように一
列に半導体チップ３５、３８の中央部に沿って配置され
るように形成された構成のものが用いられる。これは、
各半導体チップ３５、３８にボンディングワイヤ４９、
５３を接続する際に、接続し易くするためである。
【００７２】この例の半導体装置４０を製造するには、
例えば第１実施例の第１の製造方法を利用して、第３実
施例の第２の半導体チップ１１に代えて第５及び第６の
半導体チップ３５、３８を用いて、図２（ｄ）の工程の
後に、図３（ｅ）、（ｆ）の工程と略同様な工程を繰り
返せばよい。
【００７３】この例の半導体装置４０によれば、第３実
施例に比較して第２段目に積層する第２の半導体チップ
１１に代えてこれよりもサイズの小さな第５及び第６の
半導体チップ３５、３８を用いる点が異なるだけなの
で、第３実施例と略同様な効果を得ることができる。
【００７４】このように、この例の構成によっても、第
３実施例において述べたのと略同様な効果を得ることが
できる。
【００７５】◇第６実施例 図１３は、この発明の第６実施例である半導体装置の構
成を示す断面図、図１４は同半導体装置に用いられる半
導体チップを示す平面図である。この第６実施例の半導
体装置の構成が、上述の第１実施例のそれと大きく異な
るところは、半導体チップ上におけるパッド電極の配置
を変えて、パッド電極の配置に自由度を持たせるように
した点である。すなわち、この例の半導体装置５０は、
図１３に示すように、第１段目の半導体チップとして、
パッド電極５５、５６が二列にその中央部に沿って配置
されるように形成された第７の半導体チップ５４が用い
られて、第２の半導体チップ１１が第７の半導体チップ
５４上に複数の半球状のスペーサ５７及び接着剤５８を
介して積層されている。また、第７の半導体チップ５４
上のＡｌ、Ａｕ等から構成された複数のパッド電極５
５、５６と第１及び第２の内部端子２、３とはそれぞれ
Ａｌ、Ａｕ等から構成された第７及び第８のボンディン
グワイヤ（導電体）６１、６２により電気的に接続され
ている。
【００７６】ここで、第１段目の半導体チップとなる第
７の半導体チップ５４としては、パッド電極５５、５６
がそれぞれ、例えば図１４（ａ）に示したように、二列
に半導体チップ５４の中央部に沿って配置されるよう
に、あるいは例えば図１４（ｂ）に示したように一列に
半導体チップ５４の中央部に沿って配置されるように形
成された構成のものが用いられる。これは、各ボンディ
ングワイヤ６１、６２を各パッド電極５５、５６に接続
する際に、各パッド電極５５、５６を半導体チップ５４
の中央部に沿って配置することにより接続に自由度を持
たせるためである。しかしながら、このような配置例は
任意に変更するようにしてもよい。
【００７７】この例の半導体装置５０を製造するには、
例えば第１実施例の第１の製造方法を利用して、第１実
施例の第１の半導体チップ７に代えて第７の半導体チッ
プ５４を用いて、図２（ａ）〜（ｄ）の工程と略同様な
工程を行えばよい。
【００７８】この例の半導体装置５０によれば、第１実
施例に比較して第１段目に用いる第１の半導体チップ７
に代えてこれよりもパッド電極５５、５６の配置に自由
度を持たせた第７の半導体チップ５４を用いる点が異な
るだけなので、第１実施例と略同様な効果を得ることが
できる。
【００７９】このように、この例の構成によっても、第
１実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、ボンディング
ワイヤをパッド電極に接続する際に接続に自由度を持た
せることができる。
【００８０】◇第７実施例 図１５は、この発明の第７実施例である半導体装置の構
成を示す断面図、図１６及び図１７は同半導体装置の製
造方法を工程順に示す工程図である。この第７実施例の
半導体装置の構成が、上述の第１実施例のそれと大きく
異なるところは、フリップチップ接続を含めて複数の半
導体チップを多段に積層するようにした点である。すな
わち、この例の半導体装置６０は、図１５に示すよう
に、第１段目の半導体チップとして、第８の半導体チッ
プ６３が突起状の電極６４を介してパッケージ基板５上
の配線（図示せず）にフリップチップ接続されるととも
に、その裏面には接着剤６５を介して第１の半導体チッ
プ７がマウントされている。このように半導体チップ６
３をフリップチップ接続した場合には、ボンディングワ
イヤが不要なので、ボンディングワイヤの存在による信
号遅延等を回避できるため、特に半導体装置の高速化を
図ることができる。なお、半導体チップ６３の裏面のフ
リップチップ接続部は、一般にアンダーフィル樹脂２５
で封止されている。このアンダーフィル樹脂２５は、フ
リップチップ接続部を周囲から保護する役割を担ってい
る。
【００８１】ここで、突起状の電極６４としては、ワイ
ヤボンディング技術を利用して形成したＡｕスタッドバ
ンプ又はＡｕボールバンプ、めっき技術を利用して形成
したＡｕバンプ、あるいははんだバンプ等を用いること
ができる。これ以外は、上述した第１実施例と略同様で
ある。それゆえ、図１５において、図１の構成部分と対
応する各部には、同一の番号を付してその説明を省略す
る。
【００８２】次に、図１６及び図１７を参照して、この
例の半導体装置の製造方法を工程順に説明する。まず、
図１６（ａ）に示すように、表面にＣｕ、Ｎｉ等から成
る第１の内部端子２及び第２の内部端子３がそれぞれ複
数形成された、ガラスエポキシ、セラミック、ポリイミ
ド、ポリアミド等から成るパッケージ基板５を用いて、
この表面に第８の半導体チップ６３を突起状の電極６４
をフリップチップ接続によりマウントする。続いて、半
導体チップ６３の裏面にアンダーフィル樹脂２５を注入
する。
【００８３】次に、図１６（ｂ）に示すように、第８の
半導体チップ６３上に第１の半導体チップ７を接着剤６
５を介してマウントする。この第１の半導体チップ７上
の側縁部には予めＡｌ、Ａｕ等から成る複数のパッド電
極１２が形成されている。
【００８４】次に、図１６（ｃ）に示すように、第１の
半導体チップ７上のパッド電極１２とパッケージ基板５
上の第１の内部端子２との間に、ワイヤボンディング法
によりＡｌ、Ａｕ等から成る第１のボンディングワイヤ
１３を接続する。
【００８５】次に、図１７（ｄ）に示すように、ポッテ
ィング法により、第１の半導体チップ７上に６０〜７０
μｍの高さの複数の半球状のスペーサ８を形成する。上
述の熱硬化性樹脂に代えて、前述したような速硬化性樹
脂や光硬化性樹脂を用いて、スペーサ８を形成してもよ
い。このようなスペーサ８の形成は、ポッティング技術
を利用することにより制御性良く６０〜７０μｍの均一
な高さに形成することができる。
【００８６】次に、図１７（ｅ）に示すように、ポッテ
ィング法により、第１の半導体チップ７上の略中央部に
第２の液状樹脂から成る接着剤９を塗布した後、第２の
半導体チップ１１を複数の半球状のスペーサ８及び接着
剤９を介して、第１の半導体チップ７上にマウントす
る。この第２の半導体チップ１１上の側縁部には予めＡ
ｌ、Ａｕ等から成る複数のパッド電極１４が形成されて
いる。この場合、第１の半導体チップ７上には既に均一
な高さの半球状のスペーサ８が形成されているので、第
２の半導体チップ１１はその均一な一定の高さを保持し
た状態で、接着剤９により第１の半導体チップ７に積層
される。したがって、第１の半導体チップ７に接続され
ている第１のボンディングワイヤ１３は半球状のスペー
サ８により保護されるので、第２の半導体チップ１１と
接触することはない。次に、未硬化の接着剤９を加熱処
理して熱硬化させた後、第２の半導体チップ１１上のパ
ッド電極１４とパッケージ基板５上の第２の内部端子３
との間に、ワイヤボンディング法によりＡｌ、Ａｕ等か
ら成る第２のボンディングワイヤ１５を接続する。
【００８７】次に、図１７（ｆ）に示すように、トラン
スファモールド法により、パッケージ基板５上の第１、
第２及び第８の半導体チップ７、１１、６３、第１及び
第２のボンディングワイヤ１３、１５を含む全体を覆う
ように熱硬化性樹脂を供給した後、加熱処理を施して熱
硬化させることによりパッケージ１６を形成する。次
に、パッケージ基板５の裏面にＡｕ、Ｃｕ等から成る突
起状の外部端子４を形成することにより、図１５に示し
たような半導体装置６０を完成させる。
【００８８】この例の半導体装置６０によれば、複数の
半導体チップ７、１１、６３を多段に積層する構成にお
いて、第１実施例に比較してフリップチップ接続する第
１段目の半導体チップ６３を含めた点が異なるだけなの
で、第１実施例と略同様な効果を得ることができる。
【００８９】このように、この例の構成によっても、第
１実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、フリップチッ
プ接続する半導体チップを含めるようにしたので半導体
装置の高速化を図ることができる。
【００９０】◇第８実施例 図１８は、この発明の第８実施例である半導体装置の構
成を示す断面図である。この第８実施例の半導体装置の
構成が、上述の第７実施例のそれと大きく異なるところ
は、第２段目及び第３段目をそれぞれサイズの小さな半
導体チップにより構成するようにした点である。すなわ
ち、この例の半導体装置７０は、図１８に示すように、
第２段目の半導体チップとして、第１段目の半導体チッ
プ６３よりサイズの小さな第９の半導体チップ６７が半
導体チップ６３の裏面に接着剤６６を介してマウントさ
れている。また、第３段目の半導体チップとして、半導
体チップ６３よりサイズの小さな第１０の半導体チップ
６８が第９の半導体チップ６７上に複数の半球状のスペ
ーサ７１及び接着剤７２を介して積層されている。ま
た、第９の半導体チップ６７上のＡｌ、Ａｕ等から構成
された複数のパッド電極７３と内部端子２とはＡｌ、Ａ
ｕ等から構成された第９のボンディングワイヤ（導電
体）７４により電気的に接続されるとともに、第１０の
半導体チップ６８上のＡｌ、Ａｕ等から構成された複数
のパッド電極７５と内部端子３とはＡｌ、Ａｕ等から構
成された第１０のボンディングワイヤ（導電体）７６に
より電気的に接続されている。これ以外は、上述した第
７実施例と略同様である。それゆえ、図１８において、
図１５の構成部分と対応する各部には、同一の番号を付
してその説明を省略する。
【００９１】この例の半導体装置７０によれば、第７実
施例に比較して第２段目及び第３段目のそれぞれの半導
体チップ６７、６８のサイズが第１段目の半導体チップ
６３のそれよりも小さい点が異なるだけなので、第７実
施例と略同様な効果を得ることができる。
【００９２】このように、この例の構成によっても、第
７実施例において述べたのと略同様な効果を得ることが
できる。
【００９３】◇第９実施例 図１９は、この発明の第９実施例である半導体装置の構
成を示す断面図である。この第９実施例の半導体装置の
構成が、上述の第７実施例のそれと大きく異なるところ
は、第３段目の半導体チップのサイズを小さくするとと
もにフリップチップ接続するようにした点である。すな
わち、この例の半導体装置８０は、図１９に示すよう
に、第３段目の第１１の半導体チップ７７は第２段目の
第１の半導体チップ７よりもサイズが小さく形成されて
いるとともに、突起状の電極７８を介して、半導体チッ
プ７に形成された突起状の電極７９に接するようにフリ
ップチップ接続されている。このように第１段目の半導
体チップ６３だけでなく第３段目の半導体チップ７７も
フリップチップ接続することにより、半導体装置８０の
より高速化を図ることができるようになる。
【００９４】この例の半導体装置８０によれば、第７実
施例に比較して第３段目の半導体チップ７７のサイズが
第２段目の半導体チップ７のそれよりも小さいとともに
フリップチップ接続された点が異なるだけなので、第７
実施例と略同様な効果を得ることができる。
【００９５】このように、この例の構成によっても、第
７実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、複数段におけ
る半導体チップをフリップチップ接続するので、半導体
装置のより高速化を図ることができる。
【００９６】◇第１０実施例 図２０は、この発明の第１０実施例である半導体装置の
構成を示す断面図である。この第１０実施例の半導体装
置の構成が、上述の第４実施例のそれと大きく異なると
ころは、上段の半導体チップを支持するスペーサを下段
の半導体チップ以外の位置にも形成するようにした点で
ある。すなわち、この例の半導体装置９０は、図２０に
示すように、第２段目の半導体チップ１１は、第１段目
の半導体チップ７上に形成された半球状のスペーサ８と
ともに、半導体チップ７上以外の位置であるパッケージ
基板２７上に形成された半球状のスペーサ８１によって
も支持されている。このように上段の半導体チップ（こ
の例では半導体チップ１１）を支持する複数のスペーサ
は、すべてが下段の半導体チップ（この例では半導体チ
ップ７）上に形成する必要はない。
【００９７】この例の半導体装置９０によれば、第４の
実施例に比較して上段となる半導体チップ１１を支持す
るスペーサ８１を下段の半導体チップ７上以外の位置に
も形成した点が異なるだけなので、第４実施例と略同様
な効果を得ることができる。
【００９８】このように、この例の構成によっても、第
４実施例において述べたのと略同様な効果を得ることが
できる。
【００９９】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、実施例で
はパッケージ基板の裏面に形成する外部端子としては突
起状のものを形成する例で説明したが、突起状に限らず
にリード状のような他の形状のものを用いることができ
る。また、半導体チップ上のパッド電極とパッケージ基
板上の内部端子とを電気的に接続する導電体は、実施例
に示したようなワイヤに限らずに、ＴＣＰ(Tape Carrie
r Package)で用いられているような帯状のリードを用い
ることもできる。
【０１００】また、半球状のスペーサを構成する材料は
熱硬化性樹脂のような絶縁性材料（絶縁体）に限らず
に、例えばＡｇ（銀）のような導電ペーストのような導
電材料（導電体）を用いることができる。あるいは、ス
ペーサとしては、ワイヤボンディング法により形成する
金のスタッドバンプやボールバンプ等を用いてもよい。
また、スペーサの高さをある程度稼ぐために、複数の金
バンプを積層してもよい。また、スペーサは、スクリー
ン印刷法等において印刷用ペーストに用いられるような
粒子状の絶縁性材料により構成してもよい。この場合、
この粒子状の絶縁性材料は接着剤と混合してポッティン
グ法等により供給することができる。あるいは、先に接
着剤を供給した後に、後でこの接着剤に粒子状の絶縁性
材料を混合するようにしてもよい。また、スペーサは、
ポッティング法、スクリーン印刷法に限らずに、非接触
式のジェットディスペンサ法を用いて形成することがで
き、特に精度の高いサイズのスペーサを形成する場合に
有利である。スペーサは、必ずしも半球状でなくとも、
突起状構造物により構成されていればよい。
【０１０１】また、パッケージング基板は絶縁基板に限
らずに、リードフレームのような導電体を用いることも
できる。また、パッケージとしては、熱硬化性樹脂のよ
うな絶縁体により全体を覆う例に限らずに、内部に窒素
のような不活性気体を封入した金属製の容器により構成
するようにしてもよい。また、複数の半導体チップを多
段に積層する場合、各段の半導体チップの数及びサイズ
は、目的、用途等に応じて、任意に変更することができ
る。
【０１０２】また、各実施例においては接着剤を用いて
下段の半導体チップ上に上段の半導体チップを積層する
例で説明したが、接着剤は必ずしも用いる必要はない。
また、接着剤を用いる場合でも、図２１に図１の第１実
施例の変形例を示すように、接着剤９は上下段の半導体
チップ７、１１の積層面の全面にわたることなく、部分
的に供給するようにしてもよい。また、半球状のスペー
サの高さの値は一例を示したものであり、ボンディング
ワイヤの径、半導体チップの厚さ等に応じて任意の変更
が可能である。要するに、この発明では、複数の半導体
チップが多段に積層されている構成において、少なくと
もある段にマウントされている上段の半導体チップが、
少なくとも下段の半導体チップ上に形成されたスペーサ
を含む複数のスペーサを介して積層されている関係にな
っていればよい。
【０１０３】
【発明の効果】以上説明したように、この発明の半導体
装置によれば、下部の半導体チップ上に複数のスペーサ
を介して、上部の半導体チップが多段に積層されている
ので、上部及び下部の半導体チップ間に均一な間隔を確
保することができる。また、この発明の半導体装置の製
造方法によれば、ポッティング法、スクリーン印刷法あ
るいは非接触式のジェットディスペンサ法により、下部
の半導体チップ上に上部の半導体チップを均一な間隔を
確保して積層するスペーサを形成するので、スペーサの
高さを制御性良く形成することができる。したがって、
複数の半導体チップが多段に積層されてパッケージによ
り封止されてなる半導体装置において、薄型化を図るこ
とができ、かつ信頼性を高めることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例である半導体装置の構成
を示す断面図である。
【図２】同半導体装置を製造する第１の製造方法を工程
順に示す工程図である。
【図３】同半導体装置を製造する第１の製造方法を工程
順に示す工程図である。
【図４】同半導体装置の第１の製造方法の一工程を概略
的に示す図である。
【図５】同半導体装置の第１の製造方法の途中の工程に
おける半導体チップを示す平面図である。
【図６】同半導体装置を製造する第２の製造方法を工程
順に示す工程図である。
【図７】同半導体装置の第２の製造方法の一工程を概略
的に示す図である。
【図８】この発明の第２実施例である半導体装置の構成
を示す断面図である。
【図９】この発明の第３実施例である半導体装置の構成
を示す断面図である。
【図１０】この発明の第４実施例である半導体装置の構
成を示す断面図である。
【図１１】この発明の第５実施例である半導体装置の構
成を示す断面図である。
【図１２】同半導体装置に用いられる半導体チップを示
す平面図である。
【図１３】この発明の第６実施例である半導体装置の構
成を示す断面図である。
【図１４】同半導体装置に用いられる半導体チップを示
す平面図である。
【図１５】この発明の第７実施例である半導体装置の構
成を示す断面図である。
【図１６】同半導体装置の製造方法を工程順に示す工程
図である。
【図１７】同半導体装置の製造方法を工程順に示す工程
図である。
【図１８】この発明の第８実施例である半導体装置の構
成を示す断面図である。
【図１９】この発明の第９実施例である半導体装置の構
成を示す断面図である。
【図２０】この発明の第１０実施例である半導体装置の
構成を示す断面図である。
【図２１】この発明の第１実施例の半導体装置の変形例
の構成を示す断面図である。
【図２２】従来の半導体装置の構成を示す断面図であ
る。
【図２３】同半導体装置の製造方法を工程順に示す工程
図である。
【図２４】同半導体装置の製造方法を工程順に示す工程
図である。
【図２５】従来の半導体装置の構成を示す断面図であ
る。
【符号の説明】
１、１０、２０、３０、４０、５０、６０、７０、８
０、９０ 半導体装置 ２、３、２８、４７ 内部端子 ４ 外部端子 ５、２７、４６ パッケージ基板 ６、９、２６、３７、４１、４３〜４５、５８、６５〜
６６、７２接着剤 ７、１１、２４、３２、３５、３８、５４、６３、６
７、６８、７７半導体チップ ８、３６、３９、４２、５７、７１、８１ 半球状
のスペーサ １２、１４、２８、３１、４８、５２、５５、５６、７
３、７５ パッド電極 １３、１５、３１、３４、４９、５３、６１、６２、７
４、７６ ボンディングワイヤ（導電体） １６ パッケージ １７ ディスペンサノズル １８ 液状樹脂 １９ 開口 ２１ スクリーンマスク ２２ スキージ ２３ 絶縁性シート ２５ アンダーフィル樹脂 ６４、７８、７９ 電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 手塚 貴志 東京都港区芝五丁目７番１号 日本電気株 式会社内

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 複数の半導体チップが多段に積層されて
    パッケージにより封止されてなる半導体装置であって、 上段の半導体チップが複数のスペーサを介して下段の半
    導体チップ上に積層され、該複数のスペーサの内の少な
    くとも一つは下段の半導体チップ上に形成され、前記上
    段の半導体チップ、前記複数のスペーサ及び前記下段の
    半導体チップがパッケージにより封止されていることを
    特徴とする半導体装置。
  2. 【請求項２】 複数の半導体チップが多段に積層されて
    パッケージにより封止されてなる半導体装置であって、 パッケージ基板上に固定された下段の半導体チップと、 前記下段の半導体チップ上に複数のスペーサを介して積
    層された上段の半導体チップと、 前記下段の半導体チップ上の電極と前記パッケージ基板
    上の内部端子とを電気的に接続する第１の導電体と、 前記上段の半導体チップ上の電極と前記パッケージ基板
    上の前記内部端子とを電気的に接続する第２の導電体
    と、 前記パッケージ基板上の前記下段の半導体チップ、前記
    上段の半導体チップ、前記第１の導電体及び前記第２の
    導電体を封止するパッケージと、 を有することを特徴とする半導体装置。
  3. 【請求項３】 前記複数のスペーサが、突起状構造物に
    より構成されていることを特徴とする請求項１又は２記
    載の半導体装置。
  4. 【請求項４】 前記パッケージが、絶縁体により構成さ
    れていることを特徴とする請求項１、２又は３記載の半
    導体装置。
  5. 【請求項５】 前記パッケージが、内部に不活性気体を
    封入した容器により構成されていることを特徴とする請
    求項１、２又は３記載の半導体装置。
  6. 【請求項６】 前記複数のスペーサが、絶縁体により構
    成されていることを特徴とする請求項１乃至５のいずれ
    か１に記載の半導体装置。
  7. 【請求項７】 前記絶縁体が、熱硬化性樹脂、速硬化性
    樹脂あるいは光硬化性樹脂により構成されていることを
    特徴とする請求項６記載の半導体装置。
  8. 【請求項８】 前記上段の半導体チップが接着剤を介し
    て前記下段の半導体チップ上に積層されていることを特
    徴とする請求項１乃至７のいずれか１に記載の半導体装
    置。
  9. 【請求項９】 前記接着剤が熱硬化性樹脂により構成さ
    れていることを特徴とする請求項８記載の半導体装置。
  10. 【請求項１０】 前記複数のスペーサが、導電体により
    構成されていることを特徴とする請求項１乃至５のいず
    れか１に記載の半導体装置。
  11. 【請求項１１】 前記上段の半導体チップの積層面に絶
    縁性シートが形成されていることを特徴とする請求項１
    乃至１０のいずれか１に記載の半導体装置。
  12. 【請求項１２】 前記パッケージ基板が、絶縁基板によ
    り構成されていることを特徴とする請求項２乃至１１の
    いずれか１に記載の半導体装置。
  13. 【請求項１３】 前記パッケージ基板の前記内部端子が
    形成された面と反対側の面に、外部端子が形成されてい
    ることを特徴とする請求項１２記載の半導体装置。
  14. 【請求項１４】 前記多段に積層された前記複数の半導
    体チップのサイズが異なっていることを特徴とする請求
    項１乃至１３のいずれか１に記載の半導体装置。
  15. 【請求項１５】 前記多段に積層された前記複数の半導
    体チップの内、少なくとも一つの段の半導体チップがフ
    リップチップ接続されていることを特徴とする請求項１
    乃至１４のいずれか１に記載の半導体装置。
  16. 【請求項１６】 前記下段の半導体チップあるいは前記
    上段の半導体チップがフリップチップ接続され、該フリ
    ップチップ接続された半導体チップに対する前記第１の
    導電体あるいは前記第２の導電体を不要にしたことを特
    徴とする請求項２乃至１５のいずれか１に記載の半導体
    装置。
  17. 【請求項１７】 複数の半導体チップを多段に積層して
    パッケージにより封止する半導体装置の製造方法であっ
    て、 下段の半導体チップ上に複数のスペーサを形成する工程
    と、 前記下段の半導体チップ上に前記複数のスペーサを介し
    て上段の半導体チップを積層する工程と、 前記半導体チップ、前記複数のスペーサ及び前記上段の
    半導体チップを絶縁体により封止する工程と、 を含むことを特徴とする半導体装置の製造方法。
  18. 【請求項１８】 複数の半導体チップを多段に積層して
    パッケージにより封止する半導体装置の製造方法であっ
    て、 パッケージ基板上に下段の半導体チップを固定する下段
    半導体チップ固定工程と、 前記パッケージ基板上の内部端子と前記下段の半導体チ
    ップ上の電極とを第１の導電体により電気的に接続する
    第１導電体接続工程と、 前記下段の半導体チップ上に複数のスペーサを形成する
    スペーサ形成工程と、 前記下段の半導体チップ上に前記複数のスペーサを介し
    て上段の半導体チップを積層する上段半導体チップ積層
    工程と、 前記パッケージ基板上の前記内部端子と前記上段の半導
    体チップ上の電極とを第２の導電体により電気的に接続
    する第２導電体接続工程と、 前記パッケージ基板上の前記下段の半導体チップ、前記
    上段の半導体チップ、前記第１の導電体及び前記第２の
    導電体を絶縁体により封止する封止工程と、 を含むことを特徴とする半導体装置の製造方法。
  19. 【請求項１９】 前記第１導電体接続工程の後に、前記
    スペーサ形成工程を行うことを特徴とする請求項１８記
    載の半導体装置の製造方法。
  20. 【請求項２０】 前記第１導電体接続工程の前に、前記
    スペーサ形成工程を行うことを特徴とする請求項１８記
    載の半導体装置の製造方法。
  21. 【請求項２１】 前記スペーサ形成工程を、液状樹脂を
    供給した後に硬化させることにより行うことを特徴とす
    る請求項１８、１９又は２０記載の半導体装置の製造方
    法。
  22. 【請求項２２】 前記液状樹脂の供給方法として、ポッ
    ティング法、スクリーン印刷法あるいは非接触式のジェ
    ットディスペンサ法を用いることを特徴とする請求項２
    １記載の半導体装置の製造方法。
  23. 【請求項２３】 前記上段半導体チップ積層工程の前
    に、前記下段の半導体チップ上に接着剤を形成する接着
    剤形成工程を含むことを特徴とする請求項１８乃至２２
    のいずれか１に記載の半導体装置の製造方法。
  24. 【請求項２４】 前記上段半導体チップ積層工程の前
    に、前記上段の半導体チップの積層面に絶縁性シートを
    形成する絶縁性シート形成工程を含むことを特徴とする
    請求項１８乃至２３のいずれか１に記載の半導体装置の
    製造方法。
  25. 【請求項２５】 前記スペーサ形成工程を、熱硬化性樹
    脂、速硬化性樹脂あるいは光硬化性樹脂を用いて行うこ
    とを特徴とする請求項１８乃至２４のいずれか１に記載
    の半導体装置の製造方法。
  26. 【請求項２６】 前記スペーサ形成工程を、粒子状の絶
    縁性材料を混入した接着剤を供給することにより行うこ
    とを特徴とする請求項１８、１９又は２０記載の半導体
    装置の製造方法。
  27. 【請求項２７】 前記下段半導体チップ固定工程あるい
    は前記上段半導体チップ積層工程を、フリップチップ接
    続により行い、該フリップチップ接続された半導体チッ
    プに対する前記第１導電体接続工程あるいは前記第２導
    電体接続工程を不要にすることを特徴とする請求項１８
    乃至２６のいずれか１に記載の半導体装置の製造方法。
JP2002104570A 2002-04-05 2002-04-05 半導体装置の製造方法 Expired - Fee Related JP3688249B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002104570A JP3688249B2 (ja) 2002-04-05 2002-04-05 半導体装置の製造方法
US10/405,471 US6930396B2 (en) 2002-04-05 2003-04-03 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002104570A JP3688249B2 (ja) 2002-04-05 2002-04-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003303937A true JP2003303937A (ja) 2003-10-24
JP3688249B2 JP3688249B2 (ja) 2005-08-24

Family

ID=28672328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002104570A Expired - Fee Related JP3688249B2 (ja) 2002-04-05 2002-04-05 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6930396B2 (ja)
JP (1) JP3688249B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253693A (ja) * 2003-02-21 2004-09-09 Nec Corp 半導体装置
JP2005026639A (ja) * 2003-07-04 2005-01-27 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005328005A (ja) * 2004-05-17 2005-11-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
WO2006100909A1 (ja) * 2005-03-23 2006-09-28 Matsushita Electric Industrial Co., Ltd. 半導体装置及びその製造方法
JP2006278598A (ja) * 2005-03-29 2006-10-12 Mitsubishi Electric Corp 半導体装置
WO2007023852A1 (ja) * 2005-08-24 2007-03-01 Fujitsu Limited 半導体装置及びその製造方法
JP2007098680A (ja) * 2005-09-30 2007-04-19 Seiko Epson Corp シリコンウェハの処理方法及び液体噴射ヘッドの製造方法
US7235425B2 (en) 2004-02-24 2007-06-26 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the same
JP2008010759A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd 半導体装置および半導体装置の製造方法
JP2008066714A (ja) * 2006-09-05 2008-03-21 Samsung Electronics Co Ltd チップ間の熱伝達遮断スペーサを備えるマルチチップパッケージ
WO2008117736A1 (ja) * 2007-03-23 2008-10-02 Renesas Technology Corp. インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法
JP2008541431A (ja) * 2005-05-04 2008-11-20 スパンジョン・リミテッド・ライアビリティ・カンパニー マルチチップモジュールおよび製造方法
WO2008152730A1 (ja) * 2007-06-15 2008-12-18 Kabushiki Kaisha Nihon Micronics 積層型パッケージ及びその形成方法
JP2010199548A (ja) * 2009-01-30 2010-09-09 Elpida Memory Inc 半導体装置およびその製造方法
JP2010537406A (ja) * 2007-08-16 2010-12-02 マイクロン テクノロジー， インク． 積層されたマイクロエレクトロニクスデバイス、および積層されたマイクロエレクトロニクスデバイスを製造するための方法
JP2011119756A (ja) * 2004-05-20 2011-06-16 Toshiba Corp 積層型電子部品
JP2011174803A (ja) * 2010-02-24 2011-09-08 Denso Corp センサ装置およびその製造方法
KR101503470B1 (ko) * 2007-07-16 2015-03-19 스태츠 칩팩 엘티디 3중 필름 스페이서를 구비한 집적회로 패키지 시스템

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
EP1556895A4 (en) * 2002-10-08 2009-12-30 Chippac Inc SEMICONDUCTOR STACKED MULTIPLE CAPSULATION MODULE WITH INVERTED SECOND CAPACITY
JP3729266B2 (ja) * 2003-02-24 2005-12-21 セイコーエプソン株式会社 半導体装置の製造方法
JP2004312008A (ja) * 2003-04-08 2004-11-04 Samsung Electronics Co Ltd 半導体マルチチップパッケージ及びその製造方法
KR20040087501A (ko) * 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
CN101714513B (zh) * 2004-04-20 2012-05-30 日立化成工业株式会社 半导体装置的制造方法
WO2005117092A2 (en) * 2004-05-24 2005-12-08 Chippac, Inc. Stacked semiconductor package having adhesive/spacer structure and insulation
US20050258527A1 (en) 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US8552551B2 (en) 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20050258545A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Multiple die package with adhesive/spacer structure and insulated die surface
US7253511B2 (en) 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US7492039B2 (en) * 2004-08-19 2009-02-17 Micron Technology, Inc. Assemblies and multi-chip modules including stacked semiconductor dice having centrally located, wire bonded bond pads
US7015587B1 (en) * 2004-09-07 2006-03-21 National Semiconductor Corporation Stacked die package for semiconductor devices
US7332801B2 (en) * 2004-09-30 2008-02-19 Intel Corporation Electronic device
US7215031B2 (en) * 2004-11-10 2007-05-08 Oki Electric Industry Co., Ltd. Multi chip package
WO2006061673A1 (en) * 2004-12-09 2006-06-15 Infineon Technologies Ag Semiconductor package having at least two semiconductor chips and method of assembling the semiconductor package
JP4824327B2 (ja) * 2005-03-16 2011-11-30 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
TWI442520B (zh) 2005-03-31 2014-06-21 Stats Chippac Ltd 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
JP2008535273A (ja) 2005-03-31 2008-08-28 スタッツ・チップパック・リミテッド 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7429786B2 (en) 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
JP2007035865A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体パッケージとその製造方法
DE102005036324A1 (de) * 2005-07-29 2006-09-28 Infineon Technologies Ag Halbleiterbauteil mit Bonddrähten und Verfahren zur Herstellung desselben
WO2007026392A1 (ja) * 2005-08-30 2007-03-08 Spansion Llc 半導体装置およびその製造方法
US7342308B2 (en) * 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
US20070152314A1 (en) * 2005-12-30 2007-07-05 Intel Corporation Low stress stacked die packages
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US20070178666A1 (en) * 2006-01-31 2007-08-02 Stats Chippac Ltd. Integrated circuit system with waferscale spacer system
US8012867B2 (en) * 2006-01-31 2011-09-06 Stats Chippac Ltd Wafer level chip scale package system
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7675180B1 (en) * 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
WO2007145599A1 (en) * 2006-06-12 2007-12-21 Stats Chippac Ltd Integrated circuit package system with offset stacked die
US20080128879A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Film-on-wire bond semiconductor device
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device
JP4897451B2 (ja) * 2006-12-04 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置
US20080224305A1 (en) * 2007-03-14 2008-09-18 Shah Amip J Method, apparatus, and system for phase change memory packaging
JP5143451B2 (ja) * 2007-03-15 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US8198713B2 (en) * 2007-07-13 2012-06-12 Infineon Technologies Ag Semiconductor wafer structure
KR20090055316A (ko) * 2007-11-28 2009-06-02 삼성전자주식회사 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
KR101195266B1 (ko) * 2010-12-07 2012-11-14 에스케이하이닉스 주식회사 반도체 패키지 및 반도체 패키지의 칩 선택방법
JP6125209B2 (ja) * 2012-11-19 2017-05-10 株式会社ジェイデバイス 半導体装置及びその製造方法
CN204732405U (zh) 2014-06-12 2015-10-28 意法半导体(格勒诺布尔2)公司 集成电路芯片的堆叠和电子装置
JP6677183B2 (ja) * 2017-01-25 2020-04-08 オムロン株式会社 制御装置
KR20180117238A (ko) * 2017-04-18 2018-10-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP6981033B2 (ja) * 2017-04-19 2021-12-15 富士電機株式会社 半導体装置及び半導体装置の製造方法
US10247629B2 (en) * 2017-04-27 2019-04-02 Continental Automotive Systems, Inc. Stacked or unstacked MEMS pressure sensor with through-hole cap and plurality of chip capacitors
CN117133727A (zh) * 2023-08-29 2023-11-28 江苏柒捌玖电子科技有限公司 一种三维堆叠封装结构及其封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058743A (ja) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd 半導体装置
JP2001044358A (ja) * 1999-07-28 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002057272A (ja) * 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 スタックト・ダイ・パッケージ構造
JP2003179200A (ja) * 2001-12-10 2003-06-27 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004006564A (ja) * 2002-03-28 2004-01-08 Sharp Corp 積層型半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689538B2 (ja) 1992-05-21 1994-11-09 株式会社新潟鉄工所 回転ブラシ式ロータリ除雪車
DE69618458T2 (de) * 1995-05-22 2002-11-07 Hitachi Chemical Co Ltd Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip
US6005778A (en) * 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
US6238949B1 (en) * 1999-06-18 2001-05-29 National Semiconductor Corporation Method and apparatus for forming a plastic chip on chip package module
US6441481B1 (en) * 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
JP2001308262A (ja) 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
TW445610B (en) * 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
US6472758B1 (en) * 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
JP3723453B2 (ja) * 2000-09-12 2005-12-07 ローム株式会社 半導体装置
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
US6437449B1 (en) * 2001-04-06 2002-08-20 Amkor Technology, Inc. Making semiconductor devices having stacked dies with biased back surfaces
US6400007B1 (en) * 2001-04-16 2002-06-04 Kingpak Technology Inc. Stacked structure of semiconductor means and method for manufacturing the same
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058743A (ja) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd 半導体装置
JP2001044358A (ja) * 1999-07-28 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002057272A (ja) * 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 スタックト・ダイ・パッケージ構造
JP2003179200A (ja) * 2001-12-10 2003-06-27 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004006564A (ja) * 2002-03-28 2004-01-08 Sharp Corp 積層型半導体装置

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253693A (ja) * 2003-02-21 2004-09-09 Nec Corp 半導体装置
US7410827B2 (en) 2003-07-04 2008-08-12 Seiko Epson Corporation Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
JP2005026639A (ja) * 2003-07-04 2005-01-27 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7235425B2 (en) 2004-02-24 2007-06-26 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the same
JP2005328005A (ja) * 2004-05-17 2005-11-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4544407B2 (ja) * 2004-05-17 2010-09-15 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2011119756A (ja) * 2004-05-20 2011-06-16 Toshiba Corp 積層型電子部品
WO2006100909A1 (ja) * 2005-03-23 2006-09-28 Matsushita Electric Industrial Co., Ltd. 半導体装置及びその製造方法
JP2006278598A (ja) * 2005-03-29 2006-10-12 Mitsubishi Electric Corp 半導体装置
JP4704084B2 (ja) * 2005-03-29 2011-06-15 三菱電機株式会社 半導体装置
JP2011205116A (ja) * 2005-05-04 2011-10-13 Spansion Llc マルチチップモジュール
JP2008541431A (ja) * 2005-05-04 2008-11-20 スパンジョン・リミテッド・ライアビリティ・カンパニー マルチチップモジュールおよび製造方法
JP4785917B2 (ja) * 2005-05-04 2011-10-05 スパンション エルエルシー マルチチップモジュールの製造方法
US8586413B2 (en) 2005-05-04 2013-11-19 Spansion Llc Multi-chip module having a support structure and method of manufacture
JP4998268B2 (ja) * 2005-08-24 2012-08-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8841776B2 (en) 2005-08-24 2014-09-23 Fujitsu Semiconductor Limited Stacked semiconductor chips having double adhesive insulating layer interposed therebetween
KR101185479B1 (ko) 2005-08-24 2012-10-02 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
WO2007023852A1 (ja) * 2005-08-24 2007-03-01 Fujitsu Limited 半導体装置及びその製造方法
JP2007098680A (ja) * 2005-09-30 2007-04-19 Seiko Epson Corp シリコンウェハの処理方法及び液体噴射ヘッドの製造方法
JP2008010759A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd 半導体装置および半導体装置の製造方法
US8698304B2 (en) 2006-09-05 2014-04-15 Samsung Electronics Co., Ltd. Multi-chip package with spacer for blocking interchip heat transfer
JP2008066714A (ja) * 2006-09-05 2008-03-21 Samsung Electronics Co Ltd チップ間の熱伝達遮断スペーサを備えるマルチチップパッケージ
JP2008243853A (ja) * 2007-03-23 2008-10-09 Renesas Technology Corp インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法
WO2008117736A1 (ja) * 2007-03-23 2008-10-02 Renesas Technology Corp. インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法
JPWO2008152730A1 (ja) * 2007-06-15 2010-08-26 株式会社日本マイクロニクス 積層型パッケージ及びその形成方法
WO2008152730A1 (ja) * 2007-06-15 2008-12-18 Kabushiki Kaisha Nihon Micronics 積層型パッケージ及びその形成方法
KR101503470B1 (ko) * 2007-07-16 2015-03-19 스태츠 칩팩 엘티디 3중 필름 스페이서를 구비한 집적회로 패키지 시스템
US8093702B2 (en) 2007-08-16 2012-01-10 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
US8501546B2 (en) 2007-08-16 2013-08-06 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
US8803307B2 (en) 2007-08-16 2014-08-12 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
JP2010537406A (ja) * 2007-08-16 2010-12-02 マイクロン テクノロジー， インク． 積層されたマイクロエレクトロニクスデバイス、および積層されたマイクロエレクトロニクスデバイスを製造するための方法
US9147623B2 (en) 2007-08-16 2015-09-29 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
US8970052B2 (en) 2009-01-30 2015-03-03 Ps4 Luxco S.A.R.L. Semiconductor device stack with bonding layer and wire retaining member
JP2010199548A (ja) * 2009-01-30 2010-09-09 Elpida Memory Inc 半導体装置およびその製造方法
JP2011174803A (ja) * 2010-02-24 2011-09-08 Denso Corp センサ装置およびその製造方法

Also Published As

Publication number Publication date
JP3688249B2 (ja) 2005-08-24
US20030189259A1 (en) 2003-10-09
US6930396B2 (en) 2005-08-16

Similar Documents

Publication Publication Date Title
JP3688249B2 (ja) 半導体装置の製造方法
US6583502B2 (en) Apparatus for package reduction in stacked chip and board assemblies
US9269695B2 (en) Semiconductor device assemblies including face-to-face semiconductor dice and related methods
TWI277187B (en) Semiconductor device and manufacturing method for the same
JP3565334B2 (ja) 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
JP2003273317A (ja) 半導体装置及びその製造方法
US20030038356A1 (en) Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
CN112530880B (zh) 半导体装置及半导体装置的制造方法
KR20020072145A (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP3055619B2 (ja) 半導体装置およびその製造方法
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2006106569A1 (ja) 積層型半導体装置及びその製造方法
JP2001007472A (ja) 電子回路装置およびその製造方法
WO2007057954A1 (ja) 半導体装置及びその製造方法
JP3867796B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW200933868A (en) Stacked chip package structure
JP3727172B2 (ja) 半導体装置
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
JP2004055937A (ja) 半導体装置およびその製造方法
JP2008021712A (ja) 半導体モジュールならびにその製造方法
JP2008021710A (ja) 半導体モジュールならびにその製造方法
JPH08181171A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050118

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050322

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050607

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080617

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees