JP2010199548A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010199548A
JP2010199548A JP2009270146A JP2009270146A JP2010199548A JP 2010199548 A JP2010199548 A JP 2010199548A JP 2009270146 A JP2009270146 A JP 2009270146A JP 2009270146 A JP2009270146 A JP 2009270146A JP 2010199548 A JP2010199548 A JP 2010199548A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wire
bonding
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009270146A
Other languages
English (en)
Inventor
Masaru Hasegawa
優 長谷川
Mitsuaki Katagiri
光昭 片桐
Satoshi Isa
聡 伊佐
Ken Iwakura
健 岩倉
Masaru Sasaki
大 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2009270146A priority Critical patent/JP2010199548A/ja
Priority to US12/687,311 priority patent/US8581417B2/en
Publication of JP2010199548A publication Critical patent/JP2010199548A/ja
Priority to US14/049,915 priority patent/US8970052B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the wire connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】チップ積層型半導体装置において、下層側の半導体チップから延びて、下層および上層の半導体チップ間を通過するボンディングワイヤの寄生容量を低減する。
【解決手段】中央領域に複数のボンディングパッド２８を有する第１半導体チップ２０上に第２半導体チップ３０が接着層４０を介して積層されている。第１半導体チップ２０のボンディングパッド２８に夫々接続された複数のワイヤが半導体チップ２０，３０の間を通過し第１半導体チップ２０の周辺エッジ５５を越えて外側に導出している。複数のワイヤの中の少なくとも一部のワイヤ８０は、それらが第１半導体チップ２０のボンディングパッド２８と周辺エッジ５５との中間点５１を少なくとも含む領域において第１半導体チップ２０と第２半導体チップ３０との間隔の略中央に位置する。それらのワイヤを保持する保持体５０が第１半導体チップ２０上に接着層４０とは異なる材料でもって設けられている。
【選択図】図１

Description

本発明は、積層された複数の半導体チップを有する半導体装置およびその製造方法に関する。
近年、パッケージの面積を小さくし、コストを低減する技術として複数の半導体チップを積層するマルチチップ積層パッケージ（ＭＣＰ）が注目されている。すなわち、二つの半導体チップが積層されたＭＣＰを例にとると、先ず、パッケージ基板上に第１の半導体チップがマウントされ、当該半導体チップの電極とパッケージ基板の電極とがワイヤで接続される。そして、第２の半導体チップが第１の半導体チップ上に接着剤でマウントされ、第２の半導体チップの電極とパッケージ基板の電極とがワイヤで接続される。
ここで問題となるのが、下層側の半導体チップの電極から引き出されたワイヤの当該半導体チップの表面への接触である。
そこで、そのような不所望な接触を防止する手段が特許文献１〜３に開示されている。
特許文献１では、下層側の半導体チップの周辺部に絶縁用支持構造物を設けて、ワイヤと半導体チップとの間の不所望な接触を防止している。
特許文献２では、上層および下層の半導体チップ間に介在する樹脂の内部に下層側の半導体チップからのワイヤを埋め込んでいる。
特許文献３では、ＭＣＰ構造ではないが、ワイヤを２層のポリイミドテープで挟み込んでいる。
特開２００４−３１２００８公報 特開２００８−１９８９０９公報 特開平１１−１３５５３９号公報
近年の半導体装置では益々その動作スピードが増大されており、ワイヤの寄生等は可能な限り低減することが求められている。特に上記のようなＭＣＰでは、下層側の半導体チップからのワイヤは二つの半導体チップ間を通過することから寄生容量が増大し得る構成となっている。しかしながら、特許文献１〜３のいずれも、係る点については何ら関知していない。
本発明の一態様による半導体装置では、中央領域に複数のボンディングパッド（即ち、電極）を有する第１半導体チップ上に第２半導体チップが接着層を介して積層されている。第１半導体チップの複数のボンディングパッドに夫々接続された複数のワイヤが第１および第２の半導体チップ間を通過しながら第１半導体チップの周辺エッジを越えて外側に導出している。さらに、複数のワイヤの中の少なくとも一部のワイヤについては、それらが、第１半導体チップのボンディングパッドと周辺エッジとの中間点を少なくとも含む領域において第１半導体チップと第２半導体チップとの間隔の略中央に位置するように、それらを保持する保持体が、第１半導体チップ上に接着層とは異なる材質でもって設けられている。
すなわち、第１および第２の半導体チップ間を通過するワイヤを、それら２つのチップの間隔の略中央に第１半導体チップのボンディングパッドと周辺エッジとの中間点を少なくとも含む領域において第１半導体チップおよび第２半導体チップの間隔の略中央に位置させることにより、同ワイヤの寄生容量の増大を抑制できるという見識を本願発明者らは得た。本態様では、この見識に基づき、そのためのワイヤ保持体が第１半導体チップ上に設けられている。かかる態様によれば、第１半導体チップからのボンディングワイヤではその上下の半導体チップに対する寄生容量が低減され信号特性が向上した半導体装置を提供することができる。
本発明の第１実施形態による半導体装置を示す側断面図である。 図１に示す下層側の半導体チップのボンディングパッド周辺部分の拡大を示す断面図である。 図１に示す上層側の半導体チップを取り外した場合を示す平面図である。 本発明の第２の実施形態における半導体装置を模式的に示す側断面図である。 図４に示す上層側の半導体チップを取り外した場合を示す平面図である。 本発明の第３の実施形態における半導体装置を模式的に示す側断面図である。 本発明の他の実施形態における半導体装置を模式的に示す側断面図である。 図７に示す半導体装置における第１の半導体チップの平面図である。 本発明の他の実施形態における半導体装置の変形例を示す側断面図である。
以下、本発明の実施の形態について図面を参照して説明する。
図１を参照すると、本発明の第１の実施形態による半導体装置は、積層された二つの半導体チップ２０、３０（以下、単に、チップと呼ぶ。）を有するＭＣＰとして示されている。特に本実施形態では、両チップ２０、３０とも、ＤＲＡＭチップである。下層側のチップ２０は、パッケージ基板１０上にダイ接着フィルム（Die Attached Film: DAF）２１により接着（マウント）されている。このチップ２０は、図３に示すように、その中央領域に２列に配列されたボンディングパッド（電極）２８を有している。各ボンディングパッド２８は対応するワイヤ８０の一端に接続され、その他端は、パッケージ基板１０上の対応する電極１２上に接続されている。パッケージ基板１０の裏面には、プリント基板等のマザーボードに搭載接続するためのバンプ電極１１が設けられている。
そして、本発明の特徴の一つに従って、チップ２０上には一対の保持体５０が形成されており、図３に示すように、この保持体５０上を通過するようにワイヤ８０がボンディングされている。ここで、各保持体５０は樹脂テープにより形成されており、チップ２０のボンディングパッド２８と周辺エッジ５５との間の中間点５１を含む領域に渡って保持体５０が設けられている。これは、ワイヤ８０のたわみが一番大きい部分が中間点５１付近であり、一方、ワイヤ８０の寄生容量等を低減するためには、ワイヤ８０を両チップ２０と３０の間隔の略中央に位置させる必要があるからである。したがって、保持体５０はできる限りチップ２０のおもて面をできる限り覆うようにする方が好ましい。しかしながら、中間点５１を含む領域であれば、その大きさは小さくなっても構わない。要は、製造のし易さ等に依存して決めれば良い。また、保持体５０を中間点５１を含む領域をカバーするように設けなくとも、ワイヤ８０が中間点５１を含む領域においてチップ２０と３０間の略中央に位置するように、保持体５０を分割して設けても良い。
保持体５０として、樹脂テープを使用したが、樹脂ペースト材の塗布そして硬化でも良い。すなわち、樹脂系保持体５０は、ペースト材の塗布で構成しても良いし、フィルム状のものを貼り付けて構成しても良い。
ワイヤ８０を両チップ２０と３０の間隔の略中央に位置させることから、保持体５０の高さは、チップ２０と３０の間隔Ｈの略半分とされている。図２にチップ２０のボンディングパッド２８の部分を拡大しているように、チップ２０は、チップ３０も同様であるが、その表面が、ボンディングパッド２８を露出する開口を有するパッシベーション膜２９で覆われている。よって、間隔Ｈは、同膜２９の表面から、上層側チップ３０の半導体基板（シリコン基板）の裏面までの距離である。ワイヤ８０はボンディングパッド２８の露出面にボンディングされるが、本実施形態では、リバースボンディング方式を用いている。すなわち、チップ２０の各ボンディングパッドに、先ずは、ボンディングワイヤとなる金線の先端部分を用いて金片８５を設けておく。そして、ワイヤ８０をパッケージ基板１０の電極１２に最初にボンディングし、その後、保持体５０を通過するようにワイヤ８０を延長して、金片８５にボンディングさせて切断している。かくして、保持体５０とボンディングパッド２８や電極２０との間隔を小さく出来、面積の縮小も果たしている。上層側のチップ３０に対するワイヤボンディングも同様にリバースボンディング方式が用いられている。
なお、チップ２０は、多層配線構造とされており、複数層の配線２４，２６および、それらの配線２４，２６とボンディングパッド２８とを接続するビア２５、２７を有する。各ビアはビアホールをメタル等で充填してなる。
図１に戻って説明を続けるが、ワイヤ８０は、保持体５０と接触するように、ボンディングする必要はない。それは、チップ２０にチップ３０を積層した際の荷重により、ワイヤ８０は結果的に保持体５０に接触するからである。
すなわち、チップ３０の裏面にはＤＡＦ３１が設けられ、その上に樹脂でなるフィルム・オーバー・ワイヤ（Film Over Wire：ＦＯＷ）４０が塗布され、そして、ＦＯＷ４０が保持体５０の間のギャップを埋めるように、チップ３０がチップ２０に積層される。このとき、ＦＯＷ４０の厚さおよびＤＡＦ３１の厚さの和が、保持体５０の厚さ（高さ）と略同じになるように、ＦＯＷ４０とＤＡＦ３１の厚さが調整される。かくして、ワイヤ８０は、保持体５０に接触することになり、ワイヤ８０を両チップ２０と３０の間隔の略中央に位置させることが可能となる。なお、保持体５０とＦＯＷ４０は、大きな意味ではお互いに樹脂ではあるが、その材質は互いに異なるものである。
上側チップ３０にも、同様に、ワイヤ９０を保持する保持体６０が設けられている。この保持体６０は、チップ３０のボンディングパッド３８とパッケージ基板上の電極１２とをワイヤ９０によって接続した後に、溶融状態でワイヤ９０の上方から塗布される。塗布後、硬化することで、ワイヤ９０は、保持体６０内にその一部が埋設されるようにして固定保持される。
最後に、積層された二つのチップ２０，３０の周りにレジンモールド７０が施され、ＭＣＰとして半導体装置１００が完成する。
図４、図５に第２の実施形態を示す。なお、図５は、上層側チップを取り除いた場合の平面形状である。
本実施形態の半導体装置は、配線基板１０１と、第１の半導体チップ１０２ａと、第２の半導体チップ１０２ｂとを有する。第１の半導体チップ１０２ａは配線基板１０１上に積層され、第２の半導体チップ１０２ｂは第１の半導体チップ１０２ａ上に積層されて搭載されている。第１の半導体チップ１０２ａはダイボンド材１０４により配線基板１０１上に接合されている。第２の半導体チップ１０２ｂはダイアタッチフィルム（ＤＡＦ）１０７により第１の半導体チップ１０２ａ上に接合されている。
配線基板１０１上に積層された第１の半導体チップ１０２ａおよび第２の半導体チップ１０２ｂ、後述する第１のボンディングワイヤ１０６ａおよび第２のボンディングワイヤ１０６ｂは、モールドレジン１０９により封止されている。モールドレジン１０９に含まれるフィラーの最大径は例えば７０μｍであってもよい。
配線基板１０１の上面には複数の第１の接続端子１１１ａが直線上に配列されている。複数の第１の接続端子１１１ａからなる端子列は、配線基板１０１に複数形成されている。図５に示す例では、配線基板１０１の両側に１列ずつ、計２列の端子列が形成されているが、端子列は配線基板１０１の片側に複数列形成されているものであってもよい。
また、配線基板１０１の上面であって第１の接続端子１１１ａの端子列の外側には複数の第２の接続端子１１１ｂが直線上に配列されている。第２の接続端子１１１ｂからなる端子列についても第１の接続端子１１１ａからなる端子列と同様に複数列形成されているものであってもよい。
一方、配線基板１の下面には複数の半田ボール１０５が設けられている。
第１の半導体チップ１０２ａの上面１０２ａ１の中央領域上には複数の第１のボンディングパッド１１０ａが直線上に配列されている。こうしたパッド配置はＤＲＡＭチップ等の半導体チップによく見られる。複数の第１のボンディングパッド１１０ａからなるパッド列は、複数列形成されているものであってもよい。また、これらパッド列は、千鳥配列としてもよい。上面１０２ａ１は、回路が形成されている半導体チップのおもて面である。
第１のボンディングワイヤ１０６ａは、第１のボンディングパッド１１０ａと第１の接続端子１１１ａとを接続している。この第１のボンディングワイヤ１０６ａは、第１の半導体チップ１０２ａの上面１０２ａ１と第２の半導体チップ１０２ｂの下面１０２ｂ１との間を通って第１のボンディングパッド１１０ａに接続されている。下面１０２ｂ１は、半導体チップのおもて面とは反対側に位置する裏面である。なお、以下の説明において、第１のボンディングワイヤ１０６ａの、第１の半導体チップ１０２ａの上面１０２ａ１と第２の半導体チップ１０２ｂの下面１０２ｂ１との間を通っている部位を、Ｂ部と称する場合がある。
第１の半導体チップ１０２ａの上面１０２ａ１上であって、第１のボンディングパッド１１０ａの中心と第１の半導体チップ１０２ａの端部２ａ２との間の距離Ｌを二等分する中心線Ｃを含む領域に、コーティング材からなる第１のワイヤ保持体１０８ａが設けられている。コーティング材としては、フィラーの最大径が５０μｍのフィラーを含む絶縁性の樹脂ペースト材を用いることができる。第１のワイヤ保持体１０８ａは第１のボンディングパッド１１０ａのパッド列の長手方向に延びるように形成されている。第１のワイヤ保持体１０８ａは、第１のボンディングパッド１１０ａと第１の接続端子１１１ａとが第１のボンディングワイヤ１０６ａによって接続された後に溶融状態で第１のボンディングワイヤ１０６ａの上方から塗布される。塗布後、第１のワイヤ保持体１０８ａが硬化することで、第１のボンディングワイヤ１０６ａのＢ部は、第１のワイヤ保持体１０８ａ内にその一部（図４中、Ｌｃで示す部分）が埋設されるようにして固定保持される。また、第１のワイヤ保持体１０８ａは、上述したように、第１のボンディングパッド１１０ａのパッド列の長手方向に延びるように形成されている。このため、第１のワイヤ保持体１０８ａは、図５に示すように、これら第１のボンディングパッド１１０ａに接続された複数の第１のボンディングワイヤ１０６ａを固定保持している。
第２の半導体チップ１０２ａの上面にも複数の第２のボンディングパッド１１０ｂおよび第２のワイヤ保持体１０８ｂが設けられている。複数の第２のボンディングパッド１１０ｂは直線上に配列されている。なお、第２のボンディングパッド１１０ｂからなるパッド列は、複数列形成されているものであってもよく、さらにこれらパッド列は、千鳥配列としてもよい。第２のボンディングワイヤ１０６ｂは、第２のボンディングパッド１１０ｂと第２の接続端子１１１ｂとを接続している。第２のワイヤ保持体１０８ｂは、第２のボンディングパッド１１０ｂと第２の接続端子１１１ｂとが第２のボンディングワイヤ１０６ｂによって接続された後に溶融状態で第２のボンディングワイヤ１０６ｂの上方から塗布される。塗布後、第２のワイヤ保持体１０８ｂが硬化することで、第２のボンディングワイヤ１０６ｂは、第２のワイヤ保持体１０８ｂ内にその一部が埋設されるようにして固定保持される。
本実施形態の第１のワイヤ保持体１０８ａは、半導体チップの端部に偏って配置されているものではなく、中心線Ｃを含む領域に配置されている。つまり、第１のワイヤ保持体１０８ａは第１のボンディングワイヤ１０６ａのＢ部（図４）が外力によって最も変位する所である、第１のボンディングパッド１１０ａと第１の半導体チップ１０２ａの端部１０２ａ２とのほぼ中間位置に配置されている。このため、外力を受けた場合のＢ部における第１のボンディングワイヤ１０６ａの変形を小さくすることができる。
このようにしてＢ部における第１のボンディングワイヤ１０６ａの中央部分を第１のワイヤ保持体１０８ａによって保持することで、半導体チップの端部に偏って配置されている特許文献１の絶縁用支持構造物に比べて、モールド封止時の第１のボンディングワイヤ１０６ａの変形を効果的に抑制することができる。
ここで、第１のワイヤ保持体１０８ａから第１のボンディングパッド１１０ａ側に延出しているボンディングワイヤのワイヤ長Ｌａとする。また、第１のワイヤ保持体１０８ａから第１の接続端子１１１ａ側に延出しているボンディングワイヤのワイヤ長Ｌｂとする。さらに第１のワイヤ保持体１０８ａに保持されている第１のボンディングワイヤ１０６ａのワイヤ長Ｌｃとする。このとき、ワイヤ長Ｌｃは、 Ｌｃ＞（Ｌａ＋Ｌｂ＋Ｌｃ）／２ の関係を満足するものとしてもよい。すなわち、Ｂ部における第１のボンディングワイヤ１０６ａは、その長さの半分以上が第１のワイヤ保持体１０８ａに保持されるようにしてもよい。
以上のようにして第１のボンディングワイヤ１０６ａが第１のワイヤ保持体１０８ａに保持されることで、第１のボンディングワイヤ１０６ａのＢ部が封止時に外力を受けたとしても、第１のボンディングワイヤ１０６ａを半導体チップ１０２ａと１０２ｂの間隔の略中央に位置させるようにすることができる。つまり、モールドレジン１０９でチップ周囲を封止する際には、第１のボンディングワイヤ１０６ａに外力が印加されるが、このような場合においても、本実施形態は、第１のボンディングワイヤ１０６ａと半導体チップ１０２ａ、１０２ｂとの間の距離が封止前後で変動しないようにすることができる。
以上、本実施形態によれば、第１のボンディングワイヤ１０６ａが第１の半導体チップ１０２ａに近接することで生じる、第１のボンディングワイヤ１０６ａと第１の半導体チップ１０２ａとの間における寄生容量の増大を防止することができる。つまり、第１のボンディングワイヤ１０６ａのＢ部が第１のワイヤ保持体１０８ａにより半導体チップ間の特定高さに配置されるため、半導体チップ１０２ａとの間でボンディングワイヤ１０６ａが安定な寄生容量を生じさせるので、ボンディングワイヤ部分で信号劣化を起こさない製品が得られる。
図６に第３の実施形態による半導体装置の側断面図を示す。図４との大きな違いは、上層側チップの裏面にＤＡＦを設けていない点である。チップ同士の接合にダイアタッチペースト１１３が用いられている。また、参照符号については、図４の実施形態と同一の構成部材は同じ符号を用いて説明する。
本実施形態では、第１の半導体チップ１０２ａの上面１０２ａ１に厚さｔのダイアタッチフィルムからなる第１のワイヤ保持体１０８ａを設けている。第１のボンディングワイヤ１０６ａは、ダイアタッチフィルムが第１の半導体チップ１０２ａの上面１０２ａ１上に配置された後、結線される。第１のワイヤ保持体１０８ａ上の第１のボンディングワイヤ１０６ａは、ダイアタッチフィルムである第１のワイヤ保持体１０８ａを一旦溶融した後、硬化させることで第１のワイヤ保持体１０８ａに固定保持される。結局、ダイアタッチフィルムは第１の半導体チップ１０２ａの上面１０２ａ１と第１のボンディングワイヤ１０６ａとの間に配置された後に、加熱溶融され、その後、硬化される。
ここで、図４の実施形態と同様に、第１のワイヤ保持体１０８ａから第１のボンディングパッド１１０ａ側に延出しているボンディングワイヤのワイヤ長Ｌａとする。また、第１のワイヤ保持体１０８ａから第１の接続端子１１１ａ側に延出しているボンディングワイヤのワイヤ長Ｌｂとする。さらに第１のワイヤ保持体１０８ａに保持されている第１のボンディングワイヤ１０６ａのワイヤ長Ｌｃとする。このとき、ワイヤ長Ｌｃは、 Ｌｃ＞（Ｌａ＋Ｌｂ＋Ｌｃ）／２ の関係を満足するものとしている。すなわち、Ｂ部における第１のボンディングワイヤ１０６ａは、その長さの半分以上が第１のワイヤ保持体１０８ａに保持されている。つまり、第１のワイヤ保持体１０８ａをダイアタッチフィルムで構成する本実施形態は、広い領域において第１のボンディングワイヤ１０６ａを保持する構成を容易に実現することができる。
さらに、第１のボンディングワイヤ１０６ａが厚さｔの第１のワイヤ保持体１０８ａ上に固定されており、その上のダイアタッチペースト１１３の厚さもｔとされていることから、Ｂ部においては、第１のボンディングワイヤ１０６ａは半導体チップ１０２ａの上面１０２ａ１と半導体チップ１０２ｂの裏面との間の間隔の略中央に位置している。
以上、本実施形態も図４の実施形態と同様の効果を得られる。すなわち、第１のボンディングワイヤ１０６ａが第１の半導体チップ１０２ａに近接することで生じる、第１のボンディングワイヤ１０６ａと第１の半導体チップ１０２ａとの間における寄生容量の増大を防止することができる。図４の実施形態よりも、半導体チップ間のボンディングワイヤ１０６ａのＢ部を特定高さに配置できる領域を長くすることができるので、寄生容量の安定化が高まる。よって、図４の実施形態と比べて信号特性の向上を一層図れる。
図７にさらに他の実施形態の半導体装置の側断面図を示す。図８に、図７に示した半導体装置における第１の半導体チップの平面図を示す。さらに図９に、本実施形態の半導体装置の変形例の側断面図を示す。
これまでの実施形態では、半導体チップ間の全てのボンディングワイヤ１０６ａを保持部材で所定の高さに配置する構成であった。これに対し、本実施形態は、各ボンディングワイヤ１０６ａへ電気的に繋がる外部ピンの種類（例えば電源系、ＧＮＤ系、信号系など）に応じて、それぞれのワイヤを半導体チップ間の最適な位置に配置する点で、これまで説明した実施形態と異なる。これ以外の構成についての説明は図４の実施形態と同様であるため、ここでは省略する。また、符号についても図４の実施形態と同じ符号を用いて説明する。
本実施形態では、第１の半導体チップ１０２ａの上面１０２ａ１と第２の半導体チップ１０２ｂの下面１０２ｂ１の間を通る複数のボンディングワイヤ１０６ａのうち、信号系ワイヤ１０６ａ１のみが、第１のワイヤ保持体１０８ａにより上下段のチップ間のほぼ中間位置に配置されている。第１のワイヤ保持体１０８ａは信号系ワイヤ１０６ａ１が通る箇所のみに配設される。信号系ワイヤ１０６ａ１は第１の半導体チップ１０２ａと第２の半導体チップ１０２ｂの双方に対して寄生容量が最小になる位置（すなわち、両チップ間の略中央）を通ることになるので、信号系ワイヤ部分での信号品質が向上する。なお、本実施形態では第１のワイヤ保持体１０８ａにペースト系樹脂材料を使用しているが、これに替えてダイアタッチフィルムを用いることも可能である。図６の実施形態のようにダイアタッチフィルムのワイヤ保持体１０８ａを用いると、上段、下段のチップ間のほぼ中間位置の広い範囲に信号系ワイヤ１０６ａ１を配置することが容易になる。
一方、上記の複数のボンディングワイヤ１０６ａのうち、電源系ワイヤまたはＧＮＤ系ワイヤ（以下、電源ＧＮＤ系ワイヤ１０６ａ２と称す）は、第１の半導体チップ１０２ａの上面１０２ａ１のごく近傍を這うように配されている。但し、電源ＧＮＤ系ワイヤ１０６ａ２は上面１０２ａ１とは電気的に接触していない。このように電源ＧＮＤ系ワイヤ１０６ａ２を配置することにより、電源ＧＮＤ系ワイヤ１０６ａ２と第１の半導体チップ１０２ａの間における寄生容量を大きくすることができるので、電源ＧＮＤ系の電気特性が向上する。また、図９に示すように、電源ＧＮＤ系ワイヤ１０６ａ２は第２の半導体チップ１０２ｂの下面１０２ｂ１のごく近傍を這うように配されている場合も、図７に示した電源ＧＮＤ系ワイヤ１０６ａ２の配置と同様に、電源ＧＮＤ系の電気特性が向上するという効果が得られる。なお、電源ＧＮＤ系ワイヤ１０６ａ２を第１の半導体チップ２ａの上面１０２ａ１のごく近傍や第２の半導体チップ１０２ｂの下面１０２ｂ１のごく近傍に配置するために、上記した実施形態のようにコーティング材やダイアタッチフィルムからなるワイヤ保持体が用いられていてもよい。
以上本発明の実施形態について図面をもとに説明したが、本発明の技術思想を逸脱しない範囲において、図示した構造、形に限定することなく、上記の実施形態を適宜変更し又は組み合わせて実施することは可能である。例えば、半導体チップを３つ以上で積層した場合でも、同様に適用できる。
１０ パッケージ基板
１１ バンプ電極
１２ 電極
２０、３０ 二つの半導体チップ
２１、３１ ダイ接着フィルム（ＤＡＦ）
２４、２６ 配線
２５、２７ ビア
２８ ボンディングパッド（電極）
４０ フィルム・オーバー・ワイヤ（ＦＯＷ）
５０、６０ 保持体
５１ 中間点
５５ 周辺エッジ
７０ レジンモールド
８０、９０ ワイヤ
８５ 金片
１００ 半導体装置
１０１ 配線基板
１０２ａ１ 上面
１０２ａ２ 端部
１０２ｂ１ 下面
１０２ａ 第１の半導体チップ
１０２ｂ 第２の半導体チップ
１０４ ダイボンド材
１０５ 半田ボール
１０６ａ 第１のボンディングワイヤ
１０６ａ１ 信号系ワイヤ
１０６ａ２ 電源ＧＮＤ系ワイヤ
１０６ｂ 第２のボンディングワイヤ
１０７ ダイアタッチフィルム
１０８ａ、１０８ａ１、１０８ａ２ 第１のワイヤ保持体
１０８ｂ 第２のワイヤ保持体
１０９ モールドレジン
１１０ａ 第１のボンディングパッド
１１０ｂ 第２のボンディングパッド
１１１ａ 第１の接続端子
１１１ｂ 第２の接続端子
１１３ ダイアタッチペースト

Claims (14)

  1. 中央領域に複数のボンディングパッドを有する第１半導体チップ上に第２半導体チップが接着層を介して積層されており、前記第１半導体チップの複数のボンディングパッドに夫々接続された複数のワイヤが前記第１および第２の半導体チップ間を通過しながら前記第１半導体チップの周辺エッジを越えて外側に導出しており、さらに、前記複数のワイヤの中の少なくとも一部のワイヤについては、それらが前記第１半導体チップのボンディングパッドと周辺エッジとの中間点を少なくとも含む領域において前記第１半導体チップと前記第２半導体チップとの間隔の略中央に位置するように、それらを保持する保持体が前記第１半導体チップ上に前記接着層とは異なる材料でもって設けられている半導体装置。
  2. 一方の面に複数の電極を有する基板と、
    前記基板の前記一方の面に裏面が接合され、複数のボンディングパッドをおもて面の中央領域に有する第１の半導体チップと、
    前記基板の電極と前記第１の半導体チップのボンディングパッドとを接続する複数のワイヤと、
    前記第１の半導体チップの前記おもて面の上に接着層を介して裏面が位置するように配置された第２の半導体チップと、
    前記第１の半導体チップのおもて面の、前記ボンディングパッドと前記第１の半導体チップの周辺エッジとの中間点を含む領域に配置され、前記第１の半導体チップと前記第２の半導体チップとの間を通過する前記複数のワイヤの中の少なくとも一部のワイヤを前記第１の半導体チップと前記第２の半導体チップの間隔の中央位置に保持するワイヤ保持体と、
    を有する半導体装置。
  3. 前記ワイヤ保持体によって保持された前記一部のワイヤは、信号系ワイヤとして用いられるものである、請求項１または２に記載の半導体装置。
  4. 前記第１の半導体チップと前記第２の半導体チップとの間を通過する前記複数のボンディングワイヤのうちの、電源ＧＮＤワイヤとして用いられるものは、前記第１の半導体チップのおもて面のごく近傍または前記第２の半導体チップの裏面のごく近傍を這うように配置されている、請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記第１の半導体チップと前記第２の半導体チップとの間に位置する前記ボンディングワイヤの部位の長さの半分以上が前記ワイヤ保持体により保持されている、請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記第１の半導体チップと前記第２の半導体チップとの間に位置する前記ボンディングワイヤの部位に関して、前記ワイヤ保持体から前記ボンディングパッドまで延出している前記ボンディングワイヤのワイヤ長、および前記ワイヤ保持体から前記周辺エッジまで延出している前記ボンディングワイヤのワイヤ長は、いずれも前記ワイヤ保持体に保持されている前記ボンディングワイヤのワイヤ長より短い、請求項１から５のいずれか１項に記載の半導体装置。
  7. 前記第１の半導体チップのおもて面には前記複数のボンディングパッドが直線上に沿って配列されており、前記ワイヤ保持体は前記複数のボンディングパッドの列の長手方向に沿って設けられている、請求項１ないし６のいずれか１項に記載の半導体装置。
  8. 前記ワイヤ保持体は、前記接着層とは異なる材料の絶縁性樹脂からなる、請求項１ないし７のいずれか１項に記載の半導体装置。
  9. 前記ワイヤ保持体は、ダイアタッチフィルムである、請求項８に記載の半導体装置。
  10. 前記第１及び第２の半導体チップはＤＲＡＭチップである、請求項１ないし９のいずれか１項に記載の半導体装置。
  11. 一方の面に電極を有する基板と、複数のボンディングパッドをおもて面の中央領域に有する第１及び第２の半導体チップとを少なくとも用意する工程と、
    前記第１の半導体チップの裏面を前記基板の前記一方の面に接合する工程と、
    前記第１の半導体チップのおもて面の、前記ボンディングパッドと前記第１の半導体チップの周辺エッジとの中間点を含む領域にワイヤ保持体を設ける工程と、
    ワイヤが前記ワイヤ保持体上を通過するように前記基板の電極と前記第１の半導体チップのボンディングパッドとを当該ワイヤで接続する工程と、
    前記第２の半導体チップの裏面に接着層を前記ワイヤ保持体の高さと同じ厚さで設ける工程と、
    前記第２の半導体チップを前記ワイヤ保持体の上に前記接着層を介して接着する工程と、
    を有する半導体装置の製造方法。
  12. 前記ワイヤの接続工程では、複数の前記ワイヤのうちの信号系ワイヤが前記ワイヤ保持体上を通るように、該信号系ワイヤを前記基板の電極と前記第１の半導体チップのボンディングパッドとに接続する、請求項１１に記載の半導体装置の製造方法。
  13. 複数の前記ワイヤのうちの電源ＧＮＤ系ワイヤを、前記第１の半導体チップのおもて面のごく近傍または前記第２の半導体チップの裏面のごく近傍を這うように配置する、請求項１２に記載の半導体装置の製造方法。
  14. 前記ワイヤ保持体を設ける工程では、前記接着層とは異なる材料の樹脂シートを前記ワイヤ保持体として前記第１の半導体チップのおもて面に貼り付ける、請求項１１から１３のいずれか１項に記載の半導体装置の製造方法。
JP2009270146A 2009-01-30 2009-11-27 半導体装置およびその製造方法 Withdrawn JP2010199548A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009270146A JP2010199548A (ja) 2009-01-30 2009-11-27 半導体装置およびその製造方法
US12/687,311 US8581417B2 (en) 2009-01-30 2010-01-14 Semiconductor device stack with bonding layer and wire retaining member
US14/049,915 US8970052B2 (en) 2009-01-30 2013-10-09 Semiconductor device stack with bonding layer and wire retaining member

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009019564 2009-01-30
JP2009270146A JP2010199548A (ja) 2009-01-30 2009-11-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010199548A true JP2010199548A (ja) 2010-09-09

Family

ID=42397010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009270146A Withdrawn JP2010199548A (ja) 2009-01-30 2009-11-27 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US8581417B2 (ja)
JP (1) JP2010199548A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130090173A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 반도체 패키지
KR102116987B1 (ko) 2013-10-15 2020-05-29 삼성전자 주식회사 반도체 패키지
AT519780B1 (de) * 2017-03-20 2020-02-15 Zkw Group Gmbh Verfahren zum Herstellen von Bondverbindungen
CN111864530B (zh) * 2019-04-30 2022-04-26 深圳市聚飞光电股份有限公司 一种焊线方法和光器件
CN110729208B (zh) * 2019-10-12 2021-03-30 闳康技术检测(上海)有限公司 一种高密度打线复位方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276250A (ja) * 1987-05-08 1988-11-14 Mitsubishi Electric Corp 半導体集積回路装置
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
JP2006084200A (ja) * 2004-09-14 2006-03-30 Denso Corp センサ装置
US20070194415A1 (en) * 2006-02-20 2007-08-23 Seng Eric T S Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
JP2008004714A (ja) * 2006-06-22 2008-01-10 Nec Corp チップ積層型半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2954118B2 (ja) 1997-10-28 1999-09-27 九州日本電気株式会社 半導体装置及びその製造方法
DE10251530B4 (de) * 2002-11-04 2005-03-03 Infineon Technologies Ag Stapelanordnung eines Speichermoduls
KR100477020B1 (ko) * 2002-12-16 2005-03-21 삼성전자주식회사 멀티 칩 패키지
KR20040087501A (ko) * 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
JP2004312008A (ja) 2003-04-08 2004-11-04 Samsung Electronics Co Ltd 半導体マルチチップパッケージ及びその製造方法
US7851331B2 (en) * 2006-11-27 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding structures and methods of forming bonding structures
JP2008198909A (ja) 2007-02-15 2008-08-28 Elpida Memory Inc 半導体パッケージ
US8063492B2 (en) * 2009-04-27 2011-11-22 Powertech Technology, Inc. Multi-chip stacked package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276250A (ja) * 1987-05-08 1988-11-14 Mitsubishi Electric Corp 半導体集積回路装置
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
JP2006084200A (ja) * 2004-09-14 2006-03-30 Denso Corp センサ装置
US20070194415A1 (en) * 2006-02-20 2007-08-23 Seng Eric T S Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
JP2008004714A (ja) * 2006-06-22 2008-01-10 Nec Corp チップ積層型半導体装置

Also Published As

Publication number Publication date
US20140035166A1 (en) 2014-02-06
US8970052B2 (en) 2015-03-03
US20100193933A1 (en) 2010-08-05
US8581417B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
JP4474431B2 (ja) 半導体パッケージおよび該製造方法
US6310395B1 (en) Electronic component with anodically bonded contact
JP4998268B2 (ja) 半導体装置及びその製造方法
JP5529371B2 (ja) 半導体装置及びその製造方法
US7385298B2 (en) Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
JPH10242210A (ja) 集積回路装置の実装構造およびその製造方法
US8970052B2 (en) Semiconductor device stack with bonding layer and wire retaining member
TWI406376B (zh) 晶片封裝構造
TWI458062B (zh) 電子封裝組件及電子裝置
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2001156251A (ja) 半導体装置
TW200828527A (en) Chip package and method of manufacturing the same
US9601470B2 (en) Stacked semiconductor device, printed circuit board, and method for manufacturing stacked semiconductor device
US9252126B2 (en) Multi Chip Package-type semiconductor device
JP4383324B2 (ja) 半導体装置
JP2004363319A (ja) 実装基板及び半導体装置
US20030057569A1 (en) Semiconductor device
JP2007059430A (ja) 半導体装置
TWI240340B (en) Ball grid array package structure, package substrate and solder-ball pad structure thereon
JP2012015351A (ja) 半導体装置
TWI393192B (zh) 晶片封裝結構製程
US9293399B2 (en) Semiconductor device and electronic unit provided with the same
JP5377366B2 (ja) 半導体装置
JPH07283274A (ja) 半導体装置及び接合シート
JP2008021710A (ja) 半導体モジュールならびにその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121016

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140916

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141016

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150119