JP2002057272A - スタックト・ダイ・パッケージ構造 - Google Patents

スタックト・ダイ・パッケージ構造

Info

Publication number
JP2002057272A
JP2002057272A JP2000237651A JP2000237651A JP2002057272A JP 2002057272 A JP2002057272 A JP 2002057272A JP 2000237651 A JP2000237651 A JP 2000237651A JP 2000237651 A JP2000237651 A JP 2000237651A JP 2002057272 A JP2002057272 A JP 2002057272A
Authority
JP
Japan
Prior art keywords
package structure
die package
stacked
stacked die
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000237651A
Other languages
English (en)
Inventor
Kanhei Fu
翰屏 普
Gyoyo Ra
曉餘 羅
Sotatsu Ka
宗達 何
Kenhei Ko
建屏 黄
Shokyoku Sho
承旭 蕭
Shusen Go
集銓 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SEKIHIN SEIMITSU KOGYO KOFUN Y
SEKIHIN SEIMITSU KOGYO KOFUN YUGENKOSHI
Original Assignee
SEKIHIN SEIMITSU KOGYO KOFUN Y
SEKIHIN SEIMITSU KOGYO KOFUN YUGENKOSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SEKIHIN SEIMITSU KOGYO KOFUN Y, SEKIHIN SEIMITSU KOGYO KOFUN YUGENKOSHI filed Critical SEKIHIN SEIMITSU KOGYO KOFUN Y
Priority to JP2000237651A priority Critical patent/JP2002057272A/ja
Publication of JP2002057272A publication Critical patent/JP2002057272A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 １つのパッケージ内に、周辺にボンディング
・パッドを有する、ほぼ同じ大きさのダイを積み重ねる
ことができるスタックト・ダイ・パッケージ構造を提供
する。 【解決手段】 キャリア２０２の上面２０１にダイ２０
６，ダイ２０８がスペーサ２２０を介して積み重ねられ
る。接着層２０４がスペーサ、ダイ、キャリアの間に設
けられ、これらを接着する。導線２１０によって、ダイ
の各ボンディング・パッド２２２とキャリアとが電気的
に接続される。そして、モールド・コンパウンド２１４
がキャリア上面を覆うように形成される。キャリアの下
面２０３に半田ボール２１２が設けられる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スタックト・ダイ
・パッケージ構造に関し、特にボール・グリッド・アレ
ー（ＢＧＡ）構造を備えたスタックト・ダイ・パッケー
ジに関する。
【０００２】
【従来の技術】集積回路（ＩＣ）は、人間の生活のあら
ゆる面に重大な影響を及ぼし、様々な分野において多様
に利用されている。現代は、利便性を追求する結果、あ
らゆる製品がより小さく、軽くなる傾向にあり、ＩＣも
また以前より小さくなってきている。現在の半導体技術
は、0.18ミクロンの製造工程の時代に入りつつある。Ｉ
Ｃ製品の製造には、通常、シリコン・ウエーハを製造す
る段階、ＩＣ回路を製造する段階およびＩＣダイをパッ
ケージングする段階の３つが必要であり、つまり、パッ
ケージングはＩＣ製品を完成させる最終段階である。パ
ッケージは、パッケージ内のダイとプリント回路基板
（ＰＣＢ）とを、あるいはダイと他の素子とを電気的に
接続するための手段として提供され、さらに、ダイを損
傷から守ることができる。
【０００３】図１は、従来の技術による、スタックト・
ダイ・パッケージの構造を示している。一般に、スタッ
クト・ダイ構造には、通常、ボール・グリッド・アレー
（ＢＧＡ）構造が使用される。例えば、同種のメモリ・
ダイが、メモリ容量を増やすために、１つのパッケージ
内に詰め込まれる。図１に示すように、最初に第１ダイ
１０６を基板１０２上に取り付けて、次に第２ダイ１０
８を第１ダイ１０６上に積み重ねる。接着層１０４が、
基板１０２と第１ダイ１０６の間、および第１ダイ１０
６と第２ダイ１０８の間に形成される。それから、ワイ
ヤ・ボンディング工程を実行して、導線１１０ａにより
第１ダイ１０６を基板１０２へ電気的に接続して、導線
１１０ｂにより第２ダイ１０８を基板１０２に電気的に
接続する。モールド・コンパウンド１１４は、基板１０
２を覆うように形成され、基板１０２、ダイ１０６、１
０８、および導線１１０ａ，１１０ｂをカプセル収納す
る。最後に、半田ボール１１２を基板１０２の裏面に設
ける。
【０００４】しかしながら、上記のような構造では、第
１ダイ１０６が第２ダイ１０８より大きくなければなら
ないか、あるいは２つのダイ１０６、１０８の横幅の差
が0.3ｍｍ以上でなければならない。もし２つのダイ１
０６，１０８が全く同じ大きさの場合、ワイヤ・ボンデ
ィング工程がうまくいかないか、第２ダイが導線１１０
ａに触れてショートしてしまう。
【０００５】図２は、従来技術によるスタックト・ダイ
・パッケージ構造の平面図である。第１ダイ８０６を基
板８０２上に載せて、次に、第１ダイ８０６と第２ダイ
８０８がお互いに直角になるように、第２ダイ８０８を
第１ダイ８０６上に積み重ねる。各ダイ８０６，８０８
の両側に、いくつかのボンディング・パッドが設けられ
る。ワイヤ・ボンディング作業中に、第２ダイ８０８が
割れたり崩れたりするのを防ぐために、スペーサ８４０
が、第２ダイ８０８の両側の下に第２ダイ８０８を支え
るように形成される。しかしながら、この従来のスタッ
クト・ダイ構造は、４つの周辺にボンディング・パッド
を有するダイには適していない。
【０００６】図３は、キャリヤとしてリード・フレーム
を使用した、従来技術によるスタックト・ダイ・パッケ
ージ構造を示している。図３に示す構造は、米国特許第
5，291，061号で開示されたものである。第１ダイ９０
６と第２ダイ９０８はほぼ同じ大きさである。第１ダイ
９０６はリード・フレーム９０２に取り付けられ、導線
９１０ａによって、第１ダイ９０６とリード・フレーム
９０２は電気的に接続される。ポリイミド・テープ９３
０を第１ダイ９０６上に取り付けて、次に第２ダイ９０
８をポリイミド・テープ９３０上に積み重ねる。それか
ら、導線９１０ｂによって、第２ダイ９０８とリード・
フレーム９０２を電気的に接続する。最後にモールド・
コンパウンド９１４により、第１ダイ９０６、第２ダイ
９０８、導線９１０ａ，９１０ｂ、およびリード・フレ
ーム９０２をカプセル収納するが、リード・フレーム９
０２のピン９３２は露出している。この従来技術の構造
では、ポリイミド・テープ９３０のコストが高く、また
熱伝導も悪いので、第２ダイ９０８の放熱も容易ではな
い。さらに、４００℃以上の高温状態下で、ポリイミド
・テープ９３０を第１ダイ９０６と第２ダイ９０８の間
にテーピングするための、特別なタッピング・マシーン
が必要となるため、コストが増大する。さらに、ポリイ
ミド・テープは第２ダイ９０８にクッション効果を発生
させるために、第２ダイ９０８のワイヤ・ボンディング
作業の質と信頼度に影響を及ぼしてしまう。
【０００７】
【発明が解決しようとする課題】本発明は、１つのパッ
ケージ内に、周辺にボンディング・パッドを有する、ほ
ぼ同じ大きさのダイを積み重ねることができるスタック
ト・ダイ・パッケージ構造を提供する。本発明は、従来
技術によるスタックト・ダイ構造で通常発生するクッシ
ョン効果を減少させるスタックト・ダイ・パッケージ構
造を提供する。本発明は、放熱効率を高めることができ
るスタックト・ダイ・パッケージ構造を提供する。本発
明は、コストを低減でき、製造工程を単純化できるスタ
ックト・ダイ・パッケージ構造を提供する。
【０００８】
【課題を解決するための手段】本発明は、以下で具体化
され、大まかに説明されるような、スタックト・ダイ・
パッケージ構造を提供する。上面と、この上面と反対側
に位置する裏面とからなるキャリヤが提供される。複数
のダイが、キャリヤの上面に１つ１つ積み重ねられ、複
数のボンディング・パッドが各ダイの周辺に形成され
る。複数のスペーサが、隣接する２つのダイの間に設け
られる。接着層が、スペーサ、ダイ、およびキャリヤの
間に設けられ、これらを接着する。導線によって、ダイ
の各ボンディング・パッドと、キャリヤとがそれぞれ電
気的に接続される。そして、モールド・コンパウンドを
キャリヤ上面を覆うように形成して、スペーサ、ダイ、
および接着層をカプセル収納する。
【０００９】本発明はまた、次のようなスタックト・ダ
イ・パッケージ構造を提供する。上面と、この上面と反
対側に位置する裏面とからなるキャリヤが提供される。
複数のダイが、キャリヤの上面に１つ１つ積み重ねら
れ、複数のボンディング・パッドが各ダイの周辺に形成
される。スペーサが、隣接する２つのダイの間に設けら
れ、そのうちの１つで、最上部に積み重ねられたダイの
上に位置するスペーサが、放熱面を有する。接着層が、
スペーサ、ダイ、およびキャリヤの間に設けられ、これ
らを接着する。導線によって、ダイの各ボンディング・
パッドと、キャリヤとがそれぞれ電気的に接続される。
そして、モールド・コンパウンドをキャリヤ上面を覆う
ように形成して、スペーサ、ダイ、および接着層をカプ
セル収納するが、放熱面は露出している。
【００１０】本発明はさらに、次のようなスタックト・
ダイ・パッケージ構造を提供する。上面と、この上面と
反対側に位置する裏面とを有するキャリヤが提供され
る。複数のダイが、キャリヤの上面に１つ１つ積み重ね
られ、複数のボンディング・パッドが各ダイの周辺に形
成される。少なくとも１つの放熱面を有する放熱プレー
トが、ダイの上に積み重ねられる。複数のスペーサが、
隣接する２つのダイの間、およびダイと放熱プレートの
間に設けられる。接着層が、スペーサ、ダイ、放熱プレ
ートおよびキャリヤの間に設けられ、これらを接着す
る。導線によって、ダイの各ボンディング・パッドと、
キャリヤとがそれぞれ電気的に接続される。そして、モ
ールド・コンパウンドをキャリヤ上面を覆うように形成
して、スペーサ、ダイ、接着層をカプセル収納するが、
放熱プレートの放熱面は露出している。
【００１１】好都合なことに、接着層の材料をシルバー
ペースト、あるいは熱伝導性および電気絶縁性を有する
ペーストにすると、接着工程を４００℃以上の高温下で
行う必要がなくなり、製造工程を単純化でき、高温下で
接着工程を行うときに第１ダイおよび第２ダイが割れた
り、崩れたりするのを防ぐことができる。また、超音波
を利用して導線のワイヤ・ボンディングを行う場合に、
第２ダイの剛性不足によるクッション効果の発生を防ぐ
ことができ、したがって歩留り率が増加する。さらに、
スペーサの材料は、熱伝導がよく、その熱膨張率がダイ
の熱膨張率と近似しているので、熱応力を減少させるこ
とができる。スペーサの表面を露出するか、あるいは放
熱プレートを設けて放熱面を増加することにより、放熱
効率が上昇する。以上の大まかな説明および以下の詳細
な説明は、どちらも例示的なものであり、特許請求の範
囲において、本発明がさらに詳しく説明されることを理
解されたい。
【００１２】
【発明の実施の形態】図４（Ａ）は、本発明の第１の実
施形態による、スタックト・ダイ・パッケージ構造の概
略平面図であり、図４（Ｂ）は、４Ｂ−４Ｂ線に沿った
図４（A）の概略断面図である。図４（Ａ）および４
（Ｂ）に示すように、キャリヤ２０２は、上面２０１
と、上面２０１と反対側に位置する裏面２０３とからな
る。キャリヤ２０２は、裏面２０３に半田ボール２１２
が設けられた基板か、あるいはピンを有するリード・フ
レームでよい（図示せず）。複数のダイが、キャリヤ２
０２上に１つ１つ積み重ねられる。第１の実施形態で
は、第１ダイ２０６および第２ダイ２０８が、例として
使用されている。第１ダイ２０６と第２ダイ２０８の大
きさは、ほぼ同じかあるいは全く同じである。ボンディ
ング・パッド２２２は、第１ダイ２０６および第２ダイ
２０８のそれぞれの周辺に設けられる。第１ダイ２０６
は、接着層２０４ａを介して上面２０１上に配置され
る。導線２１０ａによって、第１ダイ２０６のボンディ
ング・パッド２２２のそれぞれと、キャリヤ２０２とが
電気的に接続される。スペーサ２２０は、接着層２０４
ｂを介して第１ダイ２０６上に積み重ねられ、さらに第
２ダイ２０８は、接着層２０４ｃを介してスペーサ２２
０上に積み重ねられる。導線２１０ｂによって、第２ダ
イ２０８のボンディング・パッドのそれぞれと、キャリ
ヤ２０２とが電気的に接続される。
【００１３】スペーサ２２０は、材料コスト削減のため
円柱形状に形作られ、第1ダイ２０６と第2ダイ２０８の
間に高さが存在するように、第２ダイ２０８を持ち上げ
るのに使用される。接着層２０４ａ，２０４ｂおよび２
０４ｃによって、キャリヤ２０２、第１ダイ２０６、ス
ペーサ２２０、および第２ダイ２０８の間が接着され
る。接着層２０４ａ，２０４ｂ，２０４ｃの材料は、シ
ルバーペースト、あるいは熱伝導性および電気絶縁性を
有するペーストがよい。その結果、接着工程を４００℃
以上の温度下で行う必要がなくなり、製造工程を単純化
でき、高温下で接着工程を行うときに第１ダイ２０６お
よび第２ダイ２０８が割れるのを防ぐことができる。ま
た、超音波を利用して導線２１０aおよび２１０bのワイ
ヤ・ボンディングを行う場合に、第２ダイ２０８の剛性
不足によるクッション効果の発生を回避でき、したがっ
て歩留り率が増加する。
【００１４】モールド・コンパウンド２１４は、キャリ
ヤ２０２の上面２０１を覆うように形成され、スペーサ
２２０、第１ダイ２０６、第２ダイ２０８、および接着
層２０４ａ，２０４ｂおよび２０４ｃをカプセル収納す
る。モールド・コンパウンド２１４の材料はエポキシ樹
脂がよい。もしキャリヤ２０２が基板の場合には、入出
力用の半田ボール２１２を基板２０２の裏面２０３に設
ける。スペーサ２２０は、例えば、放熱効率の良いシリ
コン、あるいはダミーチップなどから作られてもよい。
あるいはまたスペーサは、熱膨張率が第１ダイ２０６お
よび第２ダイ２０８の熱膨張率と同じかあるいは近似し
た金属で作られてもよく、スペーサ２２０とダイ２０
６、２０８の間の熱応力の発生を防げる。
【００１５】図５（A）は、本発明の第２の実施形態に
よる、スタックト・ダイ・パッケージ構造の平面図であ
り、図５（Ｂ）は、５Ｂ−５Ｂ線に沿った図５（A）の
概略断面図である。図５（Ａ）および５（Ｂ）に示すよ
うに、キャリヤ３０２は上面３０１と、上面３０１と反
対側に位置する裏面３０３とからなる。キャリヤ３０２
は、裏面３０３に半田ボール３１２が設けられた基板
か、あるいはピンを有するリード・フレームである（図
示せず）。複数のダイが、キャリヤ３０２上に１つ１つ
積み重ねられる。この第２の実施形態では、第１ダイ３
０６、第２ダイ３０８、および第３ダイ３０９が、例と
して使用されている。第１ダイ３０６、第２ダイ３０
８、および第３ダイ３０９の大きさは、ほぼ同じかある
いは全く同じである。ボンディング・パッド３２２は、
第１ダイ３０６、第２ダイ３０８、および第３ダイ３０
９のそれぞれの周辺に設けられる。第１ダイ３０６は、
接着層３０４ａを介して上面３０１上に積み重ねられ
る。導線３１０ａによって、第１ダイ３０６のボンディ
ング・パッド３２２のそれぞれと、キャリヤ３０２が電
気的に接続される。スペーサ３２０aは、接着層３０４
ｂを介して第１ダイ３０６上に積み重ねられ、さらに第
２ダイ３０８は、接着層３０４ｃを介してスペーサ３２
０a上に積み重ねられる。導線３１０ｂによって、第２
ダイ３０８のボンディング・パッドのそれぞれと、キャ
リヤ３０２が電気的に接続される。スペーサ３２０b
は、接着層３０４dを介して第2ダイ３０8上に積み重ね
られ、さらに第3ダイ３０9は、接着層３０４eを介して
スペーサ３２０b上に積み重ねられる。導線３１０cによ
って、第3ダイ３０9のボンディング・パッドのそれぞれ
と、キャリヤ３０２とが電気的に接続される。
【００１６】スペーサ３２０ａおよび３２０ｂは、プレ
ート形状かあるいは円柱形状に形作られる。接着層３０
４ａ〜３０４ｅによって、キャリヤ３０２、ダイ３０
６，３０８，３０９、スペーサ３２０ａ，３２０ｂの間
が接着される。モールド・コンパウンド３１４は、キャ
リヤ３０２の上面３０１を覆うように形成され、スペー
サ３２０a、３２０b、ダイ３０６、３０８、３０９、お
よび接着層３０４ａ〜３０４eをカプセル収納する。キ
ャリヤ３０２が基板の場合には、入出力用の半田ボール
３１２が基板３０２の裏面３０３に設けられる。
【００１７】この第２の実施形態では、３つのダイ３０
６，３０８，３０９が１つのパッケージ内にカプセル収
納される。したがって、本発明に従えば、複数のダイを
１つのパッケージ内にカプセル収納できる。キャリヤ
は、半田ボールを備えた基板か、あるいはピンを有する
リード・フレームでよい。図６は、本発明の第３の実施
形態による、スタックト・ダイ・パッケージ構造の概略
断面図である。
【００１８】図６に示すように、キャリヤ４０２は上面
４０１と、上面４０１と反対側に位置する裏面４０３と
からなる。複数のダイが、キャリヤ４０２上に１つ１つ
積み重ねられる。この第３の実施形態では、第１ダイ４
０６および第２ダイ４０８が、例として使用されてい
る。第１ダイ４０６と第２ダイ４０８の大きさは、ほぼ
同じかあるいは全く同じである。ボンディング・パッド
が、第１ダイ４０６および第２ダイ４０８の周辺にそれ
ぞれ設けられる。第１ダイ４０６は、接着層４０４ａを
介して上面４０１上に積み重ねられる。導線４１０ａに
よって、第１ダイ４０６のボンディング・パッドのそれ
ぞれと、キャリヤ４０２とが電気的に接続される。スペ
ーサ４２０aは、接着層４０４ｂを介して第１ダイ４０
６上に積み重ねられ、さらに第２ダイ４０８は、接着層
４０４ｃを介してスペーサ４２０a上に積み重ねられ
る。導線４１０ｂによって、第２ダイ４０８のボンディ
ング・パッドのそれぞれと、キャリヤ４０２とが電気的
に接続される。スペーサ４２０bは、接着層４０４dを介
して第２ダイ４０８上に積み重ねられる。スペーサ４２
０bは、少なくとも１つの放熱面４３０を有する。スペ
ーサ４２０ａおよび４２０ｂは、プレート形状かあるい
は円柱形状に形作られる。接着層４０４ａ〜４０４ｄに
よって、キャリヤ４０２、ダイ４０６，４０８、および
スペーサ４２０ａ，４２０ｂの間が接着される。
【００１９】モールド・コンパウンド４１４は、キャリ
ヤ４０２の上面４０１を覆うように形成され、スペーサ
４２０a、４２０b、ダイ４０６、４０８および接着層４
０４ａ〜４０４ｄをカプセル収納するが、効率よく放熱
するように、スペーサ４２０bの放熱面４３０は露出し
ている。キャリヤ４０２が基板の場合には、入出力用の
半田ボール４１２が、基板４０２の裏面４０３に設けら
れる。また、キャリヤ４０２は、ピンを有するリード・
フレームでもよい（図示せず）。
【００２０】図７は、本発明の第４の実施形態による、
スタックト・ダイ・パッケージ構造の断面図である。図
７に示すように、キャリヤ５０２は上面５０１と、上面
５０１と反対側に位置する裏面５０３とからなる。複数
のダイが、キャリヤ５０２上に１つ１つ積み重ねられ
る。この第４の実施形態では、第１ダイ５０６および第
２ダイ５０８が、例として使用されている。第１ダイ５
０６と第２ダイ５０８の大きさは、ほぼ同じかあるいは
全く同じである。ボンディング・パッドが、第１ダイ５
０６および第２ダイ５０８の周辺にそれぞれ設けられ
る。
【００２１】第１ダイ５０６は、接着層５０４ａを介し
て上面５０１上に積み重ねられる。導線５１０ａによっ
て、第１ダイ５０６のボンディング・パッドのそれぞれ
と、キャリヤ５０２とが電気的に接続される。スペーサ
５２０aは、接着層５０４ｂを介して第１ダイ５０６上
に積み重ねられ、さらに第２ダイ５０８は、接着層５０
４ｃを介してスペーサ５２０a上に積み重ねられる。導
線５１０ｂによって、第２ダイ５０８のボンディング・
パッドのそれぞれと、キャリヤ５０２とが電気的に接続
される。スペーサ５２０bは、接着層５０４dを介して第
２ダイ５０８上に積み重ねられ、放熱プレート５３２
は、接着層５０４eを介してスペーサ５２０ｂ上に積み
重ねられる。放熱プレート５３２は、少なくとも１つの
放熱面５３０を有する。スペーサ５２０ａおよび５２０
ｂは、プレート形状かあるいは円柱形状に形作られる。
接着層５０４ａ〜５０４eによって、キャリヤ５０２、
ダイ５０６，５０８、スペーサ５２０ａ，５２０ｂおよ
び放熱プレートの間が接着される。
【００２２】モールド・コンパウンド５１４は、キャリ
ヤ５０２の上面５０１を覆うように形成され、スペーサ
５２０a、５２０b、ダイ５０６、５０８、接着層５０４
ａ〜５０４e、および放熱プレート５３２をカプセル収
納するが、効率よく放熱するように、放熱プレート５３
２の放熱面５３０は露出している。キャリヤ５０２が基
板の場合には、入出力用の半田ボール５１２が、基板５
０２の裏面５０３に設けられる。また、キャリヤ５０２
も、ピンを有するリード・フレームでもよい（図示せ
ず）。
【００２３】図８は、本発明の第５の実施形態による、
スタックト・ダイ・パッケージ構造の断面図である。図
８に示すように、キャリヤ６０２は上面６０１と、上面
６０１と反対側に位置する裏面６０３とからなる。複数
のダイが、キャリヤ６０２上に１つ１つ積み重ねられ
る。この第５の実施形態では、第１ダイ６０６および第
２ダイ６０８が、例として使用されている。第１ダイ６
０６と第２ダイ６０８の大きさは異なっていて、第１ダ
イ６０６は第２ダイ６０８より大きい。例えば、２つの
ダイ６０６と６０８の横幅の差は、およそ０．３ｍｍで
ある。第１ダイ６０６は、接着層６０４ａを介して上面
６０１上に積み重ねられる。導線６１０ａによって、第
１ダイ６０６のボンディング・パッド６２２のそれぞれ
と、キャリヤ６０２とが電気的に接続される。スペーサ
６２０は、接着層６０４ｂを介して第１ダイ６０６上に
積み重ねられ、さらに第２ダイ６０８は、接着層６０４
ｃを介してスペーサ６２０上に積み重ねられる。導線６
１０ｂによって、第２ダイ６０８のボンディング・パッ
ドのそれぞれと、キャリヤ６０２とが電気的に接続され
る。
【００２４】スペーサ６２０は、プレート形状かあるい
は円柱形状に形作られる。接着層６０４ａ〜６０４cに
よって、キャリヤ６０２、ダイ６０６、６０８、および
スペーサ６２０の間が接着される。モールド・コンパウ
ンド６１４は、キャリヤ６０２の上面６０１を覆うよう
に形成され、スペーサ６２０、ダイ６０６、６０８、お
よび接着層６０４ａ〜６０４ｃをカプセル収納する。キ
ャリヤ６０２が基板の場合には、半田ボール６１２が基
板６０２の裏面６０３に設けられる。また、キャリヤ６
０２も、ピンを有するリード・フレームでもよい（図示
せず）。図９は、本発明の第６の実施形態による、スタ
ックト・ダイ・パッケージ構造の断面図である。
【００２５】図９に示すように、リード・フレーム７０
２は上面７０１、上面７０１と反対側に位置する裏面７
０３、および複数のピン７１２からなる。複数のダイ
が、リード・フレーム７０２上に１つ１つ積み重ねられ
る。この第６の実施形態では、第１ダイ７０６および第
２ダイ７０８が、例として使用されている。第１ダイ７
０６と第２ダイ７０８の大きさはわずかに異なってい
て、例えば、第１ダイ７０６が第２ダイ７０８より小さ
い。ボンディング・パッドが、第１ダイ７０６および第
２ダイ７０８の周辺にそれぞれ設けられる。第１ダイ７
０６は、接着層７０４ａを介して上面７０１上に積み重
ねられる。導線７１０ａによって、第１ダイ７０６のボ
ンディング・パッドのそれぞれと、リード・フレーム７
０２とが電気的に接続される。スペーサ７２０は、接着
層７０４ｂを介して第１ダイ７０６上に積み重ねられ、
さらに第２ダイ７０８は、接着層７０４ｃを介してスペ
ーサ７２０上に積み重ねられる。導線７１０ｂによっ
て、第２ダイ７０８のボンディング・パッド７２２のそ
れぞれと、リード・フレーム７０２とが電気的に接続さ
れる。
【００２６】スペーサ７２０は、プレート形状かあるい
は円柱形状に形作られ、接着層７０４ａ〜７０４cによ
って、リード・フレーム７０２、ダイ７０６、７０８、
およびスペーサ７２０の間が接着される。モールド・コ
ンパウンド７１４は、リード・フレーム７０２の上面７
０１を覆うように形成され、スペーサ７２０、ダイ７０
６、７０８、および接着層７０４ａ〜７０４ｃをカプセ
ル収納する。同様に、半田ボールを備えた基板を、リー
ド・フレームの代わりに使用してもよい。
【００２７】本発明に従えば、接着層の材料は、シルバ
ーペーストか、あるいは熱伝導性および電気絶縁性を有
するペーストが望ましい。この場合、接着工程を４００
℃以上の温度下で行う必要がなくなるので、製造工程を
単純化でき、高温度下で接着工程を行う時に発生する第
1および第2ダイの割れを防ぐことができる。また、本発
明によるスタックト・ダイ・パッケージ構造によれば、
超音波を利用して導線のワイヤ・ボンディングを行う場
合に、第２ダイの剛性不足によるクッション効果の発生
を回避でき、したがって歩留り率が増加する。
【００２８】本発明によるスタックト・ダイ・パッケー
ジ構造のスペーサは、プレート形状かあるいは円柱形状
で、ダイを持ち上げる。したがって、ほぼ同じ大きさの
ダイを、ワイヤ・ボンディング工程に影響を及ぼすこと
なく積み重ねることができる。本発明によるスタックト
・ダイ・パッケージ構造は、優れた放熱特性を提供す
る。スペーサの材料は、熱伝導がよく、その熱膨張率が
ダイの熱膨張率と近似しているので、熱応力を減少させ
ることができる。スペーサの表面を露出するか、あるい
は放熱プレートを加えて放熱面を拡大することにより、
放熱特性がさらに向上する。
【００２９】以上のごとく、この発明を好適な実施例に
より開示したが、もとより、この発明を限定するための
ものではなく、同業者であれば容易に理解できるよう
に、この発明の技術思想の範囲において、適当な変更な
らびに修正が当然なされうるものであるから、その特許
権保護の範囲は、特許請求の範囲および、それと均等な
領域を基準として定めなければならない。
【００３０】
【図面の簡単な説明】
【図１】従来技術によるスタックト・ダイ・パッケージ
構造を示す図である。
【図２】従来技術によるスタックト・ダイ構造の平面図
である。
【図３】リード・フレームをキャリヤとして使用する、
従来技術によるスタックト・ダイ・パッケージ構造を示
す図である。
【図４】（Ａ）は、本発明の第１の実施形態による、ス
タックト・ダイ・パッケージ構造の平面図である。
（Ｂ）は、本発明の第１の実施形態による、スタックト
・ダイ・パッケージ構造の断面図である。
【図５】（Ａ）は、本発明の第２の実施形態による、ス
タックト・ダイ・パッケージ構造の平面図である。
（Ｂ）は、本発明の第２の実施形態による、スタックト
・ダイ・パッケージ構造の断面図である。
【図６】本発明の第３の実施形態による、スタックト・
ダイ・パッケージ構造の概略断面図である。
【図７】本発明の第４の実施形態による、スタックト・
ダイ・パッケージ構造の概略断面図である。
【図８】本発明の第５の実施形態による、スタックト・
ダイ・パッケージ構造の概略断面図である。
【図９】本発明の第６の実施形態による、スタックト・
ダイ・パッケージ構造の概略断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 蕭 承旭 台湾省南投市建國路226号 (72)発明者 呉 集銓 台湾省台中市平徳路82巷33弄１号

Claims (39)

    【特許請求の範囲】
  1. 【請求項１】 スタックト・ダイ・パッケージ構造であ
    って、 上面と、前記上面と反対側に位置する裏面とを有するキ
    ャリヤと、 前記キャリヤの前記上面に1つ1つ積み重ねられる複数の
    ダイと、前記ダイのそれぞれの周辺に位置する複数のボ
    ンディング・パッドと、 隣接する２つの前記ダイの間に位置する複数のスペーサ
    と、 前記スペーサ、前記ダイ、および前記キャリヤの間に位
    置する複数の接着層と、 前記ダイの前記ボンディング・パッドのそれぞれと、前
    記キャリヤとを電気的に接続する複数の導線と、 前記スペーサ、前記ダイ、および前記接着層をカプセル
    収納するために、前記キャリヤの前記上面を覆うように
    形成されるモールド・コンパウンドとからなることを特
    徴とするスタックト・ダイ・パッケージ構造。
  2. 【請求項２】 請求項１に記載のスタックト・ダイ・パ
    ッケージ構造において、 前記キャリヤが基板であって、前記基板の裏面に複数の
    半田ボールが形成されることを特徴とするスタックト・
    ダイ・パッケージ構造。
  3. 【請求項３】 請求項１に記載のスタックト・ダイ・パ
    ッケージ構造において、 前記キャリヤが複数のピンを有するリード・フレームで
    あることを特徴とするスタックト・ダイ・パッケージ構
    造。
  4. 【請求項４】 請求項１に記載のスタックト・ダイ・パ
    ッケージ構造において、 前記ダイの大きさが同じであることを特徴とするスタッ
    クト・ダイ・パッケージ構造。
  5. 【請求項５】 請求項１に記載のスタックト・ダイ・パ
    ッケージ構造において、 前記隣接する２つのダイの横幅の差が、およそ０．３ｍ
    ｍであることを特徴とするスタックト・ダイ・パッケー
    ジ構造。
  6. 【請求項６】 請求項１に記載のスタックト・ダイ・パ
    ッケージ構造において、 前記スペーサが、シリコンからできた材料からなること
    を特徴とするスタックト・ダイ・パッケージ構造。
  7. 【請求項７】 請求項１に記載のスタックト・ダイ・パ
    ッケージ構造において、 前記スペーサが、ダミーチップであることを特徴とする
    スタックト・ダイ・パッケージ構造。
  8. 【請求項８】 請求項１に記載のスタックト・ダイ・パ
    ッケージ構造において、 前記スペーサが、前記ダイの熱膨張率と近似した熱膨張
    率を有する金属からできた材料からなることを特徴とす
    るスタックト・ダイ・パッケージ構造。
  9. 【請求項９】 請求項１に記載のスタックト・ダイ・パ
    ッケージ構造において、 前記スペーサのそれぞれが、プレート形状であることを
    特徴とするスタックト・ダイ・パッケージ構造。
  10. 【請求項１０】 請求項１に記載のスタックト・ダイ・
    パッケージ構造において、 前記スペーサのそれぞれが、円柱形状であることを特徴
    とするスタックト・ダイ・パッケージ構造。
  11. 【請求項１１】 請求項１に記載のスタックト・ダイ・
    パッケージ構造において、 前記接着層がシルバーペーストからなることを特徴とす
    るスタックト・ダイ・パッケージ構造。
  12. 【請求項１２】 請求項１に記載のスタックト・ダイ・
    パッケージ構造において、 前記接着層が、熱伝導性および電気絶縁性を有するペー
    スト素材からなることを特徴とするスタックト・ダイ・
    パッケージ構造。
  13. 【請求項１３】 請求項１に記載のスタックト・ダイ・
    パッケージ構造において、 前記モールド・コンパウンドが、エポキシ樹脂であるこ
    とを特徴とするスタックト・ダイ・パッケージ構造。
  14. 【請求項１４】 スタックト・ダイ・パッケージ構造で
    あって、 上面と、前記上面と反対側に位置する裏面とを有するキ
    ャリヤと、 前記キャリヤの前記上面に1つ1つ積み重ねられる複数の
    ダイと、前記ダイのそれぞれの周辺に位置する複数のボ
    ンディング・パッドと、 隣接する２つの前記ダイの間に位置する複数のスペーサ
    と、 前記スペーサ、前記ダイ、および前記キャリヤの間に位
    置する複数の接着層と、 前記ダイの前記ボンディング・パッドのそれぞれと、前
    記キャリヤとを電気的に接続する複数の導線と、 前記キャリヤの前記上面を覆うように形成されるモール
    ド・コンパウンドとからなり、 前記スペーサの中の１つは、最上部に積み重ねられた前
    記ダイの上に位置し、放熱面を有し、 前記モールド・コンパウンドは、前記スペーサ、前記ダ
    イ、および前記接着層をカプセル収納するが、前記放熱
    面を露出させることを特徴とするスタックト・ダイ・パ
    ッケージ構造。
  15. 【請求項１５】 請求項１４に記載のスタックト・ダイ
    ・パッケージ構造において、 前記キャリヤが基板であって、前記基板の裏面に複数の
    半田ボールが形成されることを特徴とするスタックト・
    ダイ・パッケージ構造。
  16. 【請求項１６】 請求項１４に記載のスタックト・ダイ
    ・パッケージ構造において、 前記キャリヤが複数のピンを有するリード・フレームで
    あることを特徴とするスタックト・ダイ・パッケージ構
    造。
  17. 【請求項１７】 請求項１４に記載のスタックト・ダイ
    ・パッケージ構造において、 前記ダイの大きさが同じであることを特徴とするスタッ
    クト・ダイ・パッケージ構造。
  18. 【請求項１８】 請求項１４に記載のスタックト・ダイ
    ・パッケージ構造において、 前記隣接する２つのダイの横幅の差が、およそ０．３ｍ
    ｍであることを特徴とするスタックト・ダイ・パッケー
    ジ構造。
  19. 【請求項１９】 請求項１４に記載のスタックト・ダイ
    ・パッケージ構造において、 前記スペーサが、シリコンからできた材料からなること
    を特徴とするスタックト・ダイ・パッケージ構造。
  20. 【請求項２０】 請求項１４に記載のスタックト・ダイ
    ・パッケージ構造において、 前記スペーサが、ダミーチップであることを特徴とする
    スタックト・ダイ・パッケージ構造。
  21. 【請求項２１】 請求項１４に記載のスタックト・ダイ
    ・パッケージ構造において、 前記スペーサが、前記ダイの熱膨張率と近似した熱膨張
    率を有する金属からできた材料からなることを特徴とす
    るスタックト・ダイ・パッケージ構造。
  22. 【請求項２２】 請求項１４に記載のスタックト・ダイ
    ・パッケージ構造において、 前記スペーサのそれぞれが、プレート形状であることを
    特徴とするスタックト・ダイ・パッケージ構造。
  23. 【請求項２３】 請求項１４に記載のスタックト・ダイ
    ・パッケージ構造において、 前記スペーサのそれぞれが、円柱形状であることを特徴
    とするスタックト・ダイ・パッケージ構造。
  24. 【請求項２４】 請求項１４に記載のスタックト・ダイ
    ・パッケージ構造において、 前記接着層がシルバーペーストからなることを特徴とす
    るスタックト・ダイ・パッケージ構造。
  25. 【請求項２５】 請求項１４に記載のスタックト・ダイ
    ・パッケージ構造において、 前記接着層が、熱伝導性および電気絶縁性を有するペー
    スト素材からなることを特徴とするスタックト・ダイ・
    パッケージ構造。
  26. 【請求項２６】 請求項１４に記載のスタックト・ダイ
    ・パッケージ構造において、 前記モールド・コンパウンドが、エポキシ樹脂であるこ
    とを特徴とするスタックト・ダイ・パッケージ構造。
  27. 【請求項２７】 スタックト・ダイ・パッケージ構造で
    あって、 上面と、前記上面と反対側に位置する裏面とを有するキ
    ャリヤと、 前記キャリヤの前記上面に1つ1つ積み重ねられる複数の
    ダイと、前記ダイのそれぞれの周辺に位置する複数のボ
    ンディング・パッドと、 前記ダイの上に位置し、少なくとも１つの放熱面を有す
    る放熱プレートと、 隣接する２つの前記ダイの間、および前記ダイと前記放
    熱プレートとの間に位置する複数のスペーサと、 前記スペーサ、前記ダイ、前記放熱プレート、および前
    記キャリヤの間に位置する複数の接着層と、 前記ダイの前記ボンディング・パッドのそれぞれと、前
    記キャリヤとを電気的に接続する複数の導線と、 前記キャリヤの前記上面を覆うように形成されるモール
    ド・コンパウンドとからなり、 前記モールド・コンパウンドは、前記スペーサ、前記ダ
    イ、および前記接着層をカプセル収納するが、前記放熱
    プレートの前記放熱面を露出させることを特徴とするス
    タックト・ダイ・パッケージ構造。
  28. 【請求項２８】 請求項２７に記載のスタックト・ダイ
    ・パッケージ構造において、 前記キャリヤが基板であって、前記基板の裏面に複数の
    半田ボールが形成されていることを特徴とするスタック
    ト・ダイ・パッケージ構造。
  29. 【請求項２９】 請求項２７に記載のスタックト・ダイ
    ・パッケージ構造において、 前記キャリヤが複数のピンを有するリード・フレームで
    あることを特徴とするスタックト・ダイ・パッケージ構
    造。
  30. 【請求項３０】 請求項２７に記載のスタックト・ダイ
    ・パッケージ構造において、 前記ダイの大きさが同じであることを特徴とするスタッ
    クト・ダイ・パッケージ構造。
  31. 【請求項３１】 請求項２７に記載のスタックト・ダイ
    ・パッケージ構造において、 前記隣接する２つのダイの横幅の差が、およそ０．３ｍ
    ｍであることを特徴とするスタックト・ダイ・パッケー
    ジ構造。
  32. 【請求項３２】 請求項２７に記載のスタックト・ダイ
    ・パッケージ構造において、 前記スペーサが、シリコンからできた材料からなること
    を特徴とするスタックト・ダイ・パッケージ構造。
  33. 【請求項３３】 請求項２７に記載のスタックト・ダイ
    ・パッケージ構造において、 前記スペーサが、ダミーチップであることを特徴とする
    スタックト・ダイ・パッケージ構造。
  34. 【請求項３４】 請求項２７に記載のスタックト・ダイ
    ・パッケージ構造において、 前記スペーサが、前記ダイの熱膨張率と近似した熱膨張
    率を有する金属からできた材料からなることを特徴とす
    るスタックト・ダイ・パッケージ構造。
  35. 【請求項３５】 請求項２７に記載のスタックト・ダイ
    ・パッケージ構造において、 前記スペーサのそれぞれが、プレート形状であることを
    特徴とするスタックト・ダイ・パッケージ構造。
  36. 【請求項３６】 請求項２７に記載のスタックト・ダイ
    ・パッケージ構造において、 前記スペーサのそれぞれが、円柱形状であることを特徴
    とするスタックト・ダイ・パッケージ構造。
  37. 【請求項３７】 請求項２７に記載のスタックト・ダイ
    ・パッケージ構造において、 前記接着層がシルバーペーストからなることを特徴とす
    るスタックト・ダイ・パッケージ構造。
  38. 【請求項３８】 請求項２７に記載のスタックト・ダイ
    ・パッケージ構造において、 前記接着層が、熱伝導性および電気絶縁性を有するペー
    スト素材からなることを特徴とするスタックト・ダイ・
    パッケージ構造。
  39. 【請求項３９】 請求項２７に記載のスタックト・ダイ
    ・パッケージ構造において、 前記モールド・コンパウンドが、エポキシ樹脂であるこ
    とを特徴とするスタックト・ダイ・パッケージ構造。
JP2000237651A 2000-08-04 2000-08-04 スタックト・ダイ・パッケージ構造 Pending JP2002057272A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000237651A JP2002057272A (ja) 2000-08-04 2000-08-04 スタックト・ダイ・パッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000237651A JP2002057272A (ja) 2000-08-04 2000-08-04 スタックト・ダイ・パッケージ構造

Publications (1)

Publication Number Publication Date
JP2002057272A true JP2002057272A (ja) 2002-02-22

Family

ID=18729473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000237651A Pending JP2002057272A (ja) 2000-08-04 2000-08-04 スタックト・ダイ・パッケージ構造

Country Status (1)

Country Link
JP (1) JP2002057272A (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218316A (ja) * 2002-01-10 2003-07-31 Ficta Technology Inc マルチチップパッケージ構造及び製造方法
KR20030075860A (ko) * 2002-03-21 2003-09-26 삼성전자주식회사 반도체 칩 적층 구조 및 적층 방법
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
KR20030095035A (ko) * 2002-06-11 2003-12-18 주식회사 칩팩코리아 레진 스페이서를 사용한 칩 사이즈 스택 패키지
JP2004006670A (ja) * 2002-02-25 2004-01-08 Seiko Epson Corp スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004079763A (ja) * 2002-08-19 2004-03-11 Oki Electric Ind Co Ltd マルチチップパッケージ
JP2004253693A (ja) * 2003-02-21 2004-09-09 Nec Corp 半導体装置
JP2004303841A (ja) * 2003-03-28 2004-10-28 Lintec Corp 半導体装置、半導体装置の製造方法およびスペーサ
JP2004356529A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2005026639A (ja) * 2003-07-04 2005-01-27 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6894381B2 (en) 2002-12-17 2005-05-17 Infineon Technologies Ag Electronic device having a stack of semiconductor chips and method for the production thereof
JP2005519471A (ja) * 2002-02-28 2005-06-30 フリースケール セミコンダクター インコーポレイテッド 積層ダイ半導体装置
JP2006165339A (ja) * 2004-12-08 2006-06-22 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006216776A (ja) * 2005-02-03 2006-08-17 Fujitsu Ltd 樹脂封止型半導体装置
JP2006222470A (ja) * 2006-05-29 2006-08-24 Renesas Technology Corp 半導体装置および半導体装置の製造方法
KR100665217B1 (ko) 2005-07-05 2007-01-09 삼성전기주식회사 반도체 멀티칩 패키지
JP2007288003A (ja) * 2006-04-18 2007-11-01 Sharp Corp 半導体装置
US7323786B2 (en) 2004-02-25 2008-01-29 Nec Electronics Corporation Semiconductor device package of stacked semiconductor chips with spacers provided therein
JP2011119756A (ja) * 2004-05-20 2011-06-16 Toshiba Corp 積層型電子部品
JP2013038106A (ja) * 2011-08-03 2013-02-21 Fujitsu Semiconductor Ltd 半導体装置および半導体装置の製造方法
US8698304B2 (en) 2006-09-05 2014-04-15 Samsung Electronics Co., Ltd. Multi-chip package with spacer for blocking interchip heat transfer
JP2014512691A (ja) * 2011-04-22 2014-05-22 テセラ インコーポレイテッド 積層された下向き接続ダイを有するマルチチップモジュール
JP2018506187A (ja) * 2015-02-18 2018-03-01 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 複数の積み重ねられた発光デバイスを有するデバイス
US11705405B2 (en) 2020-08-19 2023-07-18 Samsung Electronics Co., Ltd. Packaged semiconductor devices having spacer chips with protective groove patterns therein

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218316A (ja) * 2002-01-10 2003-07-31 Ficta Technology Inc マルチチップパッケージ構造及び製造方法
JP2004006670A (ja) * 2002-02-25 2004-01-08 Seiko Epson Corp スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2005519471A (ja) * 2002-02-28 2005-06-30 フリースケール セミコンダクター インコーポレイテッド 積層ダイ半導体装置
KR20030075860A (ko) * 2002-03-21 2003-09-26 삼성전자주식회사 반도체 칩 적층 구조 및 적층 방법
US6930396B2 (en) 2002-04-05 2005-08-16 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
KR20030095035A (ko) * 2002-06-11 2003-12-18 주식회사 칩팩코리아 레진 스페이서를 사용한 칩 사이즈 스택 패키지
JP2004079763A (ja) * 2002-08-19 2004-03-11 Oki Electric Ind Co Ltd マルチチップパッケージ
US7335993B2 (en) 2002-08-19 2008-02-26 Oki Electric Industry Co., Ltd. Multi chip package
US6894381B2 (en) 2002-12-17 2005-05-17 Infineon Technologies Ag Electronic device having a stack of semiconductor chips and method for the production thereof
JP2004253693A (ja) * 2003-02-21 2004-09-09 Nec Corp 半導体装置
JP2004303841A (ja) * 2003-03-28 2004-10-28 Lintec Corp 半導体装置、半導体装置の製造方法およびスペーサ
JP2004356529A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2005026639A (ja) * 2003-07-04 2005-01-27 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7410827B2 (en) 2003-07-04 2008-08-12 Seiko Epson Corporation Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
US7323786B2 (en) 2004-02-25 2008-01-29 Nec Electronics Corporation Semiconductor device package of stacked semiconductor chips with spacers provided therein
US7888805B2 (en) 2004-02-25 2011-02-15 Renesas Electronics Corporation Semiconductor device package of stacked semiconductor chips with spacers provided therein
JP2011119756A (ja) * 2004-05-20 2011-06-16 Toshiba Corp 積層型電子部品
US9024424B2 (en) 2004-05-20 2015-05-05 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
JP4675616B2 (ja) * 2004-12-08 2011-04-27 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
JP2006165339A (ja) * 2004-12-08 2006-06-22 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP4494240B2 (ja) * 2005-02-03 2010-06-30 富士通マイクロエレクトロニクス株式会社 樹脂封止型半導体装置
JP2006216776A (ja) * 2005-02-03 2006-08-17 Fujitsu Ltd 樹脂封止型半導体装置
KR100665217B1 (ko) 2005-07-05 2007-01-09 삼성전기주식회사 반도체 멀티칩 패키지
JP2007288003A (ja) * 2006-04-18 2007-11-01 Sharp Corp 半導体装置
JP2006222470A (ja) * 2006-05-29 2006-08-24 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US8698304B2 (en) 2006-09-05 2014-04-15 Samsung Electronics Co., Ltd. Multi-chip package with spacer for blocking interchip heat transfer
JP2014512691A (ja) * 2011-04-22 2014-05-22 テセラ インコーポレイテッド 積層された下向き接続ダイを有するマルチチップモジュール
JP2013038106A (ja) * 2011-08-03 2013-02-21 Fujitsu Semiconductor Ltd 半導体装置および半導体装置の製造方法
US8980692B2 (en) 2011-08-03 2015-03-17 Fujitsu Semiconductor Limited Semiconductor device manufacturing method
JP2018506187A (ja) * 2015-02-18 2018-03-01 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 複数の積み重ねられた発光デバイスを有するデバイス
US11705405B2 (en) 2020-08-19 2023-07-18 Samsung Electronics Co., Ltd. Packaged semiconductor devices having spacer chips with protective groove patterns therein

Similar Documents

Publication Publication Date Title
JP2002057272A (ja) スタックト・ダイ・パッケージ構造
US6593662B1 (en) Stacked-die package structure
US6906424B2 (en) Semiconductor package and method producing same
JP3487524B2 (ja) 半導体装置及びその製造方法
JP2974552B2 (ja) 半導体装置
US20090224401A1 (en) Semiconductor device and manufacturing method thereof
JPH05109972A (ja) リードフレーム及び集積回路チツプのパツケージ・アセンブリ
JPH0661406A (ja) 半導体装置及び半導体装置の製造方法及びテ−プキャリア
JP2001320014A (ja) 半導体装置及びその製造方法
JPH09129817A (ja) 半導体装置
US7605020B2 (en) Semiconductor chip package
US7372129B2 (en) Two die semiconductor assembly and system including same
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2838703B2 (ja) 半導体パッケージの製造方法
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JPH0855875A (ja) 半導体装置
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
US20050035444A1 (en) Multi-chip package device with heat sink and fabrication method thereof
JP3169753B2 (ja) 樹脂封止パッケージおよび電子回路装置
JP2004140169A (ja) パッケージ型半導体装置
JPH08250628A (ja) 半導体集積回路装置およびその製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH09293755A (ja) 半導体装置及びその製造方法並びにその実装方法
JPH1126634A (ja) 半導体装置
JPH11163229A (ja) 半導体装置およびその製造方法