JPH1126634A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1126634A JPH1126634A JP17985497A JP17985497A JPH1126634A JP H1126634 A JPH1126634 A JP H1126634A JP 17985497 A JP17985497 A JP 17985497A JP 17985497 A JP17985497 A JP 17985497A JP H1126634 A JPH1126634 A JP H1126634A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode
- wiring board
- auxiliary wiring
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】 ＣＳＰパッケージと被実装回路基板との接続
実装時の熱による反りの発生を抑え接続実装性を向上で
きるとともに、熱抵抗、信号（電源）ノイズの低減でき
るＣＳＰ半導体装置を提供することを。 【解決手段】 所定のチップ電極２を有する半導体チッ
プ１ａと、この半導体チップ１ａを担持する補助配線板
片３とを備えた半導体装置１において、補助配線板片３
の表面に所定の金属プレーン層５を積層すると共に、補
助配線板片３の内部に半導体チップ１ａのチップ電極２
と接続される信号伝達用配線１３を設け、半導体チップ
１ａの略中央部に所定の中央チップ電極１５を配設する
と共に、当該中央チップ電極１５と金属プレーン層５と
を相互に接合する。
実装時の熱による反りの発生を抑え接続実装性を向上で
きるとともに、熱抵抗、信号（電源）ノイズの低減でき
るＣＳＰ半導体装置を提供することを。 【解決手段】 所定のチップ電極２を有する半導体チッ
プ１ａと、この半導体チップ１ａを担持する補助配線板
片３とを備えた半導体装置１において、補助配線板片３
の表面に所定の金属プレーン層５を積層すると共に、補
助配線板片３の内部に半導体チップ１ａのチップ電極２
と接続される信号伝達用配線１３を設け、半導体チップ
１ａの略中央部に所定の中央チップ電極１５を配設する
と共に、当該中央チップ電極１５と金属プレーン層５と
を相互に接合する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置にかか
り、特にＣＳＰ(chip size package)構造のパッケージ
を有する半導体装置に関する。
り、特にＣＳＰ(chip size package)構造のパッケージ
を有する半導体装置に関する。
【０００２】
【従来の技術】近年、電子機器の軽薄短小化の要請に伴
い、被実装回路基板（プリント基板）への実装の高密度
化を図ることができる半導体装置が求められている。し
かし、従来より一般的に用いられている、アウターリー
ドを持つＱＦＰ(quad flat package)では、パッケージ
自体の大型化を回避することができず、高密度実装には
不利である。
い、被実装回路基板（プリント基板）への実装の高密度
化を図ることができる半導体装置が求められている。し
かし、従来より一般的に用いられている、アウターリー
ドを持つＱＦＰ(quad flat package)では、パッケージ
自体の大型化を回避することができず、高密度実装には
不利である。
【０００３】そこで、被実装回路基板（プリント基板）
への実装の高密度化を図ることができる半導体のパッケ
ージ技術として、プラスチックフィルムを用いたＣＳＰ
(chip size package)パッケージが各種開発され、実用
化が図られている。このＣＳＰパッケージの例として
は、特開平８−３０６７４５号公報に開示されているも
のがある。この従来の半導体装置５０は、図５に示すよ
うに、半導体チップ５１と、この半導体チップ５１を担
持するチップサイズの補助配線板片５３を有している。
また、補助配線板片５３には、半導体チップ５１の電極
５２に接続される内側電極６１と、図示しない被実装回
路基板（プリント基板）の導体に接続されるはんだバン
プ６２と、これら内側電極６１とはんだバンプ６２にま
たがる引き回し電極６３とが設けられている。補助配線
板片５３は、引き回し電極６３であるプリント配線パタ
ーンが形成されたプラスチックフィルムであり、引き回
し電極６３は内部に埋設され配線されている。
への実装の高密度化を図ることができる半導体のパッケ
ージ技術として、プラスチックフィルムを用いたＣＳＰ
(chip size package)パッケージが各種開発され、実用
化が図られている。このＣＳＰパッケージの例として
は、特開平８−３０６７４５号公報に開示されているも
のがある。この従来の半導体装置５０は、図５に示すよ
うに、半導体チップ５１と、この半導体チップ５１を担
持するチップサイズの補助配線板片５３を有している。
また、補助配線板片５３には、半導体チップ５１の電極
５２に接続される内側電極６１と、図示しない被実装回
路基板（プリント基板）の導体に接続されるはんだバン
プ６２と、これら内側電極６１とはんだバンプ６２にま
たがる引き回し電極６３とが設けられている。補助配線
板片５３は、引き回し電極６３であるプリント配線パタ
ーンが形成されたプラスチックフィルムであり、引き回
し電極６３は内部に埋設され配線されている。
【０００４】また、図６に示す半導体装置７０について
は、引き回し電極６３が表面に配線されているものであ
り、この引き回し電極６３を半導体チップ５１のチップ
電極５２側にあてがい、当該補助配線板片５３の内側電
極６１と金属バンプ６４を介して接続し、次いで樹脂５
４でパッケージし、補助配線板片５３と半導体チップ５
１との間の間隙を樹脂４で封止するものである。
は、引き回し電極６３が表面に配線されているものであ
り、この引き回し電極６３を半導体チップ５１のチップ
電極５２側にあてがい、当該補助配線板片５３の内側電
極６１と金属バンプ６４を介して接続し、次いで樹脂５
４でパッケージし、補助配線板片５３と半導体チップ５
１との間の間隙を樹脂４で封止するものである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来例にかかる半導体装置では以下のような不都合を生じ
ていた。即ち、従来の半導体装置のＣＳＰパッケージで
は、はんだバンプ６２と被実装回路基板（図示略）の導
体との接続時に、半導体装置５０，７０が一旦約２４０
℃（樹脂表面温度）程度に加熱されて実装される。この
ように、実装時に高温に加熱され、その後急激に常温ま
で冷却されるため、半導体装置５０，７０内に熱による
残留応力が発生する。
来例にかかる半導体装置では以下のような不都合を生じ
ていた。即ち、従来の半導体装置のＣＳＰパッケージで
は、はんだバンプ６２と被実装回路基板（図示略）の導
体との接続時に、半導体装置５０，７０が一旦約２４０
℃（樹脂表面温度）程度に加熱されて実装される。この
ように、実装時に高温に加熱され、その後急激に常温ま
で冷却されるため、半導体装置５０，７０内に熱による
残留応力が発生する。
【０００６】図５に示す半導体装置５０においては、加
熱によって、上記補助配線板片５３の引き回し電極６３
及び補助配線板片５３とが一旦膨張し、その後冷却に伴
って収縮する。このときの熱歪みが相互に等しいもので
あれば、半導体装置５０に問題は生じない。しかし、引
き回し電極６３の熱膨張係数に対して、プラスチックフ
ィルムからなる補助配線板片５３の熱膨張係数の方が一
般的に大きい。このため、加熱・冷却による縮み量も補
助配線板片５３の方が大きく、その歪み量によっては、
半導体チップ５１の中央部と補助配線板片５３の接合部
には樹脂４しかないことから、中央部からはく離し、補
助配線板片５３の内側電極６１と金属バンプ６４または
金属バンプ６４と半導体チップ５１の電極５２の導通不
良が発生する（図７参照）、という不都合を生じてい
た。
熱によって、上記補助配線板片５３の引き回し電極６３
及び補助配線板片５３とが一旦膨張し、その後冷却に伴
って収縮する。このときの熱歪みが相互に等しいもので
あれば、半導体装置５０に問題は生じない。しかし、引
き回し電極６３の熱膨張係数に対して、プラスチックフ
ィルムからなる補助配線板片５３の熱膨張係数の方が一
般的に大きい。このため、加熱・冷却による縮み量も補
助配線板片５３の方が大きく、その歪み量によっては、
半導体チップ５１の中央部と補助配線板片５３の接合部
には樹脂４しかないことから、中央部からはく離し、補
助配線板片５３の内側電極６１と金属バンプ６４または
金属バンプ６４と半導体チップ５１の電極５２の導通不
良が発生する（図７参照）、という不都合を生じてい
た。
【０００７】また、図６に示す半導体装置７０では、同
様に上記補助配線板片５３の引き回し電極６３とプラス
チックフィルムの熱による膨張。収縮量の差から所定の
歪みが発生する。具体的には、図８に示すように、引き
回し電極１３に対して、補助配線板片の方が熱膨張係数
が大きいことから縮み量も大きく、その歪み量によって
は引き回し電極１３と樹脂４とが相互にはく離し、補助
配線板片３の内側電極１１と金属バンプ１４または金属
バンプ１４と半導体チップの電極２の導通不良が発生し
たり、はんだバンプ１２と被実装回路との位置ずれなど
が発生する、という不都合を生じていた。
様に上記補助配線板片５３の引き回し電極６３とプラス
チックフィルムの熱による膨張。収縮量の差から所定の
歪みが発生する。具体的には、図８に示すように、引き
回し電極１３に対して、補助配線板片の方が熱膨張係数
が大きいことから縮み量も大きく、その歪み量によって
は引き回し電極１３と樹脂４とが相互にはく離し、補助
配線板片３の内側電極１１と金属バンプ１４または金属
バンプ１４と半導体チップの電極２の導通不良が発生し
たり、はんだバンプ１２と被実装回路との位置ずれなど
が発生する、という不都合を生じていた。
【０００８】尚、特開平８−３０６７４５号公報に示さ
れる従来例では、半導体装置自体を製造する行程中にお
いて、補助配線板片５３の下面に高曲げ剛性の弾性材を
取り付けて、半導体装置自体の反り等を緩和する内容の
開示がなされている。しかしながら、半導体装置の製造
後は高曲げ剛性の弾性材を取り外しているため、加熱実
装時において半導体装置自体の反りを抑えることは出来
ない、という不都合を生じていた。
れる従来例では、半導体装置自体を製造する行程中にお
いて、補助配線板片５３の下面に高曲げ剛性の弾性材を
取り付けて、半導体装置自体の反り等を緩和する内容の
開示がなされている。しかしながら、半導体装置の製造
後は高曲げ剛性の弾性材を取り外しているため、加熱実
装時において半導体装置自体の反りを抑えることは出来
ない、という不都合を生じていた。
【０００９】
【発明の目的】本発明は、上記した従来例の有する不都
合を改善し、特に、ＣＳＰパッケージと被実装回路基板
との接続実装時の熱による反りの発生を抑え接続実装性
を向上できるとともに、熱抵抗、信号（電源）ノイズの
低減できるＣＳＰ半導体装置を提供することを、その目
的とする。
合を改善し、特に、ＣＳＰパッケージと被実装回路基板
との接続実装時の熱による反りの発生を抑え接続実装性
を向上できるとともに、熱抵抗、信号（電源）ノイズの
低減できるＣＳＰ半導体装置を提供することを、その目
的とする。
【００１０】
【課題を解決するための手段】上記した目的を達成する
ために、請求項１記載の発明では、所定のチップ電極を
有する半導体チップと、この半導体チップを担持する補
助配線板片とを備えた半導体装置において、補助配線板
片の表面に所定の金属プレーン層を積層すると共に、補
助配線板片の内部に半導体チップのチップ電極と接続さ
れる信号伝達用配線を設け、半導体チップの略中央部に
所定の中央チップ電極を配設すると共に、当該中央チッ
プ電極と金属プレーン層とを相互に接合する、という構
成を採っている。
ために、請求項１記載の発明では、所定のチップ電極を
有する半導体チップと、この半導体チップを担持する補
助配線板片とを備えた半導体装置において、補助配線板
片の表面に所定の金属プレーン層を積層すると共に、補
助配線板片の内部に半導体チップのチップ電極と接続さ
れる信号伝達用配線を設け、半導体チップの略中央部に
所定の中央チップ電極を配設すると共に、当該中央チッ
プ電極と金属プレーン層とを相互に接合する、という構
成を採っている。
【００１１】また、請求項２記載の発明では、所定のチ
ップ電極を有する半導体チップと、この半導体チップを
担持する補助配線板片とを備えた半導体装置において、
補助配線板片の内部に所定の金属プレーン層を積層する
と共に、補助配線板片の表面に半導体チップのチップ電
極と接続される信号伝達用配線を設け、半導体チップの
略中央部に所定の中央チップ電極を配設すると共に、当
該中央チップ電極と金属プレーン層とを相互に接合す
る、という構成を採っている。
ップ電極を有する半導体チップと、この半導体チップを
担持する補助配線板片とを備えた半導体装置において、
補助配線板片の内部に所定の金属プレーン層を積層する
と共に、補助配線板片の表面に半導体チップのチップ電
極と接続される信号伝達用配線を設け、半導体チップの
略中央部に所定の中央チップ電極を配設すると共に、当
該中央チップ電極と金属プレーン層とを相互に接合す
る、という構成を採っている。
【００１２】以上のように構成されたことにより、銅プ
レーン層の反りが抑えられ、さらに補助配線板片が銅プ
レーン層と信号伝達用配線との間に挟まれているため、
加熱冷却によって膨張し収縮することによる反りの発生
を抑え、接続実装性を向上させることができる。
レーン層の反りが抑えられ、さらに補助配線板片が銅プ
レーン層と信号伝達用配線との間に挟まれているため、
加熱冷却によって膨張し収縮することによる反りの発生
を抑え、接続実装性を向上させることができる。
【００１３】更に、請求項３記載の発明では、金属プレ
ーン層を銅により形成すると共に、中央チップ電極を半
導体チップの電源電極若しくはＧＮＤ電極とするという
構成を採り、その他の構成は請求項１又は２記載の発明
と同様である。
ーン層を銅により形成すると共に、中央チップ電極を半
導体チップの電源電極若しくはＧＮＤ電極とするという
構成を採り、その他の構成は請求項１又は２記載の発明
と同様である。
【００１４】以上のように構成されたことにより、電源
（若しくはＧＮＤ）が銅プレーン層によってプレーン状
になっているため、信号（電源）ノイズを低減でき、ま
た放熱板を有しているのと同様の効果があるため、熱抵
抗を低減できるという利点がある。
（若しくはＧＮＤ）が銅プレーン層によってプレーン状
になっているため、信号（電源）ノイズを低減でき、ま
た放熱板を有しているのと同様の効果があるため、熱抵
抗を低減できるという利点がある。
【００１５】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面に基づいて説明する。図１は、本発明により製造
される半導体装置１の側方断面図である。本実施形態の
半導体装置１は、所定のチップ電極２を有する半導体チ
ップ１ａと、この半導体チップ１ａを担持する補助配線
板片３とを備え、補助配線板片３の表面に所定の金属プ
レーン層５を積層すると共に、補助配線板片３の内部に
半導体チップ１ａのチップ電極２と接続される信号伝達
用配線１３を設け、半導体チップ１ａの略中央部に所定
の中央チップ電極１５を配設すると共に、当該中央チッ
プ電極１５と金属プレーン層５とを接合したことを特徴
としている。以下詳細に説明する。
て図面に基づいて説明する。図１は、本発明により製造
される半導体装置１の側方断面図である。本実施形態の
半導体装置１は、所定のチップ電極２を有する半導体チ
ップ１ａと、この半導体チップ１ａを担持する補助配線
板片３とを備え、補助配線板片３の表面に所定の金属プ
レーン層５を積層すると共に、補助配線板片３の内部に
半導体チップ１ａのチップ電極２と接続される信号伝達
用配線１３を設け、半導体チップ１ａの略中央部に所定
の中央チップ電極１５を配設すると共に、当該中央チッ
プ電極１５と金属プレーン層５とを接合したことを特徴
としている。以下詳細に説明する。
【００１６】半導体チップ１ａには、多数のトランジス
タ等（図示略）が形成されると共に、その表面には所定
のチップ電極２が設けられている。このチップ電極２は
半導体チップ１ａに対して信号の送受信をするためのも
のであり、複数個がマトリックス状に配列されている。
尚、本実施形態では図２に示すように、半導体チップ１
ａの周囲部に沿って８個のチップ電極が形成されてい
る。但し、これは一例であり、実際にはより多くのチッ
プ電極２がマトリックス状に配設されている。また、半
導体チップ１ａの中央部には、電源（若しくはＧＮＤ）
電極用の中央チップ電極１５が設けられている。ここ
で、「ＧＮＤ」はアース若しくは接地を意味している。
タ等（図示略）が形成されると共に、その表面には所定
のチップ電極２が設けられている。このチップ電極２は
半導体チップ１ａに対して信号の送受信をするためのも
のであり、複数個がマトリックス状に配列されている。
尚、本実施形態では図２に示すように、半導体チップ１
ａの周囲部に沿って８個のチップ電極が形成されてい
る。但し、これは一例であり、実際にはより多くのチッ
プ電極２がマトリックス状に配設されている。また、半
導体チップ１ａの中央部には、電源（若しくはＧＮＤ）
電極用の中央チップ電極１５が設けられている。ここ
で、「ＧＮＤ」はアース若しくは接地を意味している。
【００１７】半導体チップ１ａの各チップ電極２には、
所定の金属バンプ１４が接合されている。この金属バン
プは、後述する補助配線板片３に設けられた各種導通部
材と半導体チップ１ａとを電気的に接続するためのもの
である。
所定の金属バンプ１４が接合されている。この金属バン
プは、後述する補助配線板片３に設けられた各種導通部
材と半導体チップ１ａとを電気的に接続するためのもの
である。
【００１８】次に、半導体チップ１ａを担持する補助配
線板片３について説明する。補助配線板片３はプラスチ
ックフィルムから構成されている。補助配線板片３の表
面には、応力緩和（反りの抑制）、ノイズ、熱抵抗低減
を目的とした金属プレーン層５が積層されている。この
金属プレーン層５は銅により構成されている。以下の説
明においては、金属プレーン層を銅プレーン層５と読み
替えて説明する。
線板片３について説明する。補助配線板片３はプラスチ
ックフィルムから構成されている。補助配線板片３の表
面には、応力緩和（反りの抑制）、ノイズ、熱抵抗低減
を目的とした金属プレーン層５が積層されている。この
金属プレーン層５は銅により構成されている。以下の説
明においては、金属プレーン層を銅プレーン層５と読み
替えて説明する。
【００１９】銅プレーン層５の平面形状は、図３に示す
ように、略矩形形状であり周囲部に沿って所定のホール
（貫通孔）１６が形成されている。このホール１６は、
半導体チップ１ａの各チップ電極２に対応する内側電極
（後述）を挿通させるためのものである。従って、半導
体チップ１ａの各チップ電極２と銅プレーン層５とは相
互に絶縁されている。また、銅プレーン層５の中央部に
は電源（若しくはＧＮＤ）電極用の金属バンプ１４ａが
接合されている。従って、この銅プレーン層５に半導体
チップ１ａが担持されると、半導体チップ１ａの電源
（若しくはＧＮＤ）電極１５と銅プレーン層５とが電気
的に接続される。
ように、略矩形形状であり周囲部に沿って所定のホール
（貫通孔）１６が形成されている。このホール１６は、
半導体チップ１ａの各チップ電極２に対応する内側電極
（後述）を挿通させるためのものである。従って、半導
体チップ１ａの各チップ電極２と銅プレーン層５とは相
互に絶縁されている。また、銅プレーン層５の中央部に
は電源（若しくはＧＮＤ）電極用の金属バンプ１４ａが
接合されている。従って、この銅プレーン層５に半導体
チップ１ａが担持されると、半導体チップ１ａの電源
（若しくはＧＮＤ）電極１５と銅プレーン層５とが電気
的に接続される。
【００２０】また、補助配線板片３の内部には、半導体
チップ１ａの各チップ電極に２対応する金属バンプ１４
と接続される内側電極１１が埋設されている。この内側
電極１１は、補助配線板片３の厚み方向に延設されるも
のであり、その上端部において各チップ電極２に対応す
る金属バンプ１４と接合されている。また、補助配線板
片３の内部には、信号伝達用配線１３としての所定の引
き回し電極が設けられている。以下引き回し電極１３と
読み替える。この引き回し電極１３は、後述するはんだ
バンプ１２と内側電極１１とを電気的に接続するための
ものであり、補助配線板片３の内部にパターニングされ
ている。
チップ１ａの各チップ電極に２対応する金属バンプ１４
と接続される内側電極１１が埋設されている。この内側
電極１１は、補助配線板片３の厚み方向に延設されるも
のであり、その上端部において各チップ電極２に対応す
る金属バンプ１４と接合されている。また、補助配線板
片３の内部には、信号伝達用配線１３としての所定の引
き回し電極が設けられている。以下引き回し電極１３と
読み替える。この引き回し電極１３は、後述するはんだ
バンプ１２と内側電極１１とを電気的に接続するための
ものであり、補助配線板片３の内部にパターニングされ
ている。
【００２１】補助配線板片３の下面には、所定のはんだ
バンプ１２が突出して形成されている。これは、ボール
状のはんだ塊であり。このようなはんだバンプ１２を有
するものは、ＢＧＡ(ball grid array)と言われてい
る。そして、各はんだバンプ１２は、それぞれ対応する
引き回し電極１３と電気的に接続されている。具体的に
は、図１における左端のはんだバンプ１２は銅プレーン
層５と接続されている。従って、このはんだバンプ１２
は、被実装回路基板（図示略）の電源（若しくはＧＮ
Ｄ）に接続される。
バンプ１２が突出して形成されている。これは、ボール
状のはんだ塊であり。このようなはんだバンプ１２を有
するものは、ＢＧＡ(ball grid array)と言われてい
る。そして、各はんだバンプ１２は、それぞれ対応する
引き回し電極１３と電気的に接続されている。具体的に
は、図１における左端のはんだバンプ１２は銅プレーン
層５と接続されている。従って、このはんだバンプ１２
は、被実装回路基板（図示略）の電源（若しくはＧＮ
Ｄ）に接続される。
【００２２】また、中央部及び右端部のはんだバンプ１
２は、半導体チップ１ａの左端及び右端のチップ電極２
に対応する引き回し電極１３に接続されている。従っ
て、これらのはんだバンプ１２は、被実装回路基板の信
号端子（図示略）と接合される。尚、半導体チップ１ａ
の周囲及び半導体チップ１ａと補助配線板片３との相互
間は樹脂４で封止（モールディング）されている。ま
た、半導体チップ１ａと補助配線板片３の相互間に、樹
脂に代えて接着剤を充填し、半導体チップ１ａの周囲を
樹脂で封止するようにしてもよい。
２は、半導体チップ１ａの左端及び右端のチップ電極２
に対応する引き回し電極１３に接続されている。従っ
て、これらのはんだバンプ１２は、被実装回路基板の信
号端子（図示略）と接合される。尚、半導体チップ１ａ
の周囲及び半導体チップ１ａと補助配線板片３との相互
間は樹脂４で封止（モールディング）されている。ま
た、半導体チップ１ａと補助配線板片３の相互間に、樹
脂に代えて接着剤を充填し、半導体チップ１ａの周囲を
樹脂で封止するようにしてもよい。
【００２３】図２は、半導体チップ１ａをチップ電極２
を有する側から見た平面図である。半導体チップ１ａの
周囲にはチップ電極２が配設され、また半導体チップ１
ａの中央には、電源（若しくはＧＮＤ）電極１５が配設
されている。
を有する側から見た平面図である。半導体チップ１ａの
周囲にはチップ電極２が配設され、また半導体チップ１
ａの中央には、電源（若しくはＧＮＤ）電極１５が配設
されている。
【００２４】図３は、金属プレーン層としての銅プレー
ン層５を示す平面図である。銅プレーン５の周囲には、
上記したように、半導体チップ１ａの電極２に接続され
た内側電極１１が通るホール１６が設けてある。このホ
ール１６は略円形をしている。しかしながら、内側電極
１１が挿通できるものであれば、四角形や三角形であっ
てもよい。また、銅プレーン層５の中央部には、半導体
チップ１ａの電源（若しくはＧＮＤ）電極１５と接続さ
れる金属バンプ１４を有している。
ン層５を示す平面図である。銅プレーン５の周囲には、
上記したように、半導体チップ１ａの電極２に接続され
た内側電極１１が通るホール１６が設けてある。このホ
ール１６は略円形をしている。しかしながら、内側電極
１１が挿通できるものであれば、四角形や三角形であっ
てもよい。また、銅プレーン層５の中央部には、半導体
チップ１ａの電源（若しくはＧＮＤ）電極１５と接続さ
れる金属バンプ１４を有している。
【００２５】図４は、第２の実施形態の説明図である。
当該実施形態にかかる半導体装置２１では、［従来の技
術］の欄で説明した図５に示した半導体装置、即ち、補
助配線板片の表面に引き回し導体が表面に露出している
タイプのものに対し、半導体装置２１の反り防止を主目
的として、補助配線板片３の下部に銅プレーン層５を設
けた例である。
当該実施形態にかかる半導体装置２１では、［従来の技
術］の欄で説明した図５に示した半導体装置、即ち、補
助配線板片の表面に引き回し導体が表面に露出している
タイプのものに対し、半導体装置２１の反り防止を主目
的として、補助配線板片３の下部に銅プレーン層５を設
けた例である。
【００２６】当該実施形態の半導体装置２１は、図４に
示すように、半導体チップ１ａの電源（若しくはＧＮ
Ｄ）電極１５が、金属バンプ１４及び内側電極１１を介
して銅プレーン層５に接続されている。そして、銅プレ
ーン層５の下面にも内側電極１１が接合され、この内側
電極１１がはんだバンプ１２と接合されている。
示すように、半導体チップ１ａの電源（若しくはＧＮ
Ｄ）電極１５が、金属バンプ１４及び内側電極１１を介
して銅プレーン層５に接続されている。そして、銅プレ
ーン層５の下面にも内側電極１１が接合され、この内側
電極１１がはんだバンプ１２と接合されている。
【００２７】以上のように構成された半導体装置１，２
１の作用について説明する。半導体装置１，２１は、被
実装回路基板に実装される場合に、一旦、２４０〔℃〕
程度に加熱されたのち、直ちに常温に冷却される。この
とき、半導体チップ１ａを担持する補助配線板片３はプ
ラスチックフィルム及び引き回し電極１３、そして銅プ
レーン層５により構成されている。このように、引き回
し電極１３の他に銅プレーン層５を平面状に形成する
と、補助配線板片３の反りが抑制されることが判った。
１の作用について説明する。半導体装置１，２１は、被
実装回路基板に実装される場合に、一旦、２４０〔℃〕
程度に加熱されたのち、直ちに常温に冷却される。この
とき、半導体チップ１ａを担持する補助配線板片３はプ
ラスチックフィルム及び引き回し電極１３、そして銅プ
レーン層５により構成されている。このように、引き回
し電極１３の他に銅プレーン層５を平面状に形成する
と、補助配線板片３の反りが抑制されることが判った。
【００２８】また同時に、銅プレーン層５を補助配線板
片３内に埋設することにより、電源ノイズ等の影響を抑
制することができる。更には、熱伝導性のよい銅プレー
ン層５を面状に配設しているの、放熱効果も向上する。
片３内に埋設することにより、電源ノイズ等の影響を抑
制することができる。更には、熱伝導性のよい銅プレー
ン層５を面状に配設しているの、放熱効果も向上する。
【００２９】実際に、パッケージサイズ１０ｍｍ、チッ
プサイズ７．５ｍｍのＣＳＰで約２４０℃から常温まで
下げた時のシミュレーションを実施したところ、従来の
半導体装置に比較して、反りが約３０％、信号ノイズ
は、インダクタンスが５０％低減できた。
プサイズ７．５ｍｍのＣＳＰで約２４０℃から常温まで
下げた時のシミュレーションを実施したところ、従来の
半導体装置に比較して、反りが約３０％、信号ノイズ
は、インダクタンスが５０％低減できた。
【００３０】
【発明の効果】以上説明したように、本発明のＣＳＰタ
イプの半導体装置では、補助配線板片の表面に所定の金
属プレーン層を積層すると共に、補助配線板片の内部に
半導体チップのチップ電極と接続される信号伝達用配線
を設け、半導体チップの略中央部に所定の中央チップ電
極を配設すると共に、当該中央チップ電極と金属プレー
ン層とを接合した。このため、補助配線板片が熱歪みに
よって反りを生じた場合でも、半導体チップの中央部と
銅プレーン層の接合によって、半導体チップと補助配線
板片とは剥離せず、確実な電気的導通が確保される、と
いう優れた効果を生じる。
イプの半導体装置では、補助配線板片の表面に所定の金
属プレーン層を積層すると共に、補助配線板片の内部に
半導体チップのチップ電極と接続される信号伝達用配線
を設け、半導体チップの略中央部に所定の中央チップ電
極を配設すると共に、当該中央チップ電極と金属プレー
ン層とを接合した。このため、補助配線板片が熱歪みに
よって反りを生じた場合でも、半導体チップの中央部と
銅プレーン層の接合によって、半導体チップと補助配線
板片とは剥離せず、確実な電気的導通が確保される、と
いう優れた効果を生じる。
【００３１】また、金属プレーン層を銅により形成する
と共に、中央チップ電極を半導体チップの電源電極若し
くはＧＮＤ電極とした。このため、信号ノイズ（または
電源ノイズ）及び熱抵抗を低減することができる、とい
う優れた効果を生じる。
と共に、中央チップ電極を半導体チップの電源電極若し
くはＧＮＤ電極とした。このため、信号ノイズ（または
電源ノイズ）及び熱抵抗を低減することができる、とい
う優れた効果を生じる。
【図１】本発明の一実施形態のＣＳＰタイプ半導体装置
を示す断面図である。
を示す断面図である。
【図２】第１図に開示した半導体装置に使用される半導
体チップの平面図である。
体チップの平面図である。
【図３】第１図に開示した半導体装置に使用される銅プ
レーン層の平面図である。
レーン層の平面図である。
【図４】本発明の第２の実施形態を示す半導体装置の断
面図である。
面図である。
【図５】従来例を示す断面図である。
【図６】他の従来例を示す断面図である。
【図７】図５に開示した半導体装置に実装時の熱を加え
た状態を説明する図である。
た状態を説明する図である。
【図８】図６に開示した半導体装置に実装時の熱を加え
た状態を説明する図である。
た状態を説明する図である。
１ 半導体装置 １ａ 半導体チップ ２ チップ電極 ３ 補助配線板片 ５ 金属プレーン層（銅プレーン層） １１ 内側電極 １２ はんだバンプ １３ 引き回し電極 １４ 金属バンプ １４ａ 金属バンプ １５ 半導体チップのＧＮＤ（または電源）電極
Claims (3)
- 【請求項１】 所定のチップ電極を有する半導体チップ
と、この半導体チップを担持する補助配線板片とを備え
た半導体装置において、 前記補助配線板片の表面に所定の金属プレーン層を積層
すると共に、前記補助配線板片の内部に前記半導体チッ
プのチップ電極と接続される信号伝達用配線を設け、 前記半導体チップの略中央部に所定の中央チップ電極を
配設すると共に、当該中央チップ電極と前記金属プレー
ン層とを相互に接合したことを特徴とする半導体装置。 - 【請求項２】 所定のチップ電極を有する半導体チップ
と、この半導体チップを担持する補助配線板片とを備え
た半導体装置において、 前記補助配線板片の内部に所定の金属プレーン層を積層
すると共に、前記補助配線板片の表面に前記半導体チッ
プのチップ電極と接続される信号伝達用配線を設け、 前記半導体チップの略中央部に所定の中央チップ電極を
配設すると共に、当該中央チップ電極と前記金属プレー
ン層とを相互に接合したことを特徴とする半導体装置。 - 【請求項３】 前記金属プレーン層を銅により形成する
と共に、前記中央チップ電極を半導体チップの電源電極
若しくはＧＮＤ電極としたことを特徴とする請求項１又
は２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17985497A JP3052899B2 (ja) | 1997-07-04 | 1997-07-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17985497A JP3052899B2 (ja) | 1997-07-04 | 1997-07-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126634A true JPH1126634A (ja) | 1999-01-29 |
| JP3052899B2 JP3052899B2 (ja) | 2000-06-19 |
Family
ID=16073084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17985497A Expired - Fee Related JP3052899B2 (ja) | 1997-07-04 | 1997-07-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3052899B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384485B1 (en) | 2000-01-18 | 2002-05-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US7129581B2 (en) | 2003-12-17 | 2006-10-31 | Seiko Epson Corporation | Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus |
| JP2007306027A (ja) * | 2007-07-23 | 2007-11-22 | Ibiden Co Ltd | 半導体チップ |
| JP2013138103A (ja) * | 2011-12-28 | 2013-07-11 | Ibiden Co Ltd | 配線板、電子部品及び電子部品の製造方法 |
| WO2014136735A1 (ja) * | 2013-03-04 | 2014-09-12 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
-
1997
- 1997-07-04 JP JP17985497A patent/JP3052899B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384485B1 (en) | 2000-01-18 | 2002-05-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US7129581B2 (en) | 2003-12-17 | 2006-10-31 | Seiko Epson Corporation | Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus |
| JP2007306027A (ja) * | 2007-07-23 | 2007-11-22 | Ibiden Co Ltd | 半導体チップ |
| JP4679553B2 (ja) * | 2007-07-23 | 2011-04-27 | イビデン株式会社 | 半導体チップ |
| JP2013138103A (ja) * | 2011-12-28 | 2013-07-11 | Ibiden Co Ltd | 配線板、電子部品及び電子部品の製造方法 |
| WO2014136735A1 (ja) * | 2013-03-04 | 2014-09-12 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3052899B2 (ja) | 2000-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| JP2001520460A (ja) | マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造 | |
| JPH10163386A (ja) | 半導体装置、半導体パッケージおよび実装回路装置 | |
| JP2001326236A (ja) | 半導体装置の製造方法 | |
| JP3724954B2 (ja) | 電子装置および半導体パッケージ | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| JP3104537B2 (ja) | 電子部品 | |
| JP2002217514A (ja) | マルチチップ半導体装置 | |
| JP2006245076A (ja) | 半導体装置 | |
| JP3052899B2 (ja) | 半導体装置 | |
| JP2817712B2 (ja) | 半導体装置及びその実装方法 | |
| JP2008078164A (ja) | 半導体装置とその製造方法 | |
| JPH11204692A (ja) | 半導体装置 | |
| JP2001094228A (ja) | 半導体装置の実装構造 | |
| JPH08274214A (ja) | 半導体装置 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH10116936A (ja) | 半導体パッケージ | |
| JPS60100441A (ja) | 半導体装置 | |
| JPH0210858A (ja) | 樹脂封止型半導体装置 | |
| TWI294676B (en) | Semiconductor package structure | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JPS6089945A (ja) | 封止半導体装置 | |
| JP3714808B2 (ja) | 半導体装置 | |
| JPH11163229A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000307 |
|
| LAPS | Cancellation because of no payment of annual fees |