JPS60100441A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60100441A
JPS60100441A JP58207720A JP20772083A JPS60100441A JP S60100441 A JPS60100441 A JP S60100441A JP 58207720 A JP58207720 A JP 58207720A JP 20772083 A JP20772083 A JP 20772083A JP S60100441 A JPS60100441 A JP S60100441A
Authority
JP
Japan
Prior art keywords
semiconductor
composite material
semiconductor device
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58207720A
Other languages
English (en)
Other versions
JPH0241906B2 (ja
Inventor
Shigeru Harada
繁 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58207720A priority Critical patent/JPS60100441A/ja
Publication of JPS60100441A publication Critical patent/JPS60100441A/ja
Publication of JPH0241906B2 publication Critical patent/JPH0241906B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体装置に関し、特に素子形成された半導
体チップを、そのチップ表面が下向き。
いわゆるフェイスダウンになるようにして、セラミック
基板などにボンディングさせた半導体装置第１図に示す
。すなわち、この第１図構成において、符号１は素子形
成された半導体チップ、２はこの半導体テンプ１の電極
上に形成された金属バンプ電極、３はこの半導体テンプ
１のボンディング基板としてのセラミック基板、４はこ
のセラミック基板３上に形成された金属配線、５はその
保護絶縁膜である。
そしてこの従来例装置の場合には、まず半導体ウェハ製
造工程において、半導体素子部の電極上に金、銀、半田
などの金属バンブ電極２を形成させ、りいでこのウェハ
から半導体テンプ１を切シ出したのち、この半導体テン
プ１をあらかじめ金属配ａ４の施されたセラミック基板
３に、そのチップ表面が下向きになるようにして位置合
わせし。
熱着あるいは熱圧着によシ全ての電極を同時にボンディ
ングさせる。すなわち、このように半導体装置にいわゆ
るフリップチップ方式のボンディングを採用することに
よって、素子の高機能化に伴なうビン数の増加に対処で
きて、マルチチップモジュールなどの高密度実装が可能
になるのである。
しかしながらこのフリンプチッズボンデイングによる従
来例装置では、その構成上から次のような欠点を生ずる
ものであった。
（、）　熱ストレスによる半導体テップ１およびセラミ
ック基板３の撓みに対して、これらの相互をバンプ電極
２のみによ）支持させているために、このバンプ電極２
と半導体テンプ１およびセラミック基板３との間に加え
られる応力とか、バンプ材料の金属疲労による配線部分
の断線を生じ易く、シかもこれは半導体チップ保護のた
めの樹脂モールドをなすときの熱ストレスについても全
く同様である。
（ｂ）　熱ストレスの影響を小さくするために、金属バ
ンプ電極２をチップ中心に集めるとか請求心バンプ）、
同中心に均等に配置するなどの対策が必要となシ、これ
が半導体素子設計の際の制約条件となって、その適用範
囲が限られてしまうことになる。
（Ｃ）　熱ストレスの影響を小さくするためには、半導
体チップ１とセラミック基板３との間隔を数十μｍ程度
に維持することが要求されるが。
熱着あるいは熱圧着によるボンディング方法ではこの間
隔を所定値内に設定するのが困難である。
〔発明の概要〕
この発明は従来のこのような欠点に鑑み、金属線材と絶
縁性樹脂とからなる一方向導電性の複合材料フィルムを
介し、素子形成された半導体チップとボンディング基板
とを電気的に結合させて、フリップチップによシ形成さ
れる半導体装置の熱ストレス耐性を向上させ、併せてそ
の適用範囲を拡大させるようにしたものである。
〔発明の実施例〕
以下この発明に係る半導体装置の実施例につき。
第２図ないし第５図を参照して詳細に説明する。
これらの第２図ないし第５図実施例装置において前記第
１図従来例装置と同一符号は同−捷たは相当部分を示し
ている。
第２図は第１実施例による半導体装置を前記第１図従来
例装置に対応して表しておシ、符号６は前記金属バンプ
電極２に換えて半導体チップ１の電極上に形成された金
、半田などのチップ側金属層、７は金属線材８を絶縁性
樹脂９内の厚さ方向に相互に絶縁させて高密度に埋め込
んで形成させた一方向導電性の複合材料フィルム、１０
は前記セラミック基板３の金属配線４上に形成された金
。
半田などの基板側金属層である。そしてこの第１実施例
による半導体装置の場合には、この第２図構成からも明
らかなように、一方向導電性の複合材料フィルムＩを介
して、半導体テップ１とセラミック基板３とを熱着ある
いは熱圧着によシボンデイング結合させるようにしたも
のである。
こ＼でべ前記一方向導電性の複合材料フィルム７として
は、第３図に示したように１例えば絶縁性樹脂９の内部
にあって、直径１０〜５０μｍ程度。
長さ５０〜２００μｍ程度の銅、金、銀などの金属線材
８を、１０〜５０μ扉程度の高密度間隔で厚さ方向に埋
め込んで形成させたものを用いる。従ってこの複合材料
フィルム７は、電気的に厚さ方向のみの一方向導電性（
電気的異方性）を有し、また機械的に厚さ方向に剛性、
横方向に柔性（機械的異方性）を有することになる。す
なわち、このような複合材料フィルム７のもつ性質を利
用して。
一方では電気的異方性により、半導体チンブ１上の複数
の電極間を相互に絶縁させた状態でセラミック基板３と
結合させ、他方では機械的異方性により、半導体テンプ
１とセラミック基板３との熱膨張係数の差によって結合
部に生ずる応力を吸収。
緩和させるのである。
次に前記第１実施例装置での７リンプテンブ方式のボン
ディング手順を第４図（ａ）　、　（ｂ）　ｌ　（ｅ）
について述べる。
まず同図（、）に示すように、セラミンク基板３側のボ
ンディング部分には、あらかじめ金、半田などの基板側
金属層１０を５〜２０μｍ程度形成しておく。ついで同
図（ｂｌのように、複合材料フィルムＴをこのセラミッ
ク基板３のボンディング部分に熱着あるいは熱圧着によ
多結合させ、実質的にセラミック基板３上の金属配線４
と複合材料フィルムＴの金属線材８とを電気的に接続さ
せるが、このときセラミック基板３に対して複合材料フ
ィルムＴを特別に位置合わせする作業は一切不要であり
て、単に基板側金属層１０を複合材料フィルム７で覆う
ように配置させさえすればよいことになる。さらに半導
体テングーの電極上にもあらかじめ金、早出などのチッ
プ側金属層６を５〜２０ｔａｎ程度形成しておき、同図
（ｃ）のように、この半導体テングーをチップ表面が下
向きになるようにして複合材料フィルムＴ上に位置合わ
せしてから、同様に熱着あるいは熱圧着によ）結合させ
るのである。
すなわち、このようにして第１実施例装置においては、
半導体テングーとセラミック基板３との熱膨張係数の差
に起因して、熱ストレス印加時に結合部に加えられる応
力を複合材料フィルム７によシ充分に吸収、緩和させる
ことができ、これにヱ よりてリンプテンプによ多形成される半導体装置の熱ス
トレス耐性を向上させ得るのである。
なお、前記第１実施例においては、半導体テラグーの全
面に複合材料フィルム７を配置させた場合について説明
したが、第５図に示す第２実施例のように、半導体テッ
プの電極部分にのみ配置させるようにしてもよいことは
勿論である。そしてまたボンディング手順としても、前
記とは反対に半導体チップ側に複合材料フィルムを結合
したのち、これをボンディング基板上に結合させてもよ
い。
〔発明の効果〕
以上詳述したようＫこの発明によれば、フリップチップ
方式のボンディングを採用した半導体装置において、金
属線材を絶縁性樹脂内の厚さ方向に相互に絶縁させて高
密度に埋め込んだ一方向導電性の複合材料フィルムを用
い、この一方向導電性の複合材料フィルムを介し、素子
形成された半導体テップとボンディング基板とを電気的
に結合させる構成としたので、熱着あるいは熱圧着によ
るボンディングに際して、半導体チップとボンディング
基板との間に加えられる応力をこの複合材料シイルムに
よシ吸収、緩和し得て装置の熱ストレス耐性を向上でき
、これによって半導体チップおよびボンディング基板そ
れぞれの配線部の断線を防止できると共に、素子設計の
制約条件も緩和されて適用範囲が拡大され、また半導体
チップとボンディング基板との間隔を正確に所定値内に
維持できて装置の特性向上に役立つなどの特長を有する
ものである。
【図面の簡単な説明】
第１図は従来例でのフリップチップ方式による半導体装
置の概要を示す断面構成図、第２図はこの発明の第１実
施例での同上半導体装置の概要を示す断面構成図、第３
図は同上実施例装置に用いる一方向導電性の複合材料フ
ィルムの一例を示す部分斜視図、第４図（ａ）　、　（
ｂ）　、　（ｅ）は同上実施例装置の組立て手順を順次
に示す断面図、第５図は゛この発明の第２実施例での同
上半導体装置の概要を示す断面構成図である。 １・・・・半導体チップ、３・・・・セラミンク基板（
ボンディング基板）、４・・・・金属配線、６・・・・
チップ側金属層、７・・・・一方向導電性の複合材料フ
ィルム、８・・・・金属線材、９・・・・絶縁性樹脂、
１０・・・・基板側金属層。 第１図 第２図 第３図 第４図 第５図

Claims (1)

    【特許請求の範囲】
  1. 金属線材を絶縁性樹脂内の厚さ方向に相互に絶縁させて
    高密度に埋め込んだ一方向導電性の複合材料フィルムを
    用い、この一方向導電性の複合材料フィルムを介して、
    素子形成された半導体チップとボンディング基板とを電
    気的に結合させたことを特徴とする半導体装置。
JP58207720A 1983-11-05 1983-11-05 半導体装置 Granted JPS60100441A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58207720A JPS60100441A (ja) 1983-11-05 1983-11-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58207720A JPS60100441A (ja) 1983-11-05 1983-11-05 半導体装置

Publications (2)

Publication Number Publication Date
JPS60100441A true JPS60100441A (ja) 1985-06-04
JPH0241906B2 JPH0241906B2 (ja) 1990-09-19

Family

ID=16544430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58207720A Granted JPS60100441A (ja) 1983-11-05 1983-11-05 半導体装置

Country Status (1)

Country Link
JP (1) JPS60100441A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62101042A (ja) * 1985-10-28 1987-05-11 Minolta Camera Co Ltd Ｉｃチツプの基板への搭載構造
US5509203A (en) * 1993-07-22 1996-04-23 Nec Corporation Method for manufacturing a sheet formed connector for inspection of an integrated circuit
WO2019022942A1 (en) 2017-07-24 2019-01-31 Cerebras Systems Inc. APPARATUS AND METHOD FOR FIXING SUBSTRATES WITH VARIABLE THERMAL EXPANSION COEFFICIENTS
US11367686B2 (en) 2017-07-24 2022-06-21 Cerebras Systems Inc. Apparatus and method for multi-die interconnection
US11631600B2 (en) 2017-08-24 2023-04-18 Cerebras Systems Inc. Apparatus and method for securing components of an integrated circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693337A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693337A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62101042A (ja) * 1985-10-28 1987-05-11 Minolta Camera Co Ltd Ｉｃチツプの基板への搭載構造
US5509203A (en) * 1993-07-22 1996-04-23 Nec Corporation Method for manufacturing a sheet formed connector for inspection of an integrated circuit
WO2019022942A1 (en) 2017-07-24 2019-01-31 Cerebras Systems Inc. APPARATUS AND METHOD FOR FIXING SUBSTRATES WITH VARIABLE THERMAL EXPANSION COEFFICIENTS
EP3659178A4 (en) * 2017-07-24 2021-05-19 Cerebras Systems Inc. DEVICE AND METHOD FOR FASTENING SUBSTRATES WITH VARIATING COEFFICIENTS OF THERMAL EXPANSION
US11367686B2 (en) 2017-07-24 2022-06-21 Cerebras Systems Inc. Apparatus and method for multi-die interconnection
US11367701B2 (en) 2017-07-24 2022-06-21 Cerebras Systems Inc. Apparatus and method for securing substrates with varying coefficients of thermal expansion
US11631600B2 (en) 2017-08-24 2023-04-18 Cerebras Systems Inc. Apparatus and method for securing components of an integrated circuit

Also Published As

Publication number Publication date
JPH0241906B2 (ja) 1990-09-19

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JP3685947B2 (ja) 半導体装置及びその製造方法
JP3481444B2 (ja) 半導体装置及びその製造方法
US6014318A (en) Resin-sealed type ball grid array IC package and manufacturing method thereof
KR100522223B1 (ko) 반도체장치및그제조방법
US6316838B1 (en) Semiconductor device
US7443022B2 (en) Board-on-chip packages
US7485490B2 (en) Method of forming a stacked semiconductor package
US4949224A (en) Structure for mounting a semiconductor device
JP3768817B2 (ja) 半導体装置およびその製造方法
US7344916B2 (en) Package for a semiconductor device
JP2001308220A (ja) 半導体パッケージ及びその製造方法
US7781873B2 (en) Encapsulated leadframe semiconductor package for random access memory integrated circuits
KR20030051159A (ko) 반도체장치
US6756686B2 (en) Semiconductor device
US5863812A (en) Process for manufacturing a multi layer bumped semiconductor device
US20010002320A1 (en) Extended lead package
JP3547303B2 (ja) 半導体装置の製造方法
JPS60100441A (ja) 半導体装置
US20020145207A1 (en) Method and structure for integrated circuit package
JP3052899B2 (ja) 半導体装置
JP3529507B2 (ja) 半導体装置
TWI393197B (zh) 晶片封裝
TW421867B (en) Semiconductor device and method for assembling same
JP3337922B2 (ja) 半導体装置及びその製造方法