JPH09293755A - 半導体装置及びその製造方法並びにその実装方法 - Google Patents

半導体装置及びその製造方法並びにその実装方法

Info

Publication number
JPH09293755A
JPH09293755A JP8104963A JP10496396A JPH09293755A JP H09293755 A JPH09293755 A JP H09293755A JP 8104963 A JP8104963 A JP 8104963A JP 10496396 A JP10496396 A JP 10496396A JP H09293755 A JPH09293755 A JP H09293755A
Authority
JP
Japan
Prior art keywords
bump
semiconductor device
wiring board
mounting
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8104963A
Other languages
English (en)
Other versions
JP3688801B2 (ja
Inventor
Hideko Ando
英子 安藤
Hiroshi Kikuchi
広 菊地
Toshihiko Sato
俊彦 佐藤
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10496396A priority Critical patent/JP3688801B2/ja
Priority to TW086104182A priority patent/TW328164B/zh
Priority to KR1019970013812A priority patent/KR970069482A/ko
Publication of JPH09293755A publication Critical patent/JPH09293755A/ja
Application granted granted Critical
Publication of JP3688801B2 publication Critical patent/JP3688801B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60J—WINDOWS, WINDSCREENS, NON-FIXED ROOFS, DOORS, OR SIMILAR DEVICES FOR VEHICLES; REMOVABLE EXTERNAL PROTECTIVE COVERINGS SPECIALLY ADAPTED FOR VEHICLES
    • B60J5/00—Doors
    • B60J5/10—Doors arranged at the vehicle rear
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の実装時における電気的信頼性が
低下する。また、半導体装置の熱に対する信頼性が低下
する。また、半導体装置の製造プロセスでの歩留まりが
低下する。 【解決手段】 配線基板１の一表面上にバンプ電極７が
配置された半導体装置であって、前記配線基板１の一表
面上に、前記バンプ電極７の融点に比べて高い融点を有
する金属材で形成され、かつ前記バンプ電極７の高さに
比べて同一又はそれよりも若干低い高さに設定された支
持バンプ６を配置する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、実装基板の実装面上にバンプ電極を介在して
実装される半導体装置、及び、配線基板の一表面上にバ
ンプ電極を介在して実装される半導体チップを備えた半
導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置として、配線基板の一表面上
にバンプ電極を複数個配置した所謂ＢＧＡ(Ｂall Ｇrid
Ａrray)構造の半導体装置が開発されている。また、Ｂ
ＧＡ構造の半導体装置においては、ヒートシンク又はヒ
ートスプレッダを設けたものも開発されている。この種
の半導体装置は、一般的に以下の実装プロセスで実装基
板の実装面上に実装される。
【０００３】まず、実装基板の実装面上に半導体装置を
載置し、前記実装基板の実装面に配置された電極パッド
の表面と前記半導体装置の配線基板の一表面に配置され
た電極パッドの表面との間にバンプ電極を配置する。次
に、前記バンプ電極を溶融し、このバンプ電極で前記実
装基板の電極パッドと前記半導体装置の配線基板の電極
パッドとを固着する。これにより、ＢＧＡ構造の半導体
装置は、実装基板の実装面上に実装される。
【０００４】また、半導体装置として、配線基板の一表
面上にバンプ電極を介在して実装される半導体チップを
備えた半導体装置が開発されている。この種の半導体装
置の半導体チップは、製造プロセス中の実装工程におい
て、一般的に以下の実装プロセスで配線基板の一表面上
に実装される。
【０００５】まず、配線基板の一表面上に半導体チップ
を載置し、前記配線基板の一表面に配置された電極パッ
ドと前記半導体チップの主面に配置された外部端子との
間にバンプ電極を配置する。次に、前記バンプ電極を溶
融し、このバンプ電極で配線基板の電極パッドと前記半
導体チップの外部端子とを固着する。これにより、半導
体チップは配線基板の一表面上に実装される。
【０００６】なお、ＢＧＡ構造の半導体装置について
は、例えば、日経ＢＰ社発行の日経エレクトロニクス
〔１９９４年、２月２８日(Ｎｏ．６０２)号、第１１１
頁乃至第１１７頁〕に記載されている。
【０００７】また、配線基板の一表面上にバンプ電極を
介在して実装される半導体チップを備えた半導体装置に
ついては、例えば、工業調査会発行の電子材料〔１９９
６年、４月号、第１４頁乃至第１９頁〕に記載されてい
る。
【０００８】
【発明が解決しようとする課題】近年、半導体チップに
塔載される回路システムの高集積化や多機能化により、
半導体チップの平面サイズが大型化され、更に、半導体
チップを実装する配線基板の平面サイズも大型化されて
いる。また、半導体チップに塔載される回路システムの
高速化による消費電力の増加により、ヒートスプレッダ
及びヒートシンクも大型化されている。これらの大型化
に伴い、半導体装置の重量は増加し、バンプ電極に加わ
る荷重も増加している。また、半導体チップに塔載され
る回路システムの高集積化や多機能化により、配線基板
の一表面上に配置されるバンプ電極の数は増加され、こ
れに伴ってバンプ電極の配列ピッチは狭くなっている。
このため、半導体装置の実装プロセスにおいて、バンプ
電極を溶融した時、半導体装置の重量によってバンプ電
極が押し潰され、バンプ電極の横方向の幅が増加し、隣
接するバンプ電極間において短絡が発生する。このバン
プ電極間の短絡は、半導体装置の実装時における電気的
信頼性を低下させる。
【０００９】また、バンプ電極は、実装基板の実装面上
に半導体装置を実装した後、実装基板と半導体装置の配
線基板との熱膨張係数の差に起因する熱応力で破損し易
い。これらの熱膨張係数の差に起因するバンプ電極の破
損を抑制するには、バンプ電極の縦方向の高さを高く設
定することが有効である。しかしながら、バンプ電極
は、前述のように、半導体装置の重量によって押し潰さ
れ、バンプ電極の高さが低くなってしまう。このため、
実装基板と半導体装置の配線基板との熱膨張係数の差に
起因するバンプ電極の破損を抑制することができないの
で、半導体装置の熱に対する信頼性が低下する。
【００１０】また、半導体チップの実装プロセスにおい
て、バンプ電極を溶融した時、前述のバンプ電極と同様
に、半導体チップの重量によってバンプ電極が押し潰さ
れ、バンプ電極間において短絡が発生する。このバンプ
電極間の短絡は、半導体装置の製造プロセスにおける歩
留まりを低下させる。
【００１１】また、バンプ電極は、配線基板の一表面上
に半導体チップを実装した後、配線基板と半導体チップ
との熱膨張係数の差に起因する熱応力で破損し易い。こ
れらの熱膨張係数の差に起因するバンプ電極の破損を抑
制するには、前述のバンプ電極と同様に、バンプ電極の
縦方向の高さを高く設定することが有効であるが、バン
プ電極は、半導体チップの重量によって押し潰され、バ
ンプ電極の高さが低くなってしまう。このため、配線基
板と半導体チップとの熱膨張係数の差に起因するバンプ
電極の破損を抑制することができないので、半導体装置
の熱に対する信頼性が低下する。
【００１２】本発明の目的は、半導体装置の実装時にお
ける電気的信頼性を高めることが可能な技術を提供する
ことにある。
【００１３】本発明の他の目的は、半導体装置の熱に対
する信頼性を高めることが可能な技術を提供することに
ある。
【００１４】本発明の他の目的は、半導体装置の製造プ
ロセスにおける歩留まりを高めることが可能な技術を提
供することにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１７】（１）配線基板の一表面上にバンプ電極が
配置された半導体装置であって、前記配線基板の一表面
上に、前記バンプ電極の融点に比べて高い融点を有する
金属材で形成され、かつ前記バンプ電極の高さに比べて
同一又はそれよりも若干低い高さに設定された支持バン
プを配置する。前記バンプ電極は、前記配線基板の一表
面に配置された電極パッドの表面に固着され、前記支持
バンプは、前記配線基板の一表面に配置されたパッドの
表面に固着されている。
【００１８】（２）配線基板の一表面上にバンプ電極を
介在して実装される半導体チップを備えた半導体装置の
製造方法であって、配線基板の一表面上に半導体チップ
を載置し、前記配線基板の一表面に配置された電極パッ
ドと前記半導体チップの主面に配置された外部端子との
間にバンプ電極を配置すると共に、前記配線基板の一表
面と前記半導体チップの主面との間に、前記バンプ電極
の融点に比べて高い融点を有する金属材で形成され、か
つ前記バンプ電極の高さに比べて同一又はそれよりも若
干低い高さに設定された支持バンプを配置する工程と、
前記バンプ電極を溶融し、このバンプ電極で前記配線基
板の電極パッドと前記半導体チップの外部端子とを固着
する工程を備える。前記支持バンプは、前記半導体チッ
プの主面に配置されたパッドの表面又は前記配線基板の
一表面に配置されたパッドの表面に固着されている。
【００１９】上述した手段（１）によれば、支持バンプ
はバンプ電極の融点に比べて高い融点を有する金属材で
形成されているので、支持バンプを溶融することなく、
バンプ電極を溶融することができる。従って、実装基板
の実装面上にバンプ電極を介在して半導体装置を実装す
る実装時において、半導体装置を支持バンプで支持しな
がらバンプ電極を溶融することができるので、半導体装
置の重量が増加していても、バンプ電極が支持バンプの
高さ以下に押し潰されることはない。この結果、バンプ
電極の横方向の幅の増加を抑制でき、バンプ電極間での
短絡を防止できるので、半導体装置の実装時における電
気的信頼性を高めることができる。
【００２０】また、バンプ電極の縦方向の高さを確保で
きるので、実装基板と半導体装置の配線基板との熱膨張
係数の差に起因するバンプ電極の破損を抑制できる。こ
の結果、半導体装置の熱に対する信頼性を高めることが
できる。
【００２１】また、支持バンプを溶融することなく、バ
ンプ電極を溶融することができるので、半導体装置を実
装した後のバンプ電極の縦方向の高さを支持バンプの縦
方向の高さで制御することができる。
【００２２】上述した手段（２）によれば、支持バンプ
はバンプ電極の融点に比べて高い融点を有する金属材で
形成されているので、支持バンプを溶融することなく、
バンプ電極を溶融することができる。従って、半導体チ
ップを支持バンプで支持しながらバンプ電極を溶融する
ことができるので、半導体チップの重量が増加していて
も、バンプ電極が支持バンプの高さ以下に押し潰される
ことはない。この結果、バンプ電極の横方向の幅の増加
を抑制でき、バンプ電極間での短絡を防止できるので、
半導体装置の製造プロセスにおける歩留まりを高めるこ
とができる。
【００２３】また、バンプ電極の縦方向の高さを確保で
きるので、配線基板と半導体チップとの熱膨張係数の差
に起因するバンプ電極の破損を抑制できる。この結果、
半導体装置の熱に対する信頼性を高めることができる。
【００２４】また、支持バンプを溶融することなく、バ
ンプ電極を溶融することができるので、半導体チップを
実装した後のバンプ電極の縦方向の高さを支持バンプの
縦方向の高さで制御することができる。
【００２５】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
【００２６】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【００２７】（実施形態１）本発明の実施形態１である
半導体装置の概略構成を図１(断面図)に示す。
【００２８】図１に示すように、半導体装置は、配線基
板１の実装面上に半導体チップ２を実装している。半導
体チップ２は、配線基板１の実装面に接着層(図示せず)
を介在して固着されている。
【００２９】前記配線基板１の平面形状は例えば方形状
で形成されている。この配線基板１は、例えば、窒化ア
ルミニウム又はムライトからなるセラミックス基板で構
成されている。この場合の配線基板１は、１０００
［℃］以上の耐熱温度を有し、３．７〜４．１×１０~6
［１／℃］程度の熱膨張係数を有する。
【００３０】前記配線基板１の実装面には電極パッド１
Ａが複数個配置され、また、配線基板１の実装面と対向
するその裏面には電極パッド１Ｂが複数個配置されてい
る。この電極パッド１Ａ、電極パッド１Ｂの夫々は、配
線基板１の配線を介して電気的に接続されている。な
お、複数個の電極パッド１Ｂの夫々は、これに限定され
ないが、例えば、配線基板１の裏面の中央領域を除くそ
の周辺領域において行列状に配置されている。
【００３１】前記半導体チップ２の平面形状は例えば方
形状で形成されている。半導体チップ２は、例えば、単
結晶珪素からなる半導体基板及びその主面(素子形成面)
上に形成された配線層を主体とする構造で構成されてい
る。この場合の半導体チップ１は、３．５×１０~6［１
／℃］程度の熱膨張係数を有する。
【００３２】前記半導体チップ２には、論理回路システ
ム、記憶回路システム、或はそれらの混合回路システム
が塔載されている。また、半導体チップ２の主面には外
部端子２Ａが複数個配置されている。この複数個の外部
端子２Ａの夫々は、これに限定されないが、例えば、半
導体基板の主面上に形成された配線層のうち、最上層の
配線層に形成され、アルミニウム(Ａｌ)膜又はアルミニ
ウム合金膜で形成されている。
【００３３】前記複数個の外部端子２Ａの夫々は、配線
基板１の実装面に配置された複数個の電極パッド１Ａの
夫々にボンディングワイヤ３を介して電気的に接続され
ている。つまり、本実施形態の半導体装置は、配線基板
１の一表面上にフェイスアップ方式で半導体チップ２を
実装している。ボンディングワイヤ３としては、例え
ば、金(Ａｕ)ワイヤ、銅(Ｃｕ)ワイヤ、アルミニウム
(Ａｌ)ワイヤ、或は金属ワイヤの表面に絶縁性樹脂を被
覆した被覆ワイヤ等を用いる。
【００３４】前記半導体チップ２、ボンディングワイヤ
３等は、例えばトランスファモールド法に基づいて形成
された樹脂封止体４で封止されている。この樹脂封止体
４は、低応力化を図る目的として、例えば、フェノール
系硬化剤、シリコーンゴム及びフィラーが添加されたエ
ポキシ系の熱硬化性樹脂で形成されている。
【００３５】前記配線基板１の裏面上には、例えば、球
形状で形成されたバンプ電極７が複数個配置されてい
る。この複数個のバンプ電極７の夫々は、配線基板１の
裏面に配置された複数個の電極パッド１Ｂの夫々の表面
に固着されている。つまり、本実施形態の半導体装置
は、配線基板１の一表面上に球形状のバンプ電極７を複
数個配置したＢＧＡ構造で構成されている。
【００３６】前記バンプ電極７は、例えば、１８３
［℃］程度の融点(共晶温度)を有する３７［重量％］Ｐ
ｂ−６３［重量％］Ｓｎ組成(共晶組成)の金属材で形成
されている。
【００３７】前記配線基板１の裏面上には、例えば、球
形状で形成された支持バンプ６が配置されている。この
支持バンプ６は、配線基板１の裏面に配置されたパッド
１Ｃの表面に固着されている。支持バンプ６はバンプ電
極７の融点に比べて高い融点を有する金属材で形成され
ている。例えば、支持バンプ６は、２８０［℃］程度の
融点を有する８０［重量％］Ｐｂ−２０［重量％］Ｓｎ
組成の金属材で形成されている。この金属材からなる支
持バンプ６は、加工性及び熱に対する信頼性が高い。
【００３８】前記電極パッド１Ｂ、パッド１Ｃの夫々の
平面形状は、例えば円形状で形成されている。電極パッ
ド１Ｂは、バンプ電極７との高い濡れ性を確保するた
め、例えば下地金属膜で形成されている。また、パッド
１Ｃは、支持バンプ６との高い濡れ性を確保するため、
例えば下金属膜で形成されている。これらの下地金属膜
は、この構造に限定されないが、例えば、Ｃｒ膜、Ｃｕ
膜、Ａｕ膜の夫々を順次積層した積層構造で構成されて
いる。
【００３９】前記バンプ電極７の固着は、これに限定さ
れないが、例えば、電極パッド１Ｂの表面上にガラスマ
スクを用いたボール供給法でバンプ電極７を供給した
後、所定の温度でバンプ電極７を溶融することにより行
なわれる。図２（図１の要部拡大断面図）に示すよう
に、電極パッド１Ｂの表面に固着されたバンプ電極７の
縦方向の高さ(電極パッド１Ｂの表面から最上部までの
距離)Ｈは、電極パッド１Ｂの表面に供給された時の高
さ、即ち溶融する前の高さに比べて若干低くなる。その
理由は、バンプ電極７の一部が電極パッド１Ｂの表面に
対して濡れ拡がるためである。
【００４０】前記支持バンプ６の固着は、これに限定さ
れないが、例えば、パッド１Ｃの表面上にガラスマスク
を用いたボール供給法で支持バンプ６を供給した後、所
定の温度で支持バンプ６を溶融することにより行なわれ
る。図２に示すように、パッド１Ｃの表面に固着された
支持バンプ６の高さ（パッド１Ｃの表面から最上部まで
の距離）ｈは、バンプ電極７と同様に、パッド１Ｃの表
面に供給された時の高さに比べて若干低くなる。
【００４１】前記パッド１Ｃの表面に固着された支持バ
ンプ６の縦方向の高さｈは、バンプ電極７の縦方向の高
さＨと同一又はそれよりも若干低い高さに設定されてい
る。つまり、本実施形態の半導体装置は、配線基板１の
一表面上にバンプ電極７を配置していると共に、バンプ
電極７の融点に比べて高い融点を有する金属材で形成さ
れ、かつバンプ電極７の高さに比べて同一又はそれより
も若干低い高さに設定された支持バンプ６を配置してい
る。支持バンプ６の縦方向の高さｈは、溶融する前の支
持バンプ６の体積Ｖとパッド１Ｃの半径ｂから、Ｖ＝１
／６πｈ(ｈ2＋３ｂ2)の式により容易に制御することが
できる。
【００４２】前記支持バンプ６は、実装基板の実装面上
にバンプ電極７を介在して半導体装置を実装する実装時
において、実装基板の実装面と半導体装置の配線基板１
の裏面との間に介在され、半導体装置を支持する。この
支持バンプ６は、半導体装置を平行に支持するため、こ
れに限定されないが、例えば、図３（配線基板の裏面の
平面図）に示すように、配線基板１の各辺毎に設けられ
ている。
【００４３】前記樹脂封止体４の上面には、半導体チッ
プ２に塔載された回路システムの動作で発生する動作熱
を外部に放出する放熱効率を高めるため、フィン構造の
ヒートシンク(放熱部材)９が設けられている。
【００４４】次に、前記半導体装置の製造方法につい
て、図４及び図５（製造方法を説明するための断面図）
を用いて説明する。
【００４５】まず、配線基板１の実装面上にフェイスア
ップ方式で半導体チップ２を実装する。半導体チップ２
は、配線基板１の実装面上に接着層を介在して固着され
る。
【００４６】次に、前記配線基板１の実装面に配置され
た電極パッド１Ａと半導体チップ２の主面に配置された
外部端子２Ａとをボンディングワイヤ３で接続する。
【００４７】次に、前記半導体チップ２、ボンディング
ワイヤ３等を樹脂封止体４で封止する。樹脂封止体４は
例えばトランスファモールド法で形成される。
【００４８】次に、前記配線基板１の実装面と対向する
その裏面に配置されたパッド１Ｃの表面上に、ガラスマ
スクを用いたボール供給法で支持バンプ６を供給する。
支持バンプ６は、例えば、２８０［℃］程度の融点を有
する８０［重量％］Ｐｂ−２０［重量％］Ｓｎ組成の金
属材で形成されている。
【００４９】次に、前記支持バンプ６を溶融し、図４に
示すように、配線基板１の裏面に配置されたパッド１Ｃ
の表面に支持バンプ６を固着する。支持バンプ６の溶融
は、例えば２９０［℃］程度の温度雰囲気中で行う。こ
の工程において、支持バンプ６の一部がパッド１Ｃの表
面に対して濡れ拡がるため、溶融する前と溶融した後で
は支持バンプ６の縦方向の高さは変動するが、溶融した
後の支持バンプ６の高さｈは前述の式により容易に制御
することができる。なお、支持バンプ６の縦方向方の高
さｈは、後述するバンプ電極７の縦方向の高さに比ベて
同一又はそれよりも若干低い高さに設定される。
【００５０】次に、前記配線基板１の裏面に配置された
電極パッド１Ｂの表面上に、ガラスマスクを用いたボー
ル供給法でバンプ電極７を供給する。バンプ電極７は、
例えば、１８３［℃］程度の融点(共晶温度)を有する３
７［重量％］Ｐｂ−６３［重量％］Ｓｎ組成(共晶組成)
の金属材で形成されている。
【００５１】次に、前記バンプ電極７を溶融し、図５に
示すように、配線基板１の裏面に配置された電極パッド
１Ｂの表面にバンプ電極７を固着する。バンプ電極７の
溶融は例えば１９０［℃］程度の温度雰囲気中で行う。
この工程において、バンプ電極７の一部が電極パッド１
Ｂの表面に対して濡れ拡がるため、溶融する前と溶融し
た後ではバンプ電極７の縦方向の高さは変動するが、溶
融した後のバンプ電極７の高さＨは、前述の式により容
易に制御することができる。なお、この工程において、
支持バンプ６はバンプ電極７に比べて高い融点を有する
金属材で形成されているので、バンプ電極７の溶融によ
って支持バンプ６が溶融されることはない。この工程に
より、配線基板１の裏面、即ち配線基板１の一表面上
に、バンプ電極７が配置されると共に、バンプ電極７の
融点に比べて高い融点を有する金属材で形成され、かつ
バンプ電極７の縦方向の高さに比べて同一又はそれより
も若干低い高さに設定された支持バンプ６が配置され
る。
【００５２】次に、前記樹脂封止体４の上部にヒートシ
ンク９を固着することにより、図１に示す半導体装置が
完成する。この後、半導体装置は、製品として出荷され
る。製品として出荷された半導体装置は実装基板の実装
面上に実装される。
【００５３】次に、前記半導体装置の実装方法につい
て、図６及び図７（実装方法を説明するための断面図）
を用いて説明する。
【００５４】まず、実装基板２０の実装面上に半導体装
置を載置し、図６に示すように、実装基板２０の実装面
に配置された電極パッド２０Ａの表面と半導体装置の配
線基板１の裏面に配置された電極パッド１Ｂの表面との
間にバンプ電極７を配置すると共に、実装基板２０の実
装面と半導体装置の配線基板１の裏面との間に、バンプ
電極７の融点に比べて高い融点を有する金属材で形成さ
れ、かつバンプ電極７の高さに比べて同一又はそれより
も若干低い高さに設定された支持バンプ６を配置する。
実装基板２０は、例えば、ガラス繊維にエポキシ樹脂又
はポリイミド樹脂を含浸させた樹脂基板からなるプリン
ト配線基板で構成されている。この場合の実装基板２０
は、２６０［℃］×６０〜１２０［秒］程度の耐熱温度
を有し、１４〜１８×１０~6［１／℃］程度の熱膨張係
数を有する。また、電極パッド２０Ａは、バンプ電極７
との高い濡れ性を確保するため、例えば下地金属膜で形
成されている。この下地金属膜は、この構造に限定され
ないが、例えば、Ｃｒ膜、Ｃｕ膜、Ａｕ膜の夫々を順次
積層した積層構造で構成されている。なお、本実施形態
において、バンプ電極７は配線基板１の裏面に配置され
た電極パッド１Ｂの表面に固着されており、支持バンプ
６は配線基板１の裏面に配置されたパッド１Ｃの表面に
固着されている。
【００５５】次に、前記バンプ電極７を溶融し、このバ
ンプ電極７で、図７に示すように、実装基板２０の実装
面の電極パッド２０Ａと半導体装置の配線基板１の裏面
の電極パッド１Ｂとを固着する。バンプ電極７の溶融
は、例えば１９０［℃］程度の温度雰囲気中で行う。こ
の工程において、支持バンプ６はバンプ電極７に比べて
高い融点を有する金属材で形成されているので、支持バ
ンプ６を溶融することなく、バンプ電極７を溶融するこ
とができる。従って、半導体装置を支持バンプ６で支持
しながらバンプ電極７を溶融することができるので、半
導体装置の重量が増加していても、バンプ電極７が支持
バンプ６の高さ以下に押し潰されることはない。この工
程により、半導体装置は実装基板２０の実装面上にバン
プ電極７を介在して実装される。
【００５６】このように、本実施形態によれば、以下の
作用効果が得られる。
【００５７】配線基板１の一表面上にバンプ電極７が配
置された半導体装置であって、前記配線基板１の一表面
上に、前記バンプ電極７の融点に比べて高い融点を有す
る金属材で形成され、かつ前記バンプ電極７の高さに比
べて同一又はそれよりも若干低い高さに設定された支持
バンプ６を配置する。この構成により、支持バンプ６は
バンプ電極７の融点に比べて高い融点を有する金属材で
形成されているので、支持バンプ６を溶融することな
く、バンプ電極７を溶融することができる。従って、実
装基板２０の実装面上にバンプ電極７を介在して半導体
装置を実装する実装時において、半導体装置を支持バン
プ６で支持しながらバンプ電極７を溶融することができ
るので、半導体装置の重量が増加していても、バンプ電
極７が支持バンプ６の高さ以下に押し潰されることな
い。この結果、バンプ電極７の横方向の幅の増加を抑制
でき、バンプ電極７間での短絡を防止できるので、半導
体装置の実装時における電気的信頼性を高めることがで
きる。
【００５８】また、バンプ電極７の縦方向の高さを確保
できるので、実装基板２０と半導体装置の配線基板１と
の熱膨張係数の差に起因するバンプ電極７の破損を抑制
することができる。この結果、半導体装置の熱に対する
信頼性を高めることができる。特に、配線基板１をセラ
ミックス基板で構成した場合、実装基板２０との熱膨張
係数の差が拡大するので、熱膨張係数の差に起因するバ
ンプ電極７の破損を抑制することは重要である。
【００５９】また、支持バンプ６を溶融することなく、
バンプ電極７を溶融することができるので、半導体装置
を実装した後のバンプ電極７の縦方向の高さを支持バン
プ６の縦方向の高さで制御することができる。
【００６０】なお、実装基板２０の実装面上にバンプ電
極７を介在して半導体装置を実装する実装時において、
図８(断面図)に示すように、支持バンプ６は、実装基板
２０の実装面に配置されたパッド２０Ｂの表面に固着し
ておいてもよい。この場合においても、前述の実施形態
と同様の効果が得られる。
【００６１】また、図９(断面図)に示すように、支持バ
ンプ６は、半導体装置の配線基板１の一表面に配置され
たパッド１Ｃの表面に、バンプ電極７の融点と同一の融
点を有する金属材で形成された接着層１０を介在して固
着してもよい。この場合、支持バンプ６を溶融すること
なく、パッド１Ｃの表面に固着することができると共
に、バンプ電極７を溶融した時に接着層１０も一緒に溶
融され、バッド１Ｃの表面に支持バンプ６を完全に密着
することができるので、半導体装置を実装した後のバン
プ電極７の縦方向の高さを高精度に制御することができ
る。
【００６２】また、実装基板２０の実装面上にバンプ電
極７を介在して半導体装置を実装する実装時において、
図示していないが、支持バンプ６は、実装基板２０の実
装面に配置されたパッド２０Ｂの表面に、バンプ電極７
の融点と同一の融点を有する金属材で形成された接着層
１０を介在して固着してもよい。この場合においても、
半導体装置を実装した後のバンプ電極７の縦方向の高さ
を高精度に制御することができる。
【００６３】（実施形態２）本発明の実施形態２である
半導体装置の概略構成を図１０(断面図)に示す。
【００６４】図１０に示すように、半導体装置は、配線
基板１、ヒートスプレッダ（熱拡散部材）１０及び封止
用キャップ１１で形成されたキャビティ内に半導体チッ
プ２を塔載している。半導体チップ２はヒートスプレッ
ダ１０に接着層(図示せず)を介在して固着されている。
ヒートスプレッダ１０は配線基板１に接着層１３を介在
して固着されている。封止用キャップ１１は配線基板１
に接着層(図示せず)を介在して固着されている。
【００６５】前記半導体チップ２は、配線基板１の凹部
内に充填された封止樹脂１２で封止されている。半導体
チップ２の外部端子２Ａはボンディングワイヤ３を介し
て配線基板１の凹部内に配置された電極パッド１Ａと電
気的に接続されている。
【００６６】前記配線基板１の平面形状は方形状で形成
されている。この配線基板１は、例えば、窒化アルミニ
ウム又はムライトからなるセラミックス基板で構成され
ている。
【００６７】前記配線基板１の一表面には電極パッド１
Ｂが複数個配置されている。この電極パッド１Ｂの表面
には、例えば、球形状に形成されたバンプ電極７が固着
されている。バンプ電極７は、例えば、１８３［℃］程
度の融点(共晶温度)を有する３７［重量％］Ｐｂ−６３
［重量％］Ｓｎ組成(共晶組成)の金属材で形成されてい
る。
【００６８】前記配線基板１の一表面にはパッド１Ｃが
配置されている。このパッド１Ｃは、詳細に図示してい
ないが、配線基板１の各辺毎に配置されている。
【００６９】前記パッド１Ｃの表面には、バンプ電極７
の融点に比べて高い融点を有する金属材で形成された支
持バンプ６が固着されている。例えば、支持バンプ６
は、２８０［℃］程度の融点を有する８０［重量％］Ｐ
ｂ−２０［重量％］Ｓｎ組成の金属材で形成されてい
る。支持バンプ６の縦方向の高さｈは、バンプ電極７の
縦方向の高さＨに比べて同一又はそれよりも若干低い高
さに設定されている。つまり、本実施形態の半導体装置
は、配線基板１の一表面上に、バンプ電極７を配置して
いると共に、バンプ電極７の融点に比べて高い融点を有
する金属材で形成され、かつバンプ電極７の高さに比べ
て同一又はそれよりも若干低い高さに設定された支持バ
ンプ６を配置している。
【００７０】このように、配線基板１の一表面上にバン
プ電極７が配置された半導体装置であって、前記配線基
板１の一表面上に、バンプ電極７の融点に比べて高い融
点を有する金属材で形成され、かつバンプ電極７の高さ
に比べて同一又はそれよりも若干低い高さに設定された
支持バンプ６を配置することにより、前述の実施形態１
と同様の効果が得られる。
【００７１】（実施形態３）本発明の実施形態３である
半導体装置の概略構成を図１１(断面図)に示す。
【００７２】図１１に示すように、半導体装置は、配線
基板１の実装面上に半導体チップ２を実装している。
【００７３】前記配線基板１の平面形状は例えば方形状
で形成されている。この配線基板１は例えばガラス繊維
にエポキシ樹脂又はポリイミド樹脂を含浸させた樹脂基
板で構成されている。この場合の配線基板１は、２６０
［℃］×６０〜１２０［秒］程度の耐熱温度を有し、１
４〜１８×１０~6［１／℃］程度の熱膨張係数を有す
る。
【００７４】前記配線基板１の実装面には電極パッド１
Ａが複数個配置され、また、配線基板１の実装面と対向
するその裏面には電極パッド１Ｂが複数個配置されてい
る。この電極パッド１Ａ、電極パッド１Ｂの夫々は、配
線基板１の配線を介して電気的に接続されている。
【００７５】前記半導体チップ２の平面形状は例えば方
形状で形成されている。この半導体チップ２は、例え
ば、単結晶珪素からなる半導体基板及びその主面(素子
形成面)上に形成された配線層を主体とする構造で構成
されている。
【００７６】前記半導体チップ２には、論理回路システ
ム、記憶回路システム、或はそれらの混合回路システム
が塔載されている。また、半導体チップ２の主面には外
部端子２Ａが複数個配置されている。この複数個の外部
端子２Ａの夫々は、これに限定されないが、例えば、半
導体基板の主面上に形成された配線層のうち、最上層の
配線層に形成された複数個の内部端子の夫々の表面上に
形成されている。内部端子は、例えばアルミニウム膜又
はアルミニウム合金膜で形成されている。
【００７７】前記複数個の外部端子２Ａの夫々は、配線
基板１の実装面に配置された複数個の電極パッド１Ａの
夫々にバンプ電極１５を介在して電気的にかつ機械的に
接続されている。つまり、本実施形態の半導体装置は、
配線基板１の一表面(実装面)上にバンプ電極１５を介在
して実装される半導体チップ２を備えている。バンプ電
極１５は、例えば、２３２［℃］程度の融点を有する９
７［重量％］Ｓｎ−３［重量％］Ａｇ組成の金属材で形
成されている。
【００７８】前記半導体チップ２の主面にはパッド２Ｂ
が配置されている。このパッド２Ｂの表面には支持バン
プ１６が固着されている。支持バンプ１６は、バンプ電
極１５の融点に比べて高い融点を有する金属材で形成さ
れている。例えば、支持バンプ１６は、３００［℃］程
度の融点を有する９０［重量％］Ｐｂ−１０［重量％］
Ｓｎ組成の金属材で形成されている。この金属材からな
る支持バンプ１６は加工性及び熱に対する信頼性が高
い。
【００７９】前記支持バンプ１６は、配線基板１の実装
面上にバンプ電極１５を介在して半導体チップ２を実装
する実装時において、配線基板１の実装面と半導体チッ
プ２の主面との間に介在され、半導体チップ２を支持す
る。この支持バンプ１６は、半導体チップ２を平行に支
持するため、これに限定されないが、例えば、半導体チ
ップ２の４つの角部の夫々に設けられている。
【００８０】前記外部端子２Ａ、パッド２Ｂの夫々の平
面形状は例えば円形状で形成されている。外部端子２Ａ
は、バンプ電極１５との高い濡れ性を確保するため、例
えば下地金属膜で形成されている。また、パッド２Ｂ
は、支持バンプ１６との高い濡れ性を確保するため、例
えば下地金属膜で形成されている。これらの下地金属膜
は、この構造に限定されないが、例えば、Ｃｒ膜、Ｃｕ
膜、Ａｕ膜の夫々を順次積層した積層構造で構成されて
いる。
【００８１】前記支持バンプ１６は、これに限定されな
いが、例えば、パッド２Ｂの表面上にＰｂ膜及びＳｎ膜
からなる積層体をリフトオフ法で形成した後、この積層
体にウエットバック処理を施すことにより形成される。
また、前記バンプ電極１５は、これに限定されないが、
例えば、電極パッド２Ａの表面上にＰｂ膜及びＡｇ膜か
らなる積層体をリフトオフ法で形成した後、この積層体
にウエットバック処理を施すことにより形成される。な
お、支持バンプ１６及びバンプ電極１５の形成は、半導
体ウエーハを複数個の半導体チップに分割する前、即ち
ウエーハ状態において行なわれる。また、バンプ電極１
５の形成は、支持バンプ１６を形成した後に行なわれ
る。
【００８２】前記配線基板１と半導体チップ２との間の
間隙領域には樹脂５が充填されている。樹脂５は、例え
ば、シリカ充填剤、硬化促進剤、カップリング剤等を添
加したエポキシ系の熱硬化樹脂で形成されている。この
ように、配線基板１と半導体チップ２との間の間隙領域
に樹脂５を充填することにより、バンプ電極１５の機械
的強度を樹脂５の機械的強度で補うことができるので、
配線基板１と半導体チップ２との熱膨張係数の差に起因
するバンプ電極１５の破損を抑制することができる。
【００８３】前記配線基板１の裏面上には、例えば、球
形状で形成されたバンプ電極７が複数個配置されてい
る。この複数個のバンプ電極７の夫々は、配線基板１の
裏面に配置された複数個の電極パッド１Ｂの夫々の表面
に固着されている。つまり、本実施形態の半導体装置
は、配線基板１の一表面(裏面)上に球形状のバンプ電極
７を複数個配置したＢＧＡ構造で構成されている。
【００８４】前記バンプ電極７は、例えば、１８３
［℃］程度の融点(共晶温度)を有する３７［重量％］Ｐ
ｂ−６３［重量％］Ｓｎ組成(共晶組成)の金属材で形成
されている。
【００８５】前記配線基板１の裏面上には、例えば、球
形状で形成された支持バンプ６が配置されている。この
支持バンプ６は、配線基板１の裏面に配置されたパッド
１Ｃの表面に固着されている。支持バンプ６は、バンプ
電極１５の融点に比べて低く、バンプ電極７の融点に比
べて高い融点を有する金属材で形成されている。例え
ば、支持バンプ６は、２１４［℃］程度の融点を有する
１０［重量％］Ｐｂ−９０［重量％］Ｓｎ組成の金属材
で形成されている。
【００８６】前記電極パッド１Ｂ、パッド１Ｃの夫々の
平面形状は例えば円形状で形成されている。電極パッド
１Ｂは、バンプ電極７との高い濡れ性を確保するため、
例えば下地金属膜で形成されている。また、パッド１Ｃ
は、支持バンプ６との高い濡れ性を確保するため、例え
ば下金属膜で形成されている。これらの下地金属膜は、
この構造に限定されないが、例えば、Ｃｒ膜、Ｃｕ膜、
Ａｕ膜の夫々を順次積層した積層構造で構成されてい
る。
【００８７】前記バンプ電極７の固着は、これに限定さ
れないが、例えば、電極パッド１Ｂの表面上にガラスマ
スクを用いたボール供給法でバンプ電極７を供給した
後、所定の温度でバンプ電極７を溶融することにより行
なわれる。
【００８８】前記支持バンプ６の固着は、これに限定さ
れないが、例えば、パッド１Ｃの表面上にガラスマスク
を用いたボール供給法で支持バンプ６を供給した後、所
定の温度で支持バンプ６を溶融することにより行なわれ
る。
【００８９】前記パッド１Ｃの表面に固着された支持バ
ンプ６の縦方向の高さｈは、バンプ電極７の縦方向の高
さＨと同一又はそれよりも若干低い高さに設定されてい
る。つまり、本実施形態の半導体装置は、配線基板１の
一表面(裏面)上に、バンプ電極７を配置していると共
に、バンプ電極１５の融点に比べて低く、バンプ電極７
の融点に比べて高い融点を有する金属材で形成され、か
つバンプ電極７の高さに比べて同一又はそれよりも低い
高さに設定された支持バンプ６を配置している。
【００９０】前記支持バンプ６は、実装基板の実装面上
にバンプ電極７を介在して半導体装置を実装する実装時
において、実装基板の実装面と半導体装置の配線基板１
の裏面との間に介在され、半導体装置を支持する。この
支持バンプ６は、半導体装置を平行に支持するため、こ
れに限定されないが、例えば、配線基板１の各辺毎に設
けられている。
【００９１】前記半導体チップ２の主面と対向するその
裏面には、半導体チップ２に塔載された回路システムの
動作で発生する動作熱を外部に放出する放熱効率を高め
るため、フィン構造のヒートシンク(放熱部材)９が設け
られている。このヒートシンク９は、半導体チップ２の
裏面に接着層８を介在して固着されている。
【００９２】次に、前記半導体装置の製造方法を図１２
乃至図１５（製造方法を説明するための断面図）を用い
て説明する。
【００９３】まず、配線基板１の実装面上に半導体チッ
プ２を載置し、図１２に示すように、配線基板１の実装
面に配置された電極パッド１Ａの表面と半導体チップ２
の主面に配置された外部端子２Ａの表面との間にバンプ
電極１５を配置すると共に、配線基板１の実装面と半導
体チップ２の主面との間に、バンプ電極１５の融点に比
べて高い融点を有する金属材で形成され、かつバンプ電
極１５の高さに比べて同一又はそれよりも若干低い高さ
に設定された支持バンプ１６を配置する。本実施形態に
おいて、バンプ電極１５は半導体チップ２の主面の外部
端子２Ａの表面に固着されており、支持バンプ１６は半
導体チップ２の主面のパッド２Ｂの表面に固着されてい
る。
【００９４】次に、前記バンプ電極１５を溶融し、この
バンプ電極１５で、図１３に示すように、配線基板１の
実装面の電極パッド１Ａと半導体チップ２の主面の外部
端子１Ａとを固着する。バンプ電極１５の溶融は、例え
ば２４０［℃］程度の温度雰囲気中で行う。この工程に
おいて、支持バンプ１６はバンプ電極１５の融点に比べ
て高い融点を有する金属材で形成されているので、支持
バンプ１６を溶融することなく、バンプ電極１６を溶融
することができる。従って、半導体チップ２を支持バン
プ１６で支持しながらバンプ電極１５を溶融することが
できるので、半導体チップ２の重量が増加していても、
バンプ電極１５が支持バンプ１６の高さ以下に押し潰さ
れることはい。この工程により、半導体チップ１は、配
線基板１の実装面上にバンプ電極１２を介在して実装さ
れる。
【００９５】次に、前記配線基板１と半導体チップ２と
の間の間隙領域に液状の樹脂５を充填する。液状の樹脂
５は、例えば、シリカ充填剤、硬化促進剤、カップリン
グ剤等を添加したエポキシ系熱硬化樹脂で形成されてい
る。
【００９６】次に、熱処理を施し、前記配線基板１と半
導体チップ２との間の間隙領域に充填された液状の樹脂
５を硬化させる。
【００９７】次に、前記配線基板１の実装面と対向する
その裏面に配置されたパッド１Ｃの表面上に、ガラスマ
スクを用いたボール供給法で支持バンプ６を供給する。
支持バンプ６は、例えば、２１４［℃］程度の融点を有
する１０［重量％］Ｐｂ−９０［重量％］Ｓｎ組成の金
属材で形成されている。
【００９８】次に、前記支持バンプ６を溶融し、図１４
に示すように、配線基板１の裏面のパッド１Ｃの表面に
支持バンプ６を固着する。支持バンプ６の溶融は、例え
ば２２０［℃］程度の温度雰囲気中で行う。この工程に
おいて、支持バンプ６の一部がパッド１Ｃの表面に対し
て濡れ拡がるため、溶融する前と溶融した後では支持バ
ンプ６の縦方向の高さは変動するが、溶融した後の支持
バンプ６の高さは、前述の式により容易に制御すること
ができる。また、支持バンプ６は、バンプ電極１５の融
点に比べて低い融点を有する金属材で形成されているの
で、バンプ電極１５を溶融することなく、配線基板１の
裏面に配置されたパッド１Ｃの表面に支持バンプ６を固
着することができる。なお、支持バンプ６の高さは、後
述するバンプ電極７の縦方向の高さに比べて同一又はそ
れよりも若干低い高さに設定される。
【００９９】次に、前記配線基板１の裏面に配置された
電極パッド１Ｂの表面上に、ガラスマスクを用いたボー
ル供給法でバンプ電極７を供給する。バンプ電極７は、
例えば、１８３［℃］程度の融点(共晶温度)を有する３
７［重量％］Ｐｂ−６３［重量％］Ｓｎ組成(共晶組成)
の金属材で形成されている。
【０１００】次に、前記バンプ電極７を溶融し、図１５
に示すように、配線基板１の裏面の電極パッド１Ｂの表
面にバンプ電極７を固着する。バンプ電極７の溶融は、
例えば１９０［℃］程度の温度雰囲気中で行う。この工
程において、バンプ電極７の一部が電極バッド１Ｂの表
面に対して濡れ拡がるため、溶融する前と溶融した後で
はバンプ電極７の縦方向の高さは変動するが、溶融した
後のバンプ電極７の高さは、前述の式により容易に制御
することができる。なお、この工程において、支持バン
プ６はバンプ電極７に比べて高い融点を有する金属材で
形成されているので、バンプ電極７の溶融によって支持
バンプ６が溶融されることはない。この工程により、配
線基板１の裏面上に、バンプ電極７が配置されると共
に、バンプ電極１２の融点に比べて低く、バンプ電極７
の融点に比べて高い融点を有する金属材で形成され、か
つバンプ電極７の高さに比べて同一又はそれよりも若干
低い高さに設定された支持バンプ６が配置される。
【０１０１】次に、前記半導体チップ２の主面と対向す
るその裏面に接着層８を介在してヒートシンク９を固着
することにより、図１１に示す半導体装置が完成する。
この後、半導体装置は、製品として出荷される。製品と
して出荷された半導体装置は、実装基板の実装面上にバ
ンプ電極７を介在して実装される。
【０１０２】次に、前記半導体装置の実装方法につい
て、図１６及び図１７（実装方法を説明するための断面
図）を用いて説明する。
【０１０３】まず、実装基板２０の実装面上に半導体装
置を載置し、図１６に示すように、実装基板２０の実装
面に配置された電極パッド２０Ａの表面と半導体装置の
配線基板１の裏面に配置された電極パッド１Ｂとの間に
バンプ電極７を配置すると共に、実装基板２０の実装面
と半導体装置の配線基板１の裏面との間に、バンプ電極
１５の融点に比べて低く、バンプ電極７の融点に比べて
高い融点を有する金属材で形成され、かつバンプ電極７
の高さに比べて同一又はそれよりも若干低い高さに設定
された支持バンプ６を配置する。本実施形態において、
バンプ電極７は配線基板１の裏面の電極パッド１Ｂの表
面に固着されており、また、支持バンプ６は配線基板１
の裏面のパッド１Ｃの表面に固着されている。
【０１０４】次に、前記バンプ電極７を溶融し、このバ
ンプ電極７で、図１７に示すように、実装基板２０の実
装面の電極パッド２０Ａと半導体装置の配線基板１の裏
面の電極パッド１Ｂとを固着する。バンプ電極７の溶融
は、例えば１９０［℃］程度の温度雰囲気中で行う。こ
の工程において、支持バンプ６はバンプ電極７の融点に
比べて高い融点を有する金属材で形成されているので、
支持バンプ６を溶融することなく、バンプ電極７を溶融
することができる。従って、半導体装置を支持バンプ６
で支持しながらバンプ電極７を溶融することができるの
で、半導体装置の重量が増加していても、バンプ電極７
が支持バンプ６の高さ以下に押し潰されることはない。
また、支持バンプ６は、バンプ電極１５の融点に比べて
低く、バンプ電極７の融点に比べて高い融点を有する金
属材で形成されているので、バンプ電極１５を溶融する
ことなく、半導体装置を支持バンプ６で支持しながらバ
ンプ電極７を溶融することができる。この工程により、
半導体装置は実装基板２０の実装面上にバンプ電極７を
介在して実装される。
【０１０５】このように、本実施形態によれば、以下の
作用効果が得られる。
【０１０６】（１）配線基板１の実装面上にバンプ電極
１５を介在して半導体チップ２が実装され、前記配線基
板１の実装面と対向する裏面上にバンプ電極７が配置さ
れた半導体装置であって、前記配線基板１の裏面上に、
前記バンプ電極１５の融点に比べて低く、前記バンプ電
極７の融点に比べて高い融点を有する金属材で形成さ
れ、かつ前記バンプ電極７の高さに比べて同一又はそれ
よりも若干低い高さに設定された支持バンプ６を配置す
る。この構成により、前述の実施形態１と同様の効果が
得られると共に、支持バンプ６は、バンプ電極１５の融
点に比べて低く、バンプ電極７の融点に比べて高い融点
を有する金属材で形成されているので、バンプ電極１５
を溶融することなく、半導体装置を支持バンプ６で支持
しながらバンプ電極７を溶融することができる。
【０１０７】また、支持バンプ６は、バンプ電極１５の
融点に比べて低い融点を有する金属材で形成されている
ので、半導体装置の製造プロセスにおいて、バンプ電極
１５を溶融することなく、配線基板１の裏面に配置され
たパッド１Ｃの表面に支持バンプ６を固着することがで
きる。
【０１０８】（２）配線基板１の一表面上にバンプ電極
１５を介在して実装される半導体チップ２を備えた半導
体装置の製造方法であって、配線基板１の一表面上に半
導体チップ２を載置し、前記配線基板１の一表面に配置
された電極パッド１Ａと前記半導体チップ２の主面に配
置された外部端子２Ａとの間にバンプ電極１５を配置す
ると共に、前記配線基板１の一表面と前記半導体チップ
２の主面との間に、前記バンプ電極１５の融点に比べて
高い融点を有する金属材で形成され、かつ前記バンプ電
極１５の高さに比べて同一又はそれよりも若干低い高さ
に設定された支持バンプ１６を配置する工程と、前記バ
ンプ電極１５を溶融し、このバンプ電極１５で前記配線
基板１の電極パッド１Ａと前記半導体チップ２の外部端
子２Ａとを固着する工程を備える。これにより、支持バ
ンプ１６はバンプ電極１５の融点に比べて高い融点を有
する金属材で形成されているので、支持バンプ１６を溶
融することなく、バンプ電極１５を溶融することができ
る。従って、半導体チップ２を支持バンプ１６で支持し
ながらバンプ電極１５を溶融することができるので、半
導体チップ２の重量が増加していても、バンプ電極１５
が支持バンプ１６の高さ以下に押し潰されることはな
い。この結果、バンプ電極１５の横方向の幅の増加を抑
制でき、バンプ電極１５間での短絡を防止できるので、
半導体装置の製造プロセスにおける歩留まりを高めるこ
とができる。
【０１０９】また、バンプ電極１５の縦方向の高さを確
保できるので、配線基板１と半導体チップ２との熱膨張
係数の差に起因するバンプ電極の破損を抑制できる。こ
の結果、半導体装置の熱に対する信頼性を高めることが
できる。特に、本実施形態のように、配線基板１を樹脂
基板で構成した場合、半導体チップ２との熱膨張係数の
差は大きくなるので、熱膨張係数の差に起因するバンプ
電極１５の破損を抑制することは重要である。
【０１１０】また、支持バンプ１６を溶融することな
く、バンプ電極１５を溶融することができるので、半導
体チップ２を実装した後のバンプ電極１５の縦方向の高
さを支持バンプ１６の縦方向の高さで制御することがで
きる。
【０１１１】なお、半導体装置の製造プロセスにおい
て、図１８(要部断面図)に示すように、支持バンプ１６
は、配線基板１の一表面上に形成されたパッド１Ｄの表
面に固着しておいてもよい。この場合、支持バンプ６の
固着は、パッド１Ｄの表面上にボール供給法で支持バン
プ６を供給した後、熱処理を施すことにより行なわれ
る。この場合においても、前述の実施形態と同様の効果
が得られる。
【０１１２】また、半導体装置製造プロセスにおいて、
図１９(要部断面図)に示すように、支持バンプ１６は、
半導体チップ２の主面に形成されたパッド２Ｂの表面
に、バンプ電極１５の融点と同一の融点を有する金属材
で形成された接着層１０を介在して固着してもよい。こ
の場合、支持バンプ１６の固着は、パッド２Ｂの表面に
スクリーン印刷法でペースト状の接着層１０を印刷し、
その後、パッド２Ｂの表面上にペースト状の接着層１０
を介在してボール供給法で支持バンプ６を供給し、その
後、熱処理を施すことにより行なわれる。この場合、支
持バンプ１６を溶融することなく、パッド２Ｂの表面に
固着することができると共に、バンプ電極１５を溶融し
た時に接着層１０も一緒に溶融され、バッド２Ｂの表面
に支持バンプ１６を完全に密着することができるので、
半導体チップ２を実装した後のバンプ電極１５の縦方向
の高さを高精度に制御することができる。
【０１１３】また、半導体装置の製造プロセスにおい
て、図示していないが、支持バンプ１６は、配線基板１
の一表面に配置されたパッド１Ｄの表面に、バンプ電極
１５の融点と同一の融点を有する金属材で形成された接
着層１０を介在して固着してもよい。この場合において
も、半導体チップ２を実装した後のバンプ電極１５の縦
方向の高さを高精度に制御することができる。
【０１１４】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【０１１５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１１６】半導体装置の実装時における電気的信頼性
を高めることができる。
【０１１７】また、半導体装置の熱に対する信頼性を高
めることができる。
【０１１８】また、半導体装置の製造プロセスにおける
歩留まりを高めることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の断面図
である。
【図２】前記半導体装置の要部拡大断面図である。
【図３】前記半導体装置の配線基板の裏面(一表面)の平
面図である。
【図４】前記半導体装置の製造方法を説明するための断
面図である。
【図５】前記半導体装置の製造方法を説明するための断
面図である。
【図６】前記半導体装置の実装方法を説明するための断
面図である。
【図７】前記半導体装置の実装方法を説明するための断
面図である。
【図８】前記半導体装置の実装方法の変形例を説明する
ための断面図である。
【図９】前記半導体装置の変形例を示す要部断面図であ
る。
【図１０】本発明の実施形態２である半導体装置の断面
図である。
【図１１】本発明の実施形態３である半導体装置の断面
図である。
【図１２】前記半導体装置の製造方法を説明するための
断面図である。
【図１３】前記半導体装置の製造方法を説明するための
断面図である。
【図１４】前記半導体装置の製造方法を説明するための
断面図である。
【図１５】前記半導体装置の製造方法を説明するための
断面図である。
【図１６】前記半導体装置の実装方法を説明するための
断面図である。
【図１７】前記半導体装置の実装方法を説明するための
断面図である。
【図１８】前記半導体装置の製造方法の変形例を説明す
るための要部断面図である。
【図１９】前記半導体装置の製造方法の他の変形例を説
明するための要部断面図である。
【符号の説明】
１…ベース基板、１Ａ，１Ｂ…電極パッド、１Ｃ…パッ
ド、２…半導体チップ、２Ａ…外部端子、２Ｂ…パッ
ド、３…ボンディングワイヤ、４…樹脂封止体、５…樹
脂、６…支持バンプ、７…バンプ電極、８…接着層、９
…ヒートシンク、１０…ヒートスプレッダ、１１…封止
用キャップ、１２…樹脂、１３…接着層、１５…バンプ
電極、１６…支持バンプ、２０…実装基板、２０Ａ…電
極パッド、２０Ｂ…パッド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林田 哲哉 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 配線基板の一表面上にバンプ電極が配置
    された半導体装置であって、前記配線基板の一表面上
    に、前記バンプ電極の融点に比べて高い融点を有する金
    属材で形成され、かつ前記バンプ電極の高さに比べて同
    一又はそれよりも若干低い高さに設定された支持バンプ
    が配置されていることを特徴とする半導体装置。
  2. 【請求項２】 前記バンプ電極は前記配線基板の一表面
    に配置された電極パッドの表面に固着され、前記支持バ
    ンプは前記配線基板の一表面に配置されたパッドの表面
    に固着されていることを特徴とする請求項１に記載の半
    導体装置。
  3. 【請求項３】 前記バンプ電極は、前記配線基板の一表
    面に配置された電極パッドの表面に固着され、前記支持
    バンプは、前記配線基板の一表面に配置されたパッドの
    表面に、前記バンプ電極の融点と同一の融点を有する金
    属材で形成された接着層を介在して固着されていること
    を特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】 配線基板の実装面上に第１バンプ電極を
    介在して半導体チップが実装され、前記配線基板の実装
    面と対向する裏面上に第２バンプ電極が配置された半導
    体装置であって、前記配線基板の裏面上に、前記第１バ
    ンプ電極の融点に比べて低く、前記第２バンプ電極の融
    点に比べて高い融点を有する金属材で形成され、かつ前
    記第２バンプ電極の高さに比べて同一又はそれよりも若
    干低い高さに設定された支持バンプが配置されているこ
    とを特徴とする半導体装置。
  5. 【請求項５】 前記第２バンプ電極は前記配線基板の裏
    面に配置された電極パッドの表面に固着され、前記支持
    バンプは前記配線基板の裏面に配置されたパッドの表面
    に固着されていることを特徴とする請求項４に記載の半
    導体装置。
  6. 【請求項６】 前記第２バンプ電極は、前記配線基板の
    裏面に配置された電極パッドの表面に固着され、前記支
    持バンプは、前記配線基板の裏面に配置されたパッドの
    表面に、前記第２バンプ電極の融点と同一の融点を有す
    る金属材で形成された接着層を介在して固着されている
    ことを特徴とする請求項４に記載の半導体装置。
  7. 【請求項７】 前記半導体装置は、少なくともヒートス
    プレッダ又はヒートシンクを備えていることを特徴とす
    る請求項１乃至請求項６のうちいずれか１項に記載の半
    導体装置。
  8. 【請求項８】 配線基板の一表面上にバンプ電極を介在
    して実装される半導体チップを備えた半導体装置の製造
    方法であって、配線基板の一表面上に半導体チップを載
    置し、前記配線基板の一表面に配置された電極パッドの
    表面と前記半導体チップの主面に配置された外部端子の
    表面との間にバンプ電極を配置すると共に、前記配線基
    板の一表面と前記半導体チップの主面との間に、前記バ
    ンプ電極の融点に比べて高い融点を有する金属材で形成
    され、かつ前記バンプ電極の高さに比べて同一又はそれ
    よりも若干低い高さに設定された支持バンプを配置する
    工程と、前記バンプ電極を溶融し、このバンプ電極で前
    記配線基板の電極パッドと前記半導体チップの外部端子
    とを固着する工程を備えていることを特徴とする半導体
    装置の製造方法。
  9. 【請求項９】 前記支持バンプは、前記半導体チップの
    主面に配置されたパッドの表面又は前記配線基板の一表
    面に配置されたパッドの表面に固着されていることを特
    徴とする請求項８に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記支持バンプは、前記半導体チップ
    の主面に配置されたパッドの表面又は前記配線基板の一
    表面に配置されたパッドの表面に、前記バンプ電極の融
    点と同一の融点を有する金属材で形成された接着層を介
    在して固着されていることを特徴とする請求項９に記載
    の半導体装置の製造方法。
  11. 【請求項１１】 配線基板の一表面上にバンプ電極が配
    置された半導体装置の実装方法であって、実装基板の実
    装面上に前記半導体装置を載置し、前記実装基板の実装
    面に配置された電極パッドの表面と前記配線基板の一表
    面に配置された電極パッドの表面との間に前記バンプ電
    極を配置すると共に、前記実装基板の実装面と前記配線
    基板の一表面との間に、前記バンプ電極の融点に比べて
    高い融点を有する金属材で形成され、かつ前記バンプ電
    極の高さに比べて同一又はそれよりも低い高さに設定さ
    れた支持バンプを配置する工程と、前記バンプ電極を溶
    融し、このバンプ電極で前記実装基板の電極パッドと前
    記配線基板の電極パッドとを固着する工程を備えている
    ことを特徴とする半導体装置の実装方法。
  12. 【請求項１２】 前記支持バンプは、前記配線基板の一
    表面に配置されたパッドの表面又は前記実装基板の実装
    面に配置されたパッドの表面に固着されていることを特
    徴とする請求項１１に記載の半導体装置の実装方法。
  13. 【請求項１３】 前記支持バンプは、前記配線基板の一
    表面に配置されたパッドの表面又は前記実装基板の表面
    に配置されたパッドの表面に、前記バンプ電極の融点と
    同一の融点を有する金属材で形成された接着層を介在し
    て固着されていることを特徴とする請求項１１に記載の
    半導体装置の実装方法。
  14. 【請求項１４】 配線基板の実装面上に第１バンプ電極
    を介在して半導体チップが実装され、前記配線基板の実
    装面と対向する裏面上に第２バンプ電極が配置された半
    導体装置の実装方法であって、実装基板の実装面上に前
    記半導体装置を載置し、前記実装基板の実装面に配置さ
    れた電極パッドの表面と前記配線基板の裏面に配置され
    た電極パッドの表面との間に前記第２バンプ電極を配置
    すると共に、前記実装基板の実装面と前記配線基板の裏
    面との間に、前記第１バンプ電極の融点に比べて低く、
    前記第２バンプ電極の融点に比べて高い融点を有する金
    属材で形成され、かつ前記第２バンプ電極の高さに比べ
    て同一又はそれよりも若干低い高さに設定された支持バ
    ンプを配置する工程と、前記第２バンプ電極を溶融し、
    この第２バンプ電極で前記実装基板の電極パッドと前記
    ベース基板の電極パッドとを固着する工程を備えている
    ことを特徴とする半導体装置の実装方法。
  15. 【請求項１５】 前記支持バンプは、前記配線基板の裏
    面に配置されたパッドの表面又は前記実装基板の実装面
    に配置されたパッドの表面に固着されていることを特徴
    とする請求項１４に記載の半導体装置の実装方法。
  16. 【請求項１６】 前記支持バンプは、前記配線基板の裏
    面に配置されたパッドの表面又は前記実装基板の実装面
    に配置されたパッドの表面に、前記第２バンプ電極の融
    点と同一の融点を有する金属材で形成された接着層を介
    在して固着されていることを特徴とする請求項１４に記
    載の半導体装置の実装方法。
JP10496396A 1996-04-25 1996-04-25 半導体装置及びその製造方法並びにその実装方法 Expired - Fee Related JP3688801B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10496396A JP3688801B2 (ja) 1996-04-25 1996-04-25 半導体装置及びその製造方法並びにその実装方法
TW086104182A TW328164B (en) 1996-04-25 1997-04-01 Manufacturing and assembly method for semiconductor device
KR1019970013812A KR970069482A (ko) 1996-04-25 1997-04-15 반도체 장치 및 그의 제조방법과 그의 실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10496396A JP3688801B2 (ja) 1996-04-25 1996-04-25 半導体装置及びその製造方法並びにその実装方法

Publications (2)

Publication Number Publication Date
JPH09293755A true JPH09293755A (ja) 1997-11-11
JP3688801B2 JP3688801B2 (ja) 2005-08-31

Family

ID=14394765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10496396A Expired - Fee Related JP3688801B2 (ja) 1996-04-25 1996-04-25 半導体装置及びその製造方法並びにその実装方法

Country Status (3)

Country Link
JP (1) JP3688801B2 (ja)
KR (1) KR970069482A (ja)
TW (1) TW328164B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111628A (en) * 1997-03-06 2000-08-29 Sharp Kabushiki Kaisha Liquid crystal display device including plural bump electrodes
KR20030026206A (ko) * 2001-09-25 2003-03-31 미쓰비시덴키 가부시키가이샤 반도체장치
KR20030058703A (ko) * 2001-12-31 2003-07-07 엘지전자 주식회사 베어 칩의 인쇄 회로 기판 접속구조
JP2006295156A (ja) * 2005-04-14 2006-10-26 Samsung Electronics Co Ltd 半導体モジュール及びそれの製造方法
JP2016072408A (ja) * 2014-09-30 2016-05-09 日亜化学工業株式会社 光源及びその製造方法、実装方法
JP2017126645A (ja) * 2016-01-13 2017-07-20 セイコーインスツル株式会社 電子部品

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111628A (en) * 1997-03-06 2000-08-29 Sharp Kabushiki Kaisha Liquid crystal display device including plural bump electrodes
KR20030026206A (ko) * 2001-09-25 2003-03-31 미쓰비시덴키 가부시키가이샤 반도체장치
KR20030058703A (ko) * 2001-12-31 2003-07-07 엘지전자 주식회사 베어 칩의 인쇄 회로 기판 접속구조
JP2006295156A (ja) * 2005-04-14 2006-10-26 Samsung Electronics Co Ltd 半導体モジュール及びそれの製造方法
JP2016072408A (ja) * 2014-09-30 2016-05-09 日亜化学工業株式会社 光源及びその製造方法、実装方法
JP2017126645A (ja) * 2016-01-13 2017-07-20 セイコーインスツル株式会社 電子部品

Also Published As

Publication number Publication date
JP3688801B2 (ja) 2005-08-31
TW328164B (en) 1998-03-11
KR970069482A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
US6380621B1 (en) Semiconductor device and manufacturing method thereof
JP4149377B2 (ja) 半導体装置の製造方法
US5610442A (en) Semiconductor device package fabrication method and apparatus
US7445957B2 (en) Method for fabricating wafer level semiconductor package with build-up layer
JP3414342B2 (ja) 集積回路チップの実装構造および実装方法
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
JP2010010301A (ja) 半導体装置及びその製造方法
JP3688801B2 (ja) 半導体装置及びその製造方法並びにその実装方法
JP2000232186A (ja) 半導体装置およびその製造方法
JPH0855875A (ja) 半導体装置
US6649833B1 (en) Negative volume expansion lead-free electrical connection
JPH1050770A (ja) 半導体装置及びその製造方法
JPH11317468A (ja) 半導体装置及びその実装方法並びに半導体チップ及びその実装方法
JPS62150837A (ja) 半導体装置
JPH08274214A (ja) 半導体装置
JPH09306941A (ja) 半導体装置及びその製造方法並びにその実装方法
JPH10284648A (ja) 半導体装置
JPH11233673A (ja) 半導体装置及びその製造方法並びに電子装置
JPH0661368A (ja) フリップチップ型半導体装置
JP2504465B2 (ja) 半導体装置
JPH11274360A (ja) 半導体装置及びその製造方法
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH11163229A (ja) 半導体装置およびその製造方法
JPH03185854A (ja) 半導体集積回路
JPH0964252A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050609

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees