JPH10284648A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10284648A JPH10284648A JP9089244A JP8924497A JPH10284648A JP H10284648 A JPH10284648 A JP H10284648A JP 9089244 A JP9089244 A JP 9089244A JP 8924497 A JP8924497 A JP 8924497A JP H10284648 A JPH10284648 A JP H10284648A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- solder resist
- resin
- semiconductor device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ソルダーレジスト膜５Ａと樹脂封止体１の樹
脂との界面に剥離が生じ、この剥離部に溜った水分の気
化膨張によって樹脂封止体１に亀裂が生じる。また、ソ
ルダーレジスト膜５Ａと接着層１１との間の界面に剥離
が生じ、この剥離部に溜った水分の気化膨張によって樹
脂封止体１に亀裂が生じる。 【解決手段】 配線基板１のソルダーレジスト膜５Ａの
表面が半導体チップ７を封止する樹脂封止体１２の樹脂
で被覆される半導体装置であって、前記ソルダーレジス
ト膜５Ａにその表面を粗くする表面処理が施されてい
る。また、配線基板１のソルダーレジスト膜５Ａの表面
に接着層１１を介在して支持リード１０Ａが固定され、
前記支持リード１０Ａの表面が半導体チップ７を封止す
る樹脂封止体１２の樹脂によって被覆される半導体装置
であって、前記ソルダーレジスト膜５Ａにその表面を粗
くする表面処理が施されている。前記ソルダーレジスト
膜５Ａの表面粗さは、０．２［μｍ］以上、好ましくは
０．４［μｍ］以上の算術平均粗さとなっている。
脂との界面に剥離が生じ、この剥離部に溜った水分の気
化膨張によって樹脂封止体１に亀裂が生じる。また、ソ
ルダーレジスト膜５Ａと接着層１１との間の界面に剥離
が生じ、この剥離部に溜った水分の気化膨張によって樹
脂封止体１に亀裂が生じる。 【解決手段】 配線基板１のソルダーレジスト膜５Ａの
表面が半導体チップ７を封止する樹脂封止体１２の樹脂
で被覆される半導体装置であって、前記ソルダーレジス
ト膜５Ａにその表面を粗くする表面処理が施されてい
る。また、配線基板１のソルダーレジスト膜５Ａの表面
に接着層１１を介在して支持リード１０Ａが固定され、
前記支持リード１０Ａの表面が半導体チップ７を封止す
る樹脂封止体１２の樹脂によって被覆される半導体装置
であって、前記ソルダーレジスト膜５Ａにその表面を粗
くする表面処理が施されている。前記ソルダーレジスト
膜５Ａの表面粗さは、０．２［μｍ］以上、好ましくは
０．４［μｍ］以上の算術平均粗さとなっている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、配線基板のソルダーレジスト膜の表面が半導
体チップを封止する樹脂封止体の樹脂によって被覆され
る半導体装置に適用して有効な技術に関するものであ
る。
し、特に、配線基板のソルダーレジスト膜の表面が半導
体チップを封止する樹脂封止体の樹脂によって被覆され
る半導体装置に適用して有効な技術に関するものであ
る。
【０００２】
【従来の技術】多ピン化に好適な半導体装置として、樹
脂基板からなる配線基板を用いたＰＢＧＡ(Ｐlastic Ｂ
all Ｇrid Ａrray）構造の半導体装置が開発されてい
る。このＰＢＧＡ構造の半導体装置は、樹脂基板からな
る配線基板の一表面の中央領域上に半導体チップをフェ
ースアップ方式で塔載し、その後、前記半導体チップの
主面に配置された外部端子と、前記配線基板の一表面の
周辺領域に配置された電極パッドとをボンディングワイ
ヤで電気的に接続し、その後、前記半導体チップ、ボン
ディングワイヤ等を樹脂封止体で封止し、その後、前記
配線基板の裏面に配置された複数の電極パッドの夫々の
表面にバンプ電極を電気的にかつ機械的に接続すること
により形成される。このＰＢＧＡ構造の半導体装置につ
いては、例えば、工業調査会から発行された電子材料
〔１９９４年、１０月号、第７９頁乃至第８２頁〕に記
載されている。
脂基板からなる配線基板を用いたＰＢＧＡ(Ｐlastic Ｂ
all Ｇrid Ａrray）構造の半導体装置が開発されてい
る。このＰＢＧＡ構造の半導体装置は、樹脂基板からな
る配線基板の一表面の中央領域上に半導体チップをフェ
ースアップ方式で塔載し、その後、前記半導体チップの
主面に配置された外部端子と、前記配線基板の一表面の
周辺領域に配置された電極パッドとをボンディングワイ
ヤで電気的に接続し、その後、前記半導体チップ、ボン
ディングワイヤ等を樹脂封止体で封止し、その後、前記
配線基板の裏面に配置された複数の電極パッドの夫々の
表面にバンプ電極を電気的にかつ機械的に接続すること
により形成される。このＰＢＧＡ構造の半導体装置につ
いては、例えば、工業調査会から発行された電子材料
〔１９９４年、１０月号、第７９頁乃至第８２頁〕に記
載されている。
【０００３】また、ＰＢＧＡ構造の半導体装置において
は、フレームに樹脂基板からなる配線基板を取付けた基
板付フレームを用いてＰＢＧＡ構造の半導体装置を製造
する技術も開発されている。フレームは枠体とこの枠体
に一体化された支持リードとで構成され、配線基板は支
持リードに接着層を介在して固定されている。この基板
付フレームを用いた製造技術については、例えば、特願
平６−１６１０５号公報に記載されている。
は、フレームに樹脂基板からなる配線基板を取付けた基
板付フレームを用いてＰＢＧＡ構造の半導体装置を製造
する技術も開発されている。フレームは枠体とこの枠体
に一体化された支持リードとで構成され、配線基板は支
持リードに接着層を介在して固定されている。この基板
付フレームを用いた製造技術については、例えば、特願
平６−１６１０５号公報に記載されている。
【０００４】
（１）前記ＰＢＧＡ構造の半導体装置において、配線基
板の一表面には、その一表面に配置された配線の剥がれ
や損傷を防止する目的として、ソルターレジスト膜が形
成されている。このソルダーレジスト膜の表面は、半導
体チップを封止する樹脂封止体の樹脂で被覆されてい
る。
板の一表面には、その一表面に配置された配線の剥がれ
や損傷を防止する目的として、ソルターレジスト膜が形
成されている。このソルダーレジスト膜の表面は、半導
体チップを封止する樹脂封止体の樹脂で被覆されてい
る。
【０００５】前記ソルダーレジスト膜は配線基板の一表
面にスクリーン印刷法によって形成される。この形成時
において気泡が発生するため、ソルダーレジスト膜には
消泡剤としてシリコーンが添加されている。しかし、シ
リコーンは離型剤でもあるため、ソルダーレジスト膜と
樹脂封止体の樹脂との密着力が低下し、半導体装置の製
品完成後の環境試験である温度サイクル試験時の熱応力
や実装基板の実装面に半導体装置を実装する実装時の熱
応力によってソルダーレジスト膜と樹脂封止体の樹脂と
の界面に剥離が生じる。この界面に剥離が生じた場合、
樹脂封止体の樹脂に含まれている水分が剥離部分に溜
り、この溜った水分が温度サイクル試験時の熱や実装時
の熱によって気化膨張し、樹脂封止体に亀裂が生じる。
面にスクリーン印刷法によって形成される。この形成時
において気泡が発生するため、ソルダーレジスト膜には
消泡剤としてシリコーンが添加されている。しかし、シ
リコーンは離型剤でもあるため、ソルダーレジスト膜と
樹脂封止体の樹脂との密着力が低下し、半導体装置の製
品完成後の環境試験である温度サイクル試験時の熱応力
や実装基板の実装面に半導体装置を実装する実装時の熱
応力によってソルダーレジスト膜と樹脂封止体の樹脂と
の界面に剥離が生じる。この界面に剥離が生じた場合、
樹脂封止体の樹脂に含まれている水分が剥離部分に溜
り、この溜った水分が温度サイクル試験時の熱や実装時
の熱によって気化膨張し、樹脂封止体に亀裂が生じる。
【０００６】（２）前記基板付フレームを用いて製造さ
れたＰＢＧＡ構造の半導体装置において、配線基板の一
表面の周辺領域には支持リードが配置されている。支持
リードは配線基板の一表面に形成されたソルダーレジス
ト膜の表面に接着層を介在して接着固定され、更に、支
持リードの表面は半導体チップを封止する樹脂封止体の
樹脂で被覆されている。ソルダーレジスト膜には前述の
如くシリコーンが添加されているので、ソルダーレジス
ト膜と接着層との密着力が低下し、温度サイクル試験時
の熱応力や実装時の熱応力によってソルターレジスト膜
と接着層との界面に剥離が生じる。この界面に剥離が生
じた場合、樹脂封止体の樹脂に含まれている水分が剥離
部分に溜り、前述の如く樹脂封止体に亀裂が生じる。
れたＰＢＧＡ構造の半導体装置において、配線基板の一
表面の周辺領域には支持リードが配置されている。支持
リードは配線基板の一表面に形成されたソルダーレジス
ト膜の表面に接着層を介在して接着固定され、更に、支
持リードの表面は半導体チップを封止する樹脂封止体の
樹脂で被覆されている。ソルダーレジスト膜には前述の
如くシリコーンが添加されているので、ソルダーレジス
ト膜と接着層との密着力が低下し、温度サイクル試験時
の熱応力や実装時の熱応力によってソルターレジスト膜
と接着層との界面に剥離が生じる。この界面に剥離が生
じた場合、樹脂封止体の樹脂に含まれている水分が剥離
部分に溜り、前述の如く樹脂封止体に亀裂が生じる。
【０００７】本発明の目的は、半導体チップを封止する
樹脂封止体の亀裂を抑制することが可能な技術を提供す
ることにある。
樹脂封止体の亀裂を抑制することが可能な技術を提供す
ることにある。
【０００８】また、本発明の他の目的は、熱に対する信
頼性の高い半導体装置を提供することにある。
頼性の高い半導体装置を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１１】（１）配線基板のソルダーレジスト膜の表
面が半導体チップを封止する樹脂封止体の樹脂で被覆さ
れる半導体装置であって、前記ソルダーレジスト膜にそ
の表面を粗くする表面処理が施されている。前記ソルダ
ーレジスト膜の表面粗さは、０．２［μｍ］以上、好ま
しくは０．４［μｍ］以上の算術平均粗さとなってい
る。
面が半導体チップを封止する樹脂封止体の樹脂で被覆さ
れる半導体装置であって、前記ソルダーレジスト膜にそ
の表面を粗くする表面処理が施されている。前記ソルダ
ーレジスト膜の表面粗さは、０．２［μｍ］以上、好ま
しくは０．４［μｍ］以上の算術平均粗さとなってい
る。
【００１２】（２）配線基板のソルダーレジスト膜の表
面に接着層を介在して支持リードが固定され、前記支持
リードの表面が半導体チップを封止する樹脂封止体の樹
脂によって被覆される半導体装置であって、前記ソルダ
ーレジスト膜にその表面を粗くする表面処理が施されて
いる。前記ソルダーレジスト膜の表面粗さは、０．２
［μｍ］以上、好ましくは０．４［μｍ］以上の算術平
均粗さとなっている。
面に接着層を介在して支持リードが固定され、前記支持
リードの表面が半導体チップを封止する樹脂封止体の樹
脂によって被覆される半導体装置であって、前記ソルダ
ーレジスト膜にその表面を粗くする表面処理が施されて
いる。前記ソルダーレジスト膜の表面粗さは、０．２
［μｍ］以上、好ましくは０．４［μｍ］以上の算術平
均粗さとなっている。
【００１３】上述した手段（１）によれば、ソルダーレ
ジスト膜と樹脂封止体の樹脂との密着力(アンカー効果)
を高めることができるので、半導体装置の製品完成後の
環境試験である温度サイクル試験時の熱応力や実装基板
の実装面に半導体装置を実装する実装時の熱応力によっ
てソルダーレジスト膜と樹脂封止体の樹脂との界面に生
じる剥離を抑制することができる。この結果、ソルダー
レジスト膜と樹脂封止体の樹脂との界面に樹脂封止体の
樹脂に含まれている水分が溜らなくなるので、溜った水
分の気化膨張による樹脂封止体の亀裂を抑制することが
できる。
ジスト膜と樹脂封止体の樹脂との密着力(アンカー効果)
を高めることができるので、半導体装置の製品完成後の
環境試験である温度サイクル試験時の熱応力や実装基板
の実装面に半導体装置を実装する実装時の熱応力によっ
てソルダーレジスト膜と樹脂封止体の樹脂との界面に生
じる剥離を抑制することができる。この結果、ソルダー
レジスト膜と樹脂封止体の樹脂との界面に樹脂封止体の
樹脂に含まれている水分が溜らなくなるので、溜った水
分の気化膨張による樹脂封止体の亀裂を抑制することが
できる。
【００１４】上述した手段（２）によれば、ソルダーレ
ジスト膜と接着層との密着力（アンカー効果）を高める
ことができるので、半導体装置の製品完成後の環境試験
である温度サイクル試験時の熱応力や実装基板の実装面
に半導体装置を実装する実装時の熱応力によってソルダ
ーレジスト膜と接着層との界面に生じる剥離を抑制する
ことができる。この結果、ソルダーレジスト膜と接着層
との界面に樹脂封止体の樹脂に含まれている水分が溜ら
なくなるので、溜った水分の気化膨張による樹脂封止体
の亀裂を抑制することができる。
ジスト膜と接着層との密着力（アンカー効果）を高める
ことができるので、半導体装置の製品完成後の環境試験
である温度サイクル試験時の熱応力や実装基板の実装面
に半導体装置を実装する実装時の熱応力によってソルダ
ーレジスト膜と接着層との界面に生じる剥離を抑制する
ことができる。この結果、ソルダーレジスト膜と接着層
との界面に樹脂封止体の樹脂に含まれている水分が溜ら
なくなるので、溜った水分の気化膨張による樹脂封止体
の亀裂を抑制することができる。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００１６】図１は、本発明の一実施形態である半導体
装置の樹脂封止体の上部を除去した状態の平面図であ
り、図２は、図１に示すＡ−Ａ線に沿って切った断面図
であり、図３は、前記半導体装置の製造プロセスで用い
られる基板付フレームの要部平面図であり、図４は、前
記半導体装置を実装基板に実装した状態の要部断面図で
ある。
装置の樹脂封止体の上部を除去した状態の平面図であ
り、図２は、図１に示すＡ−Ａ線に沿って切った断面図
であり、図３は、前記半導体装置の製造プロセスで用い
られる基板付フレームの要部平面図であり、図４は、前
記半導体装置を実装基板に実装した状態の要部断面図で
ある。
【００１７】図１及び図２に示すように、本実施形態の
半導体装置は、配線基板１の一表面の中央領域上に半導
体チップ７をフェースアップ方式で塔載している。
半導体装置は、配線基板１の一表面の中央領域上に半導
体チップ７をフェースアップ方式で塔載している。
【００１８】前記配線基板１は、例えばガラス繊維にエ
ポキシ樹脂又はポリイミド樹脂を含浸させた樹脂基板で
形成されている。配線基板１の一表面の中央領域はチッ
プ塔載領域となっており、その一表面の周辺領域には複
数の電極パッド２が配置されている。また、配線基板１
の一表面と対向するその裏面には複数の電極パッド３が
配置されている。この電極パッド３、電極パッド２の夫
々は、配線基板１の配線を介して電気的に接続されてい
る。
ポキシ樹脂又はポリイミド樹脂を含浸させた樹脂基板で
形成されている。配線基板１の一表面の中央領域はチッ
プ塔載領域となっており、その一表面の周辺領域には複
数の電極パッド２が配置されている。また、配線基板１
の一表面と対向するその裏面には複数の電極パッド３が
配置されている。この電極パッド３、電極パッド２の夫
々は、配線基板１の配線を介して電気的に接続されてい
る。
【００１９】前記配線基板１の一表面には、その一表面
に形成された配線の剥離や損傷を防止する目的として、
ソルダーレジスト膜５Ａが形成されている。また、配線
基板１の裏面には、その裏面に形成された配線の剥離や
損傷を防止する目的として、ソルダーレジスト膜５Ｂが
形成されている。ソルダレジスト膜５Ａには電極パッド
２の表面を露出する開口が形成され、ソルダレジスト膜
５Ｂには電極パッド３の表面を露出する開口が形成され
ている。
に形成された配線の剥離や損傷を防止する目的として、
ソルダーレジスト膜５Ａが形成されている。また、配線
基板１の裏面には、その裏面に形成された配線の剥離や
損傷を防止する目的として、ソルダーレジスト膜５Ｂが
形成されている。ソルダレジスト膜５Ａには電極パッド
２の表面を露出する開口が形成され、ソルダレジスト膜
５Ｂには電極パッド３の表面を露出する開口が形成され
ている。
【００２０】前記複数の電極パッド３の夫々の表面に
は、複数のバンプ電極９の夫々が夫々毎に接合され、電
気的にかつ機械的に接続されている。複数のバンプ電極
９の夫々は、球形状で形成され、例えばＰｂ−Ｓｎ組成
の合金材で形成されている。
は、複数のバンプ電極９の夫々が夫々毎に接合され、電
気的にかつ機械的に接続されている。複数のバンプ電極
９の夫々は、球形状で形成され、例えばＰｂ−Ｓｎ組成
の合金材で形成されている。
【００２１】前記半導体チップ７は、配線基板１のチッ
プ塔載領域において、配線基板１の一表面に形成された
ソルダレジスト膜５Ａの表面に接着層６を介在して接着
固定されている。接着層６は例えばエポキシ系の樹脂又
はポリイミド系の樹脂からなる接着剤で形成されてい
る。
プ塔載領域において、配線基板１の一表面に形成された
ソルダレジスト膜５Ａの表面に接着層６を介在して接着
固定されている。接着層６は例えばエポキシ系の樹脂又
はポリイミド系の樹脂からなる接着剤で形成されてい
る。
【００２２】前記半導体チップ７は、例えば単結晶珪素
からなる半導体基板を主体とする構造で構成され、論理
回路システム、記憶回路システム、或はそれらの混合回
路システムが塔載されている。この半導体チップ７の主
面（素子形成面）側には、その外周囲の各辺に沿って複
数の外部端子(ボンディングパッド)７Ａが配置されてい
る。この複数の外部端子７Ａの夫々は、半導体基板の主
面(素子形成面)上に形成された配線層のうち、最上層の
配線層に形成されている。
からなる半導体基板を主体とする構造で構成され、論理
回路システム、記憶回路システム、或はそれらの混合回
路システムが塔載されている。この半導体チップ７の主
面（素子形成面）側には、その外周囲の各辺に沿って複
数の外部端子(ボンディングパッド)７Ａが配置されてい
る。この複数の外部端子７Ａの夫々は、半導体基板の主
面(素子形成面)上に形成された配線層のうち、最上層の
配線層に形成されている。
【００２３】前記配線基板１の電極パッド２、半導体チ
ップ７の外部端子７Ａの夫々は、ボンディングワイヤ８
を介して電気的に接続されている。ボンディングワイヤ
８は、例えば、金(Ａｕ)ワイヤ、銅(Ｃｕ)ワイヤ、アル
ミニウム(Ａｌ)ワイヤ、或は金属ワイヤの表面に絶縁性
樹脂を被覆した被覆ワイヤ等で形成されている。
ップ７の外部端子７Ａの夫々は、ボンディングワイヤ８
を介して電気的に接続されている。ボンディングワイヤ
８は、例えば、金(Ａｕ)ワイヤ、銅(Ｃｕ)ワイヤ、アル
ミニウム(Ａｌ)ワイヤ、或は金属ワイヤの表面に絶縁性
樹脂を被覆した被覆ワイヤ等で形成されている。
【００２４】前記配線基板１の一表面の周辺領域には、
４本の支持リード１０Ａが配置されている。４本の支持
リード１０Ａの夫々は、平面が方形状に形成された配線
基板１の各辺毎に配置され、配線基板１の４つの角部に
おいて一体化されている。この４本の支持リード１０Ａ
の夫々は、配線基板１の一表面に形成されたソルダーレ
ジスト膜５Ａの表面に接着層１１を介在して接着固定さ
れている。接着層１１は、例えばエリアミドイミド系の
接着剤で形成されている。
４本の支持リード１０Ａが配置されている。４本の支持
リード１０Ａの夫々は、平面が方形状に形成された配線
基板１の各辺毎に配置され、配線基板１の４つの角部に
おいて一体化されている。この４本の支持リード１０Ａ
の夫々は、配線基板１の一表面に形成されたソルダーレ
ジスト膜５Ａの表面に接着層１１を介在して接着固定さ
れている。接着層１１は、例えばエリアミドイミド系の
接着剤で形成されている。
【００２５】前記半導体チップ１、ボンディングワイヤ
８は樹脂封止体１２で封止されている。樹脂封止体１２
は、トランスファモールド法で形成され、配線基板１の
裏面を露出させた構造で構成されている。樹脂封止体１
２は、低応力化を図る目的として、例えば、フェノール
系硬化剤、シリコーン及びフィラー等が添加されたビフ
ェニール系又はオルソクレゾールノボラック系の樹脂で
形成されている。即ち、本実施形態の半導体装置はＰＢ
ＧＡ構造で構成されている。
８は樹脂封止体１２で封止されている。樹脂封止体１２
は、トランスファモールド法で形成され、配線基板１の
裏面を露出させた構造で構成されている。樹脂封止体１
２は、低応力化を図る目的として、例えば、フェノール
系硬化剤、シリコーン及びフィラー等が添加されたビフ
ェニール系又はオルソクレゾールノボラック系の樹脂で
形成されている。即ち、本実施形態の半導体装置はＰＢ
ＧＡ構造で構成されている。
【００２６】前記配線基板１のソルダーレジスト膜５Ａ
の表面及び支持リード１０Ａの表面は、前述の半導体チ
ップ７を封止する樹脂封止体１２の樹脂で被覆されてい
る。
の表面及び支持リード１０Ａの表面は、前述の半導体チ
ップ７を封止する樹脂封止体１２の樹脂で被覆されてい
る。
【００２７】前記配線基板１のソルダーレジスト膜５
Ａ、５Ｂの夫々は、消泡剤としてシリコーンが添加され
たエポキシ系の樹脂で形成されている。このシリコーン
が添加されたエポキシ系の樹脂からなるソルダーレジス
ト膜５Ａ、５Ｂの夫々は、スクリーン印刷法で形成する
際の気泡の発生を抑制することができる。
Ａ、５Ｂの夫々は、消泡剤としてシリコーンが添加され
たエポキシ系の樹脂で形成されている。このシリコーン
が添加されたエポキシ系の樹脂からなるソルダーレジス
ト膜５Ａ、５Ｂの夫々は、スクリーン印刷法で形成する
際の気泡の発生を抑制することができる。
【００２８】前記配線基板１のソルダーレジスト膜５Ａ
には、その表面を粗くする表面処理が施されている。こ
の表面処理は、例えば、アルカリ性又は酸性の水溶液中
に配線基板１を浸漬させる水溶液処理法によって行なわ
れる。このように、ソルダーレジスト膜５Ａの表面を粗
くすることにより、配線基板１のソルダーレジスト膜５
Ａと樹脂封止体１２の樹脂との密着力(アンカー効果)を
高めることができる。また、配線基板１のソルダーレジ
スト膜５Ａと接着層１１との密着力を高めることができ
る。また、配線基板１のソルダレジスト膜５Ａと接着層
６との密着力を高めることができる。
には、その表面を粗くする表面処理が施されている。こ
の表面処理は、例えば、アルカリ性又は酸性の水溶液中
に配線基板１を浸漬させる水溶液処理法によって行なわ
れる。このように、ソルダーレジスト膜５Ａの表面を粗
くすることにより、配線基板１のソルダーレジスト膜５
Ａと樹脂封止体１２の樹脂との密着力(アンカー効果)を
高めることができる。また、配線基板１のソルダーレジ
スト膜５Ａと接着層１１との密着力を高めることができ
る。また、配線基板１のソルダレジスト膜５Ａと接着層
６との密着力を高めることができる。
【００２９】前記半導体装置は、図３に示す基板付フレ
ーム１０を用いた製造プロセスで形成される。基板付フ
レーム１０は、フレームに配線基板１を取り付けた構造
で構成されている。フレームは、枠体１０Ｂとこの枠体
１０Ｂに一体化された４本の支持リード１０Ａとで構成
されている。４本の支持リード１０Ａの夫々は、配線基
板１の一表面の周辺領域に形成されたソルダーレジスト
膜５Ａの表面に接着層１１を介在して接着固定され、配
線基板１の４つの角部において一体化されている。フレ
ームは例えばＦｅ−Ｎｉ(例えばＮｉ含有率４２又は５
０［％］)合金で形成されている。なお、図３におい
て、一点鎖線で囲まれた領域４はチップ塔載領域であ
る。
ーム１０を用いた製造プロセスで形成される。基板付フ
レーム１０は、フレームに配線基板１を取り付けた構造
で構成されている。フレームは、枠体１０Ｂとこの枠体
１０Ｂに一体化された４本の支持リード１０Ａとで構成
されている。４本の支持リード１０Ａの夫々は、配線基
板１の一表面の周辺領域に形成されたソルダーレジスト
膜５Ａの表面に接着層１１を介在して接着固定され、配
線基板１の４つの角部において一体化されている。フレ
ームは例えばＦｅ−Ｎｉ(例えばＮｉ含有率４２又は５
０［％］)合金で形成されている。なお、図３におい
て、一点鎖線で囲まれた領域４はチップ塔載領域であ
る。
【００３０】次に、前記基板付フレーム１０を用いた半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
【００３１】まず、図３に示す基板付フレーム１０を用
意する。次に、前記基板付フレーム１０の配線基板１の
一表面の中央領域に接着層６を介在して半導体チップ７
を塔載する。次に、前記半導体チップ７の主面に配置さ
れた外部端子７Ａと配線基板１の一表面の周辺領域に配
置された電極パッド２とをボンディングワイヤ８で電気
的に接続する。次に、前記半導体チップ７、ボンディン
グワイヤ８等を封止する樹脂封止体１２を形成する。樹
脂封止体１２はトランスファモールド法に基づいて形成
される。次に、基板付フレーム１０の枠体１０Ｂから支
持リード１０Ａを切断し、その後、前記配線基板１の裏
面に配置された電極パッド３の表面にバンプ電極９を接
合することにより、本実施形態の半導体装置がほぼ完成
する。
意する。次に、前記基板付フレーム１０の配線基板１の
一表面の中央領域に接着層６を介在して半導体チップ７
を塔載する。次に、前記半導体チップ７の主面に配置さ
れた外部端子７Ａと配線基板１の一表面の周辺領域に配
置された電極パッド２とをボンディングワイヤ８で電気
的に接続する。次に、前記半導体チップ７、ボンディン
グワイヤ８等を封止する樹脂封止体１２を形成する。樹
脂封止体１２はトランスファモールド法に基づいて形成
される。次に、基板付フレーム１０の枠体１０Ｂから支
持リード１０Ａを切断し、その後、前記配線基板１の裏
面に配置された電極パッド３の表面にバンプ電極９を接
合することにより、本実施形態の半導体装置がほぼ完成
する。
【００３２】この後、半導体装置は、製品完成後の環境
試験である温度サイクル試験が施され、その後、製品と
して出荷される。製品として出荷された半導体装置は、
図４に示すように、実装基板２０の実装面上に実装され
る。半導体装置のバンプ電極９は、赤外線リフロー法で
溶融され、実装基板２０の実装面に配置された電極パッ
ド２１の表面に接合され、電気的にかつ機械的に接続さ
れる。
試験である温度サイクル試験が施され、その後、製品と
して出荷される。製品として出荷された半導体装置は、
図４に示すように、実装基板２０の実装面上に実装され
る。半導体装置のバンプ電極９は、赤外線リフロー法で
溶融され、実装基板２０の実装面に配置された電極パッ
ド２１の表面に接合され、電気的にかつ機械的に接続さ
れる。
【００３３】前記半導体装置において、ソルターレジス
ト膜５Ａの表面の算術平均粗さＲａと良品率との関係を
図５に示す。ソルダーレジスト膜５Ａの表面の算術平均
粗さＲａが０．２［μｍ］の場合、ソルダーレジスト膜
５Ａと樹脂封止体１の樹脂との界面に剥離が生じない良
品率は、ほぼ２５［％］であった。また、ソルダーレジ
スト膜５Ａの表面の算術平均粗さＲａが０．２５［μ
ｍ］の場合、ソルダーレジスト膜５Ａと樹脂封止体１の
樹脂との界面に剥離が生じない良品率は、ほぼ７５
［％］であった。また、ソルダーレジスト膜５Ａの表面
の算術平均粗さＲａが０．４［μｍ］の場合、ソルダー
レジスト膜５Ａと樹脂封止体１の樹脂との界面に剥離が
生じない良品率は、ほぼ１００［％］であった。即ち、
ソルダーレジスト膜５Ａの表面粗さを、０．２［μｍ］
以上、好ましくは０．４［μｍ］以上の算術平均粗さＲ
ａとすることにより、ソルダーレジスト膜５Ａと樹脂封
止体１２の樹脂との密着力(アンカー効果)を高めること
ができるので、半導体装置の製品完成後の環境試験であ
る温度サイクル試験時の熱応力や実装基板の実装面上に
半導体装置を実装する実装時の熱応力によってソルダー
レジスト膜５Ａと樹脂封止体１２の樹脂との界面に生じ
る剥離を抑制することができる。この結果、ソルダーレ
ジスト膜５Ａと樹脂封止体１２の樹脂との界面に樹脂封
止体１２の樹脂に含まれている水分が溜らなくなるの
で、溜った水分の気化膨張による樹脂封止体１２の亀裂
を抑制することができる。
ト膜５Ａの表面の算術平均粗さＲａと良品率との関係を
図５に示す。ソルダーレジスト膜５Ａの表面の算術平均
粗さＲａが０．２［μｍ］の場合、ソルダーレジスト膜
５Ａと樹脂封止体１の樹脂との界面に剥離が生じない良
品率は、ほぼ２５［％］であった。また、ソルダーレジ
スト膜５Ａの表面の算術平均粗さＲａが０．２５［μ
ｍ］の場合、ソルダーレジスト膜５Ａと樹脂封止体１の
樹脂との界面に剥離が生じない良品率は、ほぼ７５
［％］であった。また、ソルダーレジスト膜５Ａの表面
の算術平均粗さＲａが０．４［μｍ］の場合、ソルダー
レジスト膜５Ａと樹脂封止体１の樹脂との界面に剥離が
生じない良品率は、ほぼ１００［％］であった。即ち、
ソルダーレジスト膜５Ａの表面粗さを、０．２［μｍ］
以上、好ましくは０．４［μｍ］以上の算術平均粗さＲ
ａとすることにより、ソルダーレジスト膜５Ａと樹脂封
止体１２の樹脂との密着力(アンカー効果)を高めること
ができるので、半導体装置の製品完成後の環境試験であ
る温度サイクル試験時の熱応力や実装基板の実装面上に
半導体装置を実装する実装時の熱応力によってソルダー
レジスト膜５Ａと樹脂封止体１２の樹脂との界面に生じ
る剥離を抑制することができる。この結果、ソルダーレ
ジスト膜５Ａと樹脂封止体１２の樹脂との界面に樹脂封
止体１２の樹脂に含まれている水分が溜らなくなるの
で、溜った水分の気化膨張による樹脂封止体１２の亀裂
を抑制することができる。
【００３４】また、図示していないが、ソルダーレジス
ト膜５Ａの表面の算術平均粗さＲａに対する、ソルダー
レジスト膜５Ａと接着層１１との界面に剥離が生じない
良品率は、ソルダーレジスト膜５Ａの算術平均粗さＲａ
に対する、ソルダーレジスト膜５Ａと樹脂封止体１の樹
脂との界面に剥離が生じない良品率とほぼ同一であっ
た。即ち、ソルダーレジスト膜５Ａの表面粗さを、０．
２［μｍ］以上、好ましくは０．４［μｍ］以上の算術
平均粗さＲａとすることにより、ソルダーレジスト膜５
Ａと接着層１１との密着力(アンカー効果)を高めること
ができるので、半導体装置の製品完成後の環境試験であ
る温度サイクル試験時の熱応力や実装基板の実装面上に
半導体装置を実装する実装時の熱応力によってソルダー
レジスト膜５Ａと接着層１１との界面に生じる剥離を抑
制することができる。この結果、ソルダーレジスト膜５
Ａと接着層１１との界面に樹脂封止体１２の樹脂に含ま
れている水分が溜らなくなるので、溜った水分の気化膨
張による樹脂封止体１２の亀裂を抑制することができ
る。
ト膜５Ａの表面の算術平均粗さＲａに対する、ソルダー
レジスト膜５Ａと接着層１１との界面に剥離が生じない
良品率は、ソルダーレジスト膜５Ａの算術平均粗さＲａ
に対する、ソルダーレジスト膜５Ａと樹脂封止体１の樹
脂との界面に剥離が生じない良品率とほぼ同一であっ
た。即ち、ソルダーレジスト膜５Ａの表面粗さを、０．
２［μｍ］以上、好ましくは０．４［μｍ］以上の算術
平均粗さＲａとすることにより、ソルダーレジスト膜５
Ａと接着層１１との密着力(アンカー効果)を高めること
ができるので、半導体装置の製品完成後の環境試験であ
る温度サイクル試験時の熱応力や実装基板の実装面上に
半導体装置を実装する実装時の熱応力によってソルダー
レジスト膜５Ａと接着層１１との界面に生じる剥離を抑
制することができる。この結果、ソルダーレジスト膜５
Ａと接着層１１との界面に樹脂封止体１２の樹脂に含ま
れている水分が溜らなくなるので、溜った水分の気化膨
張による樹脂封止体１２の亀裂を抑制することができ
る。
【００３５】なお、レジスト膜５Ａの表面処理は、メタ
レックス処理液を用いたメタレックス処理法、サンドマ
ット処理法、プラズマクリーニング処理法で行ってもよ
い。
レックス処理液を用いたメタレックス処理法、サンドマ
ット処理法、プラズマクリーニング処理法で行ってもよ
い。
【００３６】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００３７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００３８】本発明によれば、半導体チップを封止する
樹脂封止体の亀裂を抑制することができる。
樹脂封止体の亀裂を抑制することができる。
【００３９】また、前記樹脂封止体の亀裂を抑制するこ
とができるので、熱に対する信頼性の高い半導体装置を
提供することができる。
とができるので、熱に対する信頼性の高い半導体装置を
提供することができる。
【図１】本発明の一実施形態である半導体装置の樹脂封
止体の上部を除去した状態の平面図である。
止体の上部を除去した状態の平面図である。
【図２】図１に示すＡ−Ａ線に沿って切った断面図であ
る。
る。
【図３】前記半導体装置の製造プロセスで用いられる基
板付フレームの要部平面図である。
板付フレームの要部平面図である。
【図４】前記半導体装置を実装基板に実装した状態の要
部断面図である。
部断面図である。
【図５】ソルダーレジスト膜の表面の算術平均粗さと良
品率との関係を示す図である。
品率との関係を示す図である。
１…配線基板、２，３…電極パッド、４…ダイパッド、
５Ａ，５Ｂ…ソルダーレジスト膜、６…接着層、７…半
導体チップ、７Ａ…外部端子、８…ボンディングワイ
ヤ、９…バンプ電極、１０…基板付フレーム、１０Ａ…
支持リード、１０Ｂ…枠体、１１…接着層、１２…樹脂
封止体、２０…実装基板、２１…電極パッド。
５Ａ，５Ｂ…ソルダーレジスト膜、６…接着層、７…半
導体チップ、７Ａ…外部端子、８…ボンディングワイ
ヤ、９…バンプ電極、１０…基板付フレーム、１０Ａ…
支持リード、１０Ｂ…枠体、１１…接着層、１２…樹脂
封止体、２０…実装基板、２１…電極パッド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 一谷 昌弘 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 山口 利博 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 中村 正則 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館工場内
Claims (5)
- 【請求項１】 配線基板のソルダーレジスト膜の表面が
半導体チップを封止する樹脂封止体の樹脂によって被覆
される半導体装置であって、前記ソルダーレジスト膜に
その表面を粗くする表面処理が施されていることを特徴
とする半導体装置。 - 【請求項２】 配線基板のソルダーレジスト膜の表面に
接着層を介在して支持リードが固定され、前記支持リー
ドの表面が半導体チップを封止する樹脂封止体の樹脂に
よって被覆される半導体装置であって、前記ソルダーレ
ジスト膜にその表面を粗くする表面処理が施されている
ことを特徴とする半導体装置。 - 【請求項３】 前記ソルダーレジスト膜の表面粗さは、
０．２［μｍ］以上の算術平均粗さとなっていることを
特徴とする請求項１又は請求項２に記載の半導体装置。 - 【請求項４】 前記ソルダーレジスト膜の表面粗さは、
０．４［μｍ］以上の算術平均粗さとなっていることを
特徴とする請求項１又は請求項２に記載の半導体装置。 - 【請求項５】 前記ソルダーレジスト膜は、シリコーン
が添加されたエポキシ系の樹脂で形成されていることを
特徴とする請求項１乃至請求項４のうちいずれか１項に
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9089244A JPH10284648A (ja) | 1997-04-08 | 1997-04-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9089244A JPH10284648A (ja) | 1997-04-08 | 1997-04-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284648A true JPH10284648A (ja) | 1998-10-23 |
Family
ID=13965347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9089244A Pending JPH10284648A (ja) | 1997-04-08 | 1997-04-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10284648A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001059071A (ja) * | 1999-08-23 | 2001-03-06 | Mitsui Mining & Smelting Co Ltd | ソルダーレジスト塗布液 |
| JP2012079760A (ja) * | 2010-09-30 | 2012-04-19 | Sanken Electric Co Ltd | 電子回路装置及びその製造方法 |
| JP2016031985A (ja) * | 2014-07-28 | 2016-03-07 | 住友ベークライト株式会社 | 配線基板、半導体パッケージ、電子装置、配線基板の製造方法、および半導体パッケージの製造方法 |
| USRE45931E1 (en) | 1999-11-29 | 2016-03-15 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
| CN107818999A (zh) * | 2016-09-13 | 2018-03-20 | 瑞萨电子株式会社 | 半导体装置的制造方法以及半导体装置 |
-
1997
- 1997-04-08 JP JP9089244A patent/JPH10284648A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001059071A (ja) * | 1999-08-23 | 2001-03-06 | Mitsui Mining & Smelting Co Ltd | ソルダーレジスト塗布液 |
| USRE45931E1 (en) | 1999-11-29 | 2016-03-15 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
| JP2012079760A (ja) * | 2010-09-30 | 2012-04-19 | Sanken Electric Co Ltd | 電子回路装置及びその製造方法 |
| JP2016031985A (ja) * | 2014-07-28 | 2016-03-07 | 住友ベークライト株式会社 | 配線基板、半導体パッケージ、電子装置、配線基板の製造方法、および半導体パッケージの製造方法 |
| CN107818999A (zh) * | 2016-09-13 | 2018-03-20 | 瑞萨电子株式会社 | 半导体装置的制造方法以及半导体装置 |
| CN107818999B (zh) * | 2016-09-13 | 2024-05-24 | 瑞萨电子株式会社 | 半导体装置的制造方法以及半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6989291B2 (en) | Method for manufacturing circuit devices | |
| JPH0394459A (ja) | 半導体装置およびその製造方法 | |
| JP2004119727A (ja) | 回路装置の製造方法 | |
| US7141509B2 (en) | Method for fabricating a circuit device | |
| US20020192858A1 (en) | Method for fabricating a circuit device | |
| JPH10163401A (ja) | リードフレーム、半導体パッケージ及び半導体パッケージの製造方法 | |
| JPH09129811A (ja) | 樹脂封止型半導体装置 | |
| JP2003007922A (ja) | 回路装置の製造方法 | |
| JPH10284648A (ja) | 半導体装置 | |
| JP3688801B2 (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
| JP3642545B2 (ja) | 樹脂封止型半導体装置 | |
| JP2002246539A (ja) | 半導体装置の製造方法 | |
| JP2990968B2 (ja) | 半導体チップの実装構造 | |
| JPH11233673A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| JPH11186440A (ja) | 半導体装置 | |
| JPH0547988A (ja) | 半導体装置 | |
| JPH09162330A (ja) | 半導体集積回路装置 | |
| KR100197876B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 | |
| JPH11163019A (ja) | 半導体装置およびその製造方法 | |
| JPH06104375A (ja) | 半導体集積回路装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JPH11274360A (ja) | 半導体装置及びその製造方法 | |
| JPS6118157A (ja) | 半導体装置 | |
| JP2004047563A (ja) | 半導体装置 |