JP2004047563A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004047563A JP2004047563A JP2002200222A JP2002200222A JP2004047563A JP 2004047563 A JP2004047563 A JP 2004047563A JP 2002200222 A JP2002200222 A JP 2002200222A JP 2002200222 A JP2002200222 A JP 2002200222A JP 2004047563 A JP2004047563 A JP 2004047563A
- Authority
- JP
- Japan
- Prior art keywords
- base substrate
- semiconductor device
- present
- wiring
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】ベース基板を用いた半導体装置のリフローによるパッケージクラック耐性を向上させる。
【解決手段】絶縁層と配線とを積層したベース基板に形成された外部端子と搭載された半導体チップの接続端子とを前記配線を介して接続する半導体装置において、前記ベース基板の側面を樹脂等によって封止する。上述した本発明によれば、ベース基板側面に生じる微小な隙間が露出するのを防止し、前記隙間から吸湿した水分に起因するパッケージクラックを防止することができる。加えて、前記隙間から吸湿した水分によって内部の配線が腐食するのを防止することができる。
【選択図】 図３
【解決手段】絶縁層と配線とを積層したベース基板に形成された外部端子と搭載された半導体チップの接続端子とを前記配線を介して接続する半導体装置において、前記ベース基板の側面を樹脂等によって封止する。上述した本発明によれば、ベース基板側面に生じる微小な隙間が露出するのを防止し、前記隙間から吸湿した水分に起因するパッケージクラックを防止することができる。加えて、前記隙間から吸湿した水分によって内部の配線が腐食するのを防止することができる。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、ベース基板を用いる半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置では、微細化の進展によってより多くの内部回路が搭載されるためにより多くの外部端子が必要となる。このため、半導体装置の底面に外部端子となるボール状のバンプを面状に配置したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型等の半導体装置が採用されている。
【０００３】
図１に縦断面図及びその部分拡大図を示すＢＧＡ型の半導体装置の例では、ベース基板１が矩形環状に形成されており、ベース基板１に形成された中央部の空間に単結晶シリコン等の半導体基板に素子を形成した半導体チップ２を収容し、半導体チップ２は接着剤３によって放熱板４に固定され、半導体チップ２のパッドとベース基板１の配線５とがボンディングワイヤ６によって接続されている。
【０００４】
ベース基板１は接着剤７によってアルミニュウム或いは銅等の放熱性に優れた金属を用いた放熱板４に固定され、ボンディングワイヤ６を含む半導体チップ２とベース基板１との接続部分はエポキシ樹脂等を用いた封止体８で覆い封止してある。
【０００５】
ベース基板は、部分拡大図に示すように、ガラス繊維９ａの束を縦横に配置して布状に織り上げたガラスシートにビスマレイミドトリアジン樹脂（ＢＴレジン）等の有機樹脂９ｂを浸透させた絶縁層９に銅箔等をパターニングした配線５を各層に形成した積層構造となっており、最上層の配線５は接続部分を除いてソルダーレジスト１０によって覆われている。
【０００６】
ベース基板１の最上層の配線５は、その一端が半導体チップ１の接続端子であるパッドとボンディングワイヤ６によって接続されており、その他端に例えばハンダを用いたバンプ電極１１が形成される、或いはベース基板１を貫通するスルーホール配線１２によって複数層の配線５の層間接続を行なってバンプ電極１１と接続され、このバンプ電極１１が半導体装置の外部端子となっている。
【０００７】
こうしたベース基板１では、図２に示すように、その製造過程では複数のベース基板１を一括して形成し、縦横に配置された各基板１を、最終段階でブレード等によって切断して個片化し個別のベース基板１としている。
【０００８】
【発明が解決しようとする課題】
このような半導体装置では、実装基板への実装に先立って加熱処理であるリフローが行なわれるが、このリフローによってパッケージの吸湿に起因するリフロークラックが発生し不良となるものがあった。このような不良の発生によって製品への信頼性が低下することになる。
【０００９】
本発明の課題は、これらの問題を解決し、ベース基板を用いた半導体装置のリフローによるパッケージクラック耐性を向上させることが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
絶縁層と配線とを積層したベース基板に形成された外部端子と搭載された半導体チップの接続端子とを前記配線を介して接続する半導体装置において、前記ベース基板の側面を樹脂等によって封止する。
【００１１】
上述した本発明によれば、ベース基板側面に生じる微小な隙間が露出するのを防止し、前記隙間から吸湿した水分に起因するパッケージクラックを防止することができる。加えて、前記隙間から吸湿した水分によって内部の配線が腐食するのを防止することができる。
【００１２】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１３】
【発明の実施の形態】
図３は本発明の一実施の形態であるＢＧＡ型の半導体装置を示す縦断面図及びその部分拡大図である。
本実施の形態のＢＧＡ型の半導体装置では、ベース基板１が矩形環状に形成されており、ベース基板１に形成された中央部の空間に単結晶シリコン等の半導体基板に素子を形成した半導体チップ２を収容し、半導体チップ２は接着剤３によって放熱板４に固定され、半導体チップ２のパッドとベース基板１の配線５とがボンディングワイヤ６によって接続されている。
【００１４】
ベース基板１は接着剤７によってアルミニュウム或いは銅等の放熱性に優れた金属を用いた放熱板４に固定され、ボンディングワイヤ６を含む半導体チップ２とベース基板１との接続部分はエポキシ樹脂等を用いた封止体８で覆い封止してある。
【００１５】
ベース基板１は、部分拡大図に示すように、ガラス繊維９ａの束を縦横に配置して布状に織り上げたガラスシートにビスマレイミドトリアジン樹脂（ＢＴレジン）等の有機樹脂９ｂを浸透させた絶縁層９に銅箔等をパターニングした配線５を各層に形成した積層構造となっており、最上層の配線５は接続部分を除いてソルダーレジスト１０によって覆われている。
【００１６】
ベース基板１の最上層の配線５は、その一端が半導体チップ２のパッドとボンディングワイヤ６によって接続されており、その他端に例えばハンダを用いたバンプ電極１１が形成される、或いはベース基板１を貫通するスルーホール配線１２によって複数層の配線５の層間接続を行なってバンプ電極１１と接続され、このバンプ電極１１が半導体装置の外部端子となっている。
【００１７】
前述したリフロークラックの原因について、本発明者等が検討した結果、ベース基板１の側面は製造過程で切断された切断面が露出しており、切断面ではガラス繊維９ａ及び樹脂９ｂの双方が露出している点に着目した。
【００１８】
即ち、異種材料であるガラス繊維９ａと樹脂９ｂとの接着界面の接着性が劣っているために、前記個片化の切断の際に加えられる外力によって前記接着界面にダメージが加わりガラス繊維９ａと樹脂９ｂとの接着界面に微小な隙間が生じてしまう。
【００１９】
このため、この隙間から吸湿した水分がベース基板１の内部に浸透し、実装時のリフローによって浸透した水分が気化・膨張することによりパッケージクラックを起こす或いは水分によって内部の配線５が腐食してしまい断線する等の損傷が生じることが判明した。そこで、本実施の形態では、ベース基板１側面をソルダーレジスト１０によって覆いベース基板１の側面を封止してある。
【００２０】
このベース基板１側面の封止は、表面の配線５を覆うソルダーレジスト１０の塗布と同時に行なってもよいし、側面のみを別に塗布してもよい。また、ソルダーレジスト１０に限らずエポキシ樹脂等を塗布してもよく、熱可塑性樹脂等の絶縁性のフィルムを側面に接着して封止してもよい。
【００２１】
続いて、図４にフローを示す本実施の形態の半導体装置の製造方法について、図５乃至図１０を用いて説明する。図中の（ａ）は平面図を示し、図中の（ｂ）は縦断面図を示している。
【００２２】
先ず、複数のベース基板１を一括して形成し、縦横に配置された各基板１を、最終段階でブレード等によって切断して図５に示すように個片化した後に、ソルダーレジスト１０を図６に示すようにベース基板１の側面に塗布する。
【００２３】
次に、ベース基板１に放熱板４を接着剤７によって取り付け、ベース基板１に形成された中央部の半導体チップ搭載領域の放熱板４に、半導体チップ１を位置合わせし、図７に示すように、半導体チップ２を接着剤３によって放熱板４に固定して半導体チップ２を搭載する。
【００２４】
次に、図８に示すように、半導体チップ２のパッドとベース基板１の配線５とをボンディングワイヤ６によって接続し、図９に示すように、ボンディングワイヤ６を含む半導体チップ２とベース基板１との接続部分はエポキシ樹脂等を用いたポッティングによって封止体８を形成して封止し、図１０に示すようにバンプ電極１１を取り付けて図３に示す状態となる。
【００２５】
この例では、ベース基板１が個片化された時点で側面の封止を行なったが、他に、例えばポッティングによって封止体８を形成する際に、ポッティング樹脂によってベース基板１側面の封止を行なってもよいし、バンプ電極１１の取り付け後にベース基板１側面の封止を行なってもよい。
【００２６】
一般に、ベース基板１単体の状態で側面の封止を行なう場合には処理が容易である点が利点であり、製造工程が進んだ段階で側面の封止を行なう場合には、製造工程では加熱を要する処理が多いため、加熱の影響による封止膜の劣化が少なくなる利点がある。
【００２７】
このようにベース基板１側面の封止については、適宜の段階で行なうことが可能であり、夫々の半導体装置に応じて最適な段階での封止を選択することが可能である。
【００２８】
また、前述した実施の形態ではポッティングによって半導体チップ２を封止しているが、図１１に示すように、半導体チップ２を樹脂モールドによる封止体１３によって封止する場合には、ベース基板１側面と樹脂モールドの金型との間に僅かに隙間を設けることによって、封止体１３をベース基板１の側面まで形成してベース基板１の側面を封止することも可能である。
【００２９】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００３０】
例えば、絶縁層９が複合材ではない場合であっても、絶縁層９と配線５とが異種材料であるために、その接着界面にダメージが加わり絶縁層９と配線５との接着界面に微小な隙間が生じ耐湿性を低下させている場合等にも本発明を適用することが可能である。
【００３１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、ベース基板の側面を封止しているので、切断面を露出させることがないという効果がある。
（２）本発明によれば、上記効果（１）により、前記切断面に生じる微小な隙間が露出するのを防止することができるという効果がある。
（３）本発明によれば、上記効果（２）により、前記隙間から吸湿した水分に起因するパッケージクラックを防止することができるという効果がある。
（４）本発明によれば、上記効果（２）により、前記隙間から吸湿した水分によって内部の配線が腐食するのを防止することができるという効果がある。
（５）本発明によれば、上記効果（３）（４）により、製品の信頼性を向上させることができるという効果がある。
【図面の簡単な説明】
【図１】従来のＢＧＡ型の半導体装置を示す縦断面図及びその部分拡大図である。
【図２】ベース基板の製造過程を示す斜視図である。
【図３】本発明の一実施の形態であるＢＧＡ型の半導体装置を示す縦断面図及びその部分拡大図である。
【図４】本発明の一実施の形態である半導体装置の製造方法を示すフロー図である。
【図５】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図６】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図７】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図８】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図９】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図１０】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図１１】本発明の一実施の形態であるＢＧＡ型の半導体装置の変形例を示す縦断面図及びその部分拡大図である。
【符号の説明】
１…ベース基板、２…半導体チップ、３，７…接着剤、４…放熱板、５…配線、６…ボンディングワイヤ、８，１３…封止体、９…絶縁層、９ａ…ガラス繊維、９ｂ…樹脂、１０…ソルダーレジスト、１１…バンプ電極、１２…スルーホール配線。
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、ベース基板を用いる半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置では、微細化の進展によってより多くの内部回路が搭載されるためにより多くの外部端子が必要となる。このため、半導体装置の底面に外部端子となるボール状のバンプを面状に配置したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型等の半導体装置が採用されている。
【０００３】
図１に縦断面図及びその部分拡大図を示すＢＧＡ型の半導体装置の例では、ベース基板１が矩形環状に形成されており、ベース基板１に形成された中央部の空間に単結晶シリコン等の半導体基板に素子を形成した半導体チップ２を収容し、半導体チップ２は接着剤３によって放熱板４に固定され、半導体チップ２のパッドとベース基板１の配線５とがボンディングワイヤ６によって接続されている。
【０００４】
ベース基板１は接着剤７によってアルミニュウム或いは銅等の放熱性に優れた金属を用いた放熱板４に固定され、ボンディングワイヤ６を含む半導体チップ２とベース基板１との接続部分はエポキシ樹脂等を用いた封止体８で覆い封止してある。
【０００５】
ベース基板は、部分拡大図に示すように、ガラス繊維９ａの束を縦横に配置して布状に織り上げたガラスシートにビスマレイミドトリアジン樹脂（ＢＴレジン）等の有機樹脂９ｂを浸透させた絶縁層９に銅箔等をパターニングした配線５を各層に形成した積層構造となっており、最上層の配線５は接続部分を除いてソルダーレジスト１０によって覆われている。
【０００６】
ベース基板１の最上層の配線５は、その一端が半導体チップ１の接続端子であるパッドとボンディングワイヤ６によって接続されており、その他端に例えばハンダを用いたバンプ電極１１が形成される、或いはベース基板１を貫通するスルーホール配線１２によって複数層の配線５の層間接続を行なってバンプ電極１１と接続され、このバンプ電極１１が半導体装置の外部端子となっている。
【０００７】
こうしたベース基板１では、図２に示すように、その製造過程では複数のベース基板１を一括して形成し、縦横に配置された各基板１を、最終段階でブレード等によって切断して個片化し個別のベース基板１としている。
【０００８】
【発明が解決しようとする課題】
このような半導体装置では、実装基板への実装に先立って加熱処理であるリフローが行なわれるが、このリフローによってパッケージの吸湿に起因するリフロークラックが発生し不良となるものがあった。このような不良の発生によって製品への信頼性が低下することになる。
【０００９】
本発明の課題は、これらの問題を解決し、ベース基板を用いた半導体装置のリフローによるパッケージクラック耐性を向上させることが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
絶縁層と配線とを積層したベース基板に形成された外部端子と搭載された半導体チップの接続端子とを前記配線を介して接続する半導体装置において、前記ベース基板の側面を樹脂等によって封止する。
【００１１】
上述した本発明によれば、ベース基板側面に生じる微小な隙間が露出するのを防止し、前記隙間から吸湿した水分に起因するパッケージクラックを防止することができる。加えて、前記隙間から吸湿した水分によって内部の配線が腐食するのを防止することができる。
【００１２】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１３】
【発明の実施の形態】
図３は本発明の一実施の形態であるＢＧＡ型の半導体装置を示す縦断面図及びその部分拡大図である。
本実施の形態のＢＧＡ型の半導体装置では、ベース基板１が矩形環状に形成されており、ベース基板１に形成された中央部の空間に単結晶シリコン等の半導体基板に素子を形成した半導体チップ２を収容し、半導体チップ２は接着剤３によって放熱板４に固定され、半導体チップ２のパッドとベース基板１の配線５とがボンディングワイヤ６によって接続されている。
【００１４】
ベース基板１は接着剤７によってアルミニュウム或いは銅等の放熱性に優れた金属を用いた放熱板４に固定され、ボンディングワイヤ６を含む半導体チップ２とベース基板１との接続部分はエポキシ樹脂等を用いた封止体８で覆い封止してある。
【００１５】
ベース基板１は、部分拡大図に示すように、ガラス繊維９ａの束を縦横に配置して布状に織り上げたガラスシートにビスマレイミドトリアジン樹脂（ＢＴレジン）等の有機樹脂９ｂを浸透させた絶縁層９に銅箔等をパターニングした配線５を各層に形成した積層構造となっており、最上層の配線５は接続部分を除いてソルダーレジスト１０によって覆われている。
【００１６】
ベース基板１の最上層の配線５は、その一端が半導体チップ２のパッドとボンディングワイヤ６によって接続されており、その他端に例えばハンダを用いたバンプ電極１１が形成される、或いはベース基板１を貫通するスルーホール配線１２によって複数層の配線５の層間接続を行なってバンプ電極１１と接続され、このバンプ電極１１が半導体装置の外部端子となっている。
【００１７】
前述したリフロークラックの原因について、本発明者等が検討した結果、ベース基板１の側面は製造過程で切断された切断面が露出しており、切断面ではガラス繊維９ａ及び樹脂９ｂの双方が露出している点に着目した。
【００１８】
即ち、異種材料であるガラス繊維９ａと樹脂９ｂとの接着界面の接着性が劣っているために、前記個片化の切断の際に加えられる外力によって前記接着界面にダメージが加わりガラス繊維９ａと樹脂９ｂとの接着界面に微小な隙間が生じてしまう。
【００１９】
このため、この隙間から吸湿した水分がベース基板１の内部に浸透し、実装時のリフローによって浸透した水分が気化・膨張することによりパッケージクラックを起こす或いは水分によって内部の配線５が腐食してしまい断線する等の損傷が生じることが判明した。そこで、本実施の形態では、ベース基板１側面をソルダーレジスト１０によって覆いベース基板１の側面を封止してある。
【００２０】
このベース基板１側面の封止は、表面の配線５を覆うソルダーレジスト１０の塗布と同時に行なってもよいし、側面のみを別に塗布してもよい。また、ソルダーレジスト１０に限らずエポキシ樹脂等を塗布してもよく、熱可塑性樹脂等の絶縁性のフィルムを側面に接着して封止してもよい。
【００２１】
続いて、図４にフローを示す本実施の形態の半導体装置の製造方法について、図５乃至図１０を用いて説明する。図中の（ａ）は平面図を示し、図中の（ｂ）は縦断面図を示している。
【００２２】
先ず、複数のベース基板１を一括して形成し、縦横に配置された各基板１を、最終段階でブレード等によって切断して図５に示すように個片化した後に、ソルダーレジスト１０を図６に示すようにベース基板１の側面に塗布する。
【００２３】
次に、ベース基板１に放熱板４を接着剤７によって取り付け、ベース基板１に形成された中央部の半導体チップ搭載領域の放熱板４に、半導体チップ１を位置合わせし、図７に示すように、半導体チップ２を接着剤３によって放熱板４に固定して半導体チップ２を搭載する。
【００２４】
次に、図８に示すように、半導体チップ２のパッドとベース基板１の配線５とをボンディングワイヤ６によって接続し、図９に示すように、ボンディングワイヤ６を含む半導体チップ２とベース基板１との接続部分はエポキシ樹脂等を用いたポッティングによって封止体８を形成して封止し、図１０に示すようにバンプ電極１１を取り付けて図３に示す状態となる。
【００２５】
この例では、ベース基板１が個片化された時点で側面の封止を行なったが、他に、例えばポッティングによって封止体８を形成する際に、ポッティング樹脂によってベース基板１側面の封止を行なってもよいし、バンプ電極１１の取り付け後にベース基板１側面の封止を行なってもよい。
【００２６】
一般に、ベース基板１単体の状態で側面の封止を行なう場合には処理が容易である点が利点であり、製造工程が進んだ段階で側面の封止を行なう場合には、製造工程では加熱を要する処理が多いため、加熱の影響による封止膜の劣化が少なくなる利点がある。
【００２７】
このようにベース基板１側面の封止については、適宜の段階で行なうことが可能であり、夫々の半導体装置に応じて最適な段階での封止を選択することが可能である。
【００２８】
また、前述した実施の形態ではポッティングによって半導体チップ２を封止しているが、図１１に示すように、半導体チップ２を樹脂モールドによる封止体１３によって封止する場合には、ベース基板１側面と樹脂モールドの金型との間に僅かに隙間を設けることによって、封止体１３をベース基板１の側面まで形成してベース基板１の側面を封止することも可能である。
【００２９】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００３０】
例えば、絶縁層９が複合材ではない場合であっても、絶縁層９と配線５とが異種材料であるために、その接着界面にダメージが加わり絶縁層９と配線５との接着界面に微小な隙間が生じ耐湿性を低下させている場合等にも本発明を適用することが可能である。
【００３１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、ベース基板の側面を封止しているので、切断面を露出させることがないという効果がある。
（２）本発明によれば、上記効果（１）により、前記切断面に生じる微小な隙間が露出するのを防止することができるという効果がある。
（３）本発明によれば、上記効果（２）により、前記隙間から吸湿した水分に起因するパッケージクラックを防止することができるという効果がある。
（４）本発明によれば、上記効果（２）により、前記隙間から吸湿した水分によって内部の配線が腐食するのを防止することができるという効果がある。
（５）本発明によれば、上記効果（３）（４）により、製品の信頼性を向上させることができるという効果がある。
【図面の簡単な説明】
【図１】従来のＢＧＡ型の半導体装置を示す縦断面図及びその部分拡大図である。
【図２】ベース基板の製造過程を示す斜視図である。
【図３】本発明の一実施の形態であるＢＧＡ型の半導体装置を示す縦断面図及びその部分拡大図である。
【図４】本発明の一実施の形態である半導体装置の製造方法を示すフロー図である。
【図５】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図６】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図７】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図８】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図９】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図１０】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図１１】本発明の一実施の形態であるＢＧＡ型の半導体装置の変形例を示す縦断面図及びその部分拡大図である。
【符号の説明】
１…ベース基板、２…半導体チップ、３，７…接着剤、４…放熱板、５…配線、６…ボンディングワイヤ、８，１３…封止体、９…絶縁層、９ａ…ガラス繊維、９ｂ…樹脂、１０…ソルダーレジスト、１１…バンプ電極、１２…スルーホール配線。
Claims (5)
- 絶縁層と配線とを積層したベース基板に形成された外部端子と搭載された半導体チップの接続端子とを前記配線を介して接続する半導体装置において、前記ベース基板の側面が封止されていることを特徴とする半導体装置。
- 前記ベース基板の側面にて切断面が露出していることを特徴とする請求項１に記載の半導体装置。
- 前記ベース基板の絶縁層が２種類以上の材料からなる複合材であることを特徴とする請求項１又は請求項２に記載の半導体装置。
- 前記側面をソルダーレジスト或いはエポキシ系樹脂で被覆して封止を行なうことを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体装置。
- 前記配線基板がＢＧＡ型半導体装置のベース基板であることを特徴とする請求項１乃至請求項４の何れか一項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002200222A JP2004047563A (ja) | 2002-07-09 | 2002-07-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002200222A JP2004047563A (ja) | 2002-07-09 | 2002-07-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004047563A true JP2004047563A (ja) | 2004-02-12 |
Family
ID=31707144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002200222A Pending JP2004047563A (ja) | 2002-07-09 | 2002-07-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004047563A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100649754B1 (ko) | 2005-10-31 | 2006-11-27 | 삼성전기주식회사 | 반도체 소자 패키지 |
| JP2007208164A (ja) * | 2006-02-06 | 2007-08-16 | Shiima Denshi Kk | 半導体装置用基板及びその製造方法 |
| JP2009146988A (ja) * | 2007-12-12 | 2009-07-02 | Fujitsu Ltd | 配線基板の個片化方法およびパッケージ用基板 |
-
2002
- 2002-07-09 JP JP2002200222A patent/JP2004047563A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100649754B1 (ko) | 2005-10-31 | 2006-11-27 | 삼성전기주식회사 | 반도체 소자 패키지 |
| JP2007208164A (ja) * | 2006-02-06 | 2007-08-16 | Shiima Denshi Kk | 半導体装置用基板及びその製造方法 |
| JP2009146988A (ja) * | 2007-12-12 | 2009-07-02 | Fujitsu Ltd | 配線基板の個片化方法およびパッケージ用基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
| JP2009124151A (ja) | 接合信頼性の向上した積層型半導体パッケージ | |
| TW200931628A (en) | Stacking die package structure for semiconductor devices and method of the same | |
| JP3277997B2 (ja) | ボールグリッドアレイパッケージとその製造方法 | |
| JP2004356529A (ja) | 半導体装置および半導体装置の製造方法 | |
| US8008765B2 (en) | Semiconductor package having adhesive layer and method of manufacturing the same | |
| JP2010010301A (ja) | 半導体装置及びその製造方法 | |
| JP2004165311A (ja) | 半導体装置とその製造方法 | |
| US20090178836A1 (en) | Wiring board for semiconductor device | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| WO2023241304A1 (zh) | 芯片封装方法及芯片 | |
| TWI419278B (zh) | 封裝基板及其製法 | |
| JP2010135501A (ja) | 半導体装置の製造方法 | |
| JP2004047563A (ja) | 半導体装置 | |
| JP2002198458A (ja) | 半導体装置及び半導体装置製造方法 | |
| US8410598B2 (en) | Semiconductor package and method of manufacturing the same | |
| JP2004266016A (ja) | 半導体装置、半導体装置の製造方法、及び半導体基板 | |
| JP2007142128A (ja) | 半導体装置およびその製造方法 | |
| TWI390701B (zh) | 免用基板與接針之半導體封裝構造及其製程 | |
| JP2002270725A (ja) | 半導体装置およびその製造方法 | |
| JPH10284648A (ja) | 半導体装置 | |
| JP4978244B2 (ja) | 半導体装置及びその製造方法 | |
| TWI393197B (zh) | 晶片封裝 | |
| JP2003017624A (ja) | 半導体装置 | |
| JP2003031725A (ja) | 半導体装置の製造方法 |