JP2007208164A - 半導体装置用基板及びその製造方法 - Google Patents

半導体装置用基板及びその製造方法 Download PDF

Info

Publication number
JP2007208164A
JP2007208164A JP2006027933A JP2006027933A JP2007208164A JP 2007208164 A JP2007208164 A JP 2007208164A JP 2006027933 A JP2006027933 A JP 2006027933A JP 2006027933 A JP2006027933 A JP 2006027933A JP 2007208164 A JP2007208164 A JP 2007208164A
Authority
JP
Japan
Prior art keywords
substrate
resin
semiconductor device
window opening
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006027933A
Other languages
English (en)
Inventor
Norio Kojima
憲夫 小嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHIIMA DENSHI KK
Original Assignee
SHIIMA DENSHI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHIIMA DENSHI KK filed Critical SHIIMA DENSHI KK
Priority to JP2006027933A priority Critical patent/JP2007208164A/ja
Publication of JP2007208164A publication Critical patent/JP2007208164A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】粉塵付着やチッピング片の付着によるボンディング性の低下、金属バリによるパターン間ショートや層間絶縁低下など、品質上の間題を解消したガラス繊維とエポキシ樹脂からなる基材を使用する、半導体素子や電子部品の搭載密度の高い半導体装置用基板を提供する。
【解決手段】半導体素子や電子部品の電極と基板の電極とをワイヤーで電気的に接続するために、該基板に窓開け加工を施した窓開け部９を有する半導体装置用基板４において、窓開け部の基板断面部に樹脂を噴霧ないし塗布することにより、窓開け部の基板断面部を樹脂２４で被覆することができる。
【選択図】図３

Description

本発明は、半導体装置用の基板及びその製造方法に関する。特に、ＢＯＣ（Ｂｏａｄ Ｏｎ Ｃｈｉｐ）パッケージの半導体装置用の基板、即ち、半導体素子や電子部品の電極と基板の電極とをワイヤーで電気的に接続するために、該基板に窓開け加工を施した、窓開け部を有する半導体装置用の基板及びその製造方法に関する。
半導体素子を搭載するパッケージとして、従来金属板を加工したリードフレーム基材を使用したＤＩＰ、ＳＯ、ＱＦＰなどのパッケージが広く使われてきた。
半導体を搭載する民生機器の近年の傾向として、より小さくより薄くより軽い携帯用電気製品の増加により、半導体パッケージもより小型で高密度なパッケージが要求されるようになった。小型・高密度パッケージ用基材として、リードフレームに替わって、有機基材や有機テープを使ったいろいろな形態のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と称されるパッケージが使用されるようになった。その中で電気信号の引き出し電極をチップ中心に配置することを特徴とするＤＲＡＭ等のメモリー素子に最適なパッケージ構造として、ＢＯＣがある。その例を図１に示した（非特許文献１）。
ＢＯＣパッケージ１は、図１に示したように、中央部に窓を開けた基板４に半導体素子２を接着剤３で接着せしめ、窓開けの部分で半導体素子２の電極と基板の電極７とをワイヤー６で接続し、基板４の半導体素子２とは反対側の面に半田ボール５を設け、ワイヤー６を含む窓開けの部分を樹脂８で封止した構造をとっている。導体用基板は、半導体素子や電子部品を搭載する前は、図２に示すように単位基板（半導体素子や電子部品が搭載されて１個の半導体装置となるべき基板）が複数集合した形態を採っている。この例では、単位基板が９個集合して中単位を形成し、この中単位が更に複数集合して、基板原板を形成している。図２では、ワイヤボンディングが行われる基板ボンディング面１０が表面になっている。そして、この面には、半田ボールがくることになる。また、窓開け加工により明けられた基板窓開け部９が示されている。
このＢＯＣに使われる基板には、半導体素子のボンディング電極部直上の窓開け加工の容易さから、ポリイミドテープが使用されてきた。しかし、ポリイミドは高価なため、ポリイミドテープと同等に薄く成形したガラス繊維とエポキシ樹脂からなる材料が使用されるようになってきた。この材料は機械・電気特性、耐熱性などが優れているが、ガラス繊維を含有するため、プレスなどの機械的シェアリング法でＢＯＣパッケージ基板の窓開け加工をすると、窓開け部の基板断面の周辺に、窓開け加工時にガラスや樹脂の粉塵やバリが発生し、下記の不具合を発生するという問題がある。
即ち、１）ガラスや樹脂の粉塵や破片が半導体装置用基板側のボンディング電極に付着してボンディング性が著しく損なわれ、半導体素子と基板との接続の信頼性を低下させ、製品歩留まりが低下する。特に、窓開け加工時に破断面に沿って基板にチッピングが生じた場合、そのチッピングが完全に除去されずに不安定な形で、半導体装置の組立工程に投入され、組み立て中の半導体装置の中にそれらのチッピング（基板の欠片）が入り込み、電極に付着したりして、半導体装置そのものにダメージを与えたりし、その上、その半導体装置で作られた製品に重大な障害を発生させてしまう。
２）バリが生じると、ワイヤボンディング中のワイヤがバリに接触し損傷を受け、ワイヤボンディングの信頼性を低下させてしまう、３）ガラス繊維とエポキシ樹脂からなる基板の窓開け加工（切断）においては、金型の摩耗が激しく、そのため金属配線部にバリが発生しやすい。この金属バリは導電性を有するので、半導体装置を組み立てる工程で金属バリが移動し、隣接するパターン間にショートを誘発し、重大な不具合をもたらす確率が高くなる。
半導体素子を搭載するインターボーザとしてのパッケージ用基板においては、電気的接続に使用する金属配線は基板の表裏面に施す２層タイプが圧倒的に多かった。しかし今後更に半導体素子の実装形態が進化して、より薄くより高密度なシステムレベルの高密度実装形態になると、半導体素子を直接金属配線多層構造の基板に実装する必要が出てくる。このような金属配線多層構造の基板では、各金属配線層をビアという貫通穴を用いて各金属配線層間を接続する手法をとっている。
ビアとなる穴開けは、ドリル加工などによる方法が一般的である。それらの貫通ビア断面は、無電解メッキ、電解メッキで形成された銅被膜で覆われる。この銅被膜は、各金属配線層間の電気的接続の機能を果たすと同時に、外部からの水分などの積層した金属配線層への侵入を物理的に遮断するという機能を有している。
しかし、多層基板にＤＲＡＭなどの半導体素子を直接搭載しようとすると、ＤＲＡＭの電極と基板の電極とを金ワイヤなどで接続するので、多層基板に接続するための窓開けが必須になる。この窓開け部加工において、プレスなどの機械的シェアリング法で窓開けを行うと、各層間に微少クラックを発生させることになる。このクラックが生じた基板においては、クラック部で水分が保持され、この水が陽極である金属配線部の銅イオンを容易に溶出し、金属マイグレーションを起こしやすくする。前述したように、ガラス繊維とエポキシ樹脂からなる基板を使用すると、基板としてのコスト競争力はあるものの、微少粉塵付着、チッピング片の付着、金属バリなどによるパターン間ショート、層間絶縁低下など、品質上の間題があった。
大日本印刷株式会社電子デバイス事業部 製品・技術紹介 （http://www.dnp.co.jp/semi/j/new/01.html）
本発明は、このような状況の下でなされたもので、上記問題を解消した、即ち、窓開け加工時に生じるガラスや樹脂の粉塵やチッピングなどの小片が半導体装置に及ぼすボンディング性の著しい低下、半導体素子との接合の信頼性の低下、製品歩留まりの低下等を解消し、バリがワイヤに接触しワイヤーが損傷を受けることによるワイヤボンディングの信頼性低下を解消し、また、金属配線に基づく金属バリが及ぼすパターン間ショートの誘発という悪影響を解消したガラス繊維とエポキシ樹脂からなる基板を使用する窓開け部を有する半導体装置用基板及びその製造方法を提供しようとするものである。
本発明の要旨は、半導体素子や電子部品の電極と基板の電極とを電気的に接続するために、該基板に窓開け加工を施し、窓開け部を有する半導体装置用基板の窓開け部の基板断面部を樹脂で被覆した半導体装置用基板である。窓開け部の断面部に付着したり、残存したりする微少粉塵、チッピング片、金属バリ等を樹脂で固定し、これら微少粉塵、チッピング片等に基づくボンディング性の著しい低下、半導体素子との接合の信頼性の低下、製品歩留まりの低下を解消し、金属バリ等に基づくパターン間ショート、層間絶縁低下等の間題を解消するものである。要約すれば、ガラス繊維とエポキシ樹脂からなる半導体装置用基板において、スタンピング等で窓開け加工を行い、この窓開け部の基板断面を樹脂で被覆された半導体装置用基板である。尚、電子部品というのは、抵抗やコンデンサー類のことである。
即ち、ガラス繊維とエポキシ樹脂からなる半導体装置用基板であって、半導体素子や電子部品の電極と基板の電極とをワイヤーで電気的に接続するために該基板に窓開け加工され、該窓開け加工された基板断面部を樹脂で被覆したことを特徴とする半導体装置用基板である。窓開け加工は、主として生産性の高いプレス等の機械的シェアリング法が好適に使用される。
本発明の半導体装置用基板は、この基板の表面及び／又は裏面に金属配線層を備えることができる。表面又は裏面の片面のみに金属配線層を設けてもよいし、表面及び裏面の両面に金属配線層を設けてもよい。また、金属配線層は、基板の中間層に設けることもできる。この場合は、実際には、金属配線を備えた基板を複数積層して得ることができる。更に、半導体素子や電子部品等を複数搭載することもできる。この場合は、窓開け加工を行った窓開け部の基板断面に樹脂を被覆することになる。
窓開け部の基板断面に被覆する樹脂としては、ポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂、シリコーン樹脂等から選択される少なくとも一種の樹脂を使用することができる。樹脂の被覆は、樹脂液の噴霧又は塗布によって行うことができる。この際、樹脂を溶剤に溶解し、適度な粘度に調製した上で噴霧乃至塗布するのがよい。塗布後、必要に応じて、熱又は紫外線等により硬化させることもできる。また、オリゴマー程度のもの、前駆体をそのまま又は溶剤に溶解し噴霧又は塗布し、熱や紫外線等によって硬化することもできる。
具体的に半導体装置用基板を得る方法は、ガラス繊維とエポキシ樹脂からなる半導体装置用基板に半導体素子や電子部品等の電極と前記基板の電極とをワイヤーで電気的に接続するために、該基板に窓開け加工を施した後、窓開け部に樹脂噴霧ノズルを挿入し、該樹脂噴霧ノズルから、樹脂を窓開け部の基板断面部に樹脂を噴霧し、該基板断面部を樹脂で被覆することを特徴とする半導体装置用基板の製造方法である。この際、樹脂のボンディング面への付着の観点から、該基板のボンディング面を上にするのが好ましい。そして、前記半導体装置用基板のボンディング表面に樹脂吸収マットを被せることができるし、この樹脂吸収マットの上から真空に吸引しながら、樹脂を噴霧することもできる。
更に、具体的に半導体装置用基板を得る方法は、ガラス繊維とエポキシ樹脂からなる半導体装置用基板に半導体素子や電子部品の電極と前記基板の電極とをワイヤーで電気的に接続するために、該基板に窓開け加工を施した後、窓開け部に樹脂塗布ヘッドを挿入し、該樹脂塗布ヘッドを振動させて、樹脂を窓開け部の基板断面部に樹脂を塗布し、基板断面部を樹脂で被覆することを特徴とする半導体装置用基板の製造方法である。この際、樹脂のボンディング面への付着の観点から、該基板のボンディング面を上にするのが好ましい。また、樹脂塗布ヘッドの塗布部は、樹脂を吸収しやすい材質からなることが好ましい。そのためには、不織布やフェルト等を使用することができる。即ち、この塗布ヘッドの樹脂塗布部分には、例えば、フェルトからなるマットを備え、このマットに樹脂を浸漬した後基板断面部に塗布することができる。
本発明の効果は、ガラス繊維とエポキシ樹脂からなる基板を使用して窓開け加工を施す場合、窓開け加工時に生じるガラスや樹脂の粉塵、チッピングなどの小片が半導体装置に及ぼすボンディング性の著しい低下を解消し、半導体素子との接合の信頼性の低下等を解消し、製品歩留まりの低下を解消し、生じたバリがワイヤに接触しワイヤーが損傷を受けることによるワイヤボンディングの信頼性低下を解消し、また、金属バリが及ぼすパターン間ショートの誘発という悪影響を解消するものである。これに基づき、本発明は、高品質で高密度搭載可能な半導体装置用基板を低コストで提供することを可能にする。即ち、ガラス繊維とエポキシ樹脂からなる基板を使用し、ＢＯＣパッケージを可能とし、半導体素子や電子部品の搭載密度の高い半導体装置用基板を提供することができる効果を奏する。前述したように、電子部品というのは抵抗やコンデンサー類のことである。
本発明を実施形態に基づいて説明する。本発明は、基本的には、図２において示したように、窓開け部９の基板断面部に樹脂を被覆したものである。具体的な例を図５に示した。これは、半導体装置用基板の窓開け部の断面を示したものである。基板４の表面に配線の金属パターン２１が配置されている。窓開け部９の基板の断面部に樹脂被膜２４が被覆されている。この図においては、同時に、窓開け加工時に生じるチッピング又はクラック２２、金属バリ２３が示されている。樹脂被膜２４は、窓開け加工時に生じたチッピング又はクラック２２を被覆することができる。チッピング又はクラックが、樹脂により被覆されることにより、ボンディング電極に付着することを防止し、ボンディング性の低下、半導体装置の信頼性の低下、製品歩留まりの低下を解消することができる。更に、金属配線に基づく金属バリ２３についても、樹脂により被覆され、隣接のパターン間ショートの誘発を防止することができる。また、樹脂によりクラックが被覆されるので、水分が侵入することが無く、侵入した水が陽極である金属配線部の銅イオンを溶出し、金属マイグレーションを起こすという問題も解消することができる。
本発明の半導体装置用基板の他の例を図６に示した。これは、金属配線を多層に組み込んだ基板の窓開け部の断面を示している。窓開け部の基板断面部を樹脂被膜３４で被覆している。同時に、層内クラック３２及び層間クラック３３を示している。これらのクラックに対して、樹脂被膜３４を形成することにより、窓開け部の基板断面を保護するとともに、塗布した樹脂がクッラク内に浸み込み、クラックが拡大する等の悪影響を防止することができる。
図７に、複数の半導体素子や電子部品を搭載した、所謂システム基板に本発明を適用した例を示した。これらの搭載部品の内、窓開け加工をした半導体素子を含むものの窓開け部の基板断面に樹脂被膜を形成したものである。
本発明の半導体装置用基板の製造方法について、実施例に基づいて説明する。実施例１を図３に基づいて説明する。ガラス繊維を含むエポキシ樹脂からなる基板４の中央部に窓開け加工を施し、ボンディング面１０を上にして、その表面１０に樹脂吸収マット１１を基板上に被せる。窓開け部９に樹脂噴霧ノズル１２を挿入する。この噴霧ノズルは、ジェットディスペンサーなどの高速塗布機能を備える。この噴霧ノズルから、ポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂又はシリコーン樹脂を窓開け部基板断面部に、０．０１〜０．１ｍｇ／ｍｍ２の割合で噴霧する。樹脂吸収マットは、噴霧された樹脂が基板の他の部分に付着するのを防止する。噴霧ノズル９は、窓開け部を満遍なく樹脂が噴霧されるように、窓開けの一端から他の端へ移動しながら樹脂を噴霧する。噴霧された樹脂は、熱、紫外線等で硬化する。樹脂噴霧は、上記樹脂吸収マットを介して基板窓開け部を真空吸引した状態で行うこともできる。尚、樹脂は溶剤に溶解したものを使用することができるし、オリゴマー、前駆体をそのまま又は溶剤に溶解したものを使用し噴霧後硬化させることもできる。
具体的には以下のように操作する。窓開け部９を設けた基板４をサポート（台１３）とともに作業位置に搬送する（図３（ａ））。噴霧する樹脂液が付着しないないように、基板上のボンディング面１０に、押さえ治具１４にて樹脂吸収マット１１を基板４上に配置する。しかる後に、樹脂噴霧ノズルを基板窓開け部９に挿入し、基板断面周辺に樹脂を噴霧する。この際、樹脂の噴霧は基板の構成に従って、複数同時に行うのがよい（図（ｂ））。樹脂を噴霧した後、押さえ治具１４を上昇させて、基板４と樹脂吸収マット１１とを分離する。樹脂を噴霧した基板は次の工程に送られ、樹脂吸収マット１１は樹脂吸収マット巻き取り治具１６によって樹脂１８が付着した部分は巻き取られ、新しい樹脂吸収マットが繰り出され次の噴霧作業に備える（図３（ｃ））。
このように窓開け部の基板断面に樹脂を塗布することにより、窓開け加工の際に生じる、ガラスや樹脂の粉塵、小片やバリを樹脂被膜で包み込むことができる。この結果、ボンディング電極へのボンディング性の向上、ワイヤボンディングの信頼性を向上する効果を奏する。また、最外層や中間層の金属配線部の金属バリを固定し、半導体装置の製造工程で金属バリが移動し隣接するパターン間ショートを誘発し重大な不具合の発生を防止する効果を奏するものである。
ガラス繊維を含むエポキシ樹脂からなる基板４の中央部に窓開け加工を施し、ボンディング面１０を上にする。窓開け部９に塗布ヘッド１５を挿入する。この塗布ヘッド１５は、その先端部に塗布部１９を備える。塗布部１９には、例えば、マットが備えられ、このマットに樹脂を浸漬させる。塗布マットに樹脂を浸漬した塗布ヘッド１５を窓開け部に挿入し、塗布ヘッド１５を振動させ、窓開け部９基板断面に樹脂を塗布する。具体的には図４に示した手順で樹脂の塗布を行う。塗布ヘッド１５を樹脂ポット２０内の樹脂液に浸漬し（図４（ｂ））、引き上げ（図４（ｃ））、塗布ヘッド１５に振動を与えて余分の樹脂を振り払い塗布部１９に適量の樹脂を含浸させ（図（ｄ））、基板４の窓開け部９の基板断面部に転写し樹脂被膜２４を形成する。塗布された樹脂は、熱、紫外線等で硬化する。尚、樹脂は溶剤に溶解したものを使用することができるし、オリゴマー、前駆体をそのまま又は溶剤に溶解したものを噴霧後硬化させることもできる。
発明の効果は実施例１と同様に、窓開けの際に生じる、ガラスや樹脂の粉塵、小片やバリを樹脂で包み込んでしまうので、ボンディング電極のボンディング性の向上、ワイヤボンディングの信頼性を向上する効果を奏する。また、最外層や中間層の金属配線部の金属バリを固定し、当該基板を使って製造する半導体装置における隣接するパターン間ショートを誘発し重大な不具合の発生を防止する効果を奏するものである。
半導体装置は電子機器、電気機器は勿論のこと、産業のあらゆる分野で使用されるものである。本発明の半導体装置用基板は、ガラス繊維とエポキシ樹脂からなる基板で、粉塵付着、チッピング片の付着によるボンディング性の著しい低下、半導体素子との接合の信頼性の低下、製品歩留まりの低下、金属バリなどによるパターン間ショートや層間絶縁低下等の品質上の間題を解消した、半導体素子、電子部品の搭載密度の高い半導体装置用の基板となるものである。本発明の半導体装置用基板は、半導体装置の多端子化に対応するもので、電子機器、電気機器の機能を飛躍的に高めるものである。この意味で、本発明は、産業への利用範囲は極めて広いものであり、同時に、産業の発展にも大きく寄与するものでもある。
半導体ＢＯＣパッケージの例を示す図である ＢＯＣ用基板の例を示す図である 本発明の実施形態の例を示す図である 本発明の実施形態の他の例を示す図である 本発明の半導体装置用基板の例を示す図である 本発明の多層基板の例を示す図である 本発明のシステム基板の例を示す図である
符号の説明
１ ＢＯＣパッケージ
２ 半導体素子
３ 接着剤
４ 基板
５ 半田ボール
６ ワイヤー
７ ボンディング電極
８ 樹脂
９ 窓開け部
１０ 基板ボンディング面
１１ 樹脂吸収マット
１２ 樹脂噴霧ノズル
１３ サポート（台）
１４ 押さえ治具
１５ 塗布ヘッド
１６ 樹脂吸収マット巻き取り治具
１８ 樹脂
１９ 塗布部
２０ 樹脂ポット
２１ 金属パターン
２２ チッピング又はクラック
２３ 金属バリ
２４ 樹脂皮膜
２５ 樹脂（付着した樹脂）
３１ 金属パターン
３２ 層内クラック（Ａ）
３３ 層間クラック（Ｂ）
３４ 樹脂皮膜

Claims (9)

  1. ガラス繊維とエポキシ樹脂からなる半導体装置用基板であって、半導体素子や電子部品の電極と基板の電極とをワイヤーで電気的に接続するために該基板に窓開け加工され、該窓開け加工された基板断面部を樹脂で被覆したことを特徴とする半導体装置用基板。
  2. 前記半導体装置用基板の基板の表面及び／又は裏面に、金属配線層を備えたことを特徴とする請求項１に記載の半導体装置用基板。
  3. 前記半導体装置用基板に、金属配線層を中間層に備えたことを特徴とする請求項１又は請求項２に記載の前記半導体装置用基板。
  4. 前記半導体装置用基板に、半導体素子や電子部品を複数搭載したことを特徴とする請求項１から請求項３のいずれかに記載の前記半導体装置用基板。
  5. 前記樹脂が、ポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂及びシリコーン樹脂から選択される少なくとも一であることを特徴とする請求項１から請求項４のいずれかに記載の前記半導体装置用基板。
  6. ガラス繊維とエポキシ樹脂からなる半導体装置用基板に半導体素子や電子部品の電極と前記基板の電極とをワイヤーで電気的に接続するために、該基板に窓開け加工を施した後、窓開け部に樹脂噴霧ノズルを挿入し、該樹脂噴霧ノズルから、樹脂を窓開け部の基板断面部に樹脂を噴霧し、該基板断面部を樹脂で被覆することを特徴とする半導体装置用基板の製造方法。
  7. 前記半導体装置用基板のボンディング表面に樹脂吸収マットを被せることを特徴とする請求項６に記載の半導体装置用基板の製造方法。
  8. ガラス繊維とエポキシ樹脂からなる半導体装置用基板に半導体素子や電子部品の電極と前記基板の電極とをワイヤーで電気的に接続するために、該基板に窓開け加工を施した後、窓開け部に樹脂塗布ヘッドを挿入し、該樹脂塗布ヘッドを振動させて、樹脂を窓開け部の基板断面部に樹脂を塗布し、基板断面部を樹脂で被覆することを特徴とする半導体装置用基板の製造方法。
  9. 前記樹脂塗布ヘッドの塗布部は、樹脂を吸収しやすい材質からなることを特徴とする請求項８に記載の半導体装置用基板の製造方法。





JP2006027933A 2006-02-06 2006-02-06 半導体装置用基板及びその製造方法 Pending JP2007208164A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006027933A JP2007208164A (ja) 2006-02-06 2006-02-06 半導体装置用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006027933A JP2007208164A (ja) 2006-02-06 2006-02-06 半導体装置用基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007208164A true JP2007208164A (ja) 2007-08-16

Family

ID=38487339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006027933A Pending JP2007208164A (ja) 2006-02-06 2006-02-06 半導体装置用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007208164A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176796A (ja) * 2008-01-22 2009-08-06 Sony Chemical & Information Device Corp 部品実装用基板の製造方法及び部品実装用基板
JP5163656B2 (ja) * 2008-01-22 2013-03-13 ソニー株式会社 部品実装用基板の製造方法及び部品実装用基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5643183A (en) * 1979-09-17 1981-04-21 Mitsubishi Electric Corp Preventive tool for locking of elevator platform
JPH07297313A (ja) * 1994-04-20 1995-11-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2004047563A (ja) * 2002-07-09 2004-02-12 Renesas Technology Corp 半導体装置
JP2004193634A (ja) * 2004-03-31 2004-07-08 Oki Electric Ind Co Ltd 半導体装置とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5643183A (en) * 1979-09-17 1981-04-21 Mitsubishi Electric Corp Preventive tool for locking of elevator platform
JPH07297313A (ja) * 1994-04-20 1995-11-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2004047563A (ja) * 2002-07-09 2004-02-12 Renesas Technology Corp 半導体装置
JP2004193634A (ja) * 2004-03-31 2004-07-08 Oki Electric Ind Co Ltd 半導体装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176796A (ja) * 2008-01-22 2009-08-06 Sony Chemical & Information Device Corp 部品実装用基板の製造方法及び部品実装用基板
JP5163656B2 (ja) * 2008-01-22 2013-03-13 ソニー株式会社 部品実装用基板の製造方法及び部品実装用基板

Similar Documents

Publication Publication Date Title
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6706564B2 (en) Method for fabricating semiconductor package and semiconductor package
US8053879B2 (en) Stacked semiconductor package and method for fabricating the same
US7414317B2 (en) BGA package with concave shaped bonding pads
US20110018123A1 (en) Semiconductor package and method of manufacturing the same
US8383950B1 (en) Metal etch stop fabrication method and structure
KR20070078711A (ko) 배선 기판 및 반도체 장치
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP2003318327A (ja) プリント配線板および積層パッケージ
KR20000041683A (ko) 인쇄회로기판 제조방법
US8058105B2 (en) Method of fabricating a packaging structure
JP2016100599A (ja) プリント回路基板、その製造方法、及び電子部品モジュール
WO2014063281A1 (en) Semiconductor device including stacked bumps for emi/rfi shielding
WO2009130958A1 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
US8952514B2 (en) Semiconductor package
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
JP5000105B2 (ja) 半導体装置
JP2007208164A (ja) 半導体装置用基板及びその製造方法
JPH07283336A (ja) チップキャリア
TWI473221B (zh) 封裝基板及其製法
KR20120012348A (ko) 인쇄회로기판 및 그의 제조 방법
KR100632596B1 (ko) Ｂｇａ 패키지 및 그 제조 방법
KR20190053007A (ko) 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081222

A977 Report on retrieval

Effective date: 20090409

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20110607

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018