KR20190053007A - 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법 - Google Patents

지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20190053007A
KR20190053007A KR1020170148943A KR20170148943A KR20190053007A KR 20190053007 A KR20190053007 A KR 20190053007A KR 1020170148943 A KR1020170148943 A KR 1020170148943A KR 20170148943 A KR20170148943 A KR 20170148943A KR 20190053007 A KR20190053007 A KR 20190053007A
Authority
KR
South Korea
Prior art keywords
layer
opening
pattern layer
conductor pattern
solder resist
Prior art date
Application number
KR1020170148943A
Other languages
English (en)
Other versions
KR102450598B1 (ko
Inventor
김상훈
한연규
고영국
오융
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170148943A priority Critical patent/KR102450598B1/ko
Priority to CN201810128642.8A priority patent/CN109769355A/zh
Priority to JP2018024570A priority patent/JP7088531B2/ja
Priority to TW107109783A priority patent/TWI752202B/zh
Publication of KR20190053007A publication Critical patent/KR20190053007A/ko
Application granted granted Critical
Publication of KR102450598B1 publication Critical patent/KR102450598B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

지지체 부착 인쇄회로기판이 개시된다. 본 발명의 일 측면에 따른 지지체 부착 인쇄회로기판은 기판부 및 지지체를 포함한다. 기판부는, 제1 외층도체패턴층, 제1 외층도체패턴층 상에 형성되고 제1 외층도체패턴층의 적어도 일부를 노출하는 제1 개구가 형성된 제1 솔더레지스트층을 포함하고, 지지체는, 제1 솔더레지스트층 상에 형성되고 제1 개구와 연통되는 제2 개구가 형성된 마스크패턴층 및 마스크패턴층 상에 형성되고 제2 개구와 연통되는 제3 개구가 형성된 지지절연층을 포함하고, 제1 개구 및 제3 개구 각각의 직경은 하부로 갈수록 감소한다.

Description

지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법{SUPPORT ATTACHED PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법에 관한 것이다.
전자제품의 박형화 및 소형화에 따라, 전자제품에 이용되는 패키지 또한 박형화 소형화되고 있다. 예로써, 모바일 기기의 박형화 및 소형화에 따라, 모바일 기기에 이용되는 메모리 등의 전자소자를 패키지하는 인쇄회로기판의 두께도 박형화 및 소형화되고 있다.
인쇄회로기판의 두께가 박형화될 경우 패키징 공정에서 불량이 발생할 가능성이 증가한다.
대한민국 공개특허공보 제10- 2011-0066044호 (2011.06.16)
본 발명의 실시예에 따르면, 패키지 공정 전체에서 취급이 용이하고, 패키지 수율이 향상된 지지체 부착 인쇄회로기판이 제공될 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 패키지 공정 전 전기검사가 가능한 지지체 부착 인쇄회로기판이 제공될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 지지체 부착 인쇄회로기판을 나타내는 도면.
도 2는 본 발명의 제2 실시예에 따른 지지체 부착 인쇄회로기판을 나타내는 도면.
도 3은 본 발명의 제3 실시예에 따른 지지체 부착 인쇄회로기판을 나타내는 도면.
도 4는 본 발명의 제4 실시예에 따른 지지체 부착 인쇄회로기판을 나타내는 도면.
도 5 내지 도 12은 본 발명의 일 실시예에 따른 지지체 부착 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 본 발명에 따른 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
지지체 부착 인쇄회로기판
(제1 실시예 )
도 1은 본 발명의 제1 실시예에 따른 지지체 부착 인쇄회로기판을 나타내는 도면이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 지지체 부착 인쇄회로기판(1000)은 기판부(100) 및 지지체(200)를 포함한다. 기판부(100)는 제1 외층도체패턴층(11) 및 제1 솔더레지스트층(21)을 포함하고, 제2 외층도체패턴층(12), 층간절연층(30) 및 제2 솔더레지스트층(22)을 더 포함할 수 있다. 지지체(200)는 마스크패턴층(210) 및 지지절연층(220)을 포함한다.
기판부(100)는 통상의 패키지용 인쇄회로기판일 수 있다. 기판부(100)는 코어리스 공법으로 제조된 인쇄회로기판일 수 있으나, 이에 제한되는 것은 아니다.
제1 외층도체패턴층(11)은 비아패드, 신호패턴, 파워패턴, 그라운드패턴 및 솔더패드 중 적어도 하나를 포함한다.
제1 외층도체패턴층(11)은 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.
제1 솔더레지스트층(21)은 제1 외층도체패턴층(11) 상에 형성되고, 제1 솔더레지스트층(21)에는 제1 외층도체패턴층(11)의 적어도 일부를 노출하는 제1 개구(310)가 형성된다.
제1 솔더레지스트층(21)은, 솔더레지스트필름을 적층하여 형성될 수 있다.
제1 솔더레지스트층(21)은 감광성의 솔더레지스트필름으로 형성될 수 있으나, 이에 제한되는 것은 아니다. 즉, 본 발명의 경우 제1 개구(310)는 통상의 경우와 달리, 포토리쏘그래피 공정을 통해 형성되는 것이 아니므로, 제1 솔더레지스트층(21)은 감광성 절연물질을 포함하지 않더라도 무관하다. 예로써, 제1 솔더레지스트층(21)은 무기필러가 열경화성 절연수지에 분산된 열경화성 솔더레지스트필름으로 형성될 수도 있다. 제1 개구(310)의 형성방법에 대해서는 후술한다.
제1 개구(310)는 제1 외층도체패턴층(11)의 솔더패드의 적어도 일부를 노출한다. 도 1 등에는 솔더패드의 형태를 SMD(Solder Mask Defined) 타입으로 도시하고 있으나, 솔더패드는 NSMD(Non Solder Mask Defined) 타입으로 형성될 수도 있다. 즉, 제1 개구(310)는 제1 외층도체패턴층(11)의 어느 하나의 솔더패드의 전부를 노출하는 형태로 형성될 수도 있다.
제1 개구(310)의 직경은 하부로 갈수록 감소할 수 있다. 즉, 제1 개구(310)의 직경은 기판부(100)의 외측에서 기판부(100)의 두께방향 중심을 향하는 방향을 따라 감소할 수 있다.
후술할 지지체(200)가 기판부(100)로부터 분리되면, 제1 외층도체패턴층(11)의 솔더패드 상에 솔더가 형성되도록 제1 개구(310) 내에 솔더가 형성될 수 있다.
지지체(200)는 기판부(100)에 부착된다. 지지체(200)는 마스크패턴층(210) 및 지지절연층(220)을 포함한다. 지지체(200)는 본 실시예에 따른 지지체 부착 인쇄회로기판(1000)의 기판부(100)에 메모리 등의 전자부품이 패키징된 후 기판부(100)로부터 제거된다.
마스크패턴층(210)은 제1 솔더레지스트층(21) 상에 형성되고, 마스크패턴층(210)에는 제1 개구(310)와 연통되는 제2 개구(320)가 형성된다. 제2 개구(320)는 마스크패턴층(210)을 관통한다.
마스크패턴층(210)은 제1 솔더레지스트층(21)에 제1 개구(310)를 형성함에 있어 마스크 역할을 한다. 즉, 마스크패턴층(210)의 패터닝 형태가 제1 솔더레지스트층(21)에 전사된다. 결국, 제1 개구(310)와 제2 개구(320)의 개수는 서로 동일하며, 제1 개구(310)와 제2 개구(320)는 서로 연통된다.
마스크패턴층(210)은 제1 솔더레지스트층(21)과 접촉하는 제1 금속층(211) 및 제1 금속층(211) 상에 형성되는 제2 금속층(212)을 포함한다. 제1 금속층(211)과 제2 금속층(212) 각각은 구리를 포함할 수 있다. 예로써, 제1 금속층(211)과 제2 금속층(212) 각각은 구리박으로 형성될 수 있다.
제1 금속층(211)과 제2 금속층(212)은 서로 두께가 상이할 수 있으나 이에 제한되는 것은 아니다. 제1 금속층(211)과 제2 금속층(212)은 서로 간의 계면에서 분리가 용이하게 일어날 수 있도록 각각의 저조도면(Shiny surface)이 서로 접촉할 수 있으나, 이에 제한되는 것은 아니다.
본 실시예의 경우, 제1 금속층(211)과 제2 금속층(212) 간의 계면에서 분리가 일어남으로써 지지체(200)가 기판부로(100)부터 제거될 수 있다.
여기서, 제1 금속층(211)은 니켈(Ni) 또는 티타늄(Ti)을 포함할 수 있다. 예로써, 제1 금속층(211)은 니켈박(Nickel Foil)으로 형성되고, 제2 금속층(212)은 구리박(Copper Foil)으로 형성될 수 있다. 이 경우 제1 외층도체패턴층(11)과 제1 금속층(211)은 서로 다른 금속물질을 포함하므로, 지지체(200) 제거 후 제1 솔더레지스트층(21)에 잔존하는 제1 금속층(211)을 에칭으로 제거함에 있어 제1 외층도체패턴층(11)은 영향을 받지 않는다.
지지절연층(220)은 마스크패턴층(210) 상에 형성되고, 지지절연층(220)에는 제2 개구(320)와 연통되는 제3 개구(330)가 형성된다. 제3 개구(330)는 지지절연층(220)을 관통한다.
지지절연층(220)은 기판부(100)를 지지한다. 따라서, 본 실시예에 따른 지지체 부착 인쇄회로기판(1000)을 패키지 공정 동안 용이하게 취급할 수 있다. 또한, 지지절연층(220)은 패키지 공정 동안 외부 충격이 가해지더라도 기판부(1000)가 변형되는 것을 방지할 수 있다.
지지절연층(220)은 에폭시 수지 등의 전기절연성 수지를 포함할 수 있다. 또한, 지지절연층(220)은 전기절연성 수지에 함유된 보강재를 포함할 수 있다. 보강재는 글래스 클로스, 글래스 파이버, 무기 필러 및 유기 필러 중 적어도 어느 하나일 수 있다. 보강재는 지지절연층(220)의 강성을 보강하고 열팽창계수를 낮출 수 있다.
제3 개구(330)는 제2 개구(320)와 연통된다. 제1 개구(310), 제2 개구(320) 및 제3 개구(330)는 서로 연통되어 하나의 개구부(300)를 형성한다. 개구부(300)를 통해 제1 외층도체패턴층(11)의 적어도 일부가 외부로 노출된다.
제3 개구(330)는 블라스트 공정에 의해 제2 개구(320)와 연통된다. 즉, 연마입자가 지지절연층(220)에 제3 개구(330)를 형성하고, 미리 형성된 제2 개구(320)를 통과해 제1 솔더레지스트층(21)에 제1 개구(310)를 형성한다.
지지절연층(220)에 제3 개구(330)를 블라스트 공정으로 형성함에 있어, 마스크로 기능하는 레지스트패턴층(230)이 지지절연층(220) 상에 형성될 수 있다. 레지스트패턴층(230)에는 레지스트패턴층(230)을 관통하여 제3 개구(330)와 연통되는 제4 개구(340)가 형성된다.
제3 개구(330)는 지지절연층(220)에 접촉하는 마스크패턴층(210)의 일면의 적어도 일부를 노출할 수 있다. 블라스트 공정에서, 금속재를 포함하는 마스크패턴층(210)과 유기재를 포함하는 지지절연층(220)은 식각 속도가 상이할 수 있다. 따라서, 마스크패턴층(210)의 일면은 제3 개구(330)를 통해 노출될 수 있다.
제3 개구(330)의 직경은 하부로 갈수록 감소할 수 있다. 즉, 제3 개구(330)의 직경은 기판부(100)의 외측에서 기판부(100)의 두께방향 중심을 향하는 방향을 따라 감소할 수 있다.
본 실시예에 의할 경우, 기판부(100)의 제1 외층도체패턴층(11)의 적어도 일부가 제1 개구(310), 제2 개구(320), 제3 개구(330) 및 제4 개구(340)에 의해 외부로 노출된다. 따라서, 지지체(200)는 기판부(100)를 지지하면서도 기판부(100)에 대한 전기검사를 가능하게 한다.
제2 외층도체패턴층(12)은 제1 외층도체패턴층(11)의 하부에 형성된다. 제2 외층도체패턴층(12)은 제1 외층도체패턴층(11)과 함께 기판부(100)의 최외층 도체패턴층을 구성한다.
제2 외층도체패턴층(12)은 비아패드, 신호패턴, 파워패턴, 그라운드패턴 및 솔더패드 중 적어도 하나를 포함한다.
제2 외층도체패턴층(12)은 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.
패키지 공정에서 제2 외층도체패턴층(12)에는 메모리 또는 AP(Application Processor) 등의 전자부품이 배치될 수 있다. 제2 외층도체패턴층(12)과 전자부품은 와이어 본딩 또는 플립칩 본딩으로 결합될 수 있다.
제2 외층도체패턴층(12)은 제1 외층도체패턴층(11)과 비교하여 보다 미세한 선폭 및 미세한 피치로 형성될 수 있다.
층간절연층(30)은 제1 외층도체패턴층(11)과 제2 외층도체패턴층(12) 사이에 형성된다.
층간절연층(30)은 에폭시 수지 등의 전기절연성 수지를 포함할 수 있다. 층간절연층(30)은 감광성 절연수지를 포함하는 감광성 절연층일 수 있다.
층간절연층(30)은 전기절연성 수지에 함유된 보강재를 포함할 수 있다. 보강재는 글래스 클로스, 글래스 파이버, 무기 필러 및 유기 필러 중 적어도 어느 하나일 수 있다.
층간절연층(30)은 복수로 형성될 수 있다. 층간절연층(30)이 복수로 형성되는 경우, 인접하는 층간절연층(30) 사이에는 내층도체패턴층(40)이 형성될 수 있다. 기판부(100)에 형성된 층간절연층(30)의 수에 따라 내층도체패턴층(40)이 단수 또는 복수로 형성될 수 있다.
내층도체패턴층(40)은 비아패드, 신호패턴, 파워패턴 및 그라운드패턴 중 적어도 하나를 포함한다. 내층도체패턴층(40)은 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.
제2 솔더레지스트층(22)은 제2 외층도체패턴층(12)을 커버하도록 제2 외층도체패턴층(12)에 형성된다.
제2 솔더레지스트층에(22)는 제2 외층도체패턴층(12)의 적어도 일부를 노출하는 개구(O)가 형성될 수 있다.
도 1 등에는 솔더패드의 형태를 SMD(Solder Mask Defined) 타입으로 도시하고 있으나, 솔더패드는 NSMD(Non Solder Mask Defined) 타입으로 형성될 수도 있다. 즉, 개구(O)는 제2 외층도체패턴층(21)의 어느 하나의 솔더패드의 전부를 노출하는 형태로 형성될 수도 있다.
도 1에 부여된 도면부호 V1은 제1 외층도체패턴층(11)과 내층도체패턴층(30)을 층간 연결하기 위한 비아이고, 도면부호 V2는 제2 외층도체패턴층(12)과 내층도체패턴층(30)을 층간 연결하기 위한 비아이다.
이렇게 함으로써, 본 실시예에 따른 지지체 부착 인쇄회로기판(1000)은 패키지 공정 동안 지지체(200)에 의해 기판부(100)가 지지될 수 있다. 따라서, 기판부(100)를 보다 용이하게 취급할 수 있다. 또한, 패키지 공정 동안 기판부(100)의 변형이 방지될 수 있다. 또한, 제1 개구(310), 제2 개구(320), 제3 개구(330) 및 제4 개구(340)에 의해 기판부(100)의 제1 외층도체패턴층(11)이 노출되므로, 패키지 공정 전 기판부(100)의 불량 여부를 전기적으로 검사할 수 있다.
(제2 실시예 )
도 2는 본 발명의 제2 실시예에 따른 지지체 부착 인쇄회로기판을 나타내는 도면이다.
본 실시예(2000)의 경우, 본 발명의 제1 실시예에 따른 지지체 부착 인쇄회로기판(1000)과 비교하여 제2 외층도체패턴층(12)이 상이한 바 이하에서는 이를 중심으로 설명한다.
제2 외층도체패턴층(12)은 층간절연층(30)에 매립되어 일면이 층간절연층(30)의 일면에 노출될 수 있다. 즉, 도 2를 기준으로, 제2 외층도체패턴층(12)은 최외층에 형성된 층간절연층(30)에 매립되어 하면이 최외층의 층간절연층(30)의 하면으로 노출될 수 있다.
이 때, 제2 외층도체패턴층(12)의 일면에는 홈이 형성될 수 있다.
또한, 제2 외층도체패턴층(12)의 평탄도는 제1 외층도체패턴층(11)의 평탄도보다 높을 수 있다. 여기서, 평탄도란 도 2를 기준으로 제2 외층도체패턴층(12)의 하면들 간의 높이 산포가 제1 외층도체패턴층(11)의 상면들 간의 높이 산포보다 낮다는 의미일 수 있다.
상술한 본 실시예(2000)의 특징은, 캐리어기판(도 5의 C)을 이용하여 기판부(100)를 제조하는 본 발명의 제조방법에 기인한다.
즉, 캐리어기판의 일면에 층간절연층(30)이 아닌 제2 외층도체패턴층(12)이 먼저 형성됨으로써, 캐리어기판이 제거되면 제2 외층도체패턴층(12)의 일면이 최외층의 층간절연층(30)의 일면에 노출된다. 또한, 캐리어기판 제거 시 캐리어기판의 극박동박이 기판부에 잔존하게 되는데, 극박동박을 에칭으로 제거함에 있어 제2 외층도체패턴층(12)의 일부가 함께 제거되어 제2 외층도체패턴층(12)의 일면에 홈이 형성될 수 있다. 또한, 제조 공정 상 제2 외층도체패턴층(12)이 먼저 형성된 후 제1 외층도체패턴층(11)이 형성되므로, 제2 외층도체패턴층(12)의 평탄도가 공정 오차 등의 변수가 누적된 제1 외층도체패턴층(11)의 평탄도보다 높을 수 있다.
(제3 실시예 )
도 3는 본 발명의 제3 실시예에 따른 지지체 부착 인쇄회로기판을 나타내는 도면이다.
본 실시예(3000)의 경우, 본 발명의 제1 실시예에 따른 지지체 부착 인쇄회로기판(1000)과 비교하여 마스크패턴층(210)이 상이한 바 이하에서는 이를 중심으로 설명한다.
본 실시예에 적용되는 마스크패턴층(210)은, 제1 금속층(211)과 제2 금속층(212) 사이에 개재된 이형층(213)을 더 포함한다.
이형층(213)은 지지체(200)를 기판부(100)로부터 제거하는 과정에서, 분리를 용이하게 하기 위해 점착성이 없는 물질로 형성될 수 있다. 즉, 본 실시예(3000)의 경우, 제1 실시예(1000)와 달리 제1 금속층(211)과 이형층(213) 사이의 계면에서 분리가 발생한다.
이형층(213)은 페놀수지, 요소수지, 멜라민 수지, 에폭시 수지, 폴리에스터 수지가 이용될 수 있다.
(제4 실시예 )
도 4는 본 발명의 제4 실시예에 따른 지지체 부착 인쇄회로기판을 나타내는 도면이다.
본 실시예(4000)의 경우, 본 발명의 제1 실시예에 따른 지지체 부착 인쇄회로기판(1000)과 비교하여 마스크패턴층(210)이 상이한 바 이하에서는 이를 중심으로 설명한다.
마스크패턴층(210)은, 제1 솔더레지스트층(21)과 접촉하는 이형층(213) 및 이형층(213)에 형성되는 금속층(214)을 포함한다.
따라서, 본 실시예의 경우, 지지체(200)와 기판부(100)를 분리함에 있어 제1 솔더레지스트층(21)과 이형층(213) 간의 계면에서 분리가 진행될 수 있다.
결국, 제1 실시예와 달리, 본 실시예의 경우, 지지체(200) 분리 후 기판부(100)에 잔존하는 지지체(200)의 일부 구성을 제거하는 공정이 불필요하다.
본 실시예에 적용되는 이형층(213) 및 금속층(214)에는 제1 내지 제3 실시예에서의 이형층(213), 제1 금속층(211) 및 제2 금속층(212)에 대한 설명이 그대로 적용될 수 있다.
지지체 부착 인쇄회로기판의 제조방법
도 5 내지 도 12는 본 발명의 일 실시예에 따른 지지체 부착 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면이다.
본 발명의 일 실시예에 따른 지지체 부착 인쇄회로기판의 제조방법은, 캐리어기판의 일면에 도체패턴층과 층간절연층을 형성하는 단계, 최외층의 도체패턴층을 커버하는 솔더레지스트층을 형성하는 단계, 솔더레지스트층에 마스크패턴층을 형성하는 단계, 마스크패턴층과 솔더레지스트층을 커버하는 지지절연층을 형성하는 단계, 및 솔더레지스트층 및 지지절연층 각각의 일부를 제거하여 최외층의 도체패턴층의 일부를 노출하는 개구부를 형성하는 단계를 포함하고, 캐리어기판을 제거하는 단계를 더 포함할 수 있다.
도 5를 참고하면, 캐리어기판의 일면에 제1 층간절연층 및 제1 도체패턴층을 순차 형성한다.
캐리어기판(C)은 코어리스 공법을 진행하는 데 사용되는 통상적인 부자재일 수 있다. 즉, 캐리어기판(C)는, 지지코어(S), 지지코어(S)의 양면에 형성된 캐리어금속박(CF1) 및 캐리어금속박(CF1)에 형성된 극박금속박(CF2)을 포함할 수 있다.
제1 층간절연층(30)은, 캐리어기판(C)에 감광성 절연필름을 적층하여 형성될 수 있다. 또는, 제1 층간절연층(30)은 캐리어기판(C)에 ABF(Ajinomoto Buildup Film)와 같은 빌드업 절연필름을 적층하여 형성될 수 있다. 본 단계의 제1 층간절연층(210)이 감광성 절연필름으로 형성되는 경우, 후술할 제1 도체패턴층과 제3 도체패턴층을 층간 연결하는 비아를 형성함에 필요한 비아홀 형성 공정은 포토리쏘그래피 공정으로 진행될 수 있다.
제1 도체패턴층(40)은, 캐리어기판(C)에 적층된 제1 층간절연층(30)의 일면 상에 형성된다. 제1 도체패턴층(40)은, SAP(Semi Additive Process), MSAP(Modified Semi Additive Process) 또는 서브트랙티브 공법 중 어느 하나로 형성될 수 있다.
제1 도체패턴층(40)이 SAP 공법으로 형성된 경우, 본 단계에서 제1 도체패턴층(40)은 제1 층간절연층(30)에 형성된 무전해도금층 및 무전해도금층에 형성된 전해도금층을 포함하는 구조로 형성될 수 있다. 제1 도체패턴층(40)이 MSAP 공법으로 형성된 경우, 본 단계에서 제1 도체패턴층(40)은 제1 층간절연층(30)에 형성된 금속박 및 금속박 상에 형성된 전해도금층을 포함하는 구조로 형성될 수 있다.
제1 도체패턴층(40) 및 제1 층간절연층(30)은 각각 상술한 본 발명의 제1 실시예에 따른 지지체 부착 인쇄회로기판(1000)의 내층도체패턴층(40) 및 최외층 층간절연층(30)에 해당한다.
다음으로, 도 6을 참고하면, 제2 층간절연층 및 제2 도체패턴층을 순차적으로 형성한다.
제2 층간절연층(30)은 감광성 절연필름을 적층하여 형성될 수 있다. 또는, 제2 층간절연층(30)은 ABF(Ajinomoto Buildup Film)와 같은 빌드업 절연필름을 적층하여 형성될 수 있다.
제2 도체패턴층(11)은 제2 층간절연층(30)의 일면에 형성된다. 제2 도체패턴층(11)은, SAP(Semi Additive Process), MSAP(Modified Semi Additive Process) 또는 서브트랙티브 공법 중 어느 하나로 형성될 수 있다.
제2 도체패턴층(11)이 SAP 공법으로 형성된 경우, 제2 도체패턴층(11)은 제2 층간절연층(30)에 형성된 무전해도금층 및 무전해도금층에 형성된 전해도금층을 포함하는 구조로 형성될 수 있다. 제2 도체패턴층(11)이 MSAP 공법으로 형성된 경우, 제2 도체패턴층(11)은 제2 층간절연층(30)에 형성된 금속박, 금속박에 형성된 무전해도금층 및 무전해도금층에 형성된 전해도금층을 포함하는 구조로 형성될 수 있다.
한편, 제2 도체패턴층(11)을 형성하는 단계에서, 제1 도체패턴층(40)과 제2 도체패턴층(11)을 층간 연결하는 제1 비아(V1)가 제2 도체패턴층(11)과 함께 형성될 수 있다.
제1 비아(V1)는, 제2 층간절연층(30)에 레이저 드릴로 제1 비아홀을 형성하고, 제1 비아홀 내에 무전해도금층 및 전해도금층을 순차 형성함으로써 형성될 수 있다. 제2 층간절연층(30)이 감광성 물질을 포함하는 경우, 제1 비아홀은 포토리쏘그래피 공정으로 형성될 수 있다.
제2 도체패턴층(11) 및 제2 층간절연층(30)은 각각 상술한 본 발명의 제1 실시예에 따른 지지체 부착 인쇄회로기판(1000)의 제1 외층도체패턴층(11) 및 최외층 층간절연층(30)에 해당한다.
다음으로, 도 7을 참고하면, 제2 도체패턴층을 커버하도록 제1 솔더레지스트층을 형성한다.
제1 솔더레지스트층(21)은 솔더레지스트 필름을 제2 층간절연층(30)에 적층함으로써 형성될 수 있다. 제1 솔더레지스트층(21)은 감광성 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
다음으로, 도 8을 참고하면, 제1 솔더레지스트층에 마스크패턴층을 형성한다.
마스크패턴층(210)은, 제1 솔더레지스트층(21)에 마스크패턴층 형성용 자재(210')를 적층한 후 마스크패턴층 형성용 자재(210')를 관통하는 제2 개구(320)를 형성함으로써 형성될 수 있다.
마스크패턴층 형성용 자재(210')는 본 발명의 제1 실시예에 따른 지지체 부착 인쇄회로기판(1000)에서 설명한 제1 금속층(211) 및 제2 금속층(212)을 포함하는 구조일 수 있다. 이 경우, 제1 금속층(211)이 제1 솔더레지스트층(21)에 접하도록 마스크패턴층 형성용 자재(210')가 적층된다. 또는, 마스크패턴층 형성용 자재(210')는 본 발명의 제3 실시예에 따른 지지체 부착 인쇄회로기판(3000)에서 설명한 제1 금속층(211), 제2 금속층(212) 및 이형층(213)을 포함하는 구조일 수 있다. 이 경우, 제1 금속층(211)이 제1 솔더레지스트층(21)에 접하도록 마스크패턴층 형성용 자재(210')가 적층된다. 또는, 마스크패턴층 형성용 자재(210')는 본 발명의 제4 실시예에 따른 지지체 부착 인쇄회로기판(4000)에서 설명한 이형층(213) 및 금속층(214)을 포함하는 구조일 수 있다. 이 경우, 이형층(213)이 제1 솔더레지스트층(21)에 접하도록 마스크패턴층 형성용 자재(210')가 적층된다.
마스크패턴층(210)에 형성된 제2 개구(321)는, 마스크패턴층 형성용 자재(210')에 드라이필름 등을 적층한 후 포토리쏘그래피 공정을 거처 에칭레지스트패턴을 형성하고, 에칭레지스트패턴에 형성된 오프닝을 통해 에칭액을 마스크패턴층 형성용 자재(210')에 접촉시킴으로써 형성될 수 있다.
제2 개구(321)는 제1 솔더레지스트층(21)에 제1 개구(310)가 형성될 위치에 대응되게 마스크패턴층(210)에 형성된다.
마스크패턴층 형성용 자재(210')는 제1 솔더레지스트층(21)의 적층과 동시에 캐리어기판(C)에 적층될 수도 있고, 제1 솔더레지스트층(21)이 캐리어기판(C)에 먼저 적층된 후 제1 솔더레지스트층(21)에 적층될 수도 있다.
다음으로, 도 9를 참고하면 마스크패턴층을 커버하도록 마스크패턴층 및 제1 솔더레지스트층에 지지절연층을 적층한다.
이 때, 지지절연층(220)과 함께 레지스트패턴층 형성용 자재(230')가 적층될 수 있다. 또는, 지지절연층(220) 적층 후 레지스트패턴층 형성용 자재(230')가 적층될 수도 있다.
다음으로 도 10을 참고하면, 제1 층간절연층으로부터 캐리어기판을 제거하고, 제1 층간절연층에 제3 도체패턴층을 형성한다.
캐리어기판(C)은, 캐리어금속박(CF1)과 극박금속박(CF2) 간의 계면에서 분리가 진행되어 제1 층간절연층(30)으로부터 제거될 수 있다.
이 후, 제1 층간절연층(30)에 잔존하는 극박금속박(CF2)을 플래쉬에칭 또는 하프에칭으로 제거한다. 이 때, 극박금속박(CF2)과 제1 도체패턴층(40)이 동일한 전도성물질을 포함하는 경우, 본 단계에서 제1 도체패턴층(40)의 일부가 극박금속박(CF2)과 함께 제거될 수 있다. 이로 인해, 제1 층간절연층(30)의 일면으로 노출되는 제1 도체패턴층(40)의 일면에는 홈이 형성될 수 있다.
이 후, 제1 층간절연층(30)의 일면에 제3 도체패턴층(12)을 형성한다. 제3 도체패턴층(12)은 SAP(Semi Additive Process), MSAP(Modified Semi Additive Process) 또는 서브트랙티브 공법 중 어느 하나로 형성될 수 있다.
이 후, 제3 도체패턴층(12)의 적어도 일부를 노출하는 제2 솔더레지스트층(22)을 제1 층간절연층(30)의 일면에 적층한다.
제3 도체패턴층(12)은 상술한 본 발명의 제1 실시예에 따른 지지체 부착 인쇄회로기판(1000)의 제2 외층도체패턴층(12)에 해당한다.
다음으로, 도 11을 참고하면, 레지스트패턴층 형성용 자재를 패터닝하여 지지절연층의 일부를 노출시킨다. 즉, 레지스트패턴층(230)에는 제4 개구(340)가 패터닝된다.
제4 개구(340)는 제1 개구(310), 제2 개구(320) 및 제3 개구(330)와의 정합성을 고려하여 제1 개구(310), 제2 개구(320) 및 제3 개구(330)보다 크게 형성되는 것이 바람직하다.
다음으로, 도 12를 참고하면, 레지스트패턴층 및 마스크패턴층을 마스크로 하여 지지절연층 및 제1 솔더레지스트층에 각각 제3 개구 및 제1 개구를 형성한다.
본 단계는 블라스트 공정으로 진행될 수 있다. 즉, 연마입자는 지지절연층(220)을 연마하여 지지절연층(220)에 제3 개구(330)를 형성하는데 이 때 레지스트패턴층(230)이 마스크로 작용한다. 또한, 연마입자는 제4 개구(340), 제3 개구(330) 및 제2 개구(320)를 통해 노출된 제1 솔더레지스트층(21)을 연마하여 제1 솔더레지스트층(21)에 제1 개구(310)를 형성하는데 이 때 마스크패턴층(210)이 마스크로 작용한다.
한편, 상술한 것과 달리, 제3 개구(330) 및 제1 개구(310)는 레이저 드릴링으로 형성될 수도 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
11: 제1 외층도체패턴층
12: 제2 외층도체패턴층
21: 제1 솔더레지스트층
22: 제2 솔더레지스트층
30: 층간절연층
40: 내층도체패턴층
100: 기판부
200: 지지체
210: 마스크패턴층
210': 마스크패턴층 형성용 자재
211: 제1 금속층
212: 제2 금속층
213: 이형층
214: 금속층
220: 지지절연층
230: 레지스트패턴층
230': 레지스트패턴층 형성용 자재
300: 개구부
310: 제1 개구
320: 제2 개구
330: 제3 개구
340: 제4 개구
C: 캐리어기판
CF1: 캐리어금속박
CF2: 극박금속박
V1, V2: 비아
O: 개구
1000, 2000, 3000, 4000: 지지체 부착 인쇄회로기판

Claims (16)

  1. 기판부; 및 상기 기판부에 부착된 지지체를 포함하고,
    상기 기판부는,
    제1 외층도체패턴층, 및
    상기 제1 외층도체패턴층 상에 형성되고, 상기 제1 외층도체패턴층의 적어도 일부를 노출하는 제1 개구가 형성된 제1 솔더레지스트층을 포함하고,
    상기 지지체는,
    상기 제1 솔더레지스트층 상에 형성되고, 상기 제1 개구와 연통되는 제2 개구가 형성된 마스크패턴층 및
    상기 마스크패턴층 상에 형성되고, 상기 제2 개구와 연통되는 제3 개구가 형성된 지지절연층을 포함하고,
    상기 제1 개구 및 상기 제3 개구 각각의 직경은 하부로 갈수록 감소하는 지지체 부착 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제3 개구는,
    상기 지지절연층에 접촉하는 상기 마스크패턴층의 일면의 적어도 일부를 노출하는, 지지체 부착 인쇄회로기판.
  3. 제1항에 있어서,
    상기 마스크패턴층은,
    상기 제1 솔더레지스트층과 접촉하는 제1 금속층 및 상기 제1 금속층 상에 형성되는 제2 금속층을 포함하는, 지지체 부착 인쇄회로기판.
  4. 제3항에 있어서,
    상기 제1 금속층과 상기 제2 금속층은 각각 구리(Cu)를 포함하는, 지지체 부착 인쇄회로기판.
  5. 제3항에 있어서,
    상기 제1 금속층은 니켈(Ni) 또는 티타늄(Ti)을 포함하는, 지지체 부착 인쇄회로기판.
  6. 제3항에 있어서,
    상기 마스크패턴층은,
    상기 제1 금속층과 상기 제2 금속층 사이에 개재된 이형층을 더 포함하는, 지지체 부착 인쇄회로기판.
  7. 제1항에 있어서,
    상기 마스크패턴층은,
    상기 제1 솔더레지스트층과 접촉하는 이형층 및 상기 이형층에 형성되는 금속층을 포함하는, 지지체 부착 인쇄회로기판.
  8. 제1항에 있어서,
    상기 기판부는,
    상기 제1 외층도체패턴층의 하부에 형성되는 제2 외층도체패턴층, 및
    상기 제1 외층도체패턴층과 상기 제2 외층도체패턴층 사이에 형성되는 층간절연층을 더 포함하는, 지지체 부착 인쇄회로기판.
  9. 제8항에 있어서,
    상기 제2 외층도체패턴층의 평탄도는 상기 제1 외층도체패턴층의 평탄도보다 높은, 지지체 부착 인쇄회로기판.
  10. 제8항에 있어서,
    상기 제2 외층도체패턴층은,
    상기 층간절연층에 매립되어 일면이 상기 층간절연층의 일면에 노출되는, 지지체 부착 인쇄회로기판.
  11. 제8항에 있어서,
    상기 기판부는,
    상기 제2 외층도체패턴층을 커버하도록 상기 제2 외층도체패턴층에 형성되는 제2 솔더레지스트층을 더 포함하는, 지지체 부착 인쇄회로기판.
  12. 외층도체패턴층의 패드를 노출하는 개구가 형성된 솔더레지스트층;
    상기 솔더레지스트층 상에 형성되고, 상기 개구와 연통되는 관통공이 형성된 지지체; 및
    상기 솔더레지스트층과 상기 지지체 사이에 개재되고, 상기 개구와 상기 관통공을 서로 연통시키는 관통패턴이 형성되고, 상기 지지체와 접촉하는 일면의 적어도 일부가 상기 관통공으로 노출되는 마스크패턴층;
    을 포함하는, 지지체 부착 인쇄회로기판.
  13. 캐리어기판의 일면에 도체패턴층과 층간절연층을 형성하는 단계;
    최외층의 상기 도체패턴층을 커버하는 솔더레지스트층을 형성하는 단계;
    상기 솔더레지스트층에 마스크패턴층을 형성하는 단계;
    상기 마스크패턴층과 상기 솔더레지스트층을 커버하는 지지절연층을 형성하는 단계; 및
    상기 솔더레지스트층 및 상기 지지절연층 각각의 일부를 제거하여 최외층의 상기 도체패턴층의 일부를 노출하는 개구부를 형성하는 단계;
    를 포함하는 지지체 부착 인쇄회로기판의 제조방법.
  14. 제13항에 있어서,
    상기 지지절연층을 형성하는 단계 이후에,
    상기 캐리어기판을 제거하는 단계;
    를 더 포함하는, 지지체 부착 인쇄회로기판의 제조방법.
  15. 제13항에 있어서,
    상기 개구부는
    상기 솔더레지스트층에 형성되는 제1 개구,
    상기 마스크패턴층에 형성되고, 상기 제2 개구와 연통되는 제2 개구 및
    상기 지지절연층에 형성되고, 상기 제2 개구와 연통되고 상기 마스크패턴층의 적어도 일부를 노출하는 제3 개구
    를 포함하는, 지지체 부착 인쇄회로기판의 제조방법.
  16. 제15항에 있어서,
    상기 개구부를 형성하는 단계에서,
    상기 제1 개구와 상기 제3 개구는,
    상기 마스크패턴층을 마스크로 이용해 블라스트로 형성되는, 지지체 부착 인쇄회로기판의 제조방법.
KR1020170148943A 2017-11-09 2017-11-09 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법 KR102450598B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170148943A KR102450598B1 (ko) 2017-11-09 2017-11-09 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법
CN201810128642.8A CN109769355A (zh) 2017-11-09 2018-02-08 贴附有支撑体的印刷电路板及该印刷电路板的制造方法
JP2018024570A JP7088531B2 (ja) 2017-11-09 2018-02-14 支持体付着プリント回路基板及び支持体付着プリント回路基板の製造方法
TW107109783A TWI752202B (zh) 2017-11-09 2018-03-22 貼附有支撐體的印刷電路板及該印刷電路板的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170148943A KR102450598B1 (ko) 2017-11-09 2017-11-09 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20190053007A true KR20190053007A (ko) 2019-05-17
KR102450598B1 KR102450598B1 (ko) 2022-10-07

Family

ID=66450129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170148943A KR102450598B1 (ko) 2017-11-09 2017-11-09 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법

Country Status (4)

Country Link
JP (1) JP7088531B2 (ko)
KR (1) KR102450598B1 (ko)
CN (1) CN109769355A (ko)
TW (1) TWI752202B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11882652B2 (en) 2021-05-06 2024-01-23 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110066044A (ko) 2009-12-10 2011-06-16 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법
KR20180035676A (ko) * 2016-09-29 2018-04-06 신꼬오덴기 고교 가부시키가이샤 캐리어 기재 부착 배선 기판 및 캐리어 기재 부착 배선 기판의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5179920B2 (ja) * 2008-03-28 2013-04-10 日本特殊陶業株式会社 多層配線基板
CN103140537B (zh) * 2010-08-10 2016-10-12 日立化成株式会社 树脂组合物、树脂固化物、配线板及配线板的制造方法
JP6399422B2 (ja) * 2013-02-15 2018-10-03 パナソニックIpマネジメント株式会社 プリント配線板用材料、プリント配線板用材料の製造方法、プリント配線板の製造方法
JP6358887B2 (ja) * 2014-07-31 2018-07-18 新光電気工業株式会社 支持体、配線基板及びその製造方法、半導体パッケージの製造方法
KR101998002B1 (ko) * 2014-10-16 2019-07-08 다이요 잉키 세이조 가부시키가이샤 적층 구조체, 드라이 필름 및 플렉시블 프린트 배선판
CN106098668A (zh) * 2016-08-15 2016-11-09 苏州晶方半导体科技股份有限公司 半导体芯片封装结构以及封装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110066044A (ko) 2009-12-10 2011-06-16 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법
KR20180035676A (ko) * 2016-09-29 2018-04-06 신꼬오덴기 고교 가부시키가이샤 캐리어 기재 부착 배선 기판 및 캐리어 기재 부착 배선 기판의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11882652B2 (en) 2021-05-06 2024-01-23 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
KR102450598B1 (ko) 2022-10-07
JP2019087717A (ja) 2019-06-06
TWI752202B (zh) 2022-01-11
TW201919450A (zh) 2019-05-16
CN109769355A (zh) 2019-05-17
JP7088531B2 (ja) 2022-06-21

Similar Documents

Publication Publication Date Title
US9627309B2 (en) Wiring substrate
US9627308B2 (en) Wiring substrate
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
US8132320B2 (en) Circuit board process
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US9681546B2 (en) Wiring substrate and semiconductor device
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
KR20160026710A (ko) 배선 기판 및 배선 기판의 제조 방법
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20100065691A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US9852970B2 (en) Wiring substrate
KR20100043591A (ko) 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20190046511A (ko) 다층 인쇄회로기판
JP7249907B2 (ja) 配線基板の製造方法及び積層構造
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US9491871B2 (en) Carrier substrate
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR102449368B1 (ko) 다층 인쇄회로기판
US8186043B2 (en) Method of manufacturing a circuit board
KR101061792B1 (ko) 칩 내장형 인쇄회로기판 및 제조 방법
KR102450598B1 (ko) 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법
US11923282B2 (en) Wiring substrate
KR101574019B1 (ko) 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right