KR20190046511A

KR20190046511A - 다층 인쇄회로기판

Info

Publication number: KR20190046511A
Application number: KR1020170140400A
Authority: KR
Inventors: 박용진; 강명삼; 김주호
Original assignee: 삼성전기주식회사
Priority date: 2017-10-26
Filing date: 2017-10-26
Publication date: 2019-05-07
Also published as: JP2019080032A; TW201917855A

Abstract

다층 인쇄회로기판이 개시된다. 본 발명의 일 측면에 따른 다층 인쇄회로기판은, 접합절연층, 접합절연층의 일면에 매립된 제1 도체패턴층을 포함하는 하부 기판, 접합절연층의 타면에 매립된 제2 도체패턴층을 포함하고 하부 기판 상에 배치되는 인터포저 기판, 접합절연층 및 제2 도체패턴층을 관통하는 연결비아홀, 제1 도체패턴층과 제2 도체패턴층을 연결하도록 연결비아홀을 충전하는 연결비아, 및 접합절연층의 타면에 돌출 형성되는 비아패드를 포함한다.

Description

다층 인쇄회로기판{MULTI-LAYERED PRINTED CIRCUIT BOARD}

본 발명은 다층 인쇄회로기판에 관한 것이다.

각종 전자소자들의 고기능 및 소형화에 따라, 전자소자의 크기는 작아지고 있으나 I/O의 수는 증가하고 있다. 이에 따라, 전자소자의 I/O간의 거리(피치) 및 선폭은 점점 줄어들고 있다.

이에 대응하여, 전자소자를 실장하는 패키지 기판의 경우도, 각 도체패턴 간의 거리, 도체패턴 간의 피치 및 선폭이 줄어들어야 한다. 또한, 노이즈 감소 및 신속한 신호전달을 위해 신호전달 경로를 최소화하여야 한다.

이러한 패키지용 기판의 요구에 대응하기 위해, 실리콘 베이스의 인터포저를 통상의 패키지용 인쇄회로기판과 능동소자 사이에 배치하는 방식이 개발되고 있다. 다른 방식으로는, 인터포저에 대응되는 정도의 미세한 도체패턴층을 패키지용 인쇄회로기판에 구현하는 기술이 개발되고 있다.

대한민국 공개특허공보 제10- 2011-0066044호 (2011.06.16)

본 발명의 실시예에 따르면, 제조 수율이 향상된 다층 인쇄회로기판이 제공될 수 있다.

또한, 본 발명의 다른 실시예에 따르면, 평탄도가 향상된 다층 인쇄회로기판이 제공될 수 있다.

도 1은 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타내는 도면.
도 2는 도 1의 A부분을 확대한 도면.
도 3은 본 발명의 다른 실시예에 따른 다층 인쇄회로기판을 나타내는 도면.
도 4 내지 도 18은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.

이하, 본 발명에 따른 다층 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

다층 인쇄회로기판

(일 실시예)

도 1은 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타내는 도면이다. 도 2는 도 1의 A부분을 확대한 도면이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 다층 인쇄회로기판(1000)은 하부 기판(100), 인터포저 기판(200), 접합절연층(300), 연결비아홀, 연결비아 및 패드패턴층을 포함하고, 금속필라 및 시드층을 더 포함할 수 있다.

이하에서는, 설명의 편의를 위해 하부 기판을 제1 적층체(100)로 지칭하고, 인터포저 기판을 제2 적층체(200)로 지칭하기로 한다.

제1 적층체(100)은, 적어도 2 이상의 제1 도체패턴층(11), 인접한 제1 도체패턴층 사이에 개재되는 제1 절연층(110, 210) 및 인접한 제1 도체패턴층을 서로 전기적으로 연결하도록 제1 절연층에 형성되는 제1 비아(V1)를 포함한다.

제1 절연층(110)은 에폭시 수지 등의 전기절연성 수지를 포함할 수 있다. 또한, 제1 절연층(110)은 감광성 절연수지를 포함하는 감광성 절연층일 수 있다.

제1 절연층(110)은 전기절연성 수지에 함유된 보강재를 포함할 수 있다. 보강재는 글래스 클로스, 글래스 파이버, 무기 필러 및 유기 필러 중 적어도 어느 하나일 수 있다. 보강재는 제1 절연층(110)의 강성을 보강하고 열팽창계수를 낮출 수 있다.

무기필러로는 실리카(SiO₂), 알루미나(Al₂O₃), 탄화규소(SiC), 황산바륨(BaSO₄), 탈크, 진흙, 운모가루, 수산화알루미늄(AlOH₃), 수산화마그네슘(Mg(OH)₂), 탄산칼슘(CaCO₃), 탄산마그네슘(MgCO₃), 산화마그네슘(MgO), 질화붕소(BN), 붕산알루미늄(AlBO₃), 티탄산바륨(BaTiO₃) 및 지르콘산칼슘(CaZrO₃)으로 구성된 군에서 선택된 적어도 하나 이상이 사용될 수 있다.

복수의 제1 절연층(100) 중 어느 하나는 글래스 클로쓰(glass cloth)가 절연 수지에 함침된 프리프레그로 형성된 코어절연층일 수 있고, 나머지가 ABF(Ajinomoto Build-up Film)와 같은 빌드업 필름으로 형성된 빌드업 절연층일 수 있다. 즉, 제1 적층체(100)는 코어인 제1 절연층의 양면에 다른 제1 절연층이 빌드업된 코어 기판의 구조일 수 있다.

제1 도체패턴층(11)은, 비아패드, 신호패턴, 파워패턴, 그라운드패턴 및 외부연결단자 중 적어도 하나를 포함한다.

복수의 제1 도체패턴층(11)은 모두 동일한 패턴으로 형성될 수도 있지만, 서로 다른 패턴으로 형성될 수도 있다.

제1 도체패턴층(11)은 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.

최외층의 제1 도체패턴층(11)은 최외층의 제1 절연층(110)의 일면으로부터 돌출되게 형성되어, 접합절연층(300)의 일면에 매립된다. 즉, 도 1을 기준으로 제1 적층체(100)의 최상층에 형성된 제1 도체패턴층(11)은 최상층의 제1 절연층(110)의 상면으로부터 돌출되게 형성되어, 접합절연층(300)의 하면에 매립된다.

제2 적층체(200)는 제2 도체패턴층(21)을 포함하고, 제1 적층체(100) 상에 배치된다. 즉, 제2 적층체(200)은 제1 적층체(100)와 별개로 형성되어 후술할 접합절연층(300)에 의해 서로 접합된다.

한편, 도 1의 도시와 달리 제2 적층체(200)는 2 이상의 제2 도체패턴층(21)을 포함할 수 있다. 이 경우, 제2 적층체(200)는 인접한 제2 도체패턴층(21) 사이마다 개재되는 제2 절연층을 포함할 수 있고, 인접한 제2 도체패턴층(21)을 서로 전기적으로 연결하도록 제2 절연층을 관통하는 제2 비아를 포함할 수 있다.

제2 절연층(110)은 에폭시 수지 등의 전기절연성 수지를 포함할 수 있다. 또한, 제2 절연층(110)은 감광성 절연수지를 포함하는 감광성 절연층일 수 있다.

제2 절연층(110)은 전기절연성 수지에 함유된 보강재를 포함할 수 있다. 보강재는 글래스 클로스, 글래스 파이버, 무기 필러 및 유기 필러 중 적어도 어느 하나일 수 있다. 보강재는 제2 절연층(110)의 강성을 보강하고 열팽창계수를 낮출 수 있다.

제2 절연층은 제1 절연층(110) 보다 얇을 수 있다. 즉, 제2 절연층은 제2 적층체(200)인 인터포저 기판을 구성하므로 통상의 인쇄회로기판에 해당하는 제1 적층체(100)의 제1 절연층(110) 보다 얇을 수 있다.

제2 도체패턴층(11)은, 신호패턴, 파워패턴 및 그라운드패턴 중 적어도 하나를 포함한다.

복수의 제2 도체패턴층(11)은 모두 동일한 패턴으로 형성될 수도 있지만, 서로 다른 패턴으로 형성될 수도 있다.

제2 도체패턴층(11)은 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.

제2 적층체(200) 즉, 인터포저 기판에 형성되는 제2 도체패턴층(21)은, 패턴 간의 피치, 패턴 간의 거리 및 패턴 폭은 제1 도체패턴층(11)의 그것과 비교할 때 작다. 즉, 제2 도체패턴층(21)은 제1 도체패턴층(11)보다 미세하게 형성된 미세패턴층이다.

최외층의 제2 도체패턴층(21)은 접합절연층의 타면에 매립된다. 즉, 도 1을 기준으로 최하층의 제2 도체패턴층(21)은 접합절연층(300)의 상면에 매립된다.

접합절연층의 타면에 노출된 제2 도체패턴층의 일면에는 홈(R)이 형성된다. 즉, 도 2를 참고하면, 제2 도체패턴층(21)의 일면에는 홈이 형성되어, 제2 도체패턴층(21)의 일면의 높이는 접합절연층의 타면의 높이보다 낮게 형성된다.

제2 도체패턴층(21) 및 제2 비아 각각은 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.

제2 적층체(200) 상에는 IC칩 또는 메모리칩과 같은 전자소자(미도시)가 배치될 수 있다. 제2 적층체(200)는 제1 적층체(100)의 I/O 피치(및/또는 수)와 전자소자의 I/O 피치(및/또는 수) 간의 미스매치를 해소한다. 제2 적층체(200) 상에 배치되는 복수의 전자소자가 배치되는 경우, 제2 적층체(200)는 복수의 전자소자를 서로 전기적으로 연결한다.

접합절연층(300)은, 각각 분리되어 별개로 형성된 제1 적층체(100)와 제2 적층체(200)를 접합한다. 즉, 접합절연층(300)은, 제1 적층체(100)와 제2 적층체(200)를 접합하도록 제1 적층체(100)의 일면 및 제2 적층체(200)의 일면 사이에 배치된다. 따라서, 접합절연층(300)의 일면에는 제1 도체패턴층(11)이 매립되고 타면에는 제2 도체패턴층(21)이 매립된다.

접합절연층(300)은, 솔더레지스트 필름 또는 감광성 절연필름으로 형성될 수 있다. 또는, 접합절연층(300)은, ABF와 같은 빌드업 필름으로 형성될 수 있다. 후술하겠지만, 접합절연층(300)은 제1 적층체(100)와 제2 적층체(200)를 접합하는 접합 공정에서 완전 경화(C-stage)됨으로써 제1 적층체(100)와 제2 적층체(200)를 접합한다.

연결비아홀(VH)은, 접합절연층(300) 및 제2 도체패턴층(21)을 관통한다. 연결비아홀(VH)은 레이저 가공을 통해 접합절연층(300) 및 제2 도체패턴층(21)에 형성될 수 있다.

연결비아(500)는 제1 도체패턴층(11)과 제2 도체패턴층(21)을 연결하도록 연결비아홀(VH)을 충전한다. 연결비아(500)는 연결비아홀(VH) 내에 전해도금을 통해 전기전도성 물질을 석출함으로써 형성될 수 있다.

연결비아(500)는 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.

패드패턴층(600)은 접합절연층(300)의 타면에 돌출 형성되고, 연결비아(500)와 연결되는 비아패드(610)를 포함한다. 즉, 패드패턴층(600)은 비아패드(610) 및 접속패드(620)를 포함하고, 접합절연층(300)의 타면에 돌출 형성되어 접합절연층(300)의 타면에 매립된 제2 도체패턴층(21)과 연결된다.

비아패드(610)와 접속패드(620)는 설명의 편의를 위한 분류에 지나지 아니한다. 따라서, 패드패턴층(600)에 속하는 어느 하나의 패턴은 비아패드(610)에 해당하면서 접속패드(620)에 해당할 수 있다.

여기서, 연결비아(500)와 비아패드(610)는 일체로 형성될 수 있다. 즉, 연결비아(500)와 비아패드(610)는 단일의 전해도금 공정으로 형성되어 서로 간에 경계가 형성되지 않을 수 있다. 다만, 이러한 설명이 서로 분리 형성되어 서로 간에 경계가 형성된 연결비아(500)와 비아패드(610)를 본 발명의 범위에서 제외하는 것은 아니다.

금속필라(700)는 비아패드(610)에 형성된다. 금속필라(700)는 비아패드(610)에 형성되어 본 실시예에 따른 다층 인쇄회로기판(1000)과 IC칩 또는 메모리칩과 같은 전자소자(미도시)를 전기적으로 연결한다. 즉, 금속필라(700)는 본 실시예에 따른 다층 인쇄회로기판의 외부접속수단에 해당한다.

금속필라(700)는, 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다. 금속필라(700)는, 제1 도체패턴층(11) 및 제2 도체패턴층(21)을 형성하는 전도성 물질과 동일한 물질로 형성될 수 있으나, 이에 제한되는 것은 아니다.

시드층(800)은 접합절연층(300)의 타면에 노출된 제2 도체패턴층(21)의 일면 및 연결비아홀(VH)의 내벽에 형성된다. 즉, 시드층(800)은, 연결비아홀(VH)의 내벽과 연결비아(500) 사이에 형성되고, 제2 도체패턴층(21)과 비아패드(610) 사이에 형성된다.

시드층(800)은 스퍼터링 또는 기상증착과 같은 반도체 공정으로 형성될 수도 있고, 무전해도금과 같은 인쇄회로기판 공정을 통해 형성될 수도 있다.

시드층(800)은, 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.

본 실시예에 따른 다층 인쇄회로기판(1000)은, 제1 적층체(100) 및 제2 적층체(200) 각각의 타면 상에 형성된 솔더레지스트층(SR)을 더 포함하고, 금속필라(700) 상에 형성된 표면처리층(SFL)을 더 포함할 수 있다.

표면처리층(SFL)은, 니켈(Ni), 금(Au) 및 팔라듐(Pd) 중 적어도 하나를 포함할 수 있다. 예로써, 표면처리층(SFL)은 니켈층 및 니켈층 상에 형성된 금층을 포함하는 복층 구조일 수 있다. 표면처리층(SFL)은 ENEPIG(Electroless Nickel Electroless Palladium Immersion Gold) 공정에 의해 금속필라(700) 상에 형성될 수 있다. 또는, 표면처리층(SFL)은 유기물질을 포함하는 OSP(Organic Solderability Preservative)일 수 있다.

(다른 실시예)

도 3은 본 발명의 다른 실시예에 따른 다층 인쇄회로기판을 나타내는 도면이다.

본 실시예에 따른 다층 인쇄회로기판(2000)과 본 발명의 일 실시예에 따른 다층 인쇄회로기판(1000)을 비교하면, 금속박(900)이 상이한 바 이하에서는 이에 대해서만 설명하기로 한다.

본 실시예에 적용되는 제1 적층체(100), 제2 적층체(200), 제1 도체패턴층(11), 제2 도체패턴층(21), 제1 절연층(110), 제2 절연층 및 접합절연층에 대한 설명은 본 발명의 일 실시예에서의 설명이 그대로 적용될 수 있다.

금속박(900)은 제2 도체패턴층(21)의 일면과 시드층(800) 사이에 형성된다. 즉, 본 실시예의 경우, 제2 도체패턴층(21), 금속박(900), 시드층(800) 및 비아패드(610)가 순차로 적층된 구조를 가질 수 있다.

금속박(900)은, 시드층(800)과 상이한 금속으로 형성될 수 있다. 또한, 금속박(900)은 제2 도체패턴층(21)과 상이한 금속으로 형성될 수 있다. 예로써, 제2 도체패턴층(21) 및 시드층(800)이 모두 구리로 형성된 경우, 금속박(900)은 니켈 또는 티타늄으로 형성될 수 있다.

금속박(900)은, 후술할 캐리어의 극박금속박 중 일부가 본 실시예에 따른 다층 인쇄회로기판에 잔존하는 것이다.

한편, 본 실시예의 경우, 금속박(900)으로 인해 본 발명의 일 실시예에서와 달리, 제2 도체패턴층(21)의 일면에는 홈이 형성되지 않을 수 있다. 즉, 제2 도체패턴층(21)의 일면과 접합절연층(300)의 타면은 실질적으로 동일 평면 상에 위치할 수 있다. 이로 인해, 금속박(900)은 접합절연층(300)의 타면으로부터 돌출되도록 형성된다.

다층 인쇄회로기판의 제조 방법

도 4 내지 도 18은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면이다. 구체적으로, 도 4는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제1 적층체를 나타내는 도면이고, 도 5는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제2 적층체를 나타내는 도면이고, 도 5 내지 도 18은 제1 적층체와 제2 적층체를 접합하는 공정 및 접합 공정 이후의 공정을 순차적으로 나타내는 도면이다.

먼저, 도 4 및 도 5을 참고하면, 제1 적층체 및 제2 적층체를 각각 형성한다.

도 4를 참고하면, 제1 적층체(100)는 통상의 코어드 공법 또는 코어리스 공법으로 형성될 수 있다. 이하에서는 제1 적층체(100)가 코어드 공법으로 형성되는 것을 설명하나, 본 발명의 범위가 이에 제한되는 것은 아니다.

코어드 공법으로 형성되는 제1 적층체(100)는 아래의 공정으로 형성될 수 있다.

즉, 코어절연층인 제1 절연층(110)에 비아홀을 가공한다. 다음으로, 비아홀을 포함하는 코어절연층의 표면에 무전해도금으로 시드층을 형성한다. 다음으로, 코어절연층의 양면에 드라이필름을 적층한 후 포토리쏘그래피 공정을 통해 도금레지스트를 형성한다. 다음으로, 전해도금을 통해 도금레지스트의 개구부에 전도성 물질을 석출하여 제1 도체패턴층(11)을 형성한다. 다음으로, 도금레지스트를 제거하고, 노출된 시드층을 제거한다. 마지막으로, 통상적인 빌드업 공정을 수회 반복하여 도 3에 도시된 제1 적층체(100)를 제조할 수 있다. 이렇게 함으로써 복수의 제1 절연층(110), 복수의 제1 도체패턴층(11) 및 복수의 제1 비아(V1)가 형성된 제1 적층체(100)를 제조할 수 있다.

상술한 복수의 제1 도체패턴층(11) 각각은, 서브트랙티브 공정(Subtractive Process), 새미애더티브 공정(Semi-Additive Process) 및 수정된 새미애더티브 공정(Modified Semi-Additive Process) 중 어느 하나로 형성될 수 있다.

한편, 도 4를 기준으로 제1 적층체(100)의 하면에는 보호층(PL)이 형성될 수 있다. 보호층(PL)은, 후속되는 공정엥서 제1 적층체(100)를 지지 및 보호한다. 보호층(PL)은 이형층을 포함할 수 있다.

도 5를 참고하면, 캐리어 상에 제2 적층체를 형성한다.

본 실시예의 경우, 제2 적층체가 하나의 제2 도체패턴층(21)만으로 구성됨을 전제로 설명하나, 본 발명의 범위가 이에 제한되는 것은 아니다.

캐리어(C)는 코어리스 공법을 진행하는 데 사용되는 통상적인 부자재일 수 있다. 즉, 캐리어(C)는, 지지판(S), 지지판(S)의 양면에 형성된 캐리어금속박(CF1) 및 캐리어금속박에 형성된 극박금속박(CF2)을 포함할 수 있다.

제2 도체패턴층(21)은, 상술한 극박금속박(CF2)을 급전층으로 하는 전해도금으로 형성될 수 있다. 즉, 캐리어(C)의 극박금속박(CF2)에 드라이필름을 적층하고, 포토리쏘그래피 공정을 거쳐 도금레지스트를 형성하고, 도금레지스트의 개구에 전도성 물질을 석출하고, 드라이필름을 제거함으로써 제2 도체패턴층(21)을 형성할 수 있다.

인쇄회로기판 분야의 회로 형성 공정을 이용할 경우, 제2 도체패턴층(21) 및 제2 비아(V2)는 새미애더티브 공정(Semi-Additive Process) 또는 수정된 새미애더티브 공정(Modified Semi-Additive Process)으로 형성될 수 있다. 또는, 제2 도체패턴층은, 인쇄회로기판 분야의 회로 형성 공정이 아니라 반도체 분야의 전도성 물질 형성 방법으로 형성될 수 있다. 즉, 제2 도체패턴층은 CVD(Chemical Vapor Deposition) 또는 PVD(Physical Vapor Depositon)와 같은 증착 공정으로 형성될 수도 있다.

다음으로, 도 6을 참고하면, 접합절연층으로 제1 적층체와 제2 적층체를 접합한다.

제1 적층체(100)와 제2 적층체(200)는 각각의 일면이 서로 대향되도록 배치되고, 양자 사이에 접합절연층(300)이 개재된다. 접합절연층(300)은 제1 적층체(100)에 형성된 후 제2 적층체(200)와 접합될 수도 있고, 제2 적층체(200)에 형성된 후 제1 적층체(100)와 접합될 수도 있다.

제1 적층체(100)와 제2 적층체(200)는 정렬마크 등을 이용해 정렬될 수 있다.

접합 공정은 반경화상태(B-stage)의 접합절연층(300)이 완전경화(C-stage)되도록 제1 적층체(100)와 제2 적층체(200)를 가열 및 가압함으로써 진행된다.

다음으로, 도 7을 참고하면, 캐리어를 제거한다.

캐리어(C)는, 캐리어금속박(CF1)과 극박금속박(CF2) 간의 계면에서 분리가 진행되어 제거될 수 있다. 따라서, 캐리어(C) 제거 후 극박금속박(CF2)은 접합절연층(300)의 타면에 잔존하게 된다.

다음으로, 도 8을 참고하면, 극박금속박을 제거하고, 연결비아홀을 가공한다.

극박금속박(CF1)은, 플래쉬에칭 또는 하프에칭을 통해 제거될 수 있다. 극박금속박(CF1) 및 제2 도체패턴층(21)이 모두 구리로 형성된 경우, 극박금속박(CF1)을 제거함에 있어 제2 도체패턴층(21)의 일부가 함께 제거될 수 있다. 이로 인해, 상술한 홈(R)이 제2 도체패턴층(21)의 일면에 형성될 수 있다.

연결비아홀(VH)은 제2 도체패턴층(21) 및 접합절연층(300)을 관통하여 제1 도체패턴층(11)의 적어도 일부를 외부로 노출한다. 연결비아홀(VH)은 레이저 드릴을 통해 형성될 수 있다. 레이저 드릴은, CO₂ 레이저 드릴 또는 YAG 레이저 드릴일 수 있다. 상술한 바와 같이, 제2 도체패턴층(21)은 미세패턴층이어서 두께가 얇으므로, 상대적으로 출력이 약한 CO₂ 레이저 드릴을 이용하더라도 제2 도체패턴층(21) 및 접합절연층(300)을 관통할 수 있다.

다음으로, 도 9을 참고하면, 연결비아홀의 내벽을 포함하는 접합절연층의 타면 전체에 시드층을 형성한다.

시드층(800)은, 스퍼터링 또는 기상증착과 같은 반도체 공정으로 형성되거나 무전해도금과 같은 통상의 인쇄회로기판 공정으로 형성될 수 있다. 시드층(800)은 구리를 포함할 수 있으나 이에 제한되는 것은 아니다.

다음으로, 도 10을 참고하면, 시드층이 형성된 접합절연층의 타면에 제1 도금레지스트를 형성한다.

제1 도금레지스트(DF1)는 드라이필름과 같은 감광성 물질을 접합절연층(300)의 타면에 적층한 후 포토리쏘그래피 공정을 수행함으로써 형성될 수 있다.

제1 도금레지스트(DF1)에는 패드패턴층(600)의 형성 위치에 대응되는 개구가 형성된다.

다음으로, 도 11을 참고하면, 제1 도금레지스트의 개구에 패드패턴층을 형성한다.

패드패턴층(600)은 스퍼터링 또는 기상증착과 같은 반도체 공정으로 형성되거나 전해도금과 같은 통상의 인쇄회로기판 공정으로 형성될 수 있다.

다음으로, 도 12를 참고하면, 제1 도금레지스트를 제거한다.

다음으로, 도 13을 참고하면, 접합절연층의 타면에 제2 도금레지스트를 형성한다.

제2 도금레지스트(DF2)는 드라이필름과 같은 감광성 물질을 접합절연층의 타면에 적층한 후 포토리쏘그래피 공정을 수행함으로써 형성될 수 있다.

제2 도금레지스트(DF2)에는 금속필라(700)의 형성 위치에 대응되는 개구가 형성된다.

다음으로, 도 14를 참고하면, 제2 도금레지스트의 개구에 금속필라를 형성한다.

금속필라(700)는 스퍼터링 또는 기상증착과 같은 반도체 공정으로 형성되거나 전해도금과 같은 통상의 인쇄회로기판 공정으로 형성될 수 있다.

다음으로, 도 15 및 도 16을 참고하면, 제2 도금레지스트를 제거하고, 노출된 시드층을 제거한다.

시드층(800) 중 패드패턴층(600)이 형성되지 않아 외부로 노출된 부분은 플래쉬에칭 또는 하프에칭을 통해 제거될 수 있다.

다음으로, 도 17을 참고하면, 접합절연층의 타면에 금속필라가 노출되도록 솔더레지스트층을 형성한다.

솔더레지스트층(SR)은, 솔더레지스트 필름을 접합절연층의 타면에 적층하고 경화함으로써 형성될 수 있다.

다음으로, 도 18을 참고하면, 금속필라의 노출된 표면에 표면처리층을 형성하고, 보호층을 제거한 후 제1 적층체의 타면에 솔더레지스트층을 형성한다.

표면처리층(SFL)은 ENEPIG(Electroless Nickel Electroless Palladium Immersion Gold) 공정에 의해 금속필라(700) 상에 형성될 수 있다. 또는, 표면처리층(SFL)은 유기물질을 포함하는 OSP(Organic Solderability Preservative)일 수 있다.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

11: 제1 도체패턴층
21: 제2 도체패턴층
100: 제1 적층체
110: 제1 절연층
200: 제2 적층체
300: 접합절연층
500: 연결비아
600: 패드패턴층
610: 비아패드
620: 접속패드
700: 금속필라
800: 시드층
900: 금속박
R: 홈부
SR: 솔더레지스트층
C: 캐리어
CF1: 캐리어금속박
CF2: 극박금속박
S: 지지판
PL: 보호층
DF1, DF2: 도금레지스트
V1: 제1 비아
VH: 연결비아홀
1000, 2000: 다층 인쇄회로기판

Claims

접합절연층;
상기 접합절연층의 일면에 매립된 제1 도체패턴층을 포함하는 하부 기판;
상기 접합절연층의 타면에 매립된 제2 도체패턴층을 포함하고, 상기 하부 기판 상에 배치되는 인터포저 기판;
상기 접합절연층 및 상기 제2 도체패턴층을 관통하는 연결비아홀;
상기 제1 도체패턴층과 상기 제2 도체패턴층을 연결하도록 상기 연결비아홀을 충전하는 연결비아; 및
상기 접합절연층의 타면에 돌출 형성되는 비아패드;
를 포함하는, 다층 인쇄회로기판.
제1항에 있어서,
상기 연결비아와 상기 비아패드는 일체로 형성되는, 다층 인쇄회로기판.
제1항에 있어서,
상기 비아패드에 형성되는 금속필라를 포함하는, 다층 인쇄회로기판.
제1항에 있어서,
상기 접합절연층의 타면에 노출된 상기 제2 도체패턴층의 일면, 및 상기 연결비아홀의 내벽에 형성되는 시드층을 포함하는, 다층 인쇄회로기판.
제4항에 있어서,
상기 제2 도체패턴층의 일면에는 홈이 형성되는, 다층 인쇄회로기판.
제4항에 있어서,
상기 제2 도체패턴층의 일면과 상기 시드층 사이에 형성된 금속박을 더 포함하는, 다층 인쇄회로기판.
제6항에 있어서,
상기 시드층과 상기 금속박은 서로 다른 금속으로 형성되는, 다층 인쇄회로기판.
제6항에 있어서,
상기 금속박은 상기 접합절연층의 타면으로부터 돌출 형성되는, 다층 인쇄회로기판.
접합절연층;
상기 접합절연층의 일면에 매립된 제1 도체패턴층;
상기 접합절연층의 타면에 매립된 제2 도체패턴층;
상기 제1 도체패턴층과 상기 제2 도체패턴층을 연결하도록 상기 접합절연층 및 상기 제2 도체패턴층을 관통하는 연결비아; 및
상기 접합절연층의 타면에 돌출 형성되고, 상기 연결비아와 연결되는 비아패드를 포함하는 패드패턴층;
를 포함하는 다층 인쇄회로기판.
제9항에 있어서,
상기 패드패턴층에 형성되는 금속필라를 더 포함하는, 다층 인쇄회로기판.
제9항에 있어서,
상기 제2 도체패턴층과 상기 패드패턴층 사이에 형성되는 시드층을 더 포함하는, 다층 인쇄회로기판.
제11항에 있어서,
상기 제2 도체패턴층과 상기 시드층 사이에 형성되는 금속박을 더 포함하는, 다층 인쇄회로기판.