TWI763015B - 具導電通孔陣列基板之電子裝置 - Google Patents

Abstract

一種具導電通孔陣列基板之電子裝置，其包含一導電通孔陣列基板及至少一外層板。導電通孔陣列基板具有多個第一導電通孔。外層板具有多個第二導電通孔。外層板設置於導電通孔陣列基板之一側，第一導電通孔的分布密度或數量大於第二導電通孔的分布密度或數量，使得部分第一導電通孔電性連接於第二導電通孔，部分第一導電通孔為電性浮動。

Description

具導電通孔陣列基板之電子裝置

本發明係關於一種電子裝置，特別係關於一種具有包含陣列排列之導電通孔(via)之導電通孔陣列基板的電子裝置。

以往，外部電性元件通常會設置於導電通孔基板，透過對導電通孔基板施加指定電位，使外部電性元件運作。導電通孔基板具有多個導電通孔。導電通孔基板的開發人員通常會依據所要設置的外部電性元件的電性配置，來設計多個導電通孔的數量及位置。

因此，針對於相異之外部電性元件之電性配置，導電通孔基板的開發人員會對導電通孔基板設計相異之導電通孔之配置，以匹配相異之外部電性元件。然而，為了匹配相異之外部電性元件，通常會耗費大量額外的人力物力在相異規格之導電通孔基板之結構及其製程的設計上。

有鑑於以上的問題，本發明提出一種具導電通孔陣列基板之電子裝置，所述導電通孔陣列基板可彈性運用於絕大部分類型的外部電性元件。

本發明之一實施例提出一種具導電通孔陣列基板之電子裝置，其包含一導電通孔陣列基板及至少一外層板。導電通孔陣列基板具有多個第一導電通孔。外層板具有多個第二導電通孔。外層板設置於導電通孔陣列基板之一側，第一導電通孔的分布密度或數量大於第二導電通孔的分布密度或數量，使得部分第一導電通孔電性連接於第二導電通孔，部分第一導電通孔為電性浮動。

根據本發明之一實施例之具導電通孔陣列基板之電子裝置，藉由多個第一導電通孔的分布密度或數量大於多個第二導電通孔的分布密度或數量，使得絕大部分類型的外部電性元件可透過第二導電通孔配置於導電通孔陣列基板，進而導致部分第一導電通孔為電性浮動。由於絕大部分類型的外部電性元件皆可配置於規格一致的導電通孔陣列基板，故可節省人力物力在導電通孔陣列基板之結構及其製程的設計上。

以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

10:電子裝置

101、102:保護層

11:導電通孔陣列基板

111:核心層

112、1120:第一導電通孔

1121:導電件

1122:導電墊

12、13:外層板

121、131:絕緣層

122、132:第二導電通孔

20:電子裝置

21:導電通孔陣列基板

212、2120:第一導電通孔

22、23:外層板

221、231:絕緣層

222、223、232:第二導電通孔

30:電子裝置

31:導電通孔陣列基板

312、3120、312T:第一導電通孔

32、33:外層板

34、35:導電跡線

321、331:絕緣層

322、322T、332、332T:第二導電通孔

40:電子裝置

41:導電通孔陣列基板

42、43:外層板

412F1、412F2:第一導電通孔

412G1、412G2、412G3:第一導電通孔

412S1、412S2、412S3:第一導電通孔

412S4、412S5:第一導電通孔

421、431:絕緣層

422、432:第二導電通孔

50:電子裝置

51:導電通孔陣列基板

512、5120:第一導電通孔

52、53:外層板

521、531:絕緣層

523、533:第二導電通孔

56:電性元件

58、59:導電材

60:電子裝置

61:導電通孔陣列基板

612、6120:第一導電通孔

62、63:外層板

621、631:絕緣層

622、632:第二導電通孔

66:電性元件

68、69:導電材

70:電子裝置

71:導電通孔陣列基板

701、702:保護層

711:核心層

712、7120:第一導電通孔

72、73:外層板

721、731:絕緣層

722、723、732:第二導電通孔

76:電性元件

77:固定材

80:電子裝置

801、802:保護層

81:導電通孔陣列基板

811:核心層

812、6120:第一導電通孔

82、63:外層板

821、831:絕緣層

822、823、832:第二導電通孔

824、834:第三導電通孔

86:電性元件

861:導電墊

87:固定材

90:電子裝置

91:導電通孔陣列基板

912、9120、912T:第一導電通孔

92、93:外層板

921、931:絕緣層

922、922T、932、932T:第二導電通孔

924、934:第三導電通孔

94、95:導電跡線

96:電性元件

961:導電墊

97:固定材

A0:電子裝置

A1:導電通孔陣列基板

A12F1、A12F2:第一導電通孔

A12G1、A12G2:第一導電通孔

A12S1、A12S2:第一導電通孔

A2、A3:外層板

A21、A31:絕緣層

A22、A32:第二導電通孔

A24、A34:第三導電通孔

A6:電性元件

A61:導電墊

A7:固定材

B0:電子裝置

B1:導電通孔陣列基板

B11a:第一核心層

B11b:第二核心層

B11c:第三核心層

B12F、B12G、B12S:第一導電通孔

B2、B3:外層板

B21、B31:絕緣層

B23、B33:第二導電通孔

B6:電性元件

B8、B9:導電材

C1:導電通孔陣列基板

C11:核心層

C12、C120:第一導電通孔

C22、C23:第二導電通孔

C61、C62、C63:電性元件

CC:標記

Z1、Z2、Z3:區域

D、DF、DG、DS:外徑

P、P0:中心間距

R1、R2、R3:群組

R4、R5、R6、R7、R8:群組

P1:第一中心間距

P2:第二中心間距

P3:第三中心間距

P4:第四中心間距

圖1繪示依照本發明之一實施例之導電通孔陣列基板之局部的側視剖面示意圖。

圖2繪示依照本發明之一實施例之導電通孔陣列基板的側視 剖面示意圖。

圖3繪示圖2之導電通孔陣列基板的俯視示意圖。

圖4繪示依照本發明之一實施例之導電通孔陣列基板及保護層的側視剖面示意圖。

圖5繪示依照本發明之一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

圖6繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

圖7繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

圖8繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

圖9繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

圖10繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

圖11繪示依照本發明之另一實施例之導電通孔陣列基板及保護層的側視剖面示意圖。

圖12繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

圖13繪示依照本發明之另一實施例之導電通孔陣列基板及保護層的側視剖面示意圖。

圖14繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

圖15繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

圖16繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

圖17繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

圖18繪示圖17之具導電通孔陣列基板之電子裝置沿XVIII-XVIII線剖切的俯視剖面示意圖。

圖19繪示圖18之具導電通孔陣列基板之電子裝置的俯視剖面示意放大圖。

圖20繪示依照本發明之另一實施例之導電通孔陣列基板的俯視示意圖。

以下在實施方式中詳細敘述本發明之實施例之詳細特徵以及優點，其內容足以使任何本領域中具通常知識者了解本發明之實施例之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何本領域中具通常知識者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

於本說明書之所謂的示意圖中，由於用以說明而可 有其尺寸、比例及角度等較為誇張的情形，但並非用以限定本發明。於未違背本發明要旨的情況下能夠有各種變更。實施例及圖式之描述中所提及之上下前後方位為用以說明，而並非用以限定本發明。

請參照圖1、圖2、圖3及圖4，繪示依照本發明之一實施例之導電通孔陣列基板的示意圖。圖1繪示依照本發明之一實施例之導電通孔陣列基板之局部的側視剖面示意圖。圖2繪示依照本發明之一實施例之導電通孔陣列基板的側視剖面示意圖。圖3繪示圖2之導電通孔陣列基板的俯視示意圖。圖4繪示依照本發明之一實施例之導電通孔陣列基板及保護層的側視剖面示意圖。

如圖1所示，於本實施例中，於核心層111形成多個導電件1121，各導電件1121貫穿核心層111。

如圖2及圖3所示，於本實施例中，於核心層111之上下兩表面設置多個導電墊1122，多個導電墊1122電性連接於各導電件1121的上下兩端。單一個導電件1121及電性連接於其上下兩端的二個導電墊1122共同形成單一個第一導電通孔112。各第一導電通孔112為實心。核心層111及多個第一導電通孔112共同形成導電通孔陣列基板11。其中，核心層111之材質選自半導體及非導電材料。半導體例如矽、鎵、鍺及氮化鎵。非導電材料例如環氧樹脂。

如圖3所示，多個第一導電通孔112的分布為陣列 分布。各第一導電通孔112之最大的外徑D(於本實施例中，亦即導電墊1122的外徑D)為5~100微米。相鄰的多個第一導電通孔112的中心彼此之間的間距定為中心間距P，最小的中心間距P為微米等級。

於本實施例中，各第一導電通孔112包含一導電件1121及二個導電墊1122，但不以此為限。於其他實施例中，各第一導電通孔亦可不包含導電墊，亦可包含單一個導電墊。

如圖4所示，於本實施例中，於導電通孔陣列基板11之上下兩表面分別設置保護層101及保護層102。於儲藏或運送導電通孔陣列基板11的過程中，可避免多個第一導電通孔112之材料接觸空氣而氧化。

以下，描述圖2之導電通孔陣列基板11在實際運用時的眾實施態樣及其運用的效果。

請參照圖5，繪示依照本發明之一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

如圖5所示，於本實施例中，具導電通孔陣列基板之電子裝置10包含如同圖2所示之導電通孔陣列基板11、外層板12及外層板13。詳言如下。

於導電通孔陣列基板11之上表面設置絕緣層121。於絕緣層121設置多個第二導電通孔122。以單一個第二導電通孔122對應於單一個第一導電通孔112的方式，使多個第二導電通孔122電性連接於多個第一導電通孔112。絕緣層121及多個 第二導電通孔122共同形成外層板12。由於多個第一導電通孔112、1120的分布密度及數量大於多個第二導電通孔122的分布密度及數量，故多個第一導電通孔1120及部分第一導電通孔112未與任何第二導電通孔122電性連接。

而且，於導電通孔陣列基板11之下表面設置絕緣層131。於絕緣層131設置多個第二導電通孔132。以單一個第二導電通孔132對應於單一個第一導電通孔112的方式，使多個第二導電通孔132電性連接於多個第一導電通孔112。絕緣層131及多個第二導電通孔132共同形成外層板13。由於多個第一導電通孔112、1120的分布密度及數量大於多個第二導電通孔132的分布密度及數量，故多個第一導電通孔1120及部分第一導電通孔112未與任何第二導電通孔132電性連接。

換言之，外層板12及外層板13分別設置於導電通孔陣列基板11之上下兩表面。多個第二導電通孔122以一個對一個的方式電性連接於多個第一導電通孔112。多個第二導電通孔132以一個對一個的方式電性連接於多個第一導電通孔112。部分第一導電通孔112電性連接於第二導電通孔122，部分第一導電通孔112電性連接於第二導電通孔132，部分第一導電通孔112既電性連接於第二導電通孔122亦電性連接於第二導電通孔132。多個第一導電通孔1120未與任何第二導電通孔122、132電性連接，且未與任何電位電性連接，而為電性浮動。

當實際運用時，可對第二導電通孔122、132施加指 定電位，以對第一導電通孔112輸入指定電位，例如接地、電性訊號等。在用以輸入電性訊號之第一導電通孔112之周圍，若電性浮動的第一導電通孔1120愈多，則用以輸入電性訊號之第一導電通孔112的等效阻抗愈大。若要降低用以輸入電性訊號之第一導電通孔112的等效阻抗，則可對其周圍的第一導電通孔112接地。

另外，在實際運用如同圖2所示之導電通孔陣列基板11時，可將圖4之保護層101及保護層102去除，再於導電通孔陣列基板11之上下兩表面分別設置外層板12及外層板13，以匹配所欲設置的外部電性元件。於其他實施例中，亦可不去除圖4之保護層101及保護層102，而直接將保護層101作為外層板12的絕緣層121使用，將保護層102作為外層板13的絕緣層131使用。

請參照圖6，繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

如圖6所示，具導電通孔陣列基板之電子裝置20包含導電通孔陣列基板21、外層板22及外層板23。於本實施例中，使用與圖2所示之導電通孔陣列基板11大抵上相同的導電通孔陣列基板21。詳言如下。

導電通孔陣列基板21包含多個第一導電通孔212、2120。各第一導電通孔212、2120為實心。各第一導電通孔212、2120之最大的外徑D為5~100微米。多個第一導電通孔212、 2120的分布為陣列分布。相鄰的多個第一導電通孔212、2120之最小的中心間距P為微米等級。

於本實施例中，於導電通孔陣列基板21之上表面設置絕緣層221。於絕緣層221設置多個第二導電通孔222、223。以單一個第二導電通孔222對應於單一個第一導電通孔212的方式，使多個第二導電通孔222電性連接於多個第一導電通孔212。此外，以單一個第二導電通孔223對應於多個第一導電通孔212的方式，使第二導電通孔223電性連接於多個第一導電通孔212。絕緣層221及多個第二導電通孔222、223共同形成外層板22。由於多個第一導電通孔212、2120的分布密度及數量大於多個第二導電通孔222、223的分布密度及數量，故多個第一導電通孔2120及部分第一導電通孔212未與任何第二導電通孔222、223電性連接。

而且，於導電通孔陣列基板21之下表面設置絕緣層231。於絕緣層231設置多個第二導電通孔232。以單一個第二導電通孔232對應於單一個第一導電通孔212的方式，使多個第二導電通孔232電性連接於多個第一導電通孔212。絕緣層231及多個第二導電通孔232共同形成外層板23。由於多個第一導電通孔212、2120的分布密度及數量大於多個第二導電通孔232的分布密度及數量，故多個第一導電通孔2120及部分第一導電通孔212未與任何第二導電通孔232電性連接。

換言之，外層板22及外層板23分別設置於導電通 孔陣列基板21之上下兩表面。多個第二導電通孔222以一個對一個的方式電性連接於多個第一導電通孔212。第二導電通孔223以一個對多個的方式電性連接於多個第一導電通孔212。多個第二導電通孔232以一個對一個的方式電性連接於多個第一導電通孔212。

部分第一導電通孔212電性連接於第二導電通孔222，部分第一導電通孔212電性連接於第二導電通孔223，部分第一導電通孔212電性連接於第二導電通孔232，部分第一導電通孔212既電性連接於第二導電通孔222亦電性連接於第二導電通孔232，部分第一導電通孔212既電性連接於第二導電通孔223亦電性連接於第二導電通孔232。多個第一導電通孔212可透過第二導電通孔223而處於相同的電位。相比於各第二導電通孔222，第二導電通孔223由於以一個對多個的方式電性連接於多個第一導電通孔212，故可容許較大的電流流經第二導電通孔223。多個第一導電通孔2120未與任何第二導電通孔222、223、232電性連接，且未與任何電位電性連接，而為電性浮動。

當實際運用時，可對第二導電通孔222、223、232施加指定電位，以對第一導電通孔212輸入指定電位，例如接地、電性訊號等。在用以輸入電性訊號之第一導電通孔212之周圍，若電性浮動的第一導電通孔2120愈多，則用以輸入電性訊號之第一導電通孔212的等效阻抗愈大。若要降低用以輸入電性訊號之第一導電通孔212的等效阻抗，則可對其周圍的第一導電通孔 212接地。

請參照圖7，繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

如圖7所示，具導電通孔陣列基板之電子裝置30包含導電通孔陣列基板31、外層板32、外層板33、導電跡線34及導電跡線35。於本實施例中，使用與圖2之導電通孔陣列基板11大抵上相同的導電通孔陣列基板31。詳言如下。

導電通孔陣列基板31包含多個第一導電通孔312、3120、312T。各第一導電通孔312、3120、312T為實心。各第一導電通孔312、3120、312T之最大的外徑D為5~100微米。多個第一導電通孔312、3120、312T的分布為陣列分布。相鄰的多個第一導電通孔312、3120、312T之最小的中心間距P為微米等級。

於本實施例中，於導電通孔陣列基板31之上表面設置絕緣層321。於絕緣層321設置多個第二導電通孔322、322T。以單一個第二導電通孔322對應於單一個第一導電通孔312的方式，使多個第二導電通孔322電性連接於多個第一導電通孔312。此外，以單一個第二導電通孔322T對應於單一個第一導電通孔312T的方式，使多個第二導電通孔322T電性連接於多個第一導電通孔312T。絕緣層321及多個第二導電通孔322、322T共同形成外層板32。導電跡線34設置於外層板32且電性連接多個第二導電通孔322T。由於多個第一導電通孔312、3120、312T的分布 密度及數量大於多個第二導電通孔322、322T的分布密度及數量，故多個第一導電通孔3120、部分第一導電通孔312及部分第一導電通孔312T未與任何第二導電通孔322、322T電性連接。

而且，於導電通孔陣列基板31之下表面設置絕緣層331。於絕緣層331設置多個第二導電通孔332、332T。以單一個第二導電通孔332對應於單一個第一導電通孔312的方式，使多個第二導電通孔332電性連接於多個第一導電通孔312。以單一個第二導電通孔332T對應於單一個第一導電通孔312T的方式，使多個第二導電通孔332T電性連接於多個第一導電通孔312T。絕緣層331及多個第二導電通孔332、332T共同形成外層板33。導電跡線35設置於外層板33且電性連接多個第二導電通孔332T。由於多個第一導電通孔312、3120、312T的分布密度及數量大於多個第二導電通孔332、332T的分布密度及數量，故多個第一導電通孔3120、部分第一導電通孔312及部分第一導電通孔312T未與任何第二導電通孔332、332T電性連接。

換言之，外層板32及外層板33分別設置於導電通孔陣列基板31之上下兩表面。多個第二導電通孔322、322T以一個對一個的方式電性連接於多個第一導電通孔312、312T。多個第二導電通孔332、332T以一個對一個的方式電性連接於多個第一導電通孔312、312T。

部分第一導電通孔312電性連接於第二導電通孔322，部分第一導電通孔312電性連接於第二導電通孔332，部分 第一導電通孔312既電性連接於第二導電通孔322亦電性連接於第二導電通孔332。部分第一導電通孔312T電性連接於第二導電通孔322T，部分第一導電通孔312T電性連接於第二導電通孔332T，部分第一導電通孔312T既電性連接於第二導電通孔322T亦電性連接於第二導電通孔332T。

多個第二導電通孔322T可透過導電跡線34而處於相同的電位。多個第二導電通孔332T可透過導電跡線35而處於相同的電位。導電跡線34及導電跡線35可透過彼此電性連接的多個第二導電通孔322T、多個第一導電通孔312T及多個第二導電通孔332T而彼此電性連接，且得因此具有相同的電位。若對導電跡線34或導電跡線35施加指定電位，則可對第二導電通孔322T、第一導電通孔312T及第二導電通孔332T輸入指定電位。第一導電通孔3120未與任何第二導電通孔322、322T、332、332T電性連接，且未與任何電位電性連接，而為電性浮動。

當實際運用時，可對第二導電通孔322、322T、332、332T施加指定電位，以對第一導電通孔312、312T輸入指定電位，例如接地、電性訊號等。在用以輸入電性訊號之第一導電通孔312、312T之周圍，若電性浮動的第一導電通孔3120愈多，則用以輸入電性訊號之第一導電通孔312、312T的等效阻抗愈大。若要降低用以輸入電性訊號之第一導電通孔312、312T的等效阻抗，則可對其周圍的第一導電通孔312、312T接地。

請參照圖8，繪示依照本發明之另一實施例之具導電 通孔陣列基板之電子裝置的側視剖面示意圖。

如圖8所示，具導電通孔陣列基板之電子裝置40包含導電通孔陣列基板31、外層板32及外層板33。於本實施例中，使用與圖2所示之導電通孔陣列基板11大抵上相同的導電通孔陣列基板41。詳言如下。

導電通孔陣列基板41包含多個第一導電通孔412F1、412F2、412G1、412G2、412G3、412S1、412S2、412S3、412S4、412S5。各第一導電通孔412F1、412F2、412G1、412G2、412G3、412S1、412S2、412S3、412S4、412S5為實心。各第一導電通孔412F1、412F2、412G1、412G2、412G3、412S1、412S2、412S3、412S4、412S5之最大的外徑D為5~100微米。多個第一導電通孔412F1、412F2、412G1、412G2、412G3、412S1、412S2、412S3、412S4、412S5的分布為陣列分布。相鄰的多個第一導電通孔412F1、412F2、412G1、412G2、412G3、412S1、412S2、412S3、412S4、412S5之最小的中心間距P為微米等級。

於本實施例中，於導電通孔陣列基板41之上表面設置絕緣層421。於絕緣層421設置多個第二導電通孔422。以單一個第二導電通孔422對應於單一個第一導電通孔412G1、412G2、412G3、412S1、412S2、412S3、412S4或412S5的方式，使多個第二導電通孔422電性連接於多個第一導電通孔412G1、412G2、412G3、412S1、412S2、412S3、412S4、412S5。絕緣層421及多個第二導電通孔422共同形成外層板42。由於多個第一導電通孔 412F1、412F2、412G1、412G2、412G3、412S1、412S2、412S3、412S4、412S5的分布密度及數量大於多個第二導電通孔422的分布密度及數量，故多個第一導電通孔412F1、412F2未與任何第二導電通孔422電性連接。

而且，於導電通孔陣列基板41之下表面設置絕緣層431。於絕緣層431設置多個第二導電通孔432。以單一個第二導電通孔432對應於單一個第一導電通孔412G1、412G2、412G3、412S1、412S2、412S3、412S4或412S5的方式，使多個第二導電通孔432電性連接於多個第一導電通孔412G1、412G2、412G3、412S1、412S2、412S3、412S4、412S5。絕緣層431及多個第二導電通孔432共同形成外層板43。由於多個第一導電通孔412F1、412F2、412G1、412G2、412G3、412S1、412S2、412S3、412S4、412S5的分布密度及數量大於多個第二導電通孔432的分布密度及數量，故多個第一導電通孔412F1、412F2未與任何第二導電通孔432電性連接。

換言之，外層板42及外層板43分別設置於導電通孔陣列基板41之上下兩表面。多個第二導電通孔422以一個對一個的方式電性連接於多個第一導電通孔412G1、412G2、412G3、412S1、412S2、412S3、412S4、412S5。多個第二導電通孔432以一個對一個的方式電性連接於多個第一導電通孔412G1、412G2、412G3、412S1、412S2、412S3、412S4、412S5。

多個第一導電通孔412G1、412G2、412G3、412S1、 412S2、412S3、412S4、412S5既電性連接於第二導電通孔422亦電性連接於第二導電通孔432。多個第一導電通孔412F1、412F2未與任何第二導電通孔422、432電性連接，且未與任何電位電性連接，而為電性浮動。

多個第一導電通孔412F1、412F2、412G1、412G2、412G3、412S1、412S2、412S3、412S4、412S5包含屬於接地導電通孔的第一導電通孔412G1、412G2、412G3及屬於訊號導電通孔的第一導電通孔412S1、412S2、412S3、412S4、412S5。

其中，電性浮動的第一導電通孔412F1相鄰於屬於訊號導電通孔的第一導電通孔412S1。電性浮動的第一導電通孔412F1、412F2排列成圍繞著屬於訊號導電通孔的第一導電通孔412S1。電性浮動的第一導電通孔412F1、412F2及屬於訊號導電通孔的第一導電通孔412S1、412S2交錯排列。電性浮動的第一導電通孔412F2及屬於接地導電通孔的第一導電通孔412G1相鄰於屬於訊號導電通孔的第一導電通孔412S2。

屬於接地導電通孔的第一導電通孔412G1相鄰於屬於訊號導電通孔的第一導電通孔412S3。屬於接地導電通孔的第一導電通孔412G1、412G2排列成圍繞著屬於訊號導電通孔的第一導電通孔412S3。屬於接地導電通孔的第一導電通孔412G1、412G2及屬於訊號導電通孔的第一導電通孔412S3、412S4交錯排列。屬於接地導電通孔的第一導電通孔412G2、412G3排列成圍繞著彼此相鄰且屬於訊號導電通孔的第一導電通孔412S4、 412S5。

當實際運用時，可對第二導電通孔422、432施加指定電位，以對第一導電通孔412G1、412G2、412G3、412S1、412S2、412S3、412S4、412S5輸入指定電位，例如對第一導電通孔412G1、412G2、412G3接地，對第一導電通孔412S1、412S2、412S3、412S4、412S5輸入電性訊號等。彼此相鄰且屬於訊號導電通孔的第一導電通孔412S4、412S5可輸入差動訊號。

於本實施例中第一導電通孔412S1之周圍存在多個電性浮動的第一導電通孔412F1、412F2。第一導電通孔412S2之周圍存在電性浮動的第一導電通孔412F2及一個屬於接地導電通孔的第一導電通孔412G1。第一導電通孔412S3之周圍存在多個屬於接地導電通孔的第一導電通孔412G1、412G2。比較多個第一導電通孔412S1、412S2、412S3的等效阻抗。第一導電通孔412S1的等效阻抗大於第一導電通孔412S2的等效阻抗，第一導電通孔412S2的等效阻抗大於第一導電通孔412S3的等效阻抗。用以輸入差動訊號的第一導電通孔412S4、412S5的等效阻抗可藉由對第一導電通孔412G1、412G2接地而降低。

請參照圖9，繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

如圖9所示，具導電通孔陣列基板之電子裝置50包含導電通孔陣列基板51、外層板52、外層板53、電性元件56、多個導電材58及多個導電材59。於本實施例中，使用與圖2所 示之導電通孔陣列基板11大抵上相同的導電通孔陣列基板51。詳言如下。

導電通孔陣列基板51包含多個第一導電通孔512、5120。各第一導電通孔512、5120為實心。各第一導電通孔512、5120之最大的外徑D為5~100微米。多個第一導電通孔512、5120的分布為陣列分布。相鄰的多個第一導電通孔512、5120之最小的中心間距P為微米等級。

於本實施例中，於導電通孔陣列基板51之上表面設置絕緣層521。於絕緣層521設置多個第二導電通孔523。以單一個第二導電通孔523對應於多個第一導電通孔512的方式，使多個第二導電通孔523電性連接於多個第一導電通孔512。絕緣層521及多個第二導電通孔523共同形成外層板52。由於多個第一導電通孔512、5120的分布密度及數量大於多個第二導電通孔523的分布密度及數量，故多個第一導電通孔5120及部分第一導電通孔512未與任何第二導電通孔523電性連接。

而且，於導電通孔陣列基板51之下表面設置絕緣層531。於絕緣層531設置多個第二導電通孔533。以單一個第二導電通孔533對應於多個第一導電通孔512的方式，使多個第二導電通孔533電性連接於多個第一導電通孔512。絕緣層531及多個第二導電通孔533共同形成外層板53。由於多個第一導電通孔512、5120的分布密度及數量大於多個第二導電通孔533的分布密度及數量，故多個第一導電通孔5120及部分第一導電通孔512 未與任何第二導電通孔533電性連接。

換言之，外層板52及外層板53分別設置於導電通孔陣列基板51之上下兩表面。多個第二導電通孔523以一個對多個的方式電性連接於多個第一導電通孔512。多個第二導電通孔533以一個對多個的方式電性連接於多個第一導電通孔512。

部分第一導電通孔512電性連接於第二導電通孔523，部分第一導電通孔512電性連接於第二導電通孔533，部分第一導電通孔512既電性連接於第二導電通孔523亦電性連接於第二導電通孔533。

多個第一導電通孔512可透過第二導電通孔523而處於相同的電位。各第二導電通孔523由於以一個對多個的方式電性連接於多個第一導電通孔512，故可容許大電流流經各第二導電通孔523。多個第一導電通孔512可透過第二導電通孔533而處於相同的電位。各第二導電通孔533由於以一個對多個的方式電性連接於多個第一導電通孔512，故可容許大電流流經各第二導電通孔533。多個第一導電通孔5120未與任何第二導電通孔523、533電性連接，且未與任何電位電性連接，而為電性浮動。

於本實施例中，多個導電材58分別電性連接於多個第二導電通孔523。電性元件56經由多個導電材58而設置於外層板52，且電性連接於多個第二導電通孔523。電性元件56可為主動元件，亦可為電阻器、電容器、電感器等被動元件。多個導電材59分別電性連接於多個第二導電通孔533。多個導電材58、 59可為錫球。

當實際運用時，可透過多個導電材59對多個第二導電通孔533施加指定電位，以對多個第一導電通孔512、多個第二導電通孔523及多個導電材58輸入指定電位，例如接地、電性訊號等。藉此，可進一步對電性元件56輸入指定電位。在用以輸入電性訊號之第一導電通孔512之周圍，若電性浮動的第一導電通孔5120愈多，則用以輸入電性訊號之第一導電通孔512的等效阻抗愈大。若要降低用以輸入電性訊號之第一導電通孔512的等效阻抗，則可對其周圍的第一導電通孔512接地。

請參照圖10，繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

如圖10所示，具導電通孔陣列基板之電子裝置60包含導電通孔陣列基板61、外層板62、外層板63、電性元件66、導電材68及導電材69。於本實施例中，使用與圖2所示之導電通孔陣列基板11大抵上相同的導電通孔陣列基板61。詳言如下。

導電通孔陣列基板61包含多個第一導電通孔612、6120。各第一導電通孔612、6120為實心。各第一導電通孔612、6120之最大的外徑D為5~100微米。多個第一導電通孔612、6120的分布為陣列分布。相鄰的多個第一導電通孔612、6120之最小的中心間距P為微米等級。

於本實施例中，於導電通孔陣列基板61之上表面設置絕緣層621。於絕緣層621設置多個第二導電通孔622。以單一 個第二導電通孔622對應於單一個第一導電通孔612的方式，使多個第二導電通孔622電性連接於多個第一導電通孔612。絕緣層621及多個第二導電通孔622共同形成外層板62。由於多個第一導電通孔612、6120的分布密度及數量大於多個第二導電通孔622的分布密度及數量，故多個第一導電通孔6120及部分第一導電通孔612未與任何第二導電通孔622電性連接。

而且，於導電通孔陣列基板61之下表面設置絕緣層631。於絕緣層631設置多個第二導電通孔632。以單一個第二導電通孔632對應於單一個第一導電通孔612的方式，使多個第二導電通孔632電性連接於多個第一導電通孔612。絕緣層631及多個第二導電通孔632共同形成外層板63。由於多個第一導電通孔612、6120的分布密度及數量大於多個第二導電通孔632的分布密度及數量，故多個第一導電通孔6120及部分第一導電通孔612未與任何第二導電通孔632電性連接。

換言之，外層板62及外層板63分別設置於導電通孔陣列基板61之上下兩表面。多個第二導電通孔622以一個對一個的方式電性連接於多個第一導電通孔612。多個第二導電通孔632以一個對一個的方式電性連接於多個第一導電通孔612。

部分第一導電通孔612電性連接於第二導電通孔622，部分第一導電通孔612電性連接於第二導電通孔632，部分第一導電通孔612既電性連接於第二導電通孔622亦電性連接於第二導電通孔632。多個第一導電通孔6120未與任何第二導電通 孔622、632電性連接，且未與任何電位電性連接，而為電性浮動。

於本實施例中，多個導電材68分別電性連接於多個第二導電通孔622。電性元件66經由多個導電材68而設置於外層板62，且電性連接於多個第二導電通孔622。電性元件66可為主動元件，亦可為電阻器、電容器、電感器等被動元件。多個導電材69分別電性連接於多個第二導電通孔632。多個導電材68、69可為錫球。

當實際運用時，可透過多個導電材69對多個第二導電通孔632施加指定電位，以對多個第一導電通孔612、多個第二導電通孔622及多個導電材68輸入指定電位，例如接地、電性訊號等。藉此，可進一步對電性元件66輸入指定電位。在用以輸入電性訊號之第一導電通孔612之周圍，若電性浮動的第一導電通孔6120愈多，則用以輸入電性訊號之第一導電通孔612的等效阻抗愈大。若要降低用以輸入電性訊號之第一導電通孔612的等效阻抗，則可對其周圍的第一導電通孔612接地。

請參照圖11，繪示依照本發明之另一實施例之導電通孔陣列基板及保護層的側視剖面示意圖。

如圖11所示，於本實施例中，於核心層711嵌設或埋設一電性元件76，且以固定材77固定電性元件76。電性元件76可為主動元件，亦可為電阻器、電容器、電感器等被動元件。於核心層711及電性元件76形成多個第一導電通孔712、7120。其中，多個第一導電通孔712貫穿核心層711及電性元件76，多 個第一導電通孔7120貫穿核心層711。

核心層711、多個第一導電通孔712、7120、電性元件76及固定材77共同形成導電通孔陣列基板71。亦即，導電通孔陣列基板71嵌設或埋設有電性元件76及固定材77。各第一導電通孔712、7120為實心。多個第一導電通孔712、7120的分布為陣列分布。各第一導電通孔712、7120之最大的外徑D為5~100微米。相鄰的多個第一導電通孔712、7120之最小的中心間距P為微米等級。其中，核心層711之材質選自半導體及非導電材料。半導體例如矽、鎵、鍺及氮化鎵。非導電材料例如環氧樹脂。

於本實施例中，於導電通孔陣列基板71之上下兩表面分別設置保護層701及保護層702。於儲藏或運送導電通孔陣列基板71的過程中，可避免多個第一導電通孔712之材料接觸空氣而氧化。

以下，描述圖11之導電通孔陣列基板71在實際運用時的實施態樣及其運用的效果。

請參照圖12，繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

如圖12所示，於本實施例中，具導電通孔陣列基板之電子裝置70包含如同圖11所示之導電通孔陣列基板71、外層板72及外層板73。詳言如下。

於導電通孔陣列基板71之上表面設置絕緣層721。 於絕緣層721設置多個第二導電通孔722、723。以單一個第二導電通孔722對應於單一個第一導電通孔712的方式，使多個第二導電通孔722電性連接於多個第一導電通孔712。此外，以單一個第二導電通孔723對應於多個第一導電通孔712的方式，使第二導電通孔723電性連接於多個第一導電通孔712。絕緣層721及多個第二導電通孔722、723共同形成外層板72。由於多個第一導電通孔712、7120的分布密度及數量大於多個第二導電通孔722、723的分布密度及數量，故第一導電通孔7120及部分第一導電通孔712未與任何第二導電通孔722、723電性連接。

而且，於導電通孔陣列基板71之下表面設置絕緣層731。於絕緣層731設置多個第二導電通孔732。以單一個第二導電通孔732對應於單一個第一導電通孔712的方式，使多個第二導電通孔732電性連接於多個第一導電通孔712。絕緣層731及多個第二導電通孔732共同形成外層板73。由於多個第一導電通孔712、7120的分布密度及數量大於多個第二導電通孔732的分布密度及數量，故第一導電通孔7120及部分第一導電通孔712未與任何第二導電通孔732電性連接。

換言之，外層板72及外層板73分別設置於導電通孔陣列基板71之上下兩表面。多個第二導電通孔722以一個對一個的方式電性連接於多個第一導電通孔712。第二導電通孔723以一個對多個的方式電性連接於多個第一導電通孔712。多個第二導電通孔732以一個對一個的方式電性連接於多個第一導電通 孔712。

部分第一導電通孔712電性連接於第二導電通孔722，部分第一導電通孔712電性連接於第二導電通孔723，部分第一導電通孔712電性連接於第二導電通孔732，部分第一導電通孔712既電性連接於第二導電通孔722亦電性連接於第二導電通孔732，部分第一導電通孔712既電性連接於第二導電通孔723亦電性連接於第二導電通孔732。多個第一導電通孔712可透過第二導電通孔723而處於相同的電位。相比於各第二導電通孔722，第二導電通孔723由於以一個對多個的方式電性連接於多個第一導電通孔712，故可容許較大的電流流經第二導電通孔723。第一導電通孔7120未與任何第二導電通孔722、723、732電性連接，且未與任何電位電性連接，而為電性浮動。

當實際運用時，可對第二導電通孔722、723、732施加指定電位，以對第一導電通孔712輸入指定電位，例如接地、電性訊號等。在用以輸入電性訊號之第一導電通孔712之周圍，若電性浮動的第一導電通孔7120愈多，則用以輸入電性訊號之第一導電通孔712的等效阻抗愈大。若要降低用以輸入電性訊號之第一導電通孔712的等效阻抗，則可對其周圍的第一導電通孔712接地。

另外，在實際運用如同圖11之導電通孔陣列基板71時，可將圖11之保護層701及保護層702去除，再於導電通孔陣列基板71之上下兩表面分別設置外層板72及外層板73，以匹配 所欲設置的外部電性元件。於其他實施例中，亦可不去除圖11之保護層701及保護層702，而直接將保護層701作為外層板72的絕緣層721使用，將保護層702作為外層板73的絕緣層731使用。

請參照圖13，繪示依照本發明之另一實施例之導電通孔陣列基板及保護層的側視剖面示意圖。

如圖13所示，於本實施例中，於核心層811嵌設或埋設一電性元件86，且以固定材87固定電性元件86。電性元件86可為主動元件，亦可為電阻器、電容器、電感器等被動元件。於核心層811形成多個第一導電通孔812、8120。其中，多個第一導電通孔812、8120貫穿核心層811，但並未貫穿電性元件86。

核心層811、多個第一導電通孔812、8120、電性元件86及固定材87共同形成導電通孔陣列基板81。亦即，導電通孔陣列基板81嵌設或埋設有電性元件86及固定材87。各第一導電通孔812、8120為實心。多個第一導電通孔812、8120的分布為陣列分布。各第一導電通孔812、8120之最大的外徑D為5~100微米。相鄰的多個第一導電通孔812、8120之最小的中心間距P為微米等級。此外，電性元件86具有導電墊861，用以對電性元件86施加指定電位。其中，核心層811之材質選自半導體及非導電材料。半導體例如矽、鎵、鍺及氮化鎵。非導電材料例如環氧樹脂。

於本實施例中，於導電通孔陣列基板81之上下兩表 面分別設置保護層801及保護層802。於儲藏或運送導電通孔陣列基板81的過程中，可避免多個第一導電通孔812之材料接觸空氣而氧化。

以下，描述圖13之導電通孔陣列基板81在實際運用時的實施態樣及其運用的效果。

請參照圖14，繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

如圖14所示，於本實施例中，具導電通孔陣列基板之電子裝置80包含如同圖13所示之導電通孔陣列基板81、外層板82及外層板83。詳言如下。

於導電通孔陣列基板81之上表面設置絕緣層821。於絕緣層821設置多個第二導電通孔822、823及第三導電通孔824。以單一個第二導電通孔822對應於單一個第一導電通孔812的方式，使多個第二導電通孔822電性連接於多個第一導電通孔812。此外，以單一個第三導電通孔824對應於電性元件86之單一個導電墊861的方式，使第三導電通孔824電性連接於電性元件86。再者，以單一個第二導電通孔823對應於多個第一導電通孔812的方式，使第二導電通孔823電性連接於多個第一導電通孔812。絕緣層821、多個第二導電通孔822、823及第三導電通孔824共同形成外層板82。由於多個第一導電通孔812、8120的分布密度及數量大於多個第二導電通孔822、823的分布密度及數量，故第一導電通孔8120及部分第一導電通孔812未與任何 第二導電通孔822、823電性連接。

而且，於導電通孔陣列基板81之下表面設置絕緣層831。於絕緣層831設置多個第二導電通孔832及第三導電通孔834。以單一個第二導電通孔832對應於單一個第一導電通孔812的方式，使多個第二導電通孔832電性連接於多個第一導電通孔812。此外，以單一個第三導電通孔834對應於電性元件86之單一個導電墊861的方式，使第三導電通孔834電性連接於電性元件86。絕緣層831、多個第二導電通孔832及第三導電通孔834共同形成外層板83。由於多個第一導電通孔812、8120的分布密度及數量大於多個第二導電通孔832的分布密度及數量，故第一導電通孔8120及部分第一導電通孔812未與任何第二導電通孔832電性連接。

換言之，外層板82及外層板83分別設置於導電通孔陣列基板81之上下兩表面。多個第二導電通孔822以一個對一個的方式電性連接於多個第一導電通孔812。第三導電通孔824以一個對一個的方式電性連接於電性元件86之導電墊861，以對電性元件86施加指定電位。第二導電通孔823以一個對多個的方式電性連接於多個第一導電通孔812。多個第二導電通孔832以一個對一個的方式電性連接於多個第一導電通孔812。第三導電通孔834以一個對一個的方式電性連接於電性元件86之導電墊861，以對電性元件86施加指定電位。

部分第一導電通孔812電性連接於第二導電通孔 822，部分第一導電通孔812電性連接於第二導電通孔823，部分第一導電通孔812電性連接於第二導電通孔832，部分第一導電通孔812既電性連接於第二導電通孔822亦電性連接於第二導電通孔832，部分第一導電通孔812既電性連接於第二導電通孔823亦電性連接於第二導電通孔832。多個第一導電通孔812可透過第二導電通孔823而處於相同的電位。相比於各第二導電通孔822，第二導電通孔823由於以一個對多個的方式電性連接於多個第一導電通孔812，故可容許較大的電流流經第二導電通孔823。第一導電通孔8120未與任何第二導電通孔822、823、832電性連接，且未與任何電位電性連接，而為電性浮動。

當實際運用時，可對第二導電通孔822、823、832施加指定電位，以對第一導電通孔812輸入指定電位，例如接地、電性訊號等。此外，亦可對第三導電通孔824、834施加指定電位，以對電性元件86施加指定電位。在用以輸入電性訊號之第一導電通孔812之周圍，若電性浮動的第一導電通孔8120愈多，則用以輸入電性訊號之第一導電通孔812的等效阻抗愈大。若要降低用以輸入電性訊號之第一導電通孔812的等效阻抗，則可對其周圍的第一導電通孔812接地。

請參照圖15，繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

如圖15所示，具導電通孔陣列基板之電子裝置90包含導電通孔陣列基板91、外層板92、外層板92、導電跡線94 及導電跡線95。於本實施例中，使用與圖13所示之導電通孔陣列基板81大抵上相同的導電通孔陣列基板91。詳言如下。

導電通孔陣列基板91包含多個第一導電通孔912、9120、912T、電性元件96及固定材97。各第一導電通孔912、9120、912T為實心。各第一導電通孔912、9120、912T之最大的外徑D為5~100微米。多個第一導電通孔912、9120、912T的分布為陣列分布。相鄰的多個第一導電通孔912、9120、912T之最小的中心間距P為微米等級。電性元件96可為主動元件，亦可為電阻器、電容器、電感器等被動元件。此外，電性元件96具有導電墊961，用以對電性元件96施加指定電位。

於本實施例中，於導電通孔陣列基板91之上表面設置絕緣層921。於絕緣層921設置多個第二導電通孔922、922T及第三導電通孔924。以單一個第二導電通孔922對應於單一個第一導電通孔912的方式，使多個第二導電通孔922電性連接於多個第一導電通孔912。此外，以單一個第三導電通孔924對應於電性元件96之單一個導電墊961的方式，使第三導電通孔924電性連接於電性元件96。再者，以單一個第二導電通孔922T對應於單一個第一導電通孔912T的方式，使多個第二導電通孔922T電性連接於多個第一導電通孔912T。絕緣層921、多個第二導電通孔922、922T及第三導電通孔924共同形成外層板92。導電跡線94設置於外層板92且電性連接多個第二導電通孔922T。由於多個第一導電通孔912、9120、912T的分布密度及數量大於 多個第二導電通孔922、922T的分布密度及數量，故第一導電通孔9120及部分第一導電通孔912未與任何第二導電通孔922、922T電性連接。

而且，於導電通孔陣列基板91之下表面設置絕緣層931。於絕緣層931設置多個第二導電通孔932、932T及第三導電通孔934。以單一個第二導電通孔932對應於單一個第一導電通孔912的方式，使多個第二導電通孔932電性連接於多個第一導電通孔912。此外，以單一個第三導電通孔934對應於電性元件96之單一個導電墊961的方式，使第三導電通孔934電性連接於電性元件96。再者，以單一個第二導電通孔932T對應於單一個第一導電通孔912T的方式，使多個第二導電通孔932T電性連接於多個第一導電通孔912T。絕緣層931、多個第二導電通孔932、932T及第三導電通孔934共同形成外層板93。導電跡線95設置於外層板93且電性連接多個第二導電通孔932T。由於多個第一導電通孔912、9120、912T的分布密度及數量大於多個第二導電通孔922、922T的分布密度及數量，故第一導電通孔9120及部分第一導電通孔912未與任何第二導電通孔922、922T電性連接。

換言之，外層板92及外層板93分別設置於導電通孔陣列基板91之上下兩表面。多個第二導電通孔922、922T以一個對一個的方式電性連接於多個第一導電通孔912、912T。第三導電通孔924以一個對一個的方式電性連接於電性元件96之 導電墊961，以對電性元件96施加指定電位。多個第二導電通孔932、932T以一個對一個的方式電性連接於多個第一導電通孔912、912T。第三導電通孔934以一個對一個的方式電性連接於電性元件96之導電墊961，以對電性元件96施加指定電位。

部分第一導電通孔912電性連接於第二導電通孔922，部分第一導電通孔912電性連接於第二導電通孔932，部分第一導電通孔912既電性連接於第二導電通孔922亦電性連接於第二導電通孔932。多個第一導電通孔912T既電性連接於第二導電通孔922T亦電性連接於第二導電通孔932T。

多個第二導電通孔922T可透過導電跡線94而處於相同的電位。多個第二導電通孔932T可透過導電跡線95而處於相同的電位。導電跡線94及導電跡線95可透過彼此電性連接的多個第二導電通孔922T、多個第一導電通孔912T及多個第二導電通孔932T而彼此電性連接，且得因此具有相同的電位。若對導電跡線94或導電跡線95施加指定電位，則可對第二導電通孔922T、第一導電通孔912T及第二導電通孔932T輸入指定電位。第一導電通孔9120未與任何第二導電通孔922、922T、932、932T電性連接，且未與任何電位電性連接，而為電性浮動。

當實際運用時，可對第二導電通孔922、922T、932、932T施加指定電位，以對第一導電通孔912、912T輸入指定電位，例如接地、電性訊號等。此外，亦可對第三導電通孔924、934施加指定電位，以對電性元件96施加指定電位。在用以輸入 電性訊號之第一導電通孔912、912T之周圍，若電性浮動的第一導電通孔9120愈多，則用以輸入電性訊號之第一導電通孔912、912T的等效阻抗愈大。若要降低用以輸入電性訊號之第一導電通孔912、912T的等效阻抗，則可對其周圍的第一導電通孔912、912T接地。

請參照圖16，繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。

如圖16所示，具導電通孔陣列基板之電子裝置A0包含導電通孔陣列基板A1、外層板A2及外層板A3。於本實施例中，使用與圖13所示之導電通孔陣列基板81大抵上相同的導電通孔陣列基板A1。詳言如下。

導電通孔陣列基板A1包含多個第一導電通孔A12F1、A12F2、A12G1、A12G2、A12S1、A12S2、電性元件A6及固定材A7。各第一導電通孔A12F1、A12F2、A12G1、A12G2、A12S1、A12S2為實心。各第一導電通孔A12F1、A12F2、A12G1、A12G2、A12S1、A12S2之最大的外徑D為5~100微米。多個第一導電通孔A12F1、A12F2、A12G1、A12G2、A12S1、A12S2的分布為陣列分布。相鄰的多個第一導電通孔A12F1、A12F2、A12G1、A12G2、A12S1、A12S2之最小的中心間距P為微米等級。電性元件A6可為主動元件，亦可為電阻器、電容器、電感器等被動元件。此外，電性元件A6具有導電墊A61，用以對電性元件A6施加指定電位。

於本實施例中，於導電通孔陣列基板A1之上表面設置絕緣層A21。於絕緣層A21設置多個第二導電通孔A22及第三導電通孔A24。以單一個第二導電通孔A22對應於單一個第一導電通孔A12G1、A12G2、A12S1或A12S2的方式，使多個第二導電通孔A22電性連接於多個第一導電通孔A12G1、A12G2、A12S1、A12S2。此外，以單一個第三導電通孔A24對應於電性元件A6之單一個導電墊A61的方式，使第三導電通孔A24電性連接於電性元件A6。絕緣層A21、多個第二導電通孔A22及第三導電通孔A24共同形成外層板A2。由於多個第一導電通孔A12F1、A12F2、A12G1、A12G2、A12S1、A12S2的分布密度及數量大於多個第二導電通孔A22的分布密度及數量，故多個第一導電通孔A12F1、A12F2未與任何第二導電通孔A22電性連接。

而且，於導電通孔陣列基板A1之下表面設置絕緣層A31。於絕緣層A31設置多個第二導電通孔A32及第三導電通孔A34。以單一個第二導電通孔A32對應於單一個第一導電通孔A12G1、A12G2、A12S1或A12S2的方式，使多個第二導電通孔A32電性連接於多個第一導電通孔A12G1、A12G2、A12S1、A12S2。此外，以單一個第三導電通孔A34對應於電性元件A6之單一個導電墊A61的方式，使第三導電通孔A34電性連接於電性元件A6。絕緣層A31、多個第二導電通孔A32及第三導電通孔A34共同形成外層板A3。由於多個第一導電通孔A12F1、A12F2、A12G1、A12G2、A12S1、A12S2的分布密度及數量大於多個第二導電通孔 A32的分布密度及數量，故多個第一導電通孔A12F1、A12F2未與任何第二導電通孔A32電性連接。

換言之，外層板A2及外層板A3分別設置於導電通孔陣列基板A1之上下兩表面。多個第二導電通孔A22以一個對一個的方式電性連接於多個第一導電通孔A12G1、A12G2、A12S1、A12S2。第三導電通孔A24以一個對一個的方式電性連接於電性元件A6之導電墊A61，以對電性元件A6施加指定電位。多個第二導電通孔A32以一個對一個的方式電性連接於多個第一導電通孔A12G1、A12G2、A12S1、A12S2。第三導電通孔A34以一個對一個的方式電性連接於電性元件A6之導電墊A61，以對電性元件A6施加指定電位。

部分第一導電通孔A12G1、A12G2、A12S1、A12S2既電性連接於第二導電通孔A22亦電性連接於第二導電通孔A32。多個第一導電通孔A12F1、A12F2未與任何第二導電通孔A22、A32電性連接，且未與任何電位電性連接，而為電性浮動。

多個第一導電通孔A12F1、A12F2、A12G1、A12G2、A12S1、A12S2包含屬於接地導電通孔的第一導電通孔A12G1、A12G2及屬於訊號導電通孔的第一導電通孔A12S1、A12S2。

其中，電性浮動的第一導電通孔A12F1相鄰於屬於訊號導電通孔的第一導電通孔A12S1。電性浮動的第一導電通孔A12F1、A12F2排列成圍繞著屬於訊號導電通孔的第一導電通孔A12S1。電性浮動的第一導電通孔A12F1、A12F2及屬於訊號導 電通孔的第一導電通孔A12S1交錯排列。

屬於接地導電通孔的第一導電通孔A12G1相鄰於屬於訊號導電通孔的第一導電通孔A12S2。屬於接地導電通孔的第一導電通孔A12G1、A12G2排列成圍繞著屬於訊號導電通孔的第一導電通孔A12S2。屬於接地導電通孔的第一導電通孔A12G1、A12G2及屬於訊號導電通孔的第一導電通孔A12S2交錯排列。

當實際運用時，可對第二導電通孔A22、A32施加指定電位，以對第一導電通孔A12G1、A12G2、A12S1、A12S2輸入指定電位，例如對第一導電通孔A12G1、A12G2接地，對第一導電通孔A12S1、A12S2輸入電性訊號等。此外，亦可對第三導電通孔A24、A34施加指定電位，以對電性元件A6施加指定電位。

於本實施例中第一導電通孔A12S1之周圍存在多個電性浮動的第一導電通孔A12F1、A12F2。第一導電通孔A12S2之周圍存在多個屬於接地導電通孔的第一導電通孔A12G1、A12G2。比較多個第一導電通孔A12S1、A12S2的等效阻抗。第一導電通孔A12S1的等效阻抗大於第一導電通孔A12S2的等效阻抗。

請參照圖17、圖18及圖19。圖17繪示依照本發明之另一實施例之具導電通孔陣列基板之電子裝置的側視剖面示意圖。圖18繪示圖17之具導電通孔陣列基板之電子裝置沿XVIII-XVIII線剖切的俯視剖面示意圖。圖19繪示圖18之具導電通孔陣列基板之電子裝置的俯視剖面示意放大圖。

如圖17所示，於本實施例中，具導電通孔陣列基板之電子裝置B0包含導電通孔陣列基板B1、外層板B2、外層板B3、電性元件B6、導電材B8及導電材B9。詳言如下。

導電通孔陣列基板B1包含第一核心層B11a、第二核心層B11b、第三核心層B11c及多個第一導電通孔B12F、B12G、B12S。多個第一導電通孔B12F、B12G貫穿第一核心層B11a。第二核心層B11b及第三核心層B11c分別設置於第一核心層B11a之上下兩表面，且覆蓋多個第一導電通孔B12F、B12G。多個第一導電通孔B12S貫穿第二核心層B11b、第一核心層B11a及第三核心層B11c。各第一導電通孔B12F、B12G、B12S為實心。各第一導電通孔B12F之最大的外徑DF為5~100微米。各第一導電通孔B12G之最大的外徑DG為5~100微米。各第一導電通孔B12S之最大的外徑DS為5~100微米。其中，第一核心層B11a、第二核心層B11b、第三核心層B11c之材質分別選自半導體及非導電材料。半導體例如矽、鎵、鍺及氮化鎵。非導電材料例如環氧樹脂。

如圖18及圖19所示，多個第一導電通孔B12F、B12G、B12S以分成多個群組R1、R2、R3的方式設置。多個群組R1、R2、R3的分布為陣列分布。

於單一個群組R1、R2或R3中，相鄰的多個第一導電通孔B12F、B12G、B12S具有最小的第一中心間距P1。第一中心間距P1為微米等級。分別位於相鄰的多個群組R1、R2、R3中 之任兩個第一導電通孔B12F、B12G、B12S具有最小的第二中心間距P2，第一中心間距P1小於第二中心間距P2。

進一步詳言之，對於相鄰的多個群組R1及群組R2而言，於群組R1中之相鄰的多個第一導電通孔B12G、B12S具有最小的第一中心間距P1，於群組R1中之第一導電通孔B12G與於群組R2中之第一導電通孔B12F具有最小的第二中心間距P2，第一中心間距P1小於第二中心間距P2。此外，對於相鄰的多個群組R2及群組R3而言，於群組R3中之相鄰的多個第一導電通孔B12F、B12S具有最小的第一中心間距P1，於群組R2中之第一導電通孔B12G與於群組R3中之第一導電通孔B12F具有第二中心間距P2，第一中心間距P1小於第二中心間距P2。

再者，於單一個群組R1、R2或R3中，第一導電通孔B12S屬於訊號導電通孔，第一導電通孔B12G屬於接地導電通孔，第一導電通孔B12F為電性浮動。舉例而言，於單一個群組R1中，有一個第一導電通孔B12S、二個第一導電通孔B12F及二個第一導電通孔B12G。於本實施例中，二個第一導電通孔B12F及二個第一導電通孔B12G排列成圍繞第一導電通孔B12S，但不以此為限。於其他實施例中，第一導電通孔B12S的周圍亦可排列圍繞有其他數量的第一導電通孔B12F及其他數量的第一導電通孔B12G。於其他實施例中，於單一個群組亦可排列有其他數量之第一導電通孔、其他數量的第一導電通孔及其他數量的第一導電通孔。

如圖17所示，於本實施例中，於導電通孔陣列基板B1之上表面設置絕緣層B21。於絕緣層B21設置多個第二導電通孔B23。以單一個第二導電通孔B23對應於多個第一導電通孔B12S的方式，使多個第二導電通孔B23電性連接於多個第一導電通孔B12S。絕緣層B21及多個第二導電通孔B23共同形成外層板B2。由於多個第一導電通孔B12F、B12G、B12S的分布密度及數量大於多個第二導電通孔B23的分布密度及數量，故多個第一導電通孔B12F、B12G未與任何第二導電通孔B23電性連接。

而且，於導電通孔陣列基板B1之下表面設置絕緣層B31。於絕緣層B31設置多個第二導電通孔B33。以單一個第二導電通孔B33對應於多個第一導電通孔B12S的方式，使多個第二導電通孔B33電性連接於多個第一導電通孔B12S。絕緣層B31及多個第二導電通孔B33共同形成外層板B3。由於多個第一導電通孔B12F、B12G、B12S的分布密度及數量大於多個第二導電通孔B33的分布密度及數量，故多個第一導電通孔B12F、B12G未與任何第二導電通孔B33電性連接。

換言之，外層板B2及外層板B3分別設置於導電通孔陣列基板B1之上下兩表面。多個第二導電通孔B23以一個對多個的方式電性連接於多個第一導電通孔B12S。多個第二導電通孔B33以一個對多個的方式電性連接於多個第一導電通孔B12S。

部分第一導電通孔B12S電性連接於第二導電通孔B23，部分第一導電通孔B12S電性連接於第二導電通孔B33，部 分第一導電通孔B12S既電性連接於第二導電通孔B23亦電性連接於第二導電通孔B33。多個第一導電通孔B12S可透過第二導電通孔B23而處於相同的電位。各第二導電通孔B23由於以一個對多個的方式電性連接於多個第一導電通孔B12S，故可容許大電流流經各第二導電通孔B23。多個第一導電通孔B12S可透過第二導電通孔B33而處於相同的電位。各第二導電通孔B33由於以一個對多個的方式電性連接於多個第一導電通孔B12S，故可容許大電流流經各第二導電通孔B33。

多個第一導電通孔B12G可接地。多個第一導電通孔B12F未與任何第二導電通孔B23、B33電性連接，且未與任何電位電性連接，而為電性浮動。

於本實施例中，多個導電材B8分別電性連接於多個第二導電通孔B23。電性元件B6經由多個導電材B8而設置於外層板B2，且電性連接於多個第二導電通孔B23。電性元件B6可為主動元件，亦可為電阻器、電容器、電感器等被動元件。多個導電材B9分別電性連接於多個第二導電通孔B33。多個導電材B8、B9可為錫球。

當實際運用時，可透過多個導電材B9對多個第二導電通孔B33施加指定電位，以對多個第一導電通孔B12S、多個第二導電通孔B23及多個導電材B8輸入指定電位，例如接地、電性訊號等。藉此，可進一步對電性元件B6輸入指定電位。在用以輸入電性訊號之第一導電通孔B12S之周圍，若電性浮動的第一 導電通孔B12F愈多，則用以輸入電性訊號之第一導電通孔B12S的等效阻抗愈大。若要降低用以輸入電性訊號之第一導電通孔B12S的等效阻抗，則可對其周圍的第一導電通孔B12G接地。

請參照圖20，繪示依照本發明之另一實施例之導電通孔陣列基板之基板之配置的俯視示意圖。

如圖20所示，於本實施例中，導電通孔陣列基板C1包含核心層C11及多個第一導電通孔C12、C120。多個第一導電通孔C12貫穿核心層C11，且分布在多個區域Z1、Z2、Z3中。多個第一導電通孔C120埋設於核心層C11，且位於區域Z3中。在不同的區域Z1、Z2、Z3中，多個第一導電通孔C12、C120的排列方式相異。各第一導電通孔C12、C120為實心。各第一導電通孔C12、C120之最大的外徑D為5~100微米。詳言如下。

核心層C11具有多個標記CC。多個標記CC排列成將核心層C11劃分為多個區域Z1、Z2、Z3的分隔點線。各標記CC可為貫穿核心層C11的貫通孔(through hole)，亦可為凹陷而未貫穿核心層C11的凹痕，還可為貫穿核心板且接地的導電通孔。多個標記CC用以在光學上區分出多個區域Z1、Z2、Z3。當要將多個電性元件C61、C62、C63分別裝設於多個區域Z1、Z2、Z3時，可利用光學檢測設備依據多個標記CC對導電通孔陣列基板C1進行定位，以利分辨多個區域Z1、Z2、Z3。此外，若各標記CC為貫穿核心板且接地的導電通孔，則可電性屏蔽多個區域Z1、Z2、Z3，以避免在相異之區域Z1、Z2、Z3中之多個第一導 電通孔C12的電性訊號彼此干擾。其中，核心層C11之材質選自半導體及非導電材料。半導體例如矽、鎵、鍺及氮化鎵。非導電材料例如環氧樹脂。

在區域Z1中，多個第一導電通孔C12的分布為矩形的陣列分布。相鄰的多個第一導電通孔C12的中心彼此之間的間距定為中心間距P0，最小的中心間距P0為微米等級。多個第二導電通孔C22可以一個對一個的方式電性連接於多個第一導電通孔C12。電性元件C61可設置於區域Z1中，並電性連接於多個第二導電通孔C22。電性元件C61可進一步透過多個第二導電通孔C22而電性連接於多個第一導電通孔C12。未與任何第二導電通孔C22電性連接的第一導電通孔C12可視需求接地或與指定電位電性連接。未與任何第二導電通孔C22電性連接且未與任何電位電性連接的多個第一導電通孔C12為電性浮動。電性元件C61可例如為傳輸或處理數位訊號的晶片，亦可例如為其他主動元件或電阻器、電容器、電感器等被動元件。

在區域Z2中，多個第一導電通孔C12以分成多個群組R4、R5的方式設置。於單一個群組R4或R5中，相鄰的多個第一導電通孔C12具有最小的第一中心間距P1。分別位於相鄰的多個群組R4、R5中之任兩個第一導電通孔C12具有最小的第二中心間距P2。第一中心間距P1小於第二中心間距P2。多個第二導電通孔C23可以一個第二導電通孔對一個群組之多個第一導電通孔的方式電性連接多個第一導電通孔C12。電性元件C62可設 置於區域Z2中，並電性連接於多個第二導電通孔C23。電性元件C62可進一步透過多個第二導電通孔C23而電性連接於多個第一導電通孔C12。未與任何第二導電通孔C23電性連接的第一導電通孔C12可視需求接地或與指定電位電性連接。未與任何第二導電通孔C23電性連接且未與任何電位電性連接的第一導電通孔C12為電性浮動。

相比於各第二導電通孔C22，各第二導電通孔C23由於可以一個對多個的方式電性連接於多個第一導電通孔C12，故可容許較大的電流流經各第二導電通孔C23。由於與電性元件C62電性連接的各第二導電通孔C23可容許較大的電流，故電性元件C62可例如為需要大電流容許能力的電源管理積體電路(Power Management Integrated Circuit，PMIC)晶片，亦可例如為其他主動元件或電阻器、電容器、電感器等被動元件。

在區域Z3中，多個第一導電通孔C12、C120以分成多個群組R6、R7、R8的方式設置。於單一個群組R6、R7或R8中，具有貫穿核心層C11的一個第一導電通孔C12及未貫穿而埋設於核心層C11的多個第一導電通孔C120。多個第一導電通孔C120排列於第一導電通孔C12的周圍。於單一個群組R6、R7或R8中，相鄰的多個第一導電通孔C12、C120具有最小的第三中心間距P3。分別位於相鄰的多個群組R6、R7中之任兩個第一導電通孔C120具有最小的第四中心間距P4。第三中心間距P3小於第四中心間距P4。

多個第二導電通孔C22可以一個對一個的方式電性連接於多個第一導電通孔C12。多個第二導電通孔C23可一個對多個的方式電性連接於多個相異群組R7、R8中之多個第一導電通孔C12。相比於各第二導電通孔C22，各第二導電通孔C23由於可以一個對多個的方式電性連接於多個第一導電通孔C12，故可容許較大的電流流經各第二導電通孔C23。電性元件C63可設置於區域Z3中，並電性連接於多個第二導電通孔C22、C23。電性元件C63可進一步透過多個第二導電通孔C22、C23而電性連接於多個第一導電通孔C12。未與任何第二導電通孔C22、C23電性連接的第一導電通孔C12、C120可視需求接地或與指定電位電性連接。未與任何第二導電通孔C22、C23電性連接且未與任何電位電性連接的第一導電通孔C12、C120為電性浮動。

在用以輸入電性訊號之第一導電通孔C12之周圍，若電性浮動的第一導電通孔C12、C120愈多，則用以輸入電性訊號之第一導電通孔C12的等效阻抗愈大。若要降低用以輸入電性訊號之第一導電通孔C12的等效阻抗，則可對其周圍的第一導電通孔C12、C120接地。此情況下，電性元件C63可在低失真及低損耗的情況下傳輸或處理高頻訊號。電性元件C63可例如為傳輸或處理類比訊號的晶片，亦可例如為其他主動元件或電阻器、電容器、電感器等被動元件。

綜上所述，本發明之一實施例之導電通孔陣列基板，可藉由多個第一導電通孔的分布密度或數量大於外層板之多個第 二導電通孔的分布密度或數量，使得絕大部分類型的外部電性元件可透過第二導電通孔而配置於導電通孔陣列基板，進而導致部分第一導電通孔為電性浮動。由於絕大部分類型的外部電性元件皆可配置於規格一致的導電通孔陣列基板，故可節省人力物力在基板之結構及其製程的設計上。此外，在用以輸入電性訊號之第一導電通孔之周圍，若電性浮動的第一導電通孔愈多，則用以輸入電性訊號之第一導電通孔的等效阻抗愈大。若要降低用以輸入電性訊號之第一導電通孔的等效阻抗，則可對其周圍的第一導電通孔接地，使電性訊號所行經之各個導電元件之等效阻抗彼此相匹配。因此，可避免電性訊號因阻抗不匹配而過度衰減或失真，進而維持導電通孔陣列基板之電性訊號的強度，且提升電性訊號的準確性。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

10:電子裝置

11:導電通孔陣列基板

112、1120:第一導電通孔

12、13:外層板

121、131:絕緣層

122、132:第二導電通孔

Claims (24)

1. 一種具導電通孔陣列基板之電子裝置，其包括：一導電通孔陣列基板，具有多個第一導電通孔（via）；以及至少一外層板，具有多個第二導電通孔，該至少一外層板設置於該導電通孔陣列基板之一側，該些第一導電通孔的分布密度或數量大於該些第二導電通孔的分布密度或數量，使得部分該些第一導電通孔電性連接於該些第二導電通孔，部分該些第一導電通孔為電性浮動。
2. 如請求項1所述之具導電通孔陣列基板之電子裝置，其中各該第一導電通孔為實心。
3. 如請求項1所述之具導電通孔陣列基板之電子裝置，其中該些第一導電通孔的分布為陣列分布。
4. 如請求項1所述之具導電通孔陣列基板之電子裝置，其中該些第二導電通孔以一個對一個的方式電性連接於該些第一導電通孔。
5. 如請求項1所述之具導電通孔陣列基板之電子裝置，其中該些第二導電通孔以一個對多個的方式電性連接於該些第一導電通孔。
6. 如請求項1所述之具導電通孔陣列基板之電子裝置，更包括一導電跡線，設置於該至少一外層板且電性連接該些第二導電通孔之至少多個。
7. 如請求項1所述之具導電通孔陣列基板之電子裝置，其中該些第一導電通孔包括一接地導電通孔及一訊號導電通孔，該接地導電通孔相鄰於該訊號導電通孔。
8. 如請求項1所述之具導電通孔陣列基板之電子裝置，其中該些第一導電通孔包括多個接地導電通孔及一訊號導電通孔，該些接地導電通孔排列成圍繞該訊號導電通孔。
9. 如請求項1所述之具導電通孔陣列基板之電子裝置，其中該些第一導電通孔包括多個接地導電通孔及多個訊號導電通孔，該些接地導電通孔及該些訊號導電通孔交錯排列。
10. 如請求項1所述之具導電通孔陣列基板之電子裝置，其中該導電通孔陣列基板嵌設或埋設一電性元件。
11. 如請求項10所述之具導電通孔陣列基板之電子裝置，其中該些第一導電通孔之至少一個貫穿該電性元件。
12. 如請求項10所述之具導電通孔陣列基板之電子裝置，其中該至少一外層板具有一第三導電通孔，該第三導電通孔電性連接於該電性元件。
13. 如請求項10所述之具導電通孔陣列基板之電子裝置，其中該電性元件為主動元件或被動元件。
14. 如請求項1所述之具導電通孔陣列基板之電子裝置，更包括一電性元件，設置於該至少一外層板且電性連接於該些第二導電通孔之至少一個。
15. 如請求項14所述之具導電通孔陣列基板之電子裝置，其中該電性元件為主動元件或被動元件。
16. 如請求項1所述之具導電通孔陣列基板之電子裝置，其中該些第一導電通孔以分成多個群組的方式設置，於一個該群組中之相鄰的該些第一導電通孔具有一第一中心間距，分別位於相鄰的該些群組中之任兩個該些第一導電通孔具有一第二中心間距，該第一中心間距小於該第二中心間距。
17. 如請求項16所述之具導電通孔陣列基板之電子裝置，其中於一個該群組中，至少一個該第一導電通孔為訊號導電通孔，至少一個該第一導電通孔為接地導電通孔。
18. 如請求項16所述之具導電通孔陣列基板之電子裝置，其中於一個該群組中，至少一個該第一導電通孔為訊號導電通孔，至少一個該第一導電通孔為電性浮動。
19. 如請求項16所述之具導電通孔陣列基板之電子裝置，其中於一個該群組中，至少一個該第一導電通孔為接地導電通孔，至少一個該第一導電通孔為電性浮動。
20. 如請求項16所述之具導電通孔陣列基板之電子裝置，其中於一個該群組中，至少一個該第一導電通孔為訊號導電通孔，至少一個該第一導電通孔為接地導電通孔，至少一個該第一導電通孔為電性浮動。
21. 如請求項1所述之具導電通孔陣列基板之電子裝置，其中各該第一導電通孔的外徑為5～100微米。
22. 如請求項1所述之具導電通孔陣列基板之電子裝置，其中該些第一導電通孔的中心間距為微米等級。
23. 如請求項1所述之具導電通孔陣列基板之電子裝置，其中該導電通孔陣列基板之一核心層之材質選自半導體及非導電材料。
24. 如請求項1所述之具導電通孔陣列基板之電子裝置，其中該導電通孔陣列基板之一核心層之材質選自矽、鎵、鍺、氮化鎵及環氧樹脂。

Images