JP4816896B2 - 電子部品および半導体装置 - Google Patents
電子部品および半導体装置 Download PDFInfo
- Publication number
- JP4816896B2 JP4816896B2 JP2005312901A JP2005312901A JP4816896B2 JP 4816896 B2 JP4816896 B2 JP 4816896B2 JP 2005312901 A JP2005312901 A JP 2005312901A JP 2005312901 A JP2005312901 A JP 2005312901A JP 4816896 B2 JP4816896 B2 JP 4816896B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- dielectric film
- power supply
- substrate
- supply terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
- H01L2224/16267—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
前記電子部品の基板に、前記パッケージ基板と前記ICチップにそれぞれ備えられた正極電源端子、グランド電源端子および信号端子どうしをそれぞれ接続する内蔵導体および電子部品の基板の両面に設けられた正極電源端子、グランド電源端子および信号端子とを有し、
前記電子部品の基板のICチップ側の面に設けられた正極電源端子とグランド電源端子の間に、当該正極電源端子とグランド電源端子間に電気的に接続されるように、デカップリングコンデンサを構成する誘電体膜および上下の導体膜を形成し、
前記電子部品の基板のICチップ側の面に設けられた信号端子の周囲に、前記誘電体膜を環状に形成し、
前記環状に形成した誘電体膜の周囲に、誘電体膜を形成していない領域を環状に設けたことを特徴とする。
まず、図4(A)に示すように、スルーホール導体10〜12を設けた基板3aの上面に、前記下部導体膜20〜22を形成するための導体膜30を形成する。この導体膜30の材質としては、導電性の材料であればいかなるものでもよいが、図4(C)に示す後述の誘電体膜31形成の際に、酸化雰囲気で熱処理されるため、少なくとも耐酸化性の金、白金が好ましい。導体膜30の形成は、スパッタリング法のような薄膜形成法や、有機金属化合物である金レジネートを塗布後、熱処理して有機成分を分解する等の厚膜形成法等が用いられる。
下部導体膜20〜22を形成するため、前記導体膜30上にフォトリソグラフィ技術によりエッチングレジストパターンを形成し、ドライエッチング等によりエッチングを行い、図4(B)に示すように、デカップリングコンデンサを構成するための前記下部導体膜21を、スルーホール導体11と接続した状態で、第1のスルーホール導体10の周囲の部分を除いて略全面に形成する。同時に、正極電源端子と信号端子に接続されるスルーホール導体10、12に対しては、その上にそのまま下部導体膜20、22が重なった状態でパターニングを行なう。これにより、各スルーホール導体10〜12上の導体膜の高さは同一となる。
図4(C)に示すように、次に誘電体膜31の形成を行う。この誘電体膜31の形成方法としては、MOD(メタル・オーガニック・デコンポジション)法等の溶液法や、スパッタリング法等が利用できる。誘電体膜31の材料は特に限定されず、例えばBaSrTiO3以外にBi層状化合物、またはBaTiO3、SrTiO3あるいはこれらに他の金属を添加したり、置換した化合物等で、前記比誘電率が得られるものが好ましい。
前記誘電体膜31上にフォトリソグラフィ技術によりエッチングレジストパターンを形成し、ドライエッチング等により図4(D)に示すようにエッチングを行ない、デカップリングコンデンサを構成するための誘電体膜9aの形成と、信号端子19の下の環状の誘電体膜9bの形成を行う。また、このとき、同時に、前記誘電体膜9bを形成していない領域13を形成する。また、スルーホール導体10、11上の下部導体膜20、21については、端子17、18を形成するためにスルーホール導体10、11の上に相当する下部導体膜20、21上の部分32、33を露出させる。
図5(A)に示すように、前記下部導体膜形成について述べた方法、材料を用いて、上部導体膜34を形成する。
前記下部導体膜形成の場合と同様に、フォトリソグラフィ技術によりエッチングレジストパターンを形成し、ドライエッチング等のエッチングを行ない、図5(B)に示すように、上部導体膜23、24、25を形成する。これらの上部導体膜23、24、25の高さは同一となる。このため、上部導体膜23、24、25により形成された端子17、18、19の高さは略同一となる。
デカップリングコンデンサを構成する上部導体膜23等を保護するため、図5(C)に示すように保護膜35を形成する。この保護膜35の材料としては、シリカ、アルミナ等の無機材料、またはエポキシ、ポリイミド等の有機材料等を用いることが可能であるが、前記CPU等の用途においては、比誘電率が15以下程度の低誘電率材料であることが好ましい。また、その形成方法としては、無機材料を用いる場合には、前記MOD法やゾルゲル法等の溶液法や、スパッタリング法等が利用できる。また、有機材料を用いる場合は、前記有機材料の塗料をスピンコート法等でコーティングし、硬化させる。
図5(D)に示すように、フォトリソグラフィ技術によりエッチングレジストパターンを形成し、ドライエッチングまたはウエットエッチング等によりエッチングを行ない、前記ICチップ2に接続する端子17〜19を形成するために、前記上部導体膜23、24、25を露出させるパターニングを行う。
Claims (2)
- パッケージ基板とICチップとの間に介装される電子部品であって、
前記電子部品の基板に、前記パッケージ基板と前記ICチップにそれぞれ備えられた正極電源端子、グランド電源端子および信号端子どうしをそれぞれ接続する内蔵導体および電子部品の基板の両面に設けられた正極電源端子、グランド電源端子および信号端子とを有し、
前記電子部品の基板のICチップ側の面に設けられた正極電源端子とグランド電源端子の間に、当該正極電源端子とグランド電源端子間に電気的に接続されるように、デカップリングコンデンサを構成する誘電体膜および上下の導体膜を形成し、
前記電子部品の基板のICチップ側の面に設けられた信号端子の周囲に、前記誘電体膜を環状に形成し、
前記環状に形成した誘電体膜の周囲に、誘電体膜を形成していない領域を環状に設けたことを特徴とする電子部品。 - 請求項1に記載の電子部品と、該電子部品を挟むように設けたパッケージ基板およびICチップからなることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005312901A JP4816896B2 (ja) | 2005-10-27 | 2005-10-27 | 電子部品および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005312901A JP4816896B2 (ja) | 2005-10-27 | 2005-10-27 | 電子部品および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007123504A JP2007123504A (ja) | 2007-05-17 |
JP4816896B2 true JP4816896B2 (ja) | 2011-11-16 |
Family
ID=38147033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005312901A Expired - Fee Related JP4816896B2 (ja) | 2005-10-27 | 2005-10-27 | 電子部品および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4816896B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5263528B2 (ja) * | 2009-02-03 | 2013-08-14 | 日本電気株式会社 | キャパシタ構造体及びその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4634665B2 (ja) * | 2001-08-20 | 2011-02-16 | 富士通株式会社 | キャパシタ内蔵回路基板及びその製造方法 |
JP4447881B2 (ja) * | 2003-10-14 | 2010-04-07 | 富士通株式会社 | インターポーザの製造方法 |
-
2005
- 2005-10-27 JP JP2005312901A patent/JP4816896B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007123504A (ja) | 2007-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6624501B2 (en) | Capacitor and semiconductor device | |
US6970362B1 (en) | Electronic assemblies and systems comprising interposer with embedded capacitors | |
US6611419B1 (en) | Electronic assembly comprising substrate with embedded capacitors | |
JP4163421B2 (ja) | 半導体チップパッケージ | |
US5635767A (en) | Semiconductor device having built-in high frequency bypass capacitor | |
US7403370B2 (en) | Capacitor parts | |
US7565737B2 (en) | Manufacturing method of package substrate | |
US7230332B2 (en) | Chip package with embedded component | |
JP2008091638A (ja) | 電子装置およびその製造方法 | |
US20070065981A1 (en) | Semiconductor system-in-package | |
JP2008091639A (ja) | 電子装置およびその製造方法 | |
US20160150649A1 (en) | Integrated passive module, semiconductor device and manufacturing method thereof | |
JP2008091640A (ja) | 電子装置およびその製造方法 | |
JP2005150748A (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
JP2007234843A (ja) | 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法 | |
KR20080001395A (ko) | 반도체 패키지 및 그 제조 방법 | |
US5431987A (en) | Noise filter | |
JP2018137474A (ja) | 電子装置 | |
JP4816896B2 (ja) | 電子部品および半導体装置 | |
JP7197448B2 (ja) | 電子装置 | |
JP2006019596A (ja) | 半導体装置およびその製造方法 | |
JP6335265B2 (ja) | 電子装置 | |
JP2019036742A (ja) | 電子装置 | |
JP4682821B2 (ja) | 電子部品 | |
JPH0629347A (ja) | Tabパッケージ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |