CN110112113B - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN110112113B
CN110112113B CN201910030811.9A CN201910030811A CN110112113B CN 110112113 B CN110112113 B CN 110112113B CN 201910030811 A CN201910030811 A CN 201910030811A CN 110112113 B CN110112113 B CN 110112113B
Authority
CN
China
Prior art keywords
chip
signal
pad
connector
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910030811.9A
Other languages
English (en)
Other versions
CN110112113A (zh
Inventor
金原永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110112113A publication Critical patent/CN110112113A/zh
Application granted granted Critical
Publication of CN110112113B publication Critical patent/CN110112113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32147—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49097—Loop shape arrangement parallel in plane vertical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种半导体封装件，所述半导体封装件包括：基底；主芯片，位于基底上；第一从芯片，位于主芯片的顶表面上并且使主芯片的顶表面部分地暴露，第一从芯片与主芯片具有相同的尺寸并且与主芯片具有相同的存储容量；以及第一芯片连接器，位于主芯片的暴露的顶表面上并且结合到主芯片和第一从芯片。

Description

半导体封装件
于2018年2月1日在韩国知识产权局提交的第10-2018-0012948号且发明名称为“半导体封装件(Semiconductor Package)”的韩国专利申请通过引用全部包含于此。
技术领域
实施例涉及一种半导体封装件。
背景技术
可以提供一种半导体封装件以实现在电子产品中使用的半导体芯片。在半导体封装件中，半导体芯片可以安装在印刷电路板(PCB)上，并且可以使用键合引线或凸块将半导体芯片电连接到印刷电路板。
发明内容
实施例涉及一种半导体封装件，所述半导体封装件包括：基底；主芯片，位于基底上；第一从芯片，位于主芯片的顶表面上并且使主芯片的顶表面部分地暴露，第一从芯片与主芯片具有相同的尺寸并且与主芯片具有相同的存储容量；以及第一芯片连接器，位于主芯片的暴露的顶表面上并且结合到主芯片和第一从芯片。
实施例还涉及一种半导体封装件，所述半导体封装件包括：基底；主芯片，位于基底上，主芯片在平面图中具有第一区域和第二区域；以及第一从芯片，位于主芯片的第二区域的顶表面上，第一从芯片使第一区域暴露。主芯片可以包括：第一垫，位于第一区域的顶表面上并且电连接到基底；以及第二垫，位于第一区域的顶表面上并且电连接到第一从芯片。第一从芯片可以与主芯片具有相同的尺寸并且可以与主芯片具有相同的形状。
实施例还涉及一种半导体封装件，所述半导体封装件包括：基底；第一半导体芯片，位于基底上，第一半导体芯片在平面图中具有第一区域和第二区域；第二半导体芯片，位于第一半导体芯片的第二区域的顶表面上，第二半导体芯片使第一区域暴露；第一信号连接器，位于第一半导体芯片的第一区域的顶表面上，第一信号连接器结合到第一半导体芯片和基底；第二信号连接器，位于第一半导体芯片的第一区域的顶表面上，第二信号连接器结合到第二半导体芯片；以及第三连接器，用于电源或接地，位于第一半导体芯片的第二区域的顶表面上，第三连接器结合到基底。
附图说明
通过参照附图详细描述示例实施例，特征对于本领域技术人员将变得明显，在附图中：
图1A例示了示出根据示例实施例的半导体封装件的平面图；
图1B例示了沿着图1A的线I-I'截取的剖视图；
图1C例示了示出图1B的部分Z的放大图；
图1D例示了沿着图1A的线II-II'截取的剖视图；
图1E例示了示出根据示例实施例的半导体封装件的信号连接的示意图；
图2A例示了示出根据示例实施例的半导体封装件的剖视图；
图2B例示了示出图2A的部分Z'的放大图；
图2C例示了示出根据示例实施例的半导体封装件的剖视图；
图3例示了示出根据示例实施例的半导体封装件的剖视图；
图4A例示了示出根据示例实施例的半导体封装件的平面图；
图4B例示了沿着图4A的线I-I'截取的剖视图；
图4C例示了沿着图4A的线II-II'截取的剖视图；以及
图4D例示了示出图4C的部分Z″的放大图。
具体实施方式
在本说明书中，同样的附图标记可以表示同样的组件。现在将在下面描述根据示例实施例的半导体封装件。
图1A例示了示出根据示例实施例的半导体封装件1的平面图。图1B例示了沿着图1A的线I-I'截取的剖视图。图1C例示了示出图1B的部分Z的放大图。图1D例示了沿着图1A的线II-II'截取的剖视图。图1E例示了示出根据示例实施例的半导体封装件的信号连接的示意图。
在附图中，虚线示意性地表示基底100内的布线。在附图中，第一方向D1、第二方向D2和第三方向D3可以被限定为与基底100的顶表面平行。第二方向D2可以与第一方向D1相反。第三方向D3可以与第一方向D1和第二方向D2交叉。第四方向D4可以与基底100的顶表面基本垂直。
参照图1A和图1B，半导体封装件1可以包括基底100、第一半导体芯片200、第二半导体芯片300和模制层800。
基底100可以包括印刷电路板。基底100可以在其顶表面上设置有连接垫(pad，或称为“焊盘”)111和119。连接垫111和119可以包括信号连接垫111和电源/接地连接垫119。信号连接垫111可以与电源/接地连接垫119分隔开并且与电源/接地连接垫119电绝缘。
如图1B中所示，基底100可以在其底表面上设置有端子121和129。端子121和129可以包括信号端子121和与信号端子121电绝缘的电源/接地端子129。
信号连接垫111可以通过布线(例如，130)电连接到对应的信号端子121。电源/接地端子129可以通过布线电连接到对应的电源/接地连接垫119。
信号端子121和电源/接地端子129中的每个可以包括焊球。端子121和129可以结合到外部器件。外部电信号和/或数据(在下文中，称为信号)可以通过信号端子121发送到信号连接垫111，并且可以通过信号端子121从信号连接垫111接收电信号和/或数据。电源/接地连接垫119可以通过电源/接地端子129被提供有接地电压或电源电压。连接垫111和119以及端子121和129可以包括诸如金属的半导体材料。
第一半导体芯片200可以设置在基底100上。第一半导体芯片200可以是主芯片。主芯片可以产生时钟信号。第一半导体芯片200可以具有顶表面200a、第一侧表面200b、第二侧表面200c、第三侧表面200d和第四侧表面200e。
第一半导体芯片200的第一侧表面200b、第二侧表面200c、第三侧表面200d和第四侧表面200e中的每个可以与第四方向D4平行。第一半导体芯片200的第二侧表面200c可以与半导体芯片200的第一侧表面200b面对。第一半导体芯片200的第四侧表面200e可以与第一半导体芯片200的第三侧表面200d面对。当在平面图中观看时，第一半导体芯片200可以具有第一区域R1和第二区域R2。第一半导体芯片200可以被构造为使得第一区域R1与第一侧表面200b相邻，并且第二区域R2比第一区域R1靠近第二侧表面200c。
第一半导体芯片200可以包括位于其顶表面200a上的信号垫211、212、213和214以及电源/接地垫219。信号垫211、212、213和214可以设置在第一半导体芯片200的第一区域R1上。第一信号连接器510可以设置在第一半导体芯片200的第一区域R1的顶表面200a上，并且结合到基底100的信号连接垫111。第一信号连接器510可以包括键合引线。键合引线可以包括诸如金或铝的金属。电源/接地垫219可以设置在第一半导体芯片200的第二区域R2上。电源/接地垫219可以与信号垫211、212、213和214绝缘。
第二半导体芯片300可以设置在第一半导体芯片200上。第二半导体芯片300可以在其中包括集成电路，所述集成电路可以包括存储器电路。第二半导体芯片300可以覆盖第一半导体芯片200的第二区域R2。第二半导体芯片300可以堆叠在第一半导体芯片200上，这种布置可以减小半导体封装件1的尺寸。第二半导体芯片300可以暴露第一半导体芯片200的第一区域R1。第二半导体芯片300可以具有与第一半导体芯片200的尺寸和形状相同的尺寸和形状。在本说明书中，短语“相同的尺寸和形状”可以包括可能在制造工艺中发生的可容忍的误差。第二半导体芯片300可以具有与第一半导体芯片200的存储容量相同的存储容量。相反，第二半导体芯片300可以执行与第一半导体芯片200的功能不同的功能。
在示例实施例中，第二半导体芯片300可以是从芯片。从芯片可以接收主芯片中产生的时钟信号。例如，第一半导体芯片200可以从第二半导体芯片300读取数据，或将数据写入到第二半导体芯片300。第二半导体芯片300可以响应来自第一半导体芯片200的请求。
第一半导体芯片200可以具有与第二半导体芯片300的尺寸和形状相同的尺寸和形状。因此，第二半导体芯片300可以容易地堆叠在第一半导体芯片200上。
半导体封装件1可以包括堆叠的多个第二半导体芯片300。例如，第一半导体芯片200和第二半导体芯片300的总数可以是2n(其中，n为等于或大于1的自然数)。多个第二半导体芯片300可以与第四方向D4平行且彼此对齐。因此，半导体封装件1的尺寸可以是紧凑的。在另一实施方式中，多个第二半导体芯片300可以与第四方向D4平行且彼此不对齐。多个第二半导体芯片300可以包括堆叠的第一从芯片310、第二从芯片320和第三从芯片330。如上所述，第一从芯片310、第二从芯片320和第三从芯片330中的每个可以具有与第一半导体芯片200的尺寸和形状相同的尺寸和形状。第一从芯片310、第二从芯片320和第三从芯片330中的每个可以具有与第一半导体芯片200的存储容量相同的存储容量。
第一从芯片310可以包括第一信号芯片垫311和第一电源/接地芯片垫319。第一信号芯片垫311和第一电源/接地芯片垫319可以暴露在第一从芯片310的顶表面上。当在平面图中观看时，第一信号芯片垫311可以比第一电源/接地芯片垫319靠近第一半导体芯片200的第一侧表面200b。第二信号连接器520可以设置在第一从芯片310和第一半导体芯片200上，并且连接到第一从芯片310和第一半导体芯片200。例如，第二信号连接器520可以结合到第一从芯片310的第一信号芯片垫311。第二信号连接器520可以包括键合引线。
第二从芯片320可以包括设置在第二从芯片320的顶表面上的第二信号芯片垫321和第二电源/接地芯片垫329。当在平面图中观看时，第二信号芯片垫321可以比第二电源/接地芯片垫329靠近第一半导体芯片200的第一侧表面200b。第三信号连接器530可以设置在第二从芯片320和第一半导体芯片200上。第三信号连接器530可以连接到第二信号芯片垫321和第一半导体芯片200。第三信号连接器530可以包括键合引线。
第三从芯片330可以包括设置在第三从芯片330的顶表面上的第三信号芯片垫331和第三电源/接地芯片垫339。当在平面图中观看时，第三信号芯片垫331可以比第三电源/接地芯片垫339靠近第一半导体芯片200的第一侧表面200b。第四信号连接器540可以设置在第三从芯片330和第一半导体芯片200上以与第三从芯片330的第三信号芯片垫331连接。第四信号连接器540可以包括键合引线。这里，第二信号连接器520、第三信号连接器530和第四信号连接器540也可称为芯片连接器。
第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540可以设置在第一半导体芯片200以及第一从芯片310、第二从芯片320和第三从芯片330的外部。第一半导体芯片200、第一从芯片310和第二从芯片320中的每个可以在其中不包括用于电连接的通电极(throughelectrode)。由于可以省略形成通电极的步骤，所以可以以高产率形成第一半导体芯片200、第一从芯片310和第二从芯片320。下面详细描述位于基底100、第一半导体芯片200和第二半导体芯片300之间的信号连接。
参照图1E，基底100可以传递并接收外部电信号。第一半导体芯片200可以在其中包括集成电路部分250和内部布线260。集成电路部分250可以包括诸如晶体管的器件。集成电路部分250可以用作缓冲电路。在另一实施方式中，集成电路部分250可以用作控制电路。内部布线260可以电连接到集成电路部分250。第一半导体芯片200的集成电路部分250可以通过信号垫211和第一信号连接器510电连接到基底100(例如，电连接到信号端子121)。第一半导体芯片200可以与基底100进行信号通信而不通过其它半导体芯片进行信号通信。在本说明书中，短语“半导体芯片的电连接”可以指集成电路部分的电连接。第二半导体芯片300可以通过第一半导体芯片200的集成电路部分250来与基底100进行信号通信。第二半导体芯片300可以包括第一从芯片310、第二从芯片320和第三从芯片330。在第一从芯片310、第二从芯片320和第三从芯片330之间不会直接通信信号。
如图1B、图1C和图1E中所示，信号垫211、212、213和214可以包括彼此分隔开的第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214。第一信号垫211可以通过第一信号连接器510电连接到基底100的信号连接垫111。第二信号连接器520可以结合到第二信号垫212。第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214可以通过内部布线260连接到集成电路部分250。第二信号垫212可以通过集成电路部分250电连接到第一信号垫211。在这种构造中，第一从芯片310可以通过信号端子121和第一半导体芯片200的集成电路部分250来与外部器件进行信号通信。同样地，第三信号连接器530可以结合到第三信号垫213。第二从芯片320可以通过第三信号垫213、集成电路部分250和第一信号垫211电连接到信号端子121。第四信号连接器540可以结合到第四信号垫214。第三从芯片330可以通过第四信号垫214、集成电路部分250和第一信号垫211电连接到信号端子121。
根据示例实施例，第一从芯片310、第二从芯片320和第三从芯片330中的每个可以具有与第一半导体芯片200的存储容量相同的存储容量。因此，第一信号芯片垫311的数量、第二信号芯片垫321的数量和第三信号芯片垫331的数量可以分别与第二信号垫212的数量、第三信号垫213的数量和第四信号垫214的数量容易地对应。第一信号芯片垫311、第二信号芯片垫321和第三信号芯片垫331可以使它们的布置分别与第二信号垫212、第三信号垫213和第四信号垫214容易地对应。因此，第一从芯片310、第二从芯片320和第三从芯片330可以容易地电连接到第一半导体芯片200。
根据示例实施例，可以调整信号垫211、212、213和214的布置以防止信号连接器510、520、530和540之间的电短路。如图1A、图1B和图1C中所示，当在平面图中观看时，第一信号连接器510可以在第二方向D2上从第一信号垫211延伸，并且第二信号连接器520、第三信号连接器530和第四信号连接器540中的每个可以在第一方向D1上分别从第二信号垫212、第三信号垫213和第四信号垫214延伸。当在平面图中观看时，第一信号垫211可以比第二信号垫212、第三信号垫213和第四信号垫214靠近第一半导体芯片200的第一侧表面200b。因此，第一信号连接器510可以与第二信号连接器520、第三信号连接器530和第四信号连接器540分隔开，这种布置可以防止第一信号连接器510与第二信号连接器520、第三信号连接器530和第四信号连接器540的电短路。第四信号垫214可以比第二信号垫212和第三信号垫213靠近第一半导体芯片200的第一侧表面200b。第三信号垫213可以比第二信号垫212靠近第一半导体芯片200的第一侧表面200b。因此，可以避免第二信号连接器520、第三信号连接器530和第四信号连接器540之间的电短路。
根据示例实施例，可以调整信号垫211、212、213和214之间的间隔以防止信号连接器510、520、530和540之间的电短路。如图1C中所示，第一信号垫211和第四信号垫214可以以第一间隔A1彼此分隔开。第二信号垫212和第三信号垫213可以以第二间隔A2彼此分隔开。第三信号垫213和第四信号垫214可以以第三间隔A3彼此分隔开。将第三信号连接器530和第四信号连接器540彼此分离会构成挑战。在一些实施例中，第三间隔A3可以大于第一间隔A1和第二间隔A2中的每个。然后，第三信号连接器530和第四信号连接器540可以容易地彼此分隔开，这种构造可以防止第三信号连接器530与第四信号连接器540之间的电短路。当在平面图中观看时，第一信号连接器510可以在第二方向D2上从第一信号垫211延伸。因此，第一信号连接器510可以更容易地与第二信号连接器520、第三信号连接器530和第四信号连接器540分隔开。第一间隔A1可以比第二间隔A2和第三间隔A3中的每个小。因此，第三间隔A3可以足够大以防止第三信号连接器530与第四信号连接器540之间的接触。信号垫211、212、213和214之间的间隔可以进行各种改变。
第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214可以沿着第一方向D1彼此对齐。参照图1A，多个第一信号垫211可以与第三方向D3平行且彼此对齐地设置。可以设置多个第二信号垫212。多个第二信号垫212可以与第三方向D3平行且彼此对齐。多个第三信号垫213可以与第三方向D3平行且彼此对齐地设置。多个第四信号垫214可以与第三方向D3平行且彼此对齐地设置。信号垫211、212、213和214的平面布置可以进行改变。
第一半导体芯片200中的集成电路部分250可以具有各种布置。例如，当在平面图中观看时，集成电路部分250可以被示出为与第一信号垫211和第四信号垫214等叠置。
电源/接地垫219可以比信号垫211、212、213和214靠近第一半导体芯片200的第二侧表面200c、第三侧表面200d和第四侧表面200e中的一个。
如图1A、图1B和图1D中所示，第一电源/接地连接器610可以设置在第一半导体芯片200的第二区域R2的顶表面200a上，并且结合到电源/接地垫219。
第二电源/接地连接器620可以设置在第一从芯片310上，并且结合到第一电源/接地芯片垫319。第二电源/接地连接器620可以结合到电源/接地连接垫119中的一个。第二电源/接地连接器620可以与第一半导体芯片200分隔开。第一从芯片310可以不通过第一半导体芯片200的集成电路部分250而电接地或被提供电力。
第三电源/接地连接器630可以设置在第二从芯片320上，并且结合到第二电源/接地芯片垫329。第三电源/接地连接器630可以结合到电源/接地连接垫119中的一个。第三从芯片330可以在其上设置有结合到第三电源/接地芯片垫339的第四电源/接地连接器640。第四电源/接地连接器640可以结合到电源/接地连接垫119中的一个。第三电源/接地连接器630和第四电源/接地连接器640可以与第一半导体芯片200分隔开。第二从芯片320和第三从芯片330可以不通过第一半导体芯片200的集成电路部分250而结合到基底100的电源/接地连接垫119。电源/接地垫219、第一电源/接地芯片垫319、第二电源/接地芯片垫329和第三电源/接地芯片垫339以及第一电源/接地连接器610、第二电源/接地连接器620、第三电源/接地连接器630和第四电源/接地连接器640可以在电连接和布置方面进行各种改变。
第一粘合层410可以置于基底100与第一半导体芯片200之间。第二粘合层420可以设置在第一从芯片310与第一半导体芯片200的第二区域R2的顶表面200a之间。第二粘合层420可以沿着第一从芯片310的底表面延伸。第一电源/接地连接器610可以穿透第二粘合层420。第二粘合层420可以不延伸到第一半导体芯片200的第一区域R1上，从而使信号垫211、212、213和214暴露。第三粘合层430可以置于第一从芯片310与第二从芯片320之间。第四粘合层440可以置于第二从芯片320与第三从芯片330之间。粘合层410、420、430和440可以包括绝缘聚合物。
模制层800可以设置在基底100上以覆盖第一半导体芯片200、第二半导体芯片300、第一信号连接器510、第二信号连接器520、第三信号连接器530、第四信号连接器540、第一电源/接地连接器610、第二电源/接地连接器620、第三电源/接地连接器630和第四电源/接地连接器640。模制层800可以包括诸如环氧基模塑料的绝缘聚合物。
堆叠的第二半导体芯片300的数量可以进行各种改变。例如，可以省略第二从芯片320和第三从芯片330中的一个或更多个。当省略第二从芯片320时，可以不设置第三信号垫213、第三信号连接器530和第三电源/接地连接器630。同样地，当省略第三从芯片330时，可以不设置第四信号垫214、第四信号连接器540和第四电源/接地连接器640。
图2A例示了示出根据另一示例实施例的半导体封装件2的沿着图1A的线I-I'截取的剖视图。图2B例示了示出图2A的部分Z'的放大图。在下文中可以不重复以上阐述的描述。
参照图1A、图2A和图2B，半导体封装件2可以包括基底100、第一半导体芯片200、第二半导体芯片300和模制层800(如图1B中所示)。第二半导体芯片300除了包括第一从芯片310、第二从芯片320和第三从芯片330之外，还可以包括第四从芯片340、第五从芯片350、第六从芯片360和第七从芯片370。基底100、第一半导体芯片200以及第一从芯片310、第二从芯片320和第三从芯片330可以与上面参照图1A至图1E描述的基底100、第一半导体芯片200以及第一从芯片310、第二从芯片320和第三从芯片330基本相同。第四从芯片340、第五从芯片350、第六从芯片360和第七从芯片370中的每个可以具有与第一半导体芯片200的尺寸和形状相同的尺寸和形状。第四从芯片340、第五从芯片350、第六从芯片360和第七从芯片370中的每个可以具有与第一半导体芯片200的存储容量相同的存储容量。
第一半导体芯片200除了具有第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214之外，还可以具有第五信号垫215、第六信号垫216、第七信号垫217和第八信号垫218。如图2B中所示，第五信号垫215、第六信号垫216、第七信号垫217和第八信号垫218可以通过第一半导体芯片200的内部布线260电连接到集成电路部分250。第五信号连接器550可以设置在第四从芯片340上，并且结合到第五信号垫215和第四从芯片340的信号芯片垫341。第六信号连接器560可以结合到第六信号垫216和第五从芯片350的信号芯片垫351。第七信号连接器570可以结合到第七信号垫217和第六从芯片360的信号芯片垫361。第八信号连接器580可以结合到第八信号垫218和第七从芯片370的信号芯片垫371。第四从芯片340、第五从芯片350、第六从芯片360和第七从芯片370可以通过第一半导体芯片200的集成电路部分250与基底100进行信号通信。第五信号连接器550、第六信号连接器560、第七信号连接器570和第八信号连接器580可以是键合引线。
如图2A中所示，第四从芯片340、第五从芯片350、第六从芯片360和第七从芯片370可以具有相应的电源/接地芯片垫349、359、369和379，电源/接地芯片垫349、359、369和379中的每个电连接到第五电源/接地连接器650、第六电源/接地连接器660、第七电源/接地连接器670和第八电源/接地连接器680中的对应的一个。第五电源/接地连接器650、第六电源/接地连接器660、第七电源/接地连接器670和第八电源/接地连接器680可以结合到电源/接地连接垫119。第五电源/接地连接器650、第六电源/接地连接器660、第七电源/接地连接器670和第八电源/接地连接器680可以是键合引线。第一从芯片310、第二从芯片320、第三从芯片330、第四从芯片340、第五从芯片350、第六从芯片360和第七从芯片370可以不通过第一半导体芯片200的集成电路部分250而电接地或被提供电力。
图2C例示了示出根据另一示例实施例的半导体封装件3沿着图1A的线I-I'截取的剖视图。在下文中可以不重复以上阐述的描述。
参照图2C，半导体封装件3可以包括基底100、第一半导体芯片200、第二半导体芯片300、第一信号连接器510、第二信号连接器520、第三信号连接器530、第四信号连接器540、第五信号连接器550、第六信号连接器560、第七信号连接器570、第八信号连接器580、第一电源/接地连接器610、第二电源/接地连接器620、第三电源/接地连接器630、第四电源/接地连接器640、第五电源/接地连接器650、第六电源/接地连接器660、第七电源/接地连接器670、第八电源/接地连接器680以及模制层800。基底100、第一半导体芯片200、第一从芯片310、第二从芯片320、第三从芯片330、第一信号连接器510、第二信号连接器520、第三信号连接器530、第四信号连接器540、第一电源/接地连接器610、第二电源/接地连接器620、第三电源/接地连接器630以及第四电源/接地连接器640可以与上面参照图1A至图1E描述的基底100、第一半导体芯片200、第一从芯片310、第二从芯片320、第三从芯片330、第一信号连接器510、第二信号连接器520、第三信号连接器530、第四信号连接器540、第一电源/接地连接器610、第二电源/接地连接器620、第三电源/接地连接器630以及第四电源/接地连接器640基本相同。
当在平面图中观看时，第四从芯片340、第五从芯片350、第六从芯片360和第七从芯片370中的每个可以从第三从芯片330在第一方向D1上偏移。第五信号连接器550可以结合到第三从芯片330的信号芯片垫331并结合到第四从芯片340的信号芯片垫341。第四从芯片340可以通过第三从芯片330和第四信号连接器540结合到第一半导体芯片200的集成电路部分250。同样地，第六信号连接器560、第七信号连接器570和第八信号连接器580可以分别结合到第五从芯片350、第六从芯片360和第七从芯片370。第五从芯片350、第六从芯片360和第七从芯片370中的每个可以通过第三从芯片330和第四信号连接器540结合到第一半导体芯片200的集成电路部分250。
图3例示了示出根据另一示例实施例的半导体封装件4的沿着图1A的线I-I'截取的剖视图。在下文中可以不重复以上阐述的描述。
参照图1A和图3，半导体封装件4除了包括基底100、第一半导体芯片200、第二半导体芯片300和模制层800之外，还可以包括第一绝缘图案710、第二绝缘图案720和第三绝缘图案730和第四绝缘图案740。第一绝缘图案710、第二绝缘图案720和第三绝缘图案730和第四绝缘图案740可以包括绝缘聚合物(例如，环氧基聚合物)。第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540以及第一电源/接地连接器610、第二电源/接地连接器620、第三电源/接地连接器630和第四电源/接地连接器640可以是布线图案。
第一绝缘图案710可以设置在基底100上以覆盖第一半导体芯片200的第一侧表面200b和第二侧表面200c以及顶表面200a的一部分。第一绝缘图案710可以使信号垫211、212、213和214以及电源/接地连接垫119暴露。
第一信号连接器510和第一电源/接地连接器610可以设置在第一绝缘图案710上以覆盖第一绝缘图案710。例如，布线图案可以形成在第一绝缘图案710上，所述布线图案用作第一信号连接器510和第一电源/接地连接器610。布线图案可以包括诸如铜的金属。第一信号连接器510可以结合到第一信号垫211和信号连接垫111。第一电源/接地连接器610可以结合到电源/接地连接垫119中的一个并结合到电源/接地垫219。第一电源/接地连接器610可以与第一信号连接器510分隔开。
第二绝缘图案720可以设置在基底100、第一半导体芯片200和第一绝缘图案710上，从而覆盖第一电源/接地连接器610和第一从芯片310的侧表面。第二绝缘图案720还可以延伸到第一从芯片310的顶表面的一部分上。第二绝缘图案720可以使第二信号垫212、第一信号芯片垫311、第一电源/接地芯片垫319和电源/接地连接垫119中的至少一个电源/接地连接垫暴露。第二信号连接器520和第二电源/接地连接器620可以设置在第二绝缘图案720上。例如，布线图案可以形成在第二绝缘图案720上，所述布线图案用作第二信号连接器520和第二电源/接地连接器620。第二信号连接器520可以结合到第二信号垫212并结合到第一信号芯片垫311。第二电源/接地连接器620可以结合到电源/接地连接垫119中的一个并结合到第一电源/接地芯片垫319。第二电源/接地连接器620可以与第二信号连接器520分隔开。
第三绝缘图案730可以设置在基底100和第一半导体芯片200上，从而覆盖第二信号连接器520和第二电源/接地连接器620。第三绝缘图案730还可以延伸到第二从芯片320的顶表面的一部分上。第三绝缘图案730可以使第三信号垫213、第二信号芯片垫321、第二电源/接地芯片垫329和电源/接地连接垫119中的至少一个电源/接地连接垫暴露。第三信号连接器530和第三电源/接地连接器630可以设置在第三绝缘图案730上以覆盖第三绝缘图案730。例如，布线图案可以形成在第三绝缘图案730上，所述布线图案用作第三信号连接器530和第三电源/接地连接器630。第三信号连接器530可以结合到第三信号垫213并结合到第二信号芯片垫321。第三电源/接地连接器630可以结合到电源/接地连接垫119中的一个并结合到第二电源/接地芯片垫329。第三电源/接地连接器630可以与第三信号连接器530分隔开。
第四绝缘图案740可以设置在基底100和第一半导体芯片200上以覆盖第三信号连接器530和第三电源/接地连接器630。第四绝缘图案740可以使第四信号垫214、第三信号芯片垫331、第三电源/接地芯片垫339以及电源/接地连接垫119中的至少一个电源/接地连接垫暴露。第四信号连接器540和第四电源/接地连接器640可以设置在第四绝缘图案740上。在示例实施例中，布线图案可以形成在第四绝缘图案740上，所述布线图案可以用作第四信号连接器540和第四电源/接地连接器640。第四信号连接器540可以结合到第四信号垫214并结合到第三信号芯片垫331。第四电源/接地连接器640可以结合到电源/接地连接垫119中的一个并结合到第三电源/接地芯片垫339。第四电源/接地连接器640可以与第四信号连接器540分隔开。
基底100、第一半导体芯片200、第二半导体芯片300和模制层800可以与上面参照图1A至图1E描述的基底100、第一半导体芯片200、第二半导体芯片300和模制层800基本相同。
图4A例示了示出根据另一示例实施例的半导体封装件5的平面图。图4B例示了沿着图4A的线I-I'截取的剖视图。图4C例示了沿着图4A的线II-II'截取的剖视图。图4D例示了示出图4C的部分Z″的放大图。在下文中可以不重复以上阐述的描述。
参照图4A至图4B，半导体封装件5可以包括基底100、第一半导体芯片200、第二半导体芯片300和模制层800。基底100、第一半导体芯片200、第二半导体芯片300和模制层800可以与上面参照图1A至图1E描述的基底100、第一半导体芯片200、第二半导体芯片300和模制层800基本相同。
当在平面图中观看时，第一半导体芯片200可以包括第一区域R1、第二区域R2和第三区域R3。第一区域R1可以比第二区域R2靠近第一半导体芯片200的第一侧表面200b。第三区域R3可以比第二区域R2靠近第一半导体芯片200的第三侧表面200d。
第二半导体芯片300可以设置在第一半导体芯片200的第二区域R2上。当在平面图中观看时，第二半导体芯片300可以从第一半导体芯片200在第一方向D1上偏移。如图4A和图4C中所示，第二半导体芯片300还可以从第一半导体芯片200在第三方向D3上偏移。第二半导体芯片300可以使第一半导体芯片200的第一区域R1和第三区域R3的顶表面200a暴露。第二半导体芯片300可以覆盖第一半导体芯片200的第二区域R2。
第一半导体芯片200可以包括第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214以及电源/接地垫219。第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214可以设置在第一半导体芯片200的第一区域R1和第三区域R3上。位于第一半导体芯片200的第一区域R1上的第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214可以分别具有与上面参照图1A至图1E描述的第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214的布置和电连接相同的布置和电连接。下面描述位于第一半导体芯片200的第三区域R3上的信号垫211、212、213和214的布置和电连接。
如图4C和图4D中所示，第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214可以暴露在第一半导体芯片200的第三区域R3的顶表面200a上。当在平面图中观看时，位于第一半导体芯片200的第三区域R3上的第一信号垫211可以比第二信号垫212、第三信号垫213和第四信号垫214靠近第一半导体芯片200的第三侧表面200d。第四信号垫214可以比第二信号垫212和第三信号垫213靠近第一半导体芯片200的第三侧表面200d。第三信号垫213可以比第二信号垫212靠近第一半导体芯片200的第三侧表面200d。第一信号垫211与第四信号垫214之间的间隔B1可以比第二信号垫212与第三信号垫213之间的间隔B2以及第三信号垫213与第四信号垫214之间的间隔B3小。第三信号垫213与第四信号垫214之间的间隔B3可以比第一信号垫211与第四信号垫214之间的间隔B1以及第二信号垫212与第三信号垫213之间的间隔B2大。如图4D中所示，第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214可以通过内部布线260结合到集成电路部分250。第二信号垫212、第三信号垫213和第四信号垫214可以通过集成电路部分250电连接到第一信号垫211。
第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540可以设置在第一半导体芯片200的第一区域R1和第三区域R3上。第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540可以使它们的电连接分别与上面参照图1A至图1E描述的第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540的电连接一致。例如，第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540可以分别结合到第一信号垫211、第二信号垫212、第三信号垫213和第四信号垫214。
第一半导体芯片200可以不仅通过位于第一区域R1上的第一信号垫211，而且通过位于第三区域R3上的第一信号垫211电连接到基底100。在这样的构造中，可以自由地布置和设计第一半导体芯片200内的集成电路部分250和内部布线260。
第一从芯片310可以不仅通过位于第一区域R1上的第二信号垫212，而且通过位于第三区域R3上的第二信号垫212电连接到第一半导体芯片200。第二从芯片320可以通过位于第一区域R1上的第三信号垫213和位于第三区域R3上的第三信号垫213电连接到第一半导体芯片200。第三从芯片330可以通过位于第一区域R1上的第四信号垫214和位于第三区域R3上的第四信号垫214电连接到第一半导体芯片200。因此，可以更自由地布置和设计第一从芯片310、第二从芯片320和第三从芯片330中的每个内的集成电路部分。
电源/接地垫219可以设置为与第一半导体芯片200的第二侧表面200c和第四侧表面200e中的一个相邻。第一半导体芯片200可以通过第一电源/接地连接器610结合到基底100的电源/接地连接垫119。第一电源/接地芯片垫319、第二电源/接地芯片垫329和第三电源/接地芯片垫339以及第二电源/接地连接器620、第三电源/接地连接器630和第四电源/接地连接器640可以与上面参照图1A至图1C描述的第一电源/接地芯片垫319、第二电源/接地芯片垫329和第三电源/接地芯片垫339以及第二电源/接地连接器620、第三电源/接地连接器630和第四电源/接地连接器640具有基本相同的电连接。
第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540以及第一电源/接地连接器610、第二电源/接地连接器620、第三电源/接地连接器630和第四电源/接地连接器640可以是键合引线。在另一实施方式中，第一信号连接器510、第二信号连接器520、第三信号连接器530和第四信号连接器540以及第一电源/接地连接器610、第二电源/接地连接器620、第三电源/接地连接器630和第四电源/接地连接器640中的一个或更多个可以形成为如上面参照图3描述的布线图案。
通过总结和回顾，随着电子工业的发展，越来越希望半导体芯片具有高性能和紧凑的集成电路。
如上所述，实施例涉及一种包括堆叠的半导体芯片的半导体封装件。
实施例可以提供一种紧凑的半导体封装件。
实施例可以提供一种具有高性能的半导体封装件。
根据实施例，从芯片可以堆叠在第一半导体芯片上。因此，半导体封装件变得紧凑。第一半导体芯片可以具有与从芯片的尺寸和存储容量相同的尺寸和存储容量。因此，从芯片可以容易地通过连接器电连接到第一半导体芯片的集成电路部分。可以以高产率来制造第一半导体芯片和从芯片。
在这里已经公开了示例实施例，虽然采用了特定的术语，但是使用它们并将仅以一般的和描述性的含义来对它们进行解释，而不是为了限制的目的。在一些情形下，如本领域的普通技术人员将清楚的是，自提交本申请之时起，除非另外明确指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离权利要求书中阐述的本发明的精神和范围的情况下，可以做出形式上和细节上的各种变化。

Claims (17)

1.一种半导体封装件，所述半导体封装件包括：
基底；
主芯片，位于基底上；
第一从芯片，位于主芯片的顶表面上并且使主芯片的顶表面部分地暴露，第一从芯片与主芯片具有相同的尺寸并且与主芯片具有相同的存储容量；
第一芯片连接器，位于主芯片的暴露的顶表面上并且结合到主芯片和第一从芯片；以及
连接器，用于电源或接地，所述连接器结合到第一从芯片和基底，与主芯片分隔开，并且不电连接到主芯片中的集成电路部分。
2.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
信号连接器，位于主芯片的暴露的顶表面上，信号连接器电连接到基底和主芯片。
3.根据权利要求2所述的半导体封装件，其中：
主芯片包括集成电路部分，并且集成电路部分电连接到信号连接器和第一芯片连接器。
4.根据权利要求2所述的半导体封装件，其中，主芯片包括：
第一信号垫，位于所述暴露的顶表面上并且结合到信号连接器；以及
第二信号垫，位于所述暴露的顶表面上并且结合到第一芯片连接器。
5.根据权利要求1所述的半导体封装件，其中，第一芯片连接器包括键合引线或布线图案。
6.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
第二从芯片，堆叠在第一从芯片上；以及
第二芯片连接器，位于主芯片的暴露的顶表面上并且电连接到主芯片和第二从芯片。
7.根据权利要求6所述的半导体封装件，其中，第二从芯片在与基底的顶表面垂直的方向上与第一从芯片对齐。
8.一种半导体封装件，所述半导体封装件包括：
基底；
主芯片，位于基底上，主芯片在平面图中具有第一区域和第二区域；
第一从芯片，位于主芯片的第二区域的顶表面上，第一从芯片使第一区域暴露；以及
键合引线，用于电源或接地，所述键合引线结合到第一从芯片和基底，与主芯片分隔开，并且不电连接到主芯片中的集成电路部分，其中：
主芯片包括：
第一垫，位于第一区域的顶表面上并且电连接到基底；以及
第二垫，位于第一区域的顶表面上并且电连接到第一从芯片，并且
第一从芯片与主芯片具有相同的尺寸并且与主芯片具有相同的形状。
9.根据权利要求8所述的半导体封装件，其中：
第一垫通过集成电路部分电连接到第二垫。
10.根据权利要求8所述的半导体封装件，其中，第一从芯片与主芯片具有相同的存储容量。
11.根据权利要求8所述的半导体封装件，所述半导体封装件还包括：
第二从芯片，堆叠在第一从芯片上；以及
第三从芯片，堆叠在第二从芯片上，
其中，第二从芯片和第三从芯片中的每个与主芯片具有相同的尺寸并且与主芯片具有相同的存储容量。
12.根据权利要求11所述的半导体封装件，所述半导体封装件还包括：
第三垫，位于第一区域的顶表面上并且电连接到第二从芯片；以及
第四垫，位于第一区域的顶表面上并且电连接到第三从芯片。
13.根据权利要求12所述的半导体封装件，其中：
第一垫和第四垫以第一间隔分隔开，
第二垫和第三垫以第二间隔分隔开，
第三垫和第四垫以第三间隔分隔开，并且
第一间隔比第二间隔和第三间隔小。
14.根据权利要求12所述的半导体封装件，其中：
第一垫和第四垫以第一间隔分隔开，
第二垫和第三垫以第二间隔分隔开，
第三垫和第四垫以第三间隔分隔开，并且
第三间隔比第一间隔和第二间隔大。
15.根据权利要求8所述的半导体封装件，所述半导体封装件还包括：
第一键合引线，结合到第一垫和基底的信号连接垫；以及
第二键合引线，结合到第二垫和第一从芯片的信号芯片垫。
16.一种半导体封装件，所述半导体封装件包括：
基底；
第一半导体芯片，位于基底上，第一半导体芯片在平面图中具有第一区域和第二区域；
第二半导体芯片，位于第一半导体芯片的第二区域的顶表面上，第二半导体芯片使第一区域暴露；
第一信号连接器，位于第一半导体芯片的第一区域的顶表面上，第一信号连接器结合到第一半导体芯片和基底；
第二信号连接器，位于第一半导体芯片的第一区域的顶表面上，第二信号连接器结合到第二半导体芯片；
第三连接器，用于电源或接地，位于第一半导体芯片的第二区域的顶表面上，第三连接器结合到基底；以及
第四连接器，用于电源或接地，所述第四连接器结合到第二半导体芯片和基底，与第一半导体芯片分隔开，并且不电连接到第一半导体芯片中的集成电路部分。
17.根据权利要求16所述的半导体封装件，其中：
集成电路部分电连接到第一信号连接器和第二信号连接器。
CN201910030811.9A 2018-02-01 2019-01-14 半导体封装件 Active CN110112113B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0012948 2018-02-01
KR1020180012948A KR102578797B1 (ko) 2018-02-01 2018-02-01 반도체 패키지

Publications (2)

Publication Number Publication Date
CN110112113A CN110112113A (zh) 2019-08-09
CN110112113B true CN110112113B (zh) 2023-10-13

Family

ID=67223998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910030811.9A Active CN110112113B (zh) 2018-02-01 2019-01-14 半导体封装件

Country Status (4)

Country Link
US (3) US10930618B2 (zh)
KR (1) KR102578797B1 (zh)
CN (1) CN110112113B (zh)
DE (1) DE102018132662B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631660B2 (en) 2020-08-24 2023-04-18 Samsung Electronics Co., Ltd. Semiconductor package
KR20220031200A (ko) 2020-09-04 2022-03-11 삼성전자주식회사 비휘발성 메모리 패키지 및 이를 포함하는 스토리지 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386161A (zh) * 2010-09-06 2012-03-21 三星电子株式会社 多芯片封装件及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312519B2 (en) * 2006-01-12 2007-12-25 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
KR20100037875A (ko) * 2008-10-02 2010-04-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20100109243A (ko) * 2009-03-31 2010-10-08 삼성전자주식회사 반도체 패키지
KR101564070B1 (ko) * 2009-05-01 2015-10-29 삼성전자주식회사 인쇄 회로 기판 및 이를 이용한 반도체 패키지
CN202758883U (zh) * 2009-05-26 2013-02-27 拉姆伯斯公司 堆叠的半导体器件组件
KR101676620B1 (ko) 2010-02-05 2016-11-16 에스케이하이닉스 주식회사 적층 반도체 패키지
KR101751045B1 (ko) 2010-05-25 2017-06-27 삼성전자 주식회사 3ｄ 반도체 장치
KR101640832B1 (ko) * 2010-07-16 2016-07-19 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조 방법
US20120043664A1 (en) 2010-08-23 2012-02-23 International Business Machines Corporation Implementing multiple different types of dies for memory stacking
US8290319B2 (en) 2010-08-25 2012-10-16 Oracle America, Inc. Optical communication in a ramp-stack chip package
KR20120062366A (ko) 2010-12-06 2012-06-14 삼성전자주식회사 멀티칩 패키지의 제조 방법
KR101128063B1 (ko) * 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
KR101898678B1 (ko) * 2012-03-28 2018-09-13 삼성전자주식회사 반도체 패키지
KR20140006587A (ko) 2012-07-06 2014-01-16 삼성전자주식회사 반도체 패키지
US9009400B2 (en) * 2012-10-16 2015-04-14 Rambus Inc. Semiconductor memory systems with on-die data buffering
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
KR102041500B1 (ko) 2013-03-08 2019-11-06 삼성전자 주식회사 반도체 패키지
KR102097027B1 (ko) 2013-05-28 2020-05-27 에스케이하이닉스 주식회사 반도체 시스템
KR102108325B1 (ko) 2013-10-14 2020-05-08 삼성전자주식회사 반도체 패키지
KR102299673B1 (ko) * 2014-08-11 2021-09-10 삼성전자주식회사 반도체 패키지
KR20160068550A (ko) 2014-12-05 2016-06-15 에스케이하이닉스 주식회사 멀티 칩 패키지를 구비하는 반도체 장치
US20170033087A1 (en) 2015-07-31 2017-02-02 Samsung Electronics Co., Ltd. Stack semiconductor package structure and method of manufacturing the same
KR102357937B1 (ko) * 2015-08-26 2022-02-04 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR102372349B1 (ko) * 2015-08-26 2022-03-11 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR20170099046A (ko) * 2016-02-23 2017-08-31 삼성전자주식회사 반도체 패키지
KR101888743B1 (ko) 2016-07-28 2018-08-14 연세대학교 산학협력단 다공성 그래핀 및 탄소질을 포함하는 복합체
KR20180064734A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386161A (zh) * 2010-09-06 2012-03-21 三星电子株式会社 多芯片封装件及其制造方法

Also Published As

Publication number Publication date
US20210183818A1 (en) 2021-06-17
DE102018132662B4 (de) 2022-11-03
US20190237431A1 (en) 2019-08-01
KR102578797B1 (ko) 2023-09-18
US10930618B2 (en) 2021-02-23
DE102018132662A1 (de) 2019-08-01
US11916042B2 (en) 2024-02-27
US20240186293A1 (en) 2024-06-06
KR20190093377A (ko) 2019-08-09
CN110112113A (zh) 2019-08-09

Similar Documents

Publication Publication Date Title
TWI436469B (zh) 多晶片模組的改良電性連接
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
CN109524368B (zh) 半导体装置
US10037938B2 (en) Semiconductor packages
US20240186293A1 (en) Semiconductor package having chip stack
US7514773B2 (en) Systems and arrangements for interconnecting integrated circuit dies
CN103811472A (zh) 半导体封装件和制造半导体封装件的方法
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
US8791501B1 (en) Integrated passive device structure and method
US20080128889A1 (en) Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof
US8422236B2 (en) Pin module and chip on board type use device
US7365438B2 (en) Semiconductor device with semiconductor components connected to one another
US10658350B2 (en) Semiconductor package
CN111696970A (zh) 半导体装置
JP2008124072A (ja) 半導体装置
CN100392849C (zh) 封装体及封装体模块
KR100632469B1 (ko) 반도체 칩 패키지
US20080136011A1 (en) Semiconductor device
US8692133B2 (en) Semiconductor package
KR20090050403A (ko) 반도체 모듈
CN115084119A (zh) 薄型系统级封装
US20230089615A1 (en) Semiconductor device
KR101811738B1 (ko) 중앙 콘택을 구비한 적층형 마이크로전자 조립체
CN117116905A (zh) 半导体装置及其制造方法
JP2023140761A (ja) 電子デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant