DE102018132662B4 - Halbleitergehäuse - Google Patents

Halbleitergehäuse Download PDF

Info

Publication number
DE102018132662B4
DE102018132662B4 DE102018132662.9A DE102018132662A DE102018132662B4 DE 102018132662 B4 DE102018132662 B4 DE 102018132662B4 DE 102018132662 A DE102018132662 A DE 102018132662A DE 102018132662 B4 DE102018132662 B4 DE 102018132662B4
Authority
DE
Germany
Prior art keywords
chip
signal
pad
slave
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018132662.9A
Other languages
English (en)
Other versions
DE102018132662A1 (de
Inventor
Won-Young Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102018132662A1 publication Critical patent/DE102018132662A1/de
Application granted granted Critical
Publication of DE102018132662B4 publication Critical patent/DE102018132662B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32147—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49097—Loop shape arrangement parallel in plane vertical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitergehäuse (1), aufweisend:ein Substrat (100);einen Haupt-Chip (200) auf dem Substrat (100);einen ersten Neben-Chip (300, 310) auf einer Oberseite des Haupt-Chips (200), der die Oberseite des Haupt-Chips (200) teilweise frei lässt, wobei der erste Neben-Chip (300, 310) eine gleiche Größe wie der Haupt-Chip (200) aufweist und eine gleiche Speicherkapazität aufweist wie der Haupt-Chip (200);eine erste Chipverbindungseinrichtung (520) auf der frei gelassenen Oberseite des Haupt-Chips (200), die mit dem Haupt-Chip (200) und dem ersten Neben-Chip (300, 310) gekoppelt ist; undeine Verbindungseinrichtung (119) für eine Leistungsversorgung oder Erdung aufweisend, die mit dem ersten Neben-Chip (300, 310) und dem Substrat (100) gekoppelt ist, wobei die Verbindungseinrichtung (119) vom Haupt-Chip (200) beabstandet ist.

Description

  • HINTERGRUND
  • 1. Gebiet
  • Ausführungsformen betreffen ein Halbleitergehäuse.
  • 2. Beschreibung der verwandten Technik
  • Ein Halbleitergehäuse kann bereitgestellt werden, um einen Halbleiterchip zur Verwendung in elektronischen Produkten zu implementieren. In einem Halbleitergehäuse kann ein Halbleiterchip auf einer gedruckten Schaltung (PCB) montiert werden, und Bonddrähte oder Kontakthöcker können verwendet werden, um den Halbleiterchip elektrisch mit der gedruckten Schaltung zu verbinden.
  • US 2014/0252656 A1 offenbart Halbleitergehäuse, umfassend: ein Substrat; einen ersten Halbleiterchip; und mindestens einen zweiten Halbleiterchip. Der erste Halbleiterchip und der mindestens eine zweite Halbleiterchip sind auf dem Substrat gestapelt; der erste Halbleiterchip ist elektrisch mit dem Substrat verbunden; und eine elektrische Verbindung jedes zweiten Halbleiterchips durch einen sekundären Eingabe-/Ausgabepuffer des ersten Halbleiterchips gebildet wird.
  • KURZFASSUNG
  • Ausführungsformen sind auf ein Halbleitergehäuse gerichtet, das aufweist: ein Substrat, einen Master-Chip (Haupt-Chip) auf dem Substrat, einen ersten Slave-Chip (Neben-Chip) auf einer Oberseite des Master-Chips, der die Oberseite des Master-Chips teilweise frei lässt, wobei der erste Slave-Chip eine gleiche Größe wie der Master-Chip aufweist und die gleiche Speicherkapazität aufweist wie der Master-Chip, und eine erste Chipverbindungseinrichtung auf der frei gelassenen Oberseite des Master-Chips, die mit dem Master-Chip und dem ersten Slave-Chip verbunden ist.
  • Ausführungsformen sind auch auf ein Halbleitergehäuse gerichtet, das aufweist: ein Substrat, einen Master-Chip auf dem Substrat, wobei der Master-Chip in der Draufsicht eine erste Region und eine zweite Region aufweist, und einen ersten Slave-Chip auf einer Oberseite der zweiten Region des Master-Chips, wobei der erste Slave-Chip die erste Region frei lässt. Der Master-Chip kann eine erste Kontaktstelle auf einer Oberseite der ersten Region, die elektrisch mit dem Substrat verbunden ist, und eine zweite Kontaktstelle auf der Oberseite der ersten Region, die elektrisch mit dem Master-Chip verbunden ist, aufweisen. Der erste Slave-Chip kann eine gleiche Größe aufweisen wie der Master-Chip und kann eine gleiche Form aufweisen wie der Master-Chip.
  • Ausführungsformen sind auch auf ein Halbleitergehäuse gerichtet, das aufweist: ein Substrat, einen ersten Halbleiterchip auf dem Substrat, wobei der erste Halbleiterchip in der Draufsicht eine erste Region und eine zweiten Region aufweist, einen zweiten Halbleiterchip auf einer Oberseite der zweiten Region des ersten Halbleiterchips, wobei der zweite Halbleiterchip die erste Region frei lässt, eine erste Signalverbindungseinrichtung auf einer Oberseite der ersten Region des ersten Halbleiterchips, wobei die erste Signalverbindungseinrichtung mit dem ersten Halbleiterchip gekoppelt ist, eine zweite Signalverbindungseinrichtung auf der Oberseite der ersten Region des ersten Halbleiterchips, wobei die zweite Signalverbindungseinrichtung mit dem zweiten Halbleiterchip gekoppelt ist, und eine dritte Verbindungseinrichtung für Leistungsversorgung oder Erdung auf der Oberseite der zweiten Region des ersten Halbleiterchips, wobei die dritte Verbindungseinrichtung mit dem Substrat gekoppelt ist.
  • Figurenliste
  • Merkmale werden für einen Fachmann durch die ausführliche Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen klar werden:
    • 1A stellt eine Draufsicht dar, die ein Halbleitergehäuse gemäß Ausführungsbeispielen zeigt.
    • 1B stellt eine Querschnittsansicht entlang einer Linie I-I' von 1A dar.
    • 1C stellt eine vergrößerte Ansicht dar, die einen Abschnitt Z von 1B zeigt.
    • 1D stellt eine Querschnittsansicht entlang einer Linie II-II' von 1A dar.
    • 1E stellt eine schematische Skizze dar, die eine Signalverbindungseinrichtung eines Halbleitergehäuses gemäß einem Ausführungsbeispiel zeigt.
    • 2A stellt eine Querschnittsansicht dar, die ein Halbleitergehäuse gemäß einem Ausführungsbeispiel zeigt.
    • 2B stellt eine vergrößerte Ansicht dar, die einen Abschnitt Z' von 2A zeigt.
    • 2C stellt eine Querschnittsansicht dar, die ein Halbleitergehäuse gemäß einem Ausführungsbeispiel zeigt.
    • 3 stellt eine Querschnittsansicht dar, die ein Halbleitergehäuse gemäß einem Ausführungsbeispiel zeigt.
    • 4A stellt eine Draufsicht dar, die ein Halbleitergehäuse gemäß einem Ausführungsbeispiel zeigt.
    • 4B stellt eine Querschnittsansicht entlang einer Linie I-I' von 4A dar.
    • 4C stellt eine Querschnittsansicht entlang einer Linie II-II' von 4A dar.
    • 4D stellt eine vergrößerte Ansicht dar, die einen Abschnitt Z'' von 4C zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In dieser Beschreibung können gleiche Bezugszahlen gleiche Komponenten angeben. Nachstehend werden Halbleitergehäuse gemäß Ausführungsbeispielen beschrieben.
  • 1A stellt eine Draufsicht dar, die ein Halbleitergehäuse gemäß einem Ausführungsbeispiel zeigt. 1B stellt eine Querschnittsansicht entlang einer Linie I-I' von 1A dar. 1C stellt eine vergrößerte Ansicht dar, die einen Abschnitt Z von 1B zeigt. 1D stellt eine Querschnittsansicht entlang einer Linie II-II' von 1A dar. 1E stellt eine schematische Skizze dar, die eine Signalverbindung eines Halbleitergehäuses gemäß einem Ausführungsbeispiel zeigt.
  • In den Figuren zeigen gestrichelte Linien schematisch Verdrahtungsleitungen innerhalb eines Substrats 100 an. In den Figuren können eine erste Richtung D1, eine zweite Richtung D2 und eine dritte Richtung D3 parallel zur Oberseite des Substrats 100 definiert sein. Die zweite Richtung D2 kann der ersten Richtung D1 entgegengesetzt sein. Die dritte Richtung D3 kann die erste und die zweite Richtung D1 und D2 schneiden. Eine vierte Richtung D4 kann im Wesentlichen senkrecht zur Oberseite des Substrats 100 sein.
  • Wie in den 1A und 1B gezeigt ist, kann ein Halbleitergehäuse 1 das Substrat 100, einen ersten Halbleiterchip 200, einen zweiten Halbleiterchip 300 und eine Formmasseschicht 800 aufweisen.
  • Das Substrat 100 kann eine gedruckte Schaltung aufweisen. Das Substrat 100 kann an seiner Oberseite mit Verbindungskontaktstellen 111 und 119 versehen sein. Die Verbindungskontaktstellen 111 und 119 können Signalverbindungskontaktstellen 111 und Leistungsversorgungs-/Erdungsverbindungskontaktstellen 119 einschließen. Die Signalverbindungskontaktstellen 111 können von den Leistungsversorgungs-/Erdungsverbindungskontaktstellen 119 beabstandet und elektrisch isoliert sein.
  • Wie in 1B dargestellt ist, kann das Substrat 100 an seiner Unterseite mit Anschlüssen 121 und 129 versehen sein. Die Anschlüsse 121 und 129 können Signalanschlüsse 121 und Leistungsversorgungs-/Erdungsanschlüsse 129, die elektrisch von den Signalanschlüssen 121 isoliert sind, einschließen.
  • Die Signalverbindungskontaktstellen 111 können über Verdrahtungsleitungen elektrisch mit entsprechenden Signalanschlüssen 121 verbunden sein. Die Leistungsversorgungs-/Erdungsanschlüsse 129 können über Verdrahtungsleitungen elektrisch mit entsprechenden Leistungsversorgungs-/Erdungsverbindungskontaktstellen 119 verbunden sein.
  • Jeder von den Signalanschlüssen 121 und den Leistungsversorgungs-/Erdungsanschlüssen 129 kann eine Lotkugel einschließen. Die Anschlüsse 121 und 129 können mit einer externen Vorrichtung gekoppelt sein. Ein externes elektrisches Signal und/oder Daten (hierin im Folgenden als Signale bezeichnet) können über den Signalanschluss 121 zu und von der Signalverbindungskontaktstelle 111 gesendet werden. Die Leistungsversorgungs-/Erdungsverbindungskontaktstelle 119 kann über den Leistungsversorgungs-/Erdungsanschluss 129 mit einer Erdspannung oder einer Leistungsspannung beliefert werden. Die Verbindungskontaktstellen 111 und 119 und die Anschlüsse 121 und 129 können ein leitendes Material wie etwa ein Metall aufweisen.
  • Der erste Halbleiterchip 200 kann auf dem Substrat 100 angeordnet sein. Der erste Halbleiterchip 200 kann ein Master-Chip sein. Der Master-Chip kann Taktsignale erzeugen. Der erste Halbleiterchip 200 kann eine obere Oberfläche 200a, eine erste Seitenfläche 200b, eine zweite Seitenfläche 200c, eine dritte Seitenfläche 200d und eine vierte Seitenfläche 200e aufweisen.
  • Jede von der ersten bis vierten Seitenfläche 200b, 200c, 200d und 200e des ersten Halbleiterchips 200 kann parallel zur vierten Richtung D4 sein. Die zweite Seitenfläche 200c des ersten Halbleiterchips 200 kann der ersten Seitenfläche 200b des ersten Halbleiterchips 200 zugewandt sein. Die vierte Seitenfläche 200e des ersten Halbleiterchips 200 kann der dritten Seitenfläche 200d des ersten Halbleiterchips 200 zugewandt sein. In der Draufsicht kann der erste Halbleiterchip 200 eine erste Region R1 und eine zweite Region R2 aufweisen. Der erste Halbleiterchip 200 kann so gestaltet sein, dass die erste Region R1 an die erste Seitenfläche 200b angrenzt und die zweite Region R2 näher als die erste Region R1 an der zweiten Seitenfläche 200c liegt.
  • Der erste Halbleiterchip 200 kann auf seiner Oberseite 200a Signalkontaktstellen 211, 212, 213 und 214 und Leistungsversorgungs-/Erdungskontaktstellen 219 aufweisen. Die Signalkontaktstellen 211,212,213 und 214 können in der ersten Region R1 des ersten Halbleiterchips 200 angeordnet sein. Eine erste Signalverbindungseinrichtung 510 kann auf einer Oberseite 200a der ersten Region R1 des ersten Halbleiterchips 200 bereitgestellt sein und kann mit der Signalverbindungskontaktstelle 111 des Substrats 100 gekoppelt sein. Die erste Signalverbindungseinrichtung 510 kann einen Bonddraht einschließen. Der Bonddraht kann Metall, wie etwa Gold oder Aluminium, einschließen. Die Leistungsversorgungs-/Erdungskontaktstellen 219 können in der zweiten Region R2 des ersten Halbleiterchips 200 bereitgestellt sein. Die Leistungsversorgungs-/Erdungskontaktstellen 219 können von den Signalkontaktstellen 211, 212, 213 und 214 isoliert sein.
  • Der zweite Halbleiterchip 300 kann auf dem ersten Halbleiterchip 200 angeordnet sein. Der zweite Halbleiterchip 300 kann integrierte Schaltungen einschließen, wobei die integrierten Schaltungen Speicherschaltungen einschließen können. Der zweite Halbleiterchip 300 kann die zweite Region R2 des ersten Halbleiterchips 200 bedecken. Der zweite Halbleiterchip 300 kann auf den ersten Halbleiterchip 200 gestapelt sein, und diese Anordnung kann eine Größe des Halbleitergehäuses 1 verringern. Der zweite Halbleiter-chip 300 kann die erste Region R1 des ersten Halbleiterchips 200 frei lassen. Der zweite Halbleiterchip 300 kann die gleiche Größe und Form wie der erste Halbleiterchips 200 aufweisen. In dieser Beschreibung kann der Ausdruck „die gleiche Größe und Form“ einen tolerierbaren Fehler einschließen, der möglicherweise im Herstellungsprozess auftritt. Der zweite Halbleiterchip 300 kann die gleiche Speicherkapazität wie der erste Halbleiterchips 200 aufweisen. Im Gegensatz dazu kann der zweite Halbleiterchip 300 eine andere Funktion erfüllen als der erste Halbleiterchip 200.
  • In einem Ausführungsbeispiel kann der zweite Halbleiterchip 300 ein Slave-Chip sein. Der Slave-Chip kann Taktsignale empfangen, die in einem Master-Chip erzeugt werden. Zum Beispiel kann der erste Halbleiterchip 200 Daten aus dem zweiten Halbleiterchip 300 lesen oder in diesen schreiben. Der zweite Halbleiterchip 300 kann auf die Aufforderung des ersten Halbleiterchips 200 antworten.
  • Der erste Halbleiterchip 200 kann die gleiche Größe und Form wie der zweite Halbleiterchips 300 aufweisen. Somit kann der zweite Halbleiterchip 300 problemlos auf den ersten Halbleiterchip 200 gestapelt werden.
  • Das Halbleitergehäuse 1 kann eine Mehrzahl von gestapelten zweiten Halbleiterchips 300 aufweisen. Zum Beispiel kann die Gesamtzahl des ersten Halbleiterchips 200 und der zweiten Halbleiterchips 300 2n sein (wobei n eine natürliche Zahl gleich oder größer 1 ist). Die zweiten Halbleiterchips 300 können parallel zur vierten Richtung D4 aneinander ausgerichtet sein. Somit kann das Halbleitergehäuse 1 von kompakter Größe sein. In einer anderen Implementierung kann es sein, dass die zweiten Halbleiterchips 300 nicht parallel zur vierten Richtung D4 aneinander ausgerichtet sind. Die zweiten Halbleiterchips 300 können einen ersten Slave-Chip 310, einen zweiten Slave-Chip 320 und einen dritten Slave-Chip 330, die gestapelt sind, einschließen. Wie oben erörtert, kann jeder vom ersten bis dritten Slave-Chip 310, 320 und 330 die gleiche Größe und Form aufweisen wie der erste Halbleiterchip 200. Jeder vom ersten bis dritten Slave-Chip 310, 320 und 330 kann die gleiche Speicherkapazität aufweisen wie der erste Halbleiterchips 200.
  • Der erste Slave-Chip 310 kann eine erste Signalchipkontaktstelle 311 und eine erste Leistungsversorgungs-/Erdungschipkontaktstelle 319 aufweisen. Die erste Signalchipkontaktstelle 311 und die erste Leistungsversorgungs-/Erdungschipkontaktstelle 319 können auf einer Oberseite des ersten Slave-Chips 310 freiliegen. In der Draufsicht kann die erste Signalchipkontaktstelle 311 näher als die erste Leistungsversorgungs-/Erdungschipkontaktstelle 319 an der ersten Seitenfläche 200b des ersten Halbleiterchips 200 liegen. Eine zweite Signalverbindungseinrichtung 520 kann an dem ersten Slave-Chip 310 und dem ersten Halbleiterchip 200 bereitgestellt und angeschlossen sein. Zum Beispiel kann die zweite Signalverbindungseinrichtung 520 mit der ersten Signalchipkontaktstelle 311 des ersten Slave-Chips 310 gekoppelt sein. Die zweite Signalverbindungseinrichtung 520 kann einen Bonddraht einschließen.
  • Der zweite Slave-Chip 320 kann eine zweite Signalchipkontaktstelle 321 und eine zweite Leistungsversorgungs-/Erdungschipkontaktstelle 329 aufweisen, die auf einer Oberseite des zweiten Slave-Chips 320 bereitgestellt sind. In der Draufsicht kann die zweite Signalchipkontaktstelle 321 näher als die zweite Leistungsversorgungs-/Erdungschipkontaktstelle 329 an der ersten Seitenfläche 200b des ersten Halbleiterchips 200 liegen. Eine dritte Signalverbindungseinrichtung 530 kann auf dem zweiten Slave-Chip 320 und dem ersten Halbleiterchip 200 bereitgestellt sein. Die dritte Signalverbindungseinrichtung 530 kann mit der zweiten Signalchipkontaktstelle 321 des ersten Halbleiterchips 200 gekoppelt sein. Die dritte Signalverbindungseinrichtung 530 kann einen Bonddraht einschließen.
  • Der dritte Slave-Chip 330 kann eine dritte Signalchipkontaktstelle 331 und eine dritte Leistungsversorgungs-/Erdungschipkontaktstelle 339 aufweisen, die auf einer Oberseite des dritten Slave-Chips 330 bereitgestellt sind. In der Draufsicht kann die dritte Signalchipkontaktstelle 331 näher als die dritte Leistungsversorgungs-/Erdungschipkontaktstelle 339 an der ersten Seitenfläche 200b des ersten Halbleiterchips 200 liegen. Eine vierte Signalverbindungseinrichtung 540 kann auf dem dritten Slave-Chip 330 und dem ersten Halbleiterchip 200 so bereitgestellt sein, dass sie mit der dritten Signalchipkontaktstelle 331 des dritten Slave-Chips 330 in Verbindung kommt. Die vierte Signalverbindungseinrichtung 540 kann einen Bonddraht einschließen.
  • Die erste bis vierte Signalverbindungseinrichtung 510, 520, 530 und 540 können außerhalb des ersten Halbleiterchips 200 und des ersten bis dritten Slave-Chips 310, 320 und 330 angeordnet sein. Es kann sein, dass keiner vom ersten Halbleiterchip 200, ersten Slave-Chip 310 und zweiten Slave-Chip 320 eine Durchgangselektrode für eine elektrische Verbindung aufweist. Da auf die Ausbildung der Durchgangselektrode verzichtet werden kann, können der erste Halbleiterchip 200, der erste Slave-Chip 310 und der zweite Slave-Chip 320 mit hoher Ausbeute hergestellt werden. Im Folgenden wird eine Signalverbindung zwischen dem Substrat 100, dem ersten Halbleiterchip 200 und den zweiten Halbleiterchips 300 ausführlich beschrieben.
  • Wie in 1E gezeigt ist, kann das Substrat 100 externe elektrische Signale senden und empfangen. Der erste Halbleiterchip 200 kann einen Abschnitt 250, der aus einer integrierten Schaltung besteht, und interne Verdrahtungsleitungen 260 aufweisen. Der Abschnitt 250, der aus einer integrierten Schaltung besteht, kann Vorrichtungen wie etwa Transistoren aufweisen. Der Abschnitt 250, der aus einer integrierten Schaltung besteht, kann als Pufferschaltung dienen. In einer anderen Implementierung kann der Abschnitt 250, der aus einer integrierten Schaltung besteht, als Steuerschaltung dienen. Die internen Verdrahtungsleitungen 260 können elektrisch mit dem Abschnitt 250, der aus einer integrierten Schaltung besteht, verbunden sein. Der Abschnitt 250 des ersten Halbleiterchips 200, der aus einer integrierten Schaltung besteht, kann über die Signalkontaktstelle 211 und die erste Signalverbindungseinrichtung 510 elektrisch mit dem Substrat 100 (z.B. mit dem Signalanschluss 121) verbunden sein. Der erste Halbleiterchip 200 kann Signale mit dem Substrat 100 austauschen, die nicht durch andere Halbleiterchips laufen. In dieser Beschreibung kann der Ausdruck „eine elektrische Verbindung des Halbleiterchips“ eine elektrische Verbindung des Abschnitts bedeuten, der aus einer integrierten Schaltung besteht. Die zweiten Halbleiterchips 300 können durch den Abschnitt 250 des ersten Halbleiterchips 200, der aus einer integrierten Schaltung besteht, Signale mit dem Substrat 100 austauschen. Die zweiten Halbleiterchips 300 können den ersten Slave-Chip 310, den zweiten Slave-Chip 320 und den dritten Slave-Chip 330 einschließen. Es kann sein, dass zwischen dem ersten bis dritten Slave-Chip 310, 320 und 330 keine Signale direkt ausgetauscht werden.
  • Wie in den 1B, 1C und 1E dargestellt ist, können die Signalkontaktstellen 211, 212, 213 und 214 eine erste Signalkontaktstelle 211, eine zweite Signalkontaktstelle 212, eine dritte Signalkontaktstelle 213 und eine vierte Signalkontaktstelle 214 einschließen, die voneinander beabstandet sind. Die erste Signalkontaktstelle 211 kann über die erste Signalverbindungseinrichtung 510 elektrisch mit der Signalverbindungskontaktstelle 111 des Substrats 100 verbunden sein. Die zweite Signalverbindungseinrichtung 520 kann mit der zweiten Signalkontaktstelle 212 gekoppelt sein. Die erste bis vierte Signalkontaktstelle 211, 212, 213 und 214 können über die internen Verdrahtungsleitungen 260 mit dem Abschnitt 250 verbunden sein, der aus einer integrierten Schaltung besteht. Die zweite Signalkontaktstelle 212 kann über den Abschnitt 250, der aus einer integrierten Schaltung besteht, elektrisch mit der ersten Signalkontaktstelle 211 verbunden sein. Bei einer solchen Gestaltung kann der erste Slave-Chip 310 über den Signalanschluss 121 und den Abschnitt 250 des ersten Halbleiterchips 200, der aus einer integrierten Schaltung besteht, Signale mit einer externen Vorrichtung austauschen. Ebenso kann die dritte Signalverbindungseinrichtung 530 mit der dritten Signalkontaktstelle 213 gekoppelt sein. Der zweite Slave-Chip 320 kann über die dritte Signalkontaktstelle 213, den Abschnitt 250, der aus einer integrierten Schaltung besteht, und die erste Signalkontaktstelle 211 elektrisch mit dem Signalanschluss 121 verbunden sein. Die vierte Signalverbindungseinrichtung 540 kann mit der vierten Signalkontaktstelle 214 gekoppelt sein. Der dritte Slave-Chip 330 kann über die vierte Signalkontaktstelle 214, den Abschnitt 250, der aus einer integrierten Schaltung besteht, und die erste Signalkontaktstelle 211 elektrisch mit dem Signalanschluss 121 verbunden sein.
  • Gemäß einem Ausführungsbeispiel kann jeder vom ersten bis dritten Slave-Chip 310, 320 und 330 die gleiche Speicherkapazität aufweisen wie der erste Halbleiterchip 200. Somit können die jeweilige Zahl der ersten bis dritten Signalchipkontaktstellen 311, 321 und 331 problemlos der jeweiligen Zahl der zweiten bis vierten Signalkontaktstellen 212, 213 und 214 entsprechen. Die Anordnung der ersten bis dritten Signalchipkontaktstellen 311, 321 und 331 kann problemlos derjenigen der zweiten bis vierten Signalkontaktstellen 212, 213 und 214 entsprechen. Die ersten bis dritten Slave-Chips 310, 320 und 330 können somit problemlos elektrisch mit dem ersten Halbleiterchip 200 verbunden werden.
  • Gemäß einem Ausführungsbeispiel kann die Anordnung der Signalkontaktstellen 211, 212, 213 und 214 so angepasst werden, dass ein elektrischer Kurzschluss zwischen den Signalverbindungseinrichtungen 510, 520, 530 und 540 verhindert wird. Wie in 1A, 1B und 1C dargestellt ist, kann sich die erste Signalverbindungseinrichtung 510 in der Draufsicht von der ersten Signalkontaktstelle 211 aus in der zweiten Richtung D2 erstrecken, und jede von der zweiten bis vierten Signalverbindungseinrichtung 520, 530 und 540 kann sich von der zweiten bis vierten Signalkontaktstelle 212, 213 bzw. 214 aus in der ersten Richtung D1 erstrecken. In der Draufsicht kann die erste Signalkontaktstelle 211 näher als die zweite bis vierte Signalkontaktstelle 212, 213 und 214 an der ersten Seitenfläche 200b des ersten Halbleiterchips 200 liegen. Die erste Signalverbindungseinrichtung 510 kann somit von der zweiten bis vierten Signalverbindungseinrichtung 520, 530 und 540 beabstandet sein, und diese Anordnung kann verhindern, dass die erste Signalverbindungseinrichtung 510 einen elektrischen Kurzschluss mit der zweiten bis vierten Signalverbindungseinrichtung 520, 530 und 540 bildet. Die vierte Signalchipkontaktstelle 214 kann näher als die zweite und dritte Signalkontaktstelle 212 und 213 an der ersten Seitenfläche 200b des ersten Halbleiterchips 200 liegen. Die dritte Signalkontaktstelle 213 kann näher als die zweite Signalkontaktstelle 212 an der ersten Seitenfläche 200b des ersten Halbleiterchips 200 liegen. Die zweite bis vierte Signalverbindungseinrichtung 520, 530 und 540 können daher einen gegenseitigen elektrischen Kurzschluss vermeiden.
  • Gemäß einem Ausführungsbeispiel können Zwischenräume zwischen den Signalkontaktstellen 211, 212, 213 und 214 so angepasst werden, dass ein elektrischer Kurzschluss zwischen den Signalverbindungseinrichtungen 510, 520, 530 und 540 verhindert wird. Wie in 1C dargestellt ist, können die erste und die vierte Signalkontaktstelle 211 und 214 mit einem ersten Zwischenraum A1 voneinander beabstandet sein. Die zweite und die dritte Signalkontaktstelle 212 und 213 können mit einem zweiten Zwischenraum A2 voneinander beabstandet sein. Die dritte und die vierte Signalkontaktstelle 213 und 214 können mit einem dritten Zwischenraum A3 voneinander beabstandet sein. Die Trennung der dritten und der vierten Signalverbindungseinrichtung 530 und 540 voneinander kann sich schwierig gestalten. In manchen Ausführungsformen kann der dritte Zwischenraum A3 größer sein als sowohl der erste als auch der zweite Zwischenraum A1 und A2. Die dritte und die vierte Signalverbindungseinrichtung 530 und 540 können dann problemlos voneinander beabstandet werden, und diese Anordnung kann einen elektrischen Kurzschluss zwischen der dritten und der vierten Signalverbindungseinrichtung 530 und 540 verhindern. In der Draufsicht kann sich die erste Signalverbindungseinrichtung 510 von der ersten Signalkontaktstelle 211 aus in der zweiten Richtung D2 erstrecken. Somit kann die erste Signalverbindungseinrichtung 510 leichter von der zweiten bis vierten Signalverbindungseinrichtung 520, 530 und 540 beabstandet werden. Der erste Zwischenraum A1 kann kleiner sein als jeder vom zweiten und dritten Zwischenraum A2 und A3. Der dritte Zwischenraum A3 kann somit ausreichend groß sein, um einen Kontakt zwischen der dritten und der vierten Signalverbindungseinrichtung 530 und 540 zu verhindern. Die Zwischenräume zwischen den Signalkontaktstellen 211, 212, 213 und 214 können auf verschiedene Weise geändert werden.
  • Die erste bis vierte Signalkontaktstelle 211, 212, 213 und 214 können entlang der ersten Richtung D1 aneinander ausgerichtet sein. Wie in 1A gezeigt ist, kann eine Mehrzahl von ersten Signalkontaktstellen 211 parallel zur dritten Richtung D3 aneinander ausgerichtet bereitgestellt sein. Es kann eine Mehrzahl von zweiten Signalkontaktstellen 212 bereitgestellt sein. Die zweiten Signalkontaktstellen 212 können parallel zur dritten Richtung D3 aneinander ausgerichtet sein. Eine Mehrzahl von dritten Signalkontaktstellen 213 kann parallel zur dritten Richtung D3 aneinander ausgerichtet bereitgestellt sein. Eine Mehrzahl von vierten Signalkontaktstellen 214 kann parallel zur dritten Richtung D3 aneinander ausgerichtet bereitgestellt sein. Die Plananordnung der Signalkontaktstellen 211, 212, 213 und 214 kann variiert werden.
  • Der Abschnitt 250 innerhalb des ersten Halbleiterchips 200, der aus einer integrierten Schaltung besteht, kann verschiedene Anordnungen aufweisen. In der Draufsicht kann der Abschnitt 250, der aus einer integrierten Schaltung besteht, beispielsweise so dargestellt werden, dass er die erste und die vierte Signalkontaktstelle 211 und 214 überlappt, usw.
  • Die Leistungsversorgungs-/Erdungskontaktstellen 219 können näher als die Signalkontaktstellen 211, 212, 213 und 214 an einer von der zweiten bis vierten Seitenfläche 200c, 200d und 200e des ersten Halbleiterchips 200 liegen.
  • Wie in den 1A, 1B und 1D dargestellt ist, kann eine erste Leistungsversorgungs-/Erdungsverbindungseinrichtung 610 an der Oberseite 200a der zweiten Region R2 des zweiten Halbleiterchips 200 bereitgestellt und mit der Leistungsversorgungs-/Erdungskontaktstelle 219 gekoppelt sein.
  • Eine zweite Leistungsversorgungs-/Erdungsverbindungseinrichtung 620 kann auf dem ersten Slave-Chip 310 bereitgestellt und mit der ersten Leistungsversorgungs-/Erdungschipkontaktstelle 319 gekoppelt sein. Die zweite Leistungsversorgungs-/Erdungsverbindungseinrichtung 620 kann mit einer der Leistungsversorgungs-/Erdungsverbindungskontaktstellen 119 gekoppelt sein. Die zweite Leistungsversorgungs-/Erdungsverbindungseinrichtung 620 kann vom ersten Halbleiterchip 200 beabstandet sein. Der erste Halbleiterchip 310 kann durch den Abschnitt 250 des ersten Halbleiterchips 200, der aus einer integrierten Schaltung besteht, elektrisch geerdet oder mit Leistung versorgt werden.
  • Eine dritte Leistungsversorgungs-/Erdungsverbindungseinrichtung 630 kann auf dem zweiten Slave-Chip 320 bereitgestellt und mit der dritten Leistungsversorgungs-/Erdungschipkontaktstelle 339 gekoppelt sein. Die dritte Leistungsversorgungs-/Erdungsverbindungseinrichtung 630 kann mit einer der Leistungsversorgungs-/Erdungsverbindungskontaktstellen 119 gekoppelt sein. Auf dem dritten Slave-Chip 330 kann eine vierte Leistungsversorgungs-/Erdungsverbindungseinrichtung 640 bereitgestellt sein, die mit der dritten Leistungsversorgungs-/Erdungschipkontaktstelle 339 gekoppelt ist. Die vierte Leistungsversorgungs-/Erdungsverbindungseinrichtung 640 kann mit einer der Leistungsversorgungs-/Erdungsverbindungskontaktstellen 119 gekoppelt sein. Die dritte und die vierte Leistungsversorgungs-/Erdungsverbindungseinrichtung 630 und 640 können vom ersten Halbleiterchip 200 beabstandet sein. Der zweite und der dritte Slave-Chip 320 und 330 können außerhalb des Abschnitts 250 der integrierten Schaltung des ersten Halbleiterchips 200 mit den Leistungsversorgungs-/Erdungschipkontaktstellen 119 des Substrats 100 gekoppelt sein. Die Leistungsversorgungs-/Erdungskontaktstelle 219, die erste bis dritte Leistungsversorgungs-/Erdungschipkontaktstelle 319, 329 und 339 und die erste bis vierte Leistungsversorgungs-/Erdungsverbindungseinrichtung 610, 620, 630 und 640 können auf verschiedene Weise in Bezug auf elektrische Verbindung und Anordnung geändert werden.
  • Eine erste Haftmittelschicht 410 kann zwischen dem Substrat 100 und dem ersten Halbleiterchip 200 angeordnet sein. Eine zweite Haftmittelschicht 420 kann zwischen dem ersten Slave-Chip 310 und der Oberseite 200a der zweiten Region R2 des ersten Halbleiterchips 200 bereitgestellt werden. Die zweite Haftmittelschicht 420 kann sich entlang einer Unterseite des ersten Slave-Chips 310 erstrecken. Die zweite Signalverbindungseinrichtung 520 und die zweite Leistungsversorgungs-/Erdungsverbindungseinrichtung 620 können in die zweite Haftmittelschicht 420 hinein verlaufen. Es kann sein, dass sich die zweite Haftmittelschicht 420 nicht bis in die erste Region R1 des ersten Halbleiterchips 200 erstreckt, wodurch sie die Signalkontaktstellen 211,212,213 und 214 frei lässt. Eine dritte Haftmittelschicht 430 kann zwischen dem ersten Slave-Chip 310 und dem zweiten Slave-Chip 320 angeordnet sein. Eine vierte Haftmittelschicht 440 kann zwischen dem zweiten Slave-Chip 320 und dem dritten Slave-Chip 330 angeordnet sein. Die Haftmittelschichten 410, 420, 430 und 440 können ein isolierendes Polymer einschließen.
  • Die Formmasseschicht 800 kann auf dem Substrat 100 bereitgestellt sein, um den ersten Halbleiterchip 200, die zweiten Halbleiterchips 300 und die Verbindungseinrichtungen 510, 520, 530, 540, 610, 620, 630 und 640 abzudecken. Die Formmasseschicht 800 kann ein isolierendes Polymer, beispielsweise eine Formmasse auf Epoxidbasis, einschließen.
  • Die Anzahl der gestapelten zweiten Halbleiterchips 300 kann auf verschiedene Weise geändert werden. Zum Beispiel kann einer oder können mehrere vom zweiten und vom dritten Slave-Chip 320 und 330 weggelassen werden. Wenn der zweite Slave-Chip 320 weggelassen wird, kann es sein, dass weder die dritte Signalkontaktstelle 213 noch die dritte Signalverbindungseinrichtung 530 oder die dritte Leistungsversorgungs-/Erdungsverbindungseinrichtung 630 bereitgestellt ist. Ebenso kann es sein, dass weder die vierte Signalkontaktstelle 214 noch die vierte Signalverbindungseinrichtung 540 oder die vierte Leistungsversorgungs-/Erdungsverbindungseinrichtung 640 bereitgestellt sind, wenn der dritte Slave-Chip 330 weggelassen wird.
  • 2A stellt eine Querschnittsansicht entlang einer Linie I-I' von 1A dar und zeigt ein Halbleitergehäuse gemäß einem Ausführungsbeispiel. 2B stellt eine vergrößerte Ansicht dar, die einen Abschnitt Z' von 2A zeigt. Beschreibungen, die oben stehen, müssen im Folgenden nicht wiederholt werden.
  • Wie in den 1A, 2A und 2B gezeigt ist, kann ein Halbleitergehäuse 2 das Substrat 100, den ersten Halbleiterchip 200, den zweiten Halbleiterchip 300 und die Formmasseschicht 800 aufweisen. Der zweite Halbleiterchip 300 kann zusätzlich zum ersten bis dritten Slave-Chip 310, 320 und 330 ferner einen vierten Slave-Chip 340, einen fünften Slave-Chip 350, einen sechsten Slave-Chip 360 und einen siebten Slave-Chip 370 aufweisen. Das Substrat 100, der erste Halbleiterchip 200 und der erste bis dritte Slave-Chip 310, 320 und 330 können den oben unter Bezugnahme auf 1A bis 1E erörterten im Wesentlichen gleich sein. Jeder vom vierten bis siebten Halbleiterchip 340, 350, 360 und 370 kann die gleiche Größe und Form aufweisen wie der erste Halbleiterchip 200. Jeder vom vierten bis siebten Halbleiterchip 340, 350 360 und 370 kann die gleiche Speicherkapazität aufweisen wie der erste Halbleiterchip 200.
  • Der erste Halbleiterchip 200 kann ferner zusätzlich zur ersten bis vierten Signalkontaktstelle 211, 212, 213 und 214 eine fünfte bis achte Signalkontaktstelle 215, 216, 217 und 218 aufweisen. Wie in 2B dargestellt ist, können die fünfte bis achte Signalkontaktstelle 215, 216, 217 und 218 über die internen Verdrahtungsleitungen 260 des ersten Halbleiterchips 200 elektrisch mit dem Abschnitt 250 verbunden sein, der aus einer integrierten Schaltung besteht. Eine fünfte Signalverbindungseinrichtung 550 kann auf dem vierten Slave-Chip 340 bereitgestellt und mit der fünften Signalkontaktstelle 215 und einer Signalchipkontaktstelle 341 des vierten Slave-Chips 340 gekoppelt sein. Eine sechste Signalverbindungseinrichtung 560 kann mit der sechsten Signalkontaktstelle 216 und einer Signalchipkontaktstelle 351 des fünften Slave-Chips 350 gekoppelt sein. Eine siebte Signalverbindungseinrichtung 570 kann mit der siebten Signalkontaktstelle 217 und einer Signalchipkontaktstelle 361 des sechsten Slave-Chips 360 gekoppelt sein. Eine achte Signalverbindungseinrichtung 580 kann mit der achten Signalkontaktstelle 218 und einer Signalchipkontaktstelle 371 des siebten Slave-Chips 370 gekoppelt sein. Der vierte bis siebte Slave-Chip 340, 350, 360 und 370 können durch den Abschnitt 250 des ersten Halbleiterchips 200, der aus einer integrierten Schaltung besteht, Signale mit dem Substrat 100 austauschen. Die fünfte bis achte Signalverbindungseinrichtung 550, 560, 570 und 580 können Bonddrähte sein.
  • Wie in 2A dargestellt ist, können der vierte bis siebte Slave-Chip 340, 350, 360 und 370 jeweils Leistungsversorgungs-/Erdungschipkontaktstellen 349, 359, 369 und 379 aufweisen, von denen jede elektrisch mit einer entsprechenden einen von der fünften bis achten Leistungsversorgungs-/Erdungsverbindungseinrichtung 650, 660, 670 und 680 verbunden ist. Die fünfte bis achte Leistungsversorgungs-/Erdungsverbindungseinrichtung 650, 660, 670 und 680 können mit Leistungsversorgungs-/Erdungsverbindungskontaktstellen 119 gekoppelt sein. Die fünfte bis achte Leistungsversorgungs-/Erdungsverbindungseinrichtung 650, 660, 670 und 680 können Bonddrähte sein. Der erste bis siebte Slave-Chip 310, 320, 330, 340, 350, 360 und 370 können außerhalb des Abschnitts 250 des ersten Halbleiterchips 200, der aus einer integrierten Schaltung besteht, elektrisch geerdet oder mit Leistung versorgt werden.
  • 2C stellt eine Querschnittsansicht dar, die ein Halbleitergehäuse gemäß einem Ausführungsbeispiel zeigt. Beschreibungen, die oben stehen, müssen im Folgenden nicht wiederholt werden.
  • Wie in 2C gezeigt ist, kann ein Halbleitergehäuse 3 das Substrat 100, den ersten Halbleiterchip 200, die zweiten Halbleiterchips 300, die erste bis achte Signalverbindungseinrichtung 510, 520, 530, 540, 550, 560, 570 und 580, die erste bis achte Leistungsversorgungs-/Erdungsverbindungseinrichtung 610, 620, 630, 640, 650, 660, 670 und 680 und die Formmasseschicht 800 aufweisen. Das Substrat 100, der erste Halbleiterchip 200, der erste bis dritte Slave-Chip 310, 320 und 330, die erste bis vierte Signalverbindungseinrichtung 510, 520, 530 und 540 und die erste bis vierte Leistungsversorgungs-/Erdungsverbindungseinrichtung 610, 620, 630 und 640 können denen, die oben unter Bezugnahme auf die 1A bis 1E erörtert wurden, im Wesentlichen gleich sein.
  • In der Draufsicht kann jeder vom vierten bis siebten Slave-Chip 340, 350, 360 und 370 in der ersten Richtung D1 vom dritten Slave-Chip 330 versetzt sein. Die fünfte Signalverbindungseinrichtung 550 kann mit der Signalkontaktstelle 331 des dritten Slave-Chips 330 und mit der Signalchipkontaktstelle 341 des vierten Slave-Chips 340 gekoppelt sein. Der vierte Slave-Chip 340 kann über den dritten Slave-Chip 330 und die vierte Signalverbindungseinrichtung 540 mit dem Abschnitt 250 des ersten Halbleiterchips 200 gekoppelt sein, der aus einer integrierten Schaltung besteht. Ebenso können die sechste bis achte Signalverbindungseinrichtung 560, 570 und 580 mit dem fünften bis siebten Slave-Chip 350, 360 und 370 gekoppelt sein. Jeder vom fünften bis siebten Slave-Chip 350, 360 und 370 kann über den dritten Slave-Chip 330 und die vierte Signalverbindungseinrichtung 540 mit dem Abschnitt 250 des ersten Halbleiterchips 200 gekoppelt sein, der aus einer integrierten Schaltung besteht.
  • 3 stellt eine Querschnittsansicht entlang einer Linie I-I' von 1A dar und zeigt ein Halbleitergehäuse gemäß einem Ausführungsbeispiel. Beschreibungen, die oben stehen, müssen im Folgenden nicht wiederholt werden.
  • Wie in den 1A und 3 gezeigt ist, kann ein Halbleitergehäuse 4 zusätzlich zum Substrat 100, zum ersten Halbleiterchip 200, zu den zweiten Halbleiterchips 300 und zur Formmasseschicht 800 ferner ein erstes Isolierungsmuster 710, ein zweites Isolierungsmuster 720, ein drittes Isolierungsmuster 730 und ein viertes Isolierungsmuster 740 aufweisen. Das erste bis vierte Isolierungsmuster 710, 720, 730 und 740 können ein isolierendes Polymer (z.B. ein Polymer auf Epoxidbasis) einschließen. Die erste bis vierte Signalverbindungseinrichtung 510, 520, 530 und 540 und die erste bis vierte Leistungsversorgungs-/Erdungsverbindungseinrichtung 610, 620, 630 und 640 können Verdrahtungsleitungsmuster sein.
  • Das erste Isolierungsmuster 710 kann auf dem Substrat 100 bereitgestellt sein, um die erste und die zweite Seitenfläche 200b und 200c und einen Teil der Oberseite 200a des ersten Halbleiterchips 200 zu bedecken. Das erste Isolierungsmuster 710 kann die Signalkontaktstellen 211, 212, 213 und 214 und die Leistungsversorgungs-/Erdungsverbindungskontaktstellen 119 frei lassen.
  • Die erste Signalverbindungseinrichtung 510 und die erste Leistungsversorgungs-/Erdungsverbindungseinrichtung 610 können auf dem ersten Isolierungsmuster 710 bereitgestellt sein, so dass sie das erste Isolierungsmuster 710 bedecken. Zum Beispiel können Verdrahtungsleitungsmuster auf dem ersten Isolierungsmuster 710 ausgebildet werden, wobei diese Verdrahtungsleitungsmuster als erste Signalverbindungseinrichtung 510 und als erste Leistungsversorgungs-/Erdungsverbindungseinrichtung 610 dienen. Die Verdrahtungsleitungsmuster können Metall, wie beispielsweise Kupfer einschließen. Die erste Signalverbindungseinrichtung 510 kann mit der ersten Signalkontaktstelle 211 und der Signalverbindungskontaktstelle 111 gekoppelt sein. Die erste Leistungsversorgungs-/Erdungsverbindungseinrichtung 610 kann mit einer der Leistungsversorgungs-/Erdungsverbindungskontaktstellen 119 und der Leistungsversorgungs-/Erdungskontaktstelle 219 gekoppelt sein. Die erste Leistungsversorgungs-/Erdungsverbindungseinrichtung 610 kann von der ersten Signalverbindungseinrichtung 510 beabstandet sein.
  • Das zweite Isolierungsmuster 720 kann auf dem Substrat 100, dem ersten Halbleiterchip 200 und dem ersten Isolierungsmuster 710 bereitgestellt sein, wodurch es die erste Signalverbindungseinrichtung 510, die erste Leistungsversorgungs-/Erdungsverbindungseinrichtung 610 und Seitenflächen des ersten Slave-Chips 310 bedeckt. Das zweite Isolierungsmuster 720 kann sich ferner bis auf einen Teil einer Oberseite des ersten Slave-Chips 310 erstrecken. Das zweite Isolierungsmuster 720 kann die zweite Signalkontaktstelle 212, die erste Signalchipkontaktstelle 311, die erste Leistungsversorgungs-/Erdungschipkontaktstelle 319 und mindestens eine von den Leistungsversorgungs-/Erdungsverbindungskontaktstellen 119 frei lassen. Die zweite Signalverbindungseinrichtung 520 und die zweite Leistungsversorgungs-/Erdungsverbindungseinrichtung 620 können auf dem zweiten Isolierungsmuster 720 bereitgestellt sein. Zum Beispiel können Verdrahtungsleitungsmuster auf dem zweiten Isolierungsmuster 720 ausgebildet sein, wobei diese Verdrahtungsleitungsmuster als zweite Signalverbindungseinrichtung 520 und als zweite Leistungsversorgungs-/Erdungsverbindungseinrichtung 620 dienen. Die zweite Signalverbindungseinrichtung 520 kann mit der zweiten Signalkontaktstelle 212 und der ersten Signalchipkontaktstelle 311 gekoppelt sein. Die zweite Leistungsversorgungs-/Erdungsverbindungseinrichtung 620 kann mit einer der Leistungsversorgungs-/Erdungsverbindungskontaktstellen 119 und der ersten Leistungsversorgungs-/Erdungschipkontaktstelle 319 gekoppelt sein. Die zweite Leistungsversorgungs-/Erdungsverbindungseinrichtung 620 kann von der zweiten Signalverbindungseinrichtung 520 beabstandet sein.
  • Das dritte Isolierungsmuster 730 kann auf dem Substrat 100 und dem ersten Halbleiterchip 200 bereitgestellt sein, wodurch es die zweite Signalverbindungseinrichtung 520 und die zweite Leistungsversorgungs-/Erdungsverbindungseinrichtung 620 bedeckt. Das dritte Isolierungsmuster 730 kann sich ferner bis auf einen Teil einer Oberseite des zweiten Slave-Chips 320 erstrecken. Das dritte Isolierungsmuster 730 kann die dritte Signalkontaktstelle 213, die zweite Signalchipkontaktstelle 321, die zweite Leistungsversorgungs-/Erdungschipkontaktstelle 329 und die Leistungsversorgungs-/Erdungsverbindungskontaktstellen 119 frei lassen. Die dritte Signalverbindungseinrichtung 530 und die dritte Leistungsversorgungs-/Erdungsverbindungseinrichtung 630 können auf dem dritten Isolierungsmuster 730 bereitgestellt sein, so dass sie das dritte Isolierungsmuster 730 bedecken. Zum Beispiel können Verdrahtungsleitungsmuster auf dem dritten Isolierungsmuster 730 ausgebildet sein, wobei diese Verdrahtungsleitungsmuster als dritte Signalverbindungseinrichtung 530 und als dritte Leistungsversorgungs-/Erdungsverbindungseinrichtung 630 dienen. Die dritte Signalverbindungseinrichtung 530 kann mit der dritten Signalkontaktstelle 213 und der zweiten Signalchipkontaktstelle 321 gekoppelt sein. Die dritte Leistungsversorgungs-/Erdungsverbindungseinrichtung 630 kann mit einer der Leistungsversorgungs-/Erdungsverbindungskontaktstellen 119 und der zweiten Leistungsversorgungs-/Erdungschipkontaktstelle 329 gekoppelt sein. Die dritte Leistungsversorgungs-/Erdungsverbindungseinrichtung 630 kann von der dritten Signalverbindungseinrichtung 530 beabstandet sein.
  • Das vierte Isolierungsmuster 740 kann auf dem Substrat 100 und dem ersten Halbleiterchip 200 bereitgestellt sein, wodurch es die dritte Signalverbindungseinrichtung 530 und die dritte Leistungsversorgungs-/Erdungsverbindungseinrichtung 630 bedeckt. Das vierte Isolierungsmuster 740 kann die vierte Signalkontaktstelle 214, die dritte Signalchipkontaktstelle 331, die dritte Leistungsversorgungs-/Erdungschipkontaktstelle 339 und mindestens eine von den Leistungsversorgungs-/Erdungsverbindungskontaktstellen 119 frei lassen. Die vierte Signalverbindungseinrichtung 540 und die vierte Leistungsversorgungs-/Erdungsverbindungsstelle 640 können auf dem vierten Isolierungsmuster 740 bereitgestellt sein. In einem Ausführungsbeispiel können Verdrahtungsleitungsmuster auf dem vierten Isolierungsmuster 740 ausgebildet sein, wobei diese Verdrahtungsleitungsmuster als vierte Signalverbindungseinrichtung 540 und als vierte Leistungsversorgungs-/Erdungsverbindungsstelle 640 dienen. Die vierte Signalverbindungseinrichtung 540 kann mit der vierten Signalkontaktstelle 214 und der dritten Signalchipkontaktstelle 331 gekoppelt sein. Die vierte Leistungsversorgungs-/Erdungsverbindungsstelle 640 kann mit einer der Leistungsversorgungs-/Erdungsverbindungskontaktstellen 119 und der dritten Leistungsversorgungs-/Erdungschipkontaktstelle 339 gekoppelt sein. Die vierte Leistungsversorgungs-/Erdungsverbindungsstelle 640 kann von der vierten Signalverbindungseinrichtung 540 beabstandet sein.
  • Das Substrat 100, der erste Halbleiterchip 200, die zweiten Halbleiterchips 300 und die Formmasseschicht 800 können den oben unter Bezugnahme auf die 1A bis 1E erörterten im Wesentlichen gleich sein.
  • 4A stellt eine Draufsicht dar, die ein Halbleitergehäuse gemäß einem Ausführungsbeispiel zeigt. 4B stellt eine Querschnittsansicht entlang einer Linie I-I' von 4A dar. 4C stellt eine Querschnittsansicht entlang einer Linie II-II' von 4A dar. 4D stellt eine vergrößerte Ansicht dar, die einen Abschnitt Z'' von 4C zeigt. Beschreibungen, die oben stehen, müssen im Folgenden nicht wiederholt werden.
  • Wie in den 4A bis 4C gezeigt ist, kann ein Halbleitergehäuse 5 das Substrat 100, den ersten Halbleiterchip 200, den zweiten Halbleiterchip 300 und die Formmasseschicht 800 aufweisen. Das Substrat 100, der erste Halbleiterchip 200, die zweiten Halbleiterchips 300 und die Formmasseschicht 800 können den oben unter Bezugnahme auf die 1A bis 1E erörterten im Wesentlichen gleich sein.
  • In der Draufsicht kann der erste Halbleiterchip 200 eine erste Region R1, eine zweite Region R2 und eine dritte Region R3 aufweisen. Die erste Region R1 kann näher als die zweite Region R2 an der ersten Seitenfläche 200b des ersten Halbleiterchips 200 liegen. Die dritte Region R3 kann näher als die zweite Region R2 an der dritten Seitenfläche 200b des ersten Halbleiterchips 200 liegen.
  • Der zweite Halbleiterchip 300 kann in der zweiten Region R2 des ersten Halbleiterchips 200 angeordnet sein. In der Draufsicht kann der zweite Halbleiterchip 300 in der ersten Richtung D1 vom ersten Halbleiterchip 200 versetzt sein. Wie in 4A und 4C dargestellt ist, kann der zweite Halbleiterchip 300 in der dritten Richtung vom ersten Halbleiterchip 200 versetzt sein. Der zweite Halbleiterchip 300 kann die Oberseite 200a der ersten Region R1 und der dritten Region R3 des ersten Halbleiterchips 200 frei lassen. Der zweite Halbleiterchip 300 kann die zweite Region R2 des ersten Halbleiterchips 200 bedecken.
  • Der erste Halbleiterchip 200 kann die erste bis vierte Signalkontaktstelle 211, 212, 213 und 214 und die Leistungsversorgungs-/Erdungskontaktstellen 219 aufweisen. Das erste bis vierte Signalkontaktstelle 211, 212, 213 und 214 können in der ersten und dritten Region R1 und R3 des ersten Halbleiterchips 200 angeordnet sein. Die erste bis vierte Signalkontaktstelle 211, 212, 213 und 214 in der ersten Region R1 des ersten Halbleiterchips 200 können die gleiche Anordnung und elektrische Verbindung aufweisen wie die erste bis vierte Signalkontaktstelle 211, 212, 213 und 214, die oben unter Bezugnahme auf 1A bis 1E erörtert wurden. Im Folgenden werden die Anordnung und elektrische Verbindung der Signalkontaktstellen 211, 212, 213 und 214 in der dritten Region des ersten Halbleiterchips 200 beschrieben.
  • Wie in den 4C und 4D dargestellt ist, können die erste bis vierte Signalkontaktstelle 211, 212, 213 und 214 auf der Oberseite 200a der dritten Region R3 des ersten Halbleiterchips 200 freiliegen. In der Draufsicht kann die erste Signalkontaktstelle 211 in der dritten Region R3 des ersten Halbleiterchips 200 näher als die zweite bis vierte Signalkontaktstelle 212, 213 und 214 an der dritten Seitenfläche 200d des ersten Halbleiterchips 200 liegen. Die vierte Signalchipkontaktstelle 214 kann näher als die zweite und dritte Signalkontaktstelle 212 und 213 an der dritten Seitenfläche 200d des ersten Halbleiterchips 200 liegen. Die dritte Signalkontaktstelle 213 kann näher als die zweite Signalkontaktstelle 212 an der dritten Seitenfläche 200d des ersten Halbleiterchips 200 liegen. Ein Zwischenraum B1 zwischen der ersten und der vierten Signalkontaktstelle 211 und 214 kann kleiner sein als ein Zwischenraum B2 zwischen der zweiten und der dritten Signalkontaktstelle 212 und 213 und ein Zwischenraum zwischen der dritten und der vierten Signalkontaktstelle 213 und 214. Ein Zwischenraum B3 zwischen der dritten und der vierten Signalkontaktstelle 213 und 214 kann größer sein als ein Zwischenraum B1 zwischen der ersten und der zweiten Signalkontaktstelle 211 und 214 und der Zwischenraum B2 zwischen der zweiten und der dritten Signalkontaktstelle 212 und 213. Wie in 4D dargestellt ist, können die erste bis vierte Signalkontaktstelle 211, 212, 213 und 214 über die internen Verdrahtungsleitungen 260 mit dem Abschnitt 250 verbunden sein, der aus einer integrierten Schaltung besteht. Die zweite bis vierte Signalkontaktstelle 212, 213 und 214 können über den Abschnitt 250, der aus einer integrierten Schaltung besteht, elektrisch mit der ersten Signalkontaktstelle 211 verbunden sein.
  • Die erste bis vierte Signalverbindungseinrichtung 510, 520, 530 und 540 können in der ersten und dritten Region R1 und R3 des ersten Halbleiterchips 200 bereitgestellt sein. Die erste bis vierte Signalverbindungseinrichtung 510, 520, 530 und 540 können elektrische Verbindungen einschließen, die denen der ersten bis vierten Signalverbindungseinrichtung 510, 520, 530 bzw. 540, die oben unter Bezugnahme auf die 1A bis 1E erörtert wurden, gleich sind. Zum Beispiel können die erste bis vierte Signalverbindungseinrichtung 510, 520, 530 und 540 jeweils mit der ersten bis vierten Signalkontaktstelle 211, 212, 213 und 214 gekoppelt sein.
  • Der erste Halbleiter-Chip 200 kann nicht nur über die erste Signalkontaktstelle 211 in der ersten Region R1, sondern auch über die erste Signalkontaktstelle 211 in der dritten Region R3 elektrisch mit dem Substrat 100 verbunden sein. Bei einer solchen Konfiguration können der Abschnitt 250, der aus einer integrierten Schaltung besteht, und die internen Verdrahtungsleitungen 260 innerhalb des ersten Halbleiterchips 200 frei angeordnet und designt werden.
  • Der erste Slave-Chip 310 kann nicht nur über die zweite Signalkontaktstelle 212 in der ersten Region R1, sondern auch über die zweite Signalkontaktstelle 212 in der dritten Region R3 elektrisch mit dem ersten Halbleiterchip 200 verbunden sein. Der zweite Slave-Chip 320 kann über die dritte Signalkontaktstelle 213 in der ersten Region R1 und die dritte Signalkontaktstelle 213 in der dritten Region R3 elektrisch mit dem ersten Halbleiterchip 200 verbunden sein. Der dritte Halbleiter-Chip 330 kann über die vierte Signalkontaktstelle 214 in der ersten Region R1 und die vierte Signalkontaktstelle 214 in der dritten Region R3 elektrisch mit dem ersten Halbleiterchip 200 verbunden sein. Daher kann ein Abschnitt, der aus einer integrierten Schaltung besteht, mit größerer Freiheit innerhalb von jedem vom zweiten und dritten Slave-Chip 320 und 330 angeordnet und designt werden.
  • Die Leistungsversorgungs-/Erdungskontaktstelle 219 kann angrenzend an die dritte oder die verte Seitenfläche 200d und 200e des ersten Halbleiterchips 200 angeordnet werden. Der erste Halbleiterchip 200 kann über die erste Leistungsversorgungs-/Erdungsverbindungseinrichtung 610 mit der Leistungsversorgungs-/Erdungsverbindungskontaktstelle 119 des Substrats 100 gekoppelt sein. Die erste bis dritte Leistungsversorgungs-/Erdungsverbindungskontaktstelle 319, 329 und 339 und die zweite bis vierte Signalverbindungseinrichtung 620, 630 und 640 können elektrische Verbindungen einschließen, die denen, die oben unter Bezugnahme auf die 1A bis 1C erörtert wurden, im Wesentlichen gleich sind.
  • Die erste bis vierte Signalverbindungseinrichtung 510, 520, 530 und 540 und die erste bis vierte Leistungsversorgungs-/Erdungsverbindungseinrichtung 610, 620, 630 und 640 können Bonddrähte sein. In einer anderen Implementierung kann eine oder können mehrere von der ersten bis vierten Signalverbindungseinrichtung 510, 520, 530 und 540 und der ersten bis vierten Leistungsversorgungs-/Erdungsverbindungseinrichtung 610, 620, 630 und 640 als Verdrahtungsleitungsmuster ausgebildet sein, wie oben unter Bezugnahme auf 3 erörtert wurde.
  • Zusammenfassend und nochmals gesagt wächst wegen der Entwicklung der Elektronikindustrie der Bedarf an einem Halbleiterchip mit integrierten Schaltkreisen mit hoher Leistungsversorgung und Verdichtung.
  • Wie oben beschrieben, betreffen Ausführungsformen ein Halbleitergehäuse, das gestapelte Halbleiterchips aufweist.
  • Ausführungsformen können ein kompaktes Halbleitergehäuse bereitstellen.
  • Ausführungsformen können ein Halbleitergehäuse mit hoher Leistung bereitstellen.
  • Gemäß einer Ausführungsform können Slave-Chips auf einen ersten Halbleiterchip gestapelt werden. Ein Halbleiter-Package kann daher eine kompakte Größe erhalten. Der erste Halbleiterchip kann die gleiche Größe und Speicherkapazität aufweisen wie die Slave-Chips. Die Slave-Chips können daher problemlos über Verbindungseinrichtungen elektrisch mit einem Abschnitt des ersten Halbleiterchips verbunden werden, der aus einer integrierten Schaltung besteht. Der erste Halbleiterchip und die Slave-Chips können mit hohem Ertrag gefertigt werden.
  • Wie der Durchschnittsfachmann auf dem Gebiet der vorliegenden Patentanmeldung wissen wird, können in manchen Fällen Merkmale, Kennzeichen und/oder Elemente, die in Verbindung mit einer bestimmten Ausführungsform beschrieben werden, allein oder in Kombination mit Merkmalen, Kennzeichen und/oder Elementen verwendet werden, die in Verbindung mit anderen Ausführungsformen beschrieben werden, wenn nicht ausdrücklich etwas anderes angegeben ist.

Claims (14)

  1. Halbleitergehäuse (1), aufweisend: ein Substrat (100); einen Haupt-Chip (200) auf dem Substrat (100); einen ersten Neben-Chip (300, 310) auf einer Oberseite des Haupt-Chips (200), der die Oberseite des Haupt-Chips (200) teilweise frei lässt, wobei der erste Neben-Chip (300, 310) eine gleiche Größe wie der Haupt-Chip (200) aufweist und eine gleiche Speicherkapazität aufweist wie der Haupt-Chip (200); eine erste Chipverbindungseinrichtung (520) auf der frei gelassenen Oberseite des Haupt-Chips (200), die mit dem Haupt-Chip (200) und dem ersten Neben-Chip (300, 310) gekoppelt ist; und eine Verbindungseinrichtung (119) für eine Leistungsversorgung oder Erdung aufweisend, die mit dem ersten Neben-Chip (300, 310) und dem Substrat (100) gekoppelt ist, wobei die Verbindungseinrichtung (119) vom Haupt-Chip (200) beabstandet ist.
  2. Halbleitergehäuse nach Anspruch 1, ferner eine Signalverbindungseinrichtung (510) auf der frei gelassenen Oberseite des Haupt-Chips (200) aufweisend, wobei die Signalverbindungseinrichtung (510) elektrisch mit dem Substrat (100) und dem Haupt-Chip (200) verbunden ist.
  3. Halbleitergehäuse nach Anspruch 2, wobei: der Haupt-Chip (200) einen Abschnitt (250) aufweist, der aus einer integrierten Schaltung besteht, und der Abschnitt (250), der aus einer integrierten Schaltung besteht, elektrisch mit der Signalverbindungseinrichtung (510) und der ersten Chipverbindungseinrichtung (520) verbunden ist.
  4. Halbleitergehäuse nach Anspruch 2, wobei der Haupt-Chip aufweist: eine erste Signalkontaktstelle (211) auf der frei gelassenen Oberseite, die mit der Signalverbindungseinrichtung (510) gekoppelt ist; und eine zweite Signalkontaktstelle (212) auf der frei gelassenen Oberseite, die mit der ersten Chipverbindungseinrichtung (520) gekoppelt ist.
  5. Halbleitergehäuse nach Anspruch 1, wobei die erste Chipverbindungseinrichtung (510) einen Bonddraht oder ein Verdrahtungsleitungsmuster einschließt.
  6. Halbleitergehäuse nach Anspruch 1, wobei die Verbindungseinrichtung (119) elektrisch nicht mit einem Abschnitt im Haupt-Chip (200) verbunden ist, der aus einer integrierten Schaltung besteht.
  7. Halbleitergehäuse nach Anspruch 1, ferner aufweisend: einen zweiten Neben-Chip (320), der auf den ersten Neben-Chip (310) gestapelt ist; und eine zweite Signalverbindungseinrichtung (213) auf der frei gelassenen Oberseite des Haupt-Chips (200), die mit dem Haupt-Chip (200) und dem zweiten Neben-Chip (320) elektrisch verbunden ist.
  8. Halbleitergehäuse nach Anspruch 7, wobei der zweite Neben-Chip (320) in einer Richtung, die senkrecht zu einer Oberseite des Substrats ist, am ersten Neben-Chip (200) ausgerichtet ist.
  9. Halbleitergehäuse, aufweisend: ein Substrat (100); einen Haupt-Chip (200) auf dem Substrat (100), wobei der Haupt-Chip (200) in der Draufsicht eine erste Region (R1) und eine zweite Region (R2) aufweist; und einen ersten Neben-Chip (300, 310) auf einer Oberseite der zweiten Region (R2) des Haupt-Chips (200), wobei der erste Neben-Chip (300, 310) die erste Region (R1) frei lässt, wobei: der Haupt-Chip (200) aufweist: eine erste Kontaktstelle (211) auf einer Oberseite der ersten Region (R1), die elektrisch mit dem Substrat (100) verbunden ist; und eine zweite Kontaktstelle (212) auf der Oberseite der ersten Region, die elektrisch mit dem Neben-Chip (300, 310) verbunden ist, wobei der erste Neben-Chip (300, 310) eine gleiche Größe aufweist wie der Haupt-Chip (200) und eine gleiche Form aufweist wie der Haupt-Chip (200); und eine Verbindungseinrichtung (119) für eine Leistungsversorgung oder Erdung aufweisend, die mit dem ersten Neben-Chip (300, 310) und dem Substrat (100) gekoppelt ist, wobei die Verbindungseinrichtung (119) vom Haupt-Chip (200) beabstandet ist.
  10. Halbleitergehäuse nach Anspruch 9, wobei: der Haupt-Chip (200) einen Abschnitt (250) aufweist, der aus einer integrierten Schaltung besteht, und die erste Kontaktstelle (211) über den Abschnitt (250), der aus einer integrierten Schaltung besteht, elektrisch mit der zweiten Kontaktstelle (212) verbunden ist.
  11. Halbleitergehäuse nach Anspruch 9, wobei der erste Neben-Chip (300, 310) eine gleiche Speicherkapazität aufweist wie der Haupt-Chip (200).
  12. Halbleitergehäuse nach Anspruch 9, ferner aufweisend: einen zweiten Neben-Chip (320), der auf den ersten Neben-Chip (310) gestapelt ist; und einen dritten Neben-Chip (330), der auf den zweiten Neben-Chip (320) gestapelt ist, wobei sowohl der zweite (320) als auch der dritte (330) Neben-Chip die gleiche Größe aufweisen wie der Haupt-Chip (200) und eine gleiche Speicherkapazität aufweisen wie der Haupt-Chip (200).
  13. Halbleitergehäuse nach Anspruch 12, ferner aufweisend: eine dritte Kontaktstelle (213) auf der Oberseite der ersten Region (R1), die elektrisch mit dem zweiten Neben-Chip (320) verbunden ist; und eine vierte Kontaktstelle (214) auf der Oberseite der ersten Region, die elektrisch mit dem dritten Neben-Chip (330) verbunden ist.
  14. Halbleitergehäuse nach Anspruch 13, wobei die erste Kontaktstelle (211) und die vierte Kontaktstelle (214) mit einem ersten Zwischenraum voneinander beabstandet sind, die zweite Kontaktstelle (212) und die dritte Kontaktstelle (213) mit einem zweiten Zwischenraum voneinander beabstandet sind, die dritte Kontaktstelle (213) und die vierte Kontaktstelle (214) mit einem dritten Zwischenraum voneinander beabstandet sind, und der erste Zwischenraum kleiner ist als der zweite Zwischenraum und der dritte Zwischenraum.
DE102018132662.9A 2018-02-01 2018-12-18 Halbleitergehäuse Active DE102018132662B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0012948 2018-02-01
KR1020180012948A KR102578797B1 (ko) 2018-02-01 2018-02-01 반도체 패키지

Publications (2)

Publication Number Publication Date
DE102018132662A1 DE102018132662A1 (de) 2019-08-01
DE102018132662B4 true DE102018132662B4 (de) 2022-11-03

Family

ID=67223998

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018132662.9A Active DE102018132662B4 (de) 2018-02-01 2018-12-18 Halbleitergehäuse

Country Status (4)

Country Link
US (2) US10930618B2 (de)
KR (1) KR102578797B1 (de)
CN (1) CN110112113B (de)
DE (1) DE102018132662B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631660B2 (en) 2020-08-24 2023-04-18 Samsung Electronics Co., Ltd. Semiconductor package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140252656A1 (en) 2013-03-08 2014-09-11 Jong-Joo Lee Semiconductor package

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312519B2 (en) * 2006-01-12 2007-12-25 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
KR20100037875A (ko) * 2008-10-02 2010-04-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20100109243A (ko) * 2009-03-31 2010-10-08 삼성전자주식회사 반도체 패키지
KR101564070B1 (ko) * 2009-05-01 2015-10-29 삼성전자주식회사 인쇄 회로 기판 및 이를 이용한 반도체 패키지
CN202758883U (zh) 2009-05-26 2013-02-27 拉姆伯斯公司 堆叠的半导体器件组件
KR101676620B1 (ko) 2010-02-05 2016-11-16 에스케이하이닉스 주식회사 적층 반도체 패키지
KR101751045B1 (ko) 2010-05-25 2017-06-27 삼성전자 주식회사 3ｄ 반도체 장치
KR101640832B1 (ko) * 2010-07-16 2016-07-19 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조 방법
US20120043664A1 (en) 2010-08-23 2012-02-23 International Business Machines Corporation Implementing multiple different types of dies for memory stacking
US8290319B2 (en) 2010-08-25 2012-10-16 Oracle America, Inc. Optical communication in a ramp-stack chip package
KR20120024099A (ko) * 2010-09-06 2012-03-14 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
KR20120062366A (ko) 2010-12-06 2012-06-14 삼성전자주식회사 멀티칩 패키지의 제조 방법
KR101128063B1 (ko) * 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
KR101898678B1 (ko) * 2012-03-28 2018-09-13 삼성전자주식회사 반도체 패키지
KR20140006587A (ko) 2012-07-06 2014-01-16 삼성전자주식회사 반도체 패키지
US9009400B2 (en) * 2012-10-16 2015-04-14 Rambus Inc. Semiconductor memory systems with on-die data buffering
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
KR102097027B1 (ko) 2013-05-28 2020-05-27 에스케이하이닉스 주식회사 반도체 시스템
KR102108325B1 (ko) 2013-10-14 2020-05-08 삼성전자주식회사 반도체 패키지
KR102299673B1 (ko) * 2014-08-11 2021-09-10 삼성전자주식회사 반도체 패키지
KR20160068550A (ko) 2014-12-05 2016-06-15 에스케이하이닉스 주식회사 멀티 칩 패키지를 구비하는 반도체 장치
US20170033087A1 (en) 2015-07-31 2017-02-02 Samsung Electronics Co., Ltd. Stack semiconductor package structure and method of manufacturing the same
KR102372349B1 (ko) * 2015-08-26 2022-03-11 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR102357937B1 (ko) * 2015-08-26 2022-02-04 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR20170099046A (ko) 2016-02-23 2017-08-31 삼성전자주식회사 반도체 패키지
KR101888743B1 (ko) 2016-07-28 2018-08-14 연세대학교 산학협력단 다공성 그래핀 및 탄소질을 포함하는 복합체
KR20180064734A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140252656A1 (en) 2013-03-08 2014-09-11 Jong-Joo Lee Semiconductor package

Also Published As

Publication number Publication date
US20190237431A1 (en) 2019-08-01
US10930618B2 (en) 2021-02-23
KR20190093377A (ko) 2019-08-09
KR102578797B1 (ko) 2023-09-18
CN110112113A (zh) 2019-08-09
CN110112113B (zh) 2023-10-13
US20210183818A1 (en) 2021-06-17
US11916042B2 (en) 2024-02-27
DE102018132662A1 (de) 2019-08-01

Similar Documents

Publication Publication Date Title
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE19781846B4 (de) Schaltungsgehäuse, insbesondere Flip-Chip- oder C4-Gehäuse mit Stromversorgungs- und Masseebenen
DE102009030524B4 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chips
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE102004004880B4 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen sowie integrierter Schaltungschip und integriertes Schaltungsgehäuse
DE102004012595A1 (de) Interposer, Interposer-Package und diese verwendende Vorrichtung
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE10250538A1 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102006009561A1 (de) Stapel aus Chips mit einer flexiblen Verbindung
EP1467407A1 (de) Leistungshalbleitermodul
DE102004001829A1 (de) Halbleitervorrichtung
DE112013000419T5 (de) System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat
DE10339770A1 (de) FBGA-Anordnung
EP1614158A2 (de) Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
DE10142119A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10138958A1 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE102014016319B4 (de) Package und verfahren zum konfigurieren eines packages für eine integrierte schaltung (ic)
DE112005000438B4 (de) Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen
DE102018132662B4 (de) Halbleitergehäuse
DE60308682T2 (de) Tragbarer silizium chip
DE19781978B4 (de) Gehäuse für eine integrierte Schaltung und Verfahren zu dessen Herstellung
DE10334426A1 (de) Halbleitervorrichtung
DE2415047C3 (de)
DE102018116563A1 (de) Leiterplatten mit verkrümmungsfesten formteilabschnitten und zugehörige halbleiterpackages und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final