DE60308682T2 - Tragbarer silizium chip - Google Patents

Tragbarer silizium chip Download PDF

Info

Publication number
DE60308682T2
DE60308682T2 DE60308682T DE60308682T DE60308682T2 DE 60308682 T2 DE60308682 T2 DE 60308682T2 DE 60308682 T DE60308682 T DE 60308682T DE 60308682 T DE60308682 T DE 60308682T DE 60308682 T2 DE60308682 T2 DE 60308682T2
Authority
DE
Germany
Prior art keywords
semiconductor chip
semiconductor
opening
conductive
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60308682T
Other languages
English (en)
Other versions
DE60308682D1 (de
Inventor
George Briarcliff Manor MARMAROPOULOS
Clive Briarcliff Manor VAN HEERDEN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE60308682D1 publication Critical patent/DE60308682D1/de
Application granted granted Critical
Publication of DE60308682T2 publication Critical patent/DE60308682T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • AHUMAN NECESSITIES
    • A41WEARING APPAREL
    • A41DOUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
    • A41D1/00Garments
    • A41D1/002Garments adapted to accommodate electronic equipment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

  • ALLGEMEINER STAND DER TECHNIK
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleiter-Chipeinheit und insbesondere die Verpackung eines Halbleiters und einer integrierten Schaltung, welche an einem Stoff befestigt werden kann.
  • 2. Beschreibung des Standes der Technik
  • Während es einen steigenden Bedarf nach schneller arbeitenden Halbleiterchips und integrierten Schaltungen (ICs) gibt, gibt es auch einen Bedarf für einen Halbleiterchip, welcher in einem kleineren Format verpackt ist, um eine höhere Einbaudichte zu erreichen. Daher werden kleiner verpackte Halbleiterchips mit weniger starren, dünneren Außenanschlüssen mit kleinerem Abstand hergestellt. Eine negative Folge von Halbleiterchips mit weniger starren, dünneren Außenanschlüssen mit kleinerem Abstand ist es, dass die Anschlüsse weniger robust sind und für Test- und Verknüpfungszwecke eine höhere Justierungsgenauigkeit erforderlich machen.
  • Ein Halbleitergehäuse mit flexiblen Außenanschlüssen wird in der Internationalen Patentanmeldung WO 01/30123 beschrieben. Das Gehäuse umfasst eine IC mit einer Reihe von Bondinseln nach außen. Die Bondinseln nach außen sind unter Verwendung feiner Drahtleiter wie z.B. Gold mit Stichleitungen auf dem Gehäuse verbunden. Die Stichleitungen sind mit den flexiblen Anschlüssen verbunden, die aus dem Gehäuse herausragen, und die flexiblen Anschlüsse können mit flexiblen Leitern verbunden werden, die in ein Textil genäht sind.
  • In 1 ist ein herkömmlicher Halbleiterchip 100 dargestellt, welcher einen Anschlusskamm zur Aufnahme eines Halbleiterplättchens 105 und eine Vielzahl von metallischen Anschlüssen mit einem inneren Anschlussteil 110 und einem äußeren Anschlussteil 115 enthält. Das Halbleiterplättchen 105 weist eine Vielzahl von Bondinseln (nicht dargestellt) auf, von denen jede durch einen internen Bonddraht 120 elektrisch mit einem der inneren Anschlussteile der Vielzahl von Anschlüssen verbunden ist. Jeder äußere Anschlussteil 115 der Vielzahl von Anschlüssen entspricht einem Stift eines Halbleiterchips 100 und ist für die Verknüpfung des Halbleiterchips 100 mit einer externen Schaltung vorgesehen. Das Halbleiterplättchen 105, die inneren Anschlussteile 110 und der interne Bonddraht 120 sind in einer Isolationskapsel 125 eingeschlossen, während die äußeren Anschlussteile 115 extern von der Isolationskapsel 125 angeordnet sind. Die Kapsel 125 ist typischerweise aus einem isolierenden Kunststoff oder Epoxid hergestellt.
  • US-Patentschrift 6,404,611 offenbart ein Einzelchip-IC-Modul, welches einen IC-Chip in einem Gehäuse umfasst. Der IC-Chip weist Kontaktstellen auf, die über Strombahnen mit elektrisch leitfähigen Verbindern elektrisch verbunden sind. Die elektrisch leitfähigen Verbinder befinden sich in Kontaktlöchern, die durch das Gehäuse hindurchführen. Ausgangsklemmen in Form von Stiften, die länger sind als die Tiefe der Kontaktlöcher, sind in den Kontaktlöchern befestigt, wodurch ein elektrischer Kontakt mit den elektrisch leitfähigen Verbindern hergestellt wird. Der externe Teil der Stifte steht in Kontakt mit einer Leiterplatte.
  • US-Patentschrift 6,137,163 offenbart ein stapelbares Halbleitergehäuse zur Bildung eines hochintegrierten Halbleitermoduls in einem begrenzten Bereich. Das Gehäuse umfasst einen nicht leitfähigen Substrat-Hauptkörper mit einer Vertiefung für einen Halbleiterchip und eine Vielzahl von Kontaktlöchern, die durch den Substratkörper hindurch führen. Die Kontaktstellen des Halbleiterchips sind mit Drahtleitern verbunden, wobei das andere Ende der Drahtleiter in den Kontaktlöchern frei liegt. Mehrere Gehäuse können gestapelt werden, wobei ihre Kontaktlöcher ausgerichtet sind, und ein leitfähiges metallisches Material, wie z.B. ein Lötmittel, kann verwendet werden, um die Kontaktlöcher zu füllen. Dann werden leitfähige externe Anschlüsse wie z.B. Lötkugeln an dem leitfähigen metallischen Material befestigt.
  • Metallische leitfähige externe Anschlüsse, wie jene, die in 1, in der oben beschriebenen US-Patentschrift 6,404,611 und in der oben beschriebenen US-Patentschrift 6,137,163 dargestellt sind, sind für die Bereitstellung herkömmlicher elektrischer Verbindungen geeignet, wenn sie also mit einer anderen starren metallischen (also leitfähigen) Fläche verknüpft werden. Jedoch werden Halbleiterchips, teilweise aufgrund einer Steigerung der Leistung und einer Verringerung der Größe und der Herstellungskosten für Halbleiterchips, in eine zunehmende Vielfalt von Anwendungen eingebaut. Um sie für einige Anwendungen geeignet zu machen, besteht ein steigender Bedarf für ein System, um Halbleiterchips und -einheiten einfach auf einer weniger als starren Einbaufläche zu montieren. Ein Beispiel für eine Anwendung, bei welcher die Einbaufläche für den Chip nicht starr ist, ist ein Halbleiterchip oder eine IC, die in den Stoff eines Bekleidungsgegenstandes eingebaut werden.
  • Somit besteht ein Bedarf für ein Verfahren und System zur Bereitstellung eines Halbleiters oder einer IC, welche ein Gehäuse aufweisen, das einfach an einer variablen Fläche, wie z.B. einem Stoffbekleidungsgegenstand, befestigt werden kann.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Es ist eine Aufgabe der Lehren der vorliegenden Erfindung, einen Halbleiterchip bereitzustellen, welcher eine Befestigung an einer variablen Fläche ermöglicht.
  • Es ist eine weitere Aufgabe der Lehren der vorliegenden Erfindung, einen Halbleiter bereitzustellen, welcher einen Gehäusekörper aufweist, der eine Öffnung durch ihn hindurch enthält.
  • Gemäß den Lehren der vorliegenden Erfindung wird ein Verfahren, eine Vorrichtung und ein Speichermedium zur Bereitstellung eines Halbleiterchip-Gehäuses bereitgestellt, das ein Halbleiterplättchen enthält, einen isolierenden Gehäusekörper, der das Halbleiterplättchen einschließt, und eine Öffnung, die sich durch gegenüberliegende Seiten hindurch und zwischen diesen erstreckt, wobei mindestens ein Teil einer inneren Fläche der Öffnung elektrisch mit dem Halbleiterplättchen verbunden ist, und wobei das Halbleiterchip-Gehäuse durch einen leitfähigen Faden, welcher sich in der Öffnung befindet, mit einer externen Einheit oder Schaltung verknüpft ist.
  • Die obigen und andere Aufgaben, Vorteile und Nutzen der vorliegenden Erfindung sind durch Bezugnahme auf die folgende detaillierte Beschreibung und die beigefügten Zeichnungen zu verstehen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die oben ausgeführten und andere Merkmale der Lehren der vorliegenden Erfindung werden in der folgenden detaillierten Beschreibung der Erfindung besser verdeutlicht, wenn sie in Verbindung mit den beigefügten Zeichnungen gelesen wird, wobei:
  • 1 eine beispielhafte Darstellung einer Halbleiterchip-Konfiguration des Standes der Technik ist;
  • 2A eine beispielhafte Draufsicht-Darstellung eines Halbleiterchip-Gehäuses gemäß den Lehren der vorliegenden Erfindung ist;
  • 2B eine beispielhafte Querschnittsansicht des Halbleiterchip-Gehäuses der 2A ist; und
  • 3 eine beispielhafte Darstellung eines Halbleiterchips ist, der gemäß den Lehren der vorliegenden Erfindung in einen Stoffbekleidungsgegenstand eingebaut ist.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • In den Figuren, insbesondere in 2A und 2B, ist eine beispielhafte Darstellung eines Halbleiterchip-Gehäuses 200 gemäß den Lehren der vorliegenden Erfindung abgebildet. Man beachte, dass bestimmte Erscheinungsformen des Halbleiterchip-Gehäuses 200 in gestrichelten Linien dargestellt sind, um zu zeigen, dass sie nicht sichtbar sind, da sie vorzugsweise im Gehäusekörper 225 eingeschlossen sind.
  • In einer Erscheinungsform der vorliegenden Erfindung enthält das Halbleiterchip-Gehäuse 200 ein Halbleiterplättchen 205. Das Halbleiterplättchen 205 kann, wenn überhaupt, an dem Gehäusekörper 225 mit einem Klebeband, einer Klebemasse oder durch irgendein anderes geeignetes Verfahren, welches bei der Herstellung eines Halbleiterchips angewendet wird, befestigt sein. Der Gehäusekörper 225 umschließt das Halbleiterplättchen 205. Der Gehäusekörper 225 ist vorzugsweise aus einem isolierenden Material wie z.B. einem Epoxid oder Kunststoff hergestellt. Wie der Fachmann erkennen sollte, kann das genaue Material, welches zur Bildung des Gehäusekörpers 225 verwendet wird, entsprechend dem Herstellungsverfahren und der beabsichtigten Anwendung des Halbleiterchip-Gehäuses 200 variiert werden.
  • Das Halbleiterplättchen 205 kann eine einzelne abgetrennte Einheit enthalten, wie zum Beispiel einen bipolaren Transistor, einen FET und eine Diode. Der Halbleiterchip 205 kann auch eine IC verwirklichen, wie zum Beispiel, aber nicht darauf beschränkt, einen Verstärker, einen Filter, eine Kontrolleinheit, einen Sensor, ein Funkgerät und ein Telefon. Die einzelne Komponente oder IC, die von dem Halbleiter 205 verwirklicht wird, kann alle Halbleitereinheiten und ICs umfassen, die geeignet und mit den Lehren der vorliegenden Erfindung anwendbar sind.
  • Der Halbleiterchip 200 enthält mindestens eine Öffnung 220 im Gehäusekörper 225. Die Öffnung 220 erstreckt sich durch den Gehäusekörper 225 hindurch, wobei sie sich zwischen gegenüberliegenden Seiten des Gehäusekörpers 225 erstreckt und an diesen endet. Dieser Aspekt der vorliegenden Erfindung ist am einfachsten unter Bezugnahme auf 2B zu erkennen, in welcher eine Querschnittsansicht des Halbleiterchip-Gehäuses 200 dargestellt ist.
  • In einer Erscheinungsform der vorliegenden Erfindung ist mindestens ein Teil der Öffnung 220 elektrisch mit dem Halbleiterplättchen 205 verbunden. In dem Ausführungsbeispiel der 2A und 2B verbindet ein Bonddraht 215 einen leitfähigen Teil einer inneren Fläche der Öffnung 220 mit dem Halbleiterplättchen 205. Das leitfähige Element 235 erleichtert die elektrische Verbindung der Öffnung 220 und des Halbleiterplättchens 205. Das leitfähige Element 235 befindet sich zumindest auf einem Teil einer inneren Fläche der Öffnung 220. Bei dem leitfähigen Element 235 kann es sich z.B. um eine leitfähige Beschichtung, eine leitfähige Steckverbindung und eine leitfähige Grenzfläche handeln.
  • Die Bondinsel 230 stellt einen elektrischen Verbindungspunkt zu dem Halbleiterplättchen 205 bereit. Die Bondinsel 230 stellt somit einen elektrischen Verbindungspunkt für ein Ende des Bonddrahtes 215 bereit, dessen anderes Ende mit dem leitfähigen Element 235 verbunden ist. Der Fachmann wird erkennen, dass die Bondinsel 230 über irgendeines der bekannten und anwendbaren Halbleiter-Herstellungsverfahren gebildet werden kann.
  • Es versteht sich, dass sich das leitfähige Element 235 über die gesamte Höhe der Öffnung 220 erstrecken kann, also von einer Seite des Gehäusekörpers 225 zu der gegenüberliegenden Seite des Gehäusekörpers 225. Das leitfähige Element 235 kann mehrere leitfähige Komponenten enthalten, von denen jede in der Nähe der Endöffnungen der Öffnung 220 angeordnet ist.
  • In einer Erscheinungsform der vorliegenden Erfindung befindet/-n sich das/die leitfähige(n) Element(e) 235 des Halbleiterchip-Gehäuses 200 nicht an einer äußeren Fläche des Halbleiterchip-Gehäuses 200. Das heißt, die Verbindungspunkte oder -anschlüsse des Halbleiterchip-Gehäuses 200 sind vorzugsweise weder an der äußeren Fläche des Gehäusekörpers 225 angeordnet, noch erstrecken sie sich von dort. Demgemäß gibt es keine Anschlüsse außerhalb des Gehäusekörpers 225, welche verbogen und/oder zerbrochen werden können.
  • In einer Erscheinungsform der vorliegenden Erfindung steht die leitfähige Beschichtung, die leitfähige Steckverbindung, die leitfähige Grenzfläche oder der andere anwendbare Leiter, welche das leitfähige Element 235 bilden, mit einem Leiter, der sich in der Öffnung 220 befindet, in Kontakt. Auf diese Weise werden ein Leiter, der sich außerhalb des Halbleiterchip-Gehäuses 200 in der Öffnung 220 befindet, und das mit diesem in Kontakt stehende leitfähige Element 235 elektrisch mit dem Halbleiterplättchen 205 verbunden.
  • In einer anderen Erscheinungsform der vorliegenden Erfindung weist das Halbleiterchip-Gehäuse 200 eine Vielzahl von Öffnungen 220 auf, wobei mehr als eine der Vielzahl von Öffnungen elektrisch zusammengekoppelt sind, um einen gemeinsamen Verbindungspunkt zu dem Halbleiterplättchen 205 zu bilden. Wie in 2A zu sehen ist, sind zwei Öffnungen 220 (also ein Paar) über eine leitende Steckverbindung 210 miteinander verbunden. Somit dient jede der Öffnungen 220, welche ein Paar verbundener Öffnungen bilden, als ein gemeinsamer Verbindungspunkt. Diese Erscheinungsform der Lehren der vorliegenden Erfindung bietet eine Flexibilität der Verwendung und eine Anwendung auf das Halbleiterchip-Gehäuse 200.
  • Es versteht sich, dass die Verbindung der Öffnungen 220 andere Verbindungsmuster als die in 2A und 2B dargestellten aufweisen kann. Die dargestellten Orte, die Konfiguration, die Anzahl der Öffnungen, die Verbindungen zwischen den Öffnungen 220 und dem Halbleiterplättchen 205 sind für die Lehren der vorliegenden Erfindung beispielhaft und nicht beschränkend. Die Verbindungen der Öffnungen 220, die in 2A dargestellt sind, zeigen zum Beispiel ein beispielhaftes und knappes Verbindungsmuster, welches für Veranschaulichungszwecke und für das Verständnis der vorliegenden Erfindung vereinfacht ist.
  • In 3 ist ein beispielhaftes Halbleiterchip-Gehäuse 305 dargestellt, welches gemäß den Lehren der vorliegenden Erfindung in einen, entweder synthetischen oder natürlichen, Stoffbekleidungsgegenstand eingebaut ist. Wie dargestellt, ist das Halbleiterchip-Gehäuse 305 an dem Bekleidungsgegenstand, nämlich dem Hemd 300, befestigt. Mittels Öffnungen 310, welche sich in einer ähnlichen Weise wie der oben mit Bezug auf 2A und 2B erörterten durch den Halbleiterchip-Gehäusekörper 315 hindurch erstrecken, kann das Halbleiterchip-Gehäuse 305 an dem Hemd 300 befestigt werden. Die Methoden und Verfahren zur Befestigung des Halbleiterchip-Gehäuses 305 an dem Hemd 300 können somit sowohl manuelle als auch automatische Verfahren umfassen, die bei der Herstellung und Zusammensetzung von Bekleidung angewendet werden.
  • Das Halbleiterchip-Gehäuse 305 kann mit Schaltungen und Einheiten verbunden werden, die an einem Bekleidungsgegenstand befestigt und darin integriert sind. Zum Beispiel kann das Halbleiterchip-Gehäuse 305 unter Verwendung eines leitfähigen Fadens an dem Hemd befestigt werden. Der leitfähige Faden kann in das Hemd 300 eingewoben werden, um das Halbleiterchip-Gehäuse 305 mit leitfähigen Faserbahnen 320 zu verbinden. Leitfähige Faserbahnen 320 werden vorzugsweise in den Stoff des Hemdes 300 integriert, um eine Signalleitung von dem Halbleiterchip-Gehäuse 305 zu anderen Halbleiterchip-Gehäusen, Schaltungen und Einheiten bereitzustellen. Demgemäß kann das Halbleiterchip-Gehäuse 305 in einen Bekleidungsgegenstand eingebaut und mit darin integrierten Schaltungen und Einheiten verbunden werden.
  • In einer Erscheinungsform der Lehren der vorliegenden Erfindung wird ein Verfahren zur Verpackung eines Halbleiterchips gemäß der vorliegenden Erfindung bereitgestellt. Das Verfahren zur Verpackung des Halbleiterchip-Gehäuses kann die Schritte des Befestigens eines Halbleiterplättchens an einem isolierenden Gehäusekörper, des Bildens mindestens einer Öffnung, welche durch gegenüberliegende Seiten des Gehäusekörpers und zwischen diesen hindurchführt, das elektrische Verbinden mindestens eines Teils einer inneren Fläche der Öffnung mit dem Halbleiterplättchen und das Einschließen des Halbleiterplättchens in dem Gehäusekörper umfassen. Andere Schritte, die angewendet werden können, sind zum Beispiel das Anbringen einer Bondinsel in Verbindung mit dem Halbleiterplättchen, das elektrische Verbinden eines Teils der inneren Fläche der Öffnung mit der Bondinsel und das elektrische Verbinden des Halbleiterchip-Gehäuses mit einer externen Einheit oder Schaltung durch einen leitfähigen Faden.
  • Der Fachmann sollte erkennen, dass die Systemumgebung, also ein Bekleidungsgegenstand, Halbleiterplättchen 205, 305, Öffnung 220, 310 und andere Erscheinungsformen der Lehren der vorliegenden Erfindung lediglich Beispiele für Verwirklichungen sind, die für das Halbleiterchip-Gehäuse der Lehren der vorliegenden Erfindung geeignet sind, und somit den Umfang oder die Vielfalt der Anwendungen, in welchen die vorliegende Erfindung geeigneterweise verwirklicht werden kann, nicht begrenzen. Daher sollte es sich verstehen, dass die vorstehende Beschreibung nur beispielhaft für eine Verwirklichung der Lehren der vorliegenden Erfindung ist. Der Fachmann kann sich verschiedene Alternativen und Modifikationen ausdenken, ohne die Erfindung zu verlassen. Zum Beispiel kann das Halbleiterchip-Gehäuse 200 wie oben erörtert bereitgestellt werden und an einer anderen variablen Fläche als Textilstoff, wie z.B. Papier und Karton, befestigt und darin eingebaut werden.
  • Demgemäß soll die vorliegende Erfindung all solche Alternativen, Modifikationen und Abweichungen abdecken, welche in den Umfang der beigefügten Patentansprüche fallen.

Claims (14)

  1. Halbleiterchip-Gehäuse (200, 305), umfassend: ein Halbleiterplättchen (205); einen isolierenden Gehäusekörper (225), welcher das Halbleiterplättchen einschließt; und eine Öffnung (220, 310), welche sich durch gegenüberliegende Seiten des Gehäusekörpers hindurch erstreckt, wobei zumindest ein Teil (235) einer inneren Fläche der Öffnung mit dem Halbleiterplättchen elektrisch verbunden ist, dadurch gekennzeichnet, dass das Halbleiterchip-Gehäuse durch einen leitfähigen Faden (320), welcher sich in der Öffnung befindet, mit einer externen Einheit oder Schaltung verbunden ist.
  2. Halbleiterchip-Gehäuse nach Anspruch 1, wobei das Halbleiterplättchen eine leitfähige Bondinsel (230) in Verbindung mit dem Halbleiterplättchen umfasst.
  3. Halbleiterchip-Gehäuse nach Anspruch 1, welche einen Bonddraht (215) umfasst, der den Teil der inneren Fläche der Öffnung elektrisch mit dem Halbleiterplättchen verbindet.
  4. Halbleiterchip-Gehäuse nach Anspruch 1, welche eine elektrisch leitende Steckverbindung (210) zwischen mindestens zwei der Öffnungen umfasst.
  5. Halbleiterchip-Gehäuse nach Anspruch 4, wobei die mindestens zwei Öffnungen einen gemeinsamen elektrischen Kontakt für das Halbleiterchip-Gehäuse umfassen.
  6. Halbleiterchip-Gehäuse nach Anspruch 1, wobei der Halbleiterchip eine integrierte Schaltung umfasst.
  7. Halbleiterchip-Gehäuse nach Anspruch 1, wobei sich keine elektrischen Verbindungspunkte an einer äußeren Fläche des Gehäusekörpers befinden.
  8. Verfahren zum Verpacken eines Halbleiterchips (205) und zum elektrischen Verbinden des Halbleiterchip-Gehäuses (200, 305) mit einer externen Einheit oder Schaltung durch einen leitfähigen Faden (320), wobei das Verfahren das Folgende umfasst: Befestigen eines Halbleiterplättchens an einem isolierenden Gehäusekörper (225); Bilden einer Öffnung (220, 310), welche durch gegenüberliegende Seiten des Gehäusekörpers und zwischen diesen hindurchführt; Elektrisches Verbinden mindestens eines Teils (235) einer inneren Fläche der Öffnung mit dem Halbleiterplättchen; Einschließen des Halbleiterplättchens in dem Gehäusekörper; gekennzeichnet durch das Anordnen eines leitfähigen Fadens in der Öffnung, welcher mit einer externen Einheit oder Schaltung verbunden ist.
  9. Verfahren nach Anspruch 8, umfassend das Bilden einer Vielzahl von Öffnungen in der Gehäusehülle.
  10. Verfahren nach Anspruch 8, umfassend das Anordnen einer Bondinsel (230) in Verbindung mit dem Halbleiterplättchen.
  11. Verfahren nach Anspruch 10, umfassend das elektrische Verbinden des Teils der inneren Fläche der Öffnung mit der Bondinsel.
  12. Verfahren nach Anspruch 8, umfassend das elektrische Verbinden von mindestens zwei der Öffnungen.
  13. Verfahren nach Anspruch 8, wobei der Halbleiterchip eine integrierte Schaltung umfasst.
  14. Verfahren nach Anspruch 8, wobei sich keine elektrischen Verbindungspunkte an einer äußeren Fläche des Gehäusekörpers befinden.
DE60308682T 2002-06-28 2003-06-06 Tragbarer silizium chip Expired - Lifetime DE60308682T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US184510 2002-06-28
US10/184,510 US6646336B1 (en) 2002-06-28 2002-06-28 Wearable silicon chip
PCT/IB2003/002557 WO2004003999A1 (en) 2002-06-28 2003-06-06 Wearable silicon chip

Publications (2)

Publication Number Publication Date
DE60308682D1 DE60308682D1 (de) 2006-11-09
DE60308682T2 true DE60308682T2 (de) 2007-08-30

Family

ID=29400894

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60308682T Expired - Lifetime DE60308682T2 (de) 2002-06-28 2003-06-06 Tragbarer silizium chip

Country Status (9)

Country Link
US (1) US6646336B1 (de)
EP (1) EP1520296B1 (de)
JP (1) JP4704749B2 (de)
KR (1) KR100992001B1 (de)
CN (1) CN100511654C (de)
AT (1) ATE341100T1 (de)
AU (1) AU2003236971A1 (de)
DE (1) DE60308682T2 (de)
WO (1) WO2004003999A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2905518B1 (fr) * 2006-08-29 2008-12-26 Commissariat Energie Atomique Puce microelectronique a faces laterales munies de rainures et procede de fabrication
JP5519217B2 (ja) * 2009-08-31 2014-06-11 帝人デュポンフィルム株式会社 偏光子支持基材用フィルム
WO2012145865A1 (zh) * 2011-04-29 2012-11-01 Yang Chang-Ming 布料电子化的产品及方法
US10970613B1 (en) 2019-09-18 2021-04-06 Sensormatic Electronics, LLC Systems and methods for providing tags adapted to be incorporated with or in items
US11443160B2 (en) 2019-09-18 2022-09-13 Sensormatic Electronics, LLC Systems and methods for laser tuning and attaching RFID tags to products
US11055588B2 (en) 2019-11-27 2021-07-06 Sensormatic Electronics, LLC Flexible water-resistant sensor tag
GB2593479B (en) * 2020-03-24 2024-04-03 Prevayl Innovations Ltd Article with semiconductor package and method
GB2589568A (en) 2019-11-28 2021-06-09 Prevayl Ltd Sensor device, system and wearable article
US11694057B2 (en) 2020-01-03 2023-07-04 Sensormatic Electronics, LLC RFID tag and method of making same
US11755874B2 (en) 2021-03-03 2023-09-12 Sensormatic Electronics, LLC Methods and systems for heat applied sensor tag
US11869324B2 (en) 2021-12-23 2024-01-09 Sensormatic Electronics, LLC Securing a security tag into an article

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3414666A (en) * 1963-10-14 1968-12-03 Electromechanical Devices Inc Weaved electronic equipment
JPH01191455A (ja) * 1988-01-27 1989-08-01 Hitachi Ltd 半導体装置
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
CA2162581C (en) * 1993-05-28 1999-08-24 Andrew R. Ferber Light, audio and current related assemblies, attachments and devices with conductive compositions
US5592408A (en) * 1994-01-03 1997-01-07 Security People, Inc. Identification card and access control device
JPH08139258A (ja) * 1994-11-08 1996-05-31 Hitachi Ltd 半導体装置
JPH09232467A (ja) * 1996-02-26 1997-09-05 Matsushita Electric Works Ltd プリント配線板の製造方法
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP2001506779A (ja) * 1996-11-01 2001-05-22 ヴィーア・インコーポレイテッド 可撓性のある着用可能なコンピュータシステム
KR100280398B1 (ko) 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
IT1304379B1 (it) * 1998-09-08 2001-03-15 Renato Guerra Giacca o tuta sportiva o da lavoro od indumento in genere dotata disegnaletica luminosa intermittente direzionale.
US6393745B1 (en) * 1998-09-24 2002-05-28 Emiko Miki Display media back pack and method of visual display
RU2134465C1 (ru) * 1998-12-08 1999-08-10 Таран Александр Иванович Однокристальный модуль ис
EP1224848A1 (de) * 1999-10-18 2002-07-24 Massachusetts Institute Of Technology Flexible elektronische schaltung und verfahren zu deren herstellung
JP3471690B2 (ja) * 1999-12-16 2003-12-02 沖電気工業株式会社 半導体素子の実装方法
JP3723565B2 (ja) * 2003-10-21 2005-12-07 広瀬 秀男 電子衣料

Also Published As

Publication number Publication date
JP2005531925A (ja) 2005-10-20
CN1666333A (zh) 2005-09-07
KR20050024423A (ko) 2005-03-10
KR100992001B1 (ko) 2010-11-04
EP1520296B1 (de) 2006-09-27
US6646336B1 (en) 2003-11-11
DE60308682D1 (de) 2006-11-09
WO2004003999A1 (en) 2004-01-08
AU2003236971A1 (en) 2004-01-19
CN100511654C (zh) 2009-07-08
ATE341100T1 (de) 2006-10-15
JP4704749B2 (ja) 2011-06-22
EP1520296A1 (de) 2005-04-06

Similar Documents

Publication Publication Date Title
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE102007019809B4 (de) Gehäuste Schaltung mit einem wärmeableitenden Leitungsrahmen und Verfahren zum Häusen einer integrierten Schaltung
DE102007037798A1 (de) Anordnung von Halbleiterchips mit integrierter Schaltung und Verfahren zum Fertigen derselben
DE10147955A1 (de) Halbleitervorrichtung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE4301915A1 (de) Mehrfachchip-Halbleitervorrichtung
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102004012595A1 (de) Interposer, Interposer-Package und diese verwendende Vorrichtung
DE60308682T2 (de) Tragbarer silizium chip
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE10238781A1 (de) Halbleitervorrichtung
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
DE10153666A1 (de) Kontaktanordnung mit hoher Dichte
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE102018200633B4 (de) Magnetische Abschirmungsgehäusestruktur für eine MRAM-Vorrichtung und Verfahren zum Herstellen selbiger
DE112005000438T5 (de) Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen
DE102013103351A1 (de) Elektronikmodul
DE10334426A1 (de) Halbleitervorrichtung
DE102007050433A1 (de) Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls

Legal Events

Date Code Title Description
8364 No opposition during term of opposition