DE10301510B4 - Verfahren zur Herstellung eines Verkleinerten Chippakets - Google Patents

Verfahren zur Herstellung eines Verkleinerten Chippakets Download PDF

Info

Publication number
DE10301510B4
DE10301510B4 DE10301510A DE10301510A DE10301510B4 DE 10301510 B4 DE10301510 B4 DE 10301510B4 DE 10301510 A DE10301510 A DE 10301510A DE 10301510 A DE10301510 A DE 10301510A DE 10301510 B4 DE10301510 B4 DE 10301510B4
Authority
DE
Germany
Prior art keywords
wafer
conductive layers
chip package
producing
reduced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10301510A
Other languages
English (en)
Other versions
DE10301510A1 (de
Inventor
Joon Ho Yoon
Yong Chil Suwon Choi
Suk Su Changwon Bae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of DE10301510A1 publication Critical patent/DE10301510A1/de
Application granted granted Critical
Publication of DE10301510B4 publication Critical patent/DE10301510B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/0091Housing specially adapted for small components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/85051Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Verfahren zur Herstellung eines verkleinerten Chippakets, umfassend die folgenden Schritte:
(i) Herstellen eines Wafers mit einer Mehrzahl von Chips, wobei jeder Chip einen Anschluss auf allen seinen oberen und unteren Flächen umfasst,
(ii) Ausbilden von ersten und zweiten leitfähigen Schichten, jeweils ausgebildet auf den oberen und den unteren Flächen des Wafers;
Ausbilden von Passivierungsschichten, die jeweils auf den ersten und den zweiten leitfähigen Schichten ausgebildet werden;
(iii) erstes Zerteilen des Wafers in Chippakete, sodass eine Seitenfläche des verkleinerten Chippakets ausgebildet wird;
(iv) Ausbilden von Elektrodenflächen auf Seitenflächen der ersten und der zweiten leitfähigen Schichten; wobei die Seitenflächen, die auf der Seitenfläche des Chippakets ausgebildet sind, durch das erste Zerteilen des Wafers in Chippakete erhalten werden;
(v) zweites Zerteilen der Chippakete in würfelförmige Paketeinheiten, wobei jede Paketeinheit einen Chip umfasst; und
(vi) Ausbilden von Passivierungsschichten auf Seitenflächen der ersten und der zweiten leitfähigen Schichten;...

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines verkleinerten Chippakets und insbesondere eines verkleinerten Chippakets, das miniaturisiert ist und leichter hergestellt werden kann durch Ausbilden von leitenden bzw. leitfähigen Schichten auf beiden Oberflächen eines Chips und durch Ausbilden von Elektrodenoberflächen auf den Seitenflächen der leitfähigen Schichten.
  • Beschreibung des Standes der Technik
  • Im Allgemeinen sind Halbleiterbauteile wie Dioden gepackt und diese gepackten Bauteile werden dann auf einer gedruckten Leiterplatte oder Platine befestigt. Der Aufbau ist dabei derart, dass das Paket die Anschlüsse des Halbleiterbauteils einfach mit entsprechenden Leitungsanschlüssen der gedruckten Leiterplatte verbindet und es dient dazu, das Halbleiterbauteil vor äußeren Spannungen zu schützen, wodurch die Zuverlässigkeit des Chippakets verbessert wird.
  • Um dem in jüngster Zeit aufgekommenen Trend der Miniaturisierung von Halbleiterprodukten zu entsprechen, sind auch Halbleiterchippakete miniaturisiert worden. Daher wurde ein verkleinertes Chippaket bzw. ein Chippaket in einem verringerten Maßstab eingeführt, das in dieser Anmeldung auch einfach als Chippaket bezeichnet wird.
  • 1 ist eine schematische geschnittene Ansicht eines herkömmlichen verkleinerten Chippakets. Bei der Struktur des verkleinerten Chippakets 10 von 1 wird ein keramisches Substrat 1 verwendet, dabei handelt es sich um ein Diodenpaket mit zwei Anschlüssen.
  • Bezug nehmend auf 1 sind auf dem keramischen Substrat 1 zwei Durchgangslöcher, nämlich ein erstes Durchgangsloch 2a und ein zweites Durchgangsloch 2b ausgebildet. Die ersten und zweiten Durchgangslöcher 2a und 2b sind mit einem leitenden bzw. leitfähigen Material gefüllt, sodass sie die obere Fläche des Substrats 1 elektrisch mit der unteren Fläche des Substrats 1 verbinden. Eine erste und eine zweite obere leitende Fläche 3a und 3b sind auf den oberen Flächen des ersten bzw. des zweiten Durchgangslochs 2a und 2b ausgebildet. Eine erste und eine zweite untere leitende Fläche 4a und 4b sind auf den unteren Flächen der ersten bzw. zweiten Durchgangslöcher 2a und 2b ausgebildet. Die zweite obere leitende Fläche 3b ist direkt mit einem Anschluss verbunden, der auf der unteren Fläche der Diode 5 ausgebildet ist, dabei handelt es sich um eine Befestigungsfläche der Diode 5 auf einer gedruckten Leiterplatte, und die erste obere leitende Fläche 3a ist durch einen Draht 7 mit dem anderen Anschluss verbunden, der auf der oberen Fläche der Diode 5 ausgebildet ist. Ein Formteil 9, bei dem ein herkömmliches Harz benutzt worden ist, wird auf der oberen Fläche des keramischen Substrats 1 einschließlich der Diode 5 ausgebildet, um die Diode 5 vor äußeren Spannungen zu schützen. Dadurch wird die Herstellung des Chippakets 10 abgeschlossen.
  • 2 ist eine geschnittene Ansicht einer herkömmlichen verkleinerten Chippaketanordnung, bei der das verkleinerte Chippaket auf der gedruckten Leiterplatte befestigt ist.
  • Wie in 2 gezeigt ist, ist das hergestellte Diodenpaket 10 auf der gedruckten Leiterplatte 20 durch Aufschmelzlöten befestigt. Das heißt, das Diodenpaket 10 wird auf der gedruckten Leiterplatte 20 befestigt durch Platzieren der unteren leitenden Flächen 4a und 4b des Pakets 10 auf den entsprechenden Leiterbahnanschlüssen der gedruckten Leiterplatte 20 und indem die unteren leitenden Flächen 4a und 4b mit den Leitungsanschlüssen der gedruckten Leiterplatte 20 anschließend mit Lötzinn 15 verbunden werden.
  • Da die Diode üblicherweise auf jeder ihrer beiden gegenüber liegenden Seiten einen Anschluss hat, wie in den 1 und 2 gezeigt ist, müssen diese An schlüsse mit Drähten verbunden werden. Diese Drähte erfordern jedoch einen großen Raum auf der Oberfläche des Chips, wodurch die Gesamthöhe des Pakets erhöht wird. Da entsprechend der Anzahl der Anschlüsse der Diode wenigstens zwei Durchgangslöcher auf dem keramischen Substrat ausgebildet werden müssen, ist eine Fläche erforderlich, die so groß ist wie der Gesamtdurchmessermesser der Durchgangslöcher. Darüber hinaus müssen die leitenden Flächen voneinander in einem Mindestabstand beabstandet werden, um zu verhindern, dass die leitenden Flächen, die auf den oberen und den unteren Flächen der Durchgangslöcher ausgebildet sind, miteinander in Kontakt kommen. Daher ist das Substrat groß, um die vorgenannten Bedingungen zu erfüllen und die Größe des Substrats stellt eine Begrenzung bei der Miniaturisierung des Chippakets dar.
  • Darüber hinaus ist das keramische Substrat, das bei dem oben beschriebenen Pakte benutzt wird, hochpreisig, wodurch die Herstellungskosten des Chippakets erhöht werden. Zudem erfordert das herkömmliche Herstellungsverfahren des Chippakets die Verfahrensschritte Draht-Bonding, Gießformen und das Verbinden in der Form (Die-Bonding), wodurch die Herstellung sehr kompliziert wird.
  • Dementsprechend besteht Bedarf an einer Packtechnik, die die Größe des Pakets minimieren und den Herstellungsprozess vereinfachen kann.
  • Die japanische Veröffentlichungsschrift JP 11111742 A offenbart ein Diodenpaket, auf dessen Ober- und Unterseite korrespondierend zu den Anschlüssen der Diode leitfähige Schichten aufgebracht sind. Die Seitenflächen der leitfähigen Schichten werden mit passenden Anschlüssen auf einer Leiterplatte verbunden.
  • Ein LED-Chippaket, dessen Anschlussflächen ebenso mit leitfähigen Schichten versehen sind, ist in der JP 11243231 A beschrieben. Auch hier werden die Seitenflächen der Schichten mit der Leiterplatte verbunden, der Chip also seitlich aufgesetzt.
  • EP 1085561 A1 offenbart ein Herstellungsverfahren für ein Chippaket. Dabei wird eine leitfähige Schicht aufgebracht, die eine elektrische Verbindung zwischen ei ner Stelle an der Vorderseite des Chippakets und einem Anschluss an der Rückseite des Chippakets schafft. Daher wird kein Draht mehr zur Verbindung der Leiterplatte gegenüberliegender Anschlüsse des Chippakets mit der Leiterplatte benötigt.
  • Ein weiteres Chippaket, bei dem auf Ober- und Unterseite eine leitfähige Beschichtung angebracht ist und das durch Elektroden an den Seitenflächen mit der Leiterplatte verbunden ist, ist in der US 6 177 719 B1 beschrieben. Darin ist auch ein Verfahren beschrieben, nach dem die Oberseite und die Unterseite des Chips, wo Anschlüsse vorhanden sind, mit einer leitfähigen Beschichtung versehen werden.
  • Zusammenfassung der Erfindung
  • Dementsprechend wurde die vorliegende Erfindung unter Berücksichtigung der obigen Probleme gemacht und es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines verkleinerten Chippakets anzugeben, das miniaturisiert und einfach herzustellen ist, durch Ausbilden von leitenden Schichten auf den oberen und unteren Flächen eines Chips mit Anschlüssen und durch Ausbilden von Elektrodenoberflächen auf Seitenflächen der leitfähigen Schichten, wodurch die Zuverlässigkeit des Pakets verbessert wird.
  • Zur Lösung dieser Aufgabe ist ein Verfahren zur Herstellung eines verkleinerten Chippakets vorgesehen, umfassend die folgenden Schritte: (i) Herstellen eines Wafers mit einer Mehrzahl von Chips, jeder Chip umfasst einen Anschluss auf allen seinen oberen und unteren Flächen; (ii) Ausbilden von ersten und zweiten leitfähigen Schichten, jeweils ausgebildet auf den oberen und den unteren Flächen des Wafers; Ausbilden von Passivierungsschichten, die jeweils auf den ersten und den zweiten leitfähigen Schichten ausgebildet werden; (iii) erstes Zerteilen des Wafers in Chippakete, sodass eine Seitenfläche des verkleinerten Chippakets ausgebildet wird; Ausbilden von Elektrodenflächen auf Seitenflächen der ersten und der zweiten leitfähigen Schichten; die Seitenflächen, die auf der Seitenfläche des Chippakets ausgebildet sind, werden durch das erste Zerteilen des Wafers in Chippakete erhalten; zweites Zerteilen der Chippakete in würfelförmige Paketeinheiten, wobei jede Paketeinheit einen Chip umfasst; und Ausbilden von Passivierungsschichten auf Seitenflächen der ersten und der zweiten leitfähigen Schichten; die Seitenflächen, die auf der Seitenfläche des Chippakets ausgebildet sind, werden durch das zweite Zerteilen des Wafers in würfelförmige Paketeinheiten erhalten.
  • Daneben betrifft die vorliegenden Erfindung ein Verfahren zur Herstellung eines verkleinerten Chippakets, umfassend die folgenden Schritte: (i) Herstellen eines Wafers mit einer Mehrzahl von Chips, jeder Chip umfasst einen Anschluss auf allen seinen oberen und unteren Flächen; (ii) Ausbilden von ersten und zweiten leitfähigen Schichten, jeweils ausgebildet auf den oberen und den unteren Flächen des Wafers; und (iii) erstes Zerteilen des Wafers in Chippakete, sodass eine Seitenfläche des verkleinerten Chippakets ausgebildet wird; Ausbilden von Passivierungsschichten auf Seitenflächen der ersten und der zweiten leitfähigen Schichten; die Seitenflächen, die auf der Seitenfläche des Chippakets ausgebildet sind, werden erhalten durch das erste Zerteilen des Wafers in Chippakete; zweites Zerteilen der Chippakete in würfelförmige Paketeinheiten, wobei jede Paketeinheit einen Chip umfasst; und Ausbilden von Elektrodenflächen auf Seitenflächen der ersten und der zweiten leitfähigen Schichten; die Seitenflächen, die auf der Seitenfläche ausgebildet sind, werden durch das zweite Zerteilen des Wafers in würfelförmige Paketeinheiten erhalten.
  • Kurze Beschreibung der Zeichnungen
  • Die oben genannten und weitere Ziele und weitere Vorteile der vorliegenden Erfindung werden anhand der nachfolgenden Figurenbeschreibung unter Bezugnahme auf die Figuren erläutert, in denen:
  • 1 ist eine schematische geschnittene Ansicht eines herkömmlichen verkleinerten Chippakets;
  • 2 ist eine geschnittene Ansicht einer herkömmlichen verkleinerten Chippaketanordnung, bei der das verkleinerte Chippaket auf einer gedruckten Leiterplatte befestigt ist;
  • 3 ist eine perspektivische Ansicht eines verkleinerten Chippakets;
  • 4 ist eine perspektivische Ansicht einer verkleinerten Chippaketanordnung, bei der ein verkleinertes Chippaket auf einer gedruckten Leiterplatte befestigt ist; und
  • 5a bis 5f sind geschnittene Ansichten und zeigen jeden Verfahrensschritt des erfindungsgemäßen Herstellungsverfahrens für das verkleinerte Chippaket gemäß einem bevorzugten Ausführungsbeispiel.
  • Beschreibung der bevorzugten Ausführungsbeispiele
  • Nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung detailliert unter Bezugnahme auf die zugehörigen Figuren beschrieben.
  • 3 ist eine perspektivische Ansicht eines verkleinerten Chippakets.
  • Bezug nehmend 3 umfasst ein verkleinertes Chippaket 30 einen Chip 35, eine obere bezw. erste leitende Schicht 31a, die auf der oberen Fläche des Chips 35 ausgebildet ist, eine untere bezw. zweite leitfähige Schicht 31b, die auf der unteren Fläche des Chips 35 ausgebildet ist, eine erste Elektrodenfläche 33a, die auf einer Seitenfläche der oberen leitenden Schicht 31a ausgebildet ist, und eine zweite Elektrodenfläche 33b, die auf einer Seitenfläche der unteren leitenden Schicht 31b ausgebildet ist. Dabei liegen die Seitenfläche der oberen leitenden Schicht 31a, die die erste Elektrodenfläche 33a hat und die Seitenfläche der unteren leitenden Schicht 31b, die die zweite Elektrodenfläche 33b hat, auf derselben Seitenfläche der leitenden Schichten 31a und 31b. Der Chip 35 umfasst einen oberen Anschluss (nicht gezeigt), der auf der oberen Fläche ausgebildet ist und einen unteren Anschluss (nicht gezeigt), der auf der unteren Fläche ausgebildet ist. Der Chip 35 kann zum Beispiel eine Diode sein.
  • Die obere leitende Schicht 31a, die auf der oberen Fläche des Chips ausgebildet ist, ist mit dem oberen Anschluss (nicht gezeigt) verbunden, und die untere leitende Schicht 31b, die auf der unteren Fläche des Chips 35 ausgebildet ist, ist an den unteren Anschluss (nicht gezeigt) angeschlossen. Die oberen und die unteren leitenden Schichten 31a und 31b können eine aus Kupfer (Cu) hergestellte Metallschicht sein, sie sind jedoch nicht darauf beschränkt. Die oberen und die unteren leitenden Schichten 31a und 31b müssen eine festgelegte Tiefe besitzen, entsprechend dem Abstand zwischen Anschlussflächen, die auf der gedruckten Leiterplatte ausgebildet sind. Da die Elektrodenflächen 33a und 33b, die auf den Seitenflächen der oberen und der unteren leitenden Schichten 31a und 31b ausgebildet sind, auf den entsprechenden Anschlussflächen der gedruckten Leiterplatte liegen, erfordern die oberen und die unteren leitenden Schichten 31a und 31b eine ausreichende Dicke.
  • Die oberen und die unteren leitenden Schichten 31a und 31b können in einer festgelegten Tiefe oder Dicke durch ein herkömmliches galvanisches Verfahren ausgebildet werden. Die Ausbildung der oberen und der unteren leitenden Schichten 31a und 31b durch Anwenden des Galvanikverfahrens erfordert jedoch eine lange Zeit und verursacht höhere Herstellungskosten. Daher wird vorzugsweise zuerst eine Überzugsschicht durch Galvanisieren ausgebildet. Anschließend wird wenigstens eine Kupferschicht auf die Galvanikschicht aufgetragen, wodurch die leitenden Schichten einfach in der gewünschten Dicke erzeugt werden.
  • Darüber hinaus wird die erste Elektrodenfläche 33a auf einer Seitenfläche der oberen leitenden Schicht 31a ausgebildet, und die zweite Elektrodenfläche 33b wird auf einer Seitenfläche der unteren leitenden Schicht 31b ausgebildet. Die Seitenfläche der oberen leitenden Schicht 31a, die die erste Elektrodenfläche 33a hat und die Seitenfläche der unteren leitenden Schicht 31b, die die zweite Elektrodenoberfläche 33b hat, sind auf derselben Seitenfläche der oberen und der unteren leitenden Schicht 31a und 31b. Die ersten und die zweiten Elektrodenflächen 33a und 33b sind elektrisch und mechanisch mit den entsprechenden Anschlussflächen der gedruckten Leiterplatte verbunden. Daher sind die ersten und die zweiten Elektrodenflächen 33a und 33b vorzugsweise Metallschichten, die Gold (Au) enthalten, sodass anschließend der Lötvorgang durchgeführt werden kann.
  • Bei dem vorgenannten verkleinerten Chippaket 30 sind die oberen und die unteren Anschlüsse (nicht gezeigt), die auf den oberen und den unteren Flächen des Chips 35 ausgebildet sind, mit den ersten und den zweiten Elektrodenflächen 33a und 33b über die oberen und die unteren leitenden Schichten 31a bzw. 31b verbunden. Somit sind die Seitenflächen mit den ersten und den zweiten Elektrodenflächen 33a und 33b Befestigungsflächen auf der gedruckten Leiterplatte. Das bedeutet, dass das verkleinerte Chippaket 30 von 3 um einen Winkel von 90° gedreht wird, und das gedrehte verkleinerte Chippaket 30 wird anschließend auf der gedruckten Leiterplatte befestigt, sodass die ersten und die zweiten Elektrodenflächen 33a und 33b an die entsprechenden Anschlussflächen der gedruckten Leiterplatte angeschlossen werden.
  • Um die oberen und die unteren leitenden Schichten 31a und 31b, die der Außenseite ausgesetzt sind, vor Oxidation zu schützen, kann eine Passivierungsschicht 37 auf den oberen und den unteren leitenden Schichten 31a und 31b ausgebildet werden, ausgenommen die ersten und die zweiten Elektrodenflächen 33a und 33b. Vorzugsweise ist die Passivierungsschicht 37 ein Isolationsfilm, der gebildet wird durch Auftragen eines isolierenden Harzes. Falls erforderlich, kann die Passivierungsschicht darüber hinaus auch auf den freiliegenden Seitenflächen des Chips 35 ausgebildet werden.
  • 4 ist eine perspektivische Ansicht einer verkleinerten Chippaketanordnung 70, bei der ein verkleinertes Chippaket 40 auf einer gedruckten Leiterplatte 51 befestigt ist.
  • Wie in 4 gezeigt ist, umfasst die Chippaketanordnung 70 die verkleinerte Chipanordnung 40 und eine gedruckte Leiterplatte 51 zur Befestigung des verkleinerten Chippakets 40. Das verkleinerte Chippaket 40 umfasst einen Chip 45, eine obere leitende Schicht 41a, ausgebildet auf der oberen Fläche des Chips 45, eine untere leitende Schicht 41b, ausgebildet auf der unteren Fläche des Chips 45, eine erste Elektrodenfläche 43a, ausgebildet auf einer Seitenfläche der oberen leitenden Schicht 41a, und eine zweite Elektrodenfläche 43b, ausgebildet auf einer Seitenfläche der unteren leitenden Schicht 41b. Dabei liegen die Seitenflächen der oberen leitenden Schicht 41a, die die erste Elektrodenfläche 43a hat und die Seitenfläche der unteren leitenden Schicht 41b, die die zweite Elektronenfläche 43b hat, auf denselben Seitenflächen der oberen und der unteren leitenden Schichten 41a und 41b. Die ersten und die zweiten Elektrodenflächen 43a und 43b sind Befestigungsflächen des verkleinerten Chippakets 40 auf der gedruckten Leiterplatte 51. Die ersten und die zweiten Elektrodenflächen 43a und 43b sind mit den oberen und unteren Anschlüssen (nicht gezeigt) des Chips 45 über die oberen und unteren leitenden Schichten 41a bzw. 41b verbunden. Das verkleinerte Chippaket 40 wird mit der gedruckten Leiterplatte 51 verbunden, indem die ersten und die zweiten Elektrodenflächen 43a und 43b des verkleinerten Chippakets 40 auf entsprechende Anschlussflächen 53a und 53b der gedruckten Leiterplatte 51 gelegt werden und durch Verlöten der ersten und der zweiten Elektrodenflächen 43a und 43b mit den Anschlussflächen 53a und 53b, wodurch die Herstellung der Chippaketanordnung 70 von 4 abgeschlossen wird.
  • Ausgewählte Schaltkreise (nicht gezeigt) oder Leiterbahnen, die auf der gedruckten Leiterplatte 51 ausgebildet sind, sind mit jedem Anschluss des Chips 45 über die ersten und die zweiten Elektrodenflächen 43a und 43b des verkleinerten Chippakets 40 verbunden, das an die Anschlussflächen 53a und 53b angeschlossen ist. Wie oben beschrieben wurde, haben die ersten und die zweiten leitenden Schichten 41a und 41b eine bestimmte Tiefe bzw. Dicke gemäß dem Abstand zwischen den Anschlussflächen 53a und 53b der gedruckten Leiterplatte 51.
  • Die vorliegende Erfindung schlägt ein Verfahren zur Herstellung des verkleinerten Chippakets vor. Die 5a bis 5f sind geschnittene Ansichten und zeigen jeden Verfahrensschritt des Verfahrens zur Herstellung des verkleinerten Chippakets gemäß einem bevorzugten Ausführungsbeispiels der vorliegenden Erfindung.
  • Wie in 5a gezeigt ist, wird zunächst ein Wafer 125, der eine Mehrzahl von Chips umfasst, hergestellt. Ein Anschluss wird auf den oberen und den unteren Flächen jedes Chips ausgebildet. Dabei wird jeder Chip von einer in 5a gezeigten gestrichelten Linie auf der oberen Fläche des Wafers 125 geteilt. 5a zeigt eine teilweise geschnittene Ansicht des Wafers 125. Die Gesamtstruktur des Wafers 125 mit der Mehrzahl der Chips ist für einen Fachmann dieses Gebiets jedoch offensichtlich.
  • Der Chip umfasst einen oberen und einen unteren Anschluss 101a und 101b auf seinen oberen bzw. unteren Flächen. Darüber hinaus ist ein Maskenmuster 118 mit einer Mehrzahl von Fenstern auf dem Wafer 125 ausgebildet, wodurch Anschlussflächen des Wafers 125 freigelegt werden. Die Fenster des Maskenmusters 118 entsprechen den Anschlussflächen des Wafers 125.
  • Wie in 5b gezeigt ist, sind obere und untere leitende Schichten 121a und 121b auf den oberen bzw. unteren Flächen des Wafers 125 ausgebildet. Dann werden Passivierungsschichten 127a und 127b auf den oberen und den unteren leitenden Schichten 121a bzw. 121b ausgebildet.
  • Die oberen und die unteren leitenden Schichten 121a und 121b sind mit den oberen und den unteren Anschlüssen 101a bzw. 101b verbunden. Die oberen und die unteren leitenden Schichten 121a und 121b können in dem Verfahrensschritt der Galvanisierung ausgebildet werden. Vorzugsweise werden jedoch die oberen und die unteren leitenden Schichten 121a und 121b ausgebildet durch Herstellen einer Galvanikschicht und anschließendes Aufbringen wenigstens einer Kupferschicht auf die galvanisierte Schicht, wobei die Dicke der Schicht dem Abstand zwischen den Anschlussflächen der gedruckten Leiterplatte entspricht.
  • Die Passivierungsschichten 127a und 127b schützen die oberen und die unteren leitenden Schichten 121a und 121b vor Oxidation, wodurch die Zuverlässigkeit des Chippakets verbessert wird. Vorzugsweise sind die oberen und die unteren leitenden Schichten 121a und 121b Isolationsschichten, die gebildet werden durch Auftragen eines Isolierharzes. In dem Fall, wenn der Wafer 125 ausreichend vor äußeren Spannungen geschützt werden kann, wobei lediglich die natürlich gebildete Oxidschicht gemäß den Einsatzbedingungen des verkleinerten Chippakets benutzt wird, können die Passivierungsschichten 127a und 127b entfallen. Darüber hinaus kann der Verfahrensschritt des Herstellens der Passivierungsschichten 127a und 127b auf unterschiedliche Weise durchgeführt werden. Das heißt, wie in 5f gezeigt ist, auf die später Bezug genommen wird, nach dem Verfahrensschritt des Zerteilens in würfelförmige Einheiten kann der Passivierungsschritt gesammelt bei den oberen, den unteren und den Seitenflächen der leitfähigen Schichten durchgeführt werden. Berücksichtigt man jedoch die Oxidation der leitenden Schichten oder falls auf eine Fläche des Wafers während des Zerteilens in würfelförmige Einheiten ein Klebeband aufgebracht ist, dann werden die Passivierungsschichten 127a und 127b vorzugsweise bei diesem Verfahrensschritt ausgebildet.
  • Wie in 5c gezeigt ist, wird der Wafer zuerst so in würfelförmige Einheiten geteilt, dass eine Seitenfläche des verkleinerten Chippakets ausgebildet wird. Vorzugsweise wird der Wafer entlang den gestrichelten Linien von 5b in zwei Reihen in würfelförmige Einheiten geteilt. Bei dem zuerst in würfelförmige Einheiten geschnittenen Wafer 130', der zwei verkleinerte Chippakete umfasst, ist lediglich eine Seitenfläche jedes verkleinerten Chippakets der Außenseite ausgesetzt.
  • Wie in 5d gezeigt ist, sind erste und zweite Elektrodenschichten 133a und 133b auf den Seitenflächen der oberen und der unteren leitenden Schichten 121a bzw. 121b des würfelförmigen Wafers 130' ausgebildet. Die ersten und die zweiten Elektrodenflächen 133a und 133b sind mit jedem Anschluss des Chips über die ersten und die zweiten leitfähigen Schichten 121a und 121b verbunden. Die ersten und die zweiten Elektrodenflächen 133a und 133b sind durch Galvanisieren ausgebildet, wobei Gold (Au) benutzt wird. Dabei ist die Elektrodenfläche nicht auf den Seitenflächen des Chips ausgebildet, der aus Silizium mit einer Passivierungsschicht aus isolierendem Harz hergestellt ist, sondern die Elektrodenfläche ist auf den Seitenflächen der ersten und der zweiten leitfähigen Schichten 121a und 121b ausgebildet, die aus Metall bestehen. Das heißt, die ersten und die zweiten Elektrodenflächen 133a und 133b werden selektiv auf dem Wafer ausgebildet.
  • Nach dem Ausbilden der ersten und der zweiten Elektrodenflächen 133a und 133b, wie in 5e gezeigt ist, wird der einmal in würfelförmige Einheiten geteilte Wafer 130' ein zweites Mal in würfelförmige Einheiten geteilt, wobei eine Mehrzahl von verkleinerten Chippaketeinheiten 130'' gebildet wird. Anschließend wird, wie in 5f gezeigt ist, eine Passivierungsschicht 137 auf den Seitenflächen der ersten und der zweiten leitfähigen Schichten 121a und 121b ausgebildet, wodurch die Herstellung des verkleinerten Chippakets 140 abgeschlossen wird, wie in 5f gezeigt ist. Die Passivierungsschicht 137, die in 5f gezeigt ist, wird auf dieselbe Weise wie die Passivierungsschichten 127a und 127b hergestellt, die in 5b gezeigt sind. Das heißt, die in 5f gezeigte Passivierungsschicht 137 wird ebenso hergestellt durch Beschichten mit einem Isolierharz.
  • Das Verfahren der Herstellung des verkleinerten Chippakets, das in den 5a bis 5f gezeigt ist, ist eine bevorzugte Ausführungsform der vorliegenden Erfindung. Daher kann das Verfahren der Herstellung des verkleinerten Chippakets vielfältig innerhalb des Schutzbereichs der Erfindung modifiziert werden. Insbesondere können die in den 5c bis 5f gezeigten Verfahrensschritte mit dem Zerteilen in würfelförmige Einheiten stark modifiziert werden. Das heißt, der Wafer kann in dem ersten Schritt so in würfelförmige Einheiten geteilt werden, dass andere Seitenflächen als eine bestimmte Seitenfläche des verkleinerten Chippakets gebildet werden, bzw. eine Passivierungsschicht wird auf Seitenflächen der leitfähigen Schichten, die die Seitenfläche bilden und die in dem ersten Schritt des Zerteilens in würfelförmige Einheiten gebildet wurden, ausgebildet. Anschließend wird der in dem ersten Verfahrensschritt in würfelförmige Einheiten geteilte Wafer ein zweites Mal in würfelförmige Einheiten geteilt, wodurch verkleinerte Chippaketeinheiten gebildet werden. Eine Elektrodenfläche wird auf den Seitenflächen der leitfähigen Schichten ausgebildet, die die Seitenfläche bilden, die in dem zweiten Schritt des Zerteilens in würfelförmige Einheiten erhalten wurde. Wie oben beschrieben wird der Wafer jedoch vor dem Schritt des Zerteilens in würfelförmige Einheiten auf ein Klebeband aufgebracht und fixiert. In diesem Fall, wenn ein größerer Wafer an dem Klebeband befestigt wird, kann das Herstellungsverfahren stabiler durchgeführt werden. Daher wird vorzugsweise ein großer Bereich des in dem ersten Verfahrensschritt in würfelförmige Einheiten geteilten Wafers an dem Klebeband befestigt. Daher werden die vorgenannten Verfahrensschritte, die in den 5c bis 5f gezeigt sind, bevorzugt.
  • Gemäß dem Verfahren der Herstellung des verkleinerten Chippakets der vorliegenden Erfindung wird der Wafer in eine Mehrzahl von verkleinerten Chippaketen würfelförmig zerteilt, die jeweils einen Chip besitzen und die Elektrodenflächen werden auf den Seitenflächen zweiter leitender Schichten auf einer Seitenfläche des verkleinerten Chippakets ausgebildet und die Passivierungsschichten werden auf anderen Seitenflächen der leitfähigen Schichten ausgebildet. Somit kann jeder Verfahrensschritt des Zerteilens in würfelförmige Einheiten zum Ausbilden der Seitenflächen des verkleinerten Chippakets und der Verfahrensschritte zum Ausbilden der Passivierungsschichten und der Elektrodenflächen vielfältig hinsichtlich der Art und Weise modifiziert werden. Diese Änderungen oder Verbesserungen liegen innerhalb des Schutzbereichs der vorliegenden Erfindung.
  • Aus der obigen Beschreibung ergibt sich daher, dass die vorliegende Erfindung ein verkleinertes Chippaket schafft, das miniaturisiert und einfacher herstellbar ist, durch Ausbilden leitfähiger Schichten auf oberen und unteren Flächen eines Chips, die jeweils einen Anschluss besitzen und durch Ausbilden von Elektrodenflächen auf denselben Seitenflächen der leitfähigen Schichten, wodurch die Zuverlässigkeit des Pakets verbessert wird. Darüber hinaus schafft die vorliegende Erfindung ein Verfahren zur Herstellung des verkleinerten Chippakets, bei dem der herkömmliche Verfahrensschritt des Draht-Bondings oder des Ausbildens eines Durchgangslochs entfallen können, wodurch der Herstellungsprozess vereinfacht wird und die Herstellungskosten reduziert werden. Obwohl die bevorzugten Ausführungsbeispiele der vorliegenden Erfindung zum Zwecke der Darstellung offenbart wurden, ist es dem Fachmann klar, dass vielfältige Änderungen, Ergänzungen und Ersetzungen möglich sind, ohne den Schutzbereich der Erfindung zu verlassen, der durch die Patentansprüche definiert wird.

Claims (10)

  1. Verfahren zur Herstellung eines verkleinerten Chippakets, umfassend die folgenden Schritte: (i) Herstellen eines Wafers mit einer Mehrzahl von Chips, wobei jeder Chip einen Anschluss auf allen seinen oberen und unteren Flächen umfasst, (ii) Ausbilden von ersten und zweiten leitfähigen Schichten, jeweils ausgebildet auf den oberen und den unteren Flächen des Wafers; Ausbilden von Passivierungsschichten, die jeweils auf den ersten und den zweiten leitfähigen Schichten ausgebildet werden; (iii) erstes Zerteilen des Wafers in Chippakete, sodass eine Seitenfläche des verkleinerten Chippakets ausgebildet wird; (iv) Ausbilden von Elektrodenflächen auf Seitenflächen der ersten und der zweiten leitfähigen Schichten; wobei die Seitenflächen, die auf der Seitenfläche des Chippakets ausgebildet sind, durch das erste Zerteilen des Wafers in Chippakete erhalten werden; (v) zweites Zerteilen der Chippakete in würfelförmige Paketeinheiten, wobei jede Paketeinheit einen Chip umfasst; und (vi) Ausbilden von Passivierungsschichten auf Seitenflächen der ersten und der zweiten leitfähigen Schichten; die Seitenflächen, die auf der Seitenfläche des Chippakets ausgebildet sind, werden durch das zweite Zerteilen des Wafers in würfelförmige Paketeinheiten erhalten.
  2. Verfahren zur Herstellung des verkleinerten Chippakets nach Anspruch 1, dadurch gekennzeichnet, dass der Wafer in dem Schritt des ersten Zerteilens des Wafers in Chippakete entlang Anreißlinien in zwei Teile geschnitten wird.
  3. Verfahren zur Herstellung eines verkleinerten Chippakets, umfassend die folgenden Schritte: (i) Herstellen eines Wafers mit einer Mehrzahl von Chips, jeder Chip umfasst einen Anschluss auf allen seinen oberen und unteren Flächen; (ii) Ausbilden von ersten und zweiten leitfähigen Schichten, jeweils ausgebildet auf den oberen und den unteren Flächen des Wafers; und (iii) erstes Zerteilen des Wafers in Chippakete, sodass eine Seitenfläche des verkleinerten Chippakets ausgebildet wird; Ausbilden von Passivierungsschichten auf Seitenflächen der ersten und der zweiten leitfähigen Schichten; wobei die Seitenflächen, die auf der Seitenfläche des Chippakets ausgebildet sind, durch das erste Zerteilen des Wafers in Chippakete werden erhalten; zweites Zerteilen der Chippakete in würfelförmige Paketeinheiten, wobei jede Paketeinheit einen Chip umfasst; und Ausbilden von Elektrodenflächen auf Seitenflächen der ersten und der zweiten leitfähigen Schichten; wobei die Seitenflächen, die auf der Seitenfläche ausgebildet sind, durch das zweite Zerteilen des Wafers in würfelförmige Paketeinheiten erhalten werden.
  4. Verfahren zur Herstellung des verkleinerten Chippakets nach Anspruch 3, dadurch gekennzeichnet, dass der Wafer in dem ersten Zerteilschritt in zwei Paketeinheiten würfelförmiger Einheiten geteilt wird.
  5. Verfahren zur Herstellung des verkleinerten Chippakets nach Anspruch 1 oder 3, dadurch gekennzeichnet, dass die leitfähigen Schichten durch ein galvanisches Verfahren ausgebildet werden.
  6. Verfahren zur Herstellung des verkleinerten Chippakets nach Anspruch 1 oder 3, dadurch gekennzeichnet, dass als leitfähige Schichten metallische Schichten, die Kupfer (Cu) enthalten, verwendet werden.
  7. Verfahren zur Herstellung des verkleinerten Chippakets nach Anspruch 1 oder 3, dadurch gekennzeichnet, dass als Elektrodenflächen metallische Schichten, die Gold (Au) enthalten, verwendet werden.
  8. Verfahren zur Herstellung des verkleinerten Chippakets nach Anspruch 1 oder 3, dadurch gekennzeichnet, dass die leitfähigen Schichten ausgebildet werden durch Ausbilden von Metallschichten mit einem galvanischen Verfahren und durch Aufbringen von wenigstens einer Kupferschicht auf jede metallische Schicht.
  9. Verfahren zur Herstellung des verkleinerten Chippakets nach Anspruch 1 oder 3, dadurch gekennzeichnet, dass die Elektrodenflächen durch ein galvanisches Verfahren ausgebildet werden.
  10. Verfahren zur Herstellung des verkleinerten Chippakets nach Anspruch 1 oder 3, dadurch gekennzeichnet, dass eine Diode als Chip verwendet wird.
DE10301510A 2002-03-18 2003-01-17 Verfahren zur Herstellung eines Verkleinerten Chippakets Expired - Fee Related DE10301510B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0014570A KR100461718B1 (ko) 2002-03-18 2002-03-18 칩 패키지 및 그 제조방법
KR2002/14570 2002-03-18

Publications (2)

Publication Number Publication Date
DE10301510A1 DE10301510A1 (de) 2003-10-16
DE10301510B4 true DE10301510B4 (de) 2009-07-23

Family

ID=28036098

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10301510A Expired - Fee Related DE10301510B4 (de) 2002-03-18 2003-01-17 Verfahren zur Herstellung eines Verkleinerten Chippakets

Country Status (5)

Country Link
US (2) US20030174482A1 (de)
JP (1) JP3660663B2 (de)
KR (1) KR100461718B1 (de)
CN (1) CN1282242C (de)
DE (1) DE10301510B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1735807A (zh) * 2003-12-19 2006-02-15 成都夸常医学工业有限公司 芯片检测方法及相关装置
KR100816762B1 (ko) * 2007-01-02 2008-03-25 삼성전자주식회사 반도체 패키지 및 이를 탑재하기 위한 모듈 인쇄회로기판
JP2008252058A (ja) * 2007-03-08 2008-10-16 Toshiba Corp 半導体装置及びその製造方法
CN101685836B (zh) * 2008-09-26 2012-05-30 宏齐科技股份有限公司 晶片级直立式的二极管封装结构的制作方法
US8053885B2 (en) * 2009-01-12 2011-11-08 Harvatek Corporation Wafer level vertical diode package structure and method for making the same
CN102117789B (zh) * 2010-01-04 2013-12-04 三星半导体(中国)研究开发有限公司 半导体芯片封装结构及封装方法
TWI501363B (zh) * 2014-01-10 2015-09-21 Sfi Electronics Technology Inc 一種小型化表面黏著型二極體封裝元件及其製法
CN103956250B (zh) * 2014-05-13 2017-01-25 华为技术有限公司 表贴型平面磁性元件及模块
US10679965B2 (en) * 2015-02-04 2020-06-09 Zowie Technology Corporation Semiconductor package structure with preferred heat dissipating efficacy without formation of short circuit
TWI651830B (zh) * 2015-02-17 2019-02-21 立昌先進科技股份有限公司 多功能小型化表面黏著型電子元件及其製法
US9728935B2 (en) * 2015-06-05 2017-08-08 Lumentum Operations Llc Chip-scale package and semiconductor device assembly
KR20180094345A (ko) 2017-02-15 2018-08-23 주식회사 모다이노칩 칩 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111742A (ja) * 1997-09-30 1999-04-23 Hitachi Ltd 半導体装置およびその製造方法
JPH11243231A (ja) * 1998-12-09 1999-09-07 Sharp Corp チップ部品型の発光ダイオード、並びにその実装構造及び実装方法
US6177719B1 (en) * 1999-03-31 2001-01-23 Chih-Kung Huang Chip scale package of semiconductor
EP1085561A1 (de) * 1999-09-13 2001-03-21 Siliconix Incorporated Oberflächenmontiertes Gehäuse in Chip-Grösse für Halbleiterbauelement und Verfahren zu dessen Herstellung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021839A (en) * 1975-10-16 1977-05-03 Rca Corporation Diode package
JPS60198759A (ja) * 1984-03-22 1985-10-08 Toshiba Corp リ−ドレス半導体素子
US5403729A (en) 1992-05-27 1995-04-04 Micro Technology Partners Fabricating a semiconductor with an insulative coating
JPH0927591A (ja) * 1995-07-10 1997-01-28 Hitachi Ltd 半導体装置およびその製造方法ならびに実装方法
JP3405494B2 (ja) * 1995-08-28 2003-05-12 株式会社日立製作所 チップ型ダイオードモジュール
US5994167A (en) * 1997-05-21 1999-11-30 Zowie Technology Corporation Method of making a fiberglass reinforced resin plate
KR100269540B1 (ko) 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
DE19944256C2 (de) * 1999-09-15 2002-12-12 Ernst Markart Teststreifen und Meßgerät zu seiner Vermessung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111742A (ja) * 1997-09-30 1999-04-23 Hitachi Ltd 半導体装置およびその製造方法
JPH11243231A (ja) * 1998-12-09 1999-09-07 Sharp Corp チップ部品型の発光ダイオード、並びにその実装構造及び実装方法
US6177719B1 (en) * 1999-03-31 2001-01-23 Chih-Kung Huang Chip scale package of semiconductor
EP1085561A1 (de) * 1999-09-13 2001-03-21 Siliconix Incorporated Oberflächenmontiertes Gehäuse in Chip-Grösse für Halbleiterbauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US20050087848A1 (en) 2005-04-28
DE10301510A1 (de) 2003-10-16
US20030174482A1 (en) 2003-09-18
US7176058B2 (en) 2007-02-13
JP2003273280A (ja) 2003-09-26
CN1445844A (zh) 2003-10-01
KR100461718B1 (ko) 2004-12-14
JP3660663B2 (ja) 2005-06-15
CN1282242C (zh) 2006-10-25
KR20030075384A (ko) 2003-09-26

Similar Documents

Publication Publication Date Title
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE69132685T2 (de) Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren
DE10257707B4 (de) Verfahren zum Herstellen eines gestapelten Chip-Paketes
DE19709295B4 (de) Halbleiterbaugruppe
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
DE19728183B4 (de) Herstellungsverfahren für leitende Drähte eines Halbleitergehäuses in Chipgrösse
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE69527017T2 (de) Verfahren zur Herstellung einer Halbleiterpackung integral mit Halbleiterchip
DE69229661T2 (de) Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
DE69327765T2 (de) Leiterplatte mit darauf montierten elektrischen Bauelementen
DE4230187B4 (de) Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE69216452T2 (de) Halbleiteranordnung mit elektromagnetischer Abschirmung
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE69737320T2 (de) Halbleitervorrichtung
DE102009044561A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: LINDNER BLAUMEIER PATENT- UND RECHTSANWAELTE, 9040

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee