DE69737320T2 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE69737320T2
DE69737320T2 DE69737320T DE69737320T DE69737320T2 DE 69737320 T2 DE69737320 T2 DE 69737320T2 DE 69737320 T DE69737320 T DE 69737320T DE 69737320 T DE69737320 T DE 69737320T DE 69737320 T2 DE69737320 T2 DE 69737320T2
Authority
DE
Germany
Prior art keywords
semiconductor device
lead frame
resin
chip carrier
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69737320T
Other languages
English (en)
Other versions
DE69737320D1 (de
Inventor
Takahiro 7-12 Toranomon 1-chome Oka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of DE69737320D1 publication Critical patent/DE69737320D1/de
Application granted granted Critical
Publication of DE69737320T2 publication Critical patent/DE69737320T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung von einem Harzversiegelungstyp, bei dem ein Halbleiterelement mit einem Kunstharz versiegelt ist.
  • Allgemein gliedert man Halbleitervorrichtungen von einem Harzversiegelungstyp in einen als BGA (Kugelrasterarray) bekannten Packungstyp, bei dem ein Halbleiterelement auf einem aus Epoxidglas usw. bestehenden Substrat montiert ist, welches mit einem Harz versiegelt ist, und einen Packungstyp, bei dem das Halbleiterelement auf einem Leitungsrahmen montiert ist, welcher mit dem Harz versiegelt ist.
  • 11 ist eine Ansicht, die eine Schnittstruktur der Halbleitervorrichtung von dem als BGA bekannten Typ zeigt.
  • Bei der darin gezeigten Halbleitervorrichtung vom BGA-Typ wird ein Halbleiterelement 31 auf einem aus Epoxidglas usw. bestehenden Substrat 30 montiert, und ein vorbestimmtes Muster 32, das einer inneren Leitung entspricht, wird auf der Oberfläche (einer Oberseite in 11) des Substrats ausgebildet, auf der das Element montiert wird. Weiterhin werden eine Vielzahl von Elektroden 33 auf dem Halbleiterelement 31 ausgebildet und werden über Metalldrähte 34 mit den ihnen entsprechenden Mustern 32 verbunden. Außerdem wird ein Umfangsbereich des Halbleiterelements 31, welcher die Metalldrähte 34 enthält, mit einem Packungsharz 35 integral versiegelt.
  • Andererseits werden Muster 36, die äußeren Leitungen entsprechen, auf einer der Elementmontagefläche entgegengesetzten Oberfläche (einer Unterseite in 11) ausgebildet und werden über Durchgangslöcher 37, die das Substrat 30 durchdringen, elektrisch mit den oben erwähnten Mustern 32 verbunden. Weiterhin werden Lötmittelkugeln 38 mittels eines Kontaktierungsmaterials 37 an Kontaktfleckteilen der jeweiligen Muster 36 befestigt. Diese Lötmittelkugeln 36 dienen als Elektrodenglieder für eine äußere Verbindung beim Packen der Halbleitervorrichtung auf einer nicht gezeigten Leiterplatte usw. und werden in einer Rasterform auf einer Packungsoberfläche (der Unterseite in 11) des Substrats 30 angeordnet.
  • Übrigens, wird bei dieser Halbleitervorrichtung vom BGA-Typ das Halbleiterelement 31 für einen Hochgeschwindigkeitsprozess mit einer hohen Arbeitsfrequenz montiert, so wird eine Maßnahme getroffen wie z.B. Trennen der Erde von der Stromversorgung, wobei das Substrat 30 in einer Mehrschichtstruktur aufgebaut wird, um eine Fortpflanzungsverzögerung der elektrischen Signale aufgrund von Strahlungsrauschen auf einer Signalleitung zu vermeiden.
  • Im Gegensatz dazu nimmt die Halbleitervorrichtung, die den Leitungsrahmen verwendet, eine Schnittstruktur an, wie in 12 gezeigt.
  • Bei der Halbleitervorrichtung vom gezeigten Leitungsrahmen-Typ wird ein Halbleiterelement 41 auf einem Chipträger 40 des Leitungsrahmens montiert. Eine Vielzahl von Elektroden 42 werden auf dem Halbleiterelement 41 ausgebildet und werden über Metalldrähte 44 mit ihnen entsprechenden inneren Leitungen 3 verbunden.
  • Danach wird ein Umfangsbereich des Halbleiterelements 41, welcher die inneren Leitungen 43 umschließt, mit einem Packungsharz 45 integral versiegelt. Weiterhin erstrecken sich äußere Leitungen 46 integral mit den inneren Leitungen 43 vom Seitenteil des Packungsharzes 45 her. Diese äußere Leitung 46 wird so geformt, dass sie in einer vorbestimmten Form gekrümmt ist (einem Möwenflügel im gezeigten Beispiel), die einer Packungsart der Packung auf der Leiterplatte usw. entspricht.
  • Es gibt jedoch die folgenden Probleme, die den obigen zwei Typen von Halbleitervorrichtungen anhaften.
  • Und zwar im Falle der Halbleitervorrichtung vom BGA-Typ sind die Lötmittelkugeln 38 zweidimensional angeordnet, was im Sinne einer Gestaltung einer größeren Zahl von Stiften vorteilhaft ist. Jedoch besteht das als Basis für die Montageteile festgelegte Substrat 30 aus Epoxidglas, das vergleichsweise teuer ist, und hat daher verglichen mit der Halbleitervorrichtung vom Leitungsrahmen-Typ mit einer einfachen Struktur das Problem, die Kosten zu erhöhen. Weiterhin absorbiert das Substrat 30 während seiner Aufbewahrung einen Feuchtigkeitsgehalt in der Luft, und bei schlechter Haftung des Packungsharzes 35 am Substrat 30 könnte es daher Probleme geben, die durch eine geringe Feuchtigkeitsbeständigkeit und außerdem eine geringe Beständigkeit gegen Lötmittelwärme verursacht werden, wobei eine Grenzfläche dazwischen aufgrund des Lötens während des Substratpackungsprozesses aufgeblättert wird und aufgrund einer Fehlanpassung des Wärmeausdehnungskoeffizienten in Bezug auf das Substrat 30 tendenziell Risse im Packungsharz 35 auftreten.
  • Andererseits nimmt die Halbleitervorrichtung vom Leitungsrahmen-Typ eine Struktur derart an, dass die äußeren Leitungen 46 weit aus dem Packungsharz 45 hervorstehen, und ist daher nachteilig im Sinne der Verkleinerung der Vorrichtung als Ganzes. Die äußere Leitung 46 wird jedoch sehr leicht verbogen, da sie langgestreckt ist, und dieser Typ von Halbleitervorrichtung ist im Sinne der Gestaltung der größeren Zahl von Stiften beschränkt, berücksichtigt man die Paarung (Ebenheit) eines Leitungsverbindungsteils im Substratpackungsprozess.
  • Weiterhin besteht der als die Basis für die Montageteile dienende Leitungsrahmen aus dem Metallmaterial und nimmt außerdem die offenbar einfache Struktur einer Gestaltung als eine Platte an. Obwohl preiswerter als die oben beschriebene Halbleitervorrichtung vom BGA-Typ, verursacht die letztere Halbleitervorrichtung daher tendenziell das Rauschen zwischen den Signalen, da der Leitungsrahmen die Einschichtstruktur annimmt, und ist nicht geeignet für Montage des Halbleiterelements 41, das den Hochgeschwindigkeitsprozess benötigt. Daher gibt es in diesem Fall möglicherweise keine andere Alternative als die Struktur des oben erwähnten BGA-Typs einzuführen, und als Folge gibt es den Nachteil, dass die Kosten erhöht werden.
  • Eine frühere Halbleitervorrichtung ist in der US 5,045,914 offenbart, welche vom Leitungsrahmen-Typ ist, aber eine Vielzahl von Lötmittelkugeln zur Verbindung der Vorrichtung mit einer Leiterplatte aufweisen kann.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Es ist eine Hauptaufgabe der vorliegenden Erfindung, welche unter solchen Umständen angeregt wurde, eine Halbleitervorrichtung bereitzustellen, die im Stande ist, einer größeren Zahl von Stiften zu entsprechen und die Vorrichtung zu verkleinern.
  • Zur Lösung der obigen Aufgabe umfasst eine Halbleitervorrichtung gemäß der vorliegenden Erfindung einen Leitungsrahmen, der einen Chipträger und Leitungen, die in einem Umfangsbereich des Chipträgers angeordnet sind, enthält, ein Halbleiterelement, das auf dem Chipträger montiert ist, einen Metalldraht, der an einem Ende mit einem Elektrodenteil des Halbleiterelements verbunden ist und am anderen Ende mit einem Ende einer der Leitungen verbunden ist, eine Versiegelungspackung, die das Halbleiterelement versiegelt, wobei die Versiegelungspackung erste und zweite einander entgegengesetzte Hauptoberflächen aufweist, und ein am anderen Ende des einen Leiters vorgesehenes Elektrodenglied in Form einer Lötmittelkugel, die so angeordnet ist, dass sie über die erste Hauptfläche der Versiegelungspackung hinaus vorsteht, wobei die Elektrodenglieder Lötmittelkugeln sind, die einen Kernteil und einen Außenteil rings um den Kernteil aufweisen, wobei der Kernteil so gestaltet ist, das er bei einer höheren Temperatur als eine vorbestimmte Aufschmelztemperatur geschmolzen wird, und der Außenteil so gestaltet ist, das er bei einer niedrigeren Temperatur als die vorbestimmte Aufschmelztemperatur geschmolzen wird.
  • Da die Elektrodenglieder derart vorgesehen sind, kann man durch die obigen Elektrodenglieder eine elektrische Verbindung mit der Leiterplatte herstellen, ohne große Vorsprünge der Leitungen von der Versiegelungspackung zu verursachen, wie oben dargelegt, wenn auf der Leiterplatte usw. gepackt.
  • Auf der Oberfläche des Leitungsrahmens mit mindestens den Leitungen kann eine Plattierungsschicht ausgebildet sein.
  • Die Versiegelungspackung kann sich bis zu einem äußeren Bereich von Positionen der Elektrodenglieder erstrecken und mit ausgesparten Teilen ausgebildet sein, die den Positionen der Elektrodenglieder entsprechen. Somit können die Elektrodenglieder durch die in der Versiegelungspackung ausgebildeten ausgesparten Teile positioniert werden, wodurch eine Positionierungsgenauigkeit des Elektrodengliedes verbessert werden kann.
  • Die Halbleitervorrichtung kann ein Impedanzelement zur Einstellung einer Impedanzkomponente eines Signalübertragungsweges aufweisen, das mitten auf dem Signalübertragungsweg vorgesehen ist, der sich von dem Metalldraht zu dem Elektrodenglied erstreckt. Bei so einer Vorrichtung stellt das Impedanzelement die Impedanzkomponente der Signalübertragung ein, um Rauschen zu reduzieren, dass aus Störung mit einem oder mehreren benachbarten Signalwegen resultiert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Aufgaben und Vorteile der vorliegenden Erfindung ergeben sich während der folgenden Erörterung in Verbindung mit den begleitenden Zeichnungen, in denen:
  • 1 eine Seiten-Schnittansicht ist, die eine erste Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt;
  • 2 eine Perspektiv-Draufsicht ist, die die erste Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt;
  • 3(a) und 3(b) erläuternde Skizzen sind, die ein Verfahren zur Herstellung der Halbleitervorrichtung in der ersten Ausführungsform zeigen (Teil 1);
  • 4(a) und 4(b) erläuternde Skizzen sind, die ein Verfahren zur Herstellung der Halbleitervorrichtung in der ersten Ausführungsform zeigen (Teil 2);
  • 5 eine Seiten-Schnittansicht ist, die eine zweite Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt;
  • 6 eine Perspektiv-Draufsicht ist, die die zweite Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt;
  • 7 eine erläuternde Skizze ist, die ein Verfahren zur Herstellung der Halbleitervorrichtung in der zweiten Ausführungsform zeigt;
  • 8 eine Seiten-Schnittansicht ist, die eine dritte Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt;
  • 9 eine Perspektiv-Draufsicht ist, die die dritte Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt;
  • 10 eine erläuternde Skizze ist, die ein Verfahren zur Herstellung der Halbleitervorrichtung in der dritten Ausführungsform zeigt;
  • 11 eine Seiten-Schnittansicht ist, die ein konventionelles Beispiel (einen BGA-Typ) zeigt; und
  • 12 eine Seiten-Schnittansicht ist, die ein anderes konventionelles Beispiel (einen Leitungsrahmen-Typ) zeigt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Es folgt eine detailliertere Beschreibung von Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die begleitenden Zeichnungen.
  • 1 ist eine Seiten-Schnittansicht, die eine erste Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt. 2 ist eine Perspektiv-Draufsicht davon.
  • Bei der darin gezeigten Halbleitervorrichtung wird eine aus Gold oder Silber bestehende Plattierungsschicht 4 auf Oberflächen eines Chipträgers 1, einer inneren Leitung 3 und einer äußeren Leitung 3 eines Leitungsrahmens ausgebildet. Diese Plattierungsschicht 4 ist z.B. ungefähr 5 μm dick, wenn auf der Oberfläche des Leitungsrahmens mit dem Chipträger 1, der inneren Leitung 3 und der äußeren Leitung 3 ausgebildet. Der Chipträger 1 wird in einer Rechteckform, wie in Draufsicht gesehen, entsprechend einer Gestaltung eines Halbleiterelements ausgebildet, welches später noch erwähnt wird, und vier Ecken davon werden von Aufhängungsleitungen 5 getragen. Weiterhin wird der Chipträger 1 durch einen Niederdrückprozess des Leitungsrahmens tiefer als die innere Leitung abgesenkt. Die innere Leitung 2 wird so angeordnet, dass ein Ende davon in nächster Nähe zu einem Umfangsrand des Chipträgers 1 liegt, und die äußere Leitung 3 erstreckt sich integral von dieser inneren Leitung 2 her. Weiterhin sind die innere Leitung 2 und die äußere Leitung 3 über die ganzen Bereiche von ihren einen Enden bis zu ihren anderen Enden bündig miteinander.
  • Andererseits wird ein chipartiges Halbleiterelement 6, das eine Rechteckform annimmt, wie in Draufsicht gesehen, auf dem Chipträger 1 des Leitungsrahmens montiert. Dieses Halbleiterelement 6 wird durch Verwendung eines Kontaktierungsmaterials (nicht gezeigt) wie z.B. Silberpaste, Lötmittelpaste usw. am Chipträger 1 befestigt. Eine Vielzahl von Elektroden (Aluminiumelektroden) 7 sind in einem vorbestimmten Abstand auf der Oberseite des Halbleiterelements 6 vorgesehen und sind über Metalldrähte 8 wie z.B. Golddrähte usw. mit den ihnen entsprechenden inneren Leitungen 2 verbunden.
  • Außerdem wird ein Umfangsbereich des Halbleiters 6 mit den inneren Leitungen 2 und den Metalldrähten 8 integral mit einem Packungsharz 9 harzversiegelt. Das Packungsharz 9 wird mit einer ersten Hauptfläche 9a und einer zweiten Hauptfläche 9b ausgebildet, die einander gegenüberliegen. Das Packungsharz 9 besteht aus einem wärmeaushärtenden Harz wie z.B. Epoxidharzen usw. und hat die Funktion, das Halbleiterelement 6 und seine Umfangsteile (wie z.B. die Metalldrähte 8 und so weiter) vor einer äußeren Umgebung zu schützen. Man beachte, dass das Packungsharz 9 die Verwendung von Thermoplastikharzen einbeziehen kann.
  • Andererseits werden durch Kontaktierungsmaterialien 10 wie z.B. ein leitendes Harz oder Lötmittelpaste Lötmittelkugeln 11 an den äußeren Leitungen 3 befestigt, die sich außerhalb des Packungsharzes 9 erstrecken. Diese Lötmittelkugel 11 dient als ein Elektrodenglied für eine äußere Verbindung beim Packen der Halbleitervorrichtung auf einer Leiterplatte usw. und wird über die auf deren Oberfläche ausgebildete Plattierungsschicht 4 mit der äußeren Leitung 3 verbunden. Weiterhin wird die Lötmittelkugel 11 in einem solchen Zustand vorgesehen, dass sie um einen vorbestimmten Betrag (z.B. in der Größenordnung von 0,2 bis 0,3 mm) von der Packungsoberfläche des Packungsharzes 9 in Bezug auf die obige Leiterplatte vorsteht.
  • Wird hierin angenommen, dass der Leitungsrahmen z.B. aus einer Eisenlegierung wie z.B. 42-Legierungsmaterial usw. besteht, so verschlechtert sich eine Rahmenbasismaterialoberfläche im Sinne eines Lötvermögens usw. beträchtlich, und wenn sie bleibt, wie sie ist, ist es daher äußerst schwierig, den Metalldraht 8 zu verbinden und die Lötmittelkugel 11 zu befestigen. Unter solchen Umständen wird in der ersten Ausführungsform die aus Gold oder Silber bestehende Plattierungsschicht 4 auf der Oberfläche des Leitungsrahmens mit mindestens den inneren Leitungen 2 und den äußeren Leitungen 3 ausgebildet, wodurch ein Haftvermögen des Metalldrahts 8 an der inneren Leitung 2 und ein Haftvermögen der Lötmittelkugel 11 an der äußeren Leitung 3 vermittels der Plattierungsschicht 4 verbessert wird. Dementsprechend kann man andere leitende Materialien wie z.B. Palladium zusätzlich zu dem oben angegebenem Gold oder Silber als Material der Plattierungsschicht 4 verwenden, unter der Bedingung, dass solche Materialien ein hohes Haftvermögen an dem Metalldraht 8 und außerdem der Lötmittelkugel 11 zeigen.
  • Man beachte, dass in Übereinstimmung mit dem Aufbau der in 1 gezeigten Halbleitervorrichtung die Plattierungsschicht 4 auch auf dem Chipträger 1 mit Ausnahme der Leitungsanschlüsse (2, 3) ausgebildet wird, dieser Chipträger 1 kann aber mit der Plattierungsschicht 4 ausgebildet werden, wenn die Notwendigkeit entsteht.
  • Im Falle des Packens der so aufgebauten Halbleitervorrichtung auf der Leiterplatte wird die Halbleitervorrichtung derart auf der Leiterplatte montiert, dass die als das Elektrodenglied dienende Lötmittelkugel 11 nach unten gerichtet ist. In diesem Fall gibt es Kontaktflecken entsprechend Positionen der jeweiligen Lötmittelkugeln 11 auf der Leiterplatte, und diese Kontaktflecken werden auch in einen Zustand gebracht, in dem sie mit den Lötmittelkugeln 11 verbunden sind. In diesem Zustand werden die Lötmittelkugeln 11 durch Erwärmen durch einen Aufschmelzprozess usw. geschmolzen, wodurch die Leiterplatte elektrisch mit der Halbleitervorrichtung verbunden wird.
  • In diesem Zeitpunkt kann es geschehen, dass das Packungsharz 9 aufgrund des Schmelzens der Lötmittelkugeln 11 mit der Leiterplatte in Kontakt kommt. Unter der Voraussetzung, dass ein Kernteil der Lötmittelkugel 11 bei einer höheren Temperatur als eine Aufschmelztemperatur geschmolzen wird und dass ein Kugelaußenteil rings um den Kern bei einer niedrigeren Temperatur als die Aufschmelztemperatur geschmolzen wird, indem ein Verhältnis von Blei und Zinn geändert wird, aus denen die Lötmittelkugel 11 hauptsächlich besteht, kann eine Lücke zwischen dem Packungsharz 9 und der Leiterplatte im Plattenpackungsprozess auf ein gewünschtes Maß eingestellt werden, indem eine Größe des Kernteils der Lötmittelkugel 11 richtig eingestellt wird.
  • In dem Zustand, in dem die Halbleitervorrichtung auf der Leiterplatte gepackt ist, wird daher ein elektrisches Signal des Halbleiterelements 6, wenn in einem realen Betrieb, von der Elektrode 7 über den Metalldraht 8 zu den Leitungsanschlüssen (2, 3) und über die Lötmittelkugel 11 auf dem Leitungsanschluss (der äußeren Leitung 2) weiter zu der Leiterplatte übertragen.
  • Nachfolgend wird ein Verfahren zur Herstellung der Halbleitervorrichtung in der ersten Ausführungsform erläutert.
  • Zu Beginn, wie in 3(a) gezeigt, wird ein plattenartiger Leitungsrahmen 12 aus einem Metallmaterial wie z.B. einem Eisenlegierungsmaterial oder einem Kupferlegierungsmaterial durch Bearbeitung geformt. Ein Formbearbeitungsverfahren in diesem Fall gliedert sich in ein chemisches Verfahren, einen nötigen Teil mit einer auf Basis eines vorbestimmten Gestaltungsmaßes erzeugten Maske zu bedecken und einen unnötigen Teil mit Ausnahme der Maske durch Ätzen zu entfernen, und ein mechanisches Verfahren, den unnötigen Teil durch eine auf Basis eines vorbestimmten Gestaltungsmaßes erzeugte Metallform auszustanzen. Hierin stehen jedoch beide dieser Verfahren zur Verfügung.
  • Bei der oben beschriebenen Formbearbeitung wird der Leitungsrahmen 12 mit dem Chipträger 1, der als ein Elementmontageglied dient, und den Aufhängungsleitungen 5, die diesen Chipträger tragen, ausgebildet. Weiterhin werden die Vielzahl von inneren Leitungen 2 an den Umfangsteilen des Chipträgers 1 ausgebildet, und die äußeren Leitungen 3 werden integral mit diesen inneren Leitungen 2 ausgebildet. Außerdem werden Sperrriegel 13 zwischen den jeweiligen Leitungen vorgesehen, was in einem Zustand resultiert, in dem die Leitungen durch diese Sperrriegel 13 miteinander verbunden sind.
  • Als Nächstes wird ein Plattierungsprozess von Gold und Silber auf der Oberfläche des Leitungsrahmens mit mindestens den Leitungsanschlüssen (2, 3) in Bezug auf den formbearbeiteten Leitungsrahmen 12 durchgeführt, wodurch die oben beschriebene Plattierungsschicht 4 ausgebildet wird (siehe 1). In diesem Fall wird der Plattierungsprozess auch auf dem Chipträger 1 zusammen mit den Leitungsanschlüssen (2, 3) durchgeführt, wodurch, wie in 1 gezeigt, die Plattierungsschichten 4 auf den Oberflächen des Chipträgers 1 und der Leitungsanschlüsse (2, 3) ausgebildet werden.
  • In diesem Stadium ist der Herstellungsprozess des Leitungsrahmens 12 als ein einzelner Körper beendet.
  • Danach wird der Leitungsrahmen 12 zu einem Chipträgerkontaktierungsprozess verlagert, in dem, wie in 3(b) gezeigt, das Halbleiterelement 6 unter Verwendung eines nicht gezeigten Kontaktierungsmaterials (z.B. Silberpaste, Lötmittelpaste usw.) fest auf dem Chipträger 1 des Leitungsrahmens montiert wird.
  • Als Nächstes wird der Leitungsrahmen, auf dem das Element schon montiert worden ist, zu einem Drahtkontaktierungsprozess verlagert, in dem, wie in 3(b) gezeigt, die Elektroden auf dem Halbleiterelement 6 über die Metalldrähte 8 wie z.B. die Golddrähte mit den ihnen entsprechenden inneren Leitungen 2 verbunden werden. In diesem Fall sind die Plattierungsschichten 4, die das hohe Haftvermögen an den Metalldrähten 8 zeigen, auf den Oberflächen der inneren Leitungen 2 vorhanden, und daher können die einen Enden der Metalldrähte 8 durch diese Plattierungsschichten 4 fest mit den inneren Leitungen 2 verbunden werden.
  • Nachfolgend wird der Leitungsrahmen zu einem Harzversiegelungsprozess verlagert, in dem, wie in 4(a) gezeigt, der Umfangsbereich des Halbleiterelements 6 mit dem Packungsharz 9 integral harzversiegelt wird. In diesem Harzversiegelungsprozess kann das Halbleiterelement 6 durch ein bekanntes Formungsverfahren wie z.B. ein Transferformungsverfahren usw. versiegelt werden. In diesem Fall haben die Sperrriegel 13 die Funktion, einen Fluss des Harzes zwischen den Leitungen zu verhindern, und werden daher innen mit unnötigem Harz 9a gefüllt.
  • Nachfolgend, wie in 4(b) gezeigt, wird das unnötige Harz (Grat) 9a entlang des äußeren Randes des Packungsharzes 9 entfernt, und die einzelnen Leitungsanschlüsse (die inneren Leitungen 2 und die äußeren Leitungen 3) werden unabhängig hergestellt, indem die Sperrriegel 13 durchgeschnitten werden, durch die die Leitungen bis jetzt verbunden waren. Weiterhin werden die äußeren Leitungen 3 auf eine vorbestimmte Länge geschnitten, und die Aufhängungsdrähte 5 werden entlang des äußeren Randes des Packungsharzes 9 abgeschnitten, wodurch die Leitungsanschlüsse elektrisch voneinander getrennt werden. Außerdem wird die Packung von einem äußeren Rahmen des Leitungsrahmens getrennt.
  • Schließlich, wie in den oben angegebenen 1 und 2 gezeigt, wird ein Kontaktierungsmaterial 10 wie z.B. das leitende Harz oder die Lötmittelpaste der Seite zugeführt, auf der die Plattierungsschichten 4 auf den äußeren Leitungen 3 ausgebildet sind, die sich vom Packungsharz 9 her erstrecken, und die Lötmittelkugeln 11 werden durch dieses Kontaktierungsmaterial 10 auf den äußeren Leitungen 3 befestigt. Insbesondere werden die Lötmittelkugeln 11 durch das Kontaktierungsmaterial 10 probeweise auf den äußeren Leitungen 3 befestigt, in welchen Zustand die Lötmittelkugeln befestigt werden, indem das Kontaktierungsmaterial 10 durch einen Heizprozess geschmolzen wird.
  • In diesem Zeitpunkt werden die Plattierungsschichten 4, die das hohe Haftvermögen an den Lötmittelkugeln 11 zeigen, auf den Oberflächen der äußeren Leitungen 3 ausgebildet, und daher können die Lötmittelkugeln 11 durch diese Plattierungsschichten 4 fest mit den äußeren Leitungen 3 verbunden werden. Im Heizprozess nach der probeweisen Befestigung ist es jedoch wichtig, ein Material mit einem Schmelzpunkt niedriger als der Schmelzpunkt des Lötmittels auf der Oberfläche der Lötmittelkugel 11 als das Kontaktierungsmaterial 10 zum Befestigen der Lötmittelkugel 11 auszuwählen, so dass das Lötmittel auf der Oberfläche der Lötmittelkugel 11 nicht geschmolzen wird, bevor das Kontaktierungsmaterial 10 geschmolzen wird. Man beachte, dass ein Verfahren zum Ausbilden der Lötmittelkugel 11 umfassen kann, die Lötmittelpaste dick auf die äußere Leitung 3 aufzutragen, die Lötmittelpaste durch den Aufschmelzprozess in einer Kugelform auszubilden und dadurch eine gewünschte Lötmittelkugel 11 zu erhalten.
  • Die Halbleitervorrichtung in der ersten Ausführungsform wird durch die oben beschriebenen Prozesse vervollständigt.
  • Bei der Halbleitervorrichtung in der ersten Ausführungsform werden die Lötmittelkugeln 11, die als die Elektrodenglieder dienen, so vorgesehen, dass sie auf den äußeren Leitungen 3 anschwellen, die sich außerhalb des Packungsharzes 9 erstrecken. Wenn daher auf der Leiterplatte usw. gepackt, kann die elektrische Verbindung mit der Leiterplatte über die Lötmittelkugeln 11 ohne große Vorsprünge der Leitungsanschlüsse vom Packungsharz, wie im Stand der Technik beobachtet, hergestellt werden. Dementsprechend kann die Länge der äußeren Leitung 3 viel kürzer sein als bei der Halbleitervorrichtung vom konventionellen Leitungsrahmen-Typ. Mit dieser Längenverminderung werden die Vorsprünge der Leitungen vom Packungsharz 9 möglichst klein gemacht, und die Lötmittelkugeln können näher am Packungsharz 9 (nach innen) hergestellt werden.
  • Außerdem ist es möglich, eine preiswerte Halbleitervorrichtung bereitzustellen, da der Leitungsrahmen-Typ genommen wird, und außerdem ist bei der Herstellung dieser Vorrichtung keine mühsame äußere Bearbeitung (Lötmittelplattieren usw.) der äußeren Leitung erforderlich, wodurch die Kosten weiter gesenkt werden können. Weiterhin kann die vorhandene Montageanlage entsprechend dem Leitungsrahmen-Typ direkt verwendet werden, und daher gibt es keine große Zunahme der Kosten aufgrund einer Investition in die Anlage.
  • Übrigens, auch die Halbleitervorrichtung vom Leitungsrahmen-Typ kann, wenn das elektrische Signal des zu montierenden Halbleiterelements 6 in der Größenordnung von 50 MHz oder kleiner ist, so betrieben werden, dass sie fast keinen Einfluss einer Fortpflanzungsverzögerung aufgrund von Strahlungsrauschen usw. erfährt.
  • Außerdem nimmt der mit dem Packungsharz 9 versiegelte Teil eine Schnittstruktur an, die jener beim konventionellen Leitungsrahmen-Typ gleicht, und daher kann auch die gleiche Fähigkeit im Sinne von Beständigkeit gegen Lötmittelwärme beim Packen auf der Platte sichergestellt werden. Und was eine Fehlanpassung zwischen Wärmeausdehnungskoeffizienten der als das Packungsziel festgelegten Leiterplatte, der Lötmittelkugel 11, der äußeren Leitung 3 und dem Packungsharz betrifft, so kann eine hohe Zuverlässigkeit sichergestellt werden, da die äußere Leitung 3 die Wirkung zeigt, die Spannung zu vermindern.
  • 5 ist eine Seiten-Schnittansicht, die eine zweite Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt. 6 ist eine Perspektiv-Draufsicht davon.
  • Die in 5 und 6 gezeigte Halbleitervorrichtung enthält den Chipträger 1 des Leitungsrahmens, seine inneren Leitungen 3, seine äußeren Leitungen 3, die auf der Rahmenoberfläche ausgebildete Plattierungsschicht 4 und die Aufhängungsleitungen 5, die den Chipträger 1 tragen. Weiterhin ist das Halbleiterelement 6 fest auf dem Chipträger 1 montiert, und es sind Elektroden 7 auf dem Halbleiterelement 6 vorgesehen. Der Metalldraht 8 verbindet die Elektrode 7 auf dem Halbleiterelement 6 mit der inneren Leitung 2. Das Packungsharz 9 versiegelt den Umfangsbereich des Halbleiterelements 6. Die Lötmittelkugel 11 ist über das Kontaktierungsmaterial 10 auf der äußeren Leitung 3 befestigt.
  • Hierin unterscheidet sich die zweite Ausführungsform von der oben erörterten ersten Ausführungsform insbesondere im Sinne der Gestaltung des Packungsharzes 8 und dessen Versiegelungsbereichs.
  • Speziell, im Falle der oben erörterten ersten Ausführungsform werden die Teile mit Ausnahme der äußeren Leitungen 3 mit dem Packungsharz 9 versiegelt. Im Falle der zweiten Ausführungsform umschließt der vom Packungsharz 9 versiegelte Bereich jedoch auch die äußeren Leitungen 3.
  • Weiterhin werden quadratrahmenförmige ausgesparte Rillen 12a, 12b doppelt in einer Oberfläche (einer Oberseite in der Figur) ausgebildet, entsprechend der Gestaltung des Packungshartes 9 und den Anordnungspositionen der Lötmittelkugeln 11. Diese ausgesparten Rillen 12a, 12b sind so vorgesehen, dass sie auf der Seite der Plattenbearbeitungsoberflächen der äußeren Leitung 3 liegen, wodurch sie in einen Zustand gebracht werden, in dem einige Teile der äußeren Leitungen 3 bloß liegen. Weiterhin wird eine Breite einer jeden der ausgesparten Rillen 12a, 12b etwas größer gemacht als ein Durchmesser der Lötmittelkugel 11, so dass die Lötmittelkugel 11 genau darin eingefügt wird. Außerdem wird die Lötmittelkugel 11 über die innere ausgesparte Rille 12a an einer äußeren Leitung 3 der einander benachbarten äußeren Leitungen 3 befestigt, während die Lötmittelkugel 11 über die äußere ausgesparte Rille 12b an der anderen äußeren Leitung 3 befestigt wird. Das heißt, die einzelnen Lötmittelkugeln 11 werden in einem gestaffelten Muster in der Anordnungsrichtung (in einer Packungsumfangsrichtung) der äußeren Leitungen 3 angeordnet.
  • Man beachte, dass der Prozess des Packens der Halbleitervorrichtung auf der Leiterplatte und des Signalübertragungswegs des Halbleiterelements 6 nach dem Packen auf der Platte dieselben sind wie jene in der oben erörterten ersten Ausführungsform, und deren Erläuterungen werden hierin weggelassen.
  • Nachfolgend wird ein Verfahren zur Herstellung der Halbleitervorrichtung in der zweiten Ausführungsform beschrieben.
  • Zu Beginn wird auf dieselbe Weise wie in der oben erörterten ersten Ausführungsform die Formbearbeitung an dem Leitungsrahmen durchgeführt, der aus dem Metallmaterial wie z.B. der Eisenlegierung besteht, und danach wird der Plattierungsprozess auf der Oberfläche des Leitungsrahmen mit den Leitungsanschlüssen (den inneren Leitungen und den äußeren Leitungen) durchgeführt, was den Leitungsrahmen vervollständigt.
  • Als Nächstes, wie in 7 gezeigt, nachdem das Halbleiterelement 6 fest auf dem Chipträger 1 des Leitungsrahmens montiert worden ist, werden die Elektroden 7 des Halbleiterelements 6 über die Metalldrähte 8 mit den ihnen entsprechenden inneren Leitungen 2 verbunden. Danach wird der Umfangsbereich des Halbleiterelements 6 durch das Formungsverfahren wie z.B. das Transferformungsverfahren usw. harzversiegelt. In diesem Fall werden die Enden der äußeren Leitungen 3 oder die ihnen benachbarten Teile durch das Packungsharz 9 versiegelt, und die ausgesparten Rillen 12a, 12b werden integral in einer Oberfläche des Packungsharzes 9 ausgebildet. Einige Teile der äußeren Leitungen 3 werden dadurch bloßgelegt. Danach werden die äußeren Leitungen 3 und nicht gezeigte Sperrriegel entlang des äußeren Randes des Packungsharzes 9 abgeschnitten und dadurch in einen in 7 gezeigten Zustand gebracht.
  • Nachfolgend werden die Kontaktierungsmaterialien 10 (siehe 5) wie z.B. das leitende Harz und die Lötmittelpaste über einigen Teilen der äußeren Leitungen 3 aufgebracht, welche in den ausgesparten Rillen 12a, 12b des Packungsharzes 9 nach außen bloß liegen, und die Lötmittelkugeln 11 (siehe 5) werden durch das Kontaktierungsmaterial 10 auf den äußeren Leitungen 3 befestigt. In diesem Zeitpunkt werden die einzelnen Lötmittelkugeln 11 in dem Zustand an den äußeren Leitungen 3 befestigt, in dem sie in die ausgesparten Rillen 12a, 12b des Packungsharzes 9 eingefügt sind, wodurch die Positionen der Lötmittelkugeln 11 in den Leitungslängsrichtungen (Richtungen nach oben und unten bzw. rechts und links in 7) durch die ausgesparten Rillen 12a, 12b reguliert werden.
  • Mit dem bislang durchgeführten Prozessen ist die Halbleitervorrichtung in der zweiten Ausführungsform vollendet.
  • In Übereinstimmung mit der Halbleitervorrichtung in der zweiten Ausführungsform werden die folgenden neuen Wirkungen erzielt, insbesondere im Vergleich mit der oben erörterten ersten Ausführungsform.
  • Und zwar, da die ausgesparten Rillen 12a, 12b zum Positionieren der Lötmittelkugeln 11 im Packungsharz 9 ausgebildet werden, kann, wenn die Lötmittelkugeln 11 zum Beispiel wie die vorher in der Kugelform geformten einzelnen Glieder behandelt werden, eine Positionierungsgenauigkeit der Lötmittelkugeln 11 verbessert werden, indem sie in die ausgesparten Rillen 12a, 12b eingefügt werden.
  • Man beachte, dass die ausgesparten Rillen 12a, 12b als eine Vorrichtung zum Positionieren der vorher in der Kugelform geformten Lötmittelkugeln 11 doppelt im Packungsharz 9 ausgebildet werden, wie oben in der zweiten Ausführungsform erläutert. Obwohl nicht gezeigt, wird jedoch zusätzlich dazu zum Beispiel das Packungsharz 9n mit ausgesparten Teilen ausgebildet, die jeweils eine kreisförmige oder quadratische Form annehmen, wie in Draufsicht gesehen, welche etwas größer als der Kugeldurchmesser sind, in einer solchen Form, dass sie den Packungspositionen der jeweiligen Lötmittelkugeln 11 entsprechen. Dadurch kann man die Lötmittelkugeln 11 in biaxialen Richtungen senkrecht zueinander positionieren, welche Anordnung weitaus günstiger wird.
  • Weiterhin werden in der zweiten Ausführungsform die jeweiligen Lötmittelkugeln 11 in dem gestaffelten Muster angeordnet. Diese Anordnung ist ein Beispiel für eine Art zur Aktualisierung einer Gestaltung der größeren Zahl von Stiften, indem der Leitungsanordnungsabstand so eng wie möglich eingestellt wird, ohne den Kontakt zwischen den einander benachbarten Lötmittelkugeln 11 und äußeren Leitungen zuzulassen. Dementsprechend könnte es den Fall geben, dass die Lötmittelkugeln 11 nicht notwendigerweise in dem gestaffelten Muster angeordnet werden, je nach der nötigen Zahl von Stiften. In diesem Fall werden daher auf dieselbe Weise wie in der oben erörterten ersten Ausführungsform die jeweiligen Kugeln 11 auf ein und derselben Linie angeordnet, wodurch die Verkleinerung der Halbleitervorrichtung erzielt werden kann.
  • 8 ist eine Seiten-Schnittansicht, die eine dritte Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt. 9 ist eine Perspektiv-Draufsicht davon. Doch zeigt 9 einen Zustand nach Abdichtung mit dem Harz.
  • Die Halbleitervorrichtung in der dritten Ausführungsform unterscheidet sich von der oben erörterten zweiten Ausführungsform insbesondere in dem Punkt, dass ein Impedanzelement 13 zusätzlich mitten auf dem Signalübertragungsweg vorgesehen ist, der sich von dem Metalldraht 8 zu der Lötmittelkugel 11 erstreckt.
  • Das Impedanzelement 13 ist ein Element zum Einstellen von Impedanzkomponenten wie z.B. einer Induktanzkomponente, einer Kapazitätskomponente und einer Widerstandskomponente. Beim Einstellen z.B. der Kapazitätskomponente des Signalübertragungsweges sind ein Chipkondensator und ein Element einzuführen, das dieselbe Funktion wie der Chipkondensator beinhaltet. Und im Falle der Einstellung der Widerstandskomponente sind ein Chipwiderstand und ein Element einzuführen, das dieselbe Funktion wie der Chipwiderstand beinhaltet.
  • Außerdem wird die Signalübertragungswegleitung zur Lötmittelkugel 11 vom Metalldraht 8 aus der inneren Leitung 2 und der äußeren Leitung 3 ausgebildet, und daher wird ein Chipträger 14 in einem Grenzteil dazwischen getrennt vorgesehen. Das Impedanzelement 13 wird fest auf diesem Chipträger 14 montiert. Danach wird eine Elektrode 15 auf dem Impedanzelement 13 über einen Metalldraht 16 sowohl mit der inneren Leitung 2 als auch der äußeren Leitung 3 elektrisch verbunden. Weiterhin wird ein Umfangsbereich des Halbleiterelements 6 mit Ausnahme der Packungspositionen der Lötmittelkugel 11 in einer solchen Form, dass das Impedanzelement 13 und der Metalldraht 16 eingeschlossen werden, integral mit dem Packungsharz 9 harzversiegelt.
  • Beim Packen der so aufgebauten Halbleitervorrichtung auf der Leiterplatte usw. auf dieselbe Weise wie in den oben erörterten ersten und zweiten Ausführungsformen wird die als ein Elektrodenglied dienende Lötmittelkugel 11 an einen Kontaktfleckteil auf der Leiterplatte gelötet. Weiterhin wird in dem Zustand, in dem die Halbleitervorrichtung somit auf der Leiterplatte gepackt ist, das elektrische Signal des Halbleiterelements 9, wenn in einem realen Betrieb, von seiner Elektrode 7 über den Metalldraht 8 zu der inneren Leitung 2 und über das oben beschriebene Impedanzelement 13 von der Lötmittelkugel 11 auf der äußeren Leitung 3 weiter zur Leiterplatte übertragen.
  • Nachfolgend wird ein Verfahren zur Herstellung der Halbleitervorrichtung in der dritten Ausführungsform erläutert.
  • Zu Beginn wird auf dieselbe Weise wie in den oben erörterten ersten und zweiten Ausführungsformen die Formbearbeitung an dem Leitungsrahmen durchgeführt, der aus dem Metallmaterial wie z.B. der Eisenlegierung besteht, und danach wird der Plattierungsprozess auf der Oberfläche des Leitungsrahmen mit den Leitungsanschlüssen (den inneren Leitungen und den äußeren Leitungen) durchgeführt, was den Leitungsrahmen vervollständigt. In diesem Fall wird der Leitungsrahmen, wie in 10 gezeigt, mit dem Chipträger 14 ausgebildet, der am Grenzteil zwischen der inneren Leitung 2 und der äußeren Leitung 3 angeordnet ist.
  • Als Nächstes, wie in 10 gezeigt, wird das Halbleiterelement 6 fest auf dem Chipträger 14 (siehe 8) des Leitungsrahmens montiert und wird das Impedanzelement 13 fest auf dem Chipträger 14 zwischen der inneren Leitung 2 und der äußeren Leitung 3 montiert. Weiterhin werden die Elektrode 7 des Halbleiterelements 6 und die ihr entsprechende innere Leitung 2 über den Metalldraht 8 miteinander verbunden, und das Impedanzelement 13 wird über den Metalldraht 16 mit den inneren und äußeren Leitungen 2, 3 verbunden. Danach, wie vorher in 9 gezeigt, wird der Umfangsbereich des Halbleiterelements 6 durch das Formungsverfahren wie z.B. das Transferformungsverfahren usw. harzversiegelt. In diesem Fall wird das durch Formen auszubildende Packungsharz 9 integral mit den ausgesparten Rillen 12a, 12b für den Positionierungsprozess entsprechend den Packungspositionen der Lötmittelkugeln 11 wie in 8 gezeigt ausgebildet.
  • Nachfolgend werden die äußeren Leitungen 3 und die nicht gezeigten Sperrriegel entlang des äußeren Randes des Packungsharzes 9 abgeschnitten, und danach werden die Lötmittelkugeln 11 durch die ausgesparten Rillen 12a, 12b des Packungsharzes 9 auf den äußeren Leitungen 3 befestigt.
  • Mit den bislang durchgeführten Prozessen ist die Halbleitervorrichtung in der dritten Ausführungsform vollendet.
  • Die Halbleitervorrichtung in der dritten Ausführungsform zeigt die folgenden neuen Wirkungen im Vergleich mit den oben erörterten ersten und zweiten Ausführungsformen.
  • Speziell wird das Impedanzelement 13 zusätzlich mitten auf dem Signalübertragungsweg vorgesehen ist, der sich von dem Metalldraht 8 zu der Lötmittelkugel 11 erstreckt, und die Impedanzkomponente wie z.B. die Kapazität usw. werden durch dieses Impedanzelement 13 einstellbar gemacht. Daher wird der Einfluss durch das Strahlungsrauschen vom benachbarten Signalübertragungsweg kaum empfangen.
  • Infolge des oben Erwähnten wird die Halbleitervorrichtung vom Leitungsrahmen-Typ fähig, eine Übertragungsverzögerung aufgrund des Einflusses durch das Rauschen zu vermeiden, selbst wenn das elektrische Signal des zu montierenden Halbleiterelements 16 eine Geschwindigkeit erreicht, die so hoch ist, dass 50 MHz überschritten werden.
  • Man beachte, dass die dritte Ausführungsform in der Art beschrieben wurde, der Halbleitervorrichtung in der oben beschriebenen zweiten Ausführungsform das Impedanzelement 13 hinzuzufügen. Anders als diese Art kann eine Art eingeführt werden, der Halbleitervorrichtung in der oben beschriebenen ersten Ausführungsform das Impedanzelement 13 hinzuzufügen, d.h. eine Art, in der ein Chipträger (nicht gezeigt) getrennt mitten auf der inneren Leitung 2 vorgesehen wird, die den Signalübertragungsweg teilweise bildet, derart, dass er innerhalb des Versiegelungsbereichs des in 1 und 2 gezeigten Packungsharzes 9 davon getrennt ist, und nach Montage des Impedanzelements 13 auf dem Chipträger wird ein Verdrahtungsprozess durchgeführt.
  • In Übereinstimmung mit der bislang in den Ausführungsformen erläuterten Halbleitervorrichtung ist das Elektroglied so am anderen Ende des Leitungsanschlusses vorgesehen, dass es vorsteht, und daher kann im auf der Leitungsplatte gepackten Zustand die elektrische Verbindung mit der Leiterplatte durch die obigen Elektrodenglieder hergestellt werden, ohne irgendwelche großen Vorsprünge der Leitungsanschlüsse von dem Packungsharz zu verursachen, wie im Stand der Technik beobachtet. Die Länge des Leitungsanschlusses kann dadurch bemerkenswert vermindert werden, und daher tritt kaum eine Biegung der Leitung auf, was es erleichtert, einer Gestaltung mit einer größeren Zahl von Stiften zu entsprechen. Weiterhin kann die Halbleitervorrichtung wegen der geringeren Größe der Vorsprünge der Leitungsanschlüsse vom Packungsharz verkleinert werden. Außerdem wird der einfach aufgebaute Leitungsrahmen als ein Montageteil eingeführt, der als die Basis dient, und daher kann man den Halbleiter zu einem äußerst niedrigen Preis bereitstellen, wodurch man, wie oben beschrieben, leicht der Gestaltung mit der größeren Zahl von Stiften entsprechen und seine Verkleinerung erreichen kann. Außerdem ist die Versiegelungsstruktur durch das Packungsharz dieselbe wie jene des konventionellen Leitungsrahmen-Typs, und daher ist eine Beständigkeit gegen Lötmittelwärme besser als die eines BGA-Typs.
  • Weiterhin wird das Packungsharz mit den den Anordnungspositionen der Elektrodenglieder entsprechenden ausgesparten Teilen ausgebildet, und die Elektrodenglieder können dadurch innerhalb der ausgesparten Teile positioniert werden. Daher kann man beim Anordnen der Elektrodenglieder auf den Leitungsanschlüssen deren Positionierungsgenauigkeit verbessern. Dadurch kann man eine Positionsabweichung des Elektrodengliedes auf dem Leitungsanschluss verhindern, mit der Folge, dass die Elektrodenglieder auf beiden Seiten genau ausgerichtet werden können, wenn die Halbleitervorrichtung auf der Leiterplatte usw. gepackt wird.
  • Außerdem wird das Impedanzelement zum Einstellen der Impedanzkomponente des Signalübertragungsweges zusätzlich mitten auf diesem Signalübertragungsweg vorgesehen, der sich von dem Metalldraht zu dem Elektrodenglied erstreckt, was es erschwert, den Einfluss durch das Rauschen vom benachbarten Signalübertragungsweg zu empfangen. Daher kann auch im Falle der Einführung des Leitungsrahmen-Typs die Übertragungsverzögerung aufgrund des Einflusses durch das Strahlungsrauschen vermieden werden, und daher kann eine hoch funktionelle Hochgeschwindigkeits-Halbleitervorrichtung zu einem niedrigen Preis bereitgestellt werden.
  • Es ist ersichtlich, dass bei dieser Erfindung ein weiter Bereich von unterschiedlichen Arbeitsarten auf Basis der Erfindung ausgebildet werden kann, ohne vom Schutzbereich der Erfindung abzuweichen. Diese Erfindung wird durch ihre speziellen Arbeitsarten nicht eingeschränkt, außer dass sie durch die beigefügten Ansprüche beschränkt wird.

Claims (4)

  1. Halbleitervorrichtung mit einem Leitungsrahmen, der einen Chipträger (1) und Leitungen (2, 3), die in einem Umfangsbereich des Chipträgers angeordnet sind, enthält; einem Halbleiterelement (6), das auf dem Chipträger montiert ist; einem Metalldraht (8), der an einem Ende mit einem Elektrodenteil des Halbleiterelements verbunden ist und am anderen Ende mit einem Ende einer der Leitungen verbunden ist; einer Versiegelungspackung (9), die das Halbleiterelement versiegelt, wobei die Versiegelungspackung erste und zweite einander entgegengesetzte Hauptoberflächen (9a, 9b) aufweist; und einem am anderen Ende des einen Leiters vorgesehenen Elektrodenglied (11) in Form einer Lötmittelkugel, die so angeordnet ist, dass sie über die erste Hauptfläche (9a) der Versiegelungspackung hinaus vorsteht; dadurch gekennzeichnet, dass die Lötmittelkugel einen Kernteil und einen Außenteil rings um den Kernteil aufweist; wobei der Kernteil so gestaltet ist, das er bei einer höheren Temperatur als eine vorbestimmte Aufschmelztemperatur geschmolzen wird; und der Außenteil so gestaltet ist, das er bei einer niedrigeren Temperatur als die vorbestimmte Aufschmelztemperatur geschmolzen wird.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine Plattierungsschicht (4) auf der Oberfläche des Leitungsrahmens mit mindestens den Leitungen (2, 3) ausgebildet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei sich die Versiegelungspackung (9) bis zu einem äußeren Bereich von Anordnungspositionen der Elektrodenglieder (11) erstreckt und mit ausgesparten Teilen (12a, 12b) ausgebildet ist, die den Anordnungspositionen der Elektrodenglieder entsprechen.
  4. Halbleitervorrichtung nach Anspruch 1, 2 oder 3, die weiterhin ein Impedanzelement (13), das mitten auf einem Signalübertragungsweg vorgesehen ist, der sich von dem Metalldraht (6) zu dem Elektrodenglied (11) erstreckt, zur Einstellung einer Impedanzkomponente des Signalübertragungsweges aufweist.
DE69737320T 1997-04-21 1997-12-18 Halbleitervorrichtung Expired - Lifetime DE69737320T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10287197 1997-04-21
JP9102871A JPH10294418A (ja) 1997-04-21 1997-04-21 半導体装置

Publications (2)

Publication Number Publication Date
DE69737320D1 DE69737320D1 (de) 2007-03-22
DE69737320T2 true DE69737320T2 (de) 2007-05-31

Family

ID=14338970

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69737320T Expired - Lifetime DE69737320T2 (de) 1997-04-21 1997-12-18 Halbleitervorrichtung

Country Status (7)

Country Link
US (1) US6084300A (de)
EP (1) EP0874400B1 (de)
JP (1) JPH10294418A (de)
KR (1) KR100373569B1 (de)
CN (1) CN1197290A (de)
DE (1) DE69737320T2 (de)
TW (1) TW375816B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3549714B2 (ja) * 1997-09-11 2004-08-04 沖電気工業株式会社 半導体装置
JPH11297889A (ja) * 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP3171176B2 (ja) * 1998-12-15 2001-05-28 日本電気株式会社 半導体装置およびボール・グリッド・アレイ製造方法
JP4058198B2 (ja) * 1999-07-02 2008-03-05 富士通株式会社 半導体装置の製造方法
KR20020057358A (ko) * 2001-01-04 2002-07-11 마이클 디. 오브라이언 멀티칩 모듈 패키지 및 제조방법
US6828658B2 (en) * 2002-05-09 2004-12-07 M/A-Com, Inc. Package for integrated circuit with internal matching
US6903447B2 (en) * 2002-05-09 2005-06-07 M/A-Com, Inc. Apparatus, methods and articles of manufacture for packaging an integrated circuit with internal matching
KR20050006241A (ko) * 2002-05-09 2005-01-15 엠/에이-컴, 인크. 내부 임피던스 정합 회로를 구비한 집적 회로
CN1314113C (zh) * 2002-06-28 2007-05-02 矽品精密工业股份有限公司 防止管脚短路的导线架及具有该导线架的半导体封装件的制法
US6673649B1 (en) * 2002-07-05 2004-01-06 Micron Technology, Inc. Microelectronic device packages and methods for controlling the disposition of non-conductive materials in such packages
US6975527B1 (en) * 2002-11-12 2005-12-13 Integrated Device Technology, Inc. Memory device layout
US7253510B2 (en) * 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US20050133913A1 (en) * 2003-12-17 2005-06-23 Dan Okamoto Stress distribution package
US6953893B1 (en) * 2004-03-31 2005-10-11 Infineon Technologies Ag Circuit board for connecting an integrated circuit to a support and IC BGA package using same
US8084870B2 (en) * 2006-03-27 2011-12-27 Fairchild Semiconductor Corporation Semiconductor devices and electrical parts manufacturing using metal coated wires
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
JP2010161217A (ja) * 2009-01-08 2010-07-22 Renesas Electronics Corp 半導体装置
US20200043821A1 (en) * 2018-07-31 2020-02-06 Avago Technologies International Sales Pte. Limited Electronic assembly and a method of forming thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154657A (ja) * 1985-12-26 1987-07-09 Sumitomo Electric Ind Ltd 半導体装置用リ−ドフレ−ムの製造方法
US5045914A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Plastic pad array electronic AC device
JPH0462865A (ja) * 1990-06-25 1992-02-27 Fujitsu Ltd 半導体装置及びその製造方法
WO1992020097A1 (en) * 1991-04-26 1992-11-12 Citizen Watch Co., Ltd. Semiconductor device and manufacturing method therefor
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
DE4410212A1 (de) * 1994-03-24 1995-09-28 Telefunken Microelectron Elektronische Baugruppe
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
JP3103281B2 (ja) * 1994-11-11 2000-10-30 株式会社三井ハイテック 樹脂封止型半導体装置
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
JPH08274219A (ja) * 1995-03-31 1996-10-18 Seiko Epson Corp 半導体装置及びその製造方法
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JP2665201B2 (ja) * 1995-05-31 1997-10-22 九州日本電気株式会社 ボールグリッドアレイ型半導体装置の製造方法
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
JP2814966B2 (ja) * 1995-09-29 1998-10-27 日本電気株式会社 半導体装置
US5847455A (en) * 1995-11-07 1998-12-08 Vlsi Technology, Inc. Molded leadframe ball grid array
MY128748A (en) * 1995-12-19 2007-02-28 Texas Instruments Inc Plastic packaging for a surface mounted integrated circuit
JPH1098072A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体装置及びその製造方法
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US5901041A (en) * 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package

Also Published As

Publication number Publication date
DE69737320D1 (de) 2007-03-22
TW375816B (en) 1999-12-01
CN1197290A (zh) 1998-10-28
EP0874400A1 (de) 1998-10-28
KR100373569B1 (ko) 2003-06-18
US6084300A (en) 2000-07-04
EP0874400B1 (de) 2007-02-07
JPH10294418A (ja) 1998-11-04
KR19980079837A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
DE69737320T2 (de) Halbleitervorrichtung
DE3814469C2 (de)
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE19827237B4 (de) Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese
DE102007019809B4 (de) Gehäuste Schaltung mit einem wärmeableitenden Leitungsrahmen und Verfahren zum Häusen einer integrierten Schaltung
DE102006056363B4 (de) Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE102009055691B4 (de) Leistungshalbleitermodul
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE3913221A1 (de) Halbleiteranordnung
DE19709295A1 (de) Halbleiterbaugruppe
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
DE19928788A1 (de) Elektronische Keramikkomponente
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE102009027309A1 (de) Leiterplatten-Kugelmatrix-System mit verbesserter mechanischer Festigkeit
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE4130899C2 (de) Halbleitervorrichtung
DE19747609B4 (de) Dünnfilmmehrschichtsubstrat und daraus hergestellte elektronische Vorrichtung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: OKI SEMICONDUCTOR CO.,LTD., TOKYO, JP