JP3171176B2 - 半導体装置およびボール・グリッド・アレイ製造方法 - Google Patents

半導体装置およびボール・グリッド・アレイ製造方法

Info

Publication number
JP3171176B2
JP3171176B2 JP35616998A JP35616998A JP3171176B2 JP 3171176 B2 JP3171176 B2 JP 3171176B2 JP 35616998 A JP35616998 A JP 35616998A JP 35616998 A JP35616998 A JP 35616998A JP 3171176 B2 JP3171176 B2 JP 3171176B2
Authority
JP
Japan
Prior art keywords
solder ball
exposed
ball
solder
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35616998A
Other languages
English (en)
Other versions
JP2000183210A (ja
Inventor
理彦 市瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP35616998A priority Critical patent/JP3171176B2/ja
Priority to US09/460,696 priority patent/US6246117B1/en
Publication of JP2000183210A publication Critical patent/JP2000183210A/ja
Application granted granted Critical
Publication of JP3171176B2 publication Critical patent/JP3171176B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品のパッケ
ージ技術に関し、特にリードフレーム２０を用いて製造
するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ、以下リ
ードフレームＢＧＡと称する）を備えた半導体装置およ
びＢＧＡ製造方法に関する。
【０００２】
【従来の技術】従来、リードフレームを用いて製造する
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ（ボール・グ
リッド・アレイ）、以下リードフレームＢＧＡと称す
る）としては、図８に示すように、接着層を有する絶縁
テープを介してリードフレームにチップを接合し、リー
ドフレームとチップをＡｕ（金）ワイヤーで電気的に接
合した状態で、リードフレームに半田ボールを接合させ
るものが開示されている。第１従来技術では、図８に示
すように、パッケージの下面は平面であり、リードフレ
ームにハーフエッチを設けて半田ボール接合前は図９に
示すようにハーフエッチされていないリードフレームの
ランド部のみを外部に露出させ、その後に図８に示すよ
うに半田ボールに接合させている（第１従来技術）。
【０００３】一方、他の従来技術としては、図１０に示
すように、リードフレームにハーフエッチなど設けず、
図１１のボール付け前の状態図に示すように、パッケー
ジに穴を施し、ランド部のみを外部に露出させてリード
フレームＢＧＡを形成する技術が開示されている（第２
従来技術）。第２従来技術のリードフレームＢＧＡはフ
レームのランドの径とピッチを変更することにより対応
できる。
【０００４】
【発明が解決しようとする課題】しかしながら第１従来
技術のリードフレームＢＧＡは、ランド部以外にハーフ
エッチを施しているため、フレームの強度が非常に弱
く、フレーム製作工程、組み立て工程のなかでジャミン
グなどの不具合を発生させてしまう可能性が高いため、
組み立て工程の歩留まりを低下させ、さらにフレーム製
作工程での歩留まりも落としコストアップを招いてしま
うという問題点があった。また第２従来技術では、パッ
ケージの穴を形成するために封入金型に突起を設ける必
要がある。しかし、金型への突起は加工に限界があり、
０．６ｍｍピッチ以下での突起は加工は難しい。また、
ボール径、ボールピッチが変更されると同じパッケージ
サイズでも新たな金型を製作する必要があるという問題
点があった。
【０００５】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、リードフレームに
ハーフエッチを要せず、金型に突起部を設けることなく
ランド部を露出でき、０．６ｍｍピッチ以下のボールピ
ッチにも問題なく対応することができる半導体装置およ
びＢＧＡ製造方法を提供する点にある。
【０００６】
【課題を解決するための手段】本発明の請求項１に記載
の要旨は、リードフレームを用いて製造するボール・グ
リッド・アレイを備えた半導体装置であって、半田ボー
ルが接合される面の半田ボールの接合面以外の全面また
は一部に絶縁テープを貼設して当該半田ボールの接合部
のみを外部に露出させ、当該半田ボールの接合部のみを
外部に露出させた部分に半田ボールを接合した構造と、
パッケージの封入後にリードフレームが露出した前記半
田ボールの接合面に半田ボールの接合部であるランド部
の所定の位置に穿孔した絶縁テープを貼設して前記半田
ボールの接合部のみを外部に露出させた構造とを備える
ことを特徴とする半導体装置に存する。また本発明の請
求項２に記載の要旨は、リードフレームを用いて製造す
るボール・グリッド・アレイを備えた半導体装置であっ
て、半田ボールが接合される面の半田ボールの接合面以
外の全面または一部に絶縁テープを貼設して当該半田ボ
ールの接合部のみを外部に露出させた構造と、当該半田
ボールの接合部のみを外部に露出させた部分に半田ボー
ルを接合した構造と、パッケージの封入後に前記リード
フレームが露出した前記半田ボールの接合面に半田ボー
ルの接合部であるランド部の所定の位置に穿孔した絶縁
テープを貼設して前記半田ボールの接合部のみを外部に
露出させた構造と、前記リードフレームにハーフエッチ
を施した構造とを備えることを特徴とする半導体装置に
存する。また本発明の請求項３に記載の要旨は、リード
フレームを用いて製造するボール・グリッド・アレイを
備えた半導体装置であって、半田ボールが接合される面
の半田ボールの接合面以外の全面または一部に絶縁テー
プを貼設して当該半田ボールの接合部のみを外部に露出
させた構造と、当該半田ボールの接合部のみを外部に露
出させた部分に半田ボールを接合した構造と、パッケー
ジの封入後に前記リードフレームが露出した前記半田ボ
ールの接合面に半田ボールの接合部であるランド部の所
定の位置に穿孔した絶縁テープを貼設して前記半田ボー
ルの接合部のみを外部に露出させた構造と、前記ランド
部に前記穿孔した絶縁テープを使って当該ランド部を露
出させた状態で当該露出部分に半田ボールを接合した構
造とを備えることを特徴とする半導体装置に存する。ま
た本発明の請求項４に記載の要旨は、リードフレームを
用いて製造するボール・グリッド・アレイを備えた半導
体装置であって、半田ボールが接合される面の半田ボー
ルの接合面以外の全面または一部に絶縁テープを貼設し
て当該半田ボールの接合部のみを外部に露出させた構造
と、当該半田ボールの接合部のみを外部に露出させた部
分に半田ボールを接合した構造と、パッケージの封入後
にリードフレームが露出した前記半田ボールの接合面に
半田ボールの接合部であるランド部の所定の位置に異な
る直径の半田ボールを接合するための所望の穴径の孔を
穿孔した絶縁テープを貼設して前記半田ボールの接合部
のみを外部に露出させた構造とを備えることを特徴とす
る半導体装置に存する。また本発明の請求項５に記載の
要旨は、リードフレームを用いて製造するボール・グリ
ッド・アレイを備えた半導体装置であって、半田ボール
が接合される面の半田ボールの接合面以外の全面または
一部に絶縁テープを貼設して当該半田ボールの接合部の
みを外部に露出させた構造と、当該半田ボールの接合部
のみを外部に露出させた部分に半田ボールを接合した構
造と、パッケージの封入後に前記リードフレームが露出
した前記半田ボールの接合面に半田ボールの接合部であ
るランド部の所定の位置に異なる直径の半田ボールを接
合するための所望の穴径の孔を穿孔した絶縁テープを貼
設して前記半田ボールの接合部のみを外部に露出させた
構造と、前記リードフレームにハーフエッチを施した構
造とを備えることを特徴とする半導体装置に存する。ま
た本発明の請求項６に記載の要旨は、リードフレームを
用いて製造するボール・グリッド・アレイを備えた半導
体装置であって、半田ボールが接合される面の半田ボー
ルの接合面以外の全面または一部に絶縁テープを貼設し
て当該半田ボールの接合部のみを外部に露出させた構造
と、当該半田ボールの接合部のみを外部に露出させた部
分に半田ボールを接合した構造と、パッケージの封入後
に前記リードフレームが露出した前記半田ボールの接合
面に半田ボールの接合部であるランド部の所定の位置に
異なる直径の半田ボールを接合するための所望の穴径の
孔を穿孔した絶縁テープを貼設して前記半田ボールの接
合部のみを外部に露出させた構造と、前記ランド部に前
記穿孔した絶縁テープを使って当該ランド部を露出させ
た状態で当該露出部分に半田ボールを接合した構造とを
備えることを特徴とする半導体装置に存する。また本発
明の請求項７に記載の要旨は、リードフレームを用いて
製造するボール・グリッド・アレイを備えたボール・グ
リッド・アレイ製造方法であって、半田ボールが接合さ
れる面の半田ボールの接合面以外の全面または一部に絶
縁テープを貼設して当該半田ボールの接合部のみを外部
に露出させる工程と、当該半田ボールの接合部のみを外
部に露出させた部分に半田ボールを接合する工程と、パ
ッケージの封入後にリードフレームが露出した前記半田
ボールの接合面に半田ボールの接合部であるランド部の
所定の位置に穿孔した絶縁テープを貼設して前記半田ボ
ールの接合部のみを外部に露出させる工程とを備えるこ
とを特徴とするボール・グリッド・アレイ製造方法に存
する。また本発明の請求項８に記載の要旨は、リードフ
レームを用いて製造するボール・グリッド・アレイを備
えたボール・グリッド・アレイ製造方法であって、半田
ボールが接合される面の半田ボールの接合面以外の全面
または一部に絶縁テープを貼設して当該半田ボールの接
合部のみを外部に露出させる工程と、当該半田ボールの
接合部のみを外部に露出させた部分に半田ボールを接合
する工程と、パッケージの封入後に前記リードフレーム
が露出した前記半田ボールの接合面に半田ボールの接合
部であるランド部の所定の位置に穿孔した絶縁テープを
貼設して前記半田ボールの接合部のみを外部に露出させ
る工程と、前記リードフレームにハーフエッチを施す工
程とを備えることを特徴とするボール・グリッド・アレ
イ製造方法に存する。また本発明の請求項９に記載の要
旨は、リードフレームを用いて製造するボール・グリッ
ド・アレイを備えたボール・グリッド・アレイ製造方法
であって、半田ボールが接合される面の半田ボールの接
合面以外の全面または一部に絶縁テープを貼設して当該
半田ボールの接合部のみを外部に露出させる工程と、当
該半田ボールの接合部のみを外部に露出させた部分に半
田ボールを接合する工程と、パッケージの封入後に前記
リードフレームが露出した前記半田ボールの接合面に半
田ボールの接合部であるランド部の所定の位置に穿孔し
た絶縁テープを貼設して前記半田ボールの接合部のみを
外部に露出させる工程と、前記ランド部に前記穿孔した
絶縁テープを使って当該ランド部を露出させた状態で当
該露出部分に半田ボールを接合する工程とを備えること
を特徴とするボール・グリッド・アレイ製造方法に存す
る。また本発明の請求項１０に記載の要旨は、リードフ
レームを用いて製造するボール・グリッド・アレイを備
えたボール・グリッド・アレイ製造方法であって、半田
ボールが接合される面の半田ボールの接合面以外の全面
または一部に絶縁テープを貼設して当該半田ボールの接
合部のみを外部に露出させる工程と、当該半田ボールの
接合部のみを外部に露出させた部分に半田ボールを接合
する工程と、パッケージの封入後にリードフレームが露
出した前記半田ボールの接合面に半田ボールの接合部で
あるランド部の所定の位置に異なる直径の半田ボールを
接合するための所望の穴径の孔を穿孔した絶縁テープを
貼設して前記半田ボールの接合部のみを外部に露出させ
る工程とを備えることを特徴とするボール・グリッド・
アレイ製造方法に存する。また本発明の請求項１１に記
載の要旨は、リードフレームを用いて製造するボール・
グリッド・アレイを備えたボール・グリッド・アレイ製
造方法であって、半田ボールが接合される面の半田ボー
ルの接合面以外の全面または一部に絶縁テープを貼設し
て当該半田ボールの接合部のみを外部に露出させる工程
と、当該半田ボールの接合部のみを外部に露出させた部
分に半田ボールを接合する工程と、パッケージの封入後
に前記リードフレームが露出した前記半田ボールの接合
面に半田ボールの接合部であるランド部の所定の位置に
異なる直径の半田ボールを接合するための所望の穴径の
孔を穿孔した絶縁テープを貼設して前記半田ボールの接
合部のみを外部に露出させる工程と、前記リードフレー
ムにハーフエッチを施す工程とを備えることを特徴とす
るボール・グリッド・アレイ製造方法に存する。また本
発明の請求項１２に記載の要旨は、リードフレームを用
いて製造するボール・グリッド・アレイを備えたボール
・グリッド・アレイ製造方法であって、半田ボールが接
合される面の半田ボールの接合面以外の全面または一部
に絶縁テープを貼設して当該半田ボールの接合部のみを
外部に露出させる工程と、当該半田ボールの接合部のみ
を外部に露出させた部分に半田ボールを接合する工程
と、パッケージの封入後に前記リードフレームが露出し
た前記半田ボールの接合面に半田ボールの接合部である
ランド部の所定の位置に異なる直径の半田ボールを接合
するための所望の穴径の孔を穿孔した絶縁テープを貼設
して前記半田ボールの接合部のみを外部に露出させる工
程と、前記ランド部に前記穿孔した絶縁テープを使って
当該ランド部を露出させた状態で当該露出部分に半田ボ
ールを接合する工程とを備えることを特徴とするボール
・グリッド・アレイ製造方法に存する。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【０００８】（第１実施形態）図１は、本発明にかかる
半導体装置１０およびＢＧＡ製造方法の第１実施形態を
説明するためのリードフレームＢＧＡパッケージの横面
図であり、図２は、図１のリードフレームＢＧＡパッケ
ージの底面図であり、図３は図１のリードフレームＢＧ
Ａパッケージにおいて、ランド部の位置に穴を設けた絶
縁テープをパッケージ底面に貼り付けた状態を示すリー
ドフレームＢＧＡパッケージの横面図であり、図４は図
１のリードフレームＢＧＡパッケージにおいて、ランド
部のみが外部に露出している状態を示すリードフレーム
ＢＧＡパッケージの底面図であり、図５は図１のリード
フレームＢＧＡパッケージにおいて、ランド部の部分に
半田ボール２６を接合したリードフレームＢＧＡパッケ
ージの横面図である。
【０００９】第１実施形態は、リードフレーム２０を用
いて製造するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ、以下リードフレームＢＧＡと称する）を備えた半導
体装置およびＢＧＡ製造方法であって、半田ボール２６
が接合される面の半田ボール２６の接合面以外の全面ま
たは一部に絶縁テープ１２を貼り付けて半田ボール２６
の接合部のみを外部に露出させて、半田ボール２６の接
合部に半田ボール２６を接合するとともに、封入後にリ
ードフレーム２０が露出したリードフレームＢＧＡの半
田ボール２６の接合面に半田ボール２６の接合部（以下
ランド部２２と称する）に穴を設けた絶縁テープ１３を
貼り付けて半田ボール２６の接合部のみを外部に露出さ
せる点に特徴を有している。
【００１０】本実施形態の半導体装置１０のリードフレ
ームＢＧＡは、図１に示すようにリードフレーム２０を
用いて製造するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ、以下リードフレームＢＧＡと称する）を備えた半導
体装置およびＢＧＡ製造方法において、半田ボール２６
が接合されるランド部２２の穴を設けた絶縁テープ１３
を貼り付けて外部に露出させて、その後ランド部２２に
半田ボール２６を接合する。
【００１１】このとき、リードフレーム２０には図１に
示すようにハーフエッチやＤＰ加工などは施していな
い。またパッケージを製造する封入金型には突起などは
設けていない。よって、図１に示すようにパッケージ底
面は平面である。そして、図２に示すように封入後はパ
ッケージ底面にはランド部２２とともにリード２４も露
出している。
【００１２】次に、図３に示すようにランド部２２の位
置に穴を設けた絶縁テープ１３をパッケージ底面に貼り
付けることにより、図４に示すようにランド部２２のみ
が外部に露出し、それ以外の部分を絶縁テープ１３によ
り外部から遮断することができる。最後に図５に示すよ
うにランド部２２の部分に半田ボール２６を接合する。
上記絶縁テープ１３は、例えば２層構成で上面はポリイ
ミドのような絶縁性のフィルムで底面に熱硬化もしくは
熱可塑性の接着層を有する。
【００１３】接着層を有する絶縁テープ１２，１３を介
してリードフレーム２０にチップ１４を接合し、リード
フレーム２０とチップ１４をＡｕ（金）ワイヤー１８で
電気的に接合した状態で、リードフレーム２０に半田ボ
ール２６を接合させた後、樹脂１６で封止している。
【００１４】図８は、図１のリードフレームＢＧＡパッ
ケージにおいて、リードフレーム２０にハーフエッチを
施したリードフレームＢＧＡパッケージの横面図であ
り、図９は、図１のリードフレームＢＧＡパッケージに
おいて、リードフレーム２０にハーフエッチを施したリ
ードフレームＢＧＡパッケージの横面図であり、図１０
は、図１のリードフレームＢＧＡパッケージにおいて、
ランド部に穴を設けた絶縁テープを使ってランド部を露
出させた状態で露出部分に半田ボール２６を接合したリ
ードフレームＢＧＡパッケージの横面図であり、図１１
は、図１のリードフレームＢＧＡパッケージにおいて、
ランド部に穴を設けた絶縁テープを使ってランド部を露
出させた状態で露出部分に半田ボール２６を接合したリ
ードフレームＢＧＡパッケージの横面図である。本実施
形態はリードフレームＢＧＡにおいて、図８，９に示す
ように、リードフレーム２０にハーフエッチを施すこと
も可能である。また、図１０，１１に示すように、金型
に突起を設けたりせずにランド部２２に穴を設けた絶縁
テープ１３を使ってランド部２２を露出させた状態で、
露出部分に半田ボール２６を接合することも可能であ
る。
【００１５】以上説明したように、第１実施形態によれ
ば、リードフレームＢＧＡは、リードフレーム２０にハ
ーフエッチをすることなく、また封入金型に突起部を設
けることなくランド部２２をパッケージ外部に露出させ
ることができる。従って、リードフレーム２０にハーフ
エッチを設けることがないのでフレームの強度を損なう
ことはない。また、金型に突起部を設けることなくラン
ド部２２を露出させるので、同じパッケージならば半田
ボール２６のピッチ、半田ボール２６が変わっても新た
な金型を製作する必要はないといった効果を奏する。
【００１６】更に、本実施形態の半導体装置１０および
製造方法におけるリードフレームＢＧＡは、金型に突起
を設ける場合は０．６ｍｍピッチ以下の半田ボールピッ
チの金型を必要とせず、パッケージ底面に貼り付ける絶
縁テープ１２，１３により半田ボール２６のピッチが決
定されるため、０．６ｍｍピッチ以下の半田ボール２６
ピッチにも問題なく対応することができるといった効果
を奏する。
【００１７】（第２実施形態）図６は、パッケージ底面
に貼り付ける絶縁テープ１３の穴径を変更して大きい直
径の半田ボール２６を接合したリードフレームＢＧＡパ
ッケージの横面図であり、図７は、パッケージ底面に貼
り付ける絶縁テープ１３の穴径を変更して小さい直径の
半田ボール２６を接合したリードフレームＢＧＡパッケ
ージの横面図である。
【００１８】第２実施形態は、リードフレーム２０を用
いて製造するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ、以下リードフレームＢＧＡと称する）を備えた半導
体装置およびＢＧＡ製造方法であって、半田ボール２６
が接合される面の半田ボール２６の接合面以外の全面ま
たは一部に絶縁テープ１２を貼り付けて半田ボール２６
の接合部のみを外部に露出させて、半田ボール２６の接
合部に半田ボール２６を接合するとともに、封入後にリ
ードフレーム２０が露出したリードフレームＢＧＡの半
田ボール２６の接合面に半田ボール２６の接合部（以下
ランド部２２と称する）に穴を設けた絶縁テープ１３を
貼り付けて半田ボール２６の接合部のみを外部に露出さ
せ、更に加えて、同じフレーム、同じ金型で作製したパ
ッケージでも、パッケージ底面に貼り付ける絶縁テープ
１３の穴径を変更することにより図６、図７に示すよう
に異なる直径の半田ボール２６を接合することができる
点に特徴を有している。
【００１９】なお、本発明が上記各実施形態に限定され
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。また上記構成部
材の数、位置、形状等は上記実施の形態に限定されず、
本発明を実施する上で好適な数、位置、形状等にするこ
とができる。また、各図において、同一構成要素には同
一符号を付している。
【００２０】
【発明の効果】本発明の半導体装置およびＢＧＡ製造方
法におけるリードフレームＢＧＡは、リードフレームに
ハーフエッチをすることなく、また封入金型に突起部を
設けることなくランド部をパッケージ外部に露出させる
ことができる。従って、リードフレームにハーフエッチ
を設けることがないのでフレームの強度を損なうことは
ない。また、金型に突起部を設けることなくランド部を
露出させるので、同じパッケージならばボールのピッ
チ、ボールが変わっても新たな金型を製作する必要はな
いといった効果を奏する。更に、本発明の半導体装置お
よびＢＧＡ製造方法におけるリードフレームＢＧＡは、
金型に突起を設ける場合は０．６ｍｍピッチ以下のボー
ルピッチの金型を必要とせず、パッケージ下面に貼り付
ける絶縁テープによりボールのピッチが決定されるた
め、０．６ｍｍピッチ以下のボールピッチにも問題なく
対応することができるといった効果を奏する。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置およびＢＧＡ製造方
法の第１実施形態を説明するためのリードフレームＢＧ
Ａパッケージの横面図である。
【図２】図１のリードフレームＢＧＡパッケージのリー
ドフレームＢＧＡパッケージの底面図である。
【図３】図１のリードフレームＢＧＡパッケージにおい
て、ランド部の位置に穴を設けた絶縁テープをパッケー
ジ底面に貼り付けた状態を示すリードフレームＢＧＡパ
ッケージの横面図である。
【図４】図１のリードフレームＢＧＡパッケージにおい
て、ランド部のみが外部に露出している状態を示すリー
ドフレームＢＧＡパッケージの底面図である。
【図５】図１のリードフレームＢＧＡパッケージにおい
て、ランド部の部分に半田ボールを接合したリードフレ
ームＢＧＡパッケージの横面図である。
【図６】パッケージ底面に貼り付ける絶縁テープの穴径
を変更して大きい直径の半田ボールを接合したリードフ
レームＢＧＡパッケージの横面図である。
【図７】パッケージ底面に貼り付ける絶縁テープの穴径
を変更して小さい直径の半田ボールを接合したリードフ
レームＢＧＡパッケージの横面図である。
【図８】図１のリードフレームＢＧＡパッケージにおい
て、リードフレーム２０にハーフエッチを施したリード
フレームＢＧＡパッケージの横面図である。
【図９】図１のリードフレームＢＧＡパッケージにおい
て、リードフレーム２０にハーフエッチを施したリード
フレームＢＧＡパッケージの横面図である。
【図１０】図１のリードフレームＢＧＡパッケージにお
いて、ランド部に穴を設けた絶縁テープを使ってランド
部を露出させた状態で露出部分に半田ボールを接合した
リードフレームＢＧＡパッケージの横面図である。
【図１１】図１のリードフレームＢＧＡパッケージにお
いて、ランド部に穴を設けた絶縁テープを使ってランド
部を露出させた状態で露出部分に半田ボールを接合した
リードフレームＢＧＡパッケージの横面図である。
【符号の説明】
１０…半導体装置 １２，１３…絶縁テープ １４…チップ １６…樹脂 １８…Ａｕワイヤー ２０…リードフレーム ２４…リード ２６…半田ボール

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 リードフレームを用いて製造するボール
    ・グリッド・アレイを備えた半導体装置であって、 半田ボールが接合される面の半田ボールの接合面以外の
    全面または一部に絶縁テープを貼設して当該半田ボール
    の接合部のみを外部に露出させ、当該半田ボールの接合
    部のみを外部に露出させた部分に半田ボールを接合した
    構造と、 パッケージの封入後にリードフレームが露出した前記半
    田ボールの接合面に半田ボールの接合部であるランド部
    の所定の位置に穿孔した絶縁テープを貼設して前記半田
    ボールの接合部のみを外部に露出させた構造とを備える
    ことを特徴とする半導体装置。
  2. 【請求項２】 リードフレームを用いて製造するボール
    ・グリッド・アレイを備えた半導体装置であって、 半田ボールが接合される面の半田ボールの接合面以外の
    全面または一部に絶縁テープを貼設して当該半田ボール
    の接合部のみを外部に露出させた構造と、 当該半田ボールの接合部のみを外部に露出させた部分に
    半田ボールを接合した構造と、 パッケージの封入後に前記リードフレームが露出した前
    記半田ボールの接合面に半田ボールの接合部であるラン
    ド部の所定の位置に穿孔した絶縁テープを貼設して前記
    半田ボールの接合部のみを外部に露出させた構造と、 前記リードフレームにハーフエッチを施した構造とを備
    えることを特徴とする半導体装置。
  3. 【請求項３】 リードフレームを用いて製造するボール
    ・グリッド・アレイを備えた半導体装置であって、 半田ボールが接合される面の半田ボールの接合面以外の
    全面または一部に絶縁テープを貼設して当該半田ボール
    の接合部のみを外部に露出させた構造と、 当該半田ボールの接合部のみを外部に露出させた部分に
    半田ボールを接合した構造と、 パッケージの封入後に前記リードフレームが露出した前
    記半田ボールの接合面に半田ボールの接合部であるラン
    ド部の所定の位置に穿孔した絶縁テープを貼設して前記
    半田ボールの接合部のみを外部に露出させた構造と、 前記ランド部に前記穿孔した絶縁テープを使って当該ラ
    ンド部を露出させた状態で当該露出部分に半田ボールを
    接合した構造とを備えることを特徴とする半導体装置。
  4. 【請求項４】 リードフレームを用いて製造するボール
    ・グリッド・アレイを備えた半導体装置であって、 半田ボールが接合される面の半田ボールの接合面以外の
    全面または一部に絶縁テープを貼設して当該半田ボール
    の接合部のみを外部に露出させた構造と、 当該半田ボールの接合部のみを外部に露出させた部分に
    半田ボールを接合した構造と、 パッケージの封入後にリードフレームが露出した前記半
    田ボールの接合面に半田ボールの接合部であるランド部
    の所定の位置に異なる直径の半田ボールを接合するため
    の所望の穴径の孔を穿孔した絶縁テープを貼設して前記
    半田ボールの接合部のみを外部に露出させた構造とを備
    えることを特徴とする半導体装置。
  5. 【請求項５】 リードフレームを用いて製造するボール
    ・グリッド・アレイを備えた半導体装置であって、 半田ボールが接合される面の半田ボールの接合面以外の
    全面または一部に絶縁テープを貼設して当該半田ボール
    の接合部のみを外部に露出させた構造と、 当該半田ボールの接合部のみを外部に露出させた部分に
    半田ボールを接合した構造と、 パッケージの封入後に前記リードフレームが露出した前
    記半田ボールの接合面に半田ボールの接合部であるラン
    ド部の所定の位置に異なる直径の半田ボールを接合する
    ための所望の穴径の孔を穿孔した絶縁テープを貼設して
    前記半田ボールの接合部のみを外部に露出させた構造
    と、 前記リードフレームにハーフエッチを施した構造とを備
    えることを特徴とする半導体装置。
  6. 【請求項６】 リードフレームを用いて製造するボール
    ・グリッド・アレイを備えた半導体装置であって、 半田ボールが接合される面の半田ボールの接合面以外の
    全面または一部に絶縁テープを貼設して当該半田ボール
    の接合部のみを外部に露出させた構造と、 当該半田ボールの接合部のみを外部に露出させた部分に
    半田ボールを接合した構造と、 パッケージの封入後に前記リードフレームが露出した前
    記半田ボールの接合面に半田ボールの接合部であるラン
    ド部の所定の位置に異なる直径の半田ボールを接合する
    ための所望の穴径の孔を穿孔した絶縁テープを貼設して
    前記半田ボールの接合部のみを外部に露出させた構造
    と、 前記ランド部に前記穿孔した絶縁テープを使って当該ラ
    ンド部を露出させた状態で当該露出部分に半田ボールを
    接合した構造とを備えることを特徴とする半導体装置。
  7. 【請求項７】 リードフレームを用いて製造するボール
    ・グリッド・アレイを備えたボール・グリッド・アレイ
    製造方法であって、 半田ボールが接合される面の半田ボールの接合面以外の
    全面または一部に絶縁テープを貼設して当該半田ボール
    の接合部のみを外部に露出させる工程と、 当該半田ボールの接合部のみを外部に露出させた部分に
    半田ボールを接合する工程と、 パッケージの封入後にリードフレームが露出した前記半
    田ボールの接合面に半田ボールの接合部であるランド部
    の所定の位置に穿孔した絶縁テープを貼設して前記半田
    ボールの接合部のみを外部に露出させる工程とを備える
    ことを特徴とするボール・グリッド・アレイ製造方法。
  8. 【請求項８】 リードフレームを用いて製造するボール
    ・グリッド・アレイを備えたボール・グリッド・アレイ
    製造方法であって、 半田ボールが接合される面の半田ボールの接合面以外の
    全面または一部に絶縁テープを貼設して当該半田ボール
    の接合部のみを外部に露出させる工程と、 当該半田ボールの接合部のみを外部に露出させた部分に
    半田ボールを接合する工程と、 パッケージの封入後に前記リードフレームが露出した前
    記半田ボールの接合面に半田ボールの接合部であるラン
    ド部の所定の位置に穿孔した絶縁テープを貼設して前記
    半田ボールの接合部のみを外部に露出させる工程と、 前記リードフレームにハーフエッチを施す工程とを備え
    ることを特徴とするボール・グリッド・アレイ製造方
    法。
  9. 【請求項９】 リードフレームを用いて製造するボール
    ・グリッド・アレイを備えたボール・グリッド・アレイ
    製造方法であって、 半田ボールが接合される面の半田ボールの接合面以外の
    全面または一部に絶縁テープを貼設して当該半田ボール
    の接合部のみを外部に露出させる工程と、 当該半田ボールの接合部のみを外部に露出させた部分に
    半田ボールを接合する工程と、 パッケージの封入後に前記リードフレームが露出した前
    記半田ボールの接合面に半田ボールの接合部であるラン
    ド部の所定の位置に穿孔した絶縁テープを貼設して前記
    半田ボールの接合部のみを外部に露出させる工程と、 前記ランド部に前記穿孔した絶縁テープを使って当該ラ
    ンド部を露出させた状態で当該露出部分に半田ボールを
    接合する工程とを備えることを特徴とするボール・グリ
    ッド・アレイ製造方法。
  10. 【請求項１０】 リードフレームを用いて製造するボー
    ル・グリッド・アレイを備えたボール・グリッド・アレ
    イ製造方法であって、 半田ボールが接合される面の半田ボールの接合面以外の
    全面または一部に絶縁テープを貼設して当該半田ボール
    の接合部のみを外部に露出させる工程と、 当該半田ボールの接合部のみを外部に露出させた部分に
    半田ボールを接合する工程と、 パッケージの封入後にリードフレームが露出した前記半
    田ボールの接合面に半田ボールの接合部であるランド部
    の所定の位置に異なる直径の半田ボールを接合するため
    の所望の穴径の孔を穿孔した絶縁テープを貼設して前記
    半田ボールの接合部のみを外部に露出させる工程とを備
    えることを特徴とするボール・グリッド・アレイ製造方
    法。
  11. 【請求項１１】 リードフレームを用いて製造するボー
    ル・グリッド・アレイを備えたボール・グリッド・アレ
    イ製造方法であって、 半田ボールが接合される面の半田ボールの接合面以外の
    全面または一部に絶縁テープを貼設して当該半田ボール
    の接合部のみを外部に露出させる工程と、 当該半田ボールの接合部のみを外部に露出させた部分に
    半田ボールを接合する工程と、 パッケージの封入後に前記リードフレームが露出した前
    記半田ボールの接合面に半田ボールの接合部であるラン
    ド部の所定の位置に異なる直径の半田ボールを接合する
    ための所望の穴径の孔を穿孔した絶縁テープを貼設して
    前記半田ボールの接合部のみを外部に露出させる工程
    と、 前記リードフレームにハーフエッチを施す工程とを備え
    ることを特徴とするボール・グリッド・アレイ製造方
    法。
  12. 【請求項１２】 リードフレームを用いて製造するボー
    ル・グリッド・アレイを備えたボール・グリッド・アレ
    イ製造方法であって、 半田ボールが接合される面の半田ボールの接合面以外の
    全面または一部に絶縁テープを貼設して当該半田ボール
    の接合部のみを外部に露出させる工程と、 当該半田ボールの接合部のみを外部に露出させた部分に
    半田ボールを接合する工程と、 パッケージの封入後に前記リードフレームが露出した前
    記半田ボールの接合面に半田ボールの接合部であるラン
    ド部の所定の位置に異なる直径の半田ボールを接合する
    ための所望の穴径の孔を穿孔した絶縁テープを貼設して
    前記半田ボールの接合部のみを外部に露出させる工程
    と、 前記ランド部に前記穿孔した絶縁テープを使って当該ラ
    ンド部を露出させた状態で当該露出部分に半田ボールを
    接合する工程とを備えることを特徴とするボール・グリ
    ッド・アレイ製造方法。
JP35616998A 1998-12-15 1998-12-15 半導体装置およびボール・グリッド・アレイ製造方法 Expired - Fee Related JP3171176B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP35616998A JP3171176B2 (ja) 1998-12-15 1998-12-15 半導体装置およびボール・グリッド・アレイ製造方法
US09/460,696 US6246117B1 (en) 1998-12-15 1999-12-14 Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35616998A JP3171176B2 (ja) 1998-12-15 1998-12-15 半導体装置およびボール・グリッド・アレイ製造方法

Publications (2)

Publication Number Publication Date
JP2000183210A JP2000183210A (ja) 2000-06-30
JP3171176B2 true JP3171176B2 (ja) 2001-05-28

Family

ID=18447687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35616998A Expired - Fee Related JP3171176B2 (ja) 1998-12-15 1998-12-15 半導体装置およびボール・グリッド・アレイ製造方法

Country Status (2)

Country Link
US (1) US6246117B1 (ja)
JP (1) JP3171176B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3914654B2 (ja) * 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置
US6916683B2 (en) * 2000-05-11 2005-07-12 Micron Technology, Inc. Methods of fabricating a molded ball grid array
US6664615B1 (en) * 2001-11-20 2003-12-16 National Semiconductor Corporation Method and apparatus for lead-frame based grid array IC packaging
KR100641511B1 (ko) 2002-12-30 2006-10-31 동부일렉트로닉스 주식회사 고집적 반도체 패키지 및 그 제조 방법
US6953893B1 (en) * 2004-03-31 2005-10-11 Infineon Technologies Ag Circuit board for connecting an integrated circuit to a support and IC BGA package using same
DE102004027094A1 (de) * 2004-06-02 2005-12-29 Infineon Technologies Ag Halbleitermodul mit einem Halbleiter-Sensorchip und einem Kunststoffgehäuse sowie Verfahren zu dessen Herstellung
US7202112B2 (en) * 2004-10-22 2007-04-10 Tessera, Inc. Micro lead frame packages and methods of manufacturing the same
KR101681360B1 (ko) * 2013-11-25 2016-11-30 삼성전기주식회사 전자부품 패키지의 제조방법
US20220328382A1 (en) * 2021-04-07 2022-10-13 Mediatek Inc. Grid array type lead frame package

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0704896B1 (en) * 1994-09-22 2003-03-26 Nec Corporation Tape automated bonding type semiconductor device
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JPH09246427A (ja) 1996-03-12 1997-09-19 Dainippon Printing Co Ltd 表面実装型半導体装置の製造方法および表面実装型半導体装置
US6011694A (en) * 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
JPH1084055A (ja) 1996-09-06 1998-03-31 Seiko Epson Corp 半導体装置及びその製造方法
JP2982729B2 (ja) * 1997-01-16 1999-11-29 日本電気株式会社 半導体装置
JP3793628B2 (ja) * 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
KR100251859B1 (ko) * 1997-01-28 2000-04-15 마이클 디. 오브라이언 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법
JPH10294418A (ja) * 1997-04-21 1998-11-04 Oki Electric Ind Co Ltd 半導体装置
US6097101A (en) * 1998-01-30 2000-08-01 Shinko Electric Industries Co., Ltd. Package for semiconductor device having frame-like molded portion and producing method of the same
US5974912A (en) * 1998-11-13 1999-11-02 Cheng; Tung-Chi Door lock unlockable electro-magnetically and with a key

Also Published As

Publication number Publication date
JP2000183210A (ja) 2000-06-30
US6246117B1 (en) 2001-06-12

Similar Documents

Publication Publication Date Title
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
JP3063032B2 (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
JP2859194B2 (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
JPH08148603A (ja) ボールグリッドアレイ型半導体装置およびその製造方法
JP2001024135A (ja) 半導体装置の製造方法
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
JPH1012769A (ja) 半導体装置およびその製造方法
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
WO1998018162A1 (en) Film carrier tape and semiconductor device, method for manufacturing them, and circuit board
JP3171176B2 (ja) 半導体装置およびボール・グリッド・アレイ製造方法
US6818538B2 (en) Ball grid array semiconductor package and method of fabricating the same
JP3486872B2 (ja) 半導体装置及びその製造方法
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JPH11102989A (ja) Ｂｇａ型半導体装置
JPH1074887A (ja) 電子部品及びその製造方法
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
JP2954108B2 (ja) 半導体装置およびその製造方法
JP2000124356A (ja) 半導体パッケ―ジ用部材，半導体パッケ―ジ及び半導体パッケ―ジ製造方法
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JPH1084055A (ja) 半導体装置及びその製造方法
KR100336762B1 (ko) 칩 사이즈 패키지 및 그 제조방법
JP2000077433A (ja) 半導体装置およびその製造方法
JPH02244746A (ja) 樹脂封止型半導体装置
JP3449097B2 (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees