KR100336762B1 - 칩 사이즈 패키지 및 그 제조방법 - Google Patents

칩 사이즈 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100336762B1
KR100336762B1 KR1019990043504A KR19990043504A KR100336762B1 KR 100336762 B1 KR100336762 B1 KR 100336762B1 KR 1019990043504 A KR1019990043504 A KR 1019990043504A KR 19990043504 A KR19990043504 A KR 19990043504A KR 100336762 B1 KR100336762 B1 KR 100336762B1
Authority
KR
South Korea
Prior art keywords
chip
lead
polyimide tape
size package
fan
Prior art date
Application number
KR1019990043504A
Other languages
English (en)
Other versions
KR20010036477A (ko
Inventor
전동석
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990043504A priority Critical patent/KR100336762B1/ko
Publication of KR20010036477A publication Critical patent/KR20010036477A/ko
Application granted granted Critical
Publication of KR100336762B1 publication Critical patent/KR100336762B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83205Ultrasonic bonding

Abstract

본 발명은 칩 사이즈 패키지 및 그 제조방법은 반도체 칩(21)의 칩패드(21a)와 리드(23)를 접합하면서 리드(23)에 연장되도록 칩(21)의 외측으로 팬 인/아웃 리드(27)가 형성되도록 하여 칩(21)의 세대변화에 따라 사이즈가 바뀌어도 대응이 용이한 팬 인/아웃 형태의 패키지 제조가 용이하고, 칩패드(21a)에 부착되는 리드(23)의 상면에 리드보호부(28)가 부착되어 있으므로 외관이 양호하고 산화 및 오염을 방지할 수 있는 효과가 있다.

Description

칩 사이즈 패키지 및 그 제조방법{CHIP SIZE PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은 칩 사이즈 패키지 및 그 제조방법에 관한 것으로, 특히 팬 인/아웃에 대응성이 뛰어나며 간단한 공정으로 제조를 할 수 있도록 한 칩 사이즈 패키지 및 그 제조방법에 관한 것이다.
칩 사이즈 패키지의 일종인 일반적인 형태의 마이크로 비지에이 패키지(μBGA PKG)는 도 1에 도시되어 있는 바와 같이, 반도체 칩(1)의 상면에 엘라스트머(2)가 부착되어 있고, 그 엘라스토머(2)의 상면에는 다수개의 볼접속공(3a)과 리드접속공(3b)이 형성되어 있는 폴리이미드 테이프(3)가 부착되어 있으며, 그 폴리이미드 테이프(3)의 하면에는 다수개의 리드(4)가 패터닝되어 있고, 그 리드(4)의 일단부가 노출되는 볼접속공(3a)에는 리드(4)에 접착되도록 솔더볼(5)이 본딩되어 있으며, 리드(4)의 타단부가 칩패드(1a)에 부착되어 있는 리드접속공(3b)에는 인캡슐런트(6)가 인캡슐레이션되어 있다.
그러나, 상기와 같이 구성되어 있는 일반적인 마이크로 비지에이 패키지는 리드본딩시 리드(4)의 일측이 절단되는 형태로 칩 사이즈가 세대별로 변하면서 외부단자의 위치변환을 할 수 있도록 하는 팬 인/아웃(FAN IN/OUT)에 대응이 어려운 문제점을 가지고 있는 것 이었다.
도 2는 상기 도 1에서와 같은 마이크로 패키지와는 구조가 다른 형태의 일본 NEC사에서 소개하고 있는 디투 비지에이 패키지(D2BGA PKG)로서, 도시된 바와 같이, 반도체 칩(11)의 상면에는 범프접속공(12a)이 형성되어 있는 베이스 필름(12)이 접착제(13)에 의하여 부착되어 있고, 그 베이스 필름(12)의 상면에는 일단부가 범프삽입공(12a)에 삽입되어 칩패드(11a)에 부착되는 리드범프(14)가 구비된 리드(15)가 패터닝되어 있으며, 그 리드(15)들의 상측에는 베이스 필름(12)에 부착됨과 아울러 볼접속공(16a)과 범프접속공(16b)이 형성되어 있는 폴리이미드 테이프(16)가 부착되어 있고, 상기 볼접속공(16a)에 삽입됨과 아울러 리드(14)에 부착되도록 솔더볼(17)이 부착되어 있으며, 상기 칩(11)의 측면과 하면에는 봉지제(18)가 감싸도록 몰딩되어 있다.
상기와 같이 구성되어 있는 종래 디투 비지에이 패키지는 도 3에서와 같이, 리드(15)가 패터닝된 베이스 필름(12)의 상면에 폴리이미드 테이프(16)가 부착되어 있고, 하면에 접착제(13)가 형성되어 있는 서브 어셈블리를 칩(11)의 상면에 위치시키고, 범프접속공(16b)의 상측에서 본딩 툴(19)을 이용하여 리드범프(14)를 누르며 열을 가하여 리드범프(14)를 칩패드(11a)에 접착시킨 후, 칩(11)의 측면과 하면에 봉지제(18)를 몰딩하는 순서로 제조된다.
이와 같은 디투 비지에이 패키지는 리드범프(14)를 형성하는 기술이 상당히 고도한 기술을 요하기 때문에 패비지 제조에 어려움이 있을뿐만 아니라 제조비용이 많이 소요되고, 범핑작업시 본딩 툴(19)에 의하여 눌려서 리드범프(14)의 상면에 눌린자국이 남아있어서 외관상 불량하고, 그 리드범프(14)의 노출된 상면이 산화 또는 오염이 발생되는 문제점이 있었다.
본 발명의 주 목적은 상기와 같은 여러 문제점을 갖지 않는 칩 사이즈 패키지 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 제작이 간단하여 제조비용이 적게 소요되는 칩 사이즈 패키지 및 그 제조방법을 제공함에 있다.
본 발명의 또다른 목적은 외관이 양호하고 산화 또는 오염이 발생되지 않는 칩 사이즈 패키지를 제공함에 있다.
도 1은 종래 마이크로 비지에이 패키지를 보인 종단면도.
도 2는 종래 디투 비지에이 패키지를 보인 종단면도.
도 3은 종래 디투 비지에이 패키지의 제조방법을 설명하기 위한 단면도.
도 4는 본 발명 칩 사이즈 패키지의 구조를 보인 종단면도.
도 5a 내지 도 5f는 본 발명 칩 사이즈 패키지의 제조순서를 보인 단면도.
도 6은 본 발명 칩 사이즈 패키지를 팬 인/아웃 형태로 구성한 실시예를 보인 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 칩 21a : 칩패드
22 : 접착제 23 : 리드
24 : 폴리이미드 테이프 25 : 솔더볼
26 : 인캡슐런트 27 : 팬 인/아웃 리드부
28 : 리드보호부 29 : 본딩툴
30 : 커버레이 필름
상기와 같은 본 발명의 목적을 달성하기 위하여 반도체 칩과, 그 칩의 상측에 접착제로 부착되는 폴리이미드 테이프와, 그 폴리이미드 테이프의 하면에 패터닝되는 다수개의 리드와, 그 리드에 연결되도록 폴리이미드 테이프의 볼 접속공에 설치되는 솔더 볼과, 상기 칩의 측면에 형성되는 인캡슐런트와, 상기 리드에 일체로 연장형성되는 팬 인/아웃 리드부와, 상기 폴리이미드 테이프에 일체로 형성됨과 아울러 칩의 칩패드에 접속되는 리드의 상측에 요입형태로 접착되는 리드보호부를 구비하여서 구성되는 것을 특징으로 하는 칩 사이즈 패키지가 제공된다.
또한, 다수개의 볼 접속공이 형성되어 있는 폴리이미드 테이프의 하면에 리드가 패터닝되어 있고, 그 리드들이 패터닝된 주변에 접착제가 도포되어 있는 테이프 어셈블리를 칩의 상면에 얼라인하는 단계와, 그 폴리이미드 테이프의 상면을 본딩툴로 누르면서 초음파를 발생시켜서 리드의 일정부분을 칩패드에 접속시킴과 동시에 리드에 일체로 팬 인/아웃 리드부 칩의 외측으로 형성되도록 하며 폴리이미드 테이프에 일체로 본딩부 상측에 요입되도록 리드보호부가 형성되도록 하는 리드본딩작업을 실시하는 단계와, 상기 폴리이미드 테이프의 상면에 커버레이 필름을 부착하고 뒤집어 놓은 상태에서 칩과 근접한 다른 칩의 사이에 인캡슐런트를 인캡슐레이션하는 단계와, 상기 커버레이 필름을 벗겨내고 볼 접속공을 통하여 리드에 부착되도록 솔더 볼을 부착하는 단계와, 상기 칩과 근접한 칩의 사이를 절단하여 낟개로 분리하는 단계의 순서로 제조하는 것을 특징으로 하는 칩 사이즈 패키지의제조방법이 제공된다.
이하, 상기와 같이 구성되어 있는 본 발명 칩 사이즈 패키지 및 그 제조방법을 첨부된 도면의 실시예를 참고로 상세히 설명하면 다음과 같다.
도 4는 본 발명 칩 사이즈 패키지의 구조를 보인 종단면도로서, 도시된 바와 같이, 반도체 칩(21)의 상측에는 접착제(22)로 하면에 다수개의 리드(23)가 패터닝되어 있는 폴리이미드 테이프(24)가 부착되어 있고, 그와 같은 폴리이미드 테이프(24)에 형성되어 있는 볼 접속공(24a)에는 솔더 볼(25)들이 삽입되어 리드(23)에 고정부착되어 있으며, 상기 칩(21)의 측면에는 인캡슐런트(26)가 형성되어 있다.
그리고, 상기 리드(23)에 연장되도록 칩(21)의 외측방향으로는 팬 인/아웃 리드부(27)가 형성되어 있고, 상기 폴리이미드 테이프(24)와 일체로 연장되어 칩패드(21a)에 리드(23)의 부착시 요입되도록 형성되는 리드보호부(28)가 형성되어 있다.
상기와 같이 구성되어 있는 본 발명 칩 사이즈 패키지의 제조방법을 도 5a 내지 도 5f를 참조하여 설명하면 다음과 같다.
도 5a와 같이, 다수개의 볼 접속공(24a)이 형성되어 있는 폴리이미드 테이프(24)의 하면에 리드(23)가 패터닝되어 있고, 그 리드(23)들이 패터닝된 주변에 접착제(22)가 도포되어 있는 테이프 어셈블리(A)와 상면에 칩패드(21a)가 형성된 칩(21)를 준비한다.
상기 도 5a와 같이 준비된 테이프 어셈블리(A)를 칩패드(21a)가 형성된 칩(21)의 상면에 도 5b와 같이 얼라인하고, 도 5c와 같이 본딩 툴(29)을 이용하여 칩패드(21a)의 상측에 위치한 폴리이미드 테이프(24)을 누르고 초음파를 가하여 리드(23)와 칩패드(21a)를 부착시키는 초음파 병용접합(THERMOSONIC BOND)을 실시하며, 그와 같은 접합시 리드(23)에서 칩(21)의 외측방향으로 연장되도록 팬 인/아웃 리드부(27)가 형성되고, 상기 칩패드(21a)의 상측에 접착되어 있는 폴리이미드 테이프(24)에는 본딩 툴(29)에 의하여 눌려서 요입되도록 리드보호부(28)가 형성되게 된다.
상기와 같이 리드접합된 상태에서 폴리이미드 테이프(24)의 상면에 커버레이 필름(30)을 부착하고, 도 5d 에서와 같이 뒤집은 다음 칩(21)과 근접한 다른 칩(21')의 사이에 인캡슐런트(26)를 인캡슐레이션하고, 그와 같은 상태에서 커버레이 필름(30)를 제거한 다음 뒤집어서 도 5e와 같이 볼 접속공(24a)에 삽입됨과 아울러 리드(23)에 접속되도록 솔더 볼(25)을 고정부착한다.
그와 같은 상태에서 칩(21)과 근접한 다른 칩(21') 사이를 절단하여 5f에서와 같이 낟개의 칩 사이즈 패키지를 제조한다.
도 6은 본 발명 칩 사이즈 패키지의 팬 인/아웃 형태로 구성한 실시예를 보인단면도로서, 도시된 바와 같이, 본 발명의 실시예에 따른 칩 사이즈 패키지와 동일한 패키지의 형태에서 팬 인/아웃 리드부(27)에 솔더 볼(25')를 부착하여 외부단자의 배치에 대한 설계를 자유롭게 변경할 수 있다.
이상에서 상세히 설명한 바와 같이, 본 발명 칩 사이즈 패키지 및 그 제조방법은 반도체 칩의 칩패드와 리드를 접합하면서 리드에 연장되도록 칩의 외측으로 팬 인/아웃 리드가 형성되도록 하여 칩의 세대변화에 따라 사이즈가 바뀌어도 대응이 용이한 팬 인/아웃 형태의 패키지 제조가 용이하고, 칩패드에 부착되는 리드의 상면에 리드보호부가 부착되어 있으므로 외관이 양호하고 산화 및 오염을 방지할 수 있는 효과가 있다.

Claims (2)

  1. 반도체 칩과, 그 칩의 상측에 접착제로 부착되는 폴리이미드 테이프와, 그 폴리이미드 테이프의 하면에 패터닝되는 다수개의 리드와, 그 리드에 연결되도록 폴리이미드 테이프의 볼 접속공에 설치되는 솔더 볼과, 상기 칩의 측면에 형성되는 인캡슐런트와, 상기 리드에 일체로 연장형성되는 팬 인/아웃 리드부와, 상기 폴리이미드 테이프에 일체로 형성됨과 아울러 칩의 칩패드에 접속되는 리드의 상측에 요입형태로 접착되는 리드보호부를 구비하여서 구성되는 것을 특징으로 하는 칩 사이즈 패키지.
  2. 다수개의 볼 접속공이 형성되어 있는 폴리이미드 테이프의 하면에 리드가 패터닝되어 있고, 그 리드들이 패터닝된 주변에 접착제가 도포되어 있는 테이프 어셈블리를 칩의 상면에 얼라인하는 단계와, 그 폴리이미드 테이프의 상면을 본딩툴로 누르면서 초음파를 발생시켜서 리드의 일정부분을 칩패드에 접속시킴과 동시에 리드에 일체로 팬 인/아웃 리드부 칩의 외측으로 형성되도록 하며 폴리이미드 테이프에 일체로 본딩부 상측에 요입되도록 리드보호부가 형성되도록 하는 리드본딩작업을 실시하는 단계와, 상기 폴리이미드 테이프의 상면에 커버레이 필름을 부착하고 뒤집어 놓은 상태에서 칩과 근접한 다른 칩의 사이에 인캡슐런트를 인캡슐레이션하는 단계와, 상기 커버레이 필름을 벗겨내고 볼 접속공을 통하여 리드에 부착되도록 솔더 볼을 부착하는 단계와, 상기 칩과 근접한 칩의 사이를 절단하여 낟개로 분리하는 단계의 순서로 제조하는 것을 특징으로 하는 칩 사이즈 패키지의 제조방법.
KR1019990043504A 1999-10-08 1999-10-08 칩 사이즈 패키지 및 그 제조방법 KR100336762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990043504A KR100336762B1 (ko) 1999-10-08 1999-10-08 칩 사이즈 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990043504A KR100336762B1 (ko) 1999-10-08 1999-10-08 칩 사이즈 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010036477A KR20010036477A (ko) 2001-05-07
KR100336762B1 true KR100336762B1 (ko) 2002-05-16

Family

ID=19614539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990043504A KR100336762B1 (ko) 1999-10-08 1999-10-08 칩 사이즈 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100336762B1 (ko)

Also Published As

Publication number Publication date
KR20010036477A (ko) 2001-05-07

Similar Documents

Publication Publication Date Title
KR100266693B1 (ko) 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
JP3155741B2 (ja) Cspのbga構造を備えた半導体パッケージ
US5241133A (en) Leadless pad array chip carrier
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
AU647864B2 (en) Leadless pad array chip carrier
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JP3171176B2 (ja) 半導体装置およびボール・グリッド・アレイ製造方法
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
KR100336762B1 (ko) 칩 사이즈 패키지 및 그 제조방법
JP2000243875A (ja) 半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
JP3103281B2 (ja) 樹脂封止型半導体装置
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
KR200159861Y1 (ko) 반도체 패키지
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
KR100320447B1 (ko) 반도체 패키지의 제조방법
KR200179419Y1 (ko) 반도체패키지
JPH08181168A (ja) 半導体装置
KR100324932B1 (ko) 칩 사이즈 패키지
KR20030045224A (ko) 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
KR100328835B1 (ko) 팬아웃 타입 μ-BGA용 기판 및 팬아웃 타입 μ-BGA 제조 방법
JP2005522028A (ja) 半導体デバイスのパッケージング・システム
KR100369501B1 (ko) 반도체패키지
KR0185961B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee