KR100324932B1 - 칩 사이즈 패키지 - Google Patents

칩 사이즈 패키지 Download PDF

Info

Publication number
KR100324932B1
KR100324932B1 KR1019990022865A KR19990022865A KR100324932B1 KR 100324932 B1 KR100324932 B1 KR 100324932B1 KR 1019990022865 A KR1019990022865 A KR 1019990022865A KR 19990022865 A KR19990022865 A KR 19990022865A KR 100324932 B1 KR100324932 B1 KR 100324932B1
Authority
KR
South Korea
Prior art keywords
lead frame
metal
bonding
semiconductor chip
pattern
Prior art date
Application number
KR1019990022865A
Other languages
English (en)
Other versions
KR20010002844A (ko
Inventor
이남수
백형길
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990022865A priority Critical patent/KR100324932B1/ko
Publication of KR20010002844A publication Critical patent/KR20010002844A/ko
Application granted granted Critical
Publication of KR100324932B1 publication Critical patent/KR100324932B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 칩 사이즈 패키지를 개시한다. 개시된 본 발명은, 본딩 패드가 배치된 반도체 칩의 밑면에 리드 프레임이 부착된다. 리드 프레임의 밑면에는 접착층과 금속 패턴 및 절연층의 3층 구조로 이루어진 패턴 필름이 부착된다. 패턴 필름의 절연층에는 금속 패턴이 노출되는 볼 랜드가 형성된다. 금속 와이어들에 의해 리드 프레임의 인너 리드와 패턴 필름의 금속 패턴 각각이 본딩 패드에 전기적으로 연결된다. 리드 프레임의 아우터 리드와 볼 랜드만이 노출되도록 전체 결과물이 봉지제로 몰딩된다. 볼 랜드에는 솔더 볼이 마운트되어서, 솔더 볼과 아우터 리드가 기판에 실장된다.

Description

칩 사이즈 패키지{chip size package}
본 발명은 칩 사이즈 패키지에 관한 것으로서, 보다 구체적으로는 패키지의 크기가 반도체 칩의 크기 정도로 구현되는 칩 사이즈 패키지에 관한 것이다.
반도체 패키지는 소형화, 고속화, 고기능화라는 전자 기기의 요구에 대응하기 위해, 새로운 형태가 계속해서 개발되어 종류가 다양해 지고 있다. 거기에 전자 기기의 용도에 대응하여 반도체 패키지의 적절한 사용이 중요하게 되었다. 메모리 반도체 제품에 있어서는 패키지의 소형, 박형화가 중요한 과제이며, 메모리로서는 대용량의 반도체 칩을 고밀도로 패키징하고 싶다는 요구가 강하다. 이러한 관점에서 1.0 mm 두께를 갖는 TSOP(thin small outlead package)와 같은 패키지가 개발되었다.
그러나, 기존의 패키지는 그 크기가 너무 크기 때문에, 최근에는 경박단소의 추세에 따라 반도체 칩 정도의 크기를 갖는 칩 스캐일 패키지가 개발되었다.
칩 스캐일 패키지는 패키지의 크기를 칩의 크기로 설정할 수 있다는 장점이 있기 때문에, 경박단소화되는 패키지 경향에 따라 연구가 계속되고 있는 추세이다. 이러한 칩 스캐일 패키지의 여러 가지 유형이 도 1a 내지 도 1e에 도시되어 있다.
먼저, 도 1a에 도시된 패키지는 금속 패턴을 갖는 기판(3a)이 이용된다. 도시된 바와 같이, 반도체 칩(1a)의 밑면에 접착제(2a)를 매개로 기판(3a)이 부착되어 있다. 기판(3a)의 금속 패턴과 반도체 칩(1a)의 본딩 패드가 금속 와이어(4a)에의해 전기적으로 연결되어 있다. 기판(3a)의 밑면에 형성된 볼 랜드와 반도체 칩(1a)의 표면만이 노출되도록 전체 결과물이 봉지제(5a)로 몰딩되어 있다. 봉지제(5a)에서 노출된 볼 랜드에 솔더 볼(6a)이 마운트되어 있다.
도 1b에 도시된 패키지는 리드 프레임(3b)이 이용된다. 도시된 바와 같이, 리드 프레임(3b)이 접착제(2b)를 매개로 반도체 칩(1b)의 밑면에 부착되어 있다. 리드 프레임(3b)의 인너 리드가 금속 와이어(4b)에 의해 반도체 칩(1b)의 본딩 패드에 전기적으로 연결되어 있다. 리드 프레임(3b)의 아우터 리드 밑면만이 노출되도록 전체 결과물이 봉지제(5b)로 몰딩되어 있고, 아우터 리드 밑면에 솔더 페이스트(6b)가 도포되어 있다.
도 1c에 도시된 패키지는 도 1b와 같이 리드 프레임(3c)이 이용되지만 솔더 페이스트 대신에 솔더 볼(6c)이 이용된다. 도시된 바와 같이, 리드 프레임(3c)이 접착제(2c)를 매개로 반도체 칩(1c)의 밑면에 부착되어서, 금속 와이어(4c)에 의해 본딩 패드에 전기적으로 연결되어 있다. 리드 프레임(3c)의 밑면은 식각되어 수 개의 돌출부가 형성되어 있고, 이 돌출부들만이 노출되도록 전체 결과물이 봉지제(5c)로 몰딩되어 있다. 노출된 돌출부 밑면에 솔더 볼(6c)이 마운트되어 있다.
도 1d에 도시된 패키지는 빔 리드(4d)를 갖는 탄성 재질의 폴리이미드 필름(3d)이 이용된다. 도시된 바와 같이, 폴리이미드 필름(3d)이 반도체 칩(1d)의 밑면에 부착되어 있고, 폴리이미드 필름(3d)의 양측에서 돌출된 빔 리드(4d)가 본딩 패드에 전기적으로 연결되어 있다. 폴리이미드 필름(3d)의 가장자리를 따라 반도체 칩(1d)의 하부만이 봉지제(5d)로 몰딩되어 있고, 솔더 볼(6d)이 폴리이미드 필름(3d)의 밑면에 배치된 빔 리드(4d)에 마운트되어 있다.
마지막으로, 도 1e에 도시된 패키지는 금속 패턴(4e)이 이용된다. 도시된 바와 같이, 반도체 칩(1e)의 밑면에 하부 절연층(2e)과 금속 패턴(4e) 및 상부 절연층(3e)이 순차적으로 배치되어 있다. 금속 패턴(4e)의 일단은 반도체 칩(1e)의 본딩 패드에 연결되어 있고, 타단은 상부 절연층(3e)으로부터 노출되어 있다. 금속 패턴(4e)의 타단에 접합 보조층(5e)이 형성되어 있고, 솔더 볼(6e)이 접합 보조층(5e)에 마운트되어 있다.
전술된 종래의 각 칩 사이즈 패키지는 다음과 같은 개별적인 문제점들을 안고 있다.
먼저, 도 1a에 도시된 패키지는 열팽창이 큰 기판이 사용되므로 솔더 볼의 접합력을 우수한 편이나, 반도체 칩의 표면과 측면이 노출되어 있기 때문에 열발산 성능은 우수하지만, 기계적인 충격에 취약하고 수분 침투가 우려된다.
도 1b에 도시된 패키지는 별도의 지지를 받지 않는 리드 프레임의 아우터 리드 밑면에 도포된 솔더 페이스트가 기판에 마운트되므로, 솔더 조인트 측면에서 신뢰성이 매우 취약하다.
도 1c에 도시된 패키지는 도 1b의 패키지보다는 솔더 조인트 측면에서 신뢰성이 양호하나, 이 역시 리드 프레임을 지지하는 힘이 도 1a의 패키지보다는 취약하다는 단점이 있다.
도 1d에 도시된 패키지는 탄성 재질의 폴리이미드 필름이 사용되므로, 솔더 볼이 받는 스트레스를 어느 정도는 흡수할 수가 있으므로 솔더 볼 접합력이 우수하지만, 경박화되는 추세에 따라 폴리이미드 필름의 두께를 높이는데는 한계가 있기 때문에, 솔더 볼 접합력이 취약하고 특히 반도체 칩의 측면과 표면이 노출된다는 문제가 있다.
마지막으로, 도 1e에 도시된 패키지는 탄성이 전혀 없는 절연층만이 이용되므로, 솔더 볼 실장시 솔더 볼에 인가되는 스트레스를 전혀 완충시킬 수가 없고, 이 패키지 역시 반도체 칩의 측면과 표면 모두가 노출된다는 문제점이 있다.
본 발명은 상기된 종래 패키지들이 안고 있는 제반 문제점들을 해소하기 위해 안출된 것으로서, 반도체 칩이 외부에 노출되지 않도록 함과 아울러 열발산도 우수한 칩 사이즈 패키지를 제공하는데 목적이 있다.
도 1a 내지 도 1e는 종래의 칩 사이즈 패키지의 5가지 유형을 나타낸 단면도.
도 2 내지 도 10은 본 발명의 실시예 1에 따른 칩 사이즈 패키지를 제조 공정 순서대로 나타낸 도면.
도 11 및 도 12는 본 발명의 실시예 2에 따른 칩 사이즈 패키지를 나타낸 단면도.
도 13은 본 발명의 실시예 3에 따른 칩 사이즈 패키지를 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 웨이퍼 11 ; 본딩 패드
20 ; 리드 프레임 21 ; 인너 리드
22 ; 아우터 리드 30 ; 패턴 필름
31 ; 접착층 32 ; 금속 패턴
33 ; 절연층 34 ; 볼 랜드
35 ; 본딩홈 40 ; 접착제
50 ; 금속 와이어 70 ; 봉지제
80 ; 솔더 볼
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 칩 사이즈 패키지는 다음과 같은 구성으로 이루어진다.
실시예 1로서, 본딩 패드가 배치된 반도체 칩의 밑면에 리드 프레임이 부착된다. 리드 프레임의 밑면에는 접착층과 금속 패턴 및 절연층의 3층 구조로 이루어진 패턴 필름이 부착된다. 패턴 필름의 절연층에는 금속 패턴이 노출되는 볼 랜드가 형성된다. 금속 와이어들에 의해 리드 프레임의 인너 리드와 패턴 필름의 금속 패턴 각각이 본딩 패드에 전기적으로 연결된다. 리드 프레임의 아우터 리드와 볼 랜드만이 노출되도록 전체 결과물이 봉지제로 몰딩된다. 볼 랜드에는 솔더 볼이 마운트되어서, 솔더 볼과 아우터 리드가 기판에 실장된다.
실시예 2로서, 패턴 필름의 금속 패턴이 접착층과 절연층으로부터 길게 연장된다. 연장된 금속 패턴 부분이 리드 프레임의 인너 리드를 거쳐 본딩 패드에 연결되거나 또는 직접 본딩 패드에 연결된다.
실시예 3으로서, 금속 와이어가 리드 프레임에는 연결되지 않고 금속 패턴에만 연결된다. 리드 프레임의 아우터 리드가 기판에 구비된 히트싱크에 연결되어 열발산 작용을 하게 된다.
상기된 본 발명의 구성에 의하면, 반도체 칩이 봉지제로 몰딩되어 외부에 노출되지 않으므로, 기계적 충격에 대해 저항력이 강화된다. 또한, 리드 프레임의 아우터 리드가 봉지제로부터 노출되어 있으므로, 열발산 성능이 낮아지지 않게 된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 2 내지 도 10은 본 발명의 실시예 1에 따른 칩 사이즈 패키지를 제조 공정 순서대로 나타낸 도면이다.
먼저, 도 2a에 도시된 바와 같이, 표면에 접착제(40)가 부착된 리드 프레임(20) 밑면에 패턴 필름(30)을 부착한다. 패턴 필름(30)은 접착층(31)과 금속 패턴(32) 및 폴리이미드인 절연층(33)이 상부로부터 순차적으로 적층된 구조를 갖는다. 즉, 접착층(31)을 매개로 패턴 필름(30)이 리드 프레임(20)의 밑면에 부착된다. 한편, 절연층(33)에는 수 개의 구멍이 형성되어 금속 패턴(32)이 노출되는 볼 랜드(34)가 형성된다. 또한, 패턴 필름(30)의 배면 사시도인 도 2b에 도시된 바와같이, 접착층(31)의 내측면에는 리드 프레임(20)과 이후에 설명될 반도체 칩의 본딩 패드간의 전기적 연결을 위한 복수개의 본딩홈(35)이 형성된다.
계속해서, 도 3과 같이 반도체 칩(10)의 본딩 패드(11)가 하부를 향하도록 반도체 칩(10)을 접착제(40)를 매개로 리드 프레임(20)상에 부착한다.
이어서, 도 4a에 도시된 바와 같이, 본딩 패드(11)와 리드 프레임(20)의 인너 리드(21) 그리고 본딩 패드(11)와 금속 패턴(32)을 금속 와이어(50)로 전기적으로 연결한다. 여기서, 리드 프레임(20)에 연결되는 금속 와이어(50)는 전술된 본딩홈(35)을 통해 인출되어서, 리드 프레임(20)에 연결될 수가 있다. 즉, 본 발명에서는 본딩 패드(11)가 패턴 필름(30)의 금속 패턴(32) 뿐만 아니라 리드 프레임(20)에도 전기적으로 연결된다.
도 4b는 와이어 본딩된 리드 프레임(20)과 패턴 필름(30)을 나타낸 사시도로서, 도시된 바와 같이 금속 와이어(50)중 수 개가 본딩홈(35)을 통해 인출되어 리드 프레임(20)의 인너 리드(21)에 연결되어 있고, 나머지 금속 와이어(50)는 금속 패턴(32)에 연결되어 있다. 한편, 금속 와이어(50)중 수 개는 접지용 및 파워용 패드와 이에 대응하는 인너 리드(21a,21b)를 전기적으로 연결하고 있다. 패턴 필름(30)에서 노출된 리드 프레임(20)의 아우터 리드(22)는 댐바(23)로 연결된 상태이다.
이어서, 몰딩 공정을 실시한다. 도 5a에 도시된 바와 같이, 상하부 몰드 다이(60,61) 사이에 반도체 칩(10)을 비롯한 전체 결과물을 볼 랜드(34)가 상부를 향하도록 배치하고, 게이트를 통해서 봉지제를 플로우시킨다. 이때, 도 6b에 도시된바와 같이, 상부 몰드 다이(60)에는 볼 랜드(34)를 둘러싸는 링 형상의 누름 돌기부(62)가 형성되어서, 봉지제 플로우시 봉지제가 볼 랜드(34)로 스며들어 솔더 볼과의 접촉 신뢰성을 저하시키는 몰드 플래시가 형성되는 것을 방지하게 된다.
도 6은 몰딩 공정 후 전체 결과물이 봉지제(70)로 몰딩된 상태를 나타낸 단면도이다. 도시된 바와 같이, 볼 랜드(34)와 아우터 리드(22)만이 봉지제(70)에서 노출되고, 반도체 칩(10) 전체는 봉지제(70)로 차단된다. 따라서, 반도체 칩(10)이 외부 충격에 의해 쉽게 파손되거나 또는 수분이 침투하여 회로가 손상되는 것이 방지된다. 한편, 패턴 필름(30)의 절연층(33) 사이에는 봉지제(70)가 돌출,형성되는데, 그 이유는 와이어 본딩 높이가 확보되도록 하기 위함이다. 즉, 봉지제(70)의 돌출부(71)가 형성되므로써, 금속 와이어(50)의 하단, 도면에서는 상단이 봉지제(70)로부터 노출되지 않게 된다.
그런 다음, 도 7과 같이 펀치를 이용해서 각 아우터 리드(22)를 연결하고 있는 댐바(23)를 절단한다. 이어서, 도 8과 같이, 아우터 리드(22)를 J자 형상으로 포밍한다. 물론, 사용자 요구에 따라 아우터 리드(22)를 여러 가지 형태로 포밍할 수 있다. 마지막으로, 도 9와 같이 솔더 볼(80)을 각 볼 랜드(34)에 마운트하면, 본 발명의 실시예 1에 따른 칩 사이즈 패키지가 완성된다.
도 10은 완성된 칩 사이즈 패키지가 인쇄회로기판(B)에 실장된 상태를 나타낸 단면도로서, 도시된 바와 같이 솔더 볼(80)과 아우터 리드(22)가 솔더 페이스트(90)를 매개로 기판(B)에 실장된다.
특히, 본 실시예 1에서는 리드 프레임(20)이 전기 신호 경로로서의 기능을갖는 것이 아니라 접지와 파워용으로서만 기능을 갖는다. 전기 신호 경로 기능은 패턴 필름(30)의 금속 패턴(32)이 갖는다. 따라서, 접지 및 파워 전용인 리드 프레임(20)이 반도체 칩(10)과 패턴 필름(30) 사이에 배치되므로써, 서로간의 전기적 신호가 간섭되어 노이즈가 발생되는 현상이 억제된다. 아울러, 전기 신호는 얇은 금속 패턴(30)과 솔더 볼(80)이 이용되고, 접지 및 파워 신호는 면적이 상대적으로 넓은 리드 프레임(20)을 통해 이루어지기 때문에, 고주파수의 동작에 있어서 신호 지연이 최소화될 수가 있다. 그리고, 솔더 볼(80)에 발생하는 균열은 최외곽 가장자리로부터 진행되는데, 이 부분에는 리드 프레임(20)의 아우터 리드(22)가 배치되어 있기 때문에, 솔더 볼(80) 균열도 지연시킬 수가 있게 된다.
또한, 반도체 칩(10)은 봉지제(70)로 차단된 반면에 열전도율이 매우 우수한 리드 프레임(20)의 아우터 리드(22)가 외부로 노출되어 있으므로, 이 아우터 리드(22)를 통해서 열발산 능력이 저감되는 것이 방지된다.
[실시예 2]
도 11 및 도 12는 본 발명의 실시예 2에 따른 칩 사이즈 패키지 제조 공정을 나타낸 단면도이다.
본 실시예 2에서는 금속 와이어가 사용되지 않는다. 대신에, 도 11에 도시된 바와 같이, 금속 패턴(32)이 패턴 필름(30)으로부터 본딩 패드(11) 방향으로 길게 인출된다. 인출된 금속 패턴(32)이 열가압 툴에 의해 리드 프레임(20)의 인너 리드(21)에 접합되면서 본딩 패드(11)에 연결되고, 또한 직접 본딩 패드(11)에 연결된다.
따라서, 도 12에 도시된 바와 같이, 전체 결과물을 봉지제(70)로 몰딩하게 되면, 와이어 본딩 높이를 확보할 필요가 없기 때문에, 도 9와 비교해서 봉지제(70)에는 돌출부가 형성되지 않는다.
[실시예 3]
도 13은 본 발명의 실시예 3에 따른 칩 사이즈 패키지를 나타낸 단면도이다. 도시된 바와 같이, 실시예 1의 도 9에 도시된 패키지와 상이한 점은 패턴 필름(30)의 형상에 있다. 즉, 패턴 필름(30)의 접착층(31)에는 본딩홈이 형성되어 있지 않다. 따라서, 금속 와이어(50)는 리드 프레임(20)의 인너 리드(21)에는 연결되지 않고 오직 패턴 필름(30)의 금속 패턴(32)에만 연결된다.
리드 프레임(20)은 반도체 칩(10)의 본딩 패드(11)와 연결되어 있지 않으므로, 전기 신호 경로나 파워 또는 접지 경로 등의 어떠한 기능도 갖지 않는다. 다만, 아우터 리드(22)가 봉지제(70)로부터 노출되어 있으므로, 단순히 열발산 기능만을 갖는다.
이상에서 설명한 바와 같이 본 발명에 의하면, 반도체 칩이 봉지제로 둘러싸여서 외부에 노출되지 않게 되므로써, 반도체 칩이 기계적 대미지를 받게 되는 것을 방지할 수 있음과 아울러 수분 침투도 방지할 수가 있다.
반도체 칩이 노출되지 않은 관계로 열발산 효율이 저하된다는 점이 염려되지만, 봉지제에서 노출되는 아우터 리드를 갖는 리드 프레임이 사용되므로, 열전도율이 매우 우수한 리드 프레임을 통해서 열이 외부로 신속하면서 용이하게 발산될 수가 있게 된다. 따라서, 비록 반도체 칩이 노출되어 있지 않지만 열발산 효율은 저하되지 않는다.
특히, 리드 프레임은 파워 및 접지 경로 기능을 갖고, 전기 신호 경로는 패턴 필름이 갖게 됨과 아울러 반도체 칩과 패턴 필름 사이에 리드 프레임이 배치되므로써, 신호들이 간섭되는 현상이 방지되어 노이즈 발생이 억제된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (4)

  1. 복수개의 본딩 패드가 형성된 면이 하부를 향하도록 배치된 반도체 칩;
    인너 및 아우터 리드로 구성되어, 상기 반도체 칩의 밑면에 부착된 리드 프레임;
    상부로부터 접착층과 금속 패턴 및 절연층이 순차적으로 적층된 3층 구조로 이루어져서, 상기 접착층이 리드 프레임의 밑면에 부착되고, 상기 절연층에는 금속 패턴을 노출시키는 볼 랜드가 형성된 패턴 필름;
    상기 패턴 필름의 금속 패턴과 본딩 패드를 전기적으로 연결하는 금속 와이어;
    상기 리드 프레임의 아우터 리드와 볼 랜드만이 노출되도록 전체 결과물을 몰딩하는 봉지제; 및
    상기 볼 랜드에 마운트된 솔더 볼을 포함하는 것을 특징으로 하는 칩 사이즈 패키지.
  2. 제 1 항에 있어서, 상기 패턴 필름의 접착층에 리드 프레임의 인너 리드를 노출시키는 수 개의 본딩홈이 형성되고, 상기 본딩홈을 통해 금속 와이어중 수 개가 인너 리드에 전기적으로 연결된 것을 특징으로 하는 칩 사이즈 패키지.
  3. 제 2 항에 있어서, 상기 인너 리드에 연결되는 본딩 패드는 접지 및 파워용인 것을 특징으로 하는 칩 사이즈 패키지.
  4. 복수개의 본딩 패드가 형성된 면이 하부를 향하도록 배치된 반도체 칩;
    인너 및 아우터 리드로 구성되어, 상기 반도체 칩의 밑면에 부착된 리드 프레임;
    상부로부터 접착층과 금속 패턴 및 절연층이 순차적으로 적층된 3층 구조로 이루어져서 상기 접착층이 리드 프레임의 밑면에 부착되고, 상기 접착층에는 인너 리드를 노출시키는 본딩홈이 형성되며, 상기 금속 패턴들은 본딩 패드 방향으로 길게 인출되어, 인출된 금속 패턴들중 수 개는 본딩홈을 통해 리드 프레임의 인너 리드에 접합되면서 본딩 패드에 연결되고, 나머지 금속 패턴은 직접 본딩 패드에 연결되며, 상기 절연층에는 금속 패턴을 노출시키는 볼 랜드가 형성된 패턴 필름;
    상기 리드 프레임의 아우터 리드와 볼 랜드만이 노출되도록 전체 결과물을 몰딩하는 봉지제; 및
    상기 볼 랜드에 마운트된 솔더 볼을 포함하는 것을 특징으로 하는 칩 사이즈 패키지.
KR1019990022865A 1999-06-18 1999-06-18 칩 사이즈 패키지 KR100324932B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990022865A KR100324932B1 (ko) 1999-06-18 1999-06-18 칩 사이즈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990022865A KR100324932B1 (ko) 1999-06-18 1999-06-18 칩 사이즈 패키지

Publications (2)

Publication Number Publication Date
KR20010002844A KR20010002844A (ko) 2001-01-15
KR100324932B1 true KR100324932B1 (ko) 2002-02-28

Family

ID=19593261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990022865A KR100324932B1 (ko) 1999-06-18 1999-06-18 칩 사이즈 패키지

Country Status (1)

Country Link
KR (1) KR100324932B1 (ko)

Also Published As

Publication number Publication date
KR20010002844A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
KR100260997B1 (ko) 반도체패키지
KR100716871B1 (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US5844307A (en) Plastic molded IC package with leads having small flatness fluctuation
KR19990086916A (ko) 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
KR100265566B1 (ko) 칩 스택 패키지
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
KR19990069447A (ko) 반도체 패키지와 그 제조방법
KR100649878B1 (ko) 반도체 패키지
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
KR100324932B1 (ko) 칩 사이즈 패키지
KR20040037561A (ko) 반도체패키지
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR100207901B1 (ko) 멀티칩 장착용 고방열 패키지의 제조 방법
KR200159861Y1 (ko) 반도체 패키지
KR100369501B1 (ko) 반도체패키지
KR100321149B1 (ko) 칩사이즈 패키지
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법
KR100548592B1 (ko) 적층형 마이크로 비 지 에이 패키지
KR20040045696A (ko) 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee