KR0185961B1 - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR0185961B1
KR0185961B1 KR1019940027230A KR19940027230A KR0185961B1 KR 0185961 B1 KR0185961 B1 KR 0185961B1 KR 1019940027230 A KR1019940027230 A KR 1019940027230A KR 19940027230 A KR19940027230 A KR 19940027230A KR 0185961 B1 KR0185961 B1 KR 0185961B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
semiconductor chip
attached
package
Prior art date
Application number
KR1019940027230A
Other languages
English (en)
Inventor
허영욱
Original Assignee
황인길
아남산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업주식회사 filed Critical 황인길
Priority to KR1019940027230A priority Critical patent/KR0185961B1/ko
Application granted granted Critical
Publication of KR0185961B1 publication Critical patent/KR0185961B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체패키지에 관한 것으로서, 인쇄회로기판과 반도체칩 사이에 와이어를 직접 본딩하고, 리드프레임과 인쇄회로기판을 에폭시로 직접 부착하고, 상기 인쇄회로기판의 하부면 동막(COPPER FOIL)이 히트싱크와 접촉되도록 하여 열적 통전을 좋게 하므로서 와이어본딩 공정의 수행을 원활히하고 제품불량을 감소시키며 반도체칩에서 발생한 열의 방출성을 높이고, 공정을 단순화하여 제품의 생산성을 향상시킬 수 있는 효과가 있다.

Description

반도체 패키지
제1도와 제2도는 종래의 반도체 패키지를 나타낸 단면도.
제3도는 본 발명에 따른 반도체 패키지의 구조를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
100 : 반도체 패키지 10 : 반도체칩
20 : 인쇄회로기판 21 : 관통공
22 : 동막(Copper Foil) 30 : 리드프레임
60 : 패키지 70 : 히트싱크
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 전기적 성능을 향상시키도록 내부에 인쇄회로기판이 내장된 반도체 패키지에서 리드프레임을 인쇄회로기판의 상부 외측으로 에폭시(EPOXY)에 의해 직접 접착하여 결합강도를 증가시키고, 공정을 단순화시킬수 있는 한편, 인쇄회로기판의 저면에는 히트싱크를 부착하여 열방출 성능을 향상시키도록 된 반도체 패키지에 관한 것이다.
일반적으로 인쇄회로기판이 내장된 반도체 패키지는 제1도와 제2도에 도시되어 있다. 제1도의 구성은, 반도체칩(10)이 부착되는 탑재판(31)의 상부에 접착제(51')로 인쇄회로기판(20)을 부착하고, 상기 인쇄회로기판(20)의 상부에 에폭시(51)로 반도체칩(10)을 부착하며, 상기 반도체칩(10)에 형성된 칩패드와 인쇄회로기판(20)의 본딩패턴 사이를 와이어(41)로 본딩하고, 그 연결된 인쇄회로기판(20)의 패턴과 리드프레임(30)의 내부리드를 와이어(41')로 본딩하여 컴파운드재로 패키지(60) 몰딩하여서 반도체 패키지(100)를 완성한다.
이러한 종래의 인쇄회로기판(20)을 가지는 반도체 패키지(100)에서는 반도체 칩(10)에 형성된 패드와 인쇄회로기판(20)의 패턴에 와이어(41)로 와이어본딩을 완료한 후, 이어서 그 패턴과 인출할 리드프레임(30)의 리드에 와이어(41')을 연결시키는 와이어본딩을 재차하므로서, 완제품의 출하 시간 증가와 생산단가를 높이고, 와이어 본딩 공정중 한번의 와이어본딩 불량이 발생하면, 반도체패키지가 불량이 되는 문제점이 있었다.
또한, 인쇄회로기판(20)의 서브스트레이트(Substrate)를 리드프레임의 탑재판(31)에 접착제(51')를 이용하여 붙여야 하는데, 이 경우 서로 접착되는 접촉면(Interface)에서 제품의 제조 및 신뢰성 시험시 박리(Delamination)의 현상이 발생하고, 이 박리부분을 패키지의 크랙과 직접 연결되므로서 제품의 품질 및 신뢰성에 지대한 문제점을 주고 있으며, 에폭시가 굳도록 건조공정을 시행할 때 발생하는 가스가 리드프레임(30)의 와이어본딩부분(30')을 오염시키므로서 와이어본딩 작업을 곤란하게 하여 생산능력의 저하 및 제품의 신뢰성을 이룰 수가 없고, 인쇄회로기판(20)을 리드프레임(30)의 탑재판(31)에 접착제(51')를 이용하여 부착하므로서 제품의 단가가 높아지는 등의 단점이 있었다.
따라서, 이러한 문제점을 해결하기 위하여 리드프레임과 인쇄회로기판을 에폭시로 직접 부착하여 연결시킨 구조가 제2도에 도시되어 있다. 도시된 바와같이 인쇄회로기판(20)의 상부면 중앙에 반도체칩(10)을 에폭시(51)로 부착한다. 상기 인쇄회로기판(20)과 이 상부면 중앙에 부착된 반도체칩(10) 사이에는 와이어(41)를 직접 본딩 구성한다.
상기한 인쇄회로기판(20)의 상부면 외부측에는 에폭시(52)로 리드프레임(30)의 내부리드를 각각 부착되게 하여 연결시킨다. 이러한 인쇄회로기판(20)과 반도체칩(10)과 와이어(41) 및 리드프레임(30)의 내부리드를 몰딩공정에서 컴파운드재로 패키지(60) 몰딩하여 반도체 패키지(100)를 완성시킨다.
이러한 반도체 패키지는 리드프레임과 인쇄회로기판을 에폭시로 직접 부착하여 연결시킴으로써, 결합강도를 증대시킬 수 있고, 공정을 단순화시켜 제품의 생산단가 및 품질신뢰도를 향상시킬수 있는 장점이 있었으나, 열방출 성능에 있어서는 그 기능이 현저히 떨어지는 단점이 있었다.
본 발명의 목적은 이러한 문제점을 해결하기 위하여 안출된 것으로써, 인쇄회로기판이 내장된 반도체 패키지의 인쇄회로기판에 리드프레임을 에폭시로 직접 접착시킨 것에 있어서, 상기한 인쇄회로기판의 저면에 동막을 형성시키고, 이 동막에 직접 접착되도록 히트싱크를 부착하여 열 방출 성능을 향상시키도록 된 반도체 패키지를 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명의 구성은, 전자회로가 집적되어 있는 반도체칩과, 상기한 반도체칩이 상면 중앙부에 부착되고, 상기 반도체칩이 부착된 저면에 위치하도록 복수개의 관통공이 형성된 인쇄회로기판과, 상기한 인쇄회로기판의 본딩패턴과 상기한 반도체칩에 형성된 칩패드와를 연결하여 신호를 전달할 수 있도록 된 와이어와, 상기한 인쇄회로기판의 상면 외측에 에폭시로 부착되어 상기한 와이어에 의해 인쇄회로기판으로 전달된 반도체칩의 신호를 외부로 전달하도록 된 리드프레임과, 상기한 반도체칩과 그 외의 구성부품을 외부 환경으로부터 보호하도록 컴파운드재로 몰딩된 패키지와, 상기한 인쇄회로기판의 하부면에 솔더레지스트금속(Solder Resist Metal)으로 코팅하여서 구비된 동막(Copper Foil)과, 상기한 패키지에 내장되고, 상면은 상기한 동막에 직접 접촉되도록 부착되면 저면은 상기한 패키지의 외부로 노출된 히트싱크를 포함하여 이루어진 것이다.
이하, 첨부된 도면에 의하여 본 발명의 구성을 상세히 설명하면 다음과 같다.
제3도는 본 발명에 따른 반도체 패키지의 구성을 나타낸 단면도이다. 도시된 바와같이 인쇄회로기판(20)의 상부 중앙에는 반도체칩(10)을 에폭시(51)로 부착하고, 상기 인쇄회로기판(20)과 이 상부면 중앙에 부착된 반도체칩(10) 사이에는 와이어(41)를 직접 본딩 구성한다. 또한, 상기한 인쇄회로기판(20)의 상부면 외부측에는 에폭시(52)로 리드프레임(30)의 내부리드를 각각 부착되게 하여 연결시킨다.
상기한 인쇄회로기판(20)의 중앙부에는 복수개의 관통공(21)을 형성하되, 상기한 관통공(21)은 반도체칩(10)이 부착되는 저면에 위치한다. 또한, 상기한 인쇄회로기판(20)의 하부면에는 동막(22:Copper Foil)을 형성하고, 그 하부로는 열방출성을 좋게 하는 히트싱크(70)를 구비하여 인쇄회로기판(20)과 히트싱크(70)가 직접 접촉되도록 한다.
상기한 인쇄회로기판(20)의 하부면에 구비되는 동막(22)을 솔더레지스트금속(Solder Resist Metal)으로 코팅할 수 있다. 이러한 인쇄회로기판(20)과 반도체칩(10)과 와이어(41)와 리드프레임(30)의 내부리드 및 히트싱크(70)를 몰딩공정에서 컴파운드재로 패키지(60) 몰딩하여 반도체 패키지(100)를 완성시킨다.
이와같이 구성된 본 발명은, 인쇄회로기판(20)의 중앙 상부에 에폭시(51)로 반도체칩(10)을 부착하고, 상기 반도체칩(10)과 인쇄회로기판(20) 사이를 와이어(41)로 직접 본딩하여 인쇄회로기판(20)의 외부측에 리드프레임(30)의 각 리드를 에폭시(52)로 직접 부착 연결시킴으로서 와이어(41)의 본딩공정을 단축시키고, 인쇄회로기판(20)상에 직접 연결 부착되는 리드프레임(30)을 견고하게 유지시킬 수 있게 하며, 상기한 인쇄회로기판(20)과 리드프레임(30)을 부착시키는 에폭시(52)는 고속경화 에폭시(Snap cure Epoxy)를 이용하여 접착성능을 더욱 향상시킬 수 있게 한다.
또한, 상기한 인쇄회로기판(20)의 저면에 부착된 히트싱크(70)는 인쇄회로기판(20)의 하부면에 구비된 동막(22)이 히트싱크(70)의 상부표면과 직접 접촉되도록 하여 전기적신호에 의해 작동하는 반도체칩(10)에서 발생하는 열이 인쇄회로기판(20)과 동막(22)과 히트싱크(70)로 직접 전달되게 하여 열방출성을 양호하게 한다.
상기한 인쇄회로기판(20)의 중앙부에는 복수개의 관통공(21)을 형성하여 이 관통공(21)을 통해 반도체칩(10)에서 발생한 열이 히트싱크(70)에 전달되어 열방출성을 좋게 하고, 인쇄회로기판(20)의 하부면에 구비되는 동막(22)을 솔더레지스트금속(Solder Resist Metal)으로 코팅하여 히트싱크(70)를 배제시킨 반도체패키지에서의 열방출을 용이하게 패키지(60) 외부로 방출시킬 수 있게 한 것이다.
또한, 인쇄회로기판(20)의 회로 부품구성을 리드프레임(30)의 각 리드부분까지 확장시킬 수 있게 하므로서 인쇄회로기판(20)의 부품구성 가용면적을 최대한 확보하여 전기적인 회로의 기능효율을 높일 수 있다.
이상에서와 같이 본 발명은 인쇄회로기판과 반도체칩 사이를 직접 와이어본딩하고 리드프레임과 인쇄회로기판을 에폭시로 직접 부착하며, 인쇄회로기판의 하부면에 구비된 동막이 히트싱크와 직접 접촉하도록 한 반도체패키지를 완성시키므로서, 와이어본딩 공정의 수행을 원활히하고 제품불량을 감소시키며 반도체칩에서 발생한 열의 방출성을 높이고, 공정을 단순화하여 제품의 생산성을 향상시킬 수 있는 효과가 있다.

Claims (1)

  1. 전자회로가 집적되어 있는 반도체칩(10)과, 상기한 반도체칩(10)이 상면 중앙부에 부착되고, 상기 반도체칩(10)이 부착된 저면에 위치하도록 복수개의 관통공(21)이 형성된 인쇄회로기판(20)과, 상기한 인쇄회로기판(20)의 본딩패턴과 상기한 반도체칩(10)에 형성된 칩패드와를 연결하여 신호를 전달할 수 있도록 된 와이어(41)와, 상기한 인쇄회로기판(20)의 상면 외측에 에폭시(52)로 부착되어 상기한 와이어에 의해 인쇄회로기판(20)으로 전달된 반도체칩(10)의 신호를 외부로 전달하도록 된 리드프레임(30)과, 상기한 반도체칩(10)과 그 외의 구성부품을 외부 환경으로부터 보호하도록 컴파운드재로 몰딩된 패키지(60)와, 상기한 인쇄회로기판(20)의 하부면에 솔더레지스트금속(Solder Resist Metal)으로 코팅하여서 구비된 동막(22:Copper Foil)과, 상기한 패키지(60)에 내장되고, 상면은 상기한 동막(22)에 직접 접촉되도록 부착되며, 저면은 상기한 패키지(60)의 외부로 노출된 히트싱크(70)를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지.
KR1019940027230A 1994-10-25 1994-10-25 반도체패키지 KR0185961B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940027230A KR0185961B1 (ko) 1994-10-25 1994-10-25 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940027230A KR0185961B1 (ko) 1994-10-25 1994-10-25 반도체패키지

Publications (1)

Publication Number Publication Date
KR0185961B1 true KR0185961B1 (ko) 1999-03-20

Family

ID=19395787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940027230A KR0185961B1 (ko) 1994-10-25 1994-10-25 반도체패키지

Country Status (1)

Country Link
KR (1) KR0185961B1 (ko)

Similar Documents

Publication Publication Date Title
US5467253A (en) Semiconductor chip package and method of forming
JP3679786B2 (ja) 半導体装置の製造方法
US5610442A (en) Semiconductor device package fabrication method and apparatus
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US4618739A (en) Plastic chip carrier package
KR0134902B1 (ko) 칩 캐리어 패키지 및 집적 회로 패키지
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JPH0217665A (ja) 合成樹脂被覆ピングリッドアレイパワーパッケイジ
KR20010076329A (ko) 탄소섬유가 보강된 수지체를 오목부가 있는 방열판으로서구비하는 반도체 장치
KR20010014930A (ko) 반도체장치
US6483187B1 (en) Heat-spread substrate
JP5262983B2 (ja) モールドパッケージおよびその製造方法
KR19990083251A (ko) 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법
JPH10335577A (ja) 半導体装置及びその製造方法
KR0185961B1 (ko) 반도체패키지
JP3136274B2 (ja) 半導体装置
JPH04144162A (ja) 半導体装置
KR20030045224A (ko) 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
KR100370838B1 (ko) Bga반도체패키지및그제조방법
TW533518B (en) Substrate for carrying chip and semiconductor package having the same
KR100369501B1 (ko) 반도체패키지
KR19980046821A (ko) 히트싱크가 부착된 볼 그리드 어레이(Ball Grid Array; BGA) 반도체 패키지의 구조 및 제조방법
JPH08181168A (ja) 半導体装置
JP2504262Y2 (ja) 半導体モジュ―ル
JPH11260963A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee