KR100370838B1 - Bga반도체패키지및그제조방법 - Google Patents

Bga반도체패키지및그제조방법 Download PDF

Info

Publication number
KR100370838B1
KR100370838B1 KR10-1998-0023666A KR19980023666A KR100370838B1 KR 100370838 B1 KR100370838 B1 KR 100370838B1 KR 19980023666 A KR19980023666 A KR 19980023666A KR 100370838 B1 KR100370838 B1 KR 100370838B1
Authority
KR
South Korea
Prior art keywords
circuit board
package
semiconductor package
forming
manufacturing
Prior art date
Application number
KR10-1998-0023666A
Other languages
English (en)
Other versions
KR20000002758A (ko
Inventor
차상석
오광석
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-1998-0023666A priority Critical patent/KR100370838B1/ko
Publication of KR20000002758A publication Critical patent/KR20000002758A/ko
Application granted granted Critical
Publication of KR100370838B1 publication Critical patent/KR100370838B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 BGA 반도체패키지 및 그 제조방법에 관한 것으로서,
유연성의 필름형 회로기판(10)을 사용하여 BGA 반도체패키지를 성형함에 있어서, 별도의 금속프레임(30)을 사용함이 없이 상기 필름형 회로기판(10)에 바로 프레임층(101)을 성형하여 패키지성형부(40)를 갖는 판형 회로기판(100)을 만들어서 동 판형 회로기판(100)에 의한 BGA 반도체패키지의 연속 제조가 이루어지도록 함으로써, 공정의 단순화를 통한 제조원가를 절감할 수 있도록 함과 동시에 제조과정에서의 열적스트레스 및 물리적스트레스를 최소화시켜 제품의 고신뢰도를 제공할 수 있도록 한 것이다.

Description

BGA 반도체패키지 및 그 제조방법
본 발명은 유연성을 갖는 BGA 반도체패키지 및 그 제조방법에 관한 것이다. 더욱 상세하게는 유연성을 갖는 필름형의 회로기판을 사용하여 BGA 반도체패키지 를 제조함에 있어서 별도의 금속프레임부재를 사용하지 않으면서 바로 BGA 반도체패키지를 성형할 수 있도록 한 BGA 반도체패키지 및 그 제조방법에 대한 것이다.
일반적으로 반도체패키지는 그 내부에 반도체칩을 비롯한 고밀도의 회로를 내장하고 있는 관계로 외부환경(외력; 먼지, 습기, 전기적 열적 부하 등)로부터 회로를 보호하고 반도체칩의 성능을 극대화하기 위하여 금속재질의 리드프레임이나 회로패턴이 인쇄된 회로기판을 이용해 신호의 입출력단자를 형성하고 봉지수단(몰드컴파운드에 의한 성형화 또는 코팅화)으로 패키지한 납짝한 형태의 구조를 취하고 있다.
한편, 근자 전자기기의 고성능화와 더불어 휴대용화가 진행됨에 따라 이러한 전자기기에 사용되는 반도체패키지 또한 고집적화, 초경량화, 소형화되는 경향으로 이미 패키지의 옆쪽으로 리드를 형성한 반도체패키지 구조에서 패키지의 하면에 솔더볼(Ball; 4)을 형성한 BGA 반도체패키지가 출현하였고 나아가 휴대폰 등의 초경량 제품에 적용하기 위한 유연성의 회로기판을 이용한 F-BGA(Flexible - Ball Grid Array) 반도체패키지가 실제품에 적용되고 있는 실정에 있다.
여기서 유연성의 회로기판을 이용한 F-BGA 반도체패키지의 제조과정 및 그 구조를 설명해 보면 다음과 같다(도 1a∼1c 참조).
먼저, 일정한 회로패턴(11)이 인쇄된 필름형 회로기판(10) 위에 접착층(20)을 접착하고, 그 위에 상기 필름형회로기판(10)의 형태를 정확히 유지하기 위하여 금속프레임(30)을 적층접착하여 빳빳한 형태의 판형상의 자재(리드프레임)를 구성한다. 이와 같이 적층된 판상의 자재를 '반도체칩부착공정→와이어본딩공정→몰드공정→싱귤레이션공정 등'을 거쳐 단품인 F-BGA 반도체패키지를 생산하게 된다.
그러나, 종래 F-BGA 반도체패키지를 제조하는 방법에 있어서는 와이어본딩 및 몰드 작업을 용이하게 하기 위하여 유연성의 필름형 회로기판(10)을 지지해 주기 위한 수단(일회용임)으로서 별도의 금속프레임(30)을 적용해 왔기 때문에 반도체패키지 원가의 상승요인이 되어 왔으며, 또한 필름형 회로기판(10)의 재질과 전혀 다른 이질이면서 강성의 금속프레임(30)을 사용하는 관계로 고열에 의한 열적스트레스 및 싱귤레이션 작업시 강한 타격으로 인한 물리적스트레스를 받게 하여 제품신뢰도 상에 악영향을 끼치게 되는 문제점을 유발시켜 왔었다.
이에 본 발명에서는 상기와 같은 종래의 F-BGA 반도체패키지의 제조방법이 갖는 문제점을 해결하기 위하여 안출한 것으로,
본 발명의 목적은 유연성의 필름형 회로기판을 사용하여 BGA 반도체패키지를 성형함에 있어서 별도의 금속프레임을 사용함이 없이 상기 필름형 회로기판상에 열적팽창계수가 같은 재질로 프레임층을 성형하여 패키지성형부를 갖는 판형 회로기판을 만들어서 동 판형 회로기판에 의한 BGA 반도체패키지의 연속 제조가 이루어지도록 함으로써 제조원가를 절감하고 제조과정에서의 열적스트레스 및 물리적스트레스를 최소화시켜 고신뢰성의 BGA 반도체패키지를 제공토록 한 것이다.
도 1a ∼ 도 1c는 종래 F-BGA 반도체패키지에 있어서, 금속프레임을 사용하여 리드프레임을 형성하는 과정을 도시한 예시도
도 2는 본 발명의 BGA 반도체패키지 구성도(단품으로 싱귤레이션하기 전단계)
도 3은 본 발명의 BGA 반도체패키지 제조공정을 나타낸 블록도
도 4a ∼ 도 4d는 본 발명에 있어서, 필름형 회로기판으로부터 완제품에 이르는 과정을 자재별로 도시한 예시도
도 5a ∼ 도 5d는 본 발명의 다른 실시예
(도면의 주요 부분에 대한 부호의 설명)
10 ; 필름형 회로기판 11 ; 회로패턴
12 ; 탑재부 13 ; 테두리부분
100 ; 판형 회로기판 101 ; 프레임층
40 ; 패키지성형부 1 ; 반도체칩
2 ; 와이어 3 ; 접착층
4 ; 솔더볼
상기와 같은 목적을 달성하기 위한 본 발명의 BGA 반도체패키지 및 그 제조방법은 다음과 같은 특징을 제공한다.
일정한 회로패턴(11)이 인쇄된 필름형 회로기판(10)상에 열적팽창계수가 같은 몰드컴파운드에 의한 프레임층(101)을 형성하여 패키지성형부(40)를 갖는 판형 회로기판(100)을 형성하고, 상기 판형 회로기판(100)의 패키지성형부(40)에 통상의 방법으로 반도체칩(1)과 와이어(2)를 실장한 후 상기 패키지성형부(40)를 몰드컴파운드로 성형하여서 BGA 반도체패키지를 제조하는 것을 특징으로 한다.
따라서, 본 발명에 의하면 제조공정의 단순화 및 연속적인 공정의 흐름을 통하여 제조원가를 대폭적으로 절감할 수 있는 것이며, 나아가 별도의 금속프레임을 사용하지 않게 되어 제조과정에서의 열적스트레스 및 물리적스트레스를 최소화시켜 제품신뢰도를 향상할 수 있는 효과를 제공하게 된다.
(실시예)
이하, 본 발명을 첨부된 예시도면을 통하여 보다 구체적으로 설명하면 다음과 같다.
도 3은 본 발명의 BGA 반도체패키지 제조공정을 나타낸 블록도이고, 도 4a ∼ 도 4d는 본 발명에 있어서, 필름형 회로기판으로부터 완제품의 BGA 반도체패키지에 이르는 과정을 자재별로 도시한 예시도를 나타내고, 도 5a ∼ 도5d는 본 발명의 다른 실시예를 나타낸다.
<1차 성형단계>
준비된 금형(도시생략)에 회로패턴(11)이 인쇄된 유연성의 필름형 회로기판(10)을 세팅해서 필름형 회로기판(10)의 테두리부분(13)에 상기 필름형 회로기판(10)과 열적팽창계수가 같은 재질인 몰드컴파운드에 의한 프레임층(101)을 성형하여 패키지성형부(40)를 갖는 판형 회로기판(100)을 제조하는 단계를 수행한다. 따라서 고열을 많이 받는 제조과정을 수행함에 있어서도 상기 필름형 회로기판(10)과 그 위에 성형된 프레임층(101)은 서로 열적팽창계수가 같아 열적스트레스(계면박리 등)를 받지 않게 되는 것이다. 여기서 본 발명에 사용되는 필름형 회로기판(10)은 도 4a의 예시와 같이 패키지성형부(40)를 여러개 구비한 것을 사용할 수도 있고, 도 5a와 같이 한 개만 형성된 필름형 회로기판(10)을 사용할 수도 있다.
<회로실장단계>
1차 성형단계를 통하여 판형 회로기판(100)이 만들어지면, 동 판형 회로기판(100)의 패키지성형부(40)에 구비된 다수개의 탑재부(12)에 접착제(3)를 도포하여 통상의 방법으로 반도체칩(1)을 부착하고, 상기 반도체칩(1)과 회로패턴(11)을 와이어(2)로 연결하는 회로실장단계를 수행한다.
<패키지성형단계>
그다음 회로가 실장된 판형 회로기판(100) 자재를 준비된 몰드금형(도시생략)에 세팅하여 상기 패키지성형부(40)에 몰드컴파운드를 충진하여 일정형상의 패키지(50)를 성형한다(도 2의 구성도 참조).
이어서, 회로가 실장된 판형 회로기판(100) 자재의 하면에 솔더볼(4)을 부착하고 싱귤레이션공정(또는 소잉공정)을 거치게 되면 단품의 BGA 반도체패키지가 만들어지게 된다.
따라서, 이와 같은 제조공정을 통하여 제조된 본 발명의 BGA 반도체패키지는 필름형 회로기판(10)과 그 위에 성형되는 프레임층(101) 및 패키지성형부(40)에 성형되는 패키지(50)가 열적팽창계수가 같은 재질로 이루어지기 때문에 제조과정이나 테스트과정에서 열적 스트레스를 받지 않게 되므로 제품의 고신뢰도를 제공할 수 있는 것이다.
이상에서와 같이 본 발명에서는 유연성의 필름형 회로기판(10)을 사용하여 BGA 반도체패키지를 성형함에 있어서 별도의 금속프레임(30)을 사용함이 없이 상기 필름형 회로기판(10)에 바로 프레임층(101)을 성형하여 패키지성형부(40)를 갖는 판형 회로기판(100)을 만들어서 동 판형 회로기판(100)에 의한 BGA 반도체패키지의 연속 제조가 이루어지도록 함으로써, 공정의 단순화를 통한 제조원가를 절감할 수 있는 것이며, 나아가 반도체패키지의 제조과정에서의 발생하는 열적스트레스 및 물리적스트레스를 최소화 할 수 있는 등 일석이조의 효과를 제공하게 되는 것이다.
이상에서 설명한 것은 본 발명에 의한 BGA 반도체패키지 및 그 제조방법을 설명하기 위한 하나의 실시예에 불과한 것이며, 본 발명은 상기한 실시예에 한정하지 않고 이하의 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

  1. 회로패턴(11)이 인쇄된 필름형 회로기판(10)의 테두리부분(13)에 상기 필름형 회로기판(10)과 열팽창계수가 같은 프레임층(101)을 형성하여 패키지성형부(40)를 갖는 판형 회로기판(100)을 형성하고, 상기 판형 회로기판(100)의 패키지성형부(40)를 패키지(50) 성형하여서 된 BGA 반도체패키지.
  2. 제1항에 있어서, 상기 필름형 회로기판(10)에 성형되는 프레임층(101)과 패키지성형부(40)에 성형되는 패키지(50)가 열팽창계수가 같은 재질로 구성됨을 특징으로 하는 BGA 반도체패키지.
  3. 일정한 회로패턴(11)이 인쇄된 필름형 회로기판(10)을 사용하여 상면에는 몰드컴파운드에 의한 패키지(50) 성형이 이루어지고 하면에는 다수의 솔더볼(4)을 구비한 BGA 반도체패키지를 제조함에 있어서,
    금형(도시생략)에 회로패턴(11)이 인쇄된 유연성의 필름형 회로기판(10)을 세팅해서 필름형 회로기판(10)의 테두리부분(13)에 상기 필름형 회로기판(10)과 열팽창계수가 같은 몰드컴파운드에 의한 프레임층(101)을 성형하여 패키지성형부(40)를 갖는 판형 회로기판(100)을 제조하는 1차 성형단계;
    판형 회로기판(100)의 패키지성형부(40)에 구비된 다수개의 탑재부(12)에 접착제(3)를 도포하여 반도체칩(1)을 부착하고, 상기 반도체칩(1)과 회로패턴(11)을와이어(2)로 연결하여 판형 회로기판(100)에 회로를 실장하는 회로실장단계;
    회로가 실장된 판형 회로기판(100) 자재를 몰드금형(도시생략)에 세팅하여 상기 패키지성형부(40)에 몰드컴파운드에 의한 패키지(50)를 성형하는 패키지성형단계;
    를 포함함을 특징으로 하는 BGA 반도체패키지의 제조방법.
KR10-1998-0023666A 1998-06-23 1998-06-23 Bga반도체패키지및그제조방법 KR100370838B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0023666A KR100370838B1 (ko) 1998-06-23 1998-06-23 Bga반도체패키지및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0023666A KR100370838B1 (ko) 1998-06-23 1998-06-23 Bga반도체패키지및그제조방법

Publications (2)

Publication Number Publication Date
KR20000002758A KR20000002758A (ko) 2000-01-15
KR100370838B1 true KR100370838B1 (ko) 2003-07-18

Family

ID=19540460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0023666A KR100370838B1 (ko) 1998-06-23 1998-06-23 Bga반도체패키지및그제조방법

Country Status (1)

Country Link
KR (1) KR100370838B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020043398A (ko) * 2000-12-04 2002-06-10 마이클 디. 오브라이언 반도체 패키지 제조용 인쇄회로기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219421A (ja) * 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JPH10144735A (ja) * 1996-11-06 1998-05-29 Sumitomo Metal Mining Co Ltd 補強板付きテープキャリアおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219421A (ja) * 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JPH10144735A (ja) * 1996-11-06 1998-05-29 Sumitomo Metal Mining Co Ltd 補強板付きテープキャリアおよびその製造方法

Also Published As

Publication number Publication date
KR20000002758A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US7279784B2 (en) Semiconductor package
US5923958A (en) Method for semiconductor chip packaging
US6818982B2 (en) Heat dissipation type semiconductor package and method of fabricating the same
JP2002057241A (ja) 移植性導電パターンを含む半導体パッケージ及びその製造方法
US9196470B1 (en) Molded leadframe substrate semiconductor package
US20040188818A1 (en) Multi-chips module package
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
US6524886B2 (en) Method of making leadless semiconductor package
US7087459B2 (en) Method for packaging a multi-chip module of a semiconductor device
KR100567092B1 (ko) 반도체 기판 및 그 제조 방법
KR100370838B1 (ko) Bga반도체패키지및그제조방법
JPH10256469A (ja) 半導体装置
KR100456815B1 (ko) 반도체 패키지 및 이것의 반도체 칩 부착방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR20010058579A (ko) 반도체패키지 및 이를 위한 웨이퍼의 상호 접착방법
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
KR100388291B1 (ko) 반도체패키지 구조
KR100401148B1 (ko) 반도체 패키지 제조용 부재
KR20030045224A (ko) 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
KR100708050B1 (ko) 반도체패키지
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100567045B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160120

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170112

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 16

EXPY Expiration of term