KR20010058579A - 반도체패키지 및 이를 위한 웨이퍼의 상호 접착방법 - Google Patents

반도체패키지 및 이를 위한 웨이퍼의 상호 접착방법 Download PDF

Info

Publication number
KR20010058579A
KR20010058579A KR1019990065929A KR19990065929A KR20010058579A KR 20010058579 A KR20010058579 A KR 20010058579A KR 1019990065929 A KR1019990065929 A KR 1019990065929A KR 19990065929 A KR19990065929 A KR 19990065929A KR 20010058579 A KR20010058579 A KR 20010058579A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
wafer
semiconductor
input
circuit board
Prior art date
Application number
KR1019990065929A
Other languages
English (en)
Other versions
KR100401018B1 (ko
Inventor
양준영
신원선
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR10-1999-0065929A priority Critical patent/KR100401018B1/ko
Publication of KR20010058579A publication Critical patent/KR20010058579A/ko
Application granted granted Critical
Publication of KR100401018B1 publication Critical patent/KR100401018B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

이 발명은 반도체패키지 및 이를 위한 웨이퍼의 상호 접착 방법에 관한 것으로, 반도체칩이 적층된 채 탑재된 반도체패키지를 제공하고, 또한 2장의 웨이퍼 후면을 상호 접착하여 낱개의 적층된 반도체칩을 제공할 수 있도록,
반도체패키지의 경우에는 인쇄회로기판, 써킷필름(테이프) 또는 리드프레임 상에 적층된 반도체칩을 탑재한 반도체패키지를 제공하고,
웨이퍼의 상호 접착 방법은 2장의 웨이퍼 사이에 물, 양면접착테이프, UV테이프 등을 개재하여 상호 접착한 후 낱개의 적층된 반도체칩으로 소잉하여 사용할 수 있도록 한 것을 특징으로 함.

Description

반도체패키지 및 이를 위한 웨이퍼의 상호 접착 방법{semiconductor package and attaching method of wafer for same}
본 발명은 반도체패키지 및 이를 위한 웨이퍼의 상호 접착 방법에 관한 것으로, 보다 상세하게 설명하면 반도체칩이 적층된 채 탑재되고, 또한 2장의 웨이퍼 후면을 상호 접착하여 낱개의 적층된 반도체칩을 얻을 수 있는 반도체패키지 및 이를 위한 웨이퍼의 상호 접착 방법에 관한 것이다.
최근의 전자기기 예를 들면, 휴대폰, 셀룰러 폰, 노트북 등의 마더보드에는 많은 수의 반도체칩들이 패키징되어 최소시간내에 그것들이 다기능을 수행할 수 있도록 설계되는 동시에, 상기 반도체칩을 패키징한 반도체패키지 및 상기 반도체패키지들이 실장되는 전자기기도 소형화되어 가는 추세에 있다.
이러한 반도체패키지는 통상 인쇄회로기판, 써킷필름(또는 써킷테이프), 리드프레임상에 하나의 반도체칩이 탑재된 채, 와이어 본딩, 몰딩 및 도전성볼 융착 공정(리드프레임을 이용한 반도체패키지에서는 이 공정이 선택 사항임) 등이 수행된 후 마더보드에 실장된다.
그러나 상기한 종래의 반도체패키지는 인쇄회로기판상에 오직 하나의 반도체칩 만이 탑재됨으로써 반도체패키지의 고밀도화 및 고성능화에는 어느 정도의 한계가 있다. 더구나, 최근의 전자기기는 더욱 고기능화, 고용량화되어 가고 있는 추세에서 상기와 같이 단 하나의 반도체칩을 탑재한 반도체패키지 구조로서는 이를 뒷받침해줄 수 없는 문제점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 다수의 반도체칩이 적층된 반도체패키지를 구비하여 고기능화 및 고용량화된 반도체패키지를 제공하는데 있다.
본 발명의 다른 목적은 상기 적층된 반도체칩을 얻기 위해 2개의 웨이퍼를 접착하여 하나의 적층된 반도체칩을 얻을 수 있는 웨이퍼의 상호 접착 방법을 제공하는데 있다.
도1a 내지 도1d는 본 발명의 제1,2,3,4 실시예에 의한 반도체패키지를 도시한 것으로,
도1a는 인쇄회로기판을 이용한 반도체패키지를 도시한 단면도이고,
도1b는 써킷필름을 이용한 반도체패키지를 도시한 단면도이고,
도1c 및 도1d는 리드프레임을 이용한 반도체패키지를 도시한 단면도이다.
도2는 본 발명의 제5실시예에 의한 반도체패키지를 도시한 단면도이다.
도3a 및 도3b는 본 발명에 의한 웨이퍼의 상호 접착 방법을 도시한 사시도이다.
도4a 및 도4b는 본 발명에 의한 웨이퍼의 상호 접착 방법을 도시한 사시도이다.
- 도면중 주요 부호에 대한 설명 -
101,102,103,104,105; 본 발명의 제1~5실시예에 의한 반도체패키지
2; 제1반도체칩 2a,4a; 입출력패드
4; 제2반도체칩 20; 인쇄회로기판
21; 수지층 22,32,42; 본드핑거
23,33,43; 볼랜드 24; 도전성비아홀
25; 커버코트 30; 써킷필름
31; 필름 40; 리드프레임
41; 리드 50; 도전성와이어
60; 도전성범프 70; 봉지재
80; 도전성볼 110; 제1웨이퍼
120; 제2웨이퍼 130; 산화실리콘막
140; 접착테이프
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면에 다수의 입출력패드가 형성된 제1반도체칩과; 하면에 다수의 입출력패드가 형성되어 있으며, 상기 제1반도체칩의 저면에 부착된 제2반도체칩과; 상기 제2반도체칩의 하면 및 그 외주연으로 연장되어 위치되며, 상면에는 본드핑거 및 하면에는 볼랜드가 형성된 회로패턴이 형성된 회로기판과; 상기 제1반도체칩 및 제2반도체칩의 입출력패드와 상기 회로기판의 본드핑거를 상호 전기적으로 접속시키는 접속수단과; 상기 회로기판상의 제1반도체칩, 제2반도체칩, 접속수단 등을 몰딩하는 봉지재와; 상기 회로기판의 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 한다.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면에 다수의 입출력패드가 형성된 제1반도체칩과; 하면에 다수의 입출력패드가 형성되어 있으며, 상기 제1반도체칩의 저면에 부착된 제2반도체칩과; 상기 제2반도체칩의 하면 및 그 외주연으로 연장되어 위치되며, 상면에는 본드핑거 및 하면에는 랜드가 형성된 리드와; 상기 제1반도체칩 및 제2반도체칩의 입출력패드와 상기 리드의 본드핑거를 상호 전기적으로 접속시키는 접속수단과; 상기 리드상의 제1반도체칩, 제2반도체칩, 접속수단 등을 원사이드 몰딩하는 봉지재를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 제1반도체칩과 제2반도체칩은 산화실리콘(SiO2)막에 의해 상호 접착될 수 있다.
또한, 상기 제1반도체칩과 제2반도체칩은 양면접착테이프에 의해 상호 접착될 수도 있다.
또한, 상기 제1반도체칩과 회로기판의 본드핑거를 연결하는 접속수단은 도전성와이어이고, 상기 제2반도체칩과 회로기판의 본드핑거를 연결하는 접속수단은 도전성범프가 되도록 함이 바람직하다.
또한, 상기 회로기판은 열경화성 수지층을 중심으로 상면에는 본드핑거가, 하면에는 볼랜드가 형성되며, 상기 본드핑거와 볼랜드는 도전성비아홀에 의해 상호 연결된 인쇄회로기판일 수 있다.
또한, 상기 회로기판은 필름을 중심으로 상면에는 본드핑거가, 하면에는 볼랜드가 오픈되도록 형성된 써킷필름일 수도 있다.
또한, 상기 리드를 이용한 반도체패키지에 있어서 상기 리드는 부분에칭 기술에 의해 상기 랜드 영역의 두께가 다른 리드 두께보다 두껍게 형성되고, 봉지재는 상기 랜드가 하면으로 노출 또는 돌출되도록 봉지됨이 바람직하다.
또한, 상기 랜드 하면에는 도전성볼이 융착될 수도 있다.
더불어, 상기 목적을 달성하기 위해 본 발명에 의한 웨이퍼의 상호 접착 방법은 상면에 다수의 반도체칩이 대략 바둑판 모양으로 형성되어 있으며, 상기 각 반도체칩에는 다수의 입출력패드가 형성된 제1웨이퍼를 제공하는 단계와; 하면에 다수의 반도체칩이 대략 바둑판 모양으로 형성되어 있으며, 상기 각 반도체칩에는 다수의 입출력패드가 형성되어 있고, 상기 각 입출력패드에는 도전성범프가 융착된 제2웨이퍼를 제공하는 단계와; 상기 제1웨이퍼 또는 제2웨이퍼의 후면을 상호 부착하는 단계와; 상기 제1웨이퍼 및 제2웨이퍼를 고온으로 가열하여 상기 부착면 사이의 산소가 실리콘과 결합함으로써 산화실리콘막을 형성하며 제1웨이퍼 및 제2웨이퍼가 상호 접착되도록 하는 단계로 이루어진 것을 특징으로 한다.
여기서, 상기 제1웨이퍼와 제2웨이퍼의 부착면에는 수분을 개재하여 부착할 수도 있다.
또한, 상기 목적을 달성하기 위해 본 발명에 의한 웨이퍼의 상호 접착 방법은 상면에 다수의 반도체칩이 대략 바둑판 모양으로 형성되어 있으며, 상기 각 반도체칩에는 다수의 입출력패드가 형성된 제1웨이퍼를 제공하는 단계와; 하면에 다수의 반도체칩이 대략 바둑판 모양으로 형성되어 있으며, 상기 각 반도체칩에는 다수의 입출력패드가 형성되어 있고, 상기 각 입출력패드에는 도전성범프가 융착된 제2웨이퍼를 제공하는 단계와; 상기 제1웨이퍼 또는 제2웨이퍼의 후면에 양면접착테이프를 접착시키는 단계와; 상기 제1웨이퍼와 제2웨이퍼의 후면을 상호 접착시키는 단계로 이루어진 것을 특징으로 한다.
여기서, 상기 양면접착테이프는 UV(Ultra Violet)테이프로 함이 바람직하다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면, 두 개의 반도체칩을 적층한 채 인쇄회로기판, 써킷필름 또는 리드의 상면에 탑재함으로써 고기능화, 고용량화한 반도체패키지를 얻게 된다.
또한 상기 반도체패키지에서 각 반도체칩의 접속수단으로 일측 반도체칩은 도전성범프를 이용하고 타측 반도체칩은 도전성와이어를 이용함으로써, 서로 대향되어 위치된 반도체칩의 입출력패드를 써킷패턴에 모두 연결할 수 있는 반도체패키지를 얻게 된다.
또한 본 발명에 의한 웨이퍼의 상호 접착 방법에 의하면, 2장의 웨이퍼 후면 사이에 수분(또는 양면접착테이프나 UV테이프)을 제공하고 이를 소정 온도로 가열함으로써 2장의 웨이퍼를 간단히 접착시킬 수 있어, 별도의 복잡한 설비를 필요로 하지 않는다.(여기서, 상기 수분, 테이프 등이 없이, 상기 2장의 웨이퍼의 후면을직접 부착한 후 고온으로 가열하여도 됨)
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도1a 내지 도1d는 본 발명의 제1,2,3,4 실시예에 의한 반도체패키지(101,102,103,104)를 도시한 것으로, 도1a는 인쇄회로기판(20)을 이용한 반도체패키지(101)를 도시한 단면도이고, 도1b는 써킷필름(30)을 이용한 반도체패키지(102)를 도시한 단면도이고, 도1c 및 도1d는 리드프레임(40)을 이용한 반도체패키지(103,104)를 도시한 단면도이다.
먼저 상면을 향하여 다수의 입출력패드(2a)가 구비된 제1반도체칩(2)이 위치되어 있고, 상기 제1반도체칩(2)의 하면에는 역시 하면을 향하여 다수의 입출력패드(4a)가 구비된 제2반도체칩(4)이 위치되어 있다. 여기서, 상기 제1반도체칩(2)과 제2반도체칩(4)은 산화실리콘막(130)에 의해 후면이 접착되어 있는 상태이며, 이에 대한 자세한 설명은 웨이퍼 접착 방법에서 설명하기로 한다.
계속해서, 상기 제2반도체칩(4)의 하면에는 회로기판이 위치되어 있는데 이는, 도1a에 도시된 바와같이 인쇄회로기판(20), 도1b에 도시된 바와 같이 써킷필름(30)을 이용하거나 또는 도1c 및 도1d에 도시된 바와 같이 다수의 리드(41)로 이루어진 리드프레임(40)을 이용할 수 있다.
도1a와 같이, 상기 회로기판으로서 인쇄회로기판(20)을 이용했을 경우에는, 주지된 바와 같이 딱딱한 재질의 열경화성 수지층(21)을 중심으로 상면에는 다수의본드핑거(22)가 형성되어 있고, 하면에는 다수의 볼랜드(23)가 어레이되어 있으며, 또한 상기 본드핑거(22)와 볼랜드(23)는 도전성비아홀(24)에 의해 상호 연결되어 이루어져 있다. 물론, 수지층(21)의 상,하면은 커버코트(25)로 코팅되어 있되, 상기 비아홀(24) 및 볼랜드(23)는 외부로 오픈되어 있다.
다음으로 도1b에 도시된 바와 같이, 가요성 써킷필름(30)(또는 써킷테이프)인 경우에는 필름(31)을 중심으로 상면에는 본드핑거(32)가 형성되어 있고, 하면에는 볼랜드(33)가 형성되어 이루어져 있다. 마찬가지로 상기 본드핑거(32) 및 볼랜드(33)는 모두 오픈되어 있다.
한편, 도1c 및 도1d와 같이 리드프레임(40)을 이용했을 경우에는, 다수의 리드(41)를 중심으로 그 상면에는 본드핑거(42)가 형성되어 있고, 하면에는 랜드(43)가 형성되어 이루어져 있다. 상기 리드프레임은 상기 제1,2실시예와 다르게 어떠한 수지층이나 필름 또는 테이프를 포함하지 않으며, 오직 금속성 리드로만 구성되어 있음은 주지의 사실이다.
한편, 상기 리드(41)는 부분에칭 기술에 의해 형성된 것이며, 상기 랜드(43) 영역의 두께는 다른 리드(41) 영역 두께보다 두껍게 형성되어 있다. 또한, 상기 부분에칭 기술외에 기계적 스탬핑 기술에 의해 리드(41)를 일정 방향으로 절곡시켜 구성할 수도 있으며, 이를 한정하는 것은 아니다.
계속해서, 상기 제1반도체칩(2) 및 제2반도체칩(4)의 각 입출력패드(2a,4a)는 접속수단에 의해 인쇄회로기판(20), 써킷필름(30) 또는 리드프레임(40)의 본드핑거(22,32,42)에 상호 전기적으로 접속되어 있다.
상기 제1반도체칩(2)과 본드핑거(22,32,42)를 접속하는 수단은 골드와이어나 알루미늄와이어와 같은 도전성와이어(50)를 이용함이 바람직하며, 상기 제2반도체칩(4)과 본드핑거(22,32,42)를 접속하는 수단은 골드 또는 솔더등과 같은 도전성범프(60)를 이용함이 바람직하다.
이어서, 상기 인쇄회로기판(20), 써킷필름(30) 상의 제1반도체칩(2), 제2반도체칩(4), 접속수단 등은 에폭시몰딩컴파운드 또는 액상봉지재와 같은 봉지재(70)로 원사이드 몰딩되어 외부 환경으로부터 보호될 수 있도록 되어 있다.
여기서, 다수의 리드(41)로 이루어진 리드프레임(40)을 이용했을 경우에는 도1c 및 도1d에 도시된 바와 같이, 상기 봉지재(70)가 리드(41)의 랜드(43)가 외부로 노출 또는 돌출되도록 봉지되어 있음으로써, 상기 랜드(43)를 마더보드와 직접 접촉하는 입출력 단자로 이용할 수도 있다.
계속해서, 인쇄회로기판(20)이나 써킷필름(30)인 경우에는 그 볼랜드(23,33)에 솔더볼과 같은 도전성볼(80)을 융착하여 마더보드에 표면 실장이 가능한 형태로 함이 바람직하다.
또한, 도1d에 도시된 바와 같이 리드(41)의 랜드(43) 저면에도 솔더볼과 같은 도전성볼(80)을 융착하여 사용할 수 있지만 이것으로 한정하는 것은 아니며, 상기 랜드(43)의 표면에는 단순히 솔더를 플레이팅(도시되지 않음)하여 입출력 단자로 사용할 수도 있다.
한편, 도2는 본 발명의 제5실시예에 의한 반도체패키지(105)를 도시한 단면도이며, 이는 본 발명의 제1실시예와 유사하므로 그 차이점만을 설명한다.
도시된 바와 같이 제1반도체칩(2)과 제2반도체칩(4)의 접착 수단으로서는 제1실시예와 달리 양면접착테이프 또는 UV테이프와 같은 접착테이프(140)가 이용되었다. 즉, 제1~4실시예에서는 산화실리콘막(130)이 접착수단으로 사용되었지만, 제5실시예에서는 양면접착테이프(140) 또는 UV테이프(140)가 사용된 것이다. 마찬가지로 이러한 접착테이프(140)를 사용한 구조는 도1a 내지 도1d에 도시된 모든 반도체패키지(101,102,103,104)에 적용 가능하며, 이를 한정하는 것은 아니다.
도3a 및 도3b는 본 발명에 의한 웨이퍼의 상호 접착 방법을 도시한 사시도이다.
도시된 바와 같이 먼저 상면에 다수의 반도체칩(2)이 대략 바둑판 모양으로 형성되어 있으며, 상기 각 반도체칩 상면에는 다수의 입출력패드(2a,4a)가 구비된 제1웨이퍼(110)를 제공한다.
또한, 하면에 다수의 반도체칩(4)이 대략 바둑판 모양으로 형성되어 있으며, 상기 각 반도체칩(4)의 하면에는 다수의 입출력패드(4a)가 형성되어 있고, 그 입출력패드(4a)에는 골드 또는 솔더와 같은 도전성범프(60)가 형성되어 있는 제2웨이퍼(120)를 제공한다.
이어서, 상기 제2웨이퍼(120)의 후면(도면상에서는 제2웨이퍼(120) 상면이 됨)에 물(H) 몇 방울을 떨어뜨린 후 상기 제2웨이퍼(120)를 고속으로 회전시키면 상기 물은 매우 얇은 두께로 상기 제2웨이퍼(120)의 후면 전체에 분포된다.
이어서, 상기 제2웨이퍼(120)의 후면에 제1웨이퍼(110)의 후면을 상호 부착시킨다. 이 상태에서도 상기 제1웨이퍼(110)와 제2웨이퍼(120)는 물의 표면 장력으로 인해 서로 이탈되지 않는다.
계속해서, 상기 자재를 대략 50~150℃의 온도로 가열하게 되면, 상기 물 또는 수분이 증발하면서, 상기 수분내의 산소가 웨이퍼의 주재료인 실리콘과 결합함으로써 일정두께(수μm)의 산화실리콘막(130)을 형성하게 된다. 즉, 제1웨이퍼(110) 및 제2웨이퍼(120) 후면에 동시에 산화실리콘막(130)이 형성되면서 결국은 제1웨이퍼(110) 및 제2웨이퍼(120)가 상호 접착되는 것이다. 여기서, 통상의 웨이퍼 취급 공정은 대략 100℃ 내외에서 진행되므로, 상기 50∼150℃의 온도 제공을 별도로 할 필요는 없다.
또한, 여기서 상기 제1웨이퍼(110) 및 제2웨이퍼(120) 사이에는 어떠한 물질의 개재없이 그 2장의 웨이퍼를 직접 부착한 후 고온 예를 들면 50~250℃ 범위의 온도를 제공함으로써 2장의 웨이퍼를 직접 접착시킬 수도 있다. 상기와 같은 방법은 2장의 웨이퍼를 부착한 상태에서 고온을 제공하게 되면, 그 사이의 산소(O2)가 실리콘과 결합하면서 자연스럽게 2장의 웨이퍼 사이에 산화실리콘막이 형성되기 때문에 가능하다. 상기 산화실리콘막은 2장의 웨이퍼를 상호 접착시키는 역할을 하며 이러한 방법은 후면을 그라인딩한 웨이퍼들에 특히 유용하다.
상기와 같이 상호 접착된 제1웨이퍼(110) 및 제2웨이퍼(120)는 블레이드(Blade)에 의해 낱개의 반도체칩(2,4)으로 소잉되고, 이 소잉된 제1반도체칩(2) 및 제2반도체칩(4)이 본 발명의 제1실시예 내지 제4실시예에 의한 반도체패키지에 제공된 것이다.
한편, 상기 방법 외에 도4a 및 도4b에 도시된 방법을 이용할 수도 있다.
상면에 다수의 반도체칩(2)이 대략 바둑판 모양으로 형성되어 있으며, 상기 각 반도체칩(2) 상면에는 다수의 입출력패드(2a)가 구비된 제1웨이퍼(110)를 제공한다.
또한, 하면에 다수의 반도체칩(4)이 대략 바둑판 모양으로 형성되어 있으며, 상기 각 반도체칩(4)의 하면에는 다수의 입출력패드(4a)가 형성되어 있고, 그 입출력패드(4a)에는 골드 또는 솔더와 같은 도전성범프(60)가 형성되어 있는 제2웨이퍼(120)를 제공한다.
이어서, 상기 제1웨이퍼(110) 또는 제2웨이퍼(120)의 후면에 양면접착테이프(140) 또는 UV테이프(140)를 개재하여 상호 접착시킴으로써 2개의 웨이퍼를 상호 접착시킨다. 이때, 약간의 열과 압력을 가하여 상기 접착 작용이 보다 신속하고 효과적으로 진행되도록 함이 바람직하다.
여기서, 상기 양면접착테이프는 소잉 공정시 약간의 바운싱(Bouncing)이 발생됨으로써 UV테이프를 이용함이 바람직하지만 이것으로 한정하는 것은 아니다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
이와 같이 하여 본 발명에 의한 반도체패키지에 의하면, 두 개의 반도체칩을 적층한 채 인쇄회로기판, 써킷필름 또는 리드의 상면에 탑재함으로써 고기능화, 고용량화한 반도체패키지를 얻을 수 있는 효과가 있다.
또한, 상기 반도체패키지에서 각 반도체칩의 접속수단으로 일측 반도체칩은 도전성범프를 이용하고 타측 반도체칩은 도전성와이어를 이용함으로써, 서로 대향되어 위치된 반도체칩의 입출력패드를 본드핑거에 모두 용이하게 연결할 수 있는 효과가 있다.
또한 본 발명에 의한 웨이퍼의 상호 접착 방법에 의하면, 2장의 웨이퍼 후면 사이에 수분(또는 양면접착테이프나 UV테이프)을 제공하고 이를 소정 온도로 가열함으로써 2장의 웨이퍼를 간단히 접착시킬 수 있어, 별도의 복잡한 설비를 필요로 하지 않는 효과가 있다.

Claims (13)

  1. 상면에 다수의 입출력패드가 형성된 제1반도체칩과;
    하면에 다수의 입출력패드가 형성되어 있으며, 상기 제1반도체칩의 저면에 부착된 제2반도체칩과;
    상기 제2반도체칩의 하면 및 그 외주연으로 연장되어 위치되며, 상면에는 본드핑거 및 하면에는 볼랜드가 형성된 회로패턴이 형성된 회로기판과;
    상기 제1반도체칩 및 제2반도체칩의 입출력패드와 상기 회로기판의 본드핑거를 상호 전기적으로 접속시키는 접속수단과;
    상기 회로기판상의 제1반도체칩, 제2반도체칩, 접속수단 등을 몰딩하는 봉지재와;
    상기 회로기판의 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
  2. 상면에 다수의 입출력패드가 형성된 제1반도체칩과;
    하면에 다수의 입출력패드가 형성되어 있으며, 상기 제1반도체칩의 저면에 부착된 제2반도체칩과;
    상기 제2반도체칩의 하면 및 그 외주연으로 연장되어 위치되며, 상면에는 본드핑거 및 하면에는 랜드가 형성된 리드와;
    상기 제1반도체칩 및 제2반도체칩의 입출력패드와 상기 리드의 본드핑거를상호 전기적으로 접속시키는 접속수단과;
    상기 리드상의 제1반도체칩, 제2반도체칩, 접속수단 등을 몰딩하는 봉지재를 포함하여 이루어진 반도체패키지.
  3. 제1항 또는 제2항중 어느 한 항에 있어서, 상기 제1반도체칩과 제2반도체칩은 산화실리콘(SiO)막에 의해 상호 접착된 것을 특징으로 하는 반도체패키지.
  4. 제1항 또는 제2항중 어느 한 항에 있어서, 상기 제1반도체칩과 제2반도체칩은 양면접착테이프에 의해 상호 접착된 것을 특징으로 하는 반도체패키지.
  5. 제1항 또는 제2항중 어느 한 항에 있어서, 상기 제1반도체칩과 회로기판의 본드핑거를 연결하는 접속수단은 도전성와이어이고, 상기 제2반도체칩과 회로기판의 본드핑거를 연결하는 접속수단은 도전성범프인 것을 특징으로 하는 반도체패키지.
  6. 제1항에 있어서, 상기 회로기판은 열경화성 수지층을 중심으로 상면에는 본드핑거가, 하면에는 볼랜드가 형성되며, 상기 본드핑거와 볼랜드는 도전성비아홀에 의해 상호 연결된 인쇄회로기판인 것을 특징으로 하는 반도체패키지.
  7. 제1항에 있어서, 상기 회로기판은 필름을 중심으로 상면에는 본드핑거가, 하면에는 볼랜드가 오픈되도록 형성된 써킷필름인 것을 특징으로 하는 반도체패키지.
  8. 제2항에 있어서, 상기 리드는 부분에칭 기술에 의해 상기 랜드 영역의 두께가 다른 리드 두께보다 두껍게 형성되고, 봉지재는 상기 랜드가 하면으로 노출 또는 돌출되도록 봉지된 것을 특징으로 하는 반도체패키지.
  9. 제2항 또는 제8항중 어느 한 항에 있어서, 상기 랜드 하면에는 도전성볼이 융착된 것을 특징으로 하는 반도체패키지.
  10. 상면에 다수의 반도체칩이 대략 바둑판 모양으로 형성되어 있으며, 상기 각 반도체칩에는 다수의 입출력패드가 형성된 제1웨이퍼를 제공하는 단계와;
    하면에 다수의 반도체칩이 대략 바둑판 모양으로 형성되어 있으며, 상기 각 반도체칩에는 다수의 입출력패드가 형성되어 있고, 상기 각 입출력패드에는 도전성범프가 융착된 제2웨이퍼를 제공하는 단계와;
    상기 제1웨이퍼 또는 제2웨이퍼의 후면을 상호 부착시키는 단계와;
    상기 제1웨이퍼와 제2웨이퍼를 고온으로 가열하여, 상기 제1웨이퍼 및 제2웨이퍼의 부착면에 산화실리콘막이 형성되면서 상호 접착되도록 하는 단계로 이루어진 웨이퍼의 상호 접착 방법.
  11. 제10항에 있어서, 상기 제1웨이퍼와 제2웨이퍼 사이에는 수분을 개재하여부착하는 것을 특징으로 하는 웨이퍼의 상호 접착 방법.
  12. 상면에 다수의 반도체칩이 대략 바둑판 모양으로 형성되어 있으며, 상기 각 반도체칩에는 다수의 입출력패드가 형성된 제1웨이퍼를 제공하는 단계와;
    하면에 다수의 반도체칩이 대략 바둑판 모양으로 형성되어 있으며, 상기 각 반도체칩에는 다수의 입출력패드가 형성되어 있고, 상기 각 입출력패드에는 도전성범프가 융착된 제2웨이퍼를 제공하는 단계와;
    상기 제1웨이퍼 또는 제2웨이퍼의 후면에 양면접착테이프를 접착시키는 단계와;
    상기 제1웨이퍼와 제2웨이퍼의 후면을 상호 접착시키는 단계로 이루어진 웨이퍼의 상호 접착 방법.
  13. 제11항에 있어서, 상기 양면접착테이프는 UV테이프인 것을 특징으로 하는 웨이퍼의 상호 접착 방법.
KR10-1999-0065929A 1999-12-30 1999-12-30 반도체패키지를 위한 웨이퍼의 상호 접착 방법 KR100401018B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0065929A KR100401018B1 (ko) 1999-12-30 1999-12-30 반도체패키지를 위한 웨이퍼의 상호 접착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0065929A KR100401018B1 (ko) 1999-12-30 1999-12-30 반도체패키지를 위한 웨이퍼의 상호 접착 방법

Publications (2)

Publication Number Publication Date
KR20010058579A true KR20010058579A (ko) 2001-07-06
KR100401018B1 KR100401018B1 (ko) 2003-10-08

Family

ID=19633084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0065929A KR100401018B1 (ko) 1999-12-30 1999-12-30 반도체패키지를 위한 웨이퍼의 상호 접착 방법

Country Status (1)

Country Link
KR (1) KR100401018B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475313B1 (ko) * 2002-07-04 2005-03-10 에스티에스반도체통신 주식회사 접착테이프를 이용한 이중칩 반도체 패키지 조립방법
KR100537835B1 (ko) * 2000-10-19 2005-12-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조방법
KR100888335B1 (ko) * 2007-08-14 2009-03-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US9508703B2 (en) 2014-04-30 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked dies with wire bonds and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288456A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
CA2118994A1 (en) * 1993-06-21 1994-12-22 Claude L. Bertin Polyimide-insulated cube package of stacked semiconductor device chips
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
JP4034468B2 (ja) * 1999-04-15 2008-01-16 ローム株式会社 半導体装置の製造方法
KR20010004547A (ko) * 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 스택 패키지 및 그의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100537835B1 (ko) * 2000-10-19 2005-12-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조방법
KR100475313B1 (ko) * 2002-07-04 2005-03-10 에스티에스반도체통신 주식회사 접착테이프를 이용한 이중칩 반도체 패키지 조립방법
KR100888335B1 (ko) * 2007-08-14 2009-03-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US9508703B2 (en) 2014-04-30 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked dies with wire bonds and method

Also Published As

Publication number Publication date
KR100401018B1 (ko) 2003-10-08

Similar Documents

Publication Publication Date Title
US6798049B1 (en) Semiconductor package and method for fabricating the same
US7129572B2 (en) Submember mounted on a chip of electrical device for electrical connection
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
KR100510556B1 (ko) 초박형 반도체 패키지 및 그 제조방법
KR20050022558A (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
US20040070948A1 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
KR100400826B1 (ko) 반도체패키지
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
JP3418759B2 (ja) 半導体パッケージ
KR100708052B1 (ko) 반도체패키지
KR100533761B1 (ko) 반도체패키지
KR100549312B1 (ko) 반도체패키지 및 그 제조 방법
KR100388293B1 (ko) 반도체패키지
KR100729051B1 (ko) 반도체패키지 및 그 제조 방법
KR100421777B1 (ko) 반도체패키지
KR100379085B1 (ko) 반도체장치의봉지방법
KR20030034515A (ko) 반도체패키지
KR100379086B1 (ko) 반도체패키지제조방법
KR100369387B1 (ko) 반도체패키지 및 그 제조방법
KR100337460B1 (ko) 반도체 장치
KR100542664B1 (ko) 반도체패키지 및 그 제조 방법
KR100308393B1 (ko) 반도체패키지및그제조방법
KR20020022268A (ko) 반도체패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee