KR100475313B1 - 접착테이프를 이용한 이중칩 반도체 패키지 조립방법 - Google Patents

접착테이프를 이용한 이중칩 반도체 패키지 조립방법 Download PDF

Info

Publication number
KR100475313B1
KR100475313B1 KR10-2002-0038660A KR20020038660A KR100475313B1 KR 100475313 B1 KR100475313 B1 KR 100475313B1 KR 20020038660 A KR20020038660 A KR 20020038660A KR 100475313 B1 KR100475313 B1 KR 100475313B1
Authority
KR
South Korea
Prior art keywords
adhesive tape
chip
semiconductor
semiconductor chip
semiconductor package
Prior art date
Application number
KR10-2002-0038660A
Other languages
English (en)
Other versions
KR20040003840A (ko
Inventor
천정환
오승훈
전덕상
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR10-2002-0038660A priority Critical patent/KR100475313B1/ko
Publication of KR20040003840A publication Critical patent/KR20040003840A/ko
Application granted granted Critical
Publication of KR100475313B1 publication Critical patent/KR100475313B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

스택형 이중칩 반도체 패키지를 조립할 때, 상위 제2 반도체 칩이 부적절한 위치로 다이 본딩(die bonding)되는 문제를 억제할 수 있는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법에 관해 개시한다. 이를 위해 본 발명은, 반도체 패키지 조립공정에 사용되는 골격재의 칩 패들(paddle)에 다이접착을 위한 접착층을 형성하는 제1 단계와, 상기 접착층에 제1 반도체 칩을 부착하는 제2 단계와, 상기 제1 반도체 칩 위에 밑면에 다이 접착을 위한 접착테이프가 부착된 제2 반도체 칩을 부착하는 제3 단계를 구비하는 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법을 제공한다.

Description

접착테이프를 이용한 이중칩 반도체 패키지 조립방법{Method for manufacturing a stacked double chip semiconductor package using a adhesive tape}
본 발명은 반도체 패키지 조립방법에 관한 것으로, 더욱 상세하게는 스택형 이중칩 반도체 패키지의 조립방법에 관한 것이다.
전자제품들이 소형화, 다기능화를 추구함에 따라, 하나의 반도체 패키지 내에 여러 가지 기능을 함께 갖도록 반도체 패키지를 다기능화하는 시도가 일반화되고 있다. 이러한 시도의 일종으로 하나의 반도체 패키지 내부에 복수개의 반도체 칩을 실장하는 기술이 일반화되고 있다. 이렇게 하나의 반도체 패키지 내부에 복수개의 반도체 칩을 실장하는 기술은, 반도체 칩을 리드프레임이나 기판의 칩 패들 위에 수평으로 배치하는 방법과, 수직으로 쌓아 올리는 방법이 있다. 본 발명은 2개의 반도체 칩을 수직으로 쌓아 올리는 방법에 관한 것이다. 일반적인 반도체 패키지 조립공정은, 웨이퍼 마운팅 공정, 웨이퍼 절단공정, 다이 본딩 공정 및 와이어 본딩공정으로 진행된다.
도 1 및 2는 종래 기술에 의한 웨이퍼 마운팅이 완료된 사시도 및 단면도이다.
도 1 및 도 2를 참조하면, 일반적으로 웨이퍼 마운팅 공정은, 웨이퍼 제조공정에서 양품으로 확인된 웨이퍼(10)를, 단위 반도체 칩으로 자르기 전에, UV광선에 의해 경화되어 접착력이 약화되는 마운트 테이프(mount tape, 30)을 이용하여, 카세트 링(20)에 부착하는 공정을 말한다. 따라서 웨이퍼(10)는 다이 본딩 공정까지 카세트 링(20)에 탑재되어 이동하면서 일련의 반도체 패키지 조립공정이 진행된다.
도 3은 웨이퍼 절단 공정이 완료된 사시도이다.
도 3을 참조하면, 상기 웨이퍼 마우팅 공정이 완료된 웨이퍼를 다이아몬드 휠(diamond wheel)인 다이싱 블레이드(dicing blade)를 고속회전시켜 웨이퍼(10)를 X, Y 방향으로 절단하여 웨이퍼(10)에서 개별 반도체 칩(12)을 분리한다.
도 4 내지 도 8은 종래 기술에 의한 이중칩 반도체 패키지의 조립방법을 설명하기 위해 도시한 단면도들이다.
도 4 내지 도 8을 참조하면, 반도체 패키지 조립공정의 골격재(50)로 사용되는 리드프레임 혹은 기판의 칩 패들(chip paddle) 위에 액상의 에폭시 등을 이용하여 접착층(52)을 형성(도4)하고, 제1 반도체 칩(54)을 부착(도5)한다. 상기 제1 반도체 칩(54)은 상기 도1 내지 도3의 방법에 의해 만들어진 것이다. 그 후 상기 금선(goldwire, 56)을 이용하여 와이어 본딩을 수행(도6)한다. 이어서, 상기 와이어 본딩이 완료된 제1 반도체 칩(54) 위에 접착테이프(58)를 형성(도7)한다. 상기 접착테이프(58) 위에 제2 반도체 칩(60)을 부착한다.
그러나, 종래 기술은 제2 반도체 칩(60)을 접착테이프(58) 위에 정확하게 정렬(align)시키면서 부착해야 하기 때문에, 다이 접착(Die attach) 공정에 많은 어려움이 있으며, 나아가 공정이 복잡하고 생산성이 떨어지는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 스택형(stack type) 이중칩 반도체 패키지 조립공정에서, 제2 반도체 칩을 다이 접착(die attach)할 때에 직면하는 정렬(alignment)의 어려움을 해결할 수 있는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은 제1 실시예를 통하여 반도체 패키지 조립공정에 사용되는 골격재의 칩 패들(paddle)에 다이접착을 위한 접착층을 형성하는 제1 단계와, 상기 접착층에 제1 반도체 칩을 부착하는 제2 단계와, 상기 제1 반도체 칩 위에 밑면에 다이 접착을 위한 접착테이프가 부착된 제2 반도체 칩을 부착하는 제3 단계를 구비하는 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 제1 단계의 접착층은 액상의 에폭시 및 접착테이프 중에서 선택된 하나인 것이 적합하고, 상기 제2 단계의 제1 반도체 칩은 상기 제2 반도체 칩보다 크기가 큰 것이 적합하고, 상기 제2 단계 후에 상기 제1 반도체 칩에 대한 와이어 본딩 공정을 수행하는 단계를 더 진행하는 것이 적합하다.
바람직하게는, 상기 제3 단계의 접착테이프는 웨이퍼 마운팅 공정에서 반도체 칩의 밑면에 부착된 것이 적합하다. 또한, 상기 제3 단계의 접착테이프는 열에 의해 접착력이 더욱 강해지는 특징을 갖는 재질로서 바람직하게는 폴리이미드 혹은 폴리이미드를 포함하는 합성물질인 것이 적합하다.
상기 제3 단계 후에 상기 제2 반도체 칩에 대한 와이어 본딩을 진행하는 단계를 더 진행할 수 있으며, 상기 제1 단계의 골격재는 리드프레임 및 기판중에서 선택된 하나인 것이 바람직하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 제3 단계의 접착테이프가 부착된 제2 반도체 칩을 부착하는 방법은, 카세트 링을 마운트 테이프에 접착하는 제1 공정과, 상기 마운트 테이프 위에 접착테이프를 부착하는 제2 공정과, 상기 접착테이프 위에 웨이퍼를 마운트하는 제3 공정과, 상기 웨이퍼를 개별 반도체 칩으로 절단하는 제4 공정과, 상기 절단된 개별 반도체 칩을 접착테이프가 포함되도록 상기 마운트 테이프로부터 떼어내는 제 5 공정과, 상기 떼어낸 개별 반도체 칩을 상기 제1 반도체 칩 위에 부착하는 제6 공정을 구비하는 것이 적합하다.
이때, 상기 제4 공정은 웨이퍼를 절단하기 위한 다이싱 블레이드(dicing blade)가 단면으로 보아 접착테이프를 완전히 절단하는 것이 적합하다.
상기 기술적 과제를 달성하기 위하여 본 발명은 제2 실시예를 통하여, 반도체 패키지 조립공정에 사용되는 골격재의 칩 패들 위에 밑면에 접착테이프가 부착된 제1 반도체 칩을 부착하는 제1 단계와, 상기 제1 반도체 칩에 와이어 본딩을 수행하는 제2 단계와, 상기 제1 반도체 칩 위에 밑면에 접착테이프가 부착된 제2 반도체 칩을 부착하는 단계와, 상기 제2 반도체 칩에 와이어 본딩을 수행하는 제4 단계를 구비하는 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 제1 단계 및 제3 단계의 밑면에 접착테이프가 부착된 제1 및 제2 반도체 칩을 준비하는 단계는, 카세트 링을 마운트 테이프에 접착하는 제1 공정과, 상기 마운트 테이프 위에 접착테이프를 부착하는 제2 공정과, 상기 접착테이프 위에 웨이퍼를 마운트하는 제3 공정과, 상기 웨이퍼를 개별 반도체 칩으로 절단하는 제4 공정과, 상기 절단된 개별 반도체 칩을 접착테이프가 포함되도록 상기 마운트 테이프로부터 떼어내는 제 5 공정을 구비하는 것이 적합하다.
이때, 상기 제1 단계의 골격재는 리드프레임 및 기판중에서 선택된 하나인 것이 바람직하다.
본 발명에 따르면, 스택형 이중칩 구조의 반도체 패키지를 조립하는 과정에서 제2 반도체 칩을 다이 접착(die attach)할 때 발생하는 정렬문제를 해결할 수 있으며, 반도체 패키지 조립공정을 단순화시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 9 및 도 10은 본 발명에 의한 웨이퍼 마운팅이 완료된 사시도 및 단면도이다.
도 9 및 도 10을 참조하면, 본 발명에서는 카세트 링(130)을 이용하여 웨이퍼(120)를 마운트 테이프(110) 위로 접착할 때에 웨이퍼(120)와 마운트 테이프(110)을 직접 접착시키지 않고, 다이접착 재료로 사용되는 접착테이프(100)을 사용하여 접착시킨다. 즉, 마운트 테이프(110)을 카세트 링(130)에 접착한 후, 마운트 테이프(110) 위에 접착테이프(100)을 부착한 후 그 위에 웨이퍼(120)를 부착하게 된다. 그 후 웨이퍼 절단 공정을 진행하게 된다.
도 11 및 도 12는 본 발명에 의한 웨이퍼 절단 공정을 설명하기 위한 측면도 및 정면도이다.
도 11 및 도 12를 참조하면, 다이싱 블레이드(dicing blade) 끝이 웨이퍼(120) 및 접착테이프(100)를 완전히 절단하고, 마운트 테이블(110)의 두께의 20~50%를 절단하도록 웨이퍼 절단 공정을 진행한다. 따라서 다이 본딩 공정에서 절단된 개별 반도체 칩이 마운트 테이프(110)으로부터 떨어질 때에 반도체 칩 아래에 접착테이프(100)가 함께 붙어 이송된다. 도면의 참조부호 142는 다이싱 블레이드에 있는 다이아몬드 입자를 가리킨다.
제1 실시예
도 13 내지 도 16은 본 발명의 제1 실시예에 의한 접착테이프를 이용한 이중칩 반도체 패키지 조립방법을 설명하기 위한 단면도들이다.
도13 내지 도 16을 참조하면, 반도체 패키지 조립공정에서 골격재(150)로 사용되는 리드프레임이나 기판의 칩패들(chip paddle) 위에 접착층(152)를 형성(도13)한다. 상기 접착층(152)은 액상의 에폭시(epoxy) 혹은 폴리이미드 테이프와 같은 접착테이프 등을 사용할 수 있다.
이어서 상기 접착층(152) 위에 제1 반도칩(154)를 접착(도14)한다. 상기 제1 반도체 칩(154)에 금선(156)을 이용하여 와이어 본딩을 수행(도15)한다. 이어서 상기 와이어 본딩이 끝난 제1 반도체 칩(154) 위에 밑면에 접착테이프(162)가 부착된 제2 반도체 칩(164) 접착한다. 즉 종래에는 접착테이프를 부착하는 공정과 제2 반도체 칩을 부착하는 공정이 각각 다른 공정이었으나, 본 발명에서는 하나의 공정이 된다. 따라서 공정을 단순화시키고, 제2 반도체 칩(164)를 다이 본딩할 때에 정렬에 신경을 쓰지 않아도 되는 장점이 있다. 상기 밑면에 접착테이프가 부착된 제2 반도체 칩(160)은 상기 제1 반도체 칩(154)보다 크기가 작으며, 상술한 도 9 내지 도 12의 방법으로 준비된 반도체 칩이다. 마지막으로 상기 제2 반도체 칩(164)에 금선(158)을 이용한 와이어 본딩을 수행(도16)한다.
제2 실시예
제1 실시예에서는 밑면에 접착테이프가 부착된 반도체 칩을 제1 반도체 칩에만 적용하는 방식이다. 그러나 본 실시예는 이를 제1 반도체 칩과 제2 반도체 칩에 모두 적용하는 방식이다.
도 17 내지 도 20은 본 발명의 제2 실시예에 의한 접착테이프를 이용한 이중칩 반도체 패키지 조립방법을 설명하기 위한 단면도들이다.
도 17 내지 도 20을 참조하면, 먼저 반도체 패키지 조립공정에 사용되는 골격재(250)의 칩 패들에 접착테이프(262)가 부착된 제1 반도체 칩(264)을 접착(도17)한다. 상기 접착테이프가 부착된 제1 반도체 칩(260)은 상기 도 9 내지 도12의 제조방법으로 만들어진 것이다. 이어서 금선(270)을 이용하여 제1 반도체 칩(264)에 대한 와이어 본딩(wire bonding)을 수행(도18)한다. 계속해서, 상기 와이어 본딩이 완료된 제1 반도체 칩(264) 위에 접착테이프(282)가 부착된 제2 반도체 칩(284)을 부착(도19)한다. 상기 접착테이프가 부착된 제2 반도체 칩(280) 역시 상술한 도 9 내지 도12의 제조방법으로 만들어진 것이다. 마지막으로 상기 제2 반도체 칩(284)에 대한 와이어 본딩을 수행한다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째, 스택형 이중칩 구조의 반도체 패키지를 조립하는 공정에서 제2 반도체 칩을 제1 반도체 칩 위에 부착(attach)할 때에 발생하는 오정렬(misalign) 문제를 해결할 수 있다. 둘째, 반도체 패키지 조립공정을 단순화시켜 반도체 패키지의 수율을 개선하고, 신뢰성을 개선할 수 있다.
도 1 및 2는 종래 기술에 의한 웨이퍼 마운팅이 완료된 사시도 및 단면도이다.
도 3은 웨이퍼 절단 공정이 완료된 사시도이다.
도 4 내지 도 8은 종래 기술에 의한 이중칩 반도체 패키지의 조립방법을 설명하기 위해 도시한 단면도들이다.
도 9 및 도 10은 본 발명에 의한 웨이퍼 마운팅이 완료된 사시도 및 단면도이다.
도 11 및 도 12는 본 발명에 의한 웨이퍼 절단 공정을 설명하기 위한 측면도 및 정면도이다.
도 13 내지 도 16은 본 발명의 제1 실시예에 의한 접착테이프를 이용한 이중칩 반도체 패키지 조립방법을 설명하기 위한 단면도들이다.
도 17 내지 도 20은 본 발명의 제2 실시예에 의한 접착테이프를 이용한 이중칩 반도체 패키지 조립방법을 설명하기 위한 단면도들이다.

Claims (14)

  1. 반도체 패키지 조립공정에 사용되는 골격재의 칩 패들(paddle)에 다이접착을 위한 접착층을 형성하는 제1 단계;
    상기 접착층에 제1 반도체 칩을 부착하는 제2 단계; 및
    상기 제1 반도체 칩 위에 밑면에 다이 접착을 위한 접착테이프가 부착된 제2 반도체 칩을 부착하는 제3 단계를 구비하는 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법.
  2. 제1항에 있어서,
    상기 제1 단계의 접착층은 액상의 에폭시 및 접착테이프 중에서 선택된 하나인 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법.
  3. 제1항에 있어서,
    상기 제2 단계의 제1 반도체 칩은 상기 제2 반도체 칩보다 크기가 큰 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법.
  4. 제1항에 있어서,
    상기 제2 단계 후에 상기 제1 반도체 칩에 대한 와이어 본딩 공정을 수행하는 단계를 더 진행하는 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법.
  5. 제1항에 있어서,
    상기 제3 단계의 접착테이프는 웨이퍼 마운팅 공정에서 반도체 칩의 밑면에 부착된 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법.
  6. 제1항에 있어서,
    상기 제3 단계의 접착테이프는 열에 의해 접착력이 더욱 강해지는 특징을 갖는 재질인 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법.
  7. 제6항에 있어서,
    상기 열에 의해 접착력이 더욱 강해지는 특징을 갖는 접착테이프는 재질이 폴리이미드 혹은 폴리이미드를 포함하는 합성물질인 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법.
  8. 제1항에 있어서,
    상기 제3 단계 후에 상기 제2 반도체 칩에 대한 와이어 본딩을 진행하는 단계를 더 진행하는 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법.
  9. 제1항에 있어서,
    상기 제1 단계의 골격재는 리드프레임 및 기판중에서 선택된 하나인 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법.
  10. 제1항에 있어서,
    상기 제3 단계의 접착테이프가 부착된 제2 반도체 칩을 부착하는 방법은,
    카세트 링을 마운트 테이프에 접착하는 제1 공정;
    상기 마운트 테이프 위에 접착테이프를 부착하는 제2 공정;
    상기 접착테이프 위에 웨이퍼를 마운트하는 제3 공정;
    상기 웨이퍼를 개별 반도체 칩으로 절단하는 제4 공정;
    상기 절단된 개별 반도체 칩을 접착테이프가 포함되도록 상기 마운트 테이프로부터 떼어내는 제 5 공정; 및
    상기 떼어낸 개별 반도체 칩을 상기 제1 반도체 칩 위에 부착하는 제6 공정을 구비하는 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법.
  11. 제10항에 있어서,
    상기 제4 공정은 웨이퍼를 절단하기 위한 다이싱 블레이드(dicing blade)가 단면으로 보아 접착테이프를 완전히 절단하는 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법.
  12. 반도체 패키지 조립공정에 사용되는 골격재의 칩 패들 위에 밑면에 접착테이프가 부착된 제1 반도체 칩을 부착하는 제1 단계;
    상기 제1 반도체 칩에 와이어 본딩을 수행하는 제2 단계;
    상기 제1 반도체 칩 위에 밑면에 접착테이프가 부착된 제2 반도체 칩을 부착하는 단계; 및
    상기 제2 반도체 칩에 와이어 본딩을 수행하는 제4 단계를 구비하는 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법.
  13. 제12항에 있어서,
    상기 제1 단계 및 제3 단계의 밑면에 접착테이프가 부착된 제1 및 제2 반도체 칩을 준비하는 단계는,
    카세트 링을 마운트 테이프에 접착하는 제1 공정;
    상기 마운트 테이프 위에 접착테이프를 부착하는 제2 공정;
    상기 접착테이프 위에 웨이퍼를 마운트하는 제3 공정;
    상기 웨이퍼를 개별 반도체 칩으로 절단하는 제4 공정; 및
    상기 절단된 개별 반도체 칩을 접착테이프가 포함되도록 상기 마운트 테이프로부터 떼어내는 제 5 공정을 구비하는 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법.
  14. 제12항에 있어서,
    상기 제1 단계의 골격재는 리드프레임 및 기판중에서 선택된 하나인 것을 특징으로 하는 접착테이프를 이용한 이중칩 반도체 패키지 조립방법.
KR10-2002-0038660A 2002-07-04 2002-07-04 접착테이프를 이용한 이중칩 반도체 패키지 조립방법 KR100475313B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0038660A KR100475313B1 (ko) 2002-07-04 2002-07-04 접착테이프를 이용한 이중칩 반도체 패키지 조립방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0038660A KR100475313B1 (ko) 2002-07-04 2002-07-04 접착테이프를 이용한 이중칩 반도체 패키지 조립방법

Publications (2)

Publication Number Publication Date
KR20040003840A KR20040003840A (ko) 2004-01-13
KR100475313B1 true KR100475313B1 (ko) 2005-03-10

Family

ID=37323701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0038660A KR100475313B1 (ko) 2002-07-04 2002-07-04 접착테이프를 이용한 이중칩 반도체 패키지 조립방법

Country Status (1)

Country Link
KR (1) KR100475313B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249552B2 (en) 2017-02-22 2019-04-02 Jmj Korea Co., Ltd. Semiconductor package having double-sided heat dissipation structure

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275715A (ja) * 1993-03-19 1994-09-30 Toshiba Corp 半導体ウェハおよび半導体装置の製造方法
JPH07263382A (ja) * 1994-03-24 1995-10-13 Kawasaki Steel Corp ウェーハ固定用テープ
KR19990026494A (ko) * 1997-09-25 1999-04-15 윤종용 듀얼 적층패키지 및 그 제조방법
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
KR20010001596A (ko) * 1999-06-07 2001-01-05 마이클 디. 오브라이언 웨이퍼로부터 반도체패키지용 반도체칩의 가공방법과 이를 이용한 반도체패키지 및 그 제조방법
KR20010025874A (ko) * 1999-09-01 2001-04-06 윤종용 멀티 칩 반도체 패키지
KR20010057207A (ko) * 1999-12-20 2001-07-04 박종섭 반도체 더블 칩 패키지
KR20010058579A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 반도체패키지 및 이를 위한 웨이퍼의 상호 접착방법
KR20020080136A (ko) * 2001-04-11 2002-10-23 앰코 테크놀로지 코리아 주식회사 반도체칩과 섭스트레이트의 접착 방법 및 그 구조

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275715A (ja) * 1993-03-19 1994-09-30 Toshiba Corp 半導体ウェハおよび半導体装置の製造方法
JPH07263382A (ja) * 1994-03-24 1995-10-13 Kawasaki Steel Corp ウェーハ固定用テープ
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
KR19990026494A (ko) * 1997-09-25 1999-04-15 윤종용 듀얼 적층패키지 및 그 제조방법
KR20010001596A (ko) * 1999-06-07 2001-01-05 마이클 디. 오브라이언 웨이퍼로부터 반도체패키지용 반도체칩의 가공방법과 이를 이용한 반도체패키지 및 그 제조방법
KR20010025874A (ko) * 1999-09-01 2001-04-06 윤종용 멀티 칩 반도체 패키지
KR20010057207A (ko) * 1999-12-20 2001-07-04 박종섭 반도체 더블 칩 패키지
KR20010058579A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 반도체패키지 및 이를 위한 웨이퍼의 상호 접착방법
KR20020080136A (ko) * 2001-04-11 2002-10-23 앰코 테크놀로지 코리아 주식회사 반도체칩과 섭스트레이트의 접착 방법 및 그 구조

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249552B2 (en) 2017-02-22 2019-04-02 Jmj Korea Co., Ltd. Semiconductor package having double-sided heat dissipation structure
DE112018000108T5 (de) 2017-02-22 2019-05-29 Jmj Korea Co., Ltd. Halbleiterverpackung mit einer doppelseitigen Wärmeableitungsstruktur

Also Published As

Publication number Publication date
KR20040003840A (ko) 2004-01-13

Similar Documents

Publication Publication Date Title
US7833836B2 (en) Stack MCP and manufacturing method thereof
US7297412B2 (en) Fabrication of stacked microelectronic devices
KR100609806B1 (ko) 반도체 장치의 제조 방법
US7294531B2 (en) Wafer level chip stack method
JP4330821B2 (ja) 半導体装置の製造方法
CN1323431C (zh) 半导体制造设备和半导体器件的制造方法
KR20030067562A (ko) 반도체 장치의 제조방법
US6830958B2 (en) Method of making chip scale package
JP2000182995A (ja) 半導体装置の製造方法
JP2007048876A (ja) 半導体装置の製造方法
CN101752274A (zh) 半导体装置的制造方法
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
KR100475313B1 (ko) 접착테이프를 이용한 이중칩 반도체 패키지 조립방법
JP2000091273A (ja) 半導体パッケージの製造方法およびその構造
KR20020025695A (ko) 얇은 패키지에 실장된 반도체 장치 및 그 제조 방법
KR20000061035A (ko) 반도체 칩과 그의 제조 방법과 그 반도체 칩을 이용한 적층 칩패키지 및 그 적층 칩 패키지의 제조 방법
KR100384333B1 (ko) 웨이퍼로부터 반도체패키지용 반도체칩의 가공 방법
JPWO2003003445A1 (ja) アンダーフィル用シート材、半導体チップのアンダーフィル方法および半導体チップの実装方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
JPH04336448A (ja) 半導体装置の製造方法
JP2507968B2 (ja) 半導体装置の製造方法
KR100365054B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
CN115312397A (zh) 用于芯片的封装方法
CN117855050A (zh) 半导体封装方法及封装结构
JP2003158096A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150203

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160112

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee