KR20020080136A - 반도체칩과 섭스트레이트의 접착 방법 및 그 구조 - Google Patents

반도체칩과 섭스트레이트의 접착 방법 및 그 구조 Download PDF

Info

Publication number
KR20020080136A
KR20020080136A KR1020010019339A KR20010019339A KR20020080136A KR 20020080136 A KR20020080136 A KR 20020080136A KR 1020010019339 A KR1020010019339 A KR 1020010019339A KR 20010019339 A KR20010019339 A KR 20010019339A KR 20020080136 A KR20020080136 A KR 20020080136A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
adhesive
adhesive film
wafer
Prior art date
Application number
KR1020010019339A
Other languages
English (en)
Inventor
이민우
김윤상
정지영
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020010019339A priority Critical patent/KR20020080136A/ko
Publication of KR20020080136A publication Critical patent/KR20020080136A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

이 발명은 반도체칩과 섭스트레이트의 접착 방법 및 그 구조에 관한 것으로, 다수의 회로패턴이 형성된 섭스트레이트에 반도체칩을 접착시 갭(Gap) 및 보이드(Void)가 발생하지 않도록, 다수의 반도체칩이 형성된 웨이퍼의 후면에 일정 두께의 접착필름을 접착하는 단계와; 일정 두께를 갖는 다수의 회로패턴이 형성된 섭스트레이트 상면에 액상의 접착제를 도포하고 경화하여, 상기 다수의 회로패턴 및 그 사이의 공간이 평탄화되도록 하는 단계와; 상기 웨이퍼를 소잉하여 접착필름이 접착된 낱개의 반도체칩을 구비하고, 상기 반도체칩을 상기 액상의 접착제에 의해 평탄화된 영역에 접착하는 단계를 포함하여 이루어진 것을 특징으로 함.

Description

반도체칩과 섭스트레이트의 접착 방법 및 그 구조{Attaching method of semiconductor chip and substrate, and its structure}
본 발명은 반도체칩과 섭스트레이트의 접착 방법 및 그 구조에 관한 것으로, 더욱 상세하게 설명하면, 반도체칩과 섭스트레이트의 접착시 갭(Gap) 및 보이드(Void)의 발생을 억제할 수 있는 반도체칩과 섭스트레이트의 접착 방법 및그 구조에 관한 것이다.
통상 반도체패키지의 제조 방법은 다수의 반도체칩이 형성된 웨이퍼에서 낱개의 반도체칩을 소잉(Sawing)하여 분리하는 단계와, 다수의 회로패턴이 형성된 섭스트레이트 표면에 접착수단을 개재하여 상기 소잉된 낱개의 반도체칩을 접착하는 단계와, 상기 반도체칩의 입출력패드와 상기 섭스트레이트의 회로패턴을 도전성와이어 등으로 연결하는 단계와; 상기 섭스트레이트, 반도체칩 및 도전성와이어 등을 봉지재로 봉지하여 일정 형태의 봉지부를 형성하는 단계 등으로 이루어져 있다.
여기서, 최근의 반도체칩 접착 방법 및 그 구조는 통상 다수의 반도체칩이 형성된 웨이퍼의 후면에 미리 접착필름을 부착한 후, 이를 소잉하여 섭스트레이트의 표면에 직접 접착하는 방법 및 구조를 택하고 있다.
이러한 접착필름을 이용한 종래의 반도체칩과 섭스트레이트의 접착 방법 및 구조(100')가 도1a 및 도1b에 도시되어 있으며, 이를 참조하여 종래 기술을 설명하면 다음과 같다.
1. 웨이퍼에 접착필름을 접착하는 단계로서, 다수의 반도체칩(4')이 형성된 웨이퍼(2')의 후면에 일정 두께의 접착필름(8')를 접착한다.
여기서, 상기 접착필름(8')은 통상 40~60㎛의 두께를 갖는다.
2. 반도체칩 접착 단계로서, 상기 접착필름(8')이 접착된 웨이퍼(2')를 소잉하여, 낱개의 반도체칩(4')을 준비하고, 이 반도체칩(4')을 다수의 회로패턴(12')이 형성된 섭스트레이트(10') 상면에 위치시켜 접착시킨다. 물론, 상기 소잉시 상기 접착필름(8')도 함께 소잉된다.
여기서, 상기 섭스트레이트(10')의 회로패턴(12') 두께는 통상 20~30㎛의 두께로 형성되어 있다.
3. 갱 라미네이션(Gang Lamination) 단계로서, 상기 섭스트레이트(10') 상면에 위치된 반도체칩(4')의 상면을 부드러운 툴을 이용하여 강하게 눌러줌으로써, 상기 반도체칩(4')이 상기 섭스트레이트(10')에 접착필름(8')을 통하여 완전하게 접착되도록 한다.
그러나, 이러한 종래의 반도체칩과 섭스트레이트의 접착 방법 및 그 구조는 상기 접착필름과 상기 섭스트레이트의 회로패턴 사이에 비교적 큰 갭(Gap) 또는 보이드(Void)가 트랩(Trap)되는 단점이 있다. 즉, 상기 접착필름은 대략 평탄하게 형성되어 있으나, 상기 섭스트레이트 상면의 회로패턴은 단면상 대략 요철(凹凸)형태로 형성되어 있기 때문에, 상기 회로패턴 사이에 많은 갭 또는 보이드가 트랩된다. 이러한 현상은 반도체패키지가 완성된 후 고온의 환경에 노출되었을 때, 상기 갭 또는 보이드가 수백배 팽창함으로써, 결국 상기 반도체패키지가 크랙(Crack)되는 한 요인으로 작용한다.
또한, 상기 접착필름과 상기 섭스트레이트 사이의 갭이나 보이드를 제거하기 위해, 상기 툴의 압력을 크게 해줄 수도 있으나, 이러한 경우에는 상기 툴의 압력에 의해 오히려 상기 반도체칩이 크랙(Crack)될 위험이 있고, 또한 상기 접착필름에서 레진(Resin)이 블리드 아웃(Bleed Out)되어, 인접하는 다른 회로패턴을 오염시키는 문제가 있다.
따라서 본 발명은 상기와 같은 종래의 단점 및 문제점을 해결하기 위해 안출한 것으로, 다수의 회로패턴이 형성된 섭스트레이트와 반도체칩의 접착시 갭(Gap) 및 보이드(Void)의 발생을 억제할 수 있는 반도체칩과 섭스트레이트의 접착 방법 및 그 구조를 제공하는데 있다.
도1a는 종래의 반도체칩과 섭스트레이트의 접착 방법을 순차 도시한 설명도이고, 도1b는 그 접착 구조를 도시한 단면도이다.
도2a는 본 발명에 의한 반도체칩과 섭스트레이트의 접착 방법을 순차 도시한 설명도이고, 도2b는 그 접착 구조를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
2; 웨이퍼(Wafer)4; 반도체칩
6; 입출력패드8a; 접착필름
8b; 접착제10; 섭스트레이트(Substrate)
12; 회로패턴
상기한 목적을 달성하기 위해 본 발명에 의한 반도체칩과 섭스트레이트의 접착 방법은 다수의 반도체칩이 형성된 웨이퍼의 후면에 일정 두께의 접착필름을 접착하는 단계와; 일정 두께를 갖는 다수의 회로패턴이 형성된 섭스트레이트 상면에 액상의 접착제를 도포하고 경화하여, 상기 다수의 회로패턴 및 그 사이의 공간이 평탄화되도록 하는 단계와; 상기 웨이퍼를 소잉하여 접착필름이 접착된 낱개의 반도체칩을 구비하고, 상기 반도체칩을 상기 액상의 접착제에 의해 평탄화된 영역에 접착하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 웨이퍼에 접착되는 접착필름은 종래에 비해 대략 절반 정도의 두께인 20~30㎛의 두께로 형성됨이 바람직하다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체칩과 섭스트레트의 접착 구조는 상면에 일정 두께를 가지며 다수의 회로패턴이 형성된 섭스트레이트와; 상기 다수의 회로패턴 및 그 사이에 도포되어, 상기 회로패턴과 그 사이의 공간이 평탄화되도록 하는 접착제와; 상기 평탄화된 접착제 표면에 접착된 접착필름과; 상기 접착필름의 상부에 접착된 반도체칩을 포함하여 이루어진 것을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 반도체칩과 섭스트레이트의 접착 방법 및 그 구조에 의하면, 우선 섭스트레이트에 단면상 요철(凹凸) 형태로 형성된 회로패턴이 평탄화되도록 접착제가 도포된 후 접착필름이 접착됨으로써, 종래와 같이 갭이나 보이드가 발생하지 않는 장점이 있다. 따라서, 상기 구조를 채용한 반도체패키지가 완성된 후, 그 반도체패키지가 고온의 환경에 노출되어도 종래와 같은 크랙 현상은 발생하지 않는다.
또한, 상기와 같이 회로패턴, 접착제 및 접착필름이 서로 양호하게 접착될 수 있기 때문에 종래와 같이 라미네이션 압력을 과도하게 설정할 필요가 없게 되고, 따라서 라미네이션 압력에 의한 반도체칩의 크랙 현상도 예방할 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a는 본 발명에 의한 반도체칩과 섭스트레이트의 접착 방법을 순차 도시한 설명도이고, 도2b는 그 접착 구조(100)를 도시한 단면도로서, 이를 참조하여 본 발명에 의한 접착 방법 및 그 구조를 순차적으로 설명하면 다음과 같다.
1. 웨이퍼에 접착필름을 접착하는 단계로서, 다수의 반도체칩(4)이 형성된 웨이퍼(2)의 후면에 일정 두께의 접착필름(8a)을 접착한다. 상기 웨이퍼(2)의 각 반도체칩(4)은 상면에 다수의 입출력패드(6)가 형성되어 있으며, 상기 후면에는 어떠한 전자회로도 형성되지 않은 평탄한 면이다.
따라서, 상기 접착필름(8a)은 상기 평탄한 웨이퍼(2)의 후면에 직접 접착되기 때문에, 상기 웨이퍼(2)의 후면과 접착필름(8a) 사이에는 어떠한 굴곡면이나 갭(Gap)이 형성되지 않는다.
또한, 상기 접착필름(8a)은 종래 두께의 대략 절반 정도 즉, 20~30㎛ 정도의 두께로 형성된 것을 이용할 수 있다.
2. 섭스트레이트에 액상의 접착제를 도포하는 단계로서, 일정두께를 가지며 다수의 회로패턴(12)이 형성된 섭스트레이트(10) 상면에 일정량의 액상 접착제(8b)를 도포하고 경화시킨다.
여기서, 상기 회로패턴(12)의 두께는 주지된 바와 같이 통상 20~30㎛의 두께를 가지므로, 상기 액상의 접착제(8b)에 의해 형성되는 두께도 대략 20~30㎛와 같거나 또는 그 이상이 되도록 한다. 상기와 같이 하여, 상기 회로패턴(12)의 표면과 그 회로패턴(12) 사이의 공간에는 모두 액상의 접착제(8b)가 골고루 퍼져 경화됨으로써, 결국 상기 회로패턴(12)의 표면과 그 회로패턴(12) 사이의 공간은 상기 접착제(8b)에 의해 상면이 평탄하게 된다.
3. 반도체칩 접착 단계로서, 접착필름(8a)이 접착된 웨이퍼(2)를 소잉하여, 낱개의 반도체칩(4)을 준비하고, 이 반도체칩(4)을 접착제(8b)에 의해 상면이 평탄화된 섭스트레이트(10)의 일정 영역에 접착시킨다.
즉, 반도체칩(4)의 하면에 접착된 접착필름(8a)과 섭스트레이트(10)의 회로패턴(12) 사이에 형성된 접착제(8b)끼리 상호 접착되도록 한다. 따라서, 접착필름(8a)과 접착제(8b)는 그 표면이 평탄하기 때문에, 그 사이에는 갭 또는 보이드(Void) 등이 트랩(Trap)되거나 형성되지 않게 된다.
또한 상기 접착필름(8a)의 두께는 종래의 대략 절반 두께가 되도록 함으로써, 전체적인 반도체칩(4)의 접착 두께는 증가되지 않는다.
4. 갱 라미네이션 단계로서, 상기 섭스트레이트(10) 상면에 위치된 반도체칩(4)의 상면을 부드러운 툴을 이용하여 눌러줌으로써, 상기 반도체칩(4)이 상기 섭스트레이트(10)에 접착필름(8a) 및 접착제(8b)를 통하여 완전히 접착되도록 한다. 이때, 상기 툴은 종래에 비해 매우 약한 압력으로 상기 반도체칩(4)의 상면에 접촉되도록 한다.
여기서, 상기 갱 라미네이션 단계는 생략할 수도 있다. 즉, 반도체칩(4)의 하면에 접착된 접착필름(8a)에는 접착력이 있고, 상기 섭스트레이트(10) 상면의 접착필름(8b)에도 접착력이 있기 때문에, 상기 반도체칩(4)을 웨이퍼(2)로부터 픽업(Pick Up)하는 픽업툴(Pick Up Tool, 도시되지 않음)이 상기 반도체칩(4)을 상기 섭스트레이트(10) 상면에 올려 놓는 가압력에 의해 상기 반도체칩(4)과 섭스트레이트(10)는 양호하게 접착될 수 있다.
또한, 상기 갱 라미네이션 단계의 수행시, 상기 툴의 가압력을 종래에 비해 현격히 작은 값으로 제어한다고 해도, 상기 반도체칩(4)은 상기 섭스트레이트(10)에 양호하게 접착됨으로써, 결국, 종래와 같은 반도체칩(4)의 크랙 현상을 완전히 예방할 수 있게 된다.
상기와 같은 접착 방법에 의한 결과물이 도2b에 도시되어 있다. 즉, 본 발명에 의한 반도체칩과 섭스트레이트의 접착 구조(100)는 상면에 일정 두께를 가지며 다수의 회로패턴(12)이 형성된 섭스트레이트(10)가 구비되어 있고, 상기 다수의 회로패턴(12) 및 그 사이의 공간에는 액상의 접착제(8b)가 도포된 후 경화되어, 그 상면이 대략 평탄하게 되어 있다. 또한, 상기 평탄화된 접착제(8b)의 상면에는 접착필름(8a)이 접착되어 있고, 상기 접착필름(8a)의 상부에는 상면에 다수의 입출력패드(4)가 형성된 반도체칩(6)이 접착되어 있다.
여기서, 상기 접착제(8b)와 회로패턴(12) 사이에는 어떠한 갭이나 보이드도 없고, 그 상면은 평탄하게 형성되어 있다. 따라서, 접착필름(8a)과 상기 접착제(8b) 사이에도 갭 또는 보이드가 형성되지 않음을 알 수 있다.
이러한 반도체칩(6)과 섭스트레이트(10)의 접착 구조는 BGA, PBGA, utBGA, micro BGA 등 섭스트레이트를 이용하는 모든 반도체패키지에 적용될 수 있으며, 특히 섭스트레이트로서 써킷필름이나 써킷테이프를 이용한 반도체패키지에 유용하게 적용될 수 있을 것이다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체칩과 섭스트레이트의 접착 방법 및 그 구조에 의하면, 우선 섭스트레이트에 단면상 요철(凹凸) 형태로 형성된 회로패턴이 평탄화되도록 접착제가 도포된 후 접착필름이 접착됨으로써, 종래와 같이 갭이나 보이드가 발생하지 않는 효과가 있다. 따라서, 상기 구조를 채용한 반도체패키지가 완성된 후, 그 반도체패키지가 고온의 환경에 노출되어도 종래와 같은 크랙 현상은 발생하지 않는다.
또한, 갭이나 보이드 현상 없이 회로패턴, 접착제 및 접착필름이 서로 양호하게 접착될 수 있기 때문에 종래와 같이 라미네이션 압력을 과도하게 설정할 필요가 없게 되고, 따라서 라미네이션 압력에 의한 반도체칩의 크랙 현상도 예방할 수 있는 효과가 있다.

Claims (3)

  1. 다수의 반도체칩이 형성된 웨이퍼의 후면에 일정 두께의 접착필름을 접착하는 단계와;
    일정 두께를 갖는 다수의 회로패턴이 형성된 섭스트레이트 상면에 액상의 접착제를 도포하고 경화하여, 상기 다수의 회로패턴 및 그 사이의 공간이 평탄화되도록 하는 단계와;
    상기 웨이퍼를 소잉하여 접착필름이 접착된 낱개의 반도체칩을 구비하고, 상기 반도체칩을 상기 액상의 접착제에 의해 평탄화된 영역에 접착하는 단계를 포함하여 이루어진 반도체칩과 섭스트레이트의 접착 방법.
  2. 제1항에 있어서, 상기 웨이퍼에 접착되는 접착필름은 대략 20~30㎛의 두께로 형성된 것을 특징으로 하는 반도체칩과 섭스트레이트의 접착 방법.
  3. 상면에 일정 두께를 가지며 다수의 회로패턴이 형성된 섭스트레이트와;
    상기 다수의 회로패턴 및 그 사이에 도포되어, 상기 회로패턴과 그 사이의 공간이 평탄화되도록 하는 접착제와;
    상기 평탄화된 접착제 표면에 접착된 접착필름과;
    상기 접착필름의 상부에 접착된 반도체칩을 포함하여 이루어진 반도체칩과 섭스트레이트의 접착 구조.
KR1020010019339A 2001-04-11 2001-04-11 반도체칩과 섭스트레이트의 접착 방법 및 그 구조 KR20020080136A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010019339A KR20020080136A (ko) 2001-04-11 2001-04-11 반도체칩과 섭스트레이트의 접착 방법 및 그 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010019339A KR20020080136A (ko) 2001-04-11 2001-04-11 반도체칩과 섭스트레이트의 접착 방법 및 그 구조

Publications (1)

Publication Number Publication Date
KR20020080136A true KR20020080136A (ko) 2002-10-23

Family

ID=27700746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010019339A KR20020080136A (ko) 2001-04-11 2001-04-11 반도체칩과 섭스트레이트의 접착 방법 및 그 구조

Country Status (1)

Country Link
KR (1) KR20020080136A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475313B1 (ko) * 2002-07-04 2005-03-10 에스티에스반도체통신 주식회사 접착테이프를 이용한 이중칩 반도체 패키지 조립방법
KR100759858B1 (ko) * 2006-04-25 2007-10-01 한국과학기술원 기포가 없는 접착제층을 가지는 웨이퍼레벨 패키지 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475313B1 (ko) * 2002-07-04 2005-03-10 에스티에스반도체통신 주식회사 접착테이프를 이용한 이중칩 반도체 패키지 조립방법
KR100759858B1 (ko) * 2006-04-25 2007-10-01 한국과학기술원 기포가 없는 접착제층을 가지는 웨이퍼레벨 패키지 제조 방법

Similar Documents

Publication Publication Date Title
JP3839323B2 (ja) 半導体装置の製造方法
US9142434B2 (en) Method for singulating electronic components from a substrate
US20080182363A1 (en) Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer
JP2005064499A (ja) 半導体素子製造方法
JP3622435B2 (ja) 半導体装置とその製造方法
TWI381459B (zh) Semiconductor device and manufacturing method thereof
US6058021A (en) Structure of mounting a semiconductor element onto a substrate
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
JP2003264205A (ja) 半導体装置の製造方法
JP3561209B2 (ja) フリップチップ実装用バインダー及びこれを用いた半導体装置の製造方法
JP3343317B2 (ja) 半導体ユニット及びその半導体素子の実装方法
KR100196285B1 (ko) 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법
JP4029278B2 (ja) 半導体装置及びその製造方法
JP2806348B2 (ja) 半導体素子の実装構造及びその製造方法
KR20020080136A (ko) 반도체칩과 섭스트레이트의 접착 방법 및 그 구조
JP4057875B2 (ja) 半導体装置の製造方法
JP4421118B2 (ja) 半導体装置製造方法
JP3319455B2 (ja) 半導体装置の製造方法
TW565898B (en) Method for producing a package for semiconductor chips
US4792533A (en) Coplanar die to substrate bond method
JPWO2003003445A1 (ja) アンダーフィル用シート材、半導体チップのアンダーフィル方法および半導体チップの実装方法
JPH03280452A (ja) 半導体装置
JP3232954B2 (ja) 電子部品の製造方法
JP2004531071A (ja) 小型増幅器および信号処理装置を製造する方法
KR20020078478A (ko) 반도체칩의 접착 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid