JP4029278B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4029278B2 JP4029278B2 JP2002163212A JP2002163212A JP4029278B2 JP 4029278 B2 JP4029278 B2 JP 4029278B2 JP 2002163212 A JP2002163212 A JP 2002163212A JP 2002163212 A JP2002163212 A JP 2002163212A JP 4029278 B2 JP4029278 B2 JP 4029278B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- filler material
- semiconductor
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップを平面状に集合させたモジュール型半導体装置に関し、特に熱サイクルストレスが掛かっても半導体チップ間の配線が切れ難い集積回路モジュール型半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
先ず、図を用いて、従来技術のこの種一形態の半導体装置及びその製造方法を説明する。
【０００３】
図８は従来技術の１単位の半導体装置の拡大断面図、そして図９は図８に示した半導体装置の製造方法を説明するための主な製造工程図である。
【０００４】
先ず、図８を用いて従来技術の半導体装置の構造を説明する。この半導体装置１０は特開平７−７１３４に開示されているものであって、集積回路が形成されており、複数の接点パッド３が形成されているチップ面４を備えている複数の半導体チップ１、２を、そのチップ面４を除いて半導体チップ１、２の周りを封止樹脂７で充填、被覆し、チップ面４に電気絶縁層５を形成し、前記複数の接点パッド３部分に相当する部分の前記電気絶縁層５を除去した後、良導電性材の配線６で接続した構造で構成されているモジュール型半導体装置である。この半導体装置１０の特徴は、封止樹脂７に、粒子状或いは繊維状のフィラー材８、例えば、ガラス、ＳｉＣ、Ａｌ２Ｏ３、ＡｌN、ダイアモンド、黒鉛等を混合して熱膨張係数を所望の値に調整している点にある。
【０００５】
この半導体装置１０は図９に示した製造工程を経て製造されている。
【０００６】
先ず、図９Ａに示したように、表面の平面に粘着材層Ａｄが塗布、形成された基板Ｂを用意し、その粘着材層Ａｄを上向きにして水平状態に保持し、その粘着材層Ａｄ上に、複数の半導体チップ１、２を、そのチップ面４側を下側にして載置する。
【０００７】
符号Ｎは吸着ノズルを指し、半導体チップ１、２は、この吸着ノズルＮを用いて粘着材層Ａｄ上に載置、実装される。
【０００８】
次に、図９Ｂに示したように、フィラー材８が一様に混入された封止樹脂７を接点パッド３を除外して充填、成型する。
【０００９】
次の工程（図９Ｃ）では、前記基板Ｂ及び接着材層Ａｄを前記接点パッド３及びチップ面４から剥離し、それらの上に電気絶縁層５を被覆する。
【００１０】
そして続いて、図９Ｄに示したように、接点パッド３部分を覆っている電気絶縁層５を除去し、それら接点パッド３に配線６を施し、そして図９Ｄに示したように、所定の１単位づつ切り出すことにより、図８に示したような一単位の半導体装置１０が得られる。
【００１１】
【発明が解決しようとする課題】
しかし、以上、記した半導体装置１０及びその製造方法によれば、半導体チップ１、２の材料であるＳｉ（シリコン）と封止樹脂７の膨張係数を全く同じにはできないので、例えば、−４０°Ｃのような低温と、例えば、１２５゜Ｃのような高温との間を行き来するような環境（熱サイクルストレス）に半導体装置１０が曝されると、半導体チップ１、２、封止樹脂７、電気絶縁層５及び配線６の材料間に熱膨張の差が発生してしまい、特に、その半導体チップ１、２と封止樹脂７の境界部において、図８に示したように、配線６にクラックＧが生ずることがあった。従って、半導体チップ１、２間の電気的導通が取れなくなる場合があるといった課題があった。
【００１２】
本発明はこのような課題を解決しようとするものであって、熱サイクルストレスが加わっても、配線が断線してしまうようなことがない半導体装置及びその製造方法を得ることを目的とするものである。
【００１３】
【課題を解決するための手段】
それ故、前記課題を解決するために、本発明の第１の半導体装置は、接点パッドが形成されているチップ面を備えた複数の半導体チップが平面状に配列されており、それら各半導体チップ間と各半導体チップのチップ面上に半導体チップの基本材料であるシリコンと膨張係数が等しい低膨張係数のフィラー材が少なくとも配線が施される前記接点パッドのチップとの接合面とは反対側の外表面と対応するレベルから半導体チップのチップ面よりも前記接点パッドが設けられている面とは反対方向に前記チップ面よりも少し低いレベルまで層状に充填されていて、前記複数の半導体チップはチップ面を除いて該半導体チップの周りがガラス結合を構成する樹脂で封止され、しかも前記フィラー材がガラス結合を形成する樹脂で固定されており、前記層状のフィラー材の上に前記接点パッドと接続された配線が形成されていることを特徴とする。
【００１４】
また、本発明の第２の半導体装置は、接点パッドが形成されているチップ面を備えた複数の半導体チップが平面状に配列されており、それぞれのチップ面を除いて前記各半導体チップの周りに封止樹脂で封止されている半導体装置において、前記各半導体チップ間と各半導体チップのチップ面上に半導体チップの基本材料であるシリコンと膨張係数が等しい低膨張係数のフィラー材が少なくとも配線が施される前記接点パッドのチップとの接合面とは反対側の外表面と対応するレベルから半導体チップのチップ面よりも前記接点パッドが設けられている面とは反対方向に前記チップ面よりも少し低いレベルまで層状に充填され、前記接点パッドと接続される配線と前記封止樹脂との間に前記フィラー材が層状に介在されており、前記層状のフィラー材の上に前記接点パッドと接続された配線が形成されていることを特徴とする。
【００１５】
そして、前記の半導体装置における少なくとも前記電気絶縁層側に存在するフィラー材がガラス結合を形成する樹脂で固定されていることを特徴とする。
【００１６】
前記フィラー材はＳｉ０２ 、Ｔｉ０２ 、或いはＳｉ粉、または前記フィラー材を少なくとも２種類を混合した混合材であることが好ましい。
【００１７】
また、前記フィラー材は球状粉末であることが好ましい。その前記球状粉末フィラー材は３０μｍの大径及び１μｍ以下の微細径の球状粉末が混合されていることが一層好ましい。
【００１８】
一方、本発明の第１の半導体装置の製造方法は、表面に粘着材層が形成されている基板の前記粘着材層に、接点パッドが形成されているチップ面を備えた複数の半導体チップを、各チップ面を粘着材層に向けて平面状に所定の配列で載置する工程と、前記平面状に所定の配列で載置された複数の半導体チップ間と各半導体チップのチップ面上に半導体チップの基本材料であるシリコンと膨張係数が等しい低膨張係数のフィラー材を少なくとも配線が施される前記パッドのチップとの接合面とは反対側の外表面と対応するレベルから半導体チップのチップ面よりも前記接点パッドが設けられている面とは反対方向に前記チップ面よりも少し低いレベルまで層状に充填する工程と、前記充填した低膨張係数のフィラー材に、封止樹脂よりも低粘度の液状のガラス結合樹脂を注入する工程と、前記封止樹脂よりも低粘度の液状のガラス結合樹脂で固定された前記各半導体チップと前記フィラー材とから前記粘着材層が形成されている前記基板を剥離する工程と、前記剥離工程で露出したチップ面及び前記ガラス結合樹脂で固定されたフィラー材面に所定の厚さの電気絶縁層を形成する工程と、前記電気絶縁層上及び前記接点パッドに前記層状のフィラー材上に位置するように電気配線を施す工程とからなる。
【００１９】
また、本発明の第２の半導体装置の製造方法は、表面に粘着材層が形成されている基板の前記粘着材層に、接点パッドが形成されているチップ面を備えた複数の半導体チップを、各チップ面を粘着材層に向けて平面状に所定の配列で載置する工程と、前記平面状に所定の配列で載置された複数の半導体チップ間と各半導体チップのチップ面上に半導体チップの基本材料であるシリコンと膨張係数が等しい低膨張係数のフィラー材を少なくとも配線が施される前記パッドのチップとの接合面とは反対側の外表面と対応するレベルから半導体チップのチップ面よりも前記接点パッドが設けられている面とは反対方向に前記チップ面よりも少し低いレベルまで層状に充填する工程と、前記各半導体チップの裏面から、それら半導体チップ間と各半導体チップ面上に充填されている前記フィラー材を含めて前記各半導体チップを封止樹脂で封止する工程と、封止樹脂で固定された前記各半導体チップと前記フィラーとから前記粘着材層が形成されている前記基板を剥離する工程と、露出したチップ面及びフィラー材面に所定の厚さの電気絶縁層を形成する工程と、前記電気絶縁層上及び前記接点パッドに前記層状のフィラー材上に位置するように電気配線を施す工程とからなる。
【００２０】
更に、本発明の第３の半導体装置の製造方法は、表面に粘着材層が形成されている基板の前記粘着材層に、接点パッドが形成されているチップ面を備えた複数の半導体チップを、各チップ面を前記粘着材層に向けて平面状に所定の配列で載置する工程と、前記平面状に所定の配列で載置された複数の半導体チップ間と各半導体チップのチップ面上に半導体チップの基本材料であるシリコンと膨張係数が等しい低膨張係数のフィラー材を少なくとも配線が施される前記パッドのチップとの接合面とは反対側の外表面と対応するレベルから半導体チップのチップ面よりも前記接点パッドが設けられている面とは反対方向に前記チップ面よりも少し低いレベルまで層状に充填する工程と、前記充填した低膨張係数のフィラー材に、封止樹脂よりも低粘度の液状のガラス結合樹脂を注入する工程と、前記各半導体チップの裏面から、前記フィラー材が固定されたガラス結合樹脂を含めて前記各半導体チップを封止樹脂で封止する工程と、封止樹脂で固定された前記各半導体チップと前記固定されたフィラー材とから前記粘着材層が形成されている前記基板を剥離する工程と、露出したチップ面及び前記固定されたフィラー材面に所定の厚さの電気絶縁層を形成する工程と、前記電気絶縁層上及び前記接点パッドに前記層状のフィラー材上に位置するように電気配線を施す工程とからなる。
【００２１】
これら半導体装置の製造方法における前記フィラー材はＳｉ０２ 、Ｔｉ０２ 、または前記フィラー材を少なくとも２種類を混合した混合材であることが好ましい。また、そのフィラー材料は球状粉末であることが一層好ましい。更に、その球状粉末フィラー材が３０μｍの大径及び１μｍ以下の微細径の球状粉末の混合材であることがなお一層好ましい。
【００２２】
従って、本発明の第１の半導体装置によれば、半導体チップを互いにガラス結合樹脂で接着でき、かつ熱サイクルストレスが加わっても、半導体チップ間及びその間の配線近傍のガラス結合樹脂の見かけ上の膨張係数を半導体チップの材料であるシリコン（Ｓｉ）の膨張係数に近付けることができるため、熱膨張差を殆どなくすことができる。
【００２３】
そして本発明の第２の半導体装置によれば、本発明の第１の半導体装置の作用に加えて、複数の半導体チップを封止樹脂で封止し、半導体チップ間の強度を増大する。
【００２４】
また、Ｓｉ０２ 、Ｔｉ０２ 、或いはＳｉ粉、またはこれらを少なくとも２種類を混合した混合材などをフィラー材として用いると、半導体チップのシリコンの膨張係数とほぼ同一の膨張係数であることから半導体チップの配線にクラックが発生することを防止できる。
【００２５】
一方、本発明の第１の半導体装置の製造方法によれば、複数の半導体チップ間を接合でき、見かけ上の半導体チップの基材であるシリコンの膨張係数と殆ど同一のガラス結合樹脂を生成でき、熱サイクルストレスが加わっても、半導体チップ間の配線の損傷を軽減でき、しかも極薄い厚みの半導体装置を容易に製造することができる。
【００２６】
また、本発明の第２の半導体装置の製造方法によれば、複数の半導体チップ間に見かけ上の半導体チップの基材であるシリコンの膨張係数と殆ど同一の樹脂を充填でき、熱サイクルストレスが加わっても、半導体チップ間の配線の損傷を軽減でき、しかも複数の半導体チップを封止樹脂で強固に封止できる半導体装置を製造することができる。
【００２７】
更にまた、本発明の第３の半導体装置の製造方法によれば、複数の半導体チップ間を接合でき、見かけ上の半導体チップの基材であるシリコンの膨張係数と殆ど同一のガラス結合樹脂を生成でき、熱サイクルストレスが加わっても、半導体チップ間の配線の損傷を軽減でき、しかも複数の半導体チップを封止樹脂で強固に封止できる半導体装置を製造することができる。
【００２８】
なお、ＳｉＯ２ やＴｉＯ２ 、Ｓｉ等の低膨張係数のフィラー材を少なくとも配線の近傍に挿入することにより、熱サイクルストレスが加わっても、配線近傍の樹脂の膨張係数が半導体チップの基本材と極度に近似させることができるため、半導体チップと樹脂の境界部において、半導体チップ及び樹脂の材料間の熱膨張差による配線のクラックが生じ難くでき、半導体チップ間の電気的導通が取れなくなるといった不具合が発生し難くなる。
【００２９】
【発明の実施の形態】
以下、図を用いて、本発明の半導体装置及びその製造方法を説明する。
【００３０】
図１は本発明の第１実施形態の半導体装置の製造方法を説明するための主な製造工程図、図２は図１に示した一工程における一部拡大断面図、図３は本発明の第１実施形態の半導体装置の拡大断面図、図４は本発明の半導体装置の製造に用いて好適なフィラー材の一部拡大断面図、図５は本発明の第２実施形態の半導体装置の製造方法を説明するための一工程における一部拡大断面図、図６は本発明の第３実施形態の半導体装置の製造方法を説明するための一工程を説明するための一部拡大断面図、そして図７は本発明の第３実施形態の半導体装置である。
【００３１】
なお、本発明において、従来技術の半導体装置１０と同一の構造部分には同一の符号を付して説明する。
【００３２】
先ず、図３を用いて、本発明の第１実施形態の半導体装置の構造を説明する。
【００３３】
図３において、符号１０Ａは本発明の第１実施形態の半導体装置を指す。この半導体装置１０Ａは、集積回路が形成されており、複数の接点パッド３が形成されているチップ面４を備えた複数の半導体チップ１、２を平面状に集合させたモジュール型半導体装置である。
【００３４】
この半導体装置１０Ａは、複数の半導体チップ１、２を、そのチップ面４の少し上方のレベルとチップ面４より少し下方のレベル面までの間に低膨張係数のフィラー材８が充填されており、その下方のレベル面以下の半導体チップ１、２の周りを封止樹脂７で被覆、成形し、それらの接点パッド３の表面を除くチップ面４及びフィラー材８面に形成された電気絶縁層５を介してアルミ或いは銅製の所定の配線６が接点パッド３に接続されている構造の半導体装置である。
【００３５】
フィラー材８としては、Ｓｉ０２ 、Ｔｉ０２ 、或いはＳｉ粉、またはこれらフィラー材の少なくとも２種類を混合した混合材を挙げることができる。
【００３６】
次に、図１及び図２を用いて、この第１実施形態の半導体装置１０Ａの製造方法を説明する。
【００３７】
先ず、図１Ａに示したように、従来通りの方法で、平らな表面に粘着材層Ａｄが塗布、形成された基板Ｂを用意し、その粘着材層Ａｄを上向きにして水平状態に保持し、その粘着材層Ａｄ上に、実装装置の吸着ノズルＮで吸着した半導体チップ１、２を、そのチップ面４側を下側にして必要個数、順次、載置する。
【００３８】
次に、図１Ｂに示した工程及び図２にその工程を拡大して示したように、フィラー材８を半導体チップ１、２の裏面側から、それらの間に所定の厚みで充填する。実施例では、図２において、粘着材層Ａｄに埋まった一部分の接点パッド３を除くチップ面４までの厚みと、両半導体チップ１、２間のそれぞれのチップ面４より少し高いレベルまでの厚みになる程度までにフィラー材８を充填する。
【００３９】
フィラー材８としては、例えば、大きさが５μｍ以下に破砕したＳｉ０２ 粉などを用い、そのフィラー材８を半導体チップ１、２の少なくとも１／１０以上の厚さで充填する。フィラー材８の厚さは、後記する封止樹脂による封止時に、充填したフィラー材８全体に封止樹脂７が行き渡る程度にする。また、この時、製造中の半導体装置１０Ａの半製品全体を振動させることにより、効率的に素早く複数の半導体チップ１、２の間にフィラー材８を充填することができる。
【００４０】
次に、図１Ｃの工程で、半導体チップ１、２の裏面から両者間、それらの裏面及びフィラー材８面を覆うように、封止樹脂７で被覆し、成形する。
【００４１】
次に、図１Ｄに示したように、半導体チップ１、２のそれぞれの接点パッド３及びチップ面４から基板Ｂ及び粘着材層Ａｄを剥離し、それらの上に電気絶縁層５を被覆する。
【００４２】
そして続いて、図１Ｅに示したように、接点パッド３部分を覆っている電気絶縁層５を除去し、それら接点パッド３に電気絶縁層５を介して配線６を形成する。そして所定の１単位づつ分割して個片化すことにより、図３に示したような一単位の半導体装置１０Ａを複数個取り出すことができる。
【００４３】
このような本発明の第１実施形態の半導体装置１０Ａは、従来技術の半導体装置１０のように、単に、接点パッド３を含んでいるチップ面を除いて半導体チップ１、２の周りを封止樹脂７で覆い、成形するだけではなく、配線６下近傍の半導体チップ１、２間の封止樹脂７の見かけ上の膨張係数を下げる、ＳｉＯ２ などの低膨張係数のフィラー材８を少なくとも配線６下近傍に密に介在させているので、図３に示したように、配線６の下方において半導体チップ１、２の基本材料であるＳｉとほぼ同じ膨張係数にすることができる。
【００４４】
このため、半導体装置１０Ａに熱サイクルストレスが加わっても、半導体チップ１、２と配線６近傍のフィラー材８層との膨張係数が極度に近似しており、半導体チップ１、２とフィラー材８層の境界部において、半導体チップ１、２及びフィラー材８層間の熱膨張差により、図８に示したようなクラックＧが配線６に生じ難くなり、半導体チップ１、２間の電気的導通が取れなくなるといった不具合が発生し難くなる。
【００４５】
なお、前記のフィラー材８としてＴｉＯ２ を選ぶことによって、更に配線６の材料であるＡｌやＣｕと言った材料に封止樹脂７の見かけ上の膨張係数を近づけることができる。また、高価であるが、半導体チップ１、２の材料と同じＳｉ粉を用いることにより、前記熱サイクルストレスが掛かるような環境下であっても、半導体チップ１、２と封止樹脂７との熱膨張係数の差を殆ど無くすことができ、配線６にクラックＧを発生し難くすることができる。
【００４６】
また、前記の半導体チップ１、２間に挿入する前記フィラー材８の直径を予め３０μｍ程度の球状にすることによって、より密にフィラー材８層を形成できる。
【００４７】
更にまた、図４に示したフィラー材８Ａのように、直径が１μｍ以下の微粉末フィラー９を前記のフィラー材８に混入することにより、前記フィラー材８間の隙間に微粉末フィラー９が入り込み、一層密度の高いフィラー層を形成することができる。
【００４８】
ところで、本発明の第１実施形態の半導体装置１０Ａでは、封止樹脂７で全てのフィラー材８が固定されないと、後の工程でフィラー材８の脱落が発生するため、半導体チップ１、２間の封止樹脂７部分に凹みができてしまう。従って、フィラー材８の厚さは、その後の封止樹脂７による封止時に、挿入したフィラー材８全体に封止樹脂７が行き渡る程度に充填する必要があるが、このフィラー材８の層を出来る限り厚くした方が、配線６などに前記クラックＧが発生し難くすることができる。
【００４９】
そこで、本発明の第２実施形態の半導体装置１０Ｂとして、図５を用いて、フィラー材８の層を厚くする方法について説明する。先ず、第１実施形態の半導体装置１０Ａと同様の方法で複数の半導体チップ１、２の間にフィラー材８を充填しておき（図１Ｂ）、次に、封止樹脂７で封止する前に、その封止樹脂７よりも低粘度の液状の、ガラス結合を形成する液体樹脂Ｒ、例えば、オルガノシルセスキオキサンオリゴマー｛昭和電工株式会社のグラスレジン（商品名）｝をしみ込ませ、フィラー材８を予め固定する。図５に示した状態は液体樹脂Ｒがフィラー材８の途中まで浸透している状態でした。
【００５０】
このように液体樹脂Ｒをしみ込ませると、フィラー材８が低膨張係数の液体ガラス結合樹脂Ｒで容易に固定されるので、半導体チップ１、２の厚さ以上のフィラー材８の厚みまで十分に固定でき、また、見掛け上の膨張係数も小さくできる。これを従来技術と同様に、図１Ｃ〜図１Ｅに示したように、半導体チップ１、２の裏面から封止樹脂７で覆い、粘着材７及び基板Ｂをチップ面４から剥離した後、電気的絶縁層５の塗布、配線６の形成、そして分割することにより、本発明の第２実施形態の半導体装置１０Ｂを得ることができる。このような構造を採ることによって、半導体チップ１、２とそれらの周りのガラス結合樹脂Ｒとの熱膨張の差が殆ど無くなり、前記の配線６のクラックＧが極度に発生し難くすることができる。
【００５１】
なお、前記のガラス結合を形成する樹脂Ｒを用いた場合、図３に示したような封止樹脂７を無くすことも可能となる。即ち、第１実施形態の半導体装置１０Ａ及び第２実施形態の半導体装置１０Ｂの製造方法と同様に、図６に示したように、粘着材層Ａｄを備えた基板Ｂを用意し、その粘着材層Ａｄを上向きにして水平状態に保持し、その粘着材層Ａｄ上に、半導体チップ１、２を、そのチップ面４側を下側にして必要個数、順次、載置する。そしてそれら半導体チップ１、２にフィラー材８を充填する。フィラー材８の充填量は前記第１及び第２実施形態の半導体装置の場合よりも深く（或いは厚く）充填する。そして充填された全てのフィラー材８をガラス結合させる前記低粘度の液体樹脂Ｒを注入、含浸させ、硬化する。十分に硬化させた後、前記粘着材層Ａｄと基板Ｂとを、半導体チップ１、２のチップ面４及び硬化樹脂Ｒａ面から剥離する。
【００５２】
次に、図７に示したように、半導体チップ１、２のチップ面４及び硬化樹脂層Ｒａの面に電気絶縁層５を形成し、接点パッド３部分の電気絶縁層５を除去して、電気絶縁層５及び接点パッド３に配線６を形成することにより、本発明の第３実施形態の半導体装置１０Ｃがえられる。強度を要する場合には、前記硬化樹脂層Ｒａを半導体チップ１、２の厚さまで厚くすればよく、強度を少し増大させることができる。厚みの薄い半導体装置を要する場合には、この第３実施形態の半導体装置１０Ｃが役立つ。
【００５３】
フィラー材８として前記のＳｉを用いるなどで、本発明の半導体装置として使用する殆どの材料がＳｉと同じ膨張係数とすることができ、半導体装置の反りも抑制することができる。
【００５４】
なお、ガラス結合を形成する前記液体樹脂Ｒは低粘度であるため、その含浸方法としては、液状のガラス結合を形成する樹脂Ｒを滴下し、狭い隙間に自動的に浸透させるといった毛細管現象を利用する方法を用いてもよい。また、ガラス結合を形成する樹脂Ｒをスプレイ状に噴霧することによって、より均一に含浸させることができる。
【００５５】
【発明の効果】
以上の説明から明らかなように、本発明の半導体装置によれば、半導体装置に熱サイクルストレスが加わっても、配線にクラックが生じ難くなり、半導体チップ間の電気的導通が取れなくなるといった不具合が発生し難くなるという効果がある。
【００５６】
なお、ガラス結合を形成する樹脂を用いた場合、封止樹脂を省略することも可能となり、フィラー材としてＳｉを用いると、使用する殆どの材料がＳｉと同じ膨張係数とすることができ、半導体装置の反りも抑制できるという効果がある。
【図面の簡単な説明】
【図１】 本発明の第１実施形態の半導体装置の製造方法を説明するための主な製造工程図である。
【図２】 図１に示した一工程における一部拡大断面図である。
【図３】 本発明の第１実施形態の半導体装置の拡大断面図である。
【図４】 本発明の半導体装置の製造に用いて好適なフィラー材の一部拡大断面図である。
【図５】 本発明の第２実施形態の半導体装置の製造方法を説明するための一工程における一部拡大断面図である。
【図６】 本発明の第３実施形態の半導体装置の製造方法を説明するための一部工程を説明するための一部拡大断面図である。
【図７】 本発明の第３実施形態の半導体装置である。
【図８】 従来技術の１単位の半導体装置の拡大断面図である。
【図９】 図８に示した半導体装置の製造方法を説明するための主な製造工程図である。
【符号の説明】
１，２…半導体チップ、３…接点パッド、４…チップ面、５…電気絶縁層、６…配線、７…封止樹脂、８…フィラー材、８Ａ…高密度フィラー材、９…微粉末フィラー材、Ｂ…基板、Ａｄ…粘着材層、Ｒ…封止樹脂よりも低粘度の液状樹脂、Ｒａ…フィラー材が低粘度の液状樹脂Ｒで硬化したガラス結合樹脂、１０Ａ…本発明の第１実施形態の半導体装置、１０Ｂ…本発明の第２実施形態の半導体装置、１０Ｃ…本発明の第３実施形態の半導体装置
【発明の属する技術分野】
本発明は、複数の半導体チップを平面状に集合させたモジュール型半導体装置に関し、特に熱サイクルストレスが掛かっても半導体チップ間の配線が切れ難い集積回路モジュール型半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
先ず、図を用いて、従来技術のこの種一形態の半導体装置及びその製造方法を説明する。
【０００３】
図８は従来技術の１単位の半導体装置の拡大断面図、そして図９は図８に示した半導体装置の製造方法を説明するための主な製造工程図である。
【０００４】
先ず、図８を用いて従来技術の半導体装置の構造を説明する。この半導体装置１０は特開平７−７１３４に開示されているものであって、集積回路が形成されており、複数の接点パッド３が形成されているチップ面４を備えている複数の半導体チップ１、２を、そのチップ面４を除いて半導体チップ１、２の周りを封止樹脂７で充填、被覆し、チップ面４に電気絶縁層５を形成し、前記複数の接点パッド３部分に相当する部分の前記電気絶縁層５を除去した後、良導電性材の配線６で接続した構造で構成されているモジュール型半導体装置である。この半導体装置１０の特徴は、封止樹脂７に、粒子状或いは繊維状のフィラー材８、例えば、ガラス、ＳｉＣ、Ａｌ２Ｏ３、ＡｌN、ダイアモンド、黒鉛等を混合して熱膨張係数を所望の値に調整している点にある。
【０００５】
この半導体装置１０は図９に示した製造工程を経て製造されている。
【０００６】
先ず、図９Ａに示したように、表面の平面に粘着材層Ａｄが塗布、形成された基板Ｂを用意し、その粘着材層Ａｄを上向きにして水平状態に保持し、その粘着材層Ａｄ上に、複数の半導体チップ１、２を、そのチップ面４側を下側にして載置する。
【０００７】
符号Ｎは吸着ノズルを指し、半導体チップ１、２は、この吸着ノズルＮを用いて粘着材層Ａｄ上に載置、実装される。
【０００８】
次に、図９Ｂに示したように、フィラー材８が一様に混入された封止樹脂７を接点パッド３を除外して充填、成型する。
【０００９】
次の工程（図９Ｃ）では、前記基板Ｂ及び接着材層Ａｄを前記接点パッド３及びチップ面４から剥離し、それらの上に電気絶縁層５を被覆する。
【００１０】
そして続いて、図９Ｄに示したように、接点パッド３部分を覆っている電気絶縁層５を除去し、それら接点パッド３に配線６を施し、そして図９Ｄに示したように、所定の１単位づつ切り出すことにより、図８に示したような一単位の半導体装置１０が得られる。
【００１１】
【発明が解決しようとする課題】
しかし、以上、記した半導体装置１０及びその製造方法によれば、半導体チップ１、２の材料であるＳｉ（シリコン）と封止樹脂７の膨張係数を全く同じにはできないので、例えば、−４０°Ｃのような低温と、例えば、１２５゜Ｃのような高温との間を行き来するような環境（熱サイクルストレス）に半導体装置１０が曝されると、半導体チップ１、２、封止樹脂７、電気絶縁層５及び配線６の材料間に熱膨張の差が発生してしまい、特に、その半導体チップ１、２と封止樹脂７の境界部において、図８に示したように、配線６にクラックＧが生ずることがあった。従って、半導体チップ１、２間の電気的導通が取れなくなる場合があるといった課題があった。
【００１２】
本発明はこのような課題を解決しようとするものであって、熱サイクルストレスが加わっても、配線が断線してしまうようなことがない半導体装置及びその製造方法を得ることを目的とするものである。
【００１３】
【課題を解決するための手段】
それ故、前記課題を解決するために、本発明の第１の半導体装置は、接点パッドが形成されているチップ面を備えた複数の半導体チップが平面状に配列されており、それら各半導体チップ間と各半導体チップのチップ面上に半導体チップの基本材料であるシリコンと膨張係数が等しい低膨張係数のフィラー材が少なくとも配線が施される前記接点パッドのチップとの接合面とは反対側の外表面と対応するレベルから半導体チップのチップ面よりも前記接点パッドが設けられている面とは反対方向に前記チップ面よりも少し低いレベルまで層状に充填されていて、前記複数の半導体チップはチップ面を除いて該半導体チップの周りがガラス結合を構成する樹脂で封止され、しかも前記フィラー材がガラス結合を形成する樹脂で固定されており、前記層状のフィラー材の上に前記接点パッドと接続された配線が形成されていることを特徴とする。
【００１４】
また、本発明の第２の半導体装置は、接点パッドが形成されているチップ面を備えた複数の半導体チップが平面状に配列されており、それぞれのチップ面を除いて前記各半導体チップの周りに封止樹脂で封止されている半導体装置において、前記各半導体チップ間と各半導体チップのチップ面上に半導体チップの基本材料であるシリコンと膨張係数が等しい低膨張係数のフィラー材が少なくとも配線が施される前記接点パッドのチップとの接合面とは反対側の外表面と対応するレベルから半導体チップのチップ面よりも前記接点パッドが設けられている面とは反対方向に前記チップ面よりも少し低いレベルまで層状に充填され、前記接点パッドと接続される配線と前記封止樹脂との間に前記フィラー材が層状に介在されており、前記層状のフィラー材の上に前記接点パッドと接続された配線が形成されていることを特徴とする。
【００１５】
そして、前記の半導体装置における少なくとも前記電気絶縁層側に存在するフィラー材がガラス結合を形成する樹脂で固定されていることを特徴とする。
【００１６】
前記フィラー材はＳｉ０２ 、Ｔｉ０２ 、或いはＳｉ粉、または前記フィラー材を少なくとも２種類を混合した混合材であることが好ましい。
【００１７】
また、前記フィラー材は球状粉末であることが好ましい。その前記球状粉末フィラー材は３０μｍの大径及び１μｍ以下の微細径の球状粉末が混合されていることが一層好ましい。
【００１８】
一方、本発明の第１の半導体装置の製造方法は、表面に粘着材層が形成されている基板の前記粘着材層に、接点パッドが形成されているチップ面を備えた複数の半導体チップを、各チップ面を粘着材層に向けて平面状に所定の配列で載置する工程と、前記平面状に所定の配列で載置された複数の半導体チップ間と各半導体チップのチップ面上に半導体チップの基本材料であるシリコンと膨張係数が等しい低膨張係数のフィラー材を少なくとも配線が施される前記パッドのチップとの接合面とは反対側の外表面と対応するレベルから半導体チップのチップ面よりも前記接点パッドが設けられている面とは反対方向に前記チップ面よりも少し低いレベルまで層状に充填する工程と、前記充填した低膨張係数のフィラー材に、封止樹脂よりも低粘度の液状のガラス結合樹脂を注入する工程と、前記封止樹脂よりも低粘度の液状のガラス結合樹脂で固定された前記各半導体チップと前記フィラー材とから前記粘着材層が形成されている前記基板を剥離する工程と、前記剥離工程で露出したチップ面及び前記ガラス結合樹脂で固定されたフィラー材面に所定の厚さの電気絶縁層を形成する工程と、前記電気絶縁層上及び前記接点パッドに前記層状のフィラー材上に位置するように電気配線を施す工程とからなる。
【００１９】
また、本発明の第２の半導体装置の製造方法は、表面に粘着材層が形成されている基板の前記粘着材層に、接点パッドが形成されているチップ面を備えた複数の半導体チップを、各チップ面を粘着材層に向けて平面状に所定の配列で載置する工程と、前記平面状に所定の配列で載置された複数の半導体チップ間と各半導体チップのチップ面上に半導体チップの基本材料であるシリコンと膨張係数が等しい低膨張係数のフィラー材を少なくとも配線が施される前記パッドのチップとの接合面とは反対側の外表面と対応するレベルから半導体チップのチップ面よりも前記接点パッドが設けられている面とは反対方向に前記チップ面よりも少し低いレベルまで層状に充填する工程と、前記各半導体チップの裏面から、それら半導体チップ間と各半導体チップ面上に充填されている前記フィラー材を含めて前記各半導体チップを封止樹脂で封止する工程と、封止樹脂で固定された前記各半導体チップと前記フィラーとから前記粘着材層が形成されている前記基板を剥離する工程と、露出したチップ面及びフィラー材面に所定の厚さの電気絶縁層を形成する工程と、前記電気絶縁層上及び前記接点パッドに前記層状のフィラー材上に位置するように電気配線を施す工程とからなる。
【００２０】
更に、本発明の第３の半導体装置の製造方法は、表面に粘着材層が形成されている基板の前記粘着材層に、接点パッドが形成されているチップ面を備えた複数の半導体チップを、各チップ面を前記粘着材層に向けて平面状に所定の配列で載置する工程と、前記平面状に所定の配列で載置された複数の半導体チップ間と各半導体チップのチップ面上に半導体チップの基本材料であるシリコンと膨張係数が等しい低膨張係数のフィラー材を少なくとも配線が施される前記パッドのチップとの接合面とは反対側の外表面と対応するレベルから半導体チップのチップ面よりも前記接点パッドが設けられている面とは反対方向に前記チップ面よりも少し低いレベルまで層状に充填する工程と、前記充填した低膨張係数のフィラー材に、封止樹脂よりも低粘度の液状のガラス結合樹脂を注入する工程と、前記各半導体チップの裏面から、前記フィラー材が固定されたガラス結合樹脂を含めて前記各半導体チップを封止樹脂で封止する工程と、封止樹脂で固定された前記各半導体チップと前記固定されたフィラー材とから前記粘着材層が形成されている前記基板を剥離する工程と、露出したチップ面及び前記固定されたフィラー材面に所定の厚さの電気絶縁層を形成する工程と、前記電気絶縁層上及び前記接点パッドに前記層状のフィラー材上に位置するように電気配線を施す工程とからなる。
【００２１】
これら半導体装置の製造方法における前記フィラー材はＳｉ０２ 、Ｔｉ０２ 、または前記フィラー材を少なくとも２種類を混合した混合材であることが好ましい。また、そのフィラー材料は球状粉末であることが一層好ましい。更に、その球状粉末フィラー材が３０μｍの大径及び１μｍ以下の微細径の球状粉末の混合材であることがなお一層好ましい。
【００２２】
従って、本発明の第１の半導体装置によれば、半導体チップを互いにガラス結合樹脂で接着でき、かつ熱サイクルストレスが加わっても、半導体チップ間及びその間の配線近傍のガラス結合樹脂の見かけ上の膨張係数を半導体チップの材料であるシリコン（Ｓｉ）の膨張係数に近付けることができるため、熱膨張差を殆どなくすことができる。
【００２３】
そして本発明の第２の半導体装置によれば、本発明の第１の半導体装置の作用に加えて、複数の半導体チップを封止樹脂で封止し、半導体チップ間の強度を増大する。
【００２４】
また、Ｓｉ０２ 、Ｔｉ０２ 、或いはＳｉ粉、またはこれらを少なくとも２種類を混合した混合材などをフィラー材として用いると、半導体チップのシリコンの膨張係数とほぼ同一の膨張係数であることから半導体チップの配線にクラックが発生することを防止できる。
【００２５】
一方、本発明の第１の半導体装置の製造方法によれば、複数の半導体チップ間を接合でき、見かけ上の半導体チップの基材であるシリコンの膨張係数と殆ど同一のガラス結合樹脂を生成でき、熱サイクルストレスが加わっても、半導体チップ間の配線の損傷を軽減でき、しかも極薄い厚みの半導体装置を容易に製造することができる。
【００２６】
また、本発明の第２の半導体装置の製造方法によれば、複数の半導体チップ間に見かけ上の半導体チップの基材であるシリコンの膨張係数と殆ど同一の樹脂を充填でき、熱サイクルストレスが加わっても、半導体チップ間の配線の損傷を軽減でき、しかも複数の半導体チップを封止樹脂で強固に封止できる半導体装置を製造することができる。
【００２７】
更にまた、本発明の第３の半導体装置の製造方法によれば、複数の半導体チップ間を接合でき、見かけ上の半導体チップの基材であるシリコンの膨張係数と殆ど同一のガラス結合樹脂を生成でき、熱サイクルストレスが加わっても、半導体チップ間の配線の損傷を軽減でき、しかも複数の半導体チップを封止樹脂で強固に封止できる半導体装置を製造することができる。
【００２８】
なお、ＳｉＯ２ やＴｉＯ２ 、Ｓｉ等の低膨張係数のフィラー材を少なくとも配線の近傍に挿入することにより、熱サイクルストレスが加わっても、配線近傍の樹脂の膨張係数が半導体チップの基本材と極度に近似させることができるため、半導体チップと樹脂の境界部において、半導体チップ及び樹脂の材料間の熱膨張差による配線のクラックが生じ難くでき、半導体チップ間の電気的導通が取れなくなるといった不具合が発生し難くなる。
【００２９】
【発明の実施の形態】
以下、図を用いて、本発明の半導体装置及びその製造方法を説明する。
【００３０】
図１は本発明の第１実施形態の半導体装置の製造方法を説明するための主な製造工程図、図２は図１に示した一工程における一部拡大断面図、図３は本発明の第１実施形態の半導体装置の拡大断面図、図４は本発明の半導体装置の製造に用いて好適なフィラー材の一部拡大断面図、図５は本発明の第２実施形態の半導体装置の製造方法を説明するための一工程における一部拡大断面図、図６は本発明の第３実施形態の半導体装置の製造方法を説明するための一工程を説明するための一部拡大断面図、そして図７は本発明の第３実施形態の半導体装置である。
【００３１】
なお、本発明において、従来技術の半導体装置１０と同一の構造部分には同一の符号を付して説明する。
【００３２】
先ず、図３を用いて、本発明の第１実施形態の半導体装置の構造を説明する。
【００３３】
図３において、符号１０Ａは本発明の第１実施形態の半導体装置を指す。この半導体装置１０Ａは、集積回路が形成されており、複数の接点パッド３が形成されているチップ面４を備えた複数の半導体チップ１、２を平面状に集合させたモジュール型半導体装置である。
【００３４】
この半導体装置１０Ａは、複数の半導体チップ１、２を、そのチップ面４の少し上方のレベルとチップ面４より少し下方のレベル面までの間に低膨張係数のフィラー材８が充填されており、その下方のレベル面以下の半導体チップ１、２の周りを封止樹脂７で被覆、成形し、それらの接点パッド３の表面を除くチップ面４及びフィラー材８面に形成された電気絶縁層５を介してアルミ或いは銅製の所定の配線６が接点パッド３に接続されている構造の半導体装置である。
【００３５】
フィラー材８としては、Ｓｉ０２ 、Ｔｉ０２ 、或いはＳｉ粉、またはこれらフィラー材の少なくとも２種類を混合した混合材を挙げることができる。
【００３６】
次に、図１及び図２を用いて、この第１実施形態の半導体装置１０Ａの製造方法を説明する。
【００３７】
先ず、図１Ａに示したように、従来通りの方法で、平らな表面に粘着材層Ａｄが塗布、形成された基板Ｂを用意し、その粘着材層Ａｄを上向きにして水平状態に保持し、その粘着材層Ａｄ上に、実装装置の吸着ノズルＮで吸着した半導体チップ１、２を、そのチップ面４側を下側にして必要個数、順次、載置する。
【００３８】
次に、図１Ｂに示した工程及び図２にその工程を拡大して示したように、フィラー材８を半導体チップ１、２の裏面側から、それらの間に所定の厚みで充填する。実施例では、図２において、粘着材層Ａｄに埋まった一部分の接点パッド３を除くチップ面４までの厚みと、両半導体チップ１、２間のそれぞれのチップ面４より少し高いレベルまでの厚みになる程度までにフィラー材８を充填する。
【００３９】
フィラー材８としては、例えば、大きさが５μｍ以下に破砕したＳｉ０２ 粉などを用い、そのフィラー材８を半導体チップ１、２の少なくとも１／１０以上の厚さで充填する。フィラー材８の厚さは、後記する封止樹脂による封止時に、充填したフィラー材８全体に封止樹脂７が行き渡る程度にする。また、この時、製造中の半導体装置１０Ａの半製品全体を振動させることにより、効率的に素早く複数の半導体チップ１、２の間にフィラー材８を充填することができる。
【００４０】
次に、図１Ｃの工程で、半導体チップ１、２の裏面から両者間、それらの裏面及びフィラー材８面を覆うように、封止樹脂７で被覆し、成形する。
【００４１】
次に、図１Ｄに示したように、半導体チップ１、２のそれぞれの接点パッド３及びチップ面４から基板Ｂ及び粘着材層Ａｄを剥離し、それらの上に電気絶縁層５を被覆する。
【００４２】
そして続いて、図１Ｅに示したように、接点パッド３部分を覆っている電気絶縁層５を除去し、それら接点パッド３に電気絶縁層５を介して配線６を形成する。そして所定の１単位づつ分割して個片化すことにより、図３に示したような一単位の半導体装置１０Ａを複数個取り出すことができる。
【００４３】
このような本発明の第１実施形態の半導体装置１０Ａは、従来技術の半導体装置１０のように、単に、接点パッド３を含んでいるチップ面を除いて半導体チップ１、２の周りを封止樹脂７で覆い、成形するだけではなく、配線６下近傍の半導体チップ１、２間の封止樹脂７の見かけ上の膨張係数を下げる、ＳｉＯ２ などの低膨張係数のフィラー材８を少なくとも配線６下近傍に密に介在させているので、図３に示したように、配線６の下方において半導体チップ１、２の基本材料であるＳｉとほぼ同じ膨張係数にすることができる。
【００４４】
このため、半導体装置１０Ａに熱サイクルストレスが加わっても、半導体チップ１、２と配線６近傍のフィラー材８層との膨張係数が極度に近似しており、半導体チップ１、２とフィラー材８層の境界部において、半導体チップ１、２及びフィラー材８層間の熱膨張差により、図８に示したようなクラックＧが配線６に生じ難くなり、半導体チップ１、２間の電気的導通が取れなくなるといった不具合が発生し難くなる。
【００４５】
なお、前記のフィラー材８としてＴｉＯ２ を選ぶことによって、更に配線６の材料であるＡｌやＣｕと言った材料に封止樹脂７の見かけ上の膨張係数を近づけることができる。また、高価であるが、半導体チップ１、２の材料と同じＳｉ粉を用いることにより、前記熱サイクルストレスが掛かるような環境下であっても、半導体チップ１、２と封止樹脂７との熱膨張係数の差を殆ど無くすことができ、配線６にクラックＧを発生し難くすることができる。
【００４６】
また、前記の半導体チップ１、２間に挿入する前記フィラー材８の直径を予め３０μｍ程度の球状にすることによって、より密にフィラー材８層を形成できる。
【００４７】
更にまた、図４に示したフィラー材８Ａのように、直径が１μｍ以下の微粉末フィラー９を前記のフィラー材８に混入することにより、前記フィラー材８間の隙間に微粉末フィラー９が入り込み、一層密度の高いフィラー層を形成することができる。
【００４８】
ところで、本発明の第１実施形態の半導体装置１０Ａでは、封止樹脂７で全てのフィラー材８が固定されないと、後の工程でフィラー材８の脱落が発生するため、半導体チップ１、２間の封止樹脂７部分に凹みができてしまう。従って、フィラー材８の厚さは、その後の封止樹脂７による封止時に、挿入したフィラー材８全体に封止樹脂７が行き渡る程度に充填する必要があるが、このフィラー材８の層を出来る限り厚くした方が、配線６などに前記クラックＧが発生し難くすることができる。
【００４９】
そこで、本発明の第２実施形態の半導体装置１０Ｂとして、図５を用いて、フィラー材８の層を厚くする方法について説明する。先ず、第１実施形態の半導体装置１０Ａと同様の方法で複数の半導体チップ１、２の間にフィラー材８を充填しておき（図１Ｂ）、次に、封止樹脂７で封止する前に、その封止樹脂７よりも低粘度の液状の、ガラス結合を形成する液体樹脂Ｒ、例えば、オルガノシルセスキオキサンオリゴマー｛昭和電工株式会社のグラスレジン（商品名）｝をしみ込ませ、フィラー材８を予め固定する。図５に示した状態は液体樹脂Ｒがフィラー材８の途中まで浸透している状態でした。
【００５０】
このように液体樹脂Ｒをしみ込ませると、フィラー材８が低膨張係数の液体ガラス結合樹脂Ｒで容易に固定されるので、半導体チップ１、２の厚さ以上のフィラー材８の厚みまで十分に固定でき、また、見掛け上の膨張係数も小さくできる。これを従来技術と同様に、図１Ｃ〜図１Ｅに示したように、半導体チップ１、２の裏面から封止樹脂７で覆い、粘着材７及び基板Ｂをチップ面４から剥離した後、電気的絶縁層５の塗布、配線６の形成、そして分割することにより、本発明の第２実施形態の半導体装置１０Ｂを得ることができる。このような構造を採ることによって、半導体チップ１、２とそれらの周りのガラス結合樹脂Ｒとの熱膨張の差が殆ど無くなり、前記の配線６のクラックＧが極度に発生し難くすることができる。
【００５１】
なお、前記のガラス結合を形成する樹脂Ｒを用いた場合、図３に示したような封止樹脂７を無くすことも可能となる。即ち、第１実施形態の半導体装置１０Ａ及び第２実施形態の半導体装置１０Ｂの製造方法と同様に、図６に示したように、粘着材層Ａｄを備えた基板Ｂを用意し、その粘着材層Ａｄを上向きにして水平状態に保持し、その粘着材層Ａｄ上に、半導体チップ１、２を、そのチップ面４側を下側にして必要個数、順次、載置する。そしてそれら半導体チップ１、２にフィラー材８を充填する。フィラー材８の充填量は前記第１及び第２実施形態の半導体装置の場合よりも深く（或いは厚く）充填する。そして充填された全てのフィラー材８をガラス結合させる前記低粘度の液体樹脂Ｒを注入、含浸させ、硬化する。十分に硬化させた後、前記粘着材層Ａｄと基板Ｂとを、半導体チップ１、２のチップ面４及び硬化樹脂Ｒａ面から剥離する。
【００５２】
次に、図７に示したように、半導体チップ１、２のチップ面４及び硬化樹脂層Ｒａの面に電気絶縁層５を形成し、接点パッド３部分の電気絶縁層５を除去して、電気絶縁層５及び接点パッド３に配線６を形成することにより、本発明の第３実施形態の半導体装置１０Ｃがえられる。強度を要する場合には、前記硬化樹脂層Ｒａを半導体チップ１、２の厚さまで厚くすればよく、強度を少し増大させることができる。厚みの薄い半導体装置を要する場合には、この第３実施形態の半導体装置１０Ｃが役立つ。
【００５３】
フィラー材８として前記のＳｉを用いるなどで、本発明の半導体装置として使用する殆どの材料がＳｉと同じ膨張係数とすることができ、半導体装置の反りも抑制することができる。
【００５４】
なお、ガラス結合を形成する前記液体樹脂Ｒは低粘度であるため、その含浸方法としては、液状のガラス結合を形成する樹脂Ｒを滴下し、狭い隙間に自動的に浸透させるといった毛細管現象を利用する方法を用いてもよい。また、ガラス結合を形成する樹脂Ｒをスプレイ状に噴霧することによって、より均一に含浸させることができる。
【００５５】
【発明の効果】
以上の説明から明らかなように、本発明の半導体装置によれば、半導体装置に熱サイクルストレスが加わっても、配線にクラックが生じ難くなり、半導体チップ間の電気的導通が取れなくなるといった不具合が発生し難くなるという効果がある。
【００５６】
なお、ガラス結合を形成する樹脂を用いた場合、封止樹脂を省略することも可能となり、フィラー材としてＳｉを用いると、使用する殆どの材料がＳｉと同じ膨張係数とすることができ、半導体装置の反りも抑制できるという効果がある。
【図面の簡単な説明】
【図１】 本発明の第１実施形態の半導体装置の製造方法を説明するための主な製造工程図である。
【図２】 図１に示した一工程における一部拡大断面図である。
【図３】 本発明の第１実施形態の半導体装置の拡大断面図である。
【図４】 本発明の半導体装置の製造に用いて好適なフィラー材の一部拡大断面図である。
【図５】 本発明の第２実施形態の半導体装置の製造方法を説明するための一工程における一部拡大断面図である。
【図６】 本発明の第３実施形態の半導体装置の製造方法を説明するための一部工程を説明するための一部拡大断面図である。
【図７】 本発明の第３実施形態の半導体装置である。
【図８】 従来技術の１単位の半導体装置の拡大断面図である。
【図９】 図８に示した半導体装置の製造方法を説明するための主な製造工程図である。
【符号の説明】
１，２…半導体チップ、３…接点パッド、４…チップ面、５…電気絶縁層、６…配線、７…封止樹脂、８…フィラー材、８Ａ…高密度フィラー材、９…微粉末フィラー材、Ｂ…基板、Ａｄ…粘着材層、Ｒ…封止樹脂よりも低粘度の液状樹脂、Ｒａ…フィラー材が低粘度の液状樹脂Ｒで硬化したガラス結合樹脂、１０Ａ…本発明の第１実施形態の半導体装置、１０Ｂ…本発明の第２実施形態の半導体装置、１０Ｃ…本発明の第３実施形態の半導体装置
Claims (12)
- 接点パッドが形成されているチップ面を備えた複数の半導体チップが平面状に配列されており、該各半導体チップ間と各半導体チップのチップ面上に半導体チップの基本材料であるシリコンと膨張係数が等しい低膨張係数のフィラー材が少なくとも配線が施される前記接点パッドのチップとの接合面とは反対側の外表面と対応するレベルから半導体チップのチップ面よりも前記接点パッドが設けられている面とは反対方向に前記チップ面よりも少し低いレベルまで層状に充填されていて、前記複数の半導体チップはチップ面を除いて該半導体チップの周りがガラス結合を構成する樹脂で封止され、しかも前記フィラー材がガラス結合を形成する樹脂で固定されており、前記層状のフィラー材の上に前記接点パッドと接続された配線が形成されていることを特徴とする半導体装置。
- 接点パッドが形成されているチップ面を備えた複数の半導体チップが平面状に配列されており、それぞれの該チップ面を除いて前記各半導体チップの周りに封止樹脂で封止されている半導体装置において、
前記各半導体チップ間と各半導体チップのチップ面上に半導体チップの基本材料であるシリコンと膨張係数が等しい低膨張係数のフィラー材が少なくとも配線が施される前記接点パッドのチップとの接合面とは反対側の外表面と対応するレベルから半導体チップのチップ面よりも前記接点パッドが設けられている面とは反対方向に前記チップ面よりも少し低いレベルまで層状に充填され、前記接点パッドと接続される配線と前記封止樹脂との間に前記フィラー材が層状に介在されており、前記層状のフィラー材の上に前記接点パッドと接続された配線が形成されていることを特徴とする半導体装置。 - 少なくとも電気絶縁層側に存在するフィラー材がガラス結合を形成する樹脂で固定されていることを特徴とする請求項２に記載の半導体装置。
- 前記フィラー材がＳｉ０２ 、Ｔｉ０２ 、または前記フィラー材を少なくとも２種類を混合した混合材であることを特徴とする請求項１及び請求項２に記載の半導体装置。
- 前記フィラー材が球状粉末であることを特徴とする請求項１、請求項２及び請求項４に記載の半導体装置。
- 前記球状粉末フィラー材が３０μｍの大径及び１μｍ以下の微細径の球状粉末が混合されていることを特徴とする請求項５に記載の半導体装置。
- 表面に粘着材層が形成されている基板の前記粘着材層に、接点パッドが形成されているチップ面を備えた複数の半導体チップを、各チップ面を粘着材層に向けて平面状に所定の配列で載置する工程と、
前記平面状に所定の配列で載置された複数の半導体チップ間と各半導体チップのチップ面上に半導体チップの基本材料であるシリコンと膨張係数が等しい低膨張係数のフィラー材を少なくとも配線が施される前記接点パッドのチップとの接合面とは反対側の外表面と対応するレベルから半導体チップのチップ面よりも前記接点パッドが設けられている面とは反対方向に前記チップ面よりも少し低いレベルまで層状に充填する工程と、
前記充填した低膨張係数のフィラー材に、封止樹脂よりも低粘度の液状のガラス結合樹脂を注入する工程と、
前記封止樹脂よりも低粘度の液状のガラス結合樹脂で固定された前記各半導体チップと前記フィラー材とから前記粘着材層が形成されている前記基板を剥離する工程と、
前記剥離工程で露出したチップ面及び前記ガラス結合樹脂で固定されたフィラー材面に所定の厚さの電気絶縁層を形成する工程と、
前記電気絶縁層上及び前記接点パッドに前記層状のフィラー材上に位置するように電気配線を施す工程と
からなる半導体装置の製造方法。 - 表面に粘着材層が形成されている基板の前記粘着材層に、接点パッドが形成されているチップ面を備えた複数の半導体チップを、各チップ面を粘着材層に向けて平面状に所定の配列で載置する工程と、
前記平面状に所定の配列で載置された複数の半導体チップ間と各半導体チップのチップ面上に半導体チップの基本材料であるシリコンと膨張係数が等しい低膨張係数のフィラー材を少なくとも配線が施される前記接点パッドのチップとの接合面とは反対側の外表面と対応するレベルから半導体チップのチップ面よりも前記接点パッドが設けられている面とは反対方向に前記チップ面よりも少し低いレベルまで層状に充填する工程と、
前記各半導体チップの裏面から、それら半導体チップ間と各半導体チップ面上に充填されている前記フィラー材を含めて前記各半導体チップを封止樹脂で封止する工程と、
封止樹脂で固定された前記各半導体チップと前記フィラーとから前記粘着材層が形成されている前記基板を剥離する工程と、
露出したチップ面及びフィラー材面に所定の厚さの電気絶縁層を形成する工程と、
前記電気絶縁層上及び前記接点パッドに前記層状のフィラー材上に位置するように電気配線を施す工程と
からなる半導体装置の製造方法。 - 表面に粘着材層が形成されている基板の前記粘着材層に、接点パッドが形成されているチップ面を備えた複数の半導体チップを、各チップ面を前記粘着材層に向けて平面状に所定の配列で載置する工程と、
前記平面状に所定の配列で載置された複数の半導体チップ間と各半導体チップのチップ面上に半導体チップの基本材料であるシリコンと膨張係数が等しい低膨張係数のフィラー材を少なくとも配線が施される前記接点パッドのチップとの接合面とは反対側の外表面と対応するレベルから半導体チップのチップ面よりも前記接点パッドが設けられている面とは反対方向に前記チップ面よりも少し低いレベルまで層状に充填する工程と、
前記充填した低膨張係数のフィラー材に、封止樹脂よりも低粘度の液状のガラス結合樹脂を注入する工程と、
前記各半導体チップの裏面から、前記フィラー材が固定されたガラス結合樹脂を含めて前記各半導体チップを封止樹脂で封止する工程と、
封止樹脂で固定された前記各半導体チップと前記固定されたフィラー材とから前記粘着材層が形成されている前記基板を剥離する工程と、
露出したチップ面及び前記固定されたフィラー材面に所定の厚さの電気絶縁層を形成する工程と、
前記電気絶縁層上及び前記接点パッドに前記層状のフィラー材上に位置するように電気配線を施す工程と
からなる半導体装置の製造方法。 - 前記フィラー材がＳｉ０２ 、Ｔｉ０２ 、または前記フィラー材を少なくとも２種類を混合した混合材であることを特徴とする請求項７乃至請求項９に記載の半導体装置の製造方法。
- 前記フィラー材料が球状粉末であることを特徴とする請求項７乃至請求項９に記載の半導体装置の製造方法。
- 前記球状粉末フィラー材が３０μｍの大径及び１μｍ以下の微細径の球状粉末の混合材であることを特徴とする請求項１１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002163212A JP4029278B2 (ja) | 2002-06-04 | 2002-06-04 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002163212A JP4029278B2 (ja) | 2002-06-04 | 2002-06-04 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004014629A JP2004014629A (ja) | 2004-01-15 |
| JP4029278B2 true JP4029278B2 (ja) | 2008-01-09 |
Family
ID=30431752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002163212A Expired - Fee Related JP4029278B2 (ja) | 2002-06-04 | 2002-06-04 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4029278B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4559993B2 (ja) * | 2006-03-29 | 2010-10-13 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5147678B2 (ja) | 2008-12-24 | 2013-02-20 | 新光電気工業株式会社 | 微細配線パッケージの製造方法 |
| JP2010179401A (ja) * | 2009-02-05 | 2010-08-19 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| JP5258838B2 (ja) * | 2010-05-18 | 2013-08-07 | 株式会社東芝 | 半導体装置 |
| JP6039886B2 (ja) | 2011-04-08 | 2016-12-07 | 富士通株式会社 | 半導体装置の製造方法 |
| JP5741306B2 (ja) * | 2011-08-10 | 2015-07-01 | 富士通株式会社 | 電子装置及びその製造方法 |
| JP6124513B2 (ja) * | 2012-05-17 | 2017-05-10 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP5484532B2 (ja) * | 2012-08-13 | 2014-05-07 | 新光電気工業株式会社 | 微細配線パッケージ |
| JP6213128B2 (ja) * | 2013-10-09 | 2017-10-18 | 富士通株式会社 | 電子部品パッケージおよび電子部品パッケージの製造方法 |
-
2002
- 2002-06-04 JP JP2002163212A patent/JP4029278B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004014629A (ja) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8106495B2 (en) | Semiconductor apparatus and manufacturing method thereof | |
| US6777814B2 (en) | Semiconductor device | |
| US5497033A (en) | Embedded substrate for integrated circuit modules | |
| US6922339B2 (en) | Heat dissipating structure of printed circuit board and fabricating method thereof | |
| US20060087020A1 (en) | Semiconductor device and method for producing the same | |
| CN102256452B (zh) | 具有内置半导体芯片的电路板以及制造该电路板的方法 | |
| JP5570476B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20100117244A1 (en) | Semiconductor device and manufacturing method therefor | |
| JP2003258189A (ja) | 半導体装置及びその製造方法 | |
| KR100590146B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| JP4029278B2 (ja) | 半導体装置及びその製造方法 | |
| TWI611541B (zh) | 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體 | |
| JP2002033411A (ja) | ヒートスプレッダ付き半導体装置及びその製造方法 | |
| US6207550B1 (en) | Method for fabricating bump electrodes with a leveling step for uniform heights | |
| US5539253A (en) | Resin-sealed semiconductor device | |
| KR100442557B1 (ko) | 충진층내에 분할된 보이드들을 가진 플립칩형 반도체장치 및 제조방법 | |
| JPH0888316A (ja) | ハイブリッドｉｃ及びその製造方法 | |
| JP2011109104A (ja) | 電子部品を封入する方法 | |
| JP2013004766A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2002270642A (ja) | 半導体装置の製造方法 | |
| JP2019212759A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6602739B1 (en) | Method for making multichip module substrates by encapsulating electrical conductors and filling gaps | |
| JP3916026B2 (ja) | 半導体素子のパッケージおよびその製造方法 | |
| EP1120823A2 (en) | Semiconductor device substrate and method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071002 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |