JP6213128B2 - 電子部品パッケージおよび電子部品パッケージの製造方法 - Google Patents
電子部品パッケージおよび電子部品パッケージの製造方法 Download PDFInfo
- Publication number
- JP6213128B2 JP6213128B2 JP2013211954A JP2013211954A JP6213128B2 JP 6213128 B2 JP6213128 B2 JP 6213128B2 JP 2013211954 A JP2013211954 A JP 2013211954A JP 2013211954 A JP2013211954 A JP 2013211954A JP 6213128 B2 JP6213128 B2 JP 6213128B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- filler
- mold resin
- component package
- particle size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
複数の電子部品と、
前記複数の電子部品を封止する封止材であって、各電子部品の側方の部分に含まれるフィラーの粒径が、前記各電子部品を覆う部分に含まれるフィラーの粒径より小さい封止材と、を備える、
電子部品パッケージ。
複数の電子部品を支持基板に貼り付ける工程と、
前記支持基板に貼り付けられた前記複数の電子部品を封止する封止材であって、各電子部品の側方の部分に含まれるフィラーの粒径が、前記各電子部品を覆う部分に含まれるフィラーの粒径より小さい封止材で封止する工程と、を備える、
電子部品パッケージの製造方法。
うに、2つのチップ1をモールド樹脂(本願でいう「封止材」の一例である)3で封止したマルチチップのWLPである。
て形成してもよいし、スピンコート法、スプレーコート法、印刷法等によって粘着剤を塗布して形成してもよい。また、粘着層11は、後の工程でチップ1が外れやすいよう、加熱により発泡する熱発泡型粘着層でもよいし、紫外線で発泡する紫外線発泡型粘着層でもよいし、処理不要で剥離できる粘着層でもよい。
。本変形例に係る製造方法においては、チップ1が取り付けられた支持基板10に、モールド樹脂3Sが塗布される。
層が形成された電子部品パッケージを示した図の一例である。第一配線層4aが形成された後は、例えば、パッケージの電極が形成される部分を露出させた第二絶縁層5bが形成される。
て、粘着層の上に、各15×15mmのパッケージエリア内にフリップチップボンダーで5×5mmで厚さ0.4mmの4個のベアチップ半導体(上記チップ1の一例に相当する)を、電極面が粘着層の表面に接するように配置した。配置したベアチップ半導体のギャップ間隔は、各50μmとした。
Uの一例に相当する)を97重量%含有するモールド樹脂(上記モールド樹脂3Uの一例に相当する)を塗布し、成型用の金型を用いて全体の厚さ0.7mm、直径150mmのウェーハ状のモールド樹脂基板を形成した。この時のウェーハ状のモールド樹脂基板の反りは0.15mmであった。
以下、比較例について説明する。本比較例は、第1実施例と同様に、支持基板として170×170mmで厚さ0.3mmのステンレス基板を用いた。そして、ステンレス基板の上に熱発泡型粘着層を貼り付けた。そして、粘着層の上に、各15×15mmのパッケージエリア内にフリップチップボンダーで5×5mmで厚さ0.4mmのベアチップ半導体を、電極面が粘着層の表面に接するように複数配置した。配置したベアチップ半導体のギャップ間隔は、各50μmとした。
(付記1)
複数の電子部品と、
前記複数の電子部品を封止する封止材であって、各電子部品の側方の部分に含まれるフィラーの粒径が、前記各電子部品を覆う部分に含まれるフィラーの粒径より小さい封止材と、を備える、
電子部品パッケージ。
(付記2)
前記封止材は、前記各電子部品の側方の部分の熱膨張率が、前記各電子部品を覆う部分の熱膨張率より大きい、
付記1に記載の電子部品パッケージ。
(付記3)
前記封止材は、前記各電子部品を覆う部分から前記各電子部品の側方の部分へ向かって熱膨張率が徐々に大きくなる、
付記1または2に記載の電子部品パッケージ。
(付記4)
前記封止材は、前記各電子部品の側方の部分に含まれるフィラーの含有率が、前記各電子部品を覆う部分に含まれるフィラーの含有率より小さい、
付記1から3の何れか一項に記載の電子部品パッケージ。
(付記5)
前記フィラーは、無機フィラーである、
付記1から4の何れか一項に記載の電子部品パッケージ。
(付記6)
前記フィラーは、シリカフィラー、アルミナフィラー、窒化アルミニウムフィラー、窒化ボロンフィラー、窒化珪素フィラーのうち少なくとも何れか1つを含んでいる、
付記1から5の何れか一項に記載の電子部品パッケージ。
(付記7)
前記電子部品パッケージは、ウェハーレベルパッケージである、
付記1から6の何れか一項に記載の電子部品パッケージ。
(付記8)
複数の電子部品を支持基板に貼り付ける工程と、
前記支持基板に貼り付けられた前記複数の電子部品を封止する封止材であって、各電子部品の側方の部分に含まれるフィラーの粒径が、前記各電子部品を覆う部分に含まれるフィラーの粒径より小さい封止材で封止する工程と、を備える、
電子部品パッケージの製造方法。
(付記9)
前記封止する工程では、前記複数の電子部品に第一の封止材を塗布した後、前記第一の封止材に含まれるフィラーよりも粒径の大きいフィラーを含んだ第二の封止材を塗布する、
付記8に記載の電子部品パッケージの製造方法。
(付記10)
前記封止する工程では、前記各電子部品の側方の部分の熱膨張率が、前記各電子部品を覆う部分の熱膨張率より大きくなるように前記封止材で封止する、
付記8また9に記載の電子部品パッケージの製造方法。
(付記11)
前記封止する工程では、前記各電子部品を覆う部分から前記各電子部品の側方の部分へ向かって熱膨張率が徐々に大きくなるように前記封止材で封止する、
付記8から10の何れか一項に記載の電子部品パッケージの製造方法。
(付記12)
前記封止する工程では、前記各電子部品の側方の部分に含まれるフィラーの含有率が、前記各電子部品を覆う部分に含まれるフィラーの含有率より小さくなるように前記封止材
で封止する、
付記8から11の何れか一項に記載の電子部品パッケージの製造方法。
(付記13)
前記フィラーは、無機フィラーである、
付記8から12の何れか一項に記載の電子部品パッケージの製造方法。
(付記14)
前記フィラーは、シリカフィラー、アルミナフィラー、窒化アルミニウムフィラー、窒化ボロンフィラー、窒化珪素フィラーのうち少なくとも何れか1つを含んでいる、
付記8から13の何れか一項に記載の電子部品パッケージの製造方法。
(付記15)
前記電子部品パッケージは、ウェハーレベルパッケージである、
付記8から14の何れか一項に記載の電子部品パッケージの製造方法。
Claims (5)
- 複数の電子部品と、
前記複数の電子部品を封止する封止材であって、各電子部品の側方の部分に含まれるフィラーの粒径が、前記各電子部品を覆う部分に含まれるフィラーの粒径より小さい封止材と、を備え、
前記各電子部品の隙間の大きさは、前記各電子部品を覆う部分に含まれるフィラーと同じ粒径のフィラーを含む樹脂で前記隙間を充填した場合に充填不良が生じる狭さである、
電子部品パッケージ。 - 前記封止材は、前記各電子部品の側方の部分の熱膨張率が、前記各電子部品を覆う部分の熱膨張率より大きい、
請求項1に記載の電子部品パッケージ。 - 前記封止材は、前記各電子部品を覆う部分から前記各電子部品の側方の部分へ向かって熱膨張率が徐々に大きくなる、
請求項1または2に記載の電子部品パッケージ。 - 前記封止材は、前記各電子部品の側方の部分に含まれるフィラーの含有率が、前記各電子部品を覆う部分に含まれるフィラーの含有率より小さい、
請求項1から3の何れか一項に記載の電子部品パッケージ。 - 複数の電子部品を支持基板に貼り付ける工程と、
前記支持基板に貼り付けられた前記複数の電子部品を封止する封止材であって、各電子部品の側方の部分に含まれるフィラーの粒径が、前記各電子部品を覆う部分に含まれるフィラーの粒径より小さい封止材で封止する工程と、を備え、
前記支持基板に貼り付けられた前記各電子部品の隙間の大きさは、前記各電子部品を覆う部分に含まれるフィラーと同じ粒径のフィラーを含む樹脂で前記隙間を充填した場合に充填不良が生じる狭さである、
電子部品パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013211954A JP6213128B2 (ja) | 2013-10-09 | 2013-10-09 | 電子部品パッケージおよび電子部品パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013211954A JP6213128B2 (ja) | 2013-10-09 | 2013-10-09 | 電子部品パッケージおよび電子部品パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015076519A JP2015076519A (ja) | 2015-04-20 |
JP6213128B2 true JP6213128B2 (ja) | 2017-10-18 |
Family
ID=53001142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013211954A Expired - Fee Related JP6213128B2 (ja) | 2013-10-09 | 2013-10-09 | 電子部品パッケージおよび電子部品パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6213128B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11069588B2 (en) | 2018-08-01 | 2021-07-20 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6788344B2 (ja) * | 2015-12-21 | 2020-11-25 | 京セラ株式会社 | 電子部品及び電子部品の製造方法 |
KR102440947B1 (ko) * | 2017-03-31 | 2022-09-05 | 쇼와덴코머티리얼즈가부시끼가이샤 | 봉지 필름, 전자 부품 장치의 제조 방법 및 전자 부품 장치 |
JP6891849B2 (ja) * | 2017-07-19 | 2021-06-18 | 株式会社村田製作所 | 電子モジュールおよび電子モジュールの製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3378374B2 (ja) * | 1993-09-14 | 2003-02-17 | 株式会社東芝 | 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び封止用樹脂シート |
US5866952A (en) * | 1995-11-30 | 1999-02-02 | Lockheed Martin Corporation | High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate |
JP2002076237A (ja) * | 2000-08-30 | 2002-03-15 | Hitachi Maxell Ltd | 半導体装置及びその製造方法 |
JP4029278B2 (ja) * | 2002-06-04 | 2008-01-09 | ソニー株式会社 | 半導体装置及びその製造方法 |
JP4543089B2 (ja) * | 2008-01-11 | 2010-09-15 | 株式会社東芝 | 半導体装置 |
JP2012146843A (ja) * | 2011-01-13 | 2012-08-02 | Murata Mfg Co Ltd | モジュール基板及びモジュール基板の製造方法 |
-
2013
- 2013-10-09 JP JP2013211954A patent/JP6213128B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11069588B2 (en) | 2018-08-01 | 2021-07-20 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
US11699626B2 (en) | 2018-08-01 | 2023-07-11 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2015076519A (ja) | 2015-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI642156B (zh) | 採用成型中介層的晶圓級封裝 | |
TWI718314B (zh) | 具有虛設晶粒的封裝結構、半導體裝置及其形成方法 | |
US8178964B2 (en) | Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same | |
US7812434B2 (en) | Wafer level package with die receiving through-hole and method of the same | |
US7655501B2 (en) | Wafer level package with good CTE performance | |
US9601353B2 (en) | Packages with molding structures and methods of forming the same | |
US8178963B2 (en) | Wafer level package with die receiving through-hole and method of the same | |
JP2008252087A (ja) | 半導体装置パッケージ構造及びその方法 | |
JP2008258582A (ja) | ダイ受入れキャビティを備えたウェハレベル・イメージセンサパッケージおよびその方法 | |
US20080116564A1 (en) | Wafer level package with die receiving cavity and method of the same | |
US20080157358A1 (en) | Wafer level package with die receiving through-hole and method of the same | |
US20080261346A1 (en) | Semiconductor image device package with die receiving through-hole and method of the same | |
KR20080089311A (ko) | Wlp용 다이 수용 스루홀 및 양 표면 위에 이중 사이드빌드업층들을 갖는 반도체 디바이스 패키지 및 그 방법 | |
KR20080077934A (ko) | 축소된 구조를 갖는 멀티칩 패키지 및 그 형성 방법 | |
JP2016004999A (ja) | Icパッケージ用高密度フィルム | |
JP2008153654A (ja) | マルチチップパッケージおよびその形成方法 | |
JP2005259813A (ja) | 半導体装置 | |
JP6213128B2 (ja) | 電子部品パッケージおよび電子部品パッケージの製造方法 | |
Kikuchi et al. | Warpage analysis with newly molding material of fan-out panel level packaging and the board level reliability test results | |
TW200933844A (en) | Wafer level package with die receiving through-hole and method of the same | |
TWI844218B (zh) | 電子封裝件及其製法 | |
JP6988360B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5884319B2 (ja) | 半導体装置の製造方法 | |
TW202401712A (zh) | 半導體封裝 | |
TW201011877A (en) | Method for forming metal line and UBM in wafer level package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6213128 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |