JP2002076237A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002076237A
JP2002076237A JP2000261499A JP2000261499A JP2002076237A JP 2002076237 A JP2002076237 A JP 2002076237A JP 2000261499 A JP2000261499 A JP 2000261499A JP 2000261499 A JP2000261499 A JP 2000261499A JP 2002076237 A JP2002076237 A JP 2002076237A
Authority
JP
Japan
Prior art keywords
resin
filler
added
circuit pattern
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000261499A
Other languages
English (en)
Inventor
Ryuzo Fukao
隆三 深尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Holdings Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP2000261499A priority Critical patent/JP2002076237A/ja
Publication of JP2002076237A publication Critical patent/JP2002076237A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 高密度にして接合部やスルーホールが存在せ
ず、小型で信頼性に優れた半導体装置を提供すること、
並びに、この種の半導体装置を高精度かつ高能率に製造
する方法を提供すること。 【解決手段】 ＩＣチップ１、コンデンサ２及びフィル
タ３と、これらの各回路部品１，２，３を一体に保持す
る絶縁性のチップ保持体４と、当該チップ保持体の表面
に電解鋳造され、前記各回路部品の端子部と電気的に接
続された回路パターン５とをもって半導体装置を構成す
る。チップ保持体は、フィラー添加樹脂よりなるフィラ
ー添加部４ａとフィラーが添加されていない樹脂よりな
る樹脂単体部４ｂの二層構造とする。製造方法について
は、バンプ１ａ，２ａ，３ａが電解鋳造された回路部品
をベース板２１上に仮搭載した後、これらの回路部品を
フィラー添加樹脂２２及びフィラーが添加されていない
樹脂２３でポッティングし、樹脂２３の表面に露出され
たバンプ間に回路パターン５を電解鋳造する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップとこれ
に接続された回路パターンとを有する半導体装置と、当
該半導体装置の製造方法とに係り、特に、ＩＣチップを
含む所要の回路部品を一体に保持するチップ保持体の構
成に関する。
【０００２】
【従来の技術】従来より、小型電子部品等の実装におい
て、ＩＣチップとこれに接続された回路パターンとを有
する半導体装置としては、金属箔エッチングや導電ペー
スト印刷などによって所要の回路パターンが形成された
回路基板上にＩＣチップをフェースダウン実装し、回路
パターンとＩＣチップのパッド部（端子部）に施された
バンプとをはんだ、導電ペースト或いは異方性導電接着
剤などを介して電気的に接続したものや、前記と同一構
成の回路基板上にＩＣチップをフェースアップ実装し、
回路パターンとＩＣチップのパッド部とをワイヤボンデ
ィングによって電気的に接続したものなどが知られてい
る。
【０００３】また、アンテナコイルを有する無線通信用
の半導体装置においては、アンテナコイルを金属箔エッ
チングや導電ペースト印刷などによって回路パターンと
一体に形成したもののほか、巻線コイルをもってアンテ
ナコイルを形成し、当該巻線コイルをＩＣチップのパッ
ド部又は回路基板上に形成された回路パターンに接続し
たものや、ＩＣチップ上に絶縁層を介してアンテナコイ
ルを直接パターン形成したものが提案されている。
【０００４】
【発明が解決しようとする課題】ところで、近年におけ
る各種電子機器の小型化及び高密度化の進展に伴い、こ
れらの各種電子機器に搭載又は接続される半導体装置の
小型化及び高密度化が強く求められている。半導体装置
の小型化及び高密度化を図るためには、配線の高密度化
と配線長の短縮による遅延やノイズの低減が重要な課題
となるが、特に、数百ＭＨｚ以上の周波数の無線を利用
する高周波対応型の半導体装置においては、配線又は接
合部に生じる微小な容量成分が通信特性に影響を及ぼす
ため、配線長の短縮化と接合部の微小化及び均質化がき
わめて重要な課題となる。なお、各種電子機器に搭載又
は接続されない半導体装置、例えば非接触通信式ＩＣカ
ードや非接触通信式ＩＣタグにおいても、特性の改善を
図るためには、配線長の短縮化と接合部の微小化及び均
質化を図る必要がある。
【０００５】金属箔エッチングや導電ペースト印刷によ
る回路パターンの加工精度は、通常数十μｍが最小限度
であるため、これらの方法によっては、要求される半導
体装置の小型化及び高密度化を図ることができない。な
お、最近では、ウエハ中に貫通孔を開設して所要の配線
を立体的に行ういわゆる三次元実装も研究されている
が、未だ実用の域に達していない。
【０００６】また、前記したように、従来の半導体装置
においては、ＩＣチップのパッド部と回路基板に形成さ
れた回路パターンや巻線コイルとが、はんだや導電ペー
スト或いは異方性導電接着剤などの異種材料を介して接
合されているので、接合状態が不安定になりやすく、イ
ンピーダンスが増加したり寄生容量が発生したりして、
特性が劣化しやすいという問題がある。
【０００７】さらに、複数ターンのアンテナコイルが所
望の配線と共に回路基板上にパターン形成される従来の
半導体装置にあっては、必然的に回路基板にスルーホー
ルやビアを形成せざるを得ず、基板設計や製造工程が複
雑化して製品コストが高価になるばかりでなく、特性に
対する信頼性が低下するおそれがある。
【０００８】本発明は、かかる従来技術の不備を解消す
るためになされたものであって、高密度にして接合部や
スルーホールが存在せず、小型で信頼性に優れた半導体
装置を定供すこと、並びに、この種の半導体装置を高精
度かつ高能率に製造する方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は、前記目的を達
成するため、半導体装置に関して、第１に、少なくとも
１つのＩＣチップを含む１乃至複数個の回路部品と、当
該回路部品の端子部に形成されたバンプと、前記回路部
品を保持する絶縁性のチップ保持体と、当該チップ保持
体の表面に電解鋳造され、前記バンプと電気的に接続さ
れた回路パターンとを有し、前記チップ保持体が、フィ
ラー添加樹脂よりなるフィラー添加部とフィラーが添加
されていない樹脂よりなる樹脂単体部とからなり、前記
樹脂単体部の表面に前記回路パターンを形成するという
構成にした。
【００１０】回路パターンの電解鋳造は、チップ保持体
の表面に導体膜をスパッタ形成した後、当該導電膜上に
フォトレジストを塗布し、次いで、当該フォトレジスト
の露光と現像とを行ってフォトレジスト層に所要の回路
パターン（アンテナを含むこともできる。）に相当する
くぼみを形成して当該部分の導体膜を露出し、しかる後
に、前記導体膜を一方の電極として電解鋳造を行い、前
記露出された導体膜に選択的にメッキ層を形成するの
で、金属箔エッチングや導電ペースト印刷などによって
回路パターンを形成する場合に比べて、回路パターンを
格段に高精度に形成することができる。よって、回路パ
ターンを高密度化することができると共に配線長を短縮
することができ、半導体装置の小型化と遅延やノイズの
低減を図ることができる。また、回路部品の端子部にバ
ンプを形成し、当該バンプに電解鋳造により回路パター
ンを接続すると、バンプと回路パターンとの間に異物が
介在されず、その接続状態を安定化することができるの
で、インピーダンスの増加や寄生容量の発生による特性
劣化を防止することができる。さらに、チップ保持体の
表面に回路パターン電解鋳造したので、回路パターンが
形成された回路基板上に回路部品を搭載してポッティン
グする場合に比べて半導体装置を薄形化することがで
き、この点からも半導体装置の小型化を図ることができ
る。加えて、チップ保持体を、フィラー添加樹脂よりな
るフィラー添加部とフィラーが添加されていない樹脂よ
りなる樹脂単体部とから構成し、樹脂単体部の表面に回
路パターンを形成すると、回路パターンを平滑な樹脂単
体部の表面に形成できるので、回路パターンの形成精度
が害されることがなく、また、回路部品をフィラー添加
樹脂にて保持できるので、半導体装置の剛性を高めるこ
とができる。なお、本構成によれば、１ターンのアンテ
ナコイルを備えた無線通信用の半導体装置を得ることが
できる。
【００１１】本発明は、半導体装置に関して、第２に、
少なくとも１つのＩＣチップを含む１乃至複数個の回路
部品と、当該回路部品の端子部に形成されたバンプと、
前記回路部品を保持する絶縁性のチップ保持体と、当該
チップ保持体の表面に電解鋳造され、前記バンプと電気
的に接続された第１回路パターンと、当該第１回路パタ
ーンの一部を覆う絶縁層と、当該絶縁層の表面側に電解
鋳造され、前記第１回路パターンと電気的に接続された
第２回路パターンとを有し、前記チップ保持体が、フィ
ラー添加樹脂からなるフィラー添加部とフィラーが添加
されていない樹脂からなる樹脂単体部とからなり、前記
樹脂単体部の表面に前記回路パターンを形成するという
構成にした。
【００１２】本構成によると、前記第１の手段と同様の
作用効果を奏するほか、バンプと電気的に接続された第
１回路パターンの上に、絶縁層を介して第２回路パター
ンを形成するので、スルーホールやビアを形成すること
なく、回路パターンを２層に形成することができ、例え
ば２ターン以上の巻線数を有するアンテナコイルを備え
た無線通信用の半導体装置を得ることができる。そし
て、スルーホールやビアを有しないので、基板設計や製
造工程の複雑化を防止できると共に、特性に対する信頼
性の低下も防止できる。
【００１３】本発明は、半導体装置に関して、第３に、
回路パターン中にアンテナを形成するという構成にし
た。
【００１４】本構成によると、回路パターン中にアンテ
ナを形成したので、無線通信式の半導体装置を得ること
ができる。
【００１５】本発明は、半導体装置に関して、第４に、
回路パターンが形成されたチップ保持体の外周を絶縁性
の外装材でカバーするという構成にした。
【００１６】本構成によると、回路パターンが形成され
たチップ保持体の外周を絶縁性の外装材でカバーしたの
で、取り扱いを容易化することができ、実用性を高める
ことができる。
【００１７】一方、本発明は、前記目的を達成するた
め、半導体装置の製造方法に関して、第１に、端子部に
形成されたバンプを上向きにして、回路部品をベース板
に仮搭載する工程と、前記ベース板に仮搭載された回路
部品のうち、少なくとも前記バンプの先端部を除く部分
をフィラー添加樹脂にてポッティングする工程と、当該
フィラー添加樹脂よりなるフィラー添加部の表面に、フ
ィラーが添加されていない樹脂をポッティングして、前
記バンプの先端部を覆う工程と、前記フィラーが添加さ
れていない樹脂よりなる樹脂単体部の表面を機械研磨し
て、当該樹脂単体部の片面に前記バンプを露出させる工
程と、前記樹脂単体部の表面に、前記バンプと電気的に
接続された回路パターンを電解鋳造する工程と、前記フ
ィラー添加部及び回路部品と前記ベース板の界面を剥離
する工程とを含む工程を経て半導体装置を製造するとい
う構成にした。
【００１８】本構成によると、バンプを上向きにして回
路部品をベース板に仮搭載するので、仮搭載された回路
部品の安定性が高く、当該回路部品に対するフィラー添
加樹脂及びフィラーが添加されていない樹脂のポッティ
ングを容易に行うことができる。また、本構成による
と、ポッティング樹脂の機械研磨をベース板に取り付け
たまま行うことができるので、研磨加工を効率的に行う
ことができる。なお、本構成によれば、１ターンのアン
テナコイルを備えた無線通信用の半導体装置を製造する
ことができる。
【００１９】本発明は、半導体装置の製造方法に関し
て、第２に、端子部に形成されたバンプを上向きにし
て、回路部品をベース板に仮搭載する工程と、前記ベー
ス板に仮搭載された回路部品のうち、少なくとも前記バ
ンプの先端部を除く部分をフィラー添加樹脂にてポッテ
ィングする工程と、当該フィラー添加樹脂よりなるフィ
ラー添加部の表面に、フィラーが添加されていない樹脂
をポッティングして、前記バンプの先端部を覆う工程
と、前記フィラーが添加されていない樹脂よりなる樹脂
単体部の表面を機械研磨して、当該樹脂単体部の片面に
前記バンプを露出させる工程と、前記樹脂単体部の表面
に、前記バンプと電気的に接続された第１回路パターン
を電解鋳造する工程と、前記第１回路パターン上に絶縁
層を選択的に形成する工程と、前記絶縁層の表面側に前
記第１回路パターンと電気的に接続された第２回路パタ
ーンを電解鋳造する工程と、前記フィラー添加部及び回
路部品と前記ベース板の界面を剥離する工程とを含む工
程を経て半導体装置を製造するという構成にした。
【００２０】本構成によると、前記第１の手段と同様の
作用効果を奏するほか、バンプと電気的に接続された第
１回路パターンを電解鋳造した後、絶縁層を介して第２
回路パターンを電解鋳造するので、スルーホールやビア
を形成することなく、回路パターンを２層に形成するこ
とができ、例えば２ターン以上の巻線数を有するアンテ
ナコイルを備えた無線通信用の半導体装置を得ることが
できる。そして、スルーホールやビアを有しないので、
基板設計や製造工程の複雑化を防止できると共に、特性
に対する信頼性の低下も防止できる。
【００２１】本発明は、半導体装置の製造方法に関し
て、第３に、端子部に形成されたバンプを下向きにし
て、回路部品をベース板に仮搭載する工程と、前記ベー
ス板に仮搭載された回路部品のうち、少なくとも前記バ
ンプの先端部を含む部分を、フィラーが添加されていな
い樹脂にてポッティングする工程と、当該フィラーが添
加されていない樹脂よりなる樹脂単体部の表面に、フィ
ラー添加樹脂をポッティングして、前記回路部品全体を
覆う工程と、前記樹脂単体部及びバンプと前記ベース板
の界面を剥離する工程と、前記樹脂単体部の表面に、前
記バンプと電気的に接続された回路パターンを電解鋳造
する工程とを含む工程を経て半導体装置を製造するとい
う構成にした。
【００２２】本構成によると、前記第１の手段と同様の
作用効果を奏するほか、バンプを下向きにして回路部品
をベース板に仮搭載するので、ポッティング工程の段階
でバンプの先端位置を揃えることができ、かつポッティ
ング樹脂の表面からバンプの先端部を露出させることが
できるので、研磨加工を容易化又は省略することができ
る。
【００２３】本発明は、半導体装置の製造方法に関し
て、第４に、端子部に形成されたバンプを下向きにし
て、回路部品をベース板に仮搭載する工程と、前記ベー
ス板に仮搭載された回路部品のうち、少なくとも前記バ
ンプの先端部を含む部分を、フィラーが添加されていな
い樹脂にてポッティングする工程と、当該フィラーが添
加されていない樹脂よりなる樹脂単体部の表面に、フィ
ラー添加樹脂をポッティングして、前記回路部品全体を
覆う工程と、前記樹脂単体部及びバンプと前記ベース板
の界面を剥離する工程と、前記樹脂単体部の表面に、前
記バンプと電気的に接続された第１回路パターンを電解
鋳造する工程と、前記第１回路パターン上に絶縁層を選
択的に形成する工程と、前記絶縁層の表面側に前記第１
回路パターンと電気的に接続された第２回路パターンを
電解鋳造する工程とを含む工程を経て半導体装置を製造
するという構成にした。
【００２４】本構成によると、前記第３の手段と同様の
作用効果を奏するほか、バンプと電気的に接続された第
１回路パターンを電解鋳造した後、絶縁層を介して第２
回路パターンを電解鋳造するので、スルーホールやビア
を形成することなく、回路パターンを２層に形成するこ
とができ、例えば２ターン以上の巻線数を有するアンテ
ナコイルを備えた無線通信用の半導体装置を得ることが
できる。そして、スルーホールやビアを有しないので、
基板設計や製造工程の複雑化を防止できると共に、特性
に対する信頼性の低下も防止できる。
【００２５】本発明は、半導体装置の製造方法に関し
て、第５に、回路部品をベース板に仮搭載する工程で、
ベース板上に半導体装置複数個分の回路部品を仮搭載
し、その後の各工程で、これら半導体装置複数個分の回
路部品を一体に取り扱うという構成にした。
【００２６】本構成によると、１回の製造工程で所要の
半導体装置を多数個取りすることができるので、半導体
装置の製造効率を高めることができる。
【００２７】
【発明の実施の形態】まず、本発明に係る半導体装置の
第１実施形態例を、図１乃至図４に基づいて説明する。
図１は第１実施形態例に係る半導体装置の断面図、図２
は第２実施形態例に係る半導体装置の断面図、図３は第
３実施形態例に係る半導体装置の断面図、図４は第４実
施形態例に係る半導体装置の断面図である。
【００２８】図１に示すように、第１実施形態例に係る
半導体装置は、ＩＣチップ１と、コンデンサ２と、フィ
ルタ３と、これら各回路部品１，２，３を一体に保持す
る絶縁性のチップ保持体４と、当該チップ保持体４の表
面に電解鋳造され、前記各回路部品１，２，３の端子部
と電気的に接続された回路パターン５とから構成されて
いる。
【００２９】ＩＣチップ１、コンデンサ２、フィルタ３
の各端子部には、それぞれバンプ１ａ，２ａ，３ａが電
解鋳造されており、これらの各バンプ１ａ，２ａ，３ａ
間が回路パターン５にて接続されている。これらのバン
プ１ａ，２ａ，３ａは、銅をもって形成されており、一
辺が約１００μｍの大きさのパッド部を有するＩＣチッ
プ１については、縦、横、高さがそれぞれ約７０μｍの
バンプ１ａが形成される。コンデンサ２のバンプ２ａ及
びフィルタ３のバンプ３ａについても、これとほぼ同一
サイズに形成される。
【００３０】チップ保持体４は、フィラー添加樹脂より
なるフィラー添加部４ａとフィラーが添加されていない
樹脂よりなる樹脂単体部４ｂとの二層構造になってお
り、フィラー添加部４ａは、ＩＣチップ１、コンデンサ
２、フィルタ３のうちのバンプ１ａ，２ａ，３ａの先端
部を除く部分に設けられ、樹脂単体部４ｂは、その表面
が前記各バンプ１ａ，２ａ，３ａの先端部と同一平面を
なすように形成される。フィラー添加部４ａの厚さは、
製品である半導体装置に要求される合成を考慮して、適
宜調整することができる。回路パターン５は、樹脂単体
部４ｂの表面に形成される。フィラー添加部４ａ及び樹
脂単体部４ｂを構成する樹脂材料としては、エポキシ樹
脂、アクリル樹脂、アクリルシリコン樹脂、ウレタン樹
脂又はポリイミド樹脂などを用いることができ、フィラ
ー添加部４ａを構成する樹脂材料に添加されるフィラー
としては、シリカ、アルミナ、炭酸カルシウム、シリコ
ンビーズ又はガラス繊維等を用いることができる。
【００３１】回路パターン５は、電解鋳造によって形成
され、メッキ時の電極として使用するシード層と電解鋳
造によってシード層上に積層されるメッキ層とからな
る。シード層及びメッキ層を構成する金属材料として
は、銅やニッケルなどを用いることができるが、メッキ
応力を抑制するため、シード層を構成する金属材料とメ
ッキ層を構成する金属材料とは、同種のものを用いるこ
とが好ましい。回路パターン５には、所要の配線パター
ンのほか、例えばＧＨｚ帯といった高周波を用いる無線
通信式の半導体装置については、アンテナコイルやスト
リップアンテナそれにダイポールアンテナ等を形成する
ことができる。
【００３２】本例の半導体装置は、回路パターン５を電
解鋳造により形成するので、金属箔エッチングや導電ペ
ースト印刷などによって回路パターンを形成する場合に
比べて、回路パターン５を格段に高精度に形成すること
ができる。よって、回路パターン５の高密度化と配線長
の短縮化を図ることができ、半導体装置の小型化と遅延
やノイズの低減を図ることができる。また、回路部品
１，２，３の端子部にバンプ１ａ，２ａ，３ａを形成
し、当該バンプ１ａ，２ａ，３ａに電解鋳造により回路
パターン５を接続したので、バンプ１ａ，２ａ，３ａと
回路パターン５との間に異物が介在されず、インピーダ
ンスの増加や寄生容量の発生による特性劣化を防止する
ことができる。さらに、チップ保持体４の表面に回路パ
ターン５を電解鋳造したので、回路パターンが形成され
た回路基板上に回路部品を搭載してポッティングする場
合に比べて半導体装置を薄形化することができる。加え
て、チップ保持体４を、フィラー添加部４ａと樹脂単体
部４ｂとから構成し、樹脂単体部４ｂの表面に回路パタ
ーン５を形成したので、フィラー添加部４ａによる半導
体装置の剛性向上と樹脂単体部４ｂの表面に回路パター
ン５を形成することによる回路パターン５の形成精度の
維持とを同時に図ることができる。
【００３３】図２に示すように、第２実施形態例に係る
半導体装置は、第１実施形態例に係る半導体装置の外周
を外装材８で密封したことを特徴とする。外装材８とし
ては、透湿性が低いことなどから、ホットメルト接着剤
が塗布されたＰＥＴフィルムなどを用いることができ
る。その他については、第１実施形態例に係る半導体装
置と同じであるので、重複を避けるために説明を省略す
る。
【００３４】本例の半導体装置は、外周を外装材８で密
封したので、強度及び耐久性に優れ、より実用に適す
る。
【００３５】図３に示すように、第３実施形態例に係る
半導体装置は、第１実施形態例に係る半導体装置におけ
る回路パターン（本例においては、「第１回路パター
ン」という。）５の表面側に、絶縁層６を介して第２回
路パターン７を形成し、第１回路パターン５間を電気的
に接続したことを特徴とする。この第２回路パターン７
も、第１回路パターン５と同様に、電解鋳造法にて形成
される。また、絶縁層６は、エポキシ樹脂、アクリル樹
脂、アクリルシリコン樹脂、ウレタン樹脂又はポリイミ
ド樹脂などの樹脂材料を用いて形成することができる。
その他については、第１実施形態例に係る半導体装置と
同じであるので、重複を避けるために説明を省略する。
【００３６】本例の半導体装置は、第１回路パターン５
の表面側に絶縁層６を介して第２回路パターン７を形成
したので、スルーホールやビアを形成することなく、回
路パターンを２層に形成することができ、例えば複数タ
ーンの巻線数を有するアンテナコイルを容易に形成する
ことができる。
【００３７】図４に示すように、第４実施形態例に係る
半導体装置は、第３実施形態例に係る半導体装置の外周
を外装材８で密封したことを特徴とする。その他につい
ては、第２実施形態例に係る半導体装置と同じであるの
で、重複を避けるために説明を省略する。
【００３８】本例の半導体装置も、第２実施形態例に係
る半導体装置と同様に、外周を外装材８で密封したの
で、強度及び耐久性に優れ、実用に適する。
【００３９】以下、本発明に係る半導体装置製造方法の
第１実施形態例を、図５乃至図１１に基づいて説明す
る。図５はＩＣチップにバンプを形成する工程を示す説
明図、図６はＩＣチップを含む回路部品を一体化する工
程を示す説明図、図７は樹脂単体層の表面の平坦化処理
方法を示す説明図、図８は回路パターン（第１回路パタ
ーン）の形成工程を示す説明図、図９は絶縁層の形成工
程を示す説明図、図１０は第２回路パターン及び保護層
の形成工程を示す説明図、図１１はベース板から剥離さ
れた構造体の断面図である。
【００４０】本例の半導体装置製造方法においては、ま
ず最初に、端子部にバンプを有する回路部品１，２，３
を作製する。
【００４１】一例として、ＩＣチップ１にバンプ１ａを
形成する工程を図５にしたがって説明する。この工程に
おいては、まず、図５（ａ）に示すように、所要のＩＣ
パターンが形成されたシリコンウエハ１１上のパッド部
１２以外の部分に、ポリイミド系の絶縁膜１３を約２μ
ｍの厚さに塗布する。次いで、図５（ｂ）に示すよう
に、当該絶縁膜１３の上に銅製の第１シード層１４をス
パッタによって約５０００Åの厚さに形成した後、図５
（ｃ）に示すように、パッド部１２以外の部分に第１フ
ォトレジスト層１５を形成する。なお、かかる第１のフ
ォトレジスト層１５は、シリコンウエハ１１上にフォト
レジストを均一に塗布した後、パッド部１２に対応する
部分を選択的に露光し、現像処理にて当該露光部分を除
去することにより形成できる。次いで、前記第１のシー
ド層１４を一方の電極として電解鋳造を行い、パッド部
１２に銅バンプ１ａを形成する。次いで、第１のフォト
レジスト層１５の除去と当該第１のフォトレジスト層１
５にて覆われていた部分の第１シード層１４の除去とを
行い、図５（ｄ）に示すように、パッド部１２に高さが
約５０μｍの銅バンプ１ａが形成されたシリコンウエハ
１１を得る。最後に、シリコンウエハ１１をダイシング
して、図５（ｅ）に示すように、パッド部１２に銅バン
プ１ａが形成されたＩＣチップ１を取り出す。なお、本
例においては、シリコンウエハ１１の段階で銅バンプ１
ａの形成を行ったが、ダイシングにより取り出された個
々のＩＣチップに銅バンプ１ａを形成することもでき
る。また、図示は省略するが、コンデンサ２やフィルタ
３等の他の回路部品についても、同様の方法で端子部に
銅バンプ２ａ，３ａが形成される。
【００４２】次に、前記のようにして作製された各回路
部品１，２，３を別途用意されたベース板を利用して一
体化する。この工程においては、まず、図６（ａ）に示
すように、表面が平滑に形成された平行平板状のベース
板２１に、銅バンプ１ａ，２ａ，３ａが形成されたＩＣ
チップ１、コンデンサ２、フィルタ３をフェースアップ
で仮搭載する。なお、ベース板２１としては、ステンレ
ス等の金属板又はセラミック板或いは硬質樹脂板等をも
ちいることができる。また、搭載部品は、ＩＣチップ
１、コンデンサ２及びフィルタ３の組み合わせに限定さ
れるものではなく、少なくとも１個のＩＣチップ１を含
む任意の回路部品の組み合わせとすることができる。ベ
ース板２１に所要の回路部品１，２，３を搭載した後、
図６（ｂ）に示すように、ＩＣチップ１、コンデンサ
２、フィルタ３のうちの少なくともバンプ１ａ，２ａ，
３ａの先端部を除く部分にフィラー添加樹脂２２をポッ
ティングし、フィラー添加部４ａを形成する。しかる後
に、図６（ｃ）に示すように、当該フィラー添加部４ａ
の上にフィラーが添加されていない樹脂２３をポッティ
ングして各回路部品１，２，３の上面を完全に覆い、樹
脂硬化後、当該ポッティング樹脂２３の表面を機械研磨
して、図６（ｄ）に示すように、ポッティング樹脂２３
の樹脂面を平坦化すると共に銅バンプ１ａ，２ａ，３ａ
を外部に露出させて、樹脂単体部４ｂを形成する。これ
によって、フィラー添加部４ａと樹脂単体部４ｂとから
なる二層構造のチップ保持体４が形成される。
【００４３】この状態では、図７（ａ）に拡大して示す
ように、樹脂単体部４ｂの表面には、機械研磨に伴う微
細な凹凸２４が形成されている。そこで、図７（ｂ）に
示すように、機械研磨終了後、樹脂単体部４ｂの銅バン
プ露出側の表面にポッティング樹脂２３の溶剤２５を塗
布することにより、凹凸２４を除去して樹脂単体部４ｂ
の表面を平坦化することができる。なお、溶剤２４の塗
布方法としては、スピン塗布、ロール塗布、スプレー塗
布など任意の手段をとることができるが、樹脂面に溶剤
を均一かつ速やかに塗布することができて樹脂面の平滑
化を高能率かつ高精度に行うことができ、かつ、余剰の
溶剤を遠心力によって除去することができて溶剤の塗布
と余剰の溶剤の除去とを１工程で行うことができ、樹脂
面の平滑化を高能率に行うことができることから、スピ
ン塗布法を用いることが特に好ましい。
【００４４】ベース板２１上に仮搭載された回路部品
１，２，３をポッティングにより一体化した後、樹脂単
体部４ｂの表面に回路パターン（第１回路パターン）５
が形成される。この工程においては、まず、図８（ａ）
に示すように、樹脂単体部４ｂの表面に前記第１シード
層１４と同様の第２シード層３１を形成する。次いで、
図８（ｂ）に示すように、第２シード層３１の回路パタ
ーン（第１回路パターン）５を形成しない部分に、前記
第１フォトレジスト層１５と同様の第２フォトレジスト
層３２を形成する。次いで、前記第２シード層３１のう
ちの前記第２フォトレジスト層３２が形成されていない
部分の除去と、残存した第２フォトレジスト層３２の除
去とを行う。しかる後に、残存した第２シード層３１を
一方の電極として第２フォトレジスト層３２の形成面に
電解鋳造を行い、図８（ｃ）に示す回路パターン５を形
成する。なお、典型的な配線の幅は５０μｍであり、配
線ピッチは１０μｍとした。この段階でベース板２１を
除去し、所要の整形を施せば、図１に示した第１実施例
に係る半導体装置が得られる。また、これを外装体８で
密封すれば、図２に示した第２実施例に係る半導体装置
が得られる。
【００４５】第３実施形態例及び第４実施形態例に係る
半導体装置を製造するに際しては、第１回路パターン５
を形成した後、絶縁層６の形成が行われる。この工程に
おいては、まず、図９（ａ）に示すように、前記回路パ
ターン５上の導通端子となる部分に第３のフォトレジス
ト層４１を形成した後、図９（ｂ）に示すように、該レ
ジスト４１が塗布された部分以外の領域に例えばアクリ
ルシリコン樹脂からなる絶縁層６を約５μｍの厚さに塗
布する。しかる後に、前記第３のフォトレジスト層４１
を除去し、図９（ｃ）に示すように、第２回路パターン
７の接続部４２を作製する。なお、当該絶縁層６の表面
についても、必要に応じて、当該絶縁層６を構成する樹
脂材料の溶剤を塗布することによって、平滑化すること
ができる。
【００４６】次に、第２回路パターン５及び保護層９の
形成工程を図１０にしたがって説明すると、まず、図１
０（ａ）に示すように、前記絶縁層６の表面に、前記第
１シード層１４と同様の第３シード層５１を形成する。
次いで、図１０（ｂ）に示すように、当該第３シード層
５１の回路パターン（第２回路パターン）７を形成しな
い部分に、第１フォトレジスト層１５と同様の第４フォ
トレジスト層５２を形成する。しかる後に、前記第３シ
ード層５１を一方の電極として電解鋳造を行い、前記第
３シード層５１の第４フォトレジスト層５２にて覆われ
ていない部分に第２回路パターン７を形成する。次い
で、第４フォトレジスト層５２の除去と当該第４フォト
レジスト層５２にて覆われていた部分の第３シード層５
１の除去とを行い、図１０（ｃ）に示すように、第１回
路パターン５が第２回路パターン７にて電気的に接続さ
れたものを得る。最後に、図１０（ｄ）に示すように、
第２回路パターン７上に例えばシリコーン樹脂等の保護
層９を形成する。
【００４７】以下、ベース板２１を除去して図１１に示
す構造体を得、この構造体に所要の整形を施すことによ
り、図３に示した第３実施例に係る半導体装置が得られ
る。また、これを外装体８で密封すれば、図４に示した
第４実施例に係る半導体装置が得られる。
【００４８】本例の製造方法によると、バンプ１ａ，２
ａ，３ａを上向きにして回路部品１，２，３をベース板
２１に仮搭載するので、仮搭載された回路部品１，２，
３の安定性が高く、当該回路部品のポッティングを容易
に行うことができる。また、回路部品１．２．３をポッ
ティングした樹脂の研磨をベース板２１に取り付けたま
ま行うことができるので、研磨加工を効率化することが
できる。
【００４９】なお、本例の製造方法とは異なり、図１２
に示すように、ベース板２１に回路部品１，２，３をフ
ェースダウンで仮搭載することもできる。
【００５０】この場合には、回路部品１，２，３のベー
ス板２１側にまずフィラーが添加されていない樹脂２３
をポッティングして各回路部品１，２，３に形成された
バンプ１ａ，２ａ，３ａの先端部を当該ポッティング樹
脂２３で覆い、樹脂単体部４ｂを形成する。しかる後
に、当該樹脂単体部４ｂの上にフィラー添加樹脂２２を
ポッティングし、フィラー添加部４ａを形成する。そし
て、フィラー添加部４ａが硬化した後、ポッティング樹
脂２３及びバンプ１ａ，２ａ，３ａとベース板２１との
界面を剥離し、回路パターン５の形成を行う。その他に
ついては、前記実施形態例に係る製造方法と同じである
ので、重複を避けるために説明を省略する。
【００５１】なお、ベース板２１を剥離した後、必要に
応じて、樹脂単体部４ｂの表面に溶剤を塗布して、当該
樹脂単体部４ｂの表面を平滑化することもできる。
【００５２】本構成によると、前記実施形態例と同様の
効果を奏するほか、バンプを下向きにして回路部品をベ
ース板に仮搭載するので、樹脂のポッティング工程でバ
ンプ１ａ，２ａ，３ａの先端位置と樹脂単体部４ｂの表
面とを同一面上に揃えることができ、研磨加工を容易化
又は省略することができる。
【００５３】なお、本例の場合には、ポッティングされ
た構造体の剥離を容易にするため、ベース板２１に所要
の離型処理６１を施しておくことが好ましい。また、こ
の方法によるときは、ベース板２１を除去した後に構造
体の研磨を行うので、構造体保護のため、研磨加工時、
構造体を所要のホルダに取り付けることが好ましい。
【００５４】
【発明の効果】請求項１に記載の発明は、回路パターン
を電解鋳造により形成するので、金属箔エッチングや導
電ペースト印刷などによって回路パターンを形成する場
合に比べて、回路パターンを格段に高精度に形成するこ
とができる。よって、回路パターンの高密度化と配線長
の短縮化を図ることができ、半導体装置の小型化と遅延
やノイズの低減を図ることができる。また、回路部品の
端子部にバンプを形成し、当該バンプに電解鋳造により
回路パターンを接続したので、バンプと回路パターンと
の間に異物が介在されず、インピーダンスの増加や寄生
容量の発生による特性劣化を防止することができる。さ
らに、チップ保持体の表面に回路パターンを電解鋳造し
たので、回路パターンが形成された回路基板上に回路部
品を搭載してポッティングする場合に比べて半導体装置
を薄形化することができる。加えて、チップ保持体を、
フィラー添加部と樹脂単体部とから構成し、樹脂単体部
の表面に回路パターンを形成したので、フィラー添加部
による半導体装置の剛性向上と樹脂単体部の表面に回路
パターンを形成することによる回路パターンの形成精度
の維持とを同時に図ることができる。
【００５５】請求項２に記載の発明は、請求項１に記載
の発明と同様の効果を奏するほか、バンプと電気的に接
続された第１回路パターンの上に、絶縁層を介して第２
回路パターンを形成するので、スルーホールやビアを形
成することなく、回路パターンを２層に形成することが
でき、例えば２ターン以上の巻線数を有するアンテナコ
イルを備えた無線通信用の半導体装置を得ることができ
る。そして、スルーホールやビアを有しないので、基板
設計や製造工程の複雑化を防止できると共に、特性に対
する信頼性の低下も防止できる。
【００５６】請求項３に記載の発明は、請求項１に記載
の発明と同様の効果を奏するほか、回路パターン中にア
ンテナを形成したので、無線通信式の半導体装置を得る
ことができる。
【００５７】請求項４に記載の発明は、請求項１に記載
の発明と同様の効果を奏するほか、回路パターンが形成
されたチップ保持体の外周を絶縁性の外装材でカバーし
たので、取り扱いを容易化することができ、実用性を高
めることができる。
【００５８】請求項５に記載の発明は、バンプを上向き
にして回路部品をベース板に仮搭載するので、仮搭載さ
れた回路部品の安定性が高く、当該回路部品に対するフ
ィラー添加樹脂及びフィラーが添加されていない樹脂の
ポッティングを容易に行うことができる。また、ポッテ
ィング樹脂の機械研磨をベース板に取り付けたまま行う
ことができるので、研磨加工を効率的に行うことができ
る。
【００５９】請求項６に記載の発明は、請求項５に記載
の発明と同様の効果を奏するほか、バンプと電気的に接
続された第１回路パターンを電解鋳造した後、絶縁層を
介して第２回路パターンを電解鋳造するので、スルーホ
ールやビアを形成することなく、回路パターンを２層に
形成することができ、例えば２ターン以上の巻線数を有
するアンテナコイルを備えた無線通信用の半導体装置を
得ることができる。そして、スルーホールやビアを有し
ないので、基板設計や製造工程の複雑化を防止できると
共に、特性に対する信頼性の低下も防止できる。
【００６０】請求項７に記載の発明は、請求項５に記載
の発明と同様の効果を奏するほか、バンプを下向きにし
て回路部品をベース板に仮搭載するので、ポッティング
工程の段階でバンプの先端位置を揃えることができ、か
つポッティング樹脂の表面からバンプの先端部を露出さ
せることができるので、研磨加工を容易化又は省略する
ことができる。
【００６１】請求項８に記載の発明は、請求項７に記載
の発明と同様の効果を奏するほか、バンプと電気的に接
続された第１回路パターンを電解鋳造した後、絶縁層を
介して第２回路パターンを電解鋳造するので、スルーホ
ールやビアを形成することなく、回路パターンを２層に
形成することができ、例えば２ターン以上の巻線数を有
するアンテナコイルを備えた無線通信用の半導体装置を
得ることができる。そして、スルーホールやビアを有し
ないので、基板設計や製造工程の複雑化を防止できると
共に、特性に対する信頼性の低下も防止できる。
【００６２】請求項９に記載の発明は、請求項５乃至８
に記載の発明と同様の効果を奏するほか、回路部品をベ
ース板に仮搭載する工程で、ベース板上に半導体装置複
数個分の回路部品を仮搭載し、その後の各工程で、これ
ら半導体装置複数個分の回路部品を一体に取り扱うよう
にしたので、１回の製造工程で所要の半導体装置を多数
個取りすることができ、半導体装置の製造効率を高める
ことができる。
【図面の簡単な説明】
【図１】第１実施形態例に係る半導体装置の断面図であ
る。
【図２】第２実施形態例に係る半導体装置の断面図であ
る。
【図３】第３実施形態例に係る半導体装置の断面図であ
る。
【図４】第４実施形態例に係る半導体装置の断面図であ
る。
【図５】ＩＣチップにバンプを形成する工程を示す説明
図である。
【図６】ＩＣチップを含む回路部品を一体化する工程を
示す説明図である。
【図７】ポッティング樹脂の平滑化方法を示す説明図で
ある。
【図８】回路パターン（第１回路パターン）の形成工程
を示す説明図である。
【図９】絶縁層の形成工程を示す説明図である。
【図１０】第２回路パターン及び保護層の形成工程を示
す説明図である。
【図１１】ベース板から剥離された構造体の断面図であ
る。
【図１２】本発明に係る半導体装置製造方法の他の例を
示す断面図である。
【符号の説明】
１ ＩＣチップ ２ コンデンサ ３ フィルタ １ａ，２ａ，３ａ バンプ ４ チップ保持体 ４ａ フィラー添加部 ４ｂ 樹脂単体部 ５ 回路パターン（第１回路パターン） ６ 絶縁層 ７ 第２回路パターン ８ 外装材 ２１ ベース板

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つのＩＣチップを含む１乃
    至複数個の回路部品と、当該回路部品の端子部に形成さ
    れたバンプと、前記回路部品を保持する絶縁性のチップ
    保持体と、当該チップ保持体の表面に電解鋳造され、前
    記バンプと電気的に接続された回路パターンとを有し、
    前記チップ保持体が、フィラー添加樹脂よりなるフィラ
    ー添加部とフィラーが添加されていない樹脂よりなる樹
    脂単体部とからなり、前記樹脂単体部の表面に前記回路
    パターンを形成したことを特徴とする半導体装置。
  2. 【請求項２】 少なくとも１つのＩＣチップを含む１乃
    至複数個の回路部品と、当該回路部品の端子部に形成さ
    れたバンプと、前記回路部品を保持する絶縁性のチップ
    保持体と、当該チップ保持体の表面に電解鋳造され、前
    記バンプと電気的に接続された第１回路パターンと、当
    該第１回路パターンの一部を覆う絶縁層と、当該絶縁層
    の表面側に電解鋳造され、前記第１回路パターンと電気
    的に接続された第２回路パターンとを有し、前記チップ
    保持体が、フィラー添加樹脂よりなるフィラー添加部と
    フィラーが添加されていない樹脂よりなる樹脂単体部と
    からなり、前記樹脂単体部の表面に前記回路パターンを
    形成したことを特徴とする半導体装置。
  3. 【請求項３】 請求項１又は２に記載の半導体装置にお
    いて、前記回路パターン中にアンテナを形成したことを
    特徴とする半導体装置。
  4. 【請求項４】 請求項１又は２に記載の半導体装置にお
    いて、前記回路パターンが形成されたチップ保持体の外
    周を絶縁性の外装材でカバーしたことを特徴とする半導
    体装置。
  5. 【請求項５】 端子部に形成されたバンプを上向きにし
    て、回路部品をベース板に仮搭載する工程と、 前記ベース板に仮搭載された回路部品のうち、少なくと
    も前記バンプの先端部を除く部分をフィラー添加樹脂に
    てポッティングする工程と、 当該フィラー添加樹脂よりなるフィラー添加部の表面
    に、フィラーが添加されていない樹脂をポッティングし
    て、前記バンプの先端部を覆う工程と、 前記フィラーが添加されていない樹脂よりなる樹脂単体
    部の表面を機械研磨して、当該樹脂単体部の片面に前記
    バンプを露出させる工程と、 前記樹脂単体部の表面に、前記バンプと電気的に接続さ
    れた回路パターンを電解鋳造する工程と、 前記フィラー添加部及び回路部品と前記ベース板の界面
    を剥離する工程とを含むことを特徴とする半導体装置の
    製造方法。
  6. 【請求項６】 端子部に形成されたバンプを上向きにし
    て、回路部品をベース板に仮搭載する工程と、 前記ベース板に仮搭載された回路部品のうち、少なくと
    も前記バンプの先端部を除く部分をフィラー添加樹脂に
    てポッティングする工程と、 当該フィラー添加樹脂よりなるフィラー添加部の表面
    に、フィラーが添加されていない樹脂をポッティングし
    て、前記バンプの先端部を覆う工程と、 前記フィラーが添加されていない樹脂よりなる樹脂単体
    部の表面を機械研磨して、当該樹脂単体部の片面に前記
    バンプを露出させる工程と、 前記樹脂単体部の表面に、前記バンプと電気的に接続さ
    れた第１回路パターンを電解鋳造する工程と、 前記第１回路パターン上に絶縁層を選択的に形成する工
    程と、 前記絶縁層の表面側に前記第１回路パターンと電気的に
    接続された第２回路パターンを電解鋳造する工程と、 前記フィラー添加部及び回路部品と前記ベース板の界面
    を剥離する工程とを含むことを特徴とする半導体装置の
    製造方法。
  7. 【請求項７】 端子部に形成されたバンプを下向きにし
    て、回路部品をベース板に仮搭載する工程と、 前記ベース板に仮搭載された回路部品のうち、少なくと
    も前記バンプの先端部を含む部分を、フィラーが添加さ
    れていない樹脂にてポッティングする工程と、 当該フィラーが添加されていない樹脂よりなる樹脂単体
    部の表面に、フィラー添加樹脂をポッティングして、前
    記回路部品全体を覆う工程と、 前記樹脂単体部及びバンプと前記ベース板の界面を剥離
    する工程と、 前記樹脂単体部の表面に、前記バンプと電気的に接続さ
    れた回路パターンを電解鋳造する工程とを含むことを特
    徴とする半導体装置の製造方法。
  8. 【請求項８】 端子部に形成されたバンプを下向きにし
    て、回路部品をベース板に仮搭載する工程と、 前記ベース板に仮搭載された回路部品のうち、少なくと
    も前記バンプの先端部を含む部分を、フィラーが添加さ
    れていない樹脂にてポッティングする工程と、 当該フィラーが添加されていない樹脂よりなる樹脂単体
    部の表面に、フィラー添加樹脂をポッティングして、前
    記回路部品全体を覆う工程と、 前記樹脂単体部及びバンプと前記ベース板の界面を剥離
    する工程と、 前記樹脂単体部の表面に、前記バンプと電気的に接続さ
    れた第１回路パターンを電解鋳造する工程と、 前記第１回路パターン上に絶縁層を選択的に形成する工
    程と、 前記絶縁層の表面側に前記第１回路パターンと電気的に
    接続された第２回路パターンを電解鋳造する工程とを含
    むことを特徴とする半導体装置の製造方法。
  9. 【請求項９】 請求項５乃至８に記載の半導体装置の製
    造方法において、前記回路部品をベース板に仮搭載する
    工程で、ベース板上に半導体装置複数個分の回路部品を
    仮搭載し、その後の各工程で、これら半導体装置複数個
    分の回路部品を一体に取り扱うことを特徴とする半導体
    装置の製造方法。
JP2000261499A 2000-08-30 2000-08-30 半導体装置及びその製造方法 Withdrawn JP2002076237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000261499A JP2002076237A (ja) 2000-08-30 2000-08-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000261499A JP2002076237A (ja) 2000-08-30 2000-08-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002076237A true JP2002076237A (ja) 2002-03-15

Family

ID=18749329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000261499A Withdrawn JP2002076237A (ja) 2000-08-30 2000-08-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002076237A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165940A (ja) * 2009-01-16 2010-07-29 Shinko Electric Ind Co Ltd 半導体素子の樹脂封止方法
JP2011238767A (ja) * 2010-05-10 2011-11-24 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2015076519A (ja) * 2013-10-09 2015-04-20 富士通株式会社 電子部品パッケージおよび電子部品パッケージの製造方法
US9509058B2 (en) 2014-07-04 2016-11-29 Fujitsu Limited High-frequency module and method for manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165940A (ja) * 2009-01-16 2010-07-29 Shinko Electric Ind Co Ltd 半導体素子の樹脂封止方法
US8610292B2 (en) 2009-01-16 2013-12-17 Shinko Electric Industries Co., Ltd. Resin sealing method of semiconductor device
JP2011238767A (ja) * 2010-05-10 2011-11-24 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2015076519A (ja) * 2013-10-09 2015-04-20 富士通株式会社 電子部品パッケージおよび電子部品パッケージの製造方法
US9509058B2 (en) 2014-07-04 2016-11-29 Fujitsu Limited High-frequency module and method for manufacturing the same

Similar Documents

Publication Publication Date Title
TWI247373B (en) Semiconductor package having semiconductor constructing body and method of manufacturing the same
KR100639738B1 (ko) 회로 장치의 제조 방법
KR100924510B1 (ko) 반도체장치, 그 제조방법 및 전자기기
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
US8338924B2 (en) Substrate for integrated circuit package with selective exposure of bonding compound and method of making thereof
JP2002093831A (ja) 半導体装置およびその製造方法
KR20050007394A (ko) 반도체장치 및 그 제조방법
KR20020075188A (ko) 회로 장치의 제조 방법
JP2003298005A (ja) 半導体装置およびその製造方法
US7615408B2 (en) Method of manufacturing semiconductor device
JP2004071899A (ja) 回路装置およびその製造方法
KR100662686B1 (ko) 회로 장치 및 그 제조 방법
JP2004193297A (ja) ウェハレベルパッケージおよびその製造方法
CN114038760A (zh) 一种基于模制成型制程的封装基板及其制造方法
JP4073308B2 (ja) 回路装置の製造方法
TWI420610B (zh) 半導體裝置及其製造方法
JP4454814B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2002076237A (ja) 半導体装置及びその製造方法
JP2004119730A (ja) 回路装置の製造方法
JP2003037344A (ja) 回路装置およびその製造方法
JP2002100725A (ja) 半導体装置及びその製造方法
JP2003046054A (ja) 板状体、リードフレームおよび半導体装置の製造方法
KR100662687B1 (ko) 회로 장치 및 그 제조 방법
JP2002033437A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106