JP2002100725A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002100725A
JP2002100725A JP2000290862A JP2000290862A JP2002100725A JP 2002100725 A JP2002100725 A JP 2002100725A JP 2000290862 A JP2000290862 A JP 2000290862A JP 2000290862 A JP2000290862 A JP 2000290862A JP 2002100725 A JP2002100725 A JP 2002100725A
Authority
JP
Japan
Prior art keywords
frame
semiconductor device
circuit
circuit pattern
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000290862A
Other languages
English (en)
Inventor
Ryuzo Fukao
隆三 深尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Holdings Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP2000290862A priority Critical patent/JP2002100725A/ja
Publication of JP2002100725A publication Critical patent/JP2002100725A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 高密度にして接合部やスルーホールが存在せ
ず、小型で信頼性に優れた半導体装置を提供すること、
並びに、この種の半導体装置を高精度かつ高能率に製造
する方法を提供すること。 【解決手段】 ＩＣチップ１、コンデンサ２及びフィル
タ３と、これらの各回路部品１，２，３を一体に保持す
る絶縁性のチップ保持体４と、当該チップ保持体の表面
に電解鋳造され、前記各回路部品の端子部と電気的に接
続された回路パターン５とをもって半導体装置を構成す
る。チップ保持体は、前記各回路部品の周囲を囲繞する
枠体４ａと当該枠体内にポッティングされたポッティン
グ樹脂４ｂとから構成する。製造方法については、バン
プ１ａ，２ａ，３ａが電解鋳造された回路部品をベース
板２１上に仮搭載した後、当該ベース板上に枠体４ａを
設置し、当該枠体４ａに開設された透孔２２ａ内に樹脂
２３をポッティングする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップとこれ
に接続された回路パターンとを有する半導体装置と、当
該半導体装置の製造方法とに係り、特に、ＩＣチップを
含む所要の回路部品を一体に保持するチップ保持体の構
成に関する。
【０００２】
【従来の技術】従来より、小型電子部品等の実装におい
て、ＩＣチップとこれに接続された回路パターンとを有
する半導体装置としては、金属箔エッチングや導電ペー
スト印刷などによって所要の回路パターンが形成された
回路基板上にＩＣチップをフェースダウン実装し、回路
パターンとＩＣチップのパッド部（端子部）に施された
バンプとをはんだ、導電ペースト或いは異方性導電接着
剤などを介して電気的に接続したものや、前記と同一構
成の回路基板上にＩＣチップをフェースアップ実装し、
回路パターンとＩＣチップのパッド部とをワイヤボンデ
ィングによって電気的に接続したものなどが知られてい
る。
【０００３】また、アンテナコイルを有する無線通信用
の半導体装置においては、アンテナコイルを金属箔エッ
チングや導電ペースト印刷などによって回路パターンと
一体に形成したもののほか、巻線コイルをもってアンテ
ナコイルを形成し、当該巻線コイルをＩＣチップのパッ
ド部又は回路基板上に形成された回路パターンに接続し
たものや、ＩＣチップ上に絶縁層を介してアンテナコイ
ルを直接パターン形成したものが提案されている。
【０００４】
【発明が解決しようとする課題】ところで、近年におけ
る各種電子機器の小型化及び高密度化の進展に伴い、こ
れらの各種電子機器に搭載又は接続される半導体装置の
小型化及び高密度化が強く求められている。半導体装置
の小型化及び高密度化を図るためには、配線の高密度化
と配線長の短縮による遅延やノイズの低減が重要な課題
となるが、特に、数百ＭＨｚ以上の周波数の無線を利用
する高周波対応型の半導体装置においては、配線又は接
合部に生じる微小な容量成分が通信特性に影響を及ぼす
ため、配線長の短縮化と接合部の微小化及び均質化がき
わめて重要な課題となる。なお、各種電子機器に搭載又
は接続されない半導体装置、例えば非接触通信式ＩＣカ
ードや非接触通信式ＩＣタグにおいても、特性の改善を
図るためには、配線長の短縮化と接合部の微小化及び均
質化を図る必要がある。
【０００５】金属箔エッチングや導電ペースト印刷によ
る回路パターンの加工精度は、通常数十μｍが最小限度
であるため、これらの方法によっては、要求される半導
体装置の小型化及び高密度化を図ることができない。な
お、最近では、ウエハ中に貫通孔を開設して所要の配線
を立体的に行ういわゆる三次元実装も研究されている
が、未だ実用の域に達していない。
【０００６】また、前記したように、従来の半導体装置
においては、ＩＣチップのパッド部と回路基板に形成さ
れた回路パターンや巻線コイルとが、はんだや導電ペー
スト或いは異方性導電接着剤などの異種材料を介して接
合されているので、接合状態が不安定になりやすく、イ
ンピーダンスが増加したり寄生容量が発生したりして、
特性が劣化しやすいという問題がある。
【０００７】さらに、複数ターンのアンテナコイルが所
望の配線と共に回路基板上にパターン形成される従来の
半導体装置にあっては、必然的に回路基板にスルーホー
ルやビアを形成せざるを得ず、基板設計や製造工程が複
雑化して製品コストが高価になるばかりでなく、特性に
対する信頼性が低下するおそれがある。
【０００８】本発明は、かかる従来技術の不備を解消す
るためになされたものであって、高密度にして接合部や
スルーホールが存在せず、小型で信頼性に優れた半導体
装置を定供すこと、並びに、この種の半導体装置を高精
度かつ高能率に製造する方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は、前記目的を達
成するため、半導体装置に関して、第１に、少なくとも
１つのＩＣチップを含む１乃至複数個の回路部品と、当
該回路部品の端子部に形成されたバンプと、前記回路部
品を保持する絶縁性のチップ保持体と、当該チップ保持
体の表面に電解鋳造され、前記バンプと電気的に接続さ
れた回路パターンとを有し、前記チップ保持体が、前記
回路部品を囲繞する枠体と当該枠体内に充填されたポッ
ティング樹脂とからなるという構成にした。
【００１０】回路パターンの電解鋳造は、チップ保持体
の表面に導体膜をスパッタ形成した後、当該導電膜上に
フォトレジストを塗布し、次いで、当該フォトレジスト
の露光と現像とを行ってフォトレジスト層に所要の回路
パターン（アンテナを含むこともできる。）に相当する
くぼみを形成して当該部分の導体膜を露出し、しかる後
に、前記導体膜を一方の電極として電解鋳造を行い、前
記露出された導体膜に選択的にメッキ層を形成するの
で、金属箔エッチングや導電ペースト印刷などによって
回路パターンを形成する場合に比べて、回路パターンを
格段に高精度に形成することができる。よって、回路パ
ターンを高密度化することができると共に配線長を短縮
することができ、半導体装置の小型化と遅延やノイズの
低減を図ることができる。また、回路部品の端子部にバ
ンプを形成し、当該バンプに電解鋳造により回路パター
ンを接続すると、バンプと回路パターンとの間に異物が
介在されず、その接続状態を安定化することができるの
で、インピーダンスの増加や寄生容量の発生による特性
劣化を防止することができる。さらに、チップ保持体の
表面に回路パターン電解鋳造したので、回路パターンが
形成された回路基板上に回路部品を搭載してポッティン
グする場合に比べて半導体装置を薄形化することがで
き、この点からも半導体装置の小型化を図ることができ
る。加えて、チップ保持体を、枠体と当該枠体内に充填
されたポッティング樹脂とから構成したので、ポッティ
ング樹脂の使用量を減少することができ、半導体装置の
製造コストを低減できると共に、枠体を切断することに
よって半導体装置の整形を行うことにより、半導体装置
の整形を高精度に行うことができるので、寸法精度の高
い半導体装置を得ることができる。なお、本構成によれ
ば、１ターンのアンテナコイルを備えた無線通信用の半
導体装置を得ることができる。
【００１１】本発明は、半導体装置に関して、第２に、
少なくとも１つのＩＣチップを含む１乃至複数個の回路
部品と、当該回路部品の端子部に形成されたバンプと、
前記回路部品を保持する絶縁性のチップ保持体と、当該
チップ保持体の表面に電解鋳造され、前記バンプと電気
的に接続された第１回路パターンと、当該第１回路パタ
ーンの一部を覆う絶縁層と、当該絶縁層の表面側に電解
鋳造され、前記第１回路パターンと電気的に接続された
第２回路パターンとを有し、前記チップ保持体が、前記
回路部品を囲繞する枠体と当該枠体内に充填されたポッ
ティング樹脂とからなるという構成にした。
【００１２】本構成によると、前記第１の手段と同様の
作用効果を奏するほか、バンプと電気的に接続された第
１回路パターンの上に、絶縁層を介して第２回路パター
ンを形成するので、スルーホールやビアを形成すること
なく、回路パターンを２層に形成することができ、例え
ば２ターン以上の巻線数を有するアンテナコイルを備え
た無線通信用の半導体装置を得ることができる。そし
て、スルーホールやビアを有しないので、基板設計や製
造工程の複雑化を防止できると共に、特性に対する信頼
性の低下も防止できる。
【００１３】本発明は、半導体装置に関して、第３に、
前記枠体をガラス質材料をもって形成するという構成に
した。
【００１４】本構成によると、枠体がダイシング容易な
ガラス質材料をもって形成されているので、半導体装置
の整形を容易かつ高精度に行うことができ、寸法精度の
高い半導体装置を得ることができる。
【００１５】本発明は、半導体装置に関して、第４に、
回路パターン中にアンテナを形成するという構成にし
た。
【００１６】本構成によると、回路パターン中にアンテ
ナを形成したので、無線通信式の半導体装置を得ること
ができる。
【００１７】本発明は、半導体装置に関して、第５に、
回路パターンが形成されたチップ保持体の外周を絶縁性
の外装材でカバーするという構成にした。
【００１８】本構成によると、回路パターンが形成され
たチップ保持体の外周を絶縁性の外装材でカバーしたの
で、取り扱いを容易化することができ、実用性を高める
ことができる。
【００１９】一方、本発明は、前記目的を達成するた
め、半導体装置の製造方法に関して、第１に、端子部に
形成されたバンプを上向きにして、回路部品をベース板
に仮搭載する工程と、前記ベース板の回路部品搭載面に
枠体を設置し、半導体装置に搭載される所要の回路部品
の周囲を当該枠体にて囲繞する工程と、前記枠体内にポ
ッティング樹脂をポッティングして、前記バンプの先端
部を覆うする工程と、前記ポッティング樹脂の表面を機
械研磨して、当該ポッティング樹脂の片面に前記バンプ
を露出させる工程と、前記ポッティング樹脂の表面に、
前記バンプと電気的に接続された回路パターンを電解鋳
造する工程と、前記枠体及びポッティング樹脂並びに回
路部品と前記ベース板との界面を剥離する工程と、前記
枠体を切断して所要形状及び所要サイズの半導体装置を
得る工程とを含む工程を経て半導体装置を製造する構成
にした。
【００２０】本構成によると、バンプを上向きにして回
路部品をベース板に仮搭載するので、仮搭載された回路
部品の安定性が高く、当該回路部品に対する樹脂のポッ
ティングを容易に行うことができる。また、ベース板の
回路部品搭載面に枠体を設置して半導体装置に搭載され
る所要の回路部品の周囲を当該枠体にて囲繞した後、当
該枠体内に樹脂をポッティングするので、各半導体装置
に搭載される所要の回路部品を正確にポッティングする
ことができ、良品の歩留りを改善できると共に、ポッテ
ィング樹脂の使用量を減少できて、半導体装置の製造コ
ストを低減することができる。加えて、枠体を切断する
ことによって半導体装置の整形を行うことができるの
で、半導体装置の整形を高精度に行うことができ、寸法
精度の高い半導体装置を得ることができる。さらに、本
構成によると、ポッティング樹脂の機械研磨をベース板
に取り付けたまま行うことができるので、研磨加工を効
率的に行うことができる。なお、本構成によれば、１タ
ーンのアンテナコイルを備えた無線通信用の半導体装置
を製造することができる。
【００２１】本発明は、半導体装置の製造方法に関し
て、第２に、端子部に形成されたバンプを上向きにし
て、回路部品をベース板に仮搭載する工程と、前記ベー
ス板の回路部品搭載面に枠体を設置し、半導体装置に搭
載される所要の回路部品の周囲を当該枠体にて囲繞する
工程と、前記枠体内にポッティング樹脂をポッティング
して、前記バンプの先端部を覆うする工程と、前記ポッ
ティング樹脂の表面を機械研磨して、当該ポッティング
樹脂の片面に前記バンプを露出させる工程と、前記ポッ
ティング樹脂の表面に、前記バンプと電気的に接続され
た第１回路パターンを電解鋳造する工程と、前記第１回
路パターン上に絶縁層を選択的に形成する工程と、前記
絶縁層の表面側に前記第１回路パターンと電気的に接続
された第２回路パターンを電解鋳造する工程と、前記枠
体及びポッティング樹脂並びに回路部品と前記ベース板
との界面を剥離する工程と、前記枠体を切断して所要形
状及び所要サイズの半導体装置を得る工程とを含む工程
を経て半導体装置を製造するという構成にした。
【００２２】本構成によると、前記第１の手段と同様の
作用効果を奏するほか、バンプと電気的に接続された第
１回路パターンを電解鋳造した後、絶縁層を介して第２
回路パターンを電解鋳造するので、スルーホールやビア
を形成することなく、回路パターンを２層に形成するこ
とができ、例えば２ターン以上の巻線数を有するアンテ
ナコイルを備えた無線通信用の半導体装置を得ることが
できる。そして、スルーホールやビアを有しないので、
基板設計や製造工程の複雑化を防止できると共に、特性
に対する信頼性の低下も防止できる。
【００２３】本発明は、半導体装置の製造方法に関し
て、第３に、端子部に形成されたバンプを下向きにし
て、回路部品をベース板に仮搭載する工程と、前記ベー
ス板の回路部品搭載面に枠体を設置し、半導体装置に搭
載される所要の回路部品の周囲を当該枠体にて囲繞する
工程と、前記枠体内にポッティング樹脂をポッティング
して、前記回路部品全体を覆う工程と、前記枠体及びポ
ッティング樹脂並びに回路部品と前記ベース板との界面
を剥離する工程と、前記ポッティング樹脂の表面に、前
記バンプと電気的に接続された回路パターンを電解鋳造
する工程と、前記枠体を切断して所要形状及び所要サイ
ズの半導体装置を得る工程とを含む工程を経て半導体装
置を製造するという構成にした。
【００２４】本構成によると、前記第１の手段と同様の
作用効果を奏するほか、バンプを下向きにして回路部品
をベース板に仮搭載するので、ポッティング工程の段階
でバンプの先端位置を揃えることができ、かつポッティ
ング樹脂の表面からバンプの先端部を露出させることが
できるので、研磨加工を容易化又は省略することができ
る。
【００２５】本発明は、半導体装置の製造方法に関し
て、第４に、端子部に形成されたバンプを下向きにし
て、回路部品をベース板に仮搭載する工程と、前記ベー
ス板の回路部品搭載面に枠体を設置し、半導体装置に搭
載される所要の回路部品の周囲を当該枠体にて囲繞する
工程と、前記枠体内にポッティング樹脂をポッティング
して、前記回路部品全体を覆う工程と、前記枠体及びポ
ッティング樹脂並びに回路部品と前記ベース板との界面
を剥離する工程と、前記ポッティング樹脂の表面に、前
記バンプと電気的に接続された第１回路パターンを電解
鋳造する工程と、前記第１回路パターン上に絶縁層を選
択的に形成する工程と、前記絶縁層の表面側に前記第１
回路パターンと電気的に接続された第２回路パターンを
電解鋳造する工程と、前記枠体を切断して所要形状及び
所要サイズの半導体装置を得る工程とを含む工程を経て
半導体装置を製造するという構成にした。
【００２６】本構成によると、前記第３の手段と同様の
作用効果を奏するほか、バンプと電気的に接続された第
１回路パターンを電解鋳造した後、絶縁層を介して第２
回路パターンを電解鋳造するので、スルーホールやビア
を形成することなく、回路パターンを２層に形成するこ
とができ、例えば２ターン以上の巻線数を有するアンテ
ナコイルを備えた無線通信用の半導体装置を得ることが
できる。そして、スルーホールやビアを有しないので、
基板設計や製造工程の複雑化を防止できると共に、特性
に対する信頼性の低下も防止できる。
【００２７】本発明は、半導体装置の製造方法に関し
て、第５に、ベース板として、回路部品の搭載位置及び
／又は枠体の設置位置を表示するマーキングが施された
ものを用い、当該マーキングを基準として、ベース板に
対する回路部品の仮搭載及び／又は前記枠体の設置を行
うという構成にした。
【００２８】本構成によると、ベース板に施されたマー
キングを基準として、ベース板に対する回路部品の仮搭
載及び／又は枠体の設置を行うことができるので、回路
部品の搭載精度及び／又は枠体の設置精度を高めること
ができ、良品の歩留まりを改善できると共に、作業能率
の改善を図ることができる。
【００２９】本発明は、半導体装置の製造方法に関し
て、第６に、枠体として、回路パターンの形成位置を表
示するマーキングが施されたものを用い、当該マーキン
グを基準として、枠体及び／又はポッティング樹脂に対
する回路パターンの形成を行うという構成にした。
【００３０】本構成によると、枠体に施されたマーキン
グを基準として、枠体及び／又はポッティング樹脂に対
する回路パターンの形成を行うことができるので、回路
パターンの形成精度を高めることができ、良品の歩留ま
りを改善できると共に、作業能率の改善を図ることがで
きる。
【００３１】本発明は、半導体装置の製造方法に関し
て、第７に、回路部品をベース板に仮搭載する工程で、
ベース板上に半導体装置複数個分の回路部品を仮搭載
し、その後の各工程で、これら半導体装置複数個分の回
路部品を一体に取り扱うという構成にした。
【００３２】本構成によると、１回の製造工程で所要の
半導体装置を多数個取りすることができるので、半導体
装置の製造効率を高めることができる。
【００３３】
【発明の実施の形態】まず、本発明に係る半導体装置の
第１実施形態例を、図１乃至図４に基づいて説明する。
図１は第１実施形態例に係る半導体装置の断面図、図２
は第２実施形態例に係る半導体装置の断面図、図３は第
３実施形態例に係る半導体装置の断面図、図４は第４実
施形態例に係る半導体装置の断面図である。
【００３４】図１に示すように、第１実施形態例に係る
半導体装置は、ＩＣチップ１と、コンデンサ２と、フィ
ルタ３と、これら各回路部品１，２，３を一体に保持す
る絶縁性のチップ保持体４と、当該チップ保持体４の表
面に電解鋳造され、前記各回路部品１，２，３の端子部
と電気的に接続された回路パターン５とから構成されて
いる。
【００３５】ＩＣチップ１、コンデンサ２、フィルタ３
の各端子部には、それぞれバンプ１ａ，２ａ，３ａが電
解鋳造されており、これらの各バンプ１ａ，２ａ，３ａ
間が回路パターン５にて接続されている。これらのバン
プ１ａ，２ａ，３ａは、銅をもって形成されており、一
辺が約１００μｍの大きさのパッド部を有するＩＣチッ
プ１については、縦、横、高さがそれぞれ約７０μｍの
バンプ１ａが形成される。コンデンサ２のバンプ２ａ及
びフィルタ３のバンプ３ａについても、これとほぼ同一
サイズに形成される。
【００３６】チップ保持体４は、回路部品１，２，３の
周囲を囲繞する枠体４ａと当該枠体４ａ内に充填された
ポッティング樹脂４ｂとからなる。枠体４ａは、所要の
剛性を有し、かつ、ポッティング樹脂４ｂとの接着性が
良好であれば、任意の材料からなるものを用いることが
できるが、切断が容易で整形性に優れることから、例え
ばアクリルシリコンなどのガラス質のものを用いること
が特に好ましい。一方、ポッティング樹脂４ｂとして
は、硬化後に所要の剛性を有し、枠体４ａとの接着性が
良好で、吸水性及び透水性の小さい樹脂材料が用いられ
る。この種の樹脂材料としては、例えばエポキシ樹脂、
アクリル樹脂、アクリルシリコン樹脂、ウレタン樹脂又
はポリイミド樹脂などを挙げることができる。
【００３７】なお、チップ保持体４の剛性をより一層高
めるため、ポッティング樹脂４ｂをフィラー添加樹脂よ
りなるフィラー添加部とフィラーが添加されていない樹
脂よりなる樹脂単体部との二層構造とすることもでき
る。この場合、フィラー添加部は、ＩＣチップ１、コン
デンサ２、フィルタ３のうちのバンプ１ａ，２ａ，３ａ
の先端部を除く部分に設けられ、樹脂単体部は、その表
面が前記各バンプ１ａ，２ａ，３ａの先端部と同一平面
をなすように形成される。フィラー添加部の厚さは、製
品である半導体装置に要求される剛性を考慮して、適宜
調整することができる。フィラー添加部及び樹脂単体部
を構成する樹脂材料としては、前記したエポキシ樹脂、
アクリル樹脂、アクリルシリコン樹脂、ウレタン樹脂又
はポリイミド樹脂などを用いることができ、フィラー添
加部を構成する樹脂材料に添加されるフィラーとして
は、シリカ、アルミナ、炭酸カルシウム、シリコンビー
ズ又はガラス繊維等を用いることができる。
【００３８】回路パターン５は、電解鋳造によって形成
され、メッキ時の電極として使用するシード層と電解鋳
造によってシード層上に積層されるメッキ層とからな
る。シード層及びメッキ層を構成する金属材料として
は、銅やニッケルなどを用いることができるが、メッキ
応力を抑制するため、シード層を構成する金属材料とメ
ッキ層を構成する金属材料とは、同種のものを用いるこ
とが好ましい。回路パターン５には、所要の配線パター
ンのほか、例えばＧＨｚ帯といった高周波を用いる無線
通信式の半導体装置については、アンテナコイルやスト
リップアンテナそれにダイポールアンテナ等を形成する
ことができる。
【００３９】本例の半導体装置は、回路パターン５を電
解鋳造により形成するので、金属箔エッチングや導電ペ
ースト印刷などによって回路パターンを形成する場合に
比べて、回路パターン５を格段に高精度に形成すること
ができる。よって、回路パターン５の高密度化と配線長
の短縮化を図ることができ、半導体装置の小型化と遅延
やノイズの低減を図ることができる。また、回路部品
１，２，３の端子部にバンプ１ａ，２ａ，３ａを形成
し、当該バンプ１ａ，２ａ，３ａに電解鋳造により回路
パターン５を接続したので、バンプ１ａ，２ａ，３ａと
回路パターン５との間に異物が介在されず、インピーダ
ンスの増加や寄生容量の発生による特性劣化を防止する
ことができる。さらに、チップ保持体４の表面に回路パ
ターン５を電解鋳造したので、回路パターンが形成され
た回路基板上に回路部品を搭載してポッティングする場
合に比べて半導体装置を薄形化することができる。加え
て、チップ保持体４を、枠体４ａと当該枠体４ａ内に充
填されたポッティング樹脂４ｂとから構成したので、ポ
ッティング樹脂４ｂの使用量を減少することができ、半
導体装置の製造コストを低減できると共に、枠体４ａを
切断することによって半導体装置の整形を行うことによ
り、半導体装置の整形を高精度に行うことができるの
で、寸法精度の高い半導体装置を得ることができる。
【００４０】図２に示すように、第２実施形態例に係る
半導体装置は、第１実施形態例に係る半導体装置の外周
を外装材８で密封したことを特徴とする。外装材８とし
ては、透湿性が低いことなどから、ホットメルト接着剤
が塗布されたＰＥＴフィルムなどを用いることができ
る。その他については、第１実施形態例に係る半導体装
置と同じであるので、重複を避けるために説明を省略す
る。
【００４１】本例の半導体装置は、外周を外装材８で密
封したので、強度及び耐久性に優れ、より実用に適す
る。
【００４２】図３に示すように、第３実施形態例に係る
半導体装置は、第１実施形態例に係る半導体装置におけ
る回路パターン（本例においては、「第１回路パター
ン」という。）５の表面側に、絶縁層６を介して第２回
路パターン７を形成し、第１回路パターン５間を電気的
に接続したことを特徴とする。この第２回路パターン７
も、第１回路パターン５と同様に、電解鋳造法にて形成
される。また、絶縁層６は、エポキシ樹脂、アクリル樹
脂、アクリルシリコン樹脂、ウレタン樹脂又はポリイミ
ド樹脂などの樹脂材料を用いて形成することができる。
その他については、第１実施形態例に係る半導体装置と
同じであるので、重複を避けるために説明を省略する。
【００４３】本例の半導体装置は、第１回路パターン５
の表面側に絶縁層６を介して第２回路パターン７を形成
したので、スルーホールやビアを形成することなく、回
路パターンを２層に形成することができ、例えば複数タ
ーンの巻線数を有するアンテナコイルを容易に形成する
ことができる。
【００４４】図４に示すように、第４実施形態例に係る
半導体装置は、第３実施形態例に係る半導体装置の外周
を外装材８で密封したことを特徴とする。その他につい
ては、第２実施形態例に係る半導体装置と同じであるの
で、重複を避けるために説明を省略する。
【００４５】本例の半導体装置も、第２実施形態例に係
る半導体装置と同様に、外周を外装材８で密封したの
で、強度及び耐久性に優れ、実用に適する。
【００４６】以下、本発明に係る半導体装置製造方法の
第１実施形態例を、図５乃至図１２に基づいて説明す
る。図５はＩＣチップにバンプを形成する工程を示す説
明図、図６はベース板及び枠体並びにこれらの各部材に
表示されるマーキングを示す平面図、図７はＩＣチップ
を含む回路部品を一体化する工程を示す説明図、図８は
樹脂単体層の表面の平坦化処理方法を示す説明図、図９
は回路パターン（第１回路パターン）の形成工程を示す
説明図、図１０は絶縁層の形成工程を示す説明図、図１
１は第２回路パターン及び保護層の形成工程を示す説明
図、図１２はベース板から剥離された構造体の断面図で
ある。
【００４７】ＩＣチップにバンプを形成する工程を図５
にしたがって説明すると、まず、図５（ａ）に示すよう
に、所要のＩＣパターンが形成されたシリコンウエハ１
１上のパッド部１２以外の部分に、ポリイミド系の絶縁
膜１３を約２μｍの厚さに塗布する。次いで、図５
（ｂ）に示すように、当該絶縁膜１３の上に銅製の第１
シード層１４をスパッタによって約５０００Åの厚さに
形成した後、図５（ｃ）に示すように、パッド部１２以
外の部分に第１フォトレジスト層１５を形成する。な
お、かかる第１のフォトレジスト層１５は、シリコンウ
エハ１１上にフォトレジストを均一に塗布した後、パッ
ド部１２に対応する部分を選択的に露光し、現像処理に
て当該露光部分を除去することにより形成できる。次い
で、前記第１のシード層１４を一方の電極として電解鋳
造を行い、パッド部１２に銅バンプ１ａを形成する。次
いで、第１のフォトレジスト層１５の除去と当該第１の
フォトレジスト層１５にて覆われていた部分の第１シー
ド層１４の除去とを行い、図５（ｄ）に示すように、パ
ッド部１２に高さが約５０μｍの銅バンプ１ａが形成さ
れたシリコンウエハ１１を得る。最後に、シリコンウエ
ハ１１をダイシングして、図５（ｅ）に示すように、パ
ッド部１２に銅バンプ１ａが形成されたＩＣチップ１を
取り出す。なお、本例においては、シリコンウエハ１１
の段階で銅バンプ１ａの形成を行ったが、ダイシングに
より取り出された個々のＩＣチップに銅バンプ１ａを形
成することもできる。また、図示は省略するが、コンデ
ンサ２やフィルタ３等の他の回路部品についても、同様
の方法で端子部に銅バンプ２ａ，３ａが形成される。
【００４８】次に、ＩＣチップ１、コンデンサ２、フィ
ルタ３を一体化する工程を図６乃至図８にしたがって説
明する。
【００４９】まず、図６（ａ）に示すように、表面に各
搭載部品１，２，３の仮搭載位置を表示する第１のマー
キング２１ａ及び枠体４ａの設置位置を表示する第２の
マーキング２１ｂが施された平行平板状のベース板２１
を用意する。また、これと並行して、図６（ｂ）に示す
ように、前記ベース板２１とほぼ同形同大の平面形状を
有し、１つの半導体装置に搭載すべき所要の搭載部品
１，２，３を収納可能な複数個の透孔２２ａが開設さ
れ、かつ、片面に前記第２のマーキング２１ｂと照合す
るための第３のマーキング２２ｂ及び回路パターン５を
形成する際の基準となる第４のマーキング２２ｃが施さ
れた格子状の枠体４ａを用意する。なお、ベース板２１
は、ステンレス等の金属板又はセラミック板或いは硬質
樹脂板等を用いて形成することができ、枠体４ａは、ア
クリルシリコン等のガラス質材料を用いて形成すること
ができる。
【００５０】しかる後に、図７（ａ）に示すように、第
１のマーキング２１ａを基準としてベース板２１に対す
る各搭載部品１，２，３の位置決めを行い、ベース板２
１上に所要の搭載部品１，２，３をフェースアップで仮
搭載する。次に、図６（ｂ）に示すように、ベース板２
１に表示された第２のマーキング２１ｂと枠体４ａに表
示された第３のマーキング２２ｂとを照合することによ
ってベース板２１に対する枠体４ａの位置決めを行い、
第３のマーキング２２ｂ及び第４のマーキング２２ｃを
上向きにして、ベース板２１の部品搭載面に枠体４ａを
設置する。なお、搭載部品は、ＩＣチップ１、コンデン
サ２及びフィルタ３の組み合わせに限定されるものでは
なく、少なくとも１個のＩＣチップ１を含む任意の回路
部品の組み合わせとすることができる。ベース板２１に
所要の回路部品１，２，３及び枠体４ａを取り付けた
後、図７（ｃ）に示すように、枠体４ａに開設された各
透孔２２ａ内にポッティング樹脂４ｂをポッティング
し、各搭載部品１，２，３に形成されたバンプ１ａ，２
ａ，３ａの先端部を当該ポッティング樹脂４ｂにて完全
に覆う。樹脂硬化後、当該ポッティング樹脂４ｂの表面
を機械研磨し、図７（ｄ）に示すように、ポッティング
樹脂４ｂの樹脂面を平坦化すると共にバンプ１ａ，２
ａ，３ａを外部に露出させてる。
【００５１】この状態では、図８（ａ）に拡大して示す
ように、ポッティング樹脂２３の表面には、機械研磨に
伴う微細な凹凸２４が形成されているので、この面に精
密な回路パターン５を断線等の不都合なく形成すること
が困難な場合を生じる。そこで、かかる不都合を除去す
るため、図８（ｂ）に示すように、機械研磨終了後、ポ
ッティング樹脂４ｂのバンプ露出面にポッティング樹脂
４ｂの溶剤２５を塗布することにより、凹凸２４を除去
してポッティング樹脂４ｂの表面を平坦化することが好
ましい。なお、溶剤２４の塗布方法としては、スピン塗
布、ロール塗布、スプレー塗布など任意の手段をとるこ
とができるが、樹脂面に溶剤を均一かつ速やかに塗布す
ることができて樹脂面の平滑化を高能率かつ高精度に行
うことができ、かつ、余剰の溶剤を遠心力によって除去
することができて溶剤の塗布と余剰の溶剤の除去とを１
工程で行うことができ、樹脂面の平滑化を高能率に行う
ことができることから、スピン塗布法を用いることが特
に好ましい。
【００５２】次に、回路パターン（第１回路パターン）
５の形成工程を図９にしたがって説明すると、まず、図
９（ａ）に示すように、枠体４ａ及びポッティング樹脂
４ｂの表面に第１シード層１４と同様の第２シード層３
１を形成する。次いで、当該第２シード層３１上にフォ
トレジスト層を均一に形成した後、前記枠体４ａに表示
された第４のマーキング２２ｃを基準として当該フォト
レジスト層の露光を行い、図９（ｂ）に示すように、第
２シード層３１の回路パターン（第１回路パターン）５
を形成しない部分に第２フォトレジスト層３２を形成す
る。次いで、前記第２シード層３１のうちの前記第２フ
ォトレジスト層３２が形成されていない部分の除去と、
残存した第２フォトレジスト層３２の除去とを順次行
う。しかる後に、残存した第２シード層３１を一方の電
極として第２フォトレジスト層３２の形成面に電解鋳造
を行い、図９（ｃ）に示す回路パターン５を形成する。
なお、典型的な配線の幅は５０μｍであり、配線ピッチ
は１０μｍとした。この段階でベース板２１を除去し、
所要の整形を施せば、図１に示した第１実施例に係る半
導体装置が得られる。また、これを外装体８で密封すれ
ば、図２に示した第２実施例に係る半導体装置が得られ
る。
【００５３】次に、絶縁層６の形成工程を図１０にした
がって説明すると、まず、図１０（ａ）に示すように、
前記回路パターン５上の導通端子となる部分に第３のフ
ォトレジスト層４１を形成した後、図１０（ｂ）に示す
ように、該レジスト４１が塗布された部分以外の領域に
例えばアクリルシリコン樹脂からなる絶縁層６を約５μ
ｍの厚さに塗布する。しかる後に、前記第３のフォトレ
ジスト層４１を除去し、図１０（ｃ）に示すように、第
２回路パターン７の接続部４２を作製する。なお、当該
絶縁層６の表面についても、必要に応じて、当該絶縁層
６を構成する樹脂材料の溶剤を塗布することによって、
平滑化することができる。
【００５４】次に、第２回路パターン５及び保護層９の
形成工程を図１１にしたがって説明すると、まず、図１
１（ａ）に示すように、前記絶縁層６の表面に、前記第
１シード層１４と同様の第３シード層５１を形成する。
次いで、図１１（ｂ）に示すように、当該第３シード層
５１の回路パターン（第２回路パターン）７を形成しな
い部分に、第１フォトレジスト層１５と同様にして第４
フォトレジスト層５２を形成する。しかる後に、前記第
３シード層５１を一方の電極として電解鋳造を行い、前
記第３シード層５１の第４フォトレジスト層５２にて覆
われていない部分に第２回路パターン７を形成する。次
いで、第４フォトレジスト層５２の除去と当該第４フォ
トレジスト層５２にて覆われていた部分の第３シード層
５１の除去とを行い、図１１（ｃ）に示すように、第１
回路パターン５が第２回路パターン７にて電気的に接続
されたものを得る。最後に、図１１（ｄ）に示すよう
に、第２回路パターン７上に例えばシリコーン樹脂等の
保護層９を形成する。
【００５５】以下、ベース板２１を除去して図１２に示
す構造体６１を得、この構造体６１を枠体４ａの部分で
スクライビングすることにより、図３に示した第３実施
例に係る半導体装置が得られる。また、これを外装体８
で密封すれば、図４に示した第４実施例に係る半導体装
置が得られる。
【００５６】本例の製造方法によると、バンプ１ａ，２
ａ，３ａを上向きにして回路部品１，２，３をベース板
２１に仮搭載するので、仮搭載された回路部品１，２，
３の安定性が高く、当該回路部品のポッティングを容易
に行うことができる。また、回路部品１．２．３をポッ
ティングした樹脂の研磨をベース板２１に取り付けたま
ま行うことができるので、研磨加工を効率化することが
できる。さらに、ベース板２１の回路部品搭載面に枠体
４ａを設置して半導体装置に搭載される所要の回路部品
１，２，３の周囲を当該枠体４ａにて囲繞した後、当該
枠体４ａ内に樹脂４ｂをポッティングするので、各半導
体装置に搭載される所要の回路部品を正確にポッティン
グすることができ、良品の歩留りを改善できると共に、
ポッティング樹脂の使用量を減少できて、半導体装置の
製造コストを低減することができる。加えて、枠体４ａ
を切断することによって製品である半導体装置を切り出
すので、半導体装置の整形を高精度に行うことができ、
寸法精度の高い半導体装置を得ることができる。また、
ベース板２１に半導体装置複数個分の回路部品１，２，
３を仮搭載し、以下の工程でこれら半導体装置複数個分
の回路部品１，２，３を一体に取り扱うので、一連の製
造工程で製品である半導体装置を多数個取りすることが
でき、半導体装置の製造効率を高めることができる。ま
た、ベース板２１に表示された第１及び第２のマーキン
グ２１ａ，２１ｂ並びに枠体４ａに表示された第３及び
第４のマーキング２２ｂ，２２ｃを基準として、ベース
板２１に対する各搭載部品１，２，３及び枠体４ａの位
置決め、並びに枠体４ａ及びポッティング樹脂４ｂに対
する回路パターン５の形成を行うので、作業能率の改善
を図ることができるほか、各部の寸法精度が高い半導体
装置を得ることができる。
【００５７】なお、本例の製造方法とは異なり、図１３
に示すように、ベース板２１に回路部品１，２，３をフ
ェースダウンで仮搭載することもできる。
【００５８】この場合には、枠体４ａに開設された各透
孔２２ａ内に樹脂４ｂをポッティングした後、枠体４ａ
及びポッティング樹脂４ｂ並びにバンプ１ａ，２ａ，３
ａとベース板２１との界面を剥離し、剥離によって露出
した面に回路パターン５の形成を行う。その他について
は、前記実施形態例に係る製造方法と同じであるので、
重複を避けるために説明を省略する。なお、ベース板２
１を剥離した後、必要に応じて、ポッティング樹脂４ｂ
の表面に溶剤を塗布して、その表面を平滑化することも
できる。
【００５９】本構成によると、前記実施形態例と同様の
効果を奏するほか、バンプ１ａ，２ａ，３ａを下向きに
して各回路部品１，２，３をベース板２１に仮搭載する
ので、樹脂のポッティング工程でバンプ１ａ，２ａ，３
ａの先端位置とポッティング樹脂４ｂの表面とを同一面
上に揃えることができ、研磨加工を容易化又は省略する
ことができる。
【００６０】なお、本例の場合には、ポッティングされ
た構造体の剥離を容易にするため、ベース板２１に所要
の離型処理６１を施しておくことが好ましい。また、こ
の方法によるときは、ベース板２１を除去した後に構造
体の研磨を行うので、構造体保護のため、研磨加工時、
構造体を所要のホルダに取り付けることが好ましい。
【００６１】
【発明の効果】請求項１に記載の発明は、回路パターン
を電解鋳造により形成するので、金属箔エッチングや導
電ペースト印刷などによって回路パターンを形成する場
合に比べて回路パターンを格段に高精度に形成すること
ができ、回路パターンの高密度化と配線長の短縮化を図
ることができて、半導体装置の小型化と遅延やノイズの
低減を図ることができる。また、各回路部品の端子部に
バンプを形成し、当該バンプに電解鋳造により回路パタ
ーンを接続したので、バンプと回路パターンとの間に異
物が介在されず、インピーダンスの増加や寄生容量の発
生による特性劣化を防止することができる。さらに、チ
ップ保持体の表面に回路パターンを電解鋳造したので、
回路パターンが形成された回路基板上に回路部品を搭載
してポッティングする場合に比べて半導体装置を薄形化
することができる。加えて、チップ保持体を、枠体と当
該枠体内に充填されたポッティング樹脂とから構成した
ので、ポッティング樹脂の使用量を減少することがで
き、半導体装置の製造コストを低減できると共に、枠体
を切断することによって半導体装置の整形を行うことに
より、半導体装置の整形を高精度に行うことができるの
で、寸法精度の高い半導体装置を得ることができる。
【００６２】請求項２に記載の発明は、請求項１に記載
の発明と同様の効果を奏するほか、バンプと電気的に接
続された第１回路パターンの上に、絶縁層を介して第２
回路パターンを形成するので、スルーホールやビアを形
成することなく、回路パターンを２層に形成することが
でき、例えば２ターン以上の巻線数を有するアンテナコ
イルを備えた無線通信用の半導体装置を得ることができ
る。そして、スルーホールやビアを有しないので、基板
設計や製造工程の複雑化を防止できると共に、特性に対
する信頼性の低下も防止できる。
【００６３】請求項３に記載の発明は、請求項１に記載
の発明と同様の効果を奏するほか、枠体をダイシング容
易なガラス質材料をもって形成したので、半導体装置の
整形を容易かつ高精度に行うことができ、寸法精度の高
い半導体装置を得ることができる。
【００６４】請求項４に記載の発明は、回路パターン中
にアンテナを形成したので、無線通信式の半導体装置を
得ることができる。
【００６５】請求項５に記載の発明は、請求項１に記載
の発明と同様の効果を奏するほか、回路パターンが形成
されたチップ保持体の外周を絶縁性の外装材でカバーし
たので、取り扱いを容易化することができ、実用性を高
めることができる。
【００６６】請求項６に記載の発明は、バンプを上向き
にして回路部品をベース板に仮搭載するので、仮搭載さ
れた回路部品の安定性が高く、当該回路部品に対する樹
脂のポッティングを容易に行うことができる。また、ベ
ース板の回路部品搭載面に枠体を設置して半導体装置に
搭載される所要の回路部品の周囲を当該枠体にて囲繞し
た後、当該枠体内に樹脂をポッティングするので、各半
導体装置に搭載される所要の回路部品を正確にポッティ
ングすることができ、良品の歩留りを改善できると共
に、ポッティング樹脂の使用量を減少できて、半導体装
置の製造コストを低減することができる。加えて、枠体
を切断することによって半導体装置の整形を行うことが
できるので、半導体装置の整形を高精度に行うことがで
き、寸法精度の高い半導体装置を得ることができる。さ
らに、本構成によると、ポッティング樹脂の機械研磨を
ベース板に取り付けたまま行うことができるので、研磨
加工を効率的に行うことができる。
【００６７】請求項７に記載の発明は、請求項６に記載
の発明と同様の効果を奏するほか、バンプと電気的に接
続された第１回路パターンを電解鋳造した後、絶縁層を
介して第２回路パターンを電解鋳造するので、スルーホ
ールやビアを形成することなく、回路パターンを２層に
形成することができ、例えば２ターン以上の巻線数を有
するアンテナコイルを備えた無線通信用の半導体装置を
得ることができる。そして、スルーホールやビアを有し
ないので、基板設計や製造工程の複雑化を防止できると
共に、特性に対する信頼性の低下も防止できる。
【００６８】請求項８に記載の発明は、請求項６に記載
の発明と同様の効果を奏するほか、バンプを下向きにし
て回路部品をベース板に仮搭載するので、ポッティング
工程の段階でバンプの先端位置を揃えることができ、か
つポッティング樹脂の表面からバンプの先端部を露出さ
せることができるので、研磨加工を容易化又は省略する
ことができる。
【００６９】請求項９に記載の発明は、請求項６に記載
の発明と同様の効果を奏するほか、バンプと電気的に接
続された第１回路パターンを電解鋳造した後、絶縁層を
介して第２回路パターンを電解鋳造するので、スルーホ
ールやビアを形成することなく、回路パターンを２層に
形成することができ、例えば２ターン以上の巻線数を有
するアンテナコイルを備えた無線通信用の半導体装置を
得ることができる。そして、スルーホールやビアを有し
ないので、基板設計や製造工程の複雑化を防止できると
共に、特性に対する信頼性の低下も防止できる。
【００７０】請求項１０に記載の発明は、請求項６に記
載の発明と同様の効果を奏するほか、ベース板に施され
たマーキングを基準として、ベース板に対する回路部品
の仮搭載及び／又は枠体の設置を行うことができるの
で、回路部品の搭載精度及び／又は枠体の設置精度を高
めることができ、良品の歩留まりを改善できると共に、
作業能率の改善を図ることができる。
【００７１】請求項１１に記載の発明は、請求項６に記
載の発明と同様の効果を奏するほか、枠体に施されたマ
ーキングを基準として、枠体及び／又はポッティング樹
脂に対する回路パターンの形成を行うことができるの
で、回路パターンの形成精度を高めることができ、良品
の歩留まりを改善できると共に、作業能率の改善を図る
ことができる。
【００７２】請求項１２に記載の発明は、請求項６に記
載の発明と同様の効果を奏するほか、１回の製造工程で
所要の半導体装置を多数個取りすることができるので、
半導体装置の製造効率を高めることができる。
【図面の簡単な説明】
【図１】第１実施形態例に係る半導体装置の断面図であ
る。
【図２】第２実施形態例に係る半導体装置の断面図であ
る。
【図３】第３実施形態例に係る半導体装置の断面図であ
る。
【図４】第４実施形態例に係る半導体装置の断面図であ
る。
【図５】ＩＣチップにバンプを形成する工程を示す説明
図である。
【図６】ベース板及び枠体並びにこれらの各部材に表示
されるマーキングを示す平面図である。
【図７】ＩＣチップを含む回路部品を一体化する工程を
示す説明図である。
【図８】ポッティング樹脂の平滑化方法を示す説明図で
ある。
【図９】回路パターン（第１回路パターン）の形成工程
を示す説明図である。
【図１０】絶縁層の形成工程を示す説明図である。
【図１１】第２回路パターン及び保護層の形成工程を示
す説明図である。
【図１２】ベース板から剥離された構造体の断面図であ
る。
【図１３】本発明に係る半導体装置製造方法の他の例を
示す断面図である。
【符号の説明】
１ ＩＣチップ ２ コンデンサ ３ フィルタ １ａ，２ａ，３ａ バンプ ４ チップ保持体 ４ａ 枠体 ４ｂ ポッティング樹脂 ５ 回路パターン（第１回路パターン） ６ 絶縁層 ７ 第２回路パターン ８ 外装材 ２１ ベース板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/522

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つのＩＣチップを含む１乃
    至複数個の回路部品と、当該回路部品の端子部に形成さ
    れたバンプと、前記回路部品を保持する絶縁性のチップ
    保持体と、当該チップ保持体の表面に電解鋳造され、前
    記バンプと電気的に接続された回路パターンとを有し、
    前記チップ保持体が、前記回路部品を囲繞する枠体と当
    該枠体内に充填されたポッティング樹脂とからなること
    を特徴とする半導体装置。
  2. 【請求項２】 少なくとも１つのＩＣチップを含む１乃
    至複数個の回路部品と、当該回路部品の端子部に形成さ
    れたバンプと、前記回路部品を保持する絶縁性のチップ
    保持体と、当該チップ保持体の表面に電解鋳造され、前
    記バンプと電気的に接続された第１回路パターンと、当
    該第１回路パターンの一部を覆う絶縁層と、当該絶縁層
    の表面側に電解鋳造され、前記第１回路パターンと電気
    的に接続された第２回路パターンとを有し、前記チップ
    保持体が、前記回路部品を囲繞する枠体と当該枠体内に
    充填されたポッティング樹脂とからなることを特徴とす
    る半導体装置。
  3. 【請求項３】 請求項１又は２に記載の半導体装置にお
    いて、前記枠体をガラス質材料をもって形成したことを
    特徴とする半導体装置。
  4. 【請求項４】 請求項１又は２に記載の半導体装置にお
    いて、前記回路パターン中にアンテナを形成したことを
    特徴とする半導体装置。
  5. 【請求項５】 請求項１又は２に記載の半導体装置にお
    いて、前記回路パターンが形成されたチップ保持体の外
    周を絶縁性の外装材でカバーしたことを特徴とする半導
    体装置。
  6. 【請求項６】 端子部に形成されたバンプを上向きにし
    て、回路部品をベース板に仮搭載する工程と、 前記ベース板の回路部品搭載面に枠体を設置し、半導体
    装置に搭載される所要の回路部品の周囲を当該枠体にて
    囲繞する工程と、 前記枠体内にポッティング樹脂をポッティングして、前
    記バンプの先端部を覆うする工程と、 前記ポッティング樹脂の表面を機械研磨して、当該ポッ
    ティング樹脂の片面に前記バンプを露出させる工程と、 前記ポッティング樹脂の表面に、前記バンプと電気的に
    接続された回路パターンを電解鋳造する工程と、 前記枠体及びポッティング樹脂並びに回路部品と前記ベ
    ース板との界面を剥離する工程と、 前記枠体を切断して所要形状及び所要サイズの半導体装
    置を得る工程とを含むことを特徴とする半導体装置の製
    造方法。
  7. 【請求項７】 端子部に形成されたバンプを上向きにし
    て、回路部品をベース板に仮搭載する工程と、 前記ベース板の回路部品搭載面に枠体を設置し、半導体
    装置に搭載される所要の回路部品の周囲を当該枠体にて
    囲繞する工程と、 前記枠体内にポッティング樹脂をポッティングして、前
    記バンプの先端部を覆うする工程と、 前記ポッティング樹脂の表面を機械研磨して、当該ポッ
    ティング樹脂の片面に前記バンプを露出させる工程と、 前記ポッティング樹脂の表面に、前記バンプと電気的に
    接続された第１回路パターンを電解鋳造する工程と、 前記第１回路パターン上に絶縁層を選択的に形成する工
    程と、 前記絶縁層の表面側に前記第１回路パターンと電気的に
    接続された第２回路パターンを電解鋳造する工程と、 前記枠体及びポッティング樹脂並びに回路部品と前記ベ
    ース板との界面を剥離する工程と、 前記枠体を切断して所要形状及び所要サイズの半導体装
    置を得る工程とを含むことを特徴とする半導体装置の製
    造方法。
  8. 【請求項８】 端子部に形成されたバンプを下向きにし
    て、回路部品をベース板に仮搭載する工程と、 前記ベース板の回路部品搭載面に枠体を設置し、半導体
    装置に搭載される所要の回路部品の周囲を当該枠体にて
    囲繞する工程と、 前記枠体内にポッティング樹脂をポッティングして、前
    記回路部品全体を覆う工程と、 前記枠体及びポッティング樹脂並びに回路部品と前記ベ
    ース板との界面を剥離する工程と、 前記ポッティング樹脂の表面に、前記バンプと電気的に
    接続された回路パターンを電解鋳造する工程と、 前記枠体を切断して所要形状及び所要サイズの半導体装
    置を得る工程とを含むことを特徴とする半導体装置の製
    造方法。
  9. 【請求項９】 端子部に形成されたバンプを下向きにし
    て、回路部品をベース板に仮搭載する工程と、 前記ベース板の回路部品搭載面に枠体を設置し、半導体
    装置に搭載される所要の回路部品の周囲を当該枠体にて
    囲繞する工程と、 前記枠体内にポッティング樹脂をポッティングして、前
    記回路部品全体を覆う工程と、 前記枠体及びポッティング樹脂並びに回路部品と前記ベ
    ース板との界面を剥離する工程と、 前記ポッティング樹脂の表面に、前記バンプと電気的に
    接続された第１回路パターンを電解鋳造する工程と、 前記第１回路パターン上に絶縁層を選択的に形成する工
    程と、 前記絶縁層の表面側に前記第１回路パターンと電気的に
    接続された第２回路パターンを電解鋳造する工程と、 前記枠体を切断して所要形状及び所要サイズの半導体装
    置を得る工程とを含むことを特徴とする半導体装置の製
    造方法。
  10. 【請求項１０】 請求項６乃至９に記載の半導体装置の
    製造方法において、前記ベース板として、前記回路部品
    の搭載位置及び／又は前記枠体の設置位置を表示するマ
    ーキングが施されたものを用い、当該マーキングを基準
    として、前記ベース板に対する前記回路部品の仮搭載及
    び／又は前記枠体の設置を行うことを特徴とする半導体
    装置の製造方法。
  11. 【請求項１１】 請求項６乃至９に記載の半導体装置の
    製造方法において、前記枠体として、前記回路パターン
    の形成位置を表示するマーキングが施されたものを用
    い、当該マーキングを基準として、前記枠体及び／又は
    ポッティング樹脂に対する前記回路パターンの形成を行
    うことを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 請求項６乃至９に記載の半導体装置の
    製造方法において、前記回路部品をベース板に仮搭載す
    る工程で、ベース板上に半導体装置複数個分の回路部品
    を仮搭載し、その後の各工程で、これら半導体装置複数
    個分の回路部品を一体に取り扱うことを特徴とする半導
    体装置の製造方法。
JP2000290862A 2000-09-25 2000-09-25 半導体装置及びその製造方法 Withdrawn JP2002100725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000290862A JP2002100725A (ja) 2000-09-25 2000-09-25 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000290862A JP2002100725A (ja) 2000-09-25 2000-09-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002100725A true JP2002100725A (ja) 2002-04-05

Family

ID=18774026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000290862A Withdrawn JP2002100725A (ja) 2000-09-25 2000-09-25 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002100725A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005027223A1 (ja) * 2003-09-09 2005-03-24 Sanyo Electric Co., Ltd 回路素子と絶縁膜を含む半導体モジュールとその製造方法およびその応用
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US9953937B2 (en) 2015-05-27 2018-04-24 Fujitsu Limited Electronic device and method of producing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005027223A1 (ja) * 2003-09-09 2005-03-24 Sanyo Electric Co., Ltd 回路素子と絶縁膜を含む半導体モジュールとその製造方法およびその応用
JPWO2005027223A1 (ja) * 2003-09-09 2007-11-08 三洋電機株式会社 回路素子と絶縁膜を含む半導体モジュールとその製造方法およびその応用
KR100886292B1 (ko) * 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
US7622805B2 (en) 2003-09-09 2009-11-24 Sanyo Electric Co., Ltd. Semiconductor module including circuit component and dielectric film, manufacturing method thereof, and application thereof
JP4688679B2 (ja) * 2003-09-09 2011-05-25 三洋電機株式会社 半導体モジュール
US8304289B2 (en) 2003-09-09 2012-11-06 Sanyo Electric Co., Ltd. Semiconductor module including circuit component and dielectric film, manufacturing method thereof, and application thereof
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US9953937B2 (en) 2015-05-27 2018-04-24 Fujitsu Limited Electronic device and method of producing the same

Similar Documents

Publication Publication Date Title
KR100639738B1 (ko) 회로 장치의 제조 방법
TWI247373B (en) Semiconductor package having semiconductor constructing body and method of manufacturing the same
KR100924510B1 (ko) 반도체장치, 그 제조방법 및 전자기기
KR100544088B1 (ko) 반도체장치 및 그 제조방법
US6972480B2 (en) Methods and apparatus for packaging integrated circuit devices
TWI248654B (en) Semiconductor package and method for manufacturing the same
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
KR20040092435A (ko) 반도체 장치 및 그 제조 방법
KR20020075188A (ko) 회로 장치의 제조 방법
JP2003298005A (ja) 半導体装置およびその製造方法
US7615408B2 (en) Method of manufacturing semiconductor device
KR20040016399A (ko) 반도체용 칩 사이즈 패키지형 패키지의 제조 방법
JP2002100725A (ja) 半導体装置及びその製造方法
JP2003037344A (ja) 回路装置およびその製造方法
JP2002076237A (ja) 半導体装置及びその製造方法
JP2003046054A (ja) 板状体、リードフレームおよび半導体装置の製造方法
JP2002076166A (ja) 樹脂封止型半導体装置及びその製造方法
JP2002100726A (ja) 半導体装置及びその製造方法
JP2002033437A (ja) 半導体装置及びその製造方法
JP2011029370A (ja) 積層型半導体装置及びその製造方法
JP4663172B2 (ja) 半導体装置の製造方法
JP2002076052A (ja) 半導体装置の製造方法
JP2003037212A (ja) 回路装置およびその製造方法
JP3600130B2 (ja) 回路装置の製造方法
JP2003037345A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071204