KR100886292B1 - 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치 - Google Patents

회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치

Info

Publication number
KR100886292B1
KR100886292B1 KR1020067004737A KR20067004737A KR100886292B1 KR 100886292 B1 KR100886292 B1 KR 100886292B1 KR 1020067004737 A KR1020067004737 A KR 1020067004737A KR 20067004737 A KR20067004737 A KR 20067004737A KR 100886292 B1 KR100886292 B1 KR 100886292B1
Authority
KR
South Korea
Prior art keywords
resin film
film
circuit element
insulating
substrate
Prior art date
Application number
KR1020067004737A
Other languages
English (en)
Other versions
KR20060063963A (ko
Inventor
료스께 우스이
야스노리 이노우에
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20060063963A publication Critical patent/KR20060063963A/ko
Application granted granted Critical
Publication of KR100886292B1 publication Critical patent/KR100886292B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

도 4의 (a)∼도 4의 (e)에 도시하는 바와 같이, 기재(140)에 복수의 반도체 소자(142) 및 수동 소자(144)를 고정하고, 도전성막(120) 및 절연 수지막(122)에 의해 구성된 도전성막이 부착된 절연 수지막(123)을 기재(140)에 눌러, 절연 수지막(122) 내에 반도체 소자(142) 및 수동 소자(144)를 압입하고, 진공 하 또는 감압 하에서 가열하고 압착한다. 그 후, 기재(140)를 절연 수지막(122)으로부터 박리하여, 비아(121)의 형성, 도전성막(120)의 패터닝을 행한다. 이에 따라, 반도체 소자(142) 및 수동 소자(144)를 각각 한 쪽 면에서 절연 수지막(122)에 의해 밀봉하고, 다른 한 쪽 면에서 노출시킨 구조체(125)를 얻는다.

Description

회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치{SEMICONDUCTOR MODULE AND SEMICONDUCTOR DEVICE INCLUDING CIRCUIT COMPONENTS, MANUFACTURING METHOD AND DISPLAY DEVICE THEREOF}
본 발명은, 회로 소자를 포함하는 반도체 모듈 및 반도체 장치, 및 그들의 제조 방법, 및, 광학 소자를 포함하는 표시 장치에 관한 것이다.
휴대 전화, PDA, DVC, DSC와 같은 포터블 일렉트로닉스 기기의 고기능화가 가속되는 가운데, 이러한 제품이 시장에서 받아들여지기 위해서는 소형·경량화가 필수이며, 그 실현을 위해 고집적의 시스템 LSI가 요구되고 있다. 한편, 이러한 일렉트로닉스 기기에 대해서는, 보다 쓰기 쉽고 편리한 것이 요구되고 있어, 기기에 사용되는 LSI에 대해, 고기능화, 고성능화가 요구되고 있다. 이 때문에, LSI칩의 고집적화에 수반하여 그 I/O수가 증대하는 한편으로, 패키지 자체의 소형화 요구도 강하여, 이들을 양립시키기 위해, 반도체 부품의 고밀도 기판 실장에 적합한 반도체 패키지의 개발이 강하게 요구되고 있다. 이러한 요구에 대응하기 위해, CSP(Chip Size Package)라고 불리는 패키지 기술이 여러 가지 개발되고 있다.
이러한 패키지의 예로서 BGA(Ball Grid Array)가 알려져 있다. BGA는 패키지용 기판 상에 반도체 칩을 실장하고, 그것을 수지 몰딩한 후, 반대측 면에 외부 단자로서 땜납 볼을 에리어 형상으로 형성한 것이다. BGA에서는, 실장 에리어가 면으로 달성되므로, 패키지를 비교적 용이하게 소형화할 수 있다. 또한, 회로 기판측에서도 협피치 대응으로 할 필요가 없고, 고정밀도 실장 기술도 불필요해지므로, BGA를 이용하면, 패키지 코스트가 다소 비싼 경우에도 전체 실장 코스트로서는 저감하는 것이 가능해진다.
도 1은 일반적인 BGA의 개략 구성을 도시하는 도면이다. BGA(100)는 글래스 에폭시 기판(106) 상에, 접착층(108)을 개재해 LSI칩(102)이 탑재된 구조를 갖는다. LSI칩(102)은 밀봉 수지(110)에 의해 몰딩되어 있다. LSI칩(102)과 글래스 에폭시 기판(106)은, 금속선(104)에 의해 전기적으로 접속되어 있다. 글래스 에폭시 기판(106)의 이면에는, 땜납 볼(112)이 어레이 형상으로 배열되어 있다. 이 땜납 볼(112)을 통해, BGA(100)가 프린트 배선 기판에 실장된다.
이러한 패키지에서, 반도체 칩의 밀봉에는, 예를 들면 트랜스퍼 몰딩, 인젝션 몰딩, 포팅 또는 디핑 등이 이용되고 있다(예를 들면 특허 문헌 1).
[특허 문헌 1] 일본 특허 공개평8-162486호 공보
[특허 문헌 2] 일본 특허 공개 2002-110717호 공보
[특허 문헌 3] 일본 특허 공개 2000-91425호 공보(제2∼3페이지, 도 15)
[특허 문헌 4] 일본 특허 공개평11-24606호 공보(단락 0021, 도 1)
도 1은 일반적인 BGA의 개략 구성을 도시하는 도면.
도 2는 ISB(등록 상표)의 구조를 설명하기 위한 도면.
도 3은 BGA 및 ISB(등록 상표)의 제조 프로세스를 설명하기 위한 도면.
도 4는 본 발명의 제1 그룹의, 제1 실시 형태에서의 반도체 모듈의 제조 공정을 도시하는 단면도.
도 5는 본 발명의 제1 그룹의, 제2 실시 형태에서의 반도체 모듈의 제조 공정을 도시하는 단면도.
도 6은 본 발명의 제1 그룹의, 제3 실시 형태에서의 반도체 모듈의 제조 공정을 도시하는 단면도.
도 7은 본 발명의 제1 그룹의, 제4 실시 형태에서의 도전성막이 부착된 절연 수지막의 구성을 도시하는 단면도.
도 8은 본 발명의 제1 그룹의, 제4 실시 형태에서의 반도체 모듈의 제조 공정을 도시하는 단면도.
도 9는 본 발명의 제1 그룹의, 제1 내지 제4 실시 형태에서 설명한 공정에 의해 제조한 반도체 모듈의 구성을 도시하는 단면도.
도 10은 본 발명의 제1 그룹의, 제5 실시 형태에서의 반도체 모듈의 제조 공정을 도시하는 단면도.
도 11은 본 발명의 제1 그룹의, 제5 실시 형태에서의 반도체 모듈의 제조 공정을 도시하는 단면도.
도 12는 본 발명의 제1 그룹의, 제5 실시 형태에서의 반도체 모듈의 구성을 도시하는 단면도.
도 13은 본 발명의 제1 그룹 실시 형태에서의 반도체 모듈의 다른 예를 도시하는 단면도.
도 14은 일반적인 듀얼 다마신법에 따른 배선 형성 공정을 도시하는 단면도.
도 15는 본 발명의 제2 그룹의 실시 형태에서의 반도체 장치의 제조 공정을 도시하는 단면도.
도 16은 본 발명의 제2 그룹의 실시 형태에서의 반도체 장치의 제조 공정을 도시하는 단면도.
도 17은 본 발명의 제2 그룹의 실시 형태에서의 반도체 장치의 제조 공정을 도시하는 단면도.
도 18은 본 발명의 제2 그룹의 실시 형태에서의 반도체 장치의 제조 공정의 다른 예를 나타내는 단면도.
도 19는 본 발명의 제2 그룹의 실시 형태에서의 반도체 장치의 제조 공정의 다른 예를 도시하는 단면도.
도 20은 본 발명의 제2 그룹의 반도체 장치의 다른 예를 도시하는 단면도.
도 21은 본 발명의 제2 그룹에서의 실시예에서 제작한 반도체 장치의 단면도(0M 사진)를 나타내는 도면.
도 22는 본 발명의 제3 그룹의 제1 실시 형태에서의 표시 장치의 구성을 도시하는 도면.
도 23은 광학 소자를 포함하는 각 화소의 구성을 나타내는 회로도.
도 24는 본 발명의 제3 그룹의 제1 실시 형태에서의 표시 장치의 제조 공정을 도시하는 단면도.
도 25는 본 발명의 제3 그룹의 제1 실시 형태에서의 표시 장치의 구성의 다른 예를 도시하는 도면.
도 26은 본 발명의 제3 그룹의 제1 실시 형태에서의 표시 장치의 구성을 도시하는 단면도.
도 27은 본 발명의 제3 그룹의 제2 실시 형태에서의 표시 장치의 구성을 도시하는 단면도.
<부호의 설명>
120, 720, 920 : 도전성막
122, 722, 922 : 절연 수지막
123, 723, 923 : 도전성막이 부착된 절연 수지막
125 : 구조체
142 : 반도체 소자
144 : 수동 소자
146 : 지지대
148 : 기재
150 : 수지층
151, 702 : 기판
700 : 반도체 장치
704 : 게이트 전극
706 : 플러그
708 : 배선
710 : 절연막
712 : 표면막
714 : 하층 배선층
724 : 도전성 플러그
726 : 상층 배선층
730 : 와이어
732 : 밀봉재
820 : 화소
822 : 광학 소자
824 : 화소 회로
826 : 전원선
880 : 스위칭용 트랜지스터
882 : 구동용 트랜지스터
942 : 회로 소자
960 : 글래스 기판
962 : 표시 영역
964 : 구동 회로 영역.
<발명이 해결하고자 하는 과제>
그러나, 이들 종래의 CSP에서는, 포터블 일렉트로닉스 기기 등에서 현재 요구되고 있는 수준의 소형화, 박형화, 경량화를 실현하는 것은 어려웠다. 또한, 방열성의 개선에도 일정한 한계가 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 본 발명의 목적은 반도체 모듈을 포함하는 전자 장치를 소형화·박형화하는 기술을 제공하는 것에 있다.
<과제를 해결하기 위한 수단>
상기 과제의 해결책으로서 예의 검토를 행한 결과, 본 발명자는 이하에 기술하는 제1 내지 제3 발명군에 상도하였다.
우선, 제1 그룹의 발명에 대해 기술한다.
본 발명의 반도체 모듈은, 절연 수지막과, 절연 수지막에 매립된 복수의 회로 소자를 포함하고, 복수의 회로 소자는 절연 수지막에 고착된 것을 특징으로 한다. 여기에서, 고착하는 수단으로서는 압착이 바람직하고, 그 중에서도 열압착이 특히 바람직하다. 회로 소자는 반도체 소자나 수동 소자를 포함한다.
절연 수지막으로서 열경화성 수지를 이용하는 것이 바람직하다. 또한, 절연 수지막은 연화한 상태에서 회로 소자에 압착되어도 된다. 이와 같이 하면, 절연 수지막과 회로 소자와의 밀착성을 높일 수 있다.
압착에 의해 복수의 회로 소자를 절연 수지막에 접착함으로써, 절연 수지막과 회로 소자와의 밀착성을 양호하게 할 수 있다. 이에 따라, 접착 재료 등의 불순물을 이용하지 않고 회로 소자를 절연 수지막과 압착할 수 있으므로, 반도체 모듈의 전기적 특성을 양호하게 할 수 있다. 또한, 접착층을 별도로 형성할 필요가 없기 때문에, 반도체 모듈을 소형화, 경량화 및 박형화할 수 있다.
본 발명의 반도체 모듈은, 절연 수지막과, 절연 수지막에 매립된 복수의 회로 소자와, 절연 수지 상에 형성된 도전성막을 포함하고, 복수의 회로 소자는 절연 수지막에서 도전성막이 형성된 면과 반대의 면에 노출된 것을 특징으로 한다.
이와 같이, 복수의 회로 소자를 노출시킴으로써, 회로 소자를 동작시켰을 때의 방열성을 양호하게 할 수 있다. 또한, 복수의 회로 소자를 기판 상에 배치한 경우 등에 비해, 반도체 모듈을 소형화할 수 있다. 또한, 절연 수지막의 노출면을 평탄하게 할 수 있다. 노출면을 평탄하게 함으로써, 다른 부재를 노출면에서 접착시킬 때에, 다른 부재와의 밀착성을 높일 수 있다.
본 발명의 반도체 모듈은, 충전재를 함유하는 절연 수지막과, 절연 수지막에 매립된 복수의 회로 소자와, 절연 수지막 상에 형성된 도전성막을 포함하고, 절연 수지막은 제1 절연 수지막과, 제1 절연 수지막을 구성하는 재료보다도 충전재의 함유량이 많은 재료에 의해 구성되며, 도전성막과 접하여 형성된 제2 절연 수지막을 포함하고, 복수의 회로 소자는 제1 절연 수지막 내에 매립된 것을 특징으로 한다.
여기에서, 충전재는 필러나 섬유이다. 충전재로서는, 절연 수지막의 열팽창 계수를 회로 소자의 열팽창 계수에 근접시킬 수 있는 재료를 이용할 수 있다. 충전재로서는, 예를 들면 입자 형상 또는 섬유 형상의 SiO2, SiN, AlN이나 Al2O3 등을 이용할 수 있다. 이와 같이, 절연 수지층에 충전재를 포함함으로써, 절연 수지막의 휘어짐을 저감할 수 있다. 절연 수지막에서의 충전재의 함유량은, 재료에 따라 적절하게 설정되지만, 절연 수지막에 포함하는 충전재의 함유량을 상기 범위로 함으로써, 절연 수지막과 회로 소자와의 밀착성을 양호하게 할 수 있다. 이에 따라, 접착 재료 등을 이용하지 않고 절연 수지막과 회로 소자를 압착에 의해 양호하게 접착할 수 있으므로, 반도체 모듈을 소형화할 수 있다. 또한, 섬유로서는 아라미드 부직포가 바람직하게 이용된다. 이러한 재료를 이용함으로써, 절연 수지막의 유동성을 높일 수 있다.
이와 같이, 절연 수지막이 제1 절연 수지막 및 제2 절연 수지막을 포함함으로써, 복수의 회로 소자를 절연 수지막에 압입할 때에, 충전재의 함유량이 낮은 제1 절연 수지막이 변형되어 복수의 회로 소자를 용이하게 매립할 수 있음과 함께, 제2 절연 수지막이 어느 정도의 강성을 가지므로, 절연 수지막의 변형을 억제할 수 있다. 이에 따라, 제2 절연 수지막이 복수의 회로 소자에의 압입을 어느 정도 규제하므로, 복수의 회로 소자의 높이가 상이하더라도, 절연성 수지막에서 도전성막이 형성된 면을 평탄하게 할 수 있다. 또한, 제1 절연 수지막에서 충전재의 함유량이 낮기 때문에, 복수의 회로 소자와의 밀착성을 높일 수 있다. 또한, 제2 절연 수지막에서 충전재의 함유량이 많기 때문에, 절연 수지막의 휘어짐을 저감할 수도 있다. 또한, 제1 절연 수지막에는 충전재를 포함하지 않는 구성으로 할 수도 있다.
본 발명의 반도체 모듈의 제조 방법은, 회로 소자를 고정한 상태에서, 절연 수지막 및 도전성막의 적층체를 배치하고, 회로 소자를 절연 수지막 내에 매립하는 공정과, 압착에 의해 회로 소자를 절연 수지막 내에 고정하는 공정을 포함하는 것을 특징으로 한다. 여기에서, 복수의 회로 소자를 고정한 상태에서 이들 회로 소자를 절연 수지막 내에 매립할 수 있다. 회로 소자를 절연 수지막 내에 매립하는 공정에서, 기재 상에 형성된 회로 소자를 절연 수지막 내에 매립할 수 있다. 또한, 회로 소자를 절연 수지막 내에 고정하는 공정 후, 기재를 회로 소자로부터 떼어내어, 회로 소자를 노출시키는 공정을 더 포함할 수 있다.
본 발명의 반도체 모듈은, 배선과, 배선 상에 형성된 절연 수지막과, 절연 수지막 상에 형성된 회로 소자와, 절연 수지막 상에 형성되고, 회로 소자를 고정하는 고정 부재를 포함하고, 회로 소자는 절연 수지막에 고착된 것을 특징으로 한다. 여기에서, 고착하는 수단으로서는 압착이 바람직하고, 그 중에서도 열압착이 특히 바람직하다. 회로 소자는 반도체 소자나 수동 소자를 포함한다.
본 발명의 반도체 모듈은, 복수의 회로 소자를 포함할 수 있다. 복수의 회로 소자는 고정 부재에 매립되어도 되며, 복수의 회로 소자와 고정 부재에 의해 거의 평탄한 면을 형성하도록 구성할 수 있다.
이와 같이 하면, 복수의 회로 소자가 절연 수지막과 접착하는 면을 평면으로 할 수 있어, 절연 수지막과 복수의 회로 소자와의 밀착성을 높일 수 있다.
본 발명의 반도체 모듈은, 배선과, 배선 상에 형성된 절연층과, 절연층 상에 탑재된 회로 소자를 포함하고, 그 제조 방법은, 회로 소자를 고정 부재에 고정하는 공정과, 회로 소자 상에 절연 수지막을 배치하고, 절연 수지막을 회로 소자에 압착하여 절연층을 형성하는 공정과, 절연 수지막 상에 배선을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 반도체 모듈의 제조 방법에서, 회로 소자를 고정하고 나서 절연층 및 배선을 형성하므로, 반도체 모듈의 제조 안정성을 높일 수 있다. 또한, 압착에 의해 회로 소자 상에 절연 수지막 및 배선을 형성할 수 있으므로, 반도체 모듈의 제조 공정을 간략화할 수 있다.
본 발명의 반도체 모듈의 제조 방법에서, 회로 소자를 고정하는 공정은, 복수의 회로 소자를, 당해 복수의 회로 소자 각각의 일면이 거의 동일 평면 상에 위치하도록 고정 부재의 표면에 고정하는 공정을 포함할 수 있고, 절연층을 형성하는 공정에서, 절연 수지막을 복수의 회로 소자 각각의 표면에 압착하여 절연층을 형성할 수 있다.
복수의 회로 소자가 절연 수지막과 접착하는 면을 동일 평면으로 할 수 있으므로, 복수의 회로 소자와 절연 수지막와의 밀착성을 높일 수 있다.
본 발명의 반도체 모듈의 제조 방법에서, 반도체 모듈은, 회로 소자를 덮도록 형성된 밀봉층을 더 포함할 수 있고, 회로 소자를 고정하는 공정은, 회로 소자의 일부가 노출되도록 당해 회로 소자를 절연 수지 재료에 의해 밀봉하여 밀봉층을 형성하는 공정을 포함할 수 있고, 절연층을 형성하는 공정에서, 밀봉층상에 절연 수지막을 배치하고, 절연 수지막을 회로 소자의 노출된 일부에 압착하여 절연층을 형성할 수 있다.
이와 같이 회로 소자를 밀봉한 후에 절연층 및 배선을 형성함으로써, 밀봉층이 배선층을 형성할 때의 지지 기판으로서 기능하므로, 지지 기판을 제거하는 공정을 생략할 수 있어, 반도체 모듈의 제조 공정을 간략화할 수 있다. 또한, 회로 소자가 절연층과 배선에 의해 구성되는 배선층에 직접 마운트된 구성으로 할 수 있으므로, 반도체 모듈의 방열성을 양호하게 할 수 있다.
다음으로, 제2 그룹의 발명에 대해 기술한다.
본 발명에 따른 반도체 장치는, 회로 소자가 형성된 기판과, 기판 상에 형성되고, 회로 소자와 접속하는 하층 배선을 포함하는 하층 배선층과, 하층 배선층에 고착된 절연 수지막과, 당해 절연 수지막에 형성된 상층 배선을 포함하는 상층 배선층을 포함하는 것을 특징으로 한다. 여기에서, 고착하는 수단으로서는 압착이 바람직하고, 그 중에서도 열압착이 특히 바람직하다. 회로 소자는 반도체 소자나 수동 소자를 포함한다.
다층 배선 구조를 갖는 반도체 장치에서, 하층 배선층에서는 장치의 고속 동작이나 소형화, 제조 코스트의 억제를 실현하기 위해 미세화가 요구된다. 그 때문에, 배선 재료로서 Cu를 이용한 경우, 다마신(Damascene)법을 이용하여 배선 형성을 행할 필요가 있다. 그러나, 상층 배선층의 글로벌 배선에서는, 안정된 전원 공급을 행하기 위해, 오히려 배선폭이 넓은 것이 바람직하다. 여기에서, 상층 배선층의 배선폭은, 예를 들면 10㎛ 이상으로 할 수 있다. 배선폭을 미세화할 필요가 없는 경우, 에칭 등으로 배선 패턴을 형성해 얻어진 배선이라도 충분한 성능을 갖는다. 본 발명에 따르면, 하층 배선층을 다마신법 등의 이른바 반도체 프로세스로 작성한 후, 그 위에 절연 수지막 및 도전성막을 압착에 의해 접착하고, 에칭 등에 의해 상층 배선층의 배선 패턴을 형성할 수 있으므로, 다층 배선 구조의 제조 프로세스를 간략화해 제조 시간을 큰 폭으로 단축할 수 있다.
또한, 본 발명의 반도체 장치에 따르면, 하층 배선층의 형성에 다마신법을 이용한 경우에 한정하지 않고, 예를 들면 하층 배선층의 배선 재료로서 알루미늄(Al)을 이용한 경우에도, 상층 배선층의 배선 재료로서 구리를 이용할 수 있다. 이와 같이 하면, 상층 배선층의 배선 재료의 일렉트로마이그레이션 내성을 높일 수 있어, 반도체 장치의 안정성을 높일 수 있다.
본 발명에 따른 반도체 장치는, 회로 소자가 형성된 기판과, 기판 상에 형성되고, 회로 소자와 접속하는 하층 배선을 포함하는 하층 배선층과, 하층 배선층 상에 형성되고, 에폭시 수지, BT 레진, 액정 폴리머, PPE 수지, 폴리이미드 수지, 불소 수지, 페놀 수지, 또는 폴리아미드 비스말레이미드(bismaleimide)를 포함하는 절연 수지막과, 당해 절연 수지막에 형성된 상층 배선을 포함하는 상층 배선층을 포함하는 것을 특징으로 한다.
절연 수지막으로서 이러한 재료를 이용함으로써, 반도체 장치의 강성을 유지할 수 있어, 반도체 장치의 안정성을 높일 수 있다. 이러한 관점에서는, 절연 수지막으로서 열경화성 수지를 이용하는 것이 바람직하다. 본 발명의 반도체 장치에 따르면, 하층 배선층의 절연막으로서는 배선의 전기 저항을 저감하는 목적을 달성하는, 예를 들면 저유전율 재료를 이용할 수 있다. 한편, 상층 배선층의 절연막으로서는 반도체 장치의 강성을 높이는 목적을 달성하는 상기와 같은 재료를 이용할 수 있다. 이와 같이, 하층 배선층 및 상층 배선층에서, 각각 바람직한 특성을 갖는 재료를 적절히 이용할 수 있다. 이에 따라, 반도체 장치의 배선 지연의 문제를 저감함과 함께, 반도체 장치의 안정성을 높일 수 있다.
본 발명에 따른 반도체 장치의 제조 방법은, 회로 소자가 형성된 기판 상에 다층 배선 구조를 형성하는 반도체 장치의 제조 방법으로서, 기판 상에, 회로 소자와 접속하는 하층 배선층을 형성하는 공정과, 하층 배선층 상에, 절연 수지막 및 도전성막의 적층체를 배치하고, 절연 수지막을 하층 배선층에 압착하여 상층 배선층을 형성하는 공정을 포함하는 것을 특징으로 한다.
상층 배선층에서, 적층체를 하층 배선 상에 압착한 후에 배선 패턴을 형성하고 배선 구조도 형성해도 되고, 미리 상층 배선층의 배선 구조를 형성한 후에 상층 배선층을 하층 배선층 상에 배치하여 압착해도 된다. 상층 배선층의 배선 구조를 형성한 후에 당해 상층 배선층을 하층 배선층 상에 배치하는 방법을 취하면, 회로 소자의 소자 특성에의 영향을 고려하지 않고 다양한 약액 등을 이용하여 자유롭게 상층 배선층의 배선 구조를 형성할 수 있다. 상층 배선층의 배선 구조를 미리 형성해 두는 경우에는, 상층 배선층을 하층 배선층에 열압착할 때에 생기는 열수축을 고려해 배선 구조를 형성해 두는 것이 바람직하다.
다음으로, 제3 그룹의 발명에 대해 기술한다.
본 발명에 따르면, 표시 영역과, 회로 소자가 배치된 구동 회로 영역을 갖는 기판과, 기판의 구동 회로 영역에서, 회로 소자를 덮도록 형성되고, 회로 소자 및 기판에 고착된 절연 수지막과, 절연 수지막 상에 형성된 도전성막을 포함하는 것을 특징으로 하는 표시 장치가 제공된다. 구동 회로 영역은 표시 영역의 외주부에 형성할 수 있다. 여기에서, 고착하는 수단으로서는 압착이 바람직하고, 그 중에서도 열압착이 특히 바람직하다.
고착에 의해 절연 수지막을 회로 소자 및 기판에 접착함으로써, 절연 수지막과 회로 소자 및 기판과의 밀착성을 양호하게 할 수 있다. 이에 따라, 플렉시블 기판 등을 이용하지 않고, 구동 회로를 형성할 수 있으므로, 표시 장치의 구성을 간략화할 수 있다. 또한, 표시 장치를 소형화 및 경량화할 수도 있다.
또한, 표시 장치는 광학 소자를 포함할 수 있어, 표시 영역에는 광학 소자에 의해 형성되는 화상이 표시된다. 광학 소자는 구동 회로와 동일 기판 상에 형성되어도 되고, 또한 구동 회로와는 별개의 기판 상에 형성되어도 어느 것이라도 무방하다. 즉, 본 발명에서의 「기판」이란, 표시 영역 및 구동 회로 영역이 형성되는 단일의 기판을 포함하는 것은 물론, 표시 영역 및 구동 회로 영역이 개개로 형성된 복수의 기판으로 구성되는 것도 포함한다.
이상, 본 발명의 구성에 대해 설명하였지만, 이러한 구성을 임의로 조합한 것도 본 발명의 형태로서 유효하다. 또한, 본 발명의 표현을 다른 카테고리로 변환한 것도 또한 본 발명의 형태로서 유효하다.
<발명의 효과>
본 발명의 제1 그룹에 따르면, 반도체 모듈을 소형화·박형화할 수 있다. 본 발명의 제2 그룹에 따르면, 다층 배선 구조를 갖는 반도체 장치의 제조 안정성을 높일 수 있다. 또한, 반도체 장치의 다층 배선 구조의 형성 시간을 단축하면서, 반도체 장치의 성능을 양호하게 유지할 수 있다. 본 발명의 제3 그룹에 따르면, 표시 장치를 간단한 구성으로 할 수 있다.
이하, 제1 내지 제3 발명군의 실시 형태에 대해 차례로 설명한다.
[제1 그룹]
우선 실시 형태의 설명에 앞서, 이들 실시 형태를 적용할 수 있는 ISB 구조에 대해 설명한다.
ISB(Integrated System in Board; 등록상표)는, 본 출원인에 의해 개발된 독자적인 패키지이다. ISB는 반도체 베어칩을 중심으로 하는 전자 회로의 패키징에서, 동에 의한 배선 패턴을 가지면서 회로 부품을 지지하기 위한 코어(기재)를 사용하지 않는 독자적인 코어리스(coreless) 시스템 인 패키지이다.
도 2는 ISB의 일례를 도시하는 개략 구성도이다. 여기에서는 ISB의 전체 구조를 알기 쉽게 하기 위하여, 단일 배선층만 도시하고 있지만, 실제로는, 복수의 배선층이 적층한 구조로 되어 있다. 이 ISB에서는, LSI 베어칩(201), Tr 베어칩(202) 및 칩 CR(203)이 동패턴(205)으로 이루어지는 배선에 의해 결선된 구조로 되어 있다. LSI 베어칩(201)은, 이면에 땜납 볼(208)이 형성된 인출 전극이나 배선에 대해, 금선(金線) 본딩(204)에 의해 도통되어 있다. LSI 베어칩(201)의 바로 밑에는, 도전성 페이스트(206)가 형성되고, 이것을 통해 ISB가 프린트 배선 기판에 실장된다. ISB 전체는 에폭시 수지 등으로 이루어지는 수지 패키지(207)에 의해 밀봉된 구조로 되어 있다.
이 패키지에 따르면, 이하의 이점을 얻을 수 있다.
(i) 코어리스로 실장할 수 있기 때문에, 트랜지스터, IC, LSI의 소형·박형화를 실현할 수 있다.
(ⅱ) 트랜지스터로부터 시스템 LSI, 또한 칩 타입의 콘덴서나 저항을 회로 형성하고, 패키징할 수 있기 때문에, 고도의 SIP(System in Package)를 실현할 수 있다.
(ⅲ) 기존의 반도체 소자를 조합할 수 있기 때문에, 시스템 LSI를 단기간에 개발할 수 있다.
(ⅳ) 반도체 베어칩이 바로 밑의 동재(銅材)에 직접 마운트되어 있어, 양호한 방열성을 얻을 수 있다.
(v) 회로 배선이 동재이며 코어재가 없기 때문에, 저유전율의 회로 배선으로 되어, 고속 데이터 전송이나 고주파 회로에서 뛰어난 특성을 발휘한다.
(ⅵ) 전극이 패키지의 내부에 매립되는 구조이기 때문에, 전극 재료의 파티클 오염의 발생을 억제할 수 있다.
(ⅶ) 패키지 사이즈는 프리이고, 1개당의 폐재를 64핀의 SQFP 패키지와 비교하면, 약 1/10의 양으로 되기 때문에, 환경 부하를 저감할 수 있다.
(ⅷ) 부품을 재치하는 프린트 회로 기판으로부터, 기능이 포함된 회로 기판으로, 새로운 개념의 시스템 구성을 실현할 수 있다.
(ⅸ) ISB의 패턴 설계는, 프린트 회로 기판의 패턴 설계와 동일하게 용이하여, 세트 메이커의 엔지니어를 스스로 설계할 수 있다.
다음으로 ISB의 제조 프로세스 상의 메리트에 대해 설명한다. 도 3의 (A), 도 3의 (B)는 종래의 CSP 및 본 발명에 따른 ISB의 제조 프로세스의 대비도이다. 도 3의 (B)는 종래의 CSP의 제조 프로세스를 나타낸다. 처음에 베이스 기판 상에 프레임을 형성하고, 각 프레임으로 구획된 소자 형성 영역에 칩이 실장된다. 그 후, 각 소자에 대해 열경화성 수지에 의해 패키지가 형성되고, 그 다음, 소자마다 금형을 이용하여 펀칭을 행한다. 최종 공정의 펀칭에서는, 몰드 수지 및 베이스 기판이 동시에 절단되게 되어 있어, 절단면에서의 표면 거칠기 등이 문제가 된다. 또한 펀칭을 끝마친 후의 폐재가 다량으로 생기기 때문에, 환경 부하면에서 과제를 갖고 있었다.
한편, 도 3의 (A)는 ISB의 제조 프로세스를 도시하는 도면이다. 먼저, 금속박 상에 프레임을 형성하고, 각 모듈 형성 영역에 배선 패턴을 형성하고, 그 위에 LSI 등의 회로 소자를 탑재한다. 계속해서 각 모듈마다 패키지를 실시하고, 스크라이브 영역을 따라 다이싱을 행하여, 제품을 얻는다. 패키지 종료 후, 스크라이브 공정의 전에, 베이스로 되는 금속박을 제거하므로, 스크라이브 공정에서의 다이싱에서는, 수지층만의 절단으로 된다. 이 때문에, 절단면의 거침을 억제하여, 다이싱의 정확성을 향상시키는 것이 가능해진다.
(제1 실시 형태)
도 4의 (a)∼도 4의 (f)는, 본 발명의 제1 실시 형태에서의 반도체 모듈의 제조 공정을 도시하는 단면도이다.
우선, 도 4의 (a)에 도시하는 바와 같이, 기재(140) 상에 복수의 반도체 소자(142)나 수동 소자(144) 등의 회로 소자를 고정한다. 여기에서, 기재(140)는 접착성을 갖고, 반도체 소자(142) 및 수동 소자(144)를 표면에 고정할 수 있는 테이프 기재로 할 수 있다. 또한, 기재(140)는 반도체 소자(142) 및 수동 소자(144)를 절연 수지막(122)에 매립한 후에 절연 수지막(122)으로부터 박리 가능한 재료에 의해 구성할 수 있다. 이러한 재료로서, 예를 들면 PET 필름을 이용할 수 있다.
반도체 소자(142)는, 예를 들면, 트랜지스터, 다이오드, IC 칩 등이다. 또한, 수동 소자(144)는, 예를 들면, 칩 콘덴서, 칩 저항 등이다.
도 4의 (b)에 도시하는 바와 같이, 이와 같이 하여 복수의 반도체 소자(142) 및 수동 소자(144)를 고정한 상태에서, 도전성막(120) 및 절연 수지막(122)에 의해 구성된 도전성막이 부착된 절연 수지막(123)을 기재(140) 상에 배치하고, 도전성막이 부착된 절연 수지막(123)을 기재(140)에 눌러, 절연 수지막(122) 내에 반도체 소자(142) 및 수동 소자(144)를 압입한다. 계속하여, 절연 수지막(122)을 진공 하 또는 감압 하에서 가열하여 기재(140)에 압착한다. 이에 따라, 도 4의 (c)에 도시하는 바와 같이, 반도체 소자(142) 및 수동 소자(144)가 절연 수지막(122) 내에 매립되고, 반도체 소자(142) 및 수동 소자(144)가 절연 수지막(122) 내에 압착된다.
도전성막(120)은 기판의 적층 방향으로 거의 수직인 방향으로 장축을 갖는 결정 입자를 함유하는 금속에 의해 구성할 수 있다. 기판의 적층 방향으로 거의 수직인 방향으로 장축을 갖는 결정 입자를 함유하는 금속은, 예를 들면 압연 금속으로 할 수 있다. 압연 금속으로서는, 예를 들면 동박을 이용할 수 있다. 도전성막(120)으로서 압연 금속을 이용함으로써, 스퍼터링법, CVD법, 또는 도금법 등에 의해 배선 재료를 형성한 경우에 발생하는 가스 등의 불순물이 배선에 들어가지 않는다. 그 때문에, 이러한 불순물을 제거하기 위해 어닐링 처리를 행할 필요가 없다. 이러한 어닐링 처리를 위한 가열을 행할 필요가 없기 때문에, 반도체 소자(142) 및 수동 소자(144)의 특성을 손상시키지 않고 배선층을 형성할 수 있다. 이에 따라, 반도체 모듈의 안정성을 높일 수 있다. 또한, 기판의 적층 방향으로 거의 수직인 방향으로 장축을 갖는 결정 입자를 함유하는 금속은, 전해 도금에 의해 형성한 금속막을 프레스한 금속으로 할 수도 있다. 절연 수지막(122)으로서는, 가열함으로써 연화하는 재료이면 어떠한 것이든 이용할 수도 있지만, 예를 들면 에폭시 수지, BT 레진 등의 멜라민 유도체, 액정 폴리머, PPE 수지, 폴리이미드 수지, 불소 수지, 페놀 수지, 폴리아미드 비스말레이미드 등을 이용할 수 있다. 이러한 수지를 이용함으로써, 고주파 특성이나 제품 신뢰성이 뛰어난 반도체 모듈을 얻을 수 있다. 또한, 이러한 재료를 이용함으로써, 반도체 모듈의 강성을 높일 수 있어, 반도체 모듈의 안정성을 향상할 수 있다. 절연 수지막(122)으로서 에폭시 수지, 또는 BT 레진, PPE 수지, 폴리이미드 수지, 불소 수지, 페놀 수지, 폴리아미드 비스말레이미드 등의 열경화성 수지를 이용함으로써, 반도체 모듈의 강성을 더 높일 수 있다.
에폭시 수지로서는, 비스페놀 A형 수지, 비스페놀 F형 수지, 비스페놀 S형 수지, 페놀 노볼락 수지, 크레졸 노볼락형 에폭시 수지, 트리스 페놀 메탄형 에폭시 수지, 지환식 에폭시 수지 등을 들 수 있다.
멜라민 유도체로서는, 멜라민, 멜라민 시아누레이트, 메틸올화 멜라민, (이소)시아누르산, 멜람, 멜럼, 멜롬, 석시노구아민, 황산 멜라민, 황산 아세트 구아나민, 황산 멜람, 황산 구아닐 멜라민, 멜라민 수지, BT 레진, 시아누르산, 이소시아누르산, 이소시아누르산 유도체, 멜라민 이소시아누레이트, 벤조 구아나민, 아세토구아나민 등의 멜라민 유도체, 구아니진계 화합물 등이 예시된다.
액정 폴리머로서는, 방향족계 액정 폴리에스테르, 폴리이미드, 폴리에스테르 아미드나, 그것들을 함유하는 수지 조성물이 예시된다. 이 중, 내열성, 가공성 및 흡습성의 밸런스가 뛰어난 액정 폴리에스테르 또는 액정 폴리에스테르를 함유하는 조성물이 바람직하다.
액정 폴리에스테르로서는, 예를 들면, (1) 방향족 다이카본산과 방향족 디올과 방향족 하이드록시 카본산을 반응시켜 얻어지는 것, (2) 이종의 방향족 하이드록시 카본산의 조합을 반응시켜 얻어지는 것, (3) 방향족 다이카본산과 방향족 디올을 반응시켜 얻어지는 것, (4) 폴리에틸렌 테레프탈레이트 등의 폴리에스테르에 방향족 하이드록시 카본산을 반응시켜 얻어지는 것, 등을 들 수 있다. 또한, 이들 방향족 다이카본산, 방향족 디올 및 방향족 하이드록시 카본산 대신에, 그들의 에스테르 유도체가 사용되는 경우도 있다. 또한 이들 방향족 다이카본산, 방향족 디올 및 방향족 하이드록시 카본산은, 방향족 부분이 할로겐 원자, 알킬기, 아릴기 등으로 치환된 것이 사용되는 경우도 있다.
액정 폴리에스테르의 반복 구조 단위로서는, 방향족 다이카본산에 유래하는 반복 구조 단위(하기 식(ⅰ)), 방향족 디올에 유래하는 반복 구조 단위(하기 식(ⅱ)), 방향족 하이드록시 카본산에 유래하는 반복 구조 단위(하기 식(ⅲ))를 예시할 수 있다.
(ⅰ)-CO-A1-CO-
(단 A1은 방향환을 함유하는 2가의 결합기를 나타냄)
(ⅱ)-O-A2-0-
(단 A2는 방향환을 함유하는 2가의 결합기를 나타냄)
(ⅲ)-CO-A3-0-
(단 A3은 방향환을 함유하는 2가의 결합기를 나타냄)
또한, 절연 수지막(122)에는, 필러 또는 섬유 등의 충전재를 포함할 수 있다. 필러로서는, 예를 들면 입자 형상 또는 섬유 형상의 SiO2, SiN, AlN이나 Al2O3 등을 이용할 수 있다. 절연 수지막(122)에 필러나 섬유를 포함함으로써, 절연 수지막(122)을 가열하여 반도체 소자(142) 및 수동 소자(144)를 열압착한 후, 절연 수지막(122)을 예를 들면 실온으로 냉각할 때에, 절연 수지막(122)의 휘어짐을 저감할 수 있다. 이에 따라, 반도체 소자(142) 및 수동 소자(144)와 절연 수지막(122)과의 밀착성을 높일 수 있다. 또한, 절연 수지막(122)에 섬유를 포함한 경우, 절연 수지막(122)의 유동성을 높일 수 있기 때문에, 절연 수지막(122)과 반도체 소자(142) 및 수동 소자(144)와의 밀착성을 높일 수 있다. 이러한 관점에서는, 절연 수지막(122)을 구성하는 재료로서 아라미드 부직포가 바람직하게 이용된다. 이에 따라, 가공성을 양호하게 할 수 있다.
아라미드 섬유로서는, 파라아라미드 섬유 또는 메타아라미드 섬유를 이용할 수 있다. 파라아라미드 섬유로서는, 예를 들면, 폴리(p-페닐렌 테레프탈 아미드)(PPD-T), 메타아라미드로서는, 예를 들면, 폴리(m-페닐렌 이소프탈 아미드)(MPD-I)를 이용할 수 있다.
절연 수지막(122)을 구성하는 재료 중에서의 충전재의 함유량은 재료에 따라 적절하게 설정할 수 있지만, 예를 들면 50 중량% 이하로 할 수 있다. 이에 따라, 절연 수지막(122)과 반도체 소자(142) 및 수동 소자(144)의 접착성을 양호하게 유지할 수 있다. 이에 따라, 접착 재료 등을 이용하지 않고 절연 수지막(122)과 반도체 소자(142) 및 수동 소자(144)를 양호하게 접착할 수 있으므로, 반도체 모듈을 소형화할 수 있다.
도전성막이 부착된 절연 수지막(123)으로서는, 필름 형상의 절연 수지막(122) 상에 도전성막(120)이 부착한 것을 이용할 수 있다. 또한, 도전성막이 부착된 절연 수지막(123)은, 도전성막(120) 상에 절연 수지막(122)을 구성하는 수지 조성물을 도포·건조함으로써 형성할 수도 있다. 본 실시 형태에서, 수지 조성물은, 본 발명의 목적에 반하지 않는 범위에서, 경화제, 경화 촉진제, 그 외의 성분을 포함할 수 있다. 도전성막이 부착된 절연 수지막(123)은, 절연 수지막(122)이 B 스테이지화한 상태에서 기재(140) 상에 배치된다. 이와 같이 하면, 절연 수지막(122)과 반도체 소자(142) 및 수동 소자(144)와의 밀착성을 높일 수 있다. 이 후, 절연 수지막(122)을 구성하는 수지의 종류에 따라 절연 수지막(122)을 가열하고, 진공 하 또는 감압 하에서 도전성막이 부착된 절연 수지막(123)과 반도체 소자(142) 및 수동 소자(144)를 압착한다. 또한, 다른 예에서, 필름 형상의 절연 수지막(122)을 B 스테이지화한 상태에서 기재(140) 상에 배치하고, 그 위에 도전성막(120)을 더 배치하여, 절연 수지막(122)을 반도체 소자(142) 및 수동 소자(144)와 열압착할 때에, 도전성막(120)을 절연 수지막(122)에 열압착함으로써도 도전성막이 부착된 절연 수지막(123)을 형성할 수 있다. 이에 따라, 회로 소자에 손상을 주지 않고, 절연 수지막(122)과 반도체 소자(142) 및 수동 소자(144)와의 밀착성을 양호하게 유지할 수 있다.
이상과 같이 하여, 도전성막이 부착된 절연 수지막(123)을 반도체 소자(142) 및 수동 소자(144)와 열압착하여 반도체 소자(142) 및 수동 소자(144)를 절연 수지막(122) 내에 매립한 후, 도 4의 (d)에 도시하는 바와 같이, 기재(140)를 절연 수지막(122)으로부터 박리한다. 여기에서, 반도체 소자(142) 및 수동 소자(144)를 절연 수지막(122)에 압착시킨 후, 기재를 붙인 채로 반송 등을 행하고, 실장 시에 기재를 박리할 수도 있다. 이에 따라, 반송 시에 회로 소자를 보호할 수 있다.
또한, 이 후, 수지막에 스루홀을 형성하고, 스루홀 내를 도전성 재료로 매립하고, 비아(121)를 형성한다. 계속하여, 도전성막(120)을 패터닝하여 복수의 반도체 소자(142) 및 수동 소자(144) 사이를 전기적으로 접속한다. 이에 따라, 도 4의 (e)에 도시하는 바와 같이, 반도체 소자(142) 및 수동 소자(144)를 각각 한 쪽 면에서 절연 수지막(122)에 의해 밀봉함과 함께, 다른 한 쪽 면에서 노출시킨 구조체(125)를 얻을 수 있다. 그 후, 도 4의 (f)에 도시하는 바와 같이 구조체(125)의 상면에 보호층인 절연막(130), 및 땜납 볼(132)을 형성한다.
이와 같이 반도체 소자(142) 및 수동 소자(144)의 밀봉면과 반대측의 면을 노출시킴으로써, 반도체 소자(142) 및 수동 소자(144)를 동작시켰을 때에, 반도체 소자(142)나 수동 소자(144)의 온도가 상승해도, 노출된 면으로부터 열을 빠져나가게 할 수 있어, 방열성이 양호한 반도체 모듈을 제공할 수 있다. 또한, 반도체 소자(142) 및 수동 소자(144)의 노출된 면에 히트싱크를 설치하거나, 노출된 면을 공냉하는 등 다양한 방법을 적용할 수 있다.
또한, 반도체 소자(142) 및 수동 소자(144)의 밀봉면과 반대측 면에 기판 등이 형성되어 있지 않기 때문에, 반도체 모듈을 소형화할 수 있다. 또한, 절연 수지막의 노출면을 평탄하게 할 수 있다. 노출면을 평탄하게 함으로써, 다른 부재를 노출면에서 접착시킬 때에, 다른 부재와의 밀착성을 높일 수 있다.
후술하는 바와 같이, 이와 같이 하여 형성한 반도체 모듈은, 도전성막이 부착된 절연 수지막(123)의 도전성막(120) 상에 별도의 도전성막이 부착된 절연 수지막(123)을 겹쳐 쌓아 배선층을 형성하고, 복수의 반도체 소자(142)나 수동 소자(144) 사이를 전기적으로 접속하거나, 다른 디바이스와 전기적으로 접속할 수 있다.
본 실시 형태에서의 반도체 모듈의 제조 공정에 따르면, 간단한 방법으로 복수의 반도체 소자(142)나 수동 소자(144)를 절연 수지막(122) 내에 매립하고 밀봉할 수 있다. 또한, 반도체 모듈의 방열성을 양호하게 할 수도 있다. 또한, 반도체 모듈을 소형화할 수도 있다.
(제2 실시 형태)
도 5의 (a)∼도 5의 (d)는, 본 발명의 제2 실시 형태에서의 반도체 모듈의 제조 공정을 도시하는 단면도이다. 본 실시 형태에서, 제1 실시 형태와 동일한 구성 요소에는 동일한 부호를 부여하고, 적절하게 설명을 생략한다. 본 실시 형태에서, 기재(140)로서 신축 가능한 재료를 이용하는 점에서 제1 실시 형태와 상이하다. 본 실시 형태에서의 기재(140)로서는, 예를 들면 PET 필름을 이용할 수 있다.
도 5의 (a)에 도시하는 바와 같이, 기재(140) 상에 복수의 반도체 소자(142) 및 수동 소자(144)를 고정한 후, 기재(140)를 도면의 횡 방향으로 신장시킨다. 계속하여, 도 5의 (b)에 도시하는 바와 같이, 기재(140)를 신장시킨 상태에서, 도전성막이 부착된 절연 수지막(123)을 기재(140) 상에 배치하고, 반도체 소자(142) 및 수동 소자(144)를 절연 수지막(122) 내에 압입한다. 반도체 소자(142) 및 수동 소자(144)가 절연 수지막(122) 내에 압입된 후, 기재(140)를 신장시키고 있던 힘을 제거하고, 절연 수지막(122)을 진공 하 또는 감압 하에서 가열하여 기재(140)에 압착한다. 이에 따라, 도 5의 (c)에 도시하는 바와 같이, 반도체 소자(142) 및 수동 소자(144)가 절연 수지막(122) 내에 매립되고, 반도체 소자(142) 및 수동 소자(144)가 절연 수지막(122) 내에 압착된다. 본 실시 형태에서, 반도체 소자(142) 및 수동 소자(144)가 고정된 기재(140)를 신장시킨 상태에서 반도체 소자(142) 및 수동 소자(144)를 절연 수지막(122) 내에 압입하므로, 절연 수지막(122) 내에 반도체 소자(142) 및 수동 소자(144)를 압입할 때에, 소자 사이의 간격이 넓어져, 소자 사이에 절연 수지막(122)이 압입되기 쉬워진다. 그 때문에, 반도체 소자(142) 및 수동 소자(144)와 절연 수지막(122)과의 밀착성을 양호하게 할 수 있다.
이 후, 도 5의 (d)에 도시하는 바와 같이, 기재(140)를 절연 수지막(122)으로부터 박리한다. 그 후, 비아를 형성하고 도전성막(120)을 패터닝함으로써, 제1 실시 형태와 마찬가지로, 반도체 모듈의 방열성을 양호하게 할 수 있다. 또한, 반도체 모듈을 소형화할 수도 있다.
(제3 실시 형태)
도 6의 (a)∼도 6의 (d)은 본 발명의 제3 실시 형태에서의 반도체 모듈의 제조 공정을 도시하는 단면도이다. 본 실시 형태에서, 제1 실시 형태 및 제2 실시 형태와 마찬가지의 구성 요소에는 마찬가지의 부호를 부여하고, 적절하게 설명을 생략한다. 본 실시 형태에서, 반도체 소자(142) 및 수동 소자(144)를 고정한 기재(140)를 지지대(146) 상에 재치한 상태에서 반도체 소자(142) 및 수동 소자(144)를 절연 수지막(122) 내에 압입하고, 절연 수지막(122)과 열압착 시키는 점에서 제1 및 제2 실시 형태와 상이하다.
도 6의 (a)에 도시하는 바와 같이, 기재(140) 상에 복수의 반도체 소자(142) 및 수동 소자(144)를 고정한 후, 기재(140)를 지지대(146) 상에 재치한다. 지지대(146)로서는 특별히 제한은 없지만, 기재(140)를 구성하는 재료보다 강성이 높은 재료에 의해 구성된 것을 이용할 수 있다. 이에 따라, 기재(140)로서 유연성을 갖는 재료를 이용한 경우에도, 절연 수지막(122)과, 반도체 소자(142) 및 수동 소자(144)의 밀봉면과 반대측의 면을 평탄하게 할 수 있다.
계속하여, 도전성막이 부착된 절연 수지막(123)을 기재(140) 상에 배치하고, 도전성막이 부착된 절연 수지막(123)을 기재(140)에 눌러, 절연 수지막(122) 내에 반도체 소자(142) 및 수동 소자(144)를 압입한다. 이때, 제2 실시 형태에서 설명한 바와 같이, 기재(140)를 도면의 횡 방향으로 신축시켜 반도체 소자(142) 및 수동 소자(144)를 절연 수지막(122) 내에 압입해도 된다.
그 후, 절연 수지막(122)을 진공 하 또는 감압 하에서 가열하여 기재(140)에 접착한다. 이에 따라, 도 6의 (b)에 도시하는 바와 같이, 반도체 소자(142) 및 수동 소자(144)가 절연 수지막(122) 내에 매립되고, 반도체 소자(142) 및 수동 소자(144)가 절연 수지막(122) 내에 고정된다. 그 후, 도 6의 (c)에 도시하는 바와 같이, 기재(140)를 지지대(146) 상으로부터 제거한다. 또한, 본 실시 형태에서도, 도 6의 (d)에 도시하는 바와 같이, 기재(140)를 절연 수지막(122)으로부터 박리할 수 있다.
본 실시 형태에서, 기재(140)를 기재(140)보다 강성이 높은 지지대(146) 상에 재치한 상태에서 반도체 소자(142) 및 수동 소자(144)를 절연 수지막(122) 내에 압입하고, 열압착하므로, 절연 수지막(122)이 기재(140)와 접하는 면을 평탄하게 할 수 있다. 이에 따라, 기재(140)를 절연 수지막(122)으로부터 박리하였을 때에, 반도체 소자(142) 및 수동 소자(144)가 노출된 면(이하 노출면이라 함)을 평탄하게 할 수 있다. 이에 따라, 반도체 소자(142) 및 수동 소자(144)가 매립된 절연 수지막(122)을 노출면에서 다른 부재에 접착시키는 경우에, 당해 다른 부재와의 밀착성을 높일 수 있다. 또한, 반도체 소자(142) 및 수동 소자(144)가 매립된 절연 수지막(122)을, 예를 들면 히트싱크 등의 다른 부재 상에 배치할 때에, 절연 수지막(122)이 기울지 않고 거의 수평으로 배치할 수도 있다.
(제4 실시 형태)
도 7은 본 발명의 제4 실시 형태에서의 도전성막이 부착된 절연 수지막(123)의 구성을 도시하는 단면도이다. 도 8의 (a)∼도 8의 (d)는, 본 실시 형태에서의 반도체 모듈의 제조 공정을 도시하는 단면도이다. 본 실시 형태에서, 도전성막이 부착된 절연 수지막(123)의 절연 수지막(122)이 제1 절연 수지막(122a) 및 제2 절연 수지막(122b)에 의해 구성되는 점에서 제1 내지 제3 실시 형태와 상이하다. 도전성막이 부착된 절연 수지막(123)에서, 제1 절연 수지막(122a) 상에 제2 절연 수지막(122b)이 형성되고, 제2 절연 수지막(122b) 상에 도전성막(120)이 형성된다.
본 실시 형태에서, 제2 절연 수지막(122b)은 반도체 소자(142) 및 수동 소자(144)를 절연 수지막(122)(도 8의 (a)∼도 8의 (d) 참조) 내에 매립하고 열압착할 때에, 제1 절연 수지막(122a)을 구성하는 재료보다도, 강성이 높은 재료에 의해 구성된다. 이에 따라, 열압착 시에, 반도체 소자(142) 및 수동 소자(144)를 제1 절연 수지막(122a) 내에 매립함과 함께, 절연 수지막(122)의 형상을 강직하게 유지할 수 있다.
이하, 도 8의 (a)∼도 8의 (d)를 참조하여 설명한다.
우선, 도 8의 (a) 및 도 8의 (b)에 도시하는 바와 같이, 기재(140) 상에 복수의 반도체 소자(142) 및 수동 소자(144)를 고정한 상태에서, 도전성막이 부착된 절연 수지막(123)을 기재(140) 상에 배치하고, 반도체 소자(142) 및 수동 소자(144)를 절연 수지막(122) 내에 압입한다. 계속하여, 절연 수지막(122)을 진공 하 또는 감압 하에서 가열하여 기재(140)에 접착한다.
제1 절연 수지막(122a) 및 제2 절연 수지막(122b)을 구성하는 재료는, 제1 실시 형태에서 설명한, 예를 들면 에폭시 수지, BT 레진 등의 멜라민 유도체, 액정 폴리머, PPE 수지, 폴리이미드 수지, 불소 수지, 페놀 수지, 폴리아미드 비스말레이미드 등 중에서 적절하게 선택하여 이용할 수 있다.
여기에서, 예를 들면, 제1 절연 수지막(122a)은, 제2 절연 수지막(122b)을 구성하는 재료보다도 연화되기 쉬운 재료에 의해 구성할 수 있다. 이에 따라, 열압착 시에 제1 절연 수지막(122a) 쪽이 제2 절연 수지막(122b)보다 변형되기 쉬워지므로, 제1 절연 수지막(122a) 내에 반도체 소자(142) 및 수동 소자(144)가 부드럽게 압입됨과 함께, 제2 절연 수지막(122b)이 강직성을 유지하여, 절연 수지막(122) 전체가 변형되는 것을 막을 수 있다. 또한, 복수의 반도체 소자(142) 및 수동 소자(144)에 단차가 생긴 경우에도, 제2 절연 수지막(122b)이 반도체 소자(142) 및 수동 소자(144) 내에 절연 수지막(122)이 들어가는 것을 저지하는 스토퍼층으로서 기능하기 때문에, 절연 수지막(122)의 막두께를 균일하게 유지할 수도 있다. 이에 따라, 반도체 모듈의 치수 정밀도를 높일 수 있다. 또한, 반도체 모듈의 강직성을 높일 수도 있다.
또한, 예를 들면, 제1 절연 수지막(122a)은 제2 절연 수지막(122b)을 구성하는 재료보다도 글래스 전이 온도가 낮은 재료에 의해 구성할 수도 있다. 또한, 다른 예에서, 제1 절연 수지막(122a)은 제2 절연 수지막(122b)을 구성하는 재료보다, 반도체 소자(142)나 수동 소자(144)와의 밀착성이 높은 재료에 의해 구성할 수도 있다. 이와 같이 해도, 전술한 것과 마찬가지의 효과를 얻을 수 있다.
또한 제1 절연 수지막(122a) 및 제2 절연 수지막(122b)에는, 필러 또는 섬유 등의 충전재를 포함할 수 있다. 이 경우, 제1 절연 수지막(122a)에서의 충전재의 함유량이, 제2 절연 수지막(122b)에서의 충전재의 함유량보다도 적게 되도록 구성된다. 또한, 제2 절연 수지막(122b)에만 충전재를 포함하고, 제1 절연 수지막(122a)에는 충전재를 포함하지 않는 구성으로 할 수도 있다. 이와 같이 하면, 제1 절연 수지막(122a)의 유연성을 높여 반도체 소자(142) 및 수동 소자(144)의 매립을 행하기 쉽게 함과 함께, 제2 절연 수지막(122b)에 의해 절연 수지막(122)의 휘어짐을 저감할 수 있다.
이상과 같이, 제1 절연 수지막(122a) 및 제2 절연 수지막(122b)을, 각각 목적에 따라 바람직한 재료에 의해 구성함으로써, 절연 수지막(122)에의 반도체 소자(142) 및 수동 소자(144)의 매립을 양호하게 행할 수 있음과 함께, 반도체 모듈의 강성을 높이거나, 성형성을 향상할 수 있다.
도 9는 제1 내지 제4 실시 형태에서 설명한 공정에 의해, 반도체 소자(142) 및 수동 소자(144)를 도전성막이 부착된 절연 수지막(123)의 절연 수지막(122) 내에 매립하고 밀봉한 구조체(125)를 적층한 반도체 모듈의 구성을 도시하는 단면도이다.
도 9에서, 반도체 모듈은, 구조체(125) 상에 도전성막이 부착된 절연 수지막(123)을 열압착에 의해 접착하고, 그 위에 별개의 구조체(125)를 더 적층해 형성된다. 도전성막(120)에는 배선 패턴이 형성된다. 상층의 구조체(125)의 도전성막(120)과 그 하층의 도전성막이 부착된 절연 수지막(123)의 도전성막(120)은, 상온 접합이나 땜납을 통해 전기적으로 접속할 수 있다. 또한, 절연 수지막(122)에는 예를 들면 탄산 가스 레이저 등으로 스루홀이 형성되고, 스루홀 내에 도전성 재료가 매립되어 비아(121)가 형성된다. 이에 따라 층간의 전기적 접속이 취해진다. 또한, 스루홀의 형성에는, 탄산 가스 레이저 외에, 기계 가공, 약액에 의한 화학 에칭 가공, 플라즈마를 이용한 드라이 에칭법 등을 이용할 수도 있다.
이상의 실시 형태에서의 반도체 모듈의 제조 공정에 따르면, 복수의 구조체(125)를 적층한 반도체 모듈을 용이하게 형성할 수 있다. 다수의 반도체 소자(142) 및 수동 소자(144)를 일 평면 상에 나열해 배치한 경우에는, 한 층마다 면적이 넓어져, 그들 소자를 밀봉할 때의 휘어짐이 문제되지만, 이와 같이 복수의 반도체 소자(142) 및 수동 소자(144)를 세로 방향으로 적층한 경우, 각 층의 면적을 작게 할 수 있어, 반도체 모듈의 휘어짐을 저감할 수 있다.
이상과 같이, 복수의 회로 소자의 밀봉을 도전성막이 부착된 절연 수지막(123)을 이용한 열압착에 의해 행함으로써, 복수의 회로 소자와 도전성막이 부착된 절연 수지막(123)과의 밀착성을 높일 수 있으므로, 예를 들면 트랜스퍼 몰딩 등에 의해 복수의 회로 소자를 밀봉할 때에 필요하게 되는 솔더 레지스트나 다이 페이스트 등의 접착 재료를 이용하지 않고, 회로 소자의 밀봉을 행할 수 있다. 이에 따라, 반도체 모듈을 소형화할 수 있다. 또한 접착 재료를 이용하지 않기 때문에, 반도체 모듈의 전기적 특성을 향상시킬 수도 있다.
트랜스퍼 몰딩 등과 같이, 금형을 이용하여 회로 소자의 밀봉을 행하는 경우, 복수의 반도체 모듈의 밀봉을 동시에 행하고, 그 후에 다이싱하는 등 반도체 모듈을 분할하고 있었기 때문에, 두께에 대한 평면 방향의 면적이 커, 휘어짐이 일어나기 쉽다는 문제가 있었다. 그러나, 본 실시 형태에서의 반도체 모듈의 제조 방법에 따르면, 각각의 반도체 모듈마다 간단하게 밀봉을 행할 수 있으므로, 밀봉을 행하는 대상물의 평면 방향의 면적을 작게 할 수 있어, 휘어짐을 저감할 수 있다. 이에 따라 수지 내에 함유시키는 충전재의 양을 줄일 수 있어, 밀착성을 더욱 향상시킬 수 있다.
(제5 실시 형태)
도 10의 (a)∼도 10의 (c), 도 11의 (a) 및 도 11의 (b)는, 본 발명의 제5 실시 형태에서의 반도체 모듈의 제조 공정을 도시하는 단면도이다.
본 실시 형태에서는, 높이가 상이한 복수의 반도체 소자(142) 및 수동 소자(144)를 미리 수지층 내에 고정해 표면을 평탄하게 한 후에, 반도체 소자(142) 및 수동 소자(144) 상에 도전성막이 부착된 절연 수지막(123)을 열압착하는 점에서 제1 내지 제4 실시 형태와 상이하다. 이에 따라, 반도체 소자(142) 및 수동 소자(144)와 도전성막이 부착된 절연 수지막(123)의 절연 수지막(122)과의 밀착성을 더욱 양호하게 할 수 있다.
우선, 도 10의 (c)에 도시하는 바와 같이, 복수의 반도체 소자(142) 및 수동 소자(144)가 매립된 기판(151)을 형성한다. 기판(151)의 형성은, 제1 내지 제4 실시 형태에서 설명한 것과 마찬가지의 순서로 행할 수 있다. 이 경우, 도 10의 (a) 및 도 10의 (b)에 도시하는 바와 같이, 기재(140) 상에 고정된 반도체 소자(142) 및 수동 소자(144)를 수지층(150) 내에 압입하고, 수지층(150)과 반도체 소자(142) 및 수동 소자(144)를 진공 하 또는 감압 하에서 열압착하여 반도체 소자(142) 및 수동 소자(144)를 수지층(150) 내에 고정한다. 여기에서, 수지층(150)은, 전술한 절연 수지막(122)을 구성하는 재료와 마찬가지의 재료에 의해 구성할 수 있다. 이러한 수지를 이용함으로써 고주파 특성이나 제품 신뢰성이 뛰어난 반도체 모듈을 얻을 수 있다. 또한, 절연 수지막으로서 이러한 재료를 이용함으로써, 반도체 모듈의 강성을 유지할 수 있어, 반도체 모듈의 안정성을 높일 수 있다. 또한, 도전성막(120)의 기재를 생략하고 있지만, 수지층(150)에는 도전성막(120)이 형성되어 있어도 된다. 그 후, 기재(140)를 수지층(150)으로부터 박리함으로써, 도 10의 (c)에 도시한 기판(151)을 얻을 수 있다. 또한, 수지층(150)으로서는, 제4 실시 형태에서 설명한 것과 마찬가지의, 제1 절연 수지막(122a) 및 제2 절연 수지막(122b)을 이용할 수도 있다.
또한, 다른 예에서, 기판(151)은 금형을 이용하여 트랜스퍼 몰딩, 인젝션 몰딩, 포팅 또는 디핑 등에 의해 형성할 수도 있다. 이 경우, 수지 재료로서는, 에폭시 수지 등의 열경화성 수지가 트랜스퍼 몰딩 또는 포팅으로 실현할 수 있고, 폴리이미드 수지, 폴리페닐렌 설파이드 등의 열가소성 수지는 인젝션 몰딩으로 실현할 수 있다.
이상과 같이 하여, 도 10의 (c)에 도시하는 바와 같이, 반도체 소자(142) 및 수동 소자(144)가 표면에 노출되어 형성된 기판(151)을 얻을 수 있다.
계속하여, 도 10의 (d)에 도시하는 바와 같이, 기판(151) 상에 도전성막이 부착된 절연 수지막(123)을 배치하고, 절연 수지막(122)을 진공 하 또는 감압 하에서 가열하여 기판(151)에 압착한다.
그 후, 포토레지스트를 마스크로 하여, 도전성막(120)을 소정 형상으로 에칭하여 배선 패턴을 형성한다. 예를 들면, 레지스트로부터 노출된 개소에, 화학 에칭액을 스프레이 분무하여 불필요한 도전성막을 에칭 제거하고, 배선 패턴을 형성할 수 있다. 에칭 레지스트는, 통상의 프린트 배선판에 이용할 수 있는 에칭 레지스트 재료를 이용할 수 있고, 레지스트 잉크를 실크 스크린 인쇄해 형성하거나, 에칭 레지스트용 감광성 드라이 필름을 도전성막(120) 상에 래미네이트하고, 그 위에 배선 도체의 형상으로 광을 투과하는 포토마스크를 겹쳐 자외선을 노광하고, 노광하지 않은 개소를 현상액으로 제거하고 형성할 수 있다. 도전성막(120)으로서 동박을 이용하는 경우, 화학 에칭액에는, 염화 제2동과 염산의 용액, 염화 제2철 용액, 황산과 과산화수소의 용액, 과황산암모늄 용액 등, 통상의 프린트 배선판에 이용하는 화학 에칭액을 이용할 수 있다. 이에 따라, 도 10의 (e)에 도시하는 바와 같이, 반도체 소자(142) 및 수동 소자(144) 상에 배선층이 형성된 반도체 모듈을 얻을 수 있다.
계속하여, 도전성막이 부착된 절연 수지막(123)의 소정의 개소에 탄산 가스 레이저 등에 의해 스루홀을 형성하고, 그 스루홀을 도전성 재료로 매립하고, 비아(121, 도 11의 (a) 참조)를 형성한다. 비아는 무전계 도금에 의해 형성할 수도 있고, 전계 도금법에 의해 형성할 수도 있다.
그 후, 마찬가지의 공정을 반복하여, 다시 도전성막이 부착된 절연 수지막(123)을 적층하고, 도전성 플러그를 형성하고, 도 11의 (a)에 도시하는 바와 같이, 복수의 층으로 이루어지는 다층 배선 구조(126)를 형성한다. 이에 따라, 복수의 반도체 소자(142) 및 수동 소자(144) 상에 다층 배선 구조(126)가 형성된 반도체 모듈이 형성된다.
또, 본 실시 형태에서도, 제4 실시 형태에서 도 8의 (a)∼도 8의 (d)를 참조하여 설명한 것과 마찬가지로, 제1 절연 수지막(122a) 및 제2 절연 수지막(122b)에 의해 구성된 절연 수지막에 매립된 반도체 소자 및 수동 소자 상에 도전성막이 부착된 절연 수지막(123)을 열압착한 구성으로 할 수도 있다. 이 구성을 도 12에 도시한다.
본 실시 형태에서의 반도체 모듈은, 미리 수지층(150) 내에 반도체 소자(142) 및 수동 소자(144)를 매립하고, 도전성막이 부착된 절연 수지막(123)과의 접착면을 평탄하게 하고 나서 도전성막이 부착된 절연 수지막(123)을 접착한다. 그 때문에, 반도체 소자(142) 및 수동 소자(144) 상에 형성된 도전성막이 부착된 절연 수지막(123)에서의 절연 수지막(122)의 막두께를 층 전체에 걸쳐 균일하게 할 수 있으므로, 레이저로 비아홀을 형성할 때의 가공성을 양호하게 할 수 있다.
또한, 본 실시 형태에서는, 복수의 반도체 소자(142) 및 수동 소자(144)가 도전성막이 부착된 절연 수지막(123)과 접착하는 면을 평탄하게 하고 있으므로, 반도체 소자(142) 및 수동 소자(144)와 도전성막이 부착된 절연 수지막(123)의 절연 수지막(122)과의 밀착성을 양호하게 할 수 있다.
(ISB 패키지에의 적용)
본 실시 형태에서의 반도체 모듈의 제조 방법을 ISB 패키지의 제조에 적용하는 경우, 우선 반도체 소자(142) 및 수동 소자(144) 등의 회로 소자를 수지층(150)으로 밀봉하여 기판(151)을 형성한다. 그 다음에, 기판(151)을 지지 기판으로 하여, 그 위에 도전성막이 부착된 절연 수지막(123)을 적층해 다층 배선 구조(126)를 형성한다. 그리고, 도 11의 (b)에 도시하는 바와 같이, 최상층의 도전성막이 부착된 절연 수지막(123) 상에는 보호층인 절연막(130) 및 땜납 볼(132)을 형성하고, 이면 전극을 형성할 수 있다. 이상의 공정에 의해, 지지 기판을 갖지 않는 반도체 모듈을 제작할 수 있다. 본 실시 형태에 따르면, 회로 소자가 밀봉된 기판(151) 자체를 지지 기판으로서 기능시킬 수 있기 때문에, 다층 배선 구조를 형성한 후에 기판을 제거하는 수고를 덜 수 있다. 이에 따라, ISB 패키지의 제조 공정을 간략화할 수 있음과 함께, 전술한 이점을 얻을 수도 있다.
수지층(150)을 반도체 소자(142) 및 수동 소자(144)의 밀봉에 이용하기 위해서는, 수지층(150)을 반도체 소자(142) 및 수동 소자(144)와의 밀착성이 양호한 재료, Si 등의 반도체 재료와의 열팽창 계수의 차가 작은 재료를 이용하는 것이 바람직하다. 이러한 재료로서는, 전술한 것 같은 에폭시 수지, BT 레진 등의 멜라민 유도체, 액정 폴리머, PPE 수지, 폴리이미드 수지, 불소 수지, 페놀 수지, 폴리아미드 비스말레이미드 등을 이용할 수 있다. 또한, 이러한 재료에 필러나 섬유 등의 충전재를 적절하게 첨가함으로써, 수지층(150)의 열팽창 계수를 반도체 재료의 열팽창 계수에 근접시킬 수 있다.
또한, 본 실시 형태에서의 반도체 모듈의 제조 방법에 따르면, 반도체 소자(142) 및 수동 소자(144)에 도전성막이 부착된 절연 수지막(123)을 열압착하여 다층 배선 구조(126)가 형성되므로, 반도체 소자(142) 및 수동 소자(144)와 다층 배선 구조(126)와의 밀착성을 양호하게 할 수 있다. 그 때문에, 솔더 레지스트나 다이 페이스트 등의 접착 재료를 이용하지 않고, 반도체 소자(142) 및 수동 소자(144)와 다층 배선 구조(126)를 양호하게 접착할 수 있다. 이러한 접착 재료 등의 불순물을 포함하지 않기 때문에, ISB 패키지의 전기적 특성을 향상시킬 수 있다. 또한, ISB 패키지를 소형화할 수도 있다.
이상, 본 발명을 실시 형태 및 실시예에 기초하여 설명하였다. 이 실시 형태 및 실시예는 어디까지나 예시로서, 다양한 변형예가 가능한 것, 또한 그러한 변형예도 본 발명의 범위에 있는 것은 당업자에게 이해되는 부분이다.
예를 들면, 배선층에서, 층간의 전기적 접속은, 스루홀을 도전성 재료로 매립하는 방법에 한정되지 않고, 예를 들면, 와이어를 통해 행할 수도 있다. 이 경우, 와이어를 밀봉재에 의해 덮어도 된다.
또, 도 13에 도시하는 바와 같이, 제1 소자(143a) 상에 제2 소자(143b)가 배치된 회로 소자를 포함하는 구성으로 할 수도 있다. 제1 소자(143a) 상에 제2 소자(143b)의 조합으로서는, 예를 들면 SRAM과 Flash 메모리, SRAM과 PRAM으로 할 수 있다. 이 경우, 제1 소자(143a) 상에 제2 소자(143b)와는 비아(121)에 의해 전기적으로 접속된다.
[제2 그룹]
먼저, 본 실시 형태에서 도입되는 다마신법에 대해 설명한다.
최근, 반도체 장치의 고속 동작 및 제조 코스트의 억제라고 하는 과제에 대한 하나의 답으로서, 다층 배선의 미세화가 진행되고 있다. 동시에, 배선의 전기 저항 및 배선 사이의 전기 용량의 증대에 수반하는, 배선 지연(RC 지연)의 문제가 표면화되어, 반도체 장치의 동작 속도를 율속하게 되었다. 따라서, 배선의 전기 저항을 저감하기 위해 배선 재료 동(Cu)을 이용하거나, 배선 사이의 전기 용량을 저감하기 위해, 절연막에 저유전율 재료를 이용하는 등의 대책이 널리 알려지게 되었다.
Cu는 반응성 이온 에칭에 의한 미세 가공이 곤란하기 때문에, Cu를 배선 재료로서 이용하기 위해서는, 다마신(Damascene)법을 이용한 배선 형성이 이루어진다.
도 14의 (a)∼도 14의 (d)에 다마신법을 이용한 Cu 배선 형성 공정의 일례를 도시한다. 현재 다마신법으로서는, 배선층과 비아 플러그를 단계적으로 형성해 가는 싱글 다마신법과, 배선층 및 비아 플러그를 동시에 형성하는 듀얼 다마신법(예를 들면 특허 문헌 3)이 알려져 있지만, 여기에서는 후자의 예를 기술한다.
우선, 도 14의 (a)에 도시하는 바와 같이, Cu를 포함하는 하층 배선(601) 및 하층 절연막(602) 상에, Cu의 확산 방지막(603), 예를 들면 SiN막을 플라즈마 CVD법에 의해 형성하고, 계속하여, 층간 절연막(604)을 형성한다. 층간 절연막(604)에는 종래 이용되고 있는 SiO2를 플라즈마 CVD법에 의해 성막해도 되지만, 더욱 배선 지연을 저감하기 위해, 전술한 바와 같이 저유전율의 재료를 이용하는 것이 바람직하다. 여기에서 저유전율의 재료란, SiO2의 비유전율, 즉 4.1∼4.2 정도보다 낮은 비유전율을 갖는 재료로서, 플라즈마 CVD법에 의해 성막하는 SiOC계막, SiOF계막이나, 도포법에 의해 성막하는 유기 SOG막, 무기 SOG(Spin on Glass)막, 유기 폴리머막 등을 들 수 있다.
다음으로, 에칭 저지막(605)을 형성하고, 상층 절연막(606)을 더 형성한다. 에칭 저지막(605)은 SiN막, SiC막, SiO2막 등, 상층 절연막(606)에 대해 에칭 선택비가 높은 재료를 선택한다. 상층 절연막(606)은 SiO2막 외에, 층간 절연막(604)과 마찬가지로 저유전율의 재료를 이용해도 된다.
다음으로 도 14의 (b)에 도시하는 바와 같이, 홀 형상으로 형성된 제1 레지스트 패턴(607)을 마스크로 하여 이방성 에칭을 행하여, 비아홀(607A)을 개구한다. 제1 레지스트 패턴(607)을 제거한 후, 도 14의 (c)에 도시하는 바와 같이, 홈 형상으로 형성된 제2 레지스트 패턴(608)을 마스크로 하여 이방성 에칭을 행하여, 상층 배선용 홈(608A)을 개구한다. 이때 에칭 저지막(605)에 의해 층간 절연막(604)에의 에칭 진행이 저지된다.
또한, 도 14의 (d)에 도시하는 바와 같이, 비아홀(607A) 및 상층 배선용 홈(608A) 내벽을 배리어 메탈(609)로 피복한 후, Cu 등의 배선 금속(610)을 매립한다. 배리어 매탈의 형성은 Cu의 확산 방지나 절연막과의 밀착성 향상 등을 목적으로 하고, 일반적으로는 고융점 금속, 예를 들면 Ta나 Ti, 또는 그 질화물 등을 PVD법 등에 의해 성막한다. Cu는 도금법 등에 의해, 비아홀(607A) 및 상층 배선용 홈(608A)을 매립하면서 상층 절연막(606)을 덮도록 형성되기 때문에(도시 생략), 화학적 기계 연마(Chemical Mechanical Polishing; CMP)를 실시함으로써, 비아 플러그(607B) 및 상층 배선(608B)을 형성한다. 이상과 같은 공정을 반복함으로써, 다층 배선 구조를 형성할 수 있다.
그러나, 전술한 바와 같은 다마신법에서는, 각 층마다 배선홈을 형성하고, 도금법 등에 의한 Cu의 매립을 행할 필요가 있어, 다층N 배선 구조를 형성하는데 시간이 걸렸었다.
그런데, 다층 배선 구조에서, 반도체 장치의 고속 동작, 제조 코스트의 억제, 및 장치의 소형화를 실현하기 위해, 하층 배선층에서는 미세화가 요구되지만, 글로벌 배선으로서 기능하는 상층 배선층에서는, 복수의 로컬 배선에 안정적으로 전원을 공급하기 위해, 배선폭이 넓은 것이 바람직하다고 하는 요구가 있다. 그 때문에, 하층 배선층과 상층 배선층은, 각각 바람직한 특성을 실현하는 재료를 이용하는 것이 바람직하다.
다음으로 본 실시 형태에 대해 설명한다.
도 15의 (a)∼도 17의 (g)는 본 실시 형태에서의 반도체 장치(700)의 제조 공정을 도시하는 단면도이다.
반도체 장치(700)에서, 하층 배선층(714)은 다마신법에 의해 형성된다(도 15의 (a)). 이하, 듀얼 다마신법을 이용한 배선 구조의 제조 방법을 설명한다.
기판(702)으로서는, 실리콘이나 GaAs 등의 반도체 재료를 이용할 수 있다. 기판(702) 상에는 게이트 전극(704)이 형성되어 있다. 여기에서, 우선, 기판(702) 상에 절연막(710)을 형성한다. 절연막(710)으로서는, SiO2막이나, SiOC막, 무기 SOG막, MSQ, 유기 폴리머, 또는 폴라스막 등의 낮은 비유전율을 갖는 재료를 플라즈마 CVD법 등에 의해 성막할 수 있다.
여기에서 도시하지 않았지만, 절연막(710)은 비아홀이 형성되는 하층 절연막과, 배선홈이 형성되는 상층 절연막을 포함한다. 또한, 하층 절연막과 상층 절연막의 사이에는, 에칭 저지막이 형성된다. 에칭 저지막은, 예를 들면 SiN막, SiC막, SiO2막 등에 의해 구성할 수 있으며, 플라즈마 CVD법 등에 의해 형성할 수 있다.
계속하여, 절연막(710) 상에 소정 형상으로 패터닝된 레지스트막(도시 생략)을 형성하고, 절연막(710)을 단계적으로 에칭하여 배선홈 및 비아홀을 형성한다.
계속하여, 스퍼터링 및 CVD법에 의해, 비아홀 및 배선홈 내에 배리어 메탈막을 형성한다. 배리어 메탈막으로서는, 예를 들면, Ti, Ta, TiN, TaN, TiW, TaW, WN 등을 이용할 수 있다. 배리어 메탈막은, 이들을 적층한 구조로 할 수도 있다.
그 후, 배리어 메탈막 상에 배선 금속막을 성막한다. 배선 금속막으로서는, 예를 들면, Cu를 이용할 수 있지만, 그 밖에도 Ag나 AgCu 등 저저항의 배선 재료를 이용할 수도 있다. 배선 금속막의 성막은 스퍼터링법, CVD법, 또는 도금법, 혹은 그들의 조합으로 행할 수 있다. 배선 금속을 스퍼터링법 및 도금법으로 성막하는 경우, 예를 들면 이하와 같이 행할 수 있다. 우선, 시드 금속막을 스퍼터링법에 의해 퇴적한다. 다음으로, 기판을 도금액에 침적하고, 전해 도금법에 의해 배선 금속막을 형성한다. 도금 후, 기판을 어닐링해도 된다. 이에 따라, 어닐링 전과 비교해 배선 금속막 내의 금속의 입자경이 커져, 배선 금속막의 저항값을 저하시킬 수 있다.
계속하여, 배선홈 외부에 성막된 불필요한 배리어 메탈막 및 배선 금속막을 CMP에 의해 제거한다. 이에 따라, 플러그(706) 및 배선(708)이 형성된다.
계속하여, 배선(708) 상에 확산 방지막(도시 생략)을 형성한다. 확산 방지막은, 예를 들면, SiN막 또는 SiC막 등에 의해 구성할 수 있고, 플라즈마 CVD법에 의해 성막할 수 있다. 확산 방지막은, 예를 들면, SiO2/SiN, SiC/SiN, 또는 SiO2/SiCN 등의 적층 구조로 할 수도 있다.
또한, CMP시에 절연막(710)에 결함이 발생하는 것을 방지하기 위해, 절연막(710) 상부에 SiN, SiC 또는 SiO2 등의 캡막을 형성한 후에, 배선 금속막의 성막을 행할 수도 있다.
이상의 공정을 순차적으로 반복함으로써, 배선층을 적층해 나가, 2 이상의 다층 배선 구조를 형성할 수 있다. 또한, 이상에서는, 듀얼 다마신법에 의한 배선 구조의 제조 방법을 설명하였지만, 마찬가지의 수법에 의해 싱글 다마신법에서의 본 발명의 적용도 유효하다.
하층 배선층(714)의 최상층에는, 표면막(712)을 형성해도 된다. 여기에서, 표면막(712)은 폴리이미드에 의해 구성된다. 이러한 표면막(712)을 형성함으로써, 하층 배선층(714)의 표면을 보호할 수 있어, 반도체 장치(700)의 신뢰성을 높일 수 있다. 또한, 이러한 표면막(712)을 형성함으로써, 이하에 설명하는 상층 배선층과 하층 배선층(714)과의 밀착성을 높일 수도 있다.
이상과 같이 하여 하층 배선층(714)를 형성한 후, 도전성막(720) 및 절연 수지막(722)에 의해 구성된 도전성막이 부착된 절연 수지막(723)을 하층 배선층(714) 상에 배치하고, 절연 수지막(722)을 진공 하에서 가열하고 하층 배선층(714)에 압착하여 접합한다(도 15의 (b) 및 도 16의 (c)). 도전성막이 부착된 절연 수지막(723)은 B 스테이지화한 상태의 절연 수지막(722)을, 절연 수지막(722)을 구성하는 수지의 글래스 전이 온도 이상의 온도로 가열하고, 하층 배선층(714)에 열압착할 수 있다. 여기에서, 도전성막(720)은 기판의 적층 방향으로 거의 수직인 방향으로 장축을 갖는 결정 입자를 함유하는 금속에 의해 구성할 수 있다. 이러한 금속은, 예를 들면 압연 금속으로 할 수 있다. 압연 금속으로서는, 예를 들면 동박을 이용할 수 있다. 상층 배선층의 배선 재료로서 압연 금속을 이용함으로써, 스퍼터링법, CVD법, 또는 도금법 등에 의해 배선 재료를 형성한 경우에 발생하는 가스 등의 불순물이 배선에 들어가지 않는다. 그 때문에, 이러한 불순물을 제거하기 위해 어닐링 처리를 행할 필요가 없다. 상층 배선층 형성 시에 어닐링 처리를 위한 가열을 행할 필요가 없기 때문에, 하층 배선층(714)의 소자 특성을 손상시키지 않고 상층 배선층을 형성할 수 있다. 이에 따라, 반도체 장치의 안정성을 높일 수 있다. 또한, 기판의 적층 방향으로 거의 수직인 방향으로 장축을 갖는 결정 입자를 함유하는 금속은, 전해 도금에 의해 형성한 금속막을 프레스한 금속으로 할 수도 있다.
절연 수지막(722)으로서는, 가열함으로써 연화하는 재료이면 어떠한 것을 이용할 수도 있지만, 예를 들면 에폭시 수지, BT 레진 등의 멜라민 유도체, 액정 폴리머, PPE 수지, 폴리이미드 수지, 불소 수지, 페놀 수지, 폴리아미드 비스말레이미드 등을 이용할 수 있다. 이러한 재료를 이용함으로써, 반도체 장치(700)의 강성을 높일 수 있어, 반도체 장치(700)의 안정성을 향상할 수 있다. 절연 수지막(722)으로서 에폭시 수지, 또는 BT 레진, PPE 수지, 폴리이미드 수지, 불소 수지, 페놀 수지, 폴라아미드 비스말레이미드 등의 열경화성 수지를 이용함으로써, 반도체 장치(700)의 강성을 더 높일 수 있다.
에폭시 수지로서는, 비스페놀 A형 수지, 비스페놀 F형 수지, 비스페놀 S형 수지, 페놀 노볼락 수지, 크레졸 노볼락형 에폭시 수지, 트리스 페놀 메탄형 에폭시 수지, 지환식 에폭시 수지 등을 들 수 있다.
멜라민 유도체로서는, 멜라민, 멜라민 시아누레이트, 메틸올화 멜라민, (이소)시아누르산, 멜람, 멜럼, 멜롬, 석시노구아민, 황산 멜라민, 황산 아세트 구아나민, 황산 멜람, 황산 구아닐 멜라민, 멜라민 수지, BT 레진, 시아누르산, 이소시아누르산, 이소시아누르산 유도체, 멜라민 이소시아누레이트, 벤조 구아나민, 아세토구아나민 등의 멜라민 유도체, 구아니진계 화합물 등이 예시된다.
액정 폴리머로서는, 방향족계 액정 폴리에스테르, 폴리이미드, 폴리에스테르 아미드나, 그것들을 함유하는 수지 조성물이 예시된다. 이 중, 내열성, 가공성 및 흡습성의 밸런스가 뛰어난 액정 폴리에스테르 또는 액정 폴리에스테르를 함유하는 조성물이 바람직하다.
액정 폴리에스테르로서는, 예를 들면, (1) 방향족 다이카본산과 방향족 디올과 방향족 하이드록시 카본산을 반응시켜 얻어지는 것, (2) 이종의 방향족 하이드록시 카본산의 조합을 반응시켜 얻어지는 것, (3) 방향족 다이카본산과 방향족 디올을 반응시켜 얻어지는 것, (4) 폴리에틸렌 테레프탈레이트 등의 폴리에스테르에 방향족 하이드록시 카본산을 반응시켜 얻어지는 것, 등을 들 수 있다. 또한, 이들 방향족 다이카본산, 방향족 디올 및 방향족 하이드록시 카본산 대신에, 그들의 에스터 유도체가 사용되는 경우도 있다. 또한 이들 방향족 다이카본산, 방향족 디올 및 방향족 하이드록시 카본산은, 방향족 부분이 할로겐 원자, 알킬기, 아릴기 등으로 치환된 것이 사용되는 경우도 있다.
액정 폴리에스테르의 반복 구조 단위로서는, 방향족 다이카본산에 유래하는 반복 구조 단위(하기 식(ⅰ)), 방향족 디올에 유래하는 반복 구조 단위(하기 식(ⅱ)), 방향족 하이드록시 카본산에 유래하는 반복 구조 단위(하기 식(ⅲ))를 예시할 수 있다.
(ⅰ)-CO-A1-CO-
(단 A1은 방향환을 함유하는 2가의 결합기를 나타냄)
(ⅱ)-O-A2-0-
(단 A2는 방향환을 함유하는 2가의 결합기를 나타냄)
(ⅲ)-CO-A3-0-
(단 A3은 방향환을 함유하는 2가의 결합기를 나타냄)
또한, 절연 수지막(722)의 열팽창 계수를 기판(702)이나 하층 배선층(714)을 구성하는 절연막(710), 배선(708), 플러그(706) 등의 열팽창 계수에 근접시키기 위해, 절연 수지막(722)에는 필러 또는 섬유를 포함할 수 있다. 필러로서는, 예를 들면 입자 형상 또는 섬유 형상의 SiO2, SiN, AlN이나 Al2O3 등을 이용할 수 있다. 이에 따라, 절연 수지막(722)의 재료로서 다양한 재료를 적절하게 선택할 수 있다. 절연 수지막(722)에서의 충전재의 함유량은, 재료에 따라 적절하게 설정된다. 절연 수지막(722)에서의 충전재의 함유량은, 절연 수지막(722)의 열팽창 계수가 바람직한 범위가 되는 양으로 함과 함께, 절연 수지막과 하층 배선층(714)의 최상층과의 밀착성을 저해하지 않을 정도의 양으로 하는 것이 바람직하다. 이와 같이 하면, 절연 수지막(722)을 가열하고 하층 배선층(714)에 접착한 후, 절연 수지막(722)을 예를 들면 실온으로 냉각할 때에, 절연 수지막(722)의 휘어짐을 저감할 수 있어, 절연 수지막(722)이 하층 배선층(714)으로부터 벗겨지는 것을 막을 수 있다. 절연 수지막(722)에 섬유를 포함한 경우, 절연 수지막(722)의 유동성을 높일 수 있기 때문에, 절연 수지막(722)과 하층 배선층(714)과의 밀착성을 높일 수 있음과 함께, 전술한 바와 같은 절연 수지막(722)의 휘어짐을 저감할 수도 있다. 이러한 관점에서는, 절연 수지막(722)을 구성하는 재료로서 아라미드 부직포가 바람직하게 이용된다. 이에 따라, 가공성을 양호하게 할 수 있다.
아라미드로서는, 파라아라미드 섬유 또는 메타아라미드 섬유를 이용할 수 있다. 파라아라미드 섬유로서는, 예를 들면, 폴리(p-페닐렌 테레프탈 아미드)(PPD-T), 메타아라미드로서는, 예를 들면, 폴리(m-페닐렌 이소프탈 아미드)(MPD-I)를 이용할 수 있다.
도전성막이 부착된 절연 수지막(723)으로서는, 필름 형상의 절연 수지막(722) 상에 도전성막(720)이 부착한 것을 이용할 수 있다. 또한, 도전성막이 부착된 절연 수지막(723)은, 도전성막(720) 상에 절연 수지막(722)을 구성하는 수지 조성물을 도포·건조함으로써 형성할 수도 있다. 본 실시 형태에서, 수지 조성물은, 본 발명의 목적에 반하지 않는 범위에서, 경화제, 경화 촉진제, 그 외의 성분을 포함할 수 있다. 도전성막이 부착된 절연 수지막(723)은, 절연 수지막(722)이 B 스테이지화한 상태에서 하층 배선층(714) 상에 배치된다. 이와 같이 하면, 절연 수지막(722)과 하층 배선층(714)과의 밀착성을 높일 수 있다. 이 후, 절연 수지막(722)을 구성하는 수지의 종류에 따라 절연 수지막(722)을 가열하고, 진공 하 또는 감압 하에서 도전성막이 부착된 절연 수지막(723)을 하층 배선층(714)에 접착한다. 또한, 다른 예에서, 필름 형상의 절연 수지막(722)을 B 스테이지화한 상태에서 하층 배선층(714) 상에 배치하고, 그 위에 도전성막(720)을 더 배치하여, 절연 수지막(722)을 하층 배선층(714)에 열압착할 때에, 도전성막(720)을 절연 수지막(722)에 열압착함으로써도 하층 배선층(714) 상에 도전성막이 부착된 절연 수지막(723)을 형성할 수 있다. 도전성막(720)으로서 동박을 이용하는 경우, 도전성막이 부착된 절연 수지막(723)과 하층 배선층(714)의 위치 맞춤은, X선을 이용하여 행할 수 있다.
계속하여, 포토레지스트를 마스크로 하여, 도전성막(720)을 소정 형상으로 에칭하여 배선층을 형성한다. 예를 들면, 레지스트로부터 노출된 개소에, 화학 에칭액을 스프레이 분무하여 불필요한 도전성막을 에칭 제거하고, 배선 패턴을 형성할 수 있다. 에칭 레지스트는, 통상의 프린트 배선판에 이용할 수 있는 에칭 레지스트 재료를 이용할 수 있고, 레지스트 잉크를 실크 스크린 인쇄해 형성하거나, 에칭 레지스트용 감광성 드라이 필름을 동박 위에 래미네이트하고, 그 위에 배선 도체의 형상으로 광을 투과하는 포토마스크를 겹쳐 자외선을 노광하고, 노광하지 않은 개소를 현상액으로 제거하여 형성할 수 있다. 도전성막(720)으로서 동박을 이용하는 경우, 화학 에칭액에는, 염화 제2동과 염산의 용액, 염화 제2철 용액, 황산과 과산화수소의 용액, 과황산암모늄 용액 등, 통상의 프린트 배선판에 이용하는 화학 에칭액을 이용할 수 있다.
계속하여, 도전성막이 부착된 절연 수지막(723)의 소정의 개소에 에칭에 의해 스루홀을 형성하고, 그 스루홀을 도전성 재료로 매립하고, 도전성 플러그(724)를 형성한다. 도전성 플러그(724)는 무전계 도금에 의해 형성할 수도 있고, 전계 도금법에 의해 형성할 수도 있다(도 16의 (d)).
그 후, 마찬가지의 공정을 반복하여, 다시 도전성막이 부착된 절연 수지막(723)을 반도체 장치(700)에 접착하고, 도전성 플러그(724)를 형성하고, 복수의 층으로 이루어지는 상층 배선층(726)을 형성한다(도 17의 (e) 및 도 17의 (f)). 그 후, 상층 배선층(726)의 상면에 보호층인 절연막(727)을 형성하고, 도전성 플러그(724)의 상면에 땜납 볼(729)을 형성한다(도 17의 (g)).
여기에서, 상층 배선층(726)에서의 배선폭은, 예를 들면 10㎛∼20㎛로서, 하층 배선층(714)에서의 배선폭(예를 들면 0.13㎛)에 비해 폭이 넓다. 그 때문에, 다마신법과 같은 미세 가공용의 기술을 이용하지 않아도, 도전성막(720)을 소정 형상으로 에칭함으로써, 배선을 형성할 수 있다. 이러한 방법에 의해, 상층 배선층(726)의 제조 공정을 간략화할 수 있어, 반도체 장치(700)의 제조 시간을 큰 폭으로 단축할 수 있다.
도 18 및 도 19는, 도 15의 (a)∼도 17의 (g)에 나타낸 반도체 장치(700)의 제조 공정과는 상이한 다른 예를 도시하는 단면도이다.
여기에서는, 도 18에 도시하는 바와 같이, 상층 배선층(726)을 하층 배선층(714) 상에 접합하기 전에 상층 배선층(726)의 배선 구조를 형성해 둔다. 이와 같이 하여 배선 구조를 형성한 상층 배선층(726)을 하층 배선층(714) 상에 열압착함으로써, 도 19에 도시하는 바와 같은 반도체 장치(700)를 제조할 수 있다.
이와 같이 하면, 상층 배선층(726)의 배선 구조를 하층 배선층(714)과는 독립하여 별개로 형성할 수 있으므로, 상층 배선층(726)의 배선 구조 형성 시에 이용하는 약액 등의 선택의 폭이 넓어진다. 이에 따라, 상층 배선층(726)을 구성하는 재료로서도, 상층 배선층(726)의 특성으로서 바람직한 것을 폭넓은 범위의 재료 중에서 적절하게 선택할 수 있다. 이와 같이 상층 배선층(726)의 배선 구조를 미리 형성한 후에 하층 배선층(714) 상에 열압착하는 경우, 열압착할 때에 생기는 열수축을 고려해 상층 배선층(726)의 배선 구조를 형성해 두는 것이 바람직하다.
도 20은, 도 16의 (c)∼도 17의 (g)에 도시한 반도체 장치(700)의 다른 예를 도시하는 도면이다. 이와 같이, 하층 배선층(714)의 배선(708)과 도전성막(720)과의 전기적 접촉은, 와이어(730)를 통해 얻을 수도 있다. 이 경우 와이어(730)는 밀봉재(732)에 의해 덮여진다.
(실시예)
도 15의 (a), 도 15의 (b)를 참조하여 설명한 것과 마찬가지로 하여, 듀얼 다마신법에 의해 하층 배선층을 형성하고, 하층 배선층의 최상층에 폴리아미드막을 형성하였다. 계속하여, 한 면에 압연 동박이 접착된 아라미드 섬유를 포함하는 에폭시 수지 필름(B 스테이지화한 상태의 것)을 하층 배선층 상에 배치하고, 진공 하에서 185℃로 가열하고, 에폭시 수지 필름을 하층 배선층의 폴리아미드막에 열압착하였다.
이와 같이 하여 얻어진 반도체 장치(700)의 OM 사진을 도 21에 나타낸다.
도면 중 「A」는 압연 동박을 나타낸다. 「B」는 에폭시 수지를 나타낸다. 「B」의 부분에는, 아라미드 섬유가 나타내어져 있다. 「C」는 하층 배선층을 나타낸다. 도 21에 나타내는 바와 같이, 에폭시 수지 필름은 하층 배선층의 폴리아미드막에 양호하게 접착되어 있었다. 또한, 아라미드 섬유에 접착된 압연 동박은, 압연되고 있기 때문에, 결정 입자가 가로 방향으로 신전(伸展)한 형상을 갖는 것이 확인되었다.
이상, 본 발명을 실시 형태 및 실시예에 기초하여 설명하였다. 이 실시 형태 및 실시예는 어디까지나 예시로서, 다양한 변형예가 가능한 것, 또한 그러한 변형예도 본 발명의 범위에 있는 것은 당업자에게 이해되는 부분이다.
또한, 이상의 실시 형태에서는, 하층 배선층(714)의 배선 재료로서 Cu를 이용한 다마신법을 설명하였지만, 하층 배선층(714)의 배선 재료로서는 Al을 이용해도 된다. 이 경우, 하층 배선층(714)의 배선(708)은 다마신법이 아니라, 드라이 에칭에 의해 형성된다. 이 경우에도, 상층 배선층(726)을 도전성막이 부착된 절연 수지막(723)을 이용하여 형성함으로써, 예를 들면 상층 배선층(726)의 배선 재료를 Cu로 할 수 있다. 이와 같이 하면, 상층 배선층(726)에서, 일렉트로 마이그레이션 내성이 높은 Cu를 이용할 수 있어, 배선의 신뢰성을 높일 수 있다.
또한 이상의 실시 형태에서는, 하층 배선층(714) 및 상층 배선층(726) 모두 복수의 층을 포함하는 형태를 나타냈지만, 하층 배선층(714) 및 상층 배선층(726)은, 각각 단층으로 할 수도 있다. 또한, 하층 배선층(714)은 로직 회로, 메모리, 또는 이들의 혼재 중 어느 하나로 할 수도 있다.
[제3 그룹]
먼저, 본 실시 형태의 기초가 되는 표시 장치에 대해 설명한다.
최근, CRT를 대신하는 표시 장치로서 액정(LCD), 유기 EL(OLED:Organic Light Emitting Diode), 플라즈마 디스플레이(PDP) 등의 개발이 진행되고 있다.
예를 들면, 특허 문헌 4에는, 일렉트로 루미네센스 소자 또는 LED 소자와 같은 발광 소자를 구비하는 표시 장치가 기재되어 있다. 여기에서, 기체로 되는 투명 기판의 외주 부분에는, 화상 신호를 출력하는 데이터측 구동 회로, 주사 신호를 출력하는 주사측 구동 회로, 및 검사 회로가 형성되어 있다. 또한 투명 기판 상에서, 데이터측 구동 회로보다도 외주 영역에는, 화상 신호나 각종 전위, 펄스 신호를 입력하기 위한 단자군으로 되는 실장용 패드가 형성되어 있다.
종래, 기체의 외주 부분에 형성된 회로나 패드는, 각각 기체 상에 병렬 배치되어 있어, 표시 장치가 대형화해 버린다고 하는 문제가 있었다.
다음으로 본 실시 형태에 대해 설명한다.
(제1 실시 형태)
도 22의 (a), 도 22의 (b)는, 본 발명의 제1 실시 형태에서의 표시 장치의 구성을 도시하는 도면이다.
도 22의 (a)는 표시 장치(900)의 상면도, 도 22의 (b)는 도 22의 (a)의 A-A′ 단면도를 나타낸다.
표시 장치(900)는 복수의 광학 소자(도시 생략)를 포함하고, 광학 소자에 의해 형성되는 화상을 표시하는 표시 영역(962), 및 그 외주부에 형성되며, 광학 소자를 구동하는 구동 회로가 형성된 구동 회로 영역(964)을 포함한다. 광학 소자는 액정(LCD), 유기 EL(OLED: Organic Light Emitting Diode), 및 플라즈마 디스플레이(PDP) 등의 다양한 디스플레이용의 광학 소자로 할 수 있다. 이하에서는, 광학 소자가 유기 EL인 경우를 예로서 설명한다.
표시 장치(900)는 글래스 기판(960)과, 그 위에 형성된 복수의 회로 소자(942)와, 글래스 기판(960) 및 회로 소자(942)에 압착된 절연 수지막(922)과, 절연 수지막 상에 형성된 도전성막(920)을 포함한다. 글래스 기판(960)으로서는, 석영 글래스나 무알칼리 글래스 등이 이용된다. 복수의 회로 소자(942), 절연 수지막(922), 및 도전성막(920)은, 구동 회로 영역(964)에 형성된다. 회로 소자(942)는, 예를 들면, 트랜지스터, 다이오드, IC 칩 등의 반도체 소자나 예를 들면, 칩 콘덴서, 칩 저항 등의 수동 소자를 포함한다.
여기에서는 도시하지 않았지만, 표시 영역(962)에는, 글래스 기판(960) 상에, 복수의 광학 소자가 매트릭스 형상으로 배치된다. 본 실시 형태에서, 광학 소자는, 유기 EL이다.
도 23은 광학 소자를 포함하는 각 화소의 구성을 나타내는 회로도이다. 화소(820)는 화소 회로(824) 및 광학 소자(822)를 갖는다. 광학 소자(822)는, 서로 대향해 형성된 한 쌍의 양극 및 음극과, 그 사이에 배치된 발광 소자층을 포함한다. 발광 소자층은, 양극 상에, 홀 수송층, 발광층 및 전자 수송층이 이 순서로 적층 형성된 구조를 갖는다.
화소 회로(824)는, 박막 트랜지스터(Thin Film Transistor: 이하, 단순히 트랜지스터라 함)인 스위칭용 트랜지스터(880) 및 광학 소자(822)를 구동하는 구동용 트랜지스터(882), 그리고 용량(C)을 포함한다. 또한, 여기에서는 하나의 스위칭 트랜지스터만 도시하였지만, 스위칭용 트랜지스터는 복수 형성할 수 있다. 이에 따라, 트랜지스터의 유지 특성이 향상되어 누설 전류를 저감할 수 있다.
스위칭용 트랜지스터(880)에서, 게이트 전극은 제1 주사선(SL1)에 접속되고, 드레인 전극(또는 소스 전극)은 제1 신호선(DL1)에 접속되고, 소스 전극(또는 드레인 전극)은 구동용 트랜지스터(882)의 게이트 전극 및 용량(C)의 한 쪽의 전극에 접속된다. 용량(C)의 다른 한 쪽의 전극은 구동용 트랜지스터(882)의 소스 전극에 접속된다.
구동용 트랜지스터(882)에서, 소스 전극은 광학 소자(822)의 양극에 접속되고, 드레인 전극은 전원선(826)에 접속되어, 실제로 광학 소자(822)를 발광시키기 위한 전압(Vdd)이 인가된다. 광학 소자(822)의 양극은 구동용 트랜지스터(882)의 소스 전극에 접속되고, 음극은 접지된다.
도 22의 (a), 도 22의 (b)로 돌아와, 구동 회로 영역(964)에는, 복수의 광학 소자의 신호선을 구동하는 신호선 구동 회로와, 주사선을 구동하는 주사선 구동 회로와, 신호선 구동 회로 및 주사선 구동 회로에 이들을 제어하는 신호를 각각 공급하는 제어 회로가 형성된다. 전술한 도전성막(920) 및 회로 소자(942)에 의해 이들 회로가 구성된다.
도 24의 (a)∼도 24의 (e)는, 도 22의 (a), 도 22의 (b)에 도시한 구동 회로 영역(964)에서의 구동 회로의 제조 공정을 도시하는 공정 단면도이다.
우선, 도 24의 (a)에 도시하는 바와 같이, 글래스 기판(960) 상에 복수의 회로 소자(942)를 고정한다. 계속하여, 도 24의 (b)에 도시하는 바와 같이, 도전성막(920) 및 절연 수지막(922)에 의해 구성된 도전성막이 부착된 절연 수지막(923)을 글래스 기판(960) 상에 배치하고, 도전성막이 부착된 절연 수지막(923)을 글래스 기판(960)에 눌러, 절연 수지막(922) 내에 회로 소자(942)를 압입한다. 이때, 도전성막이 부착된 절연 수지막(923)은, 도 22의 (a)에 도시한 바와 같이, 표시 영역(962) 상을 파낸 형상으로 하여 글래스 기판(960) 상에 배치할 수 있다. 또한, 여기에서는, 글래스 기판(960) 상의 4변에 구동 회로 영역(964)이 형성되고 있지만, 구동 회로 영역(964)은 글래스 기판(960) 상의 종횡의 2변에만 형성한 구성으로 할 수도 있다.
계속하여, 절연 수지막(922)을 진공 하 또는 감압 하에서 가열하고 글래스 기판(960)에 압착한다. 이에 따라, 도 24의 (c)에 도시하는 바와 같이, 회로 소자(942)가 절연 수지막(922) 내에 매립되고, 회로 소자(942)가 절연 수지막(922) 내에 압착된다. 이때, 절연 수지막(922)은 글래스 기판(960)에도 압착된다. 이에 따라, 절연 수지막(922)과 회로 소자(942)와의 밀착성을 양호하게 할 수 있다.
도전성막(920)은 기판의 면내 방향(횡 방향)으로 장축을 갖는 결정 입자를 함유하는 금속, 예를 들면 압연 금속으로 할 수 있다. 압연 금속으로서는, 예를 들면 동박을 이용할 수 있다. 도전성막(920)으로서 압연 금속을 이용함으로써, 스퍼터링법, CVD법, 또는 도금법 등에 의해 배선 재료를 형성한 경우에 발생하는 가스 등의 불순물이 구동 회로에 들어가지 않는다. 그 때문에, 이러한 불순물을 제거하기 때문에 어닐링 처리를 행할 필요가 없다. 이러한 어닐링 처리를 위한 가열을 행할 필요가 없기 때문에, 회로 소자(942)의 특성을 손상시키지 않고 구동 회로를 형성할 수 있다. 이에 따라, 표시 장치의 안정성을 높일 수 있다. 또한, 기판의 면내 방향으로 장축을 갖는 결정 입자를 함유하는 금속은, 전해 도금에 의해 형성한 금속막을 프레스한 금속으로 할 수도 있다. 절연 수지막(922)으로서는, 가열함으로써 연화하는 재료라면 어떠한 것이든 이용할 수도 있지만, 예를 들면 에폭시 수지, BT 레진 등의 멜라민 유도체, 액정 폴리머, PPE 수지, 폴리이미드 수지, 불소 수지, 페놀 수지, 폴리아미드 비스말레이미드 등을 이용할 수 있다. 이러한 재료를 이용함으로써, 표시 장치의 강성을 높일 수 있어, 표시 장치의 안정성을 향상할 수 있다. 절연 수지막(922)으로서 에폭시 수지, 또는 BT 레진, PPE 수지, 폴리이미드 수지, 불소 수지, 페놀 수지, 폴리아미드 비스말레이미드 등의 열경화성 수지를 이용함으로써, 표시 장치의 강성을 더 높일 수 있다.
에폭시 수지로서는, 비스페놀 A형 수지, 비스페놀 F형 수지, 비스페놀 S형 수지, 페놀 노볼락 수지, 크레졸 노볼락형 에폭시 수지, 트리스 페놀 메탄형 에폭시 수지, 지환식 에폭시 수지 등을 들 수 있다.
멜라민 유도체로서는, 멜라민, 멜라민 시아누레이트, 메틸올화 멜라민, (이소)시아누르산, 멜람, 멜럼, 멜롬, 석시노구아민, 황산 멜라민, 황산 아세트 구아나민, 황산 멜람, 황산 구아닐 멜라민, 멜라민 수지, BT 레진, 시아누르산, 이소시아누르산, 이소시아누르산 유도체, 멜라민 이소시아누레이트, 벤조 구아나민, 아세토구아나민 등의 멜라민 유도체, 구아니진계 화합물 등이 예시된다.
액정 폴리머로서는, 방향족계 액정 폴리에스테르, 폴리이미드, 폴리에스테르 아미드나, 그것들을 함유하는 수지 조성물이 예시된다. 이 중, 내열성, 가공성 및 흡습성의 밸런스가 뛰어난 액정 폴리에스테르 또는 액정 폴리에스테르를 함유하는 조성물이 바람직하다.
액정 폴리에스테르로서는, 예를 들면, (1) 방향족 다이카본산과 방향족 디올과 방향족 하이드록시 카본산을 반응시켜 얻어지는 것, (2) 이종의 방향족 하이드록시 카본산의 조합을 반응시켜 얻어지는 것, (3) 방향족 다이카본산과 방향족 디올을 반응시켜 얻어지는 것, (4) 폴리에틸렌 테레프탈레이트 등의 폴리에스테르에 방향족 하이드록시 카본산을 반응시켜 얻어지는 것, 등을 들 수 있다. 또한, 이들 방향족 다이카본산, 방향족 디올 및 방향족 하이드록시 카본산 대신에, 그들의 에스터 유도체가 사용되는 경우도 있다. 또한 이들 방향족 다이카본산, 방향족 디올 및 방향족 하이드록시 카본산은, 방향족 부분이 할로겐 원자, 알킬기, 아릴기 등으로 치환된 것이 사용되는 경우도 있다.
액정 폴리에스테르의 반복 구조 단위로서는, 방향족 다이카본산에 유래하는 반복 구조 단위(하기 식(ⅰ)), 방향족 디올에 유래하는 반복 구조 단위(하기 식(ⅱ)), 방향족 하이드록시 카본산에 유래하는 반복 구조 단위(하기 식(ⅲ))를 예시할 수 있다.
(ⅰ)-CO-A1-CO-
(단 A1은 방향환을 함유하는 2가의 결합기를 나타냄)
(ⅱ)-O-A2-0-
(단 A2는 방향환을 함유하는 2가의 결합기를 나타냄)
(ⅲ)-CO-A3-0-
(단 A3은 방향환을 함유하는 2가의 결합기를 나타냄)
또한, 절연 수지막(922)에는, 필러 또는 섬유 등의 충전재를 포함할 수 있다. 필러로서는, 예를 들면 입자 형상 또는 섬유 형상의 SiO2, SiN, AlN이나 Al2O3 등을 이용할 수 있다. 절연 수지막(922)에 필러나 섬유를 포함함으로써, 절연 수지막(922)을 가열하고 회로 소자(942)를 열압착한 후, 절연 수지막(922)을 예를 들면 실온으로 냉각할 때에, 절연 수지막(922)의 휘어짐을 저감할 수 있다. 이에 따라, 회로 소자(942) 및 글래스 기판(960)과 절연 수지막(922)과의 밀착성을 높일 수 있다. 또한, 절연 수지막(922)에 섬유를 포함한 경우, 절연 수지막(922)의 유동성을 높일 수 있기 때문에, 절연 수지막(922)과 회로 소자(942) 및 글래스 기판(960)과의 밀착성을 높일 수 있다. 이러한 관점에서는, 절연 수지막(922)을 구성하는 재료로서 아라미드 부직포가 바람직하게 이용된다. 이에 따라, 가공성을 양호하게 할 수 있다.
아라미드 섬유로서는, 파라아라미드 섬유 또는 메타아라미드 섬유를 이용할 수 있다. 파라아라미드 섬유로서는, 예를 들면, 폴리(p-페닐렌 테레프탈 아미드)(PPD-T), 메타아라미드 섬유로서는, 예를 들면, 폴리(m-페닐렌 이소프탈 아미드)(MPD-I)를 이용할 수 있다.
절연 수지막(922)을 구성하는 재료 중에서의 충전재의 함유량은 재료에 따라 적절하게 설정할 수 있지만, 예를 들면 50 중량% 이하로 할 수 있다. 이에 따라, 절연 수지막(922)과 회로 소자(942) 및 글래스 기판(960)의 접착성을 양호하게 유지할 수 있다.
도전성막이 부착된 절연 수지막(923)으로서는, 필름 형상의 절연 수지막(922) 상에 도전성막(920)이 부착한 것을 이용할 수 있다. 또한, 도전성막이 부착된 절연 수지막(923)은, 도전성막(920) 상에 절연 수지막(922)을 구성하는 수지 조성물을 도포·건조함으로써 형성할 수도 있다. 본 실시 형태에서, 수지 조성물은, 본 발명의 목적에 반하지 않는 범위에서, 경화제, 경화 촉진제, 그 외의 성분을 포함할 수 있다. 도전성막이 부착된 절연 수지막(923)은, 절연 수지막(922)이 B 스테이지화한 상태에서 글래스 기판(960) 상에 배치된다. 이와 같이 하면, 절연 수지막(922)과 회로 소자(942) 및 글래스 기판(960)과의 밀착성을 높일 수 있다. 이 후, 절연 수지막(922)을 구성하는 수지의 종류에 따라 절연 수지막(922)을 가열하고, 진공 하 또는 감압 하에서 도전성막이 부착된 절연 수지막(923)과 회로 소자(942) 및 글래스 기판(960)을 압착한다. 또한, 다른 예에서, 필름 형상의 절연 수지막(922)을 B 스테이지화한 상태에서 글래스 기판(960) 상에 배치하고, 그 위에 도전성막(920)을 더 배치하여, 절연 수지막(922)을 회로 소자(942)와 열압착할 때에, 도전성막(920)을 절연 수지막(922)에 열압착함으로써도 도전성막이 부착된 절연 수지막(923)을 형성할 수 있다.
이 후, 절연 수지막(922)에 스루홀을 형성하고, 스루홀 내를 도전성 재료로 매립하고, 비아(921)를 형성한다. 스루홀은, 예를 들면 탄산 가스 레이저 등에 의해 형성할 수 있다. 비아(921)는 무전계 도금에 의해 형성할 수도 있고, 전계 도금법에 의해 형성할 수도 있다. 이때, 표시 영역(962)에는 예를 들면 PET 필름 등의 커버를 형성해 둠으로써, 표시 영역(962)에 도전성 재료가 부착하는 것을 방지할 수 있다.
계속하여, 도전성막(920)을 패터닝하여 복수의 회로 소자(942) 사이를 전기적으로 접속한다. 패터닝은, 예를 들면 포토레지스트를 마스크로 한 에칭에 의해 행할 수 있다. 레지스트로부터 노출된 개소에, 화학 에칭액을 스프레이 분무하여 불필요한 도전성막을 에칭 제거하여, 배선 패턴을 형성할 수 있다. 에칭 레지스트는, 통상의 프린트 배선판에 이용할 수 있는 에칭 레지스트 재료를 이용할 수 있고, 레지스트 잉크를 실크 스크린 인쇄하여 형성하거나, 에칭 레지스트용 감광성 드라이 필름을 도전성막(920) 상에 래미네이트하고, 그 위에 배선 도체의 형상으로 광을 투과하는 포토마스크를 겹쳐, 자외선을 노광하고, 노광하지 않은 개소를 현상액으로 제거하여 형성할 수 있다. 도전성막(920)으로서 동박을 이용하는 경우, 화학 에칭액에는, 염화 제2동과 염산의 용액, 염화 제2철 용액, 황산과 과산화수소의 용액, 과황산암모늄 용액 등, 통상의 프린트 배선판에 이용하는 화학 에칭액을 이용할 수 있다. 이에 따라, 도 24의 (d)에 도시하는 바와 같이, 배선 패턴이 형성된 구동 회로를 형성할 수 있다. 이와 같이, 도전성막(920)을 패터닝함으로써, 미세한 배선 패턴을 형성할 수 있어, 복잡한 구동 회로를 형성할 수 있다. 그 후, 도 24의 (e)에 도시하는 바와 같이, 보호막인 절연막(930), 및 땜납 볼(932)을 형성한다.
본 실시 형태에서, 절연 수지막(922)을 회로 소자(942) 및 글래스 기판(960)에 고착시키므로, 프레임 등을 이용하지 않아도, 회로 소자(942)를 구동 회로 영역(964)에 단단히 고정할 수 있다. 이에 따라, 표시 장치의 구성을 간단하게 할 수 있다. 또한, 프레임 등을 필요로 하지 않기 때문에, 표시 장치를 소형화할 수 있다.
후술하는 바와 같이, 이와 같이 하여 형성한 표시 장치는, 도전성막이 부착된 절연 수지막(923)의 도전성막(920) 상에 별개의 도전성막이 부착된 절연 수지막(923)을 겹쳐 쌓아 배선층을 형성하고, 복수의 회로 소자(942) 사이를 전기적으로 접속해 구동 회로를 구성할 수 있다.
또한, 도전성막이 부착된 절연 수지막(923)은, 도 25의 (a)∼도 25의 (c)에 도시하는 구성으로 할 수도 있다. 도 25의 (a)∼도 25의 (c)에 도시하는 바와 같이, 도전성막이 부착된 절연 수지막(923)의 절연 수지막(922)은, 제1 절연 수지막(922a) 및 제2 절연 수지막(922b)에 의해 구성할 수 있다. 여기에서, 제1 절연 수지막(922a) 상에 제2 절연 수지막(922b)이 형성되고, 제2 절연 수지막(922b) 상에 도전성막(920)이 형성된다.
제2 절연 수지막(922b)은, 회로 소자(942)를 절연 수지막(922) 내에 매립하고 열압착할 때에, 제1 절연 수지막(922a)을 구성하는 재료보다도, 강성이 높은 재료에 의해 구성된다. 이에 따라, 열압착 시에, 회로 소자(942)를 제1 절연 수지막(922a) 내에 매립함과 함께, 절연 수지막(922)의 형상을 강직하게 유지할 수 있다.
이하, 도 25의 (a)∼도 25의 (c)를 참조하여 설명한다.
우선, 도 25의 (a) 및 도 25의 (b)에 도시하는 바와 같이, 글래스 기판(960) 상에 복수의 회로 소자(942)를 고정한 상태에서, 도전성막이 부착된 절연 수지막(923)을 글래스 기판(960) 상에 배치하고, 회로 소자(942)를 절연 수지막(922) 내에 압입한다. 계속하여, 절연 수지막(922)을 진공 하 또는 감압 하에서 가열하고 글래스 기판(960)에 접합한다. 이에 따라, 도 25의 (c)에 도시하는 구성의 표시 장치를 얻을 수 있다.
제1 절연 수지막(922a) 및 제2 절연 수지막(922b)을 구성하는 재료는, 전술한, 예를 들면 에폭시 수지, BT 레진 등의 멜라민 유도체, 액정 폴리머, PPE 수지, 폴리이미드 수지, 불소 수지, 페놀 수지, 폴리아미드 비스말레이미드 등 중에서 적절히 선택하여 이용할 수 있다.
여기에서, 예를 들면, 제1 절연 수지막(922a)은 제2 절연 수지막(922b)을 구성하는 재료보다도 연화하기 쉬운 재료에 의해 구성할 수 있다. 이에 따라, 열압착 시에 제1 절연 수지막(922a)이 제2 절연 수지막(922b)보다 변형되기 쉬워지므로, 제1 절연 수지막(922a) 내에 회로 소자(942)가 부드럽게 압입됨과 함께, 제2 절연 수지막(922b)이 강직성을 유지하여, 절연 수지막(922) 전체가 변형하는 것을 막을 수 있다. 또한, 복수의 회로 소자(942)에 단차가 생긴 경우에도, 제2 절연 수지막(922b)이 회로 소자(942) 내에 절연 수지막(922)이 들어가는 것을 저지하는 스토퍼층으로서 기능하기 때문에, 절연 수지막(922)의 막두께를 균일하게 유지할 수도 있다. 이에 따라, 표시 장치의 치수 정밀도를 높일 수 있다. 또한, 표시 장치의 강직성을 높일 수도 있다.
또한, 예를 들면, 제1 절연 수지막(922a)은 제2 절연 수지막(922b)을 구성하는 재료보다도 글래스 전이 온도가 낮은 재료에 의해 구성할 수도 있다. 또한, 다른 예에서, 제1 절연 수지막(922a)은 제2 절연 수지막(922b)을 구성하는 재료보다도, 회로 소자(942)와의 밀착성이 높은 재료에 의해 구성할 수도 있다. 이와 같이 하여도, 전술한 것과 마찬가지의 효과를 얻을 수 있다.
또한 제1 절연 수지막(922a) 및 제2 절연 수지막(922b)에는, 필러 또는 섬유 등의 충전재를 포함할 수 있다. 이 경우, 제1 절연 수지막(922a)에서의 충전재의 함유량이, 제2 절연 수지막(922b)에서의 충전재의 함유량보다도 적게 되도록 구성된다. 또한, 제2 절연 수지막(922b)에만 충전재를 포함하고, 제1 절연 수지막(922a)에는 충전재를 포함하지 않는 구성으로 할 수도 있다. 이와 같이 하면, 제1 절연 수지막(922a)의 유연성을 높여 회로 소자(942)의 매립을 행하기 쉽게 함과 함께, 제2 절연 수지막(922b)에 의해 절연 수지막(922)의 휘어짐을 저감할 수 있다.
이상과 같이, 제1 절연 수지막(922a) 및 제2 절연 수지막(922b)을 각각 목적에 따라 바람직한 재료에 의해 구성함으로써, 절연 수지막(922)에의 회로 소자(942)의 매립을 양호하게 행할 수 있음과 함께, 표시 장치의 강성을 높이거나, 성형성을 향상할 수 있다.
도 26은, 전술한 공정에 의해, 회로 소자(942)를 도전성막이 부착된 절연 수지막(923)의 절연 수지막(922) 내에 매립하고 밀봉한 구조체를 적층한 표시 장치의 구성을 도시하는 단면도이다.
도 26에서, 표시 장치는, 구조체 상에 도전성막이 부착된 절연 수지막(도 26에서 미도시)을 열압착에 의해 접착하고, 또한 그 위에 별개의 구조체를 적층해 형성된다. 도전성막(920)에는 배선 패턴이 형성된다. 상층의 구조체의 도전성막(920)과 그 하층의 도전성막이 부착된 절연 수지막의 도전성막(920)은, 상온 접합이나 땜납을 통해 전기적으로 접속할 수 있다. 또한, 절연 수지막(922)에는 예를 들면 탄산 가스 레이저 등으로 스루홀이 형성되고, 스루홀 내에 도전성 재료가 매립되어 비아(921)가 형성된다. 이에 따라 층간의 전기적 접속이 취해진다. 또한, 스루홀의 형성에는, 탄산 가스 레이저 외에, 기계 가공, 약액에 의한 화학 에칭 가공, 플라즈마를 이용한 드라이 에칭법 등을 이용할 수도 있다. 이러한 구성을 이용함으로써, 예를 들면 표시 영역(962)의 외주에 형성한 신호선 구동 회로 및 주사선 구동 회로 상에, 이들을 구동하는 제어 회로를 형성한 구성으로 할 수 있다. 이러한 구성으로 함으로써, 표시 장치를 소형화할 수 있다.
(제2 실시 형태)
도 27은, 본 실시 형태에서의 표시 장치의 구성을 도시하는 단면도이다.
본 실시 형태에서, 글래스 기판(960) 상에 도전성막이 부착된 절연 수지막(923)이 압착되고, 그 위에 복수의 회로 소자(942)가 배치되는 점에서 제1 실시 형태와 상이하다. 본 실시 형태에서, 제1 실시 형태와 마찬가지의 구성 요소에는 마찬가지의 부호를 부여하고 적절하게 설명을 생략한다.
이와 같이, 글래스 기판(960) 상에 절연 수지막(922)이 글래스 기판(960)과 접하도록 형성하고, 그 위에 도전성막(920)을 형성하므로, 도전성막(920)을 구성하는 금속이 글래스 기판(960)과 직접 접하지 않는다. 그 때문에, 절연 수지막(922)을 동에 의해 구성해도, 동이 글래스 기판(960)에 확산하는 것을 막을 수 있다. 이에 따라, 배선 재료로서 저항이 낮은 동을 이용할 수 있어, 표시 장치의 전기 특성을 양호하게 할 수 있다. 또한 본 실시 형태에서도, 제1 실시 형태와 마찬가지로, 표시 장치의 구성을 간략화할 수 있다. 또한, 표시 장치를 소형화, 경량화할 수 있다.
이상, 본 발명을 실시 형태 및 실시예에 기초하여 설명하였다. 이 실시 형태 및 실시예는 어디까지나 예시로서, 다양한 변형예가 가능한 것, 또한 그러한 변형예도 본 발명의 범위에 있는 것은 당업자에게 이해되는 부분이다.
이상의 실시 형태에서, 광학 소자와 구동 회로가 동일 글래스 기판(960) 상에 형성되는 형태를 기술하였지만, 광학 소자와 구동 회로와는 상이한 기판 상에 형성할 수도 있다.
또한, 이상의 실시 형태에서, 광학 소자가 형성된 글래스 기판(960) 상에 도전성막이 부착된 절연 수지막(923)을 형성한 후에 배선 패턴을 형성하는 예를 설명하였지만, 글래스 기판(960)에 접착하기 전에 배선 패턴을 형성하고, 그 후에 글래스 기판(960)에 접착할 수도 있다. 본 발명의 실시 형태에서 설명한 바와 같이, 절연 수지막(922)과 도전성막(920)의 구성을 이용함으로써, 이러한 제조 순서로 하는 것도 가능해진다. 이 경우, 배선 패턴을 형성한 구조체의 전기적 특성을 평가한 후에 글래스 기판(960) 상에 접착할 수 있다. 이와 같이 하면, 배선 패턴에 결함이 있는 경우에, 글래스 기판(960)에 접착하기 전에 그 결함을 검지할 수 있어, 표시 장치의 제품 수율을 향상할 수 있다.
이상과 같이, 본 발명은, 회로 소자를 포함하는 반도체 모듈 및 반도체 장치, 회로 소자를 포함하는 반도체 모듈 및 반도체 장치의 제조 방법, 광학 소자를 포함하는 표시 장치 등에 이용 가능하다.

Claims (49)

  1. 삭제
  2. 도전성막 상에 절연 수지 조성물을 도포 및 건조하여 형성된, 절연 수지막 및 도전성막의 적층체와,
    상기 절연 수지막에 매립된 복수의 회로 소자
    를 포함하고,
    상기 도전성막은, 기판의 적층 방향에 수직인 방향으로 장축을 갖는 결정 입자를 함유하는 금속에 의해 구성되고,
    상기 복수의 회로 소자는, 상기 절연 수지막에 고착된 것을 특징으로 하는 반도체 모듈.
  3. 절연 수지막과,
    상기 절연 수지막에 매립된 복수의 회로 소자와,
    상기 절연 수지 상에 형성된 도전성막
    을 포함하고,
    상기 도전성막은, 기판의 적층 방향에 수직인 방향으로 장축을 갖는 결정 입자를 함유하는 금속에 의해 구성되고,
    상기 복수의 회로 소자는, 상기 절연 수지막에서 상기 도전성막이 형성된 면과 반대의 면에 노출된 것을 특징으로 하는 반도체 모듈.
  4. 제2항 또는 제3항에 있어서,
    상기 절연 수지막은 50 중량% 이하의 충전재를 함유하는 것을 특징으로 하는 반도체 모듈.
  5. 50 중량% 이하의 충전재를 함유하는 절연 수지막과,
    상기 절연 수지막에 매립된 복수의 회로 소자와,
    상기 절연 수지막 상에 형성된 도전성막
    을 포함하고,
    상기 도전성막은, 기판의 적층 방향에 수직인 방향으로 장축을 갖는 결정 입자를 함유하는 금속에 의해 구성되는 것을 특징으로 하는 반도체 모듈.
  6. 제5항에 있어서,
    상기 절연 수지막에서, 상기 도전성막이 형성된 면에서의 상기 충전재의 함유량이, 상기 면과 반대의 면에서의 상기 충전재의 함유량보다도 많은 것을 특징으로 하는 반도체 모듈.
  7. 충전재를 함유하는 절연 수지막과,
    상기 절연 수지막에 매립된 복수의 회로 소자와,
    상기 절연 수지막 상에 형성된 도전성막
    을 포함하고,
    상기 절연 수지막은, 제1 절연 수지막과, 상기 제1 절연 수지막을 구성하는 재료보다도 상기 충전재의 함유량이 많은 재료에 의해 구성되고, 상기 도전성막과 접하여 형성된 제2 절연 수지막을 포함하고,
    상기 복수의 회로 소자는, 상기 제1 절연 수지막 내에 매립된 것을 특징으로 하는 반도체 모듈.
  8. 제7항에 있어서,
    상기 도전성막은, 기판의 적층 방향에 수직인 방향으로 장축을 갖는 결정 입자를 함유하는 금속에 의해 구성된 것을 특징으로 하는 반도체 모듈.
  9. 기재 상에 형성된 회로 소자를 고정한 상태에서, 절연 수지막 및 도전성막의 적층체를 배치하고, 상기 회로 소자를 상기 절연 수지막 내에 매립하는 공정과,
    압착에 의해 상기 회로 소자를 상기 절연 수지막 내에 고정하는 공정과,
    상기 기재를 상기 회로 소자로부터 떼어내어, 상기 회로 소자를 노출시키는 공정
    을 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  10. 제9항에 있어서,
    상기 회로 소자를 상기 절연 수지막 내에 매립하는 공정에서, 상기 기재 상에 형성된 회로 소자를 상기 절연 수지막 내에 매립하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  11. 삭제
  12. 제10항에 있어서,
    상기 기재 상에는 복수의 회로 소자가 형성되고, 상기 기재는 신축 가능하며,
    상기 회로 소자를 상기 절연 수지막 내에 매립하는 공정은, 상기 기재를 신축시켜 상기 복수의 회로 소자 사이의 간격을 넓힌 상태에서 상기 복수의 회로 소자를 상기 절연 수지막 내에 매립하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 배선과, 상기 배선 상에 형성된 절연층과, 상기 절연층 상에 탑재된 회로 소자를 포함하는 반도체 모듈을 제조하는 방법으로서,
    상기 회로 소자를 절연성 수지로 형성되는 고정 부재의 내부에 고정하는 공정과,
    상기 회로 소자를 포함하는 고정 부재 상에 절연 수지막을 배치하고, 상기 절연 수지막을 상기 회로 소자에 압착하여 상기 절연층을 형성하는 공정과,
    상기 절연 수지막 상에 상기 배선을 형성하는 공정
    을 포함하고,
    상기 회로 소자를 고정하는 공정은, 복수의 회로 소자를, 당해 복수의 회로 소자 각각의 1면이 동일 평면 상에 위치하도록 상기 고정 부재의 표면에 고정하는 공정을 포함하고,
    상기 절연층을 형성하는 공정은, 상기 절연 수지막을 상기 복수의 회로 소자 각각의 상기 표면에 압착하여 상기 절연층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  18. 삭제
  19. 제17항에 있어서,
    상기 복수의 회로 소자를 상기 고정 부재의 표면에 고정하는 공정은, 상기 복수의 회로 소자와 상기 고정 부재에 의해 평탄한 면을 형성하도록, 상기 복수의 회로 소자를 상기 고정 부재에 매립하는 공정을 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  20. 제17항 또는 제19항에 있어서,
    상기 복수의 회로 소자를 상기 고정 부재의 표면에 고정하는 공정은,
    상기 복수의 회로 소자를 실질적으로 평탄한 기재 상에 고정한 상태에서, 상기 복수의 회로 소자를 제2 절연 수지막 내에 매립하고, 상기 복수의 회로 소자를 상기 제2 절연 수지막 내에 고정하는 공정과,
    상기 기재를 상기 복수의 회로 소자로부터 떼어내어, 상기 복수의 회로 소자를 노출시키는 공정
    을 더 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  21. 제20항에 있어서,
    상기 복수의 회로 소자를 상기 제2 절연 수지막 내에 고정하는 공정은, 상기 복수의 회로 소자를 압착에 의해 상기 제2 절연 수지막 내에 고정하는 공정을 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  22. 제17항 또는 제19항에 있어서,
    상기 반도체 모듈은, 상기 회로 소자를 덮도록 형성된 밀봉층을 더 포함하고,
    상기 고정 부재는 절연 수지 재료에 의해 구성되고,
    상기 회로 소자를 고정하는 공정은, 상기 회로 소자의 일부가 노출되도록 당해 회로 소자를 상기 고정 부재에 의해 밀봉하여 상기 밀봉층을 형성하는 공정을 포함하고,
    상기 절연층을 형성하는 공정에서, 상기 밀봉층 상에 절연 수지막을 배치하고, 상기 절연 수지막을 상기 회로 소자의 노출된 상기 일부에 압착하여 상기 절연층을 형성하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  23. 제17항 또는 제19항에 있어서,
    상기 절연층을 형성하는 공정에서, 1면에 도전성막이 형성된 절연 수지막을 상기 회로 소자 상에 배치하고,
    상기 배선을 형성하는 공정에서, 상기 도전성막을 패터닝하여 상기 배선을 형성하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  24. 회로 소자가 형성된 기판과,
    상기 기판 상에 형성되고, 상기 회로 소자와 접속하는 하층 배선을 포함하는 하층 배선층과,
    상기 하층 배선층에 고착된 절연 수지막과, 당해 절연 수지막에 형성된 상층 배선을 포함하는 상층 배선층을 포함하고,
    상기 상층 배선은, 상기 기판의 적층 방향에 수직인 방향으로 장축을 갖는 결정 입자를 함유하는 금속에 의해 구성되어 있는 것을 특징으로 하는 반도체 장치.
  25. 회로 소자가 형성된 기판과,
    상기 기판 상에 형성되고, 상기 회로 소자와 접속하는 하층 배선을 포함하는 하층 배선층과,
    상기 하층 배선층 상에 형성되고, 충전재를 함유하는 절연 수지막과, 당해 절연 수지막에 형성된 상층 배선을 포함하는 상층 배선층을 포함하고,
    상기 상층 배선은, 상기 기판의 적층 방향에 수직인 방향으로 장축을 갖는 결정 입자를 함유하는 금속에 의해 구성되어 있는 것을 특징으로 하는 반도체 장치.
  26. 제24항 또는 제25항에 있어서,
    상기 상층 배선층의 상기 절연 수지막은, 에폭시 수지, BT 레진, 액정 폴리머, PPE 수지, 폴리이미드 수지, 불소 수지, 페놀 수지, 또는 폴리아미드 비스말레이미드를 함유하는 것을 특징으로 하는 반도체 장치.
  27. 회로 소자가 형성된 기판과,
    상기 기판 상에 형성되고, 상기 회로 소자와 접속하는 하층 배선을 포함하는 하층 배선층과,
    상기 하층 배선층 상에 형성되고, 에폭시 수지, BT 레진, 액정 폴리머, PPE 수지, 폴리이미드 수지, 불소 수지, 페놀 수지, 또는 폴리아미드 비스말레이미드를 함유하는 절연 수지막과, 당해 절연 수지막에 형성된 상층 배선을 포함하는 상층 배선층을 포함하고,
    상기 상층 배선은, 상기 기판의 적층 방향에 수직인 방향으로 장축을 갖는 결정 입자를 함유하는 금속에 의해 구성되어 있는 것을 특징으로 하는 반도체 장치.
  28. 제24항, 제25항 또는 제27항 중 어느 한 항에 있어서,
    상기 하층 배선층은, 상기 상층 배선층에 함유되는 상기 절연 수지막을 구성하는 재료와는 상이한 재료에 의해 구성된 절연막을 포함하는 것을 특징으로 하는 반도체 장치.
  29. 삭제
  30. 회로 소자가 형성된 기판과,
    상기 기판 상에 형성되고, 상기 회로 소자와 접속하는 하층 배선을 포함하는 하층 배선층과,
    상기 하층 배선층 상에 형성되고, 상기 기판의 적층 방향에 수직인 방향으로 장축을 갖는 결정 입자를 함유하는 금속으로 이루어지는 배선을 포함하는 상층 배선층
    을 포함하는 것을 특징으로 하는 반도체 장치.
  31. 제24항, 제25항, 제27항 또는 제30항 중 어느 한 항에 있어서,
    상기 하층 배선층은, 다마신 구조를 갖는 것을 특징으로 하는 반도체 장치.
  32. 회로 소자가 형성된 기판 상에 다층 배선 구조를 형성하는 반도체 장치의 제조 방법으로서,
    상기 기판 상에, 상기 회로 소자와 접속하는 하층 배선을 포함하는 하층 배선층을 형성하는 공정과,
    상기 하층 배선층 상에, 절연 수지막 및 도전성막의 적층체를 배치하고, 상기 절연 수지막을 상기 하층 배선층에 고착하여 상층 배선을 포함하는 상층 배선층을 형성하는 공정을 포함하고,
    상기 상층 배선은, 상기 기판의 면내 방향으로 장축을 갖는 결정 입자를 함유하는 금속에 의해 구성된 것을 특징으로 하는 표시 장치.
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  33. 제32항에 있어서,
    상기 하층 배선층을 형성하는 공정은,
    상기 기판 상에 절연막을 형성하는 공정과,
    상기 절연막을 선택적으로 제거하여 상기 절연막에 오목부를 형성하는 공정과,
    상기 절연막 상에, 상기 오목부 내부를 매립하도록 금속막을 형성하는 공정과,
    상기 오목부 외부에 형성된 상기 금속막을 제거하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  34. 표시 영역과, 회로 소자가 배치된 구동 회로 영역을 갖는 기판과,
    상기 기판의 상기 구동 회로 영역에서, 상기 회로 소자를 덮도록 형성되고, 상기 회로 소자 및 상기 기판에 고착된 절연 수지막과,
    상기 절연 수지막 상에 형성된 도전성막을 포함하고,
    상기 도전성막은, 상기 기판의 면내 방향으로 장축을 갖는 결정 입자를 함유하는 금속에 의해 구성된 것을 특징으로 하는 표시 장치.
  35. 표시 영역과, 구동 회로 영역을 갖는 기판과,
    상기 기판의 상기 구동 회로 영역에서, 상기 기판에 고착된 절연 수지막과, 그 위에 형성된 도전성막이 적층된 적층 구조를 포함하고,
    상기 도전성막은, 상기 기판의 면내 방향으로 장축을 갖는 결정 입자를 함유하는 금속에 의해 구성된 것을 특징으로 하는 표시 장치.
  36. 제35항에 있어서,
    상기 도전성막 위에 배치된 회로 소자를 더 포함하는 것을 특징으로 하는 표시 장치.
  37. 삭제
  38. 제9항에 있어서,
    상기 매립하는 공정 전에, 필름 형상의 절연 수지막 상에 도전성막을 부착하고, 상기 절연 수지막 및 상기 도전성막의 적층체를 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  39. 제9항에 있어서,
    상기 매립하는 공정 전에, 도전성막 상에 절연 수지 조성물을 도포 및 건조하고, 상기 절연 수지막 및 도전성막의 적층체를 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  40. 배선과, 상기 배선 상에 형성된 절연층과, 상기 절연층 상에 탑재된 회로 소자를 포함하는 반도체 모듈을 제조하는 방법으로서,
    상기 회로 소자를 고정 부재에 고정하는 공정과,
    필름 형상의 절연 수지막 상에 도전성막을 부착하여, 절연 수지막 및 도전성막의 적층체를 형성하는 공정과,
    상기 회로 소자 상에 상기 절연 수지막 및 도전성막의 적층체를 배치하고, 상기 절연 수지막을 상기 회로 소자에 압착하여 상기 절연층을 형성하는 공정과,
    상기 도전성막을 이용하여 상기 배선을 형성하는 공정
    을 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  41. 제40항에 있어서,
    상기 회로 소자를 고정하는 공정은, 복수의 회로 소자를, 당해 복수의 회로 소자 각각의 1면이 동일 평면 상에 위치하도록 상기 고정 부재의 표면에 고정하는 공정을 포함하고,
    상기 절연층을 형성하는 공정에서, 상기 절연 수지막을 상기 복수의 회로 소자 각각의 상기 표면에 압착하여 상기 절연층을 형성하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  42. 제41항에 있어서,
    상기 복수의 회로 소자를 상기 고정 부재의 표면에 고정하는 공정은, 상기 복수의 회로 소자와 상기 고정 부재에 의해 평탄한 면을 형성하도록, 상기 복수의 회로 소자를 상기 고정 부재에 매립하는 공정을 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  43. 제40항 내지 제42항 중 어느 한 항에 있어서,
    상기 반도체 모듈은, 상기 회로 소자를 덮도록 형성된 밀봉층을 더 포함하고,
    상기 고정 부재는 절연 수지 재료에 의해 구성되고,
    상기 회로 소자를 고정하는 공정은, 상기 회로 소자의 일부가 노출되도록 당해 회로 소자를 상기 고정 부재에 의해 밀봉하여 상기 밀봉층을 형성하는 공정을 포함하고,
    상기 절연층을 형성하는 공정에서, 상기 밀봉층 상에 절연 수지막을 배치하고, 상기 절연 수지막을 상기 회로 소자의 노출된 상기 일부에 압착하여 상기 절연층을 형성하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  44. 제40항 내지 제42항 중 어느 한 항에 있어서,
    상기 절연층을 형성하는 공정에서, 1면에 도전성막이 형성된 절연 수지막을 상기 회로 소자 상에 배치하고,
    상기 배선을 형성하는 공정에서, 상기 도전성막을 패터닝하여 상기 배선을 형성하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  45. 배선과, 상기 배선 상에 형성된 절연층과, 상기 절연층 상에 탑재된 회로 소자를 포함하는 반도체 모듈을 제조하는 방법으로서,
    상기 회로 소자를 고정 부재에 고정하는 공정과,
    도전성막 상에 절연 수지 조성물을 도포 및 건조하고, 절연 수지막 및 도전성막의 적층체를 형성하는 공정과,
    상기 회로 소자 상에 상기 절연 수지막 및 도전성막의 적층체를 배치하고, 상기 절연 수지막을 상기 회로 소자에 압착하여 상기 절연층을 형성하는 공정과,
    상기 도전성막을 이용하여 상기 배선을 형성하는 공정
    을 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  46. 제45항에 있어서,
    상기 회로 소자를 고정하는 공정은, 복수의 회로 소자를, 당해 복수의 회로 소자 각각의 1면이 동일 평면 상에 위치하도록 상기 고정 부재의 표면에 고정하는 공정을 포함하고,
    상기 절연층을 형성하는 공정에서, 상기 절연 수지막을 상기 복수의 회로 소자 각각의 상기 표면에 압착하여 상기 절연층을 형성하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  47. 제46항에 있어서,
    상기 복수의 회로 소자를 상기 고정 부재의 표면에 고정하는 공정은, 상기 복수의 회로 소자와 상기 고정 부재에 의해 평탄한 면을 형성하도록, 상기 복수의 회로 소자를 상기 고정 부재에 매립하는 공정을 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  48. 제45항 내지 제47항 중 어느 한 항에 있어서,
    상기 반도체 모듈은, 상기 회로 소자를 덮도록 형성된 밀봉층을 더 포함하고,
    상기 고정 부재는 절연 수지 재료에 의해 구성되고,
    상기 회로 소자를 고정하는 공정은, 상기 회로 소자의 일부가 노출되도록 당해 회로 소자를 상기 고정 부재에 의해 밀봉하여 상기 밀봉층을 형성하는 공정을 포함하고,
    상기 절연층을 형성하는 공정에서, 상기 밀봉층 상에 절연 수지막을 배치하고, 상기 절연 수지막을 상기 회로 소자의 노출된 상기 일부에 압착하여 상기 절연층을 형성하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  49. 제45항 내지 제47항 중 어느 한 항에 있어서,
    상기 절연층을 형성하는 공정에서, 1면에 도전성막이 형성된 절연 수지막을 상기 회로 소자 상에 배치하고,
    상기 배선을 형성하는 공정에서, 상기 도전성막을 패터닝하여 상기 배선을 형성하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
KR1020067004737A 2003-09-09 2004-09-08 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치 KR100886292B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00316837 2003-09-09
JP2003316837 2003-09-09
JPJP-P-2003-00316815 2003-09-09
JP2003316815 2003-09-09
JPJP-P-2003-00324991 2003-09-17
JP2003324991 2003-09-17
JPJP-P-2003-00338628 2003-09-29
JP2003338628 2003-09-29

Publications (2)

Publication Number Publication Date
KR20060063963A KR20060063963A (ko) 2006-06-12
KR100886292B1 true KR100886292B1 (ko) 2009-03-04

Family

ID=34317593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067004737A KR100886292B1 (ko) 2003-09-09 2004-09-08 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치

Country Status (6)

Country Link
US (2) US7622805B2 (ko)
JP (2) JP4688679B2 (ko)
KR (1) KR100886292B1 (ko)
CN (1) CN100524734C (ko)
TW (1) TWI295813B (ko)
WO (1) WO2005027223A1 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463128C (zh) * 2005-11-25 2009-02-18 全懋精密科技股份有限公司 半导体芯片埋入基板的三维构装结构及其制作方法
JP4763448B2 (ja) * 2005-12-20 2011-08-31 リンテック株式会社 ディスプレイ用回路基板の製造方法及び該製造方法に用いる粘着剤シート
JP2007173381A (ja) * 2005-12-20 2007-07-05 Lintec Corp 回路基板用シート及びそれを用いたチップ埋設回路基板
JP2007273583A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
KR100818088B1 (ko) 2006-06-29 2008-03-31 주식회사 하이닉스반도체 반도체 패키지 및 그 제조 방법
JP5175476B2 (ja) * 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法
WO2009031482A1 (en) 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7829389B2 (en) * 2007-10-05 2010-11-09 Texas Instruments Incorporated Roll-on encapsulation method for semiconductor packages
FI121909B (fi) 2008-04-18 2011-05-31 Imbera Electronics Oy Piirilevy ja menetelmä sen valmistamiseksi
WO2009139282A1 (en) 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2009150985A1 (ja) * 2008-06-12 2009-12-17 住友ベークライト株式会社 半導体素子搭載基板
US8201326B2 (en) 2008-12-23 2012-06-19 Infineon Technologies Ag Method of manufacturing a semiconductor device
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
US9299661B2 (en) * 2009-03-24 2016-03-29 General Electric Company Integrated circuit package and method of making same
US8482136B2 (en) * 2009-12-29 2013-07-09 Nxp B.V. Fan-out chip scale package
JP5091962B2 (ja) * 2010-03-03 2012-12-05 株式会社東芝 半導体装置
DE102010030528A1 (de) * 2010-06-25 2011-12-29 Robert Bosch Gmbh Eingekapseltes Steuerungsmodul für ein Kraftfahrzeug
FR2963478B1 (fr) * 2010-07-27 2013-06-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
KR101876540B1 (ko) * 2011-12-28 2018-07-10 삼성디스플레이 주식회사 가요성 표시 장치 및 가요성 표시 장치의 제조 방법
US20130299955A1 (en) * 2012-05-08 2013-11-14 Nxp B.V. Film based ic packaging method and a packaged ic device
CN102917554B (zh) * 2012-10-17 2015-07-08 无锡江南计算技术研究所 双铜芯多层板制作方法
JP2014107397A (ja) * 2012-11-27 2014-06-09 Nitto Denko Corp 半導体装置の製造方法
JP6490901B2 (ja) * 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
KR20150014214A (ko) 2013-07-29 2015-02-06 삼성전기주식회사 반도체 패키지용 몰딩 조성물 및 이를 이용한 반도체 패키지
JP6066856B2 (ja) * 2013-08-01 2017-01-25 日東電工株式会社 半導体装置の製造方法、及び、封止用シート
JP2015126123A (ja) * 2013-12-26 2015-07-06 日東電工株式会社 半導体パッケージの製造方法
JP2015126124A (ja) * 2013-12-26 2015-07-06 日東電工株式会社 半導体パッケージの製造方法
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US20150257316A1 (en) * 2014-03-07 2015-09-10 Bridge Semiconductor Corporation Method of making thermally enhanced wiring board having isolator incorporated therein
US10420204B2 (en) * 2014-03-07 2019-09-17 Bridge Semiconductor Corporation Wiring board having electrical isolator and moisture inhibiting cap incorporated therein and method of making the same
US9949359B2 (en) 2014-03-18 2018-04-17 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
US9913412B2 (en) 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
US9820373B2 (en) 2014-06-26 2017-11-14 Apple Inc. Thermal solutions for system-in-package assemblies in portable electronic devices
US9583462B2 (en) * 2015-01-22 2017-02-28 Qualcomm Incorporated Damascene re-distribution layer (RDL) in fan out split die application
JP2016139648A (ja) * 2015-01-26 2016-08-04 株式会社東芝 半導体装置及びその製造方法
WO2016185096A1 (en) * 2015-05-19 2016-11-24 Tactotek Oy Thermoformed plastic cover for electronics and related method of manufacture
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
CN107710424B (zh) * 2015-08-06 2019-07-12 林谊 Led像素点、发光组件、发光面板和显示屏
TWI611541B (zh) * 2015-09-07 2018-01-11 鈺橋半導體股份有限公司 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體
TWI599003B (zh) * 2015-09-07 2017-09-11 鈺橋半導體股份有限公司 具有內建金屬塊以及防潮蓋之散熱增益型線路板及其製備方法
US10665578B2 (en) 2015-09-24 2020-05-26 Apple Inc. Display with embedded pixel driver chips
KR20190010560A (ko) * 2016-05-25 2019-01-30 히타치가세이가부시끼가이샤 봉지 구조체 및 그의 제조 방법, 및 봉지재
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN107658231B (zh) * 2016-07-26 2019-08-02 中国科学院苏州纳米技术与纳米仿生研究所 电子器件的干法封装方法及电子器件封装结构
US20180180795A1 (en) * 2016-12-22 2018-06-28 Dura Operating, Llc Light guide and method of creating a light guide by screen-printing
WO2018125125A1 (en) * 2016-12-29 2018-07-05 Intel IP Corporation Lead frame with angular deflections and wrapped printed wiring boards for system-in-package apparatus
CN106684057B (zh) * 2016-12-30 2019-10-22 华为技术有限公司 芯片封装结构及其制造方法
US11037855B2 (en) 2016-12-30 2021-06-15 Intel IP Corporation Contoured-on-heat-sink, wrapped printed wiring boards for system-in-package apparatus
JP7066970B2 (ja) * 2017-01-16 2022-05-16 凸版印刷株式会社 パッケージ用基板、およびその製造方法
CN106856219B (zh) * 2017-02-28 2023-06-30 长沙华腾智能装备有限公司 一种led基片贴膜装置
US10770219B2 (en) 2017-12-20 2020-09-08 Tdk Corporation Coil component
US10546817B2 (en) * 2017-12-28 2020-01-28 Intel IP Corporation Face-up fan-out electronic package with passive components using a support
CN111684576B (zh) * 2018-02-28 2023-12-19 苹果公司 具有嵌入式像素驱动器芯片的显示器
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
CN114050113A (zh) * 2018-08-06 2022-02-15 中芯集成电路（宁波）有限公司 封装方法
US11166363B2 (en) * 2019-01-11 2021-11-02 Tactotek Oy Electrical node, method for manufacturing electrical node and multilayer structure comprising electrical node
CN110473824A (zh) * 2019-09-05 2019-11-19 苏州芯慧联半导体科技有限公司 一种半导体用可再生静电卡盘及其制造方法
CN112397669B (zh) * 2020-11-26 2024-01-23 武汉天马微电子有限公司 显示模组及其制作方法、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000029197A (ko) * 1998-10-22 2000-05-25 가네코 히사시 다른 깊이의 콘택트를 가진 반도체 장치의 제조 방법
KR20000053561A (ko) * 1999-01-22 2000-08-25 가네꼬 히사시 반도체장치 제조방법
KR20010015895A (ko) * 1998-01-22 2001-02-26 하루타 히로시 반도체장치의 제조방법
KR20010015419A (ko) * 1999-07-22 2001-02-26 야마자끼 순페이 콘택트 구조 및 반도체장치
JP2002033437A (ja) * 2000-07-14 2002-01-31 Hitachi Maxell Ltd 半導体装置及びその製造方法
KR20020016595A (ko) * 2000-08-25 2002-03-04 가네꼬 히사시 칩형 반도체장치
JP2002100725A (ja) * 2000-09-25 2002-04-05 Hitachi Maxell Ltd 半導体装置及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3981691A (en) * 1974-07-01 1976-09-21 Minnesota Mining And Manufacturing Company Metal-clad dielectric sheeting having an improved bond between the metal and dielectric layers
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
FR2704690B1 (fr) 1993-04-27 1995-06-23 Thomson Csf Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
JPH0883861A (ja) * 1994-07-12 1996-03-26 Nitto Denko Corp 半導体パッケージ被覆用金属箔材料および半導体装置
JPH08162486A (ja) 1994-12-05 1996-06-21 Shin Etsu Chem Co Ltd 半導体素子の樹脂封止方法
KR0181615B1 (ko) 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JPH08293526A (ja) * 1995-04-24 1996-11-05 Mitsubishi Electric Corp 電極端子の接合方法およびその接合構造
DE69728999T2 (de) * 1996-11-11 2005-04-28 Catalysts & Chemicals Industries Co. Ltd., Kawasaki Substratglättungsverfahren
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3375555B2 (ja) * 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
JPH11317475A (ja) * 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
US6621173B1 (en) * 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant
JP3189970B2 (ja) 1998-09-07 2001-07-16 日本電気株式会社 半導体装置の製造方法
JP2000138457A (ja) 1998-11-02 2000-05-16 Kyocera Corp 多層配線基板およびその製造方法
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP4097054B2 (ja) * 1999-04-09 2008-06-04 松下電器産業株式会社 半導体装置の実装体及び半導体装置の実装方法
JP2002110717A (ja) 2000-10-02 2002-04-12 Sanyo Electric Co Ltd 回路装置の製造方法
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP3792545B2 (ja) * 2001-07-09 2006-07-05 カシオ計算機株式会社 半導体装置の製造方法
JP3572305B2 (ja) * 2001-09-27 2004-09-29 松下電器産業株式会社 絶縁シートおよび多層配線基板ならびにその製造方法
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
US7176055B2 (en) 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
JP3739699B2 (ja) * 2001-12-20 2006-01-25 松下電器産業株式会社 電子部品実装済み部品の製造方法及び製造装置
TW552689B (en) * 2001-12-21 2003-09-11 Siliconware Precision Industries Co Ltd High electrical characteristic and high heat dissipating BGA package and its process
JP3558621B2 (ja) * 2002-04-15 2004-08-25 シャープ株式会社 液晶表示装置
JP4627957B2 (ja) * 2002-05-29 2011-02-09 日立化成工業株式会社 半導体装置の製造方法及び積層型半導体装置
US7144632B2 (en) * 2003-06-11 2006-12-05 E. I. Du Pont De Nemours And Company Aliphatic-aromatic polyetherester compositions, articles, films, coating and laminates and processes for producing same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010015895A (ko) * 1998-01-22 2001-02-26 하루타 히로시 반도체장치의 제조방법
KR20000029197A (ko) * 1998-10-22 2000-05-25 가네코 히사시 다른 깊이의 콘택트를 가진 반도체 장치의 제조 방법
KR20000053561A (ko) * 1999-01-22 2000-08-25 가네꼬 히사시 반도체장치 제조방법
KR20010015419A (ko) * 1999-07-22 2001-02-26 야마자끼 순페이 콘택트 구조 및 반도체장치
JP2002033437A (ja) * 2000-07-14 2002-01-31 Hitachi Maxell Ltd 半導体装置及びその製造方法
KR20020016595A (ko) * 2000-08-25 2002-03-04 가네꼬 히사시 칩형 반도체장치
JP2002100725A (ja) * 2000-09-25 2002-04-05 Hitachi Maxell Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4688679B2 (ja) 2011-05-25
KR20060063963A (ko) 2006-06-12
WO2005027223A1 (ja) 2005-03-24
TW200520042A (en) 2005-06-16
TWI295813B (en) 2008-04-11
JPWO2005027223A1 (ja) 2007-11-08
CN100524734C (zh) 2009-08-05
US20100112760A1 (en) 2010-05-06
US8304289B2 (en) 2012-11-06
CN1868062A (zh) 2006-11-22
JP2010239150A (ja) 2010-10-21
US20060158804A1 (en) 2006-07-20
US7622805B2 (en) 2009-11-24

Similar Documents

Publication Publication Date Title
KR100886292B1 (ko) 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
US6951773B2 (en) Chip packaging structure and manufacturing process thereof
US7939373B2 (en) Manufacturing method for semiconductor device containing stacked semiconductor chips
US7229856B2 (en) Method of manufacturing electronic part packaging structure
US6762488B2 (en) Light thin stacked package semiconductor device and process for fabrication thereof
US8658467B2 (en) Method of manufacturing stacked wafer level package
US7608480B2 (en) Method of fabricating a semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion
US9532494B2 (en) Manufacturing method of package structure
EP2666745B1 (en) Electronic component package and method of manufacturing the same
US7875980B2 (en) Semiconductor device having laminated structure
KR20030094029A (ko) 반도체 장치 및 그 제조 방법
US20090001570A1 (en) Electronic device and method of manufacturing the same
US20220406734A1 (en) Flip-chip packaging substrate and method for fabricating the same
KR20080060185A (ko) 전자 부품
US20080224276A1 (en) Semiconductor device package
US9711445B2 (en) Package substrate, package structure including the same, and their fabrication methods
KR100923542B1 (ko) 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
US20220278060A1 (en) Molded semiconductor package with high voltage isolation
US20080251915A1 (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein
US20080315416A1 (en) A semiconductor package with passive elements embedded within a semiconductor chip
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
US20060170087A1 (en) Semiconductor device
US20230326769A1 (en) Method for making semiconductor device
US20050067682A1 (en) Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
US20220210925A1 (en) Wiring board and semiconductor module including the same

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee