JP3558621B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3558621B2 JP3558621B2 JP2002111409A JP2002111409A JP3558621B2 JP 3558621 B2 JP3558621 B2 JP 3558621B2 JP 2002111409 A JP2002111409 A JP 2002111409A JP 2002111409 A JP2002111409 A JP 2002111409A JP 3558621 B2 JP3558621 B2 JP 3558621B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- driving
- liquid crystal
- driver
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、液晶表示装置やプラズマディスプレイなどの平面表示装置及びその製造方法に関し、特に、薄膜トランジスタ(TFT)等のスイッチング素子を備えたアクティブマトリクス型の液晶表示装置とその製造方法に適している。
【0002】
【従来の技術】
図7から図8を参照しながら、従来の平面表示装置として、アクティブマトリクス型の液晶表示装置を説明する。
【0003】
まず、図7を参照する。図示されている液晶表示装置70は、アクティブマトリクス基板59と、それに対向配置された対向基板60とを備えている。両基板59及び60の間には液晶層(不図示)が封入され、表示領域51が構成されている。アクティブマトリクス基板59の上には、表示領域51の周囲に駆動領域71設けられている。
【0004】
駆動領域71には、COG(Chip on G1ass)方式で複数の駆動用ドライバ55が実装されている。駆動領域71の駆動用ドライバ55から所定の信号を走査配線53および信号配線54に送り、表示領域51に設けられたスイッチング素子(不図示)を駆動している。駆動用ドライバ55どうしは駆動領域71に設けられた共通配線52で接続されている。共通配線52は、駆動用ドライバ55への電源の接続や信号伝送などのために共通に用いられる配線である。
【0005】
駆動用ドライバ55へは、図示しないFPC(F1exib1e Printed Circuit)等を用いて入力端子58から共通配線52を介して駆動電流や信号が入力される。
【0006】
図8は、アクティブマトリクス基板59のドライバ領域71のB−B’線断面図である。図8からわかるように、アクティブマトリクス基板59上のドライバ領域71には、共通配線52が設けられている。駆動用ドライバ55と共通配線52、走査配線53または信号配線54とが、駆動用ドライバ55のバンプ56および異方性導電膜(以下、ACFと呼ぶ)57を介して接続されている。
【0007】
【発明が解決しようとする課題】
近年、EMI(不要輻射)に対する規制が厳しくなり、表示装置のEMIを低減することが必要不可欠である。表示装置のEMIを低減する方法として、例えば、図9に示す特開平6−37478号公報に開示されている液晶駆動装置のように、金属箔テープを電源系配線に貼付けることでEMIを低減する方法が提案されている。
【0008】
しかし、上記の方法を効果的に用いるためには、駆動領域のほぼ全面に金属箔テープを貼付けなければならないため、表示装置のコストアップの要因になる。また、上記の方法では、配線に金属箔テープを貼る際に、配線を傷つけたり、断線させる可能性が大きいため、表示装置の良品率が低下してしまう。そのうえ、表示装置の製造工程間で、製造中の表示装置を移動する際に配線がむき出しの状態で移動することになるので、表示装置の移動中に配線の断線が起こりやすく、表示装置の良品率が低下していた。
【0009】
本発明は、上記従来技術の問題点を解決するためになされたものであって、その目的とするところは、表示装置を形成する際に用いる各種絶縁膜(層間絶縁膜、カラーフィルタ一など)を共通配線の上に設け、その共通配線上に導電膜を形成することにより、配線の保護を達成するとともに製造工程の増加をほとんど生じない安価なEMI対策を施した表示装置とその製造方法を提供することである。
【0010】
【課題を解決するための手段】
上記課題を解決するために、本発明の液晶表示装置は、少なくとも複数の走査線と複数の信号線とが形成された表示領域と、該複数の走査線に信号を送る駆動用ドライバおよび該複数の信号線に信号を送る駆動用ドライバがそれぞれ複数設けられた駆動領域とを備えた第1の基板と、該第1の基板に対向して設けられている第2の基板とを有し、前記第1の基板と該第2の基板との間に液晶が封入された液晶表示装置であって、前記第1の基板上の表示領域の周囲に前記駆動領域が形成されており、隣接する前記駆動用ドライバどうしを接続するために該駆動領域に設けられた共通配線の端部上に、接続される駆動用ドライバが導電状態で設けられるとともに、外部入力端子に隣接する前記駆動用ドライバと該外部入力端子とを結ぶために該駆動領域に設けられた共通配線の端部上に、接続される駆動用ドライバが導電状態で設けられており、前記共通配線の少なくとも一方における前記駆動用ドライバが設けられていない領域が、比誘電率が3.4程度の感光性アクリル樹脂によって形成された絶縁膜によって覆われ、該絶縁膜上には導電膜が形成されており、該導電膜は、該導電膜に隣接する前記駆動用ドライバに接続されるとともに、前記駆動領域において前記絶縁膜にて覆われたGND配線に接続されており、前記絶縁膜は、前記表示領域において前記走査線または前記信号線を覆う層間絶縁膜と同一の膜によって形成されていることを特徴とし、そのことにより上記目的が達成される。
【0011】
本発明による平面表示装置は、上記の構造により、EMIの発生を簡単な構造で抑えることができる。また、絶縁膜はEMIの発生を抑制するだけでなく、共通配線を保護する役目も同時に果すので、表示装置の信頼性が向上する。
【0014】
上記導電膜がGND配線に接続されていてもよい。
【0015】
このことにより、さらにEMIの発生を抑制することができる。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
(実施形態1)
図1に、本発明によるアクティブマトリクス基板を備えた液晶表示装置15の構成を示す。また、図2に液晶表示装置15のA−A’線断面を示す。
【0019】
まず、液晶表示装置15の構造を説明する。アクティブマトリクス基板9の上には、TFT、MIMなどのスイッチング素子(図示せず)がマトリクス状に配列された表示領域1が設けられている。表示領域1の上には、ガラス基板などの透明な対向基板10が所定間隔をあけて配置され、その対向基板10とアクティブマトリクス基板9との間は液晶層が設けられている。
【0020】
アクティブマトリクス基板9の表示領域1以外の領域に、駆動領域16が設けられている。駆動領域16は、アクティブマトリクス基板9の表示領域1の全周囲に形成されていてもよい。駆動領域16には、COG方式で実装された複数の駆動用ドライバ5が設けられている。駆動用ドライバ5は、所定の信号を走査配線としてのゲート配線3および信号配線としてのソース配線4に送り、スイッチング素子を駆動する。駆動用ドライバ5どうしは駆動領域16に設けられた共通配線2によって接続されている。
【0021】
駆動用ドライバ5へは、共通配線2aを介して、入力端子8から電源電圧や信号が供給される。入力端子8は図示しないFPC等を介して、電源に接続されている。駆動用ドライバ5と共通配線2、2a、ゲート配線3またはソース配線4とが、駆動用ドライバ5のバンプ6およびACF7を介して接続されている。ACFのかわりにペースト材や半田を用いてもよい。
【0022】
駆動領域16のうち、駆動ドライバ5が設けられておらず、かつ共通配線2が設けられている領域17上には、絶縁膜11および絶縁膜11上に形成された導電膜12が設けられている。本実施形態では、表示領域1内に形成される層間絶縁膜(図示せず)の材料として用いられるアクリル樹脂によって絶縁膜11が形成されている。また、表示領域1内に形成される画素電極の材料として用いられるITOによって導電膜12が形成されている。
【0023】
液晶表示装置15では、EMIの発生が抑制され、かつ製造工程での断線が発生しにくい。また、絶縁膜11にアクリル樹脂のような低誘電率の絶縁膜を用いることにより、共通配線2を通る信号の波形の変形を抑えることができる。さらに、絶縁膜11が共通配線2を保護するため、表示装置を高温、多湿など非常に厳しい環境下、例えば車の中で用いる場合でも、性能が低下しない。
【0024】
次に、液晶表示装置15の製造方法を説明する。
【0025】
まず、ガラス基板からなる透明な絶縁性基板上に、タンタルをCVD法により4000オングストロームの厚さに成膜した後、パターニングしてゲート配線3を形成する。その後、前記ゲート配線3の表面に2000オングストロームの厚さだけ陽極酸化を行った。このように陽極酸化を行うことにより、走査配線1と後に形成する半導体層との絶縁性が向上し、付加容量(Cs)が大きくなる。
【0026】
その後、前記ゲート配線3上に、図示しないチッ化シリコン等からなるゲート絶縁膜をCVD法により5000オングストロームの膜厚に成膜し、前記ゲート絶縁膜上に図示しないSi半導体層を連続して1000オングストロームの厚さだけ堆積した後、パターニングしてチャネル部を形成する。その後、図示しないn+Si等によりコンタクト部を形成する。
【0027】
次に、CVD法によりAlを1000〜3000オングストロームの膜厚に成膜した後、パターニングすることによりソース配線4を形成する。このとき同時に共通配線2およびゲート配線3の実装端子部も形成する。
【0028】
次に、スピンコート法により、ソース配線4上に感光性のアクリル系樹脂を用いて3μmの膜厚の層間絶縁膜を形成する。この層間絶縁膜は絶縁膜11も兼ねている。アクリル系樹脂の比誘電率は3.4程度であり、無機膜の比誘電率(一般的に絶縁膜としてよく用いられているチッ化シリコンの比誘電率は8)に比べて低い。また、アクリル系樹脂は透明度が高く、かつスピンコート法、ロールコート法、またはスロットコート法により容易に3μmという厚い膜厚に形成することができる。したがって、上記のように層間絶縁膜にアクリル系樹脂を用いることにより、ソース配線と画素電極との間の寄生容量を低くすることができ、各ソース配線4と画素電極との間の寄生容量が表示に与えるクロストーク等の影響をより低減することが可能となり、良好で明るい表示を得ることができる。
【0029】
このとき、層間絶縁膜が絶縁膜11を兼ねることにより、製造プロセスを増やすことなく絶縁膜11が形成される。さらに、絶縁膜11は比誘電率が低く、かつ容易にその膜厚を厚くすることができるので、共通配線2上の容量が抑えられ、信号遅延や信号波形の変形が抑制される。また、アクリルのような有機樹脂を用いることによりピンホールができないためリークを防止することができる。さらに、アルミのようにヒロックのできやすい金属を共通配線2に使用した場合でも、絶縁膜11が共通配線2を保護するので、共通配線2のヒロックを防止できる。
【0030】
また、上記のように、感光性のアクリル樹脂を用いれば、パターニングにフォトレジスト塗布工程が不要となるので、生産性の点で有利である。
【0031】
本実施形態では、層間絶縁膜の材料として用いるアクリル系樹脂に、塗布前に着色しているものを使用する。その理由は、塗布前に着色しているアクリル系樹脂はパターニングが行い易く、またパターニング後に全面露光処理を施すことにより、透明化することができるからである。このような樹脂の透明化処理は、光学的に行うことができるだけでなく、化学的に行うことも可能である。
【0032】
次に、前記層間絶縁膜上に、ITOを1500オングストロームの膜厚に堆積した後、パターニングして、画素電極(図示せず)を形成した。このとき同時に、EMI対策用導電膜12および実装端子(駆動用ドライバ5の接続部および入力端子8の接続部)を形成した。このことにより、全く工程を増加させずにEMI対策や共通配線2の保護を行うことができる。また、実装端子の接続抵抗の安定化を図ることができる。その際に、アッシング等によって層間絶縁膜の樹脂の表面を荒すことにより、層間絶縁膜と画素電極との密着性および絶縁膜11と導電膜12との密着性を改善するとなお良い。
【0033】
その後、ポリイミド等からなる配向膜を形成してラビング処理を行う(図示せず)。このとき、層間絶縁膜の膜厚は3μmであり、層間絶縁膜は十分厚く形成されているため、層間絶縁膜の表面は平坦化され、配向乱れ等の問題は発生しない。その後、アクティブマトリクス基板9と、図示しないブラックマトリクス、対向電極およびカラーフィルターを備えた対向基板10との問に液晶を挟んで液晶表示パネルを完成させる。
【0034】
その後に、駆動用ドライバ5をACF7を用いてゲート配線3およびソース配線4に接続し、本発明の実施形態1の液晶表示装置が完成する。
【0035】
以上のようにして作製された本実施形態1の液晶表示装置では、その製造工程においてEMI対策のための新たな工程を全く必要としないため、液晶表示装置のコストアップが生じない。
【0036】
また、従来の製造工程に比べて、共通配線2が基板表面に露出されている時間が少なくなるので、ゴミ等の原因による断線の確率が大幅に減少するため、良品率が大幅に向上する。
【0037】
なお、層間絶縁膜を染色するなどしてカラーフィルタの機能を兼ねるようにすることもできる。また、層間絶縁膜および絶縁膜11の材料としてアクリル樹脂以外のものを使用することも可能である。層間絶縁膜および絶縁膜11の材料には、比誘電率が低く透明度の高いもの、具体的には可視光領域の透過率90%以上のものを用いることが好ましい。例えば、ポリアミドイミド(比誘電率3.5〜4.0)、ポリアリレート(3.0)、ポリエーテルイミド(3.2)、エポキシ(3.5〜4.0)、透明度の高いポリイミド(3.0〜3.4:例えばヘキサフルオロプロピレンを含む酸二無水物とジアミンとの組合わせ)等を用いることができる。
【0038】
(実施形態2)
図3および図4を参照して、実施形態2の液晶表示装置25を説明する。図3は図4のA−A’線の断面図である。なお、実施形態1の液晶表示装置15と同様なものには同じ番号を付し説明を省く。
【0039】
本実施形態2の液晶表示装置25では、EMI対策用導電膜22が絶縁膜11を覆っている。液晶表示装置25では、EMI対策用導電膜22がアクティブマトリクス基板9上に形成された電気的にグランドな配線23(以下、GND配線と呼ぶ)に接続されているので、さらに効果的なEMI対策が行われている。もちろん本実施形態でもコストアップは生じない。駆動ドライバ5、できることならEMI対策用導電膜11と金属ベゼル24(図4では図示せず)を接地するとさらに効果的である。
【0040】
(実施形態3)
図5に、実施形態3の液晶表示装置35を示す。図5は図1のA−A’線の断面図に相当する。本実施形態の説明においても、実施形態1の液晶表示装置15と同様のものには同じ番号を付し説明を省く。
【0041】
図5に示すように、液晶表示装置35では、EMI対策用導電膜32がアクティブマトリクス基板9上に形成されたGND配線23および駆動用ドライバ5と接続されていることにより、接地面積が大きくなるため、さらに電気的に安定したGND電位を得ることができ、効果的なEMI対策が施されている。
【0042】
もちろん本実施形態による液晶表示装置35でも、コストアップは生じない。実施形態2と同様に、駆動ドライバ5、できることならEMI対策用導電膜12と金属ベゼル(図示せず)を接地するとさらに効果的である。
【0043】
(実施形態4)
本実施形態は、ドライバモノリッシク型液晶表示装置に本発明を適用したものである。
【0044】
ドライバモノリッシク型液晶表示装置とは、TFT型液晶表示装置で表示電極スイッチ用TFTを作成するときに表示部周辺部、つまり駆動領域に駆動用ドライバを一体的に形成したものである。ここで、ドライバモノリッシク型液晶表示装置の駆動ドライバをモノリッシクドライバと呼ぶ。
【0045】
以下、図6を参照して、実施形態4の液晶表示装置を説明する。
【0046】
透明な対向基板とスイッチング素子としてのTFTを備えたアクティブマトリクス基板43との間に液晶が封入されたアクティブマトリクス基板43上の表示領域の周囲に、駆動領域が形成されている。表示領域の周辺部に駆動ドライバを設けているために熱や直流電圧により液晶の劣化が起きることがない。その駆動領域に駆動用ドライバとして形成されたモノリッシクドライバ40が、アクティブマトリクス基板43上に形成されたゲート配線、ソース配線に所定の信号を送り、TFTを駆動している。モノリッシクドライバ40はアクティブマトリクス基板43上にTFTと同時に形成され、モノリッシクドライバ40そのものがEMI等を発生する部分になる。そのため、EMI等の発生を抑制するためには、モノリッシクドライバ40を形成する素子の1つ1つを結ぶ配線だけでなく、素子も覆う必要がある。
【0047】
モノリッシクドライバ40ヘは、図示しないFPC等を用いて入力端子より電源電圧や信号を供給する。そして、駆動領域のほぼ全面に絶縁膜41を形成し、さらにその絶縁膜41上に導電膜42を形成する。本実施形態でも、層間絶縁膜の材料として用いるアクリル樹脂で絶縁膜41を、画素電極に用いるITOで導電膜42を、それぞれ形成した。
【0048】
上記の構成により、EMIの発生が抑制され、かつ製造工程途中でのドライバの不良がおこりにくくなる。また、絶縁膜41にアクリル樹脂のような低誘電率の絶縁膜を用いることにより、ドライバモノリッシク部の信号のなまり(信号波形の変形)を抑えることができる。さらに、表示装置を車の中などの非常に厳しい環境下で用いる場合でも、絶縁膜41がドライバモノリッシクを保護する。
【0049】
以上のようにして、本実施形態の表示装置のアクティブマトリクス基板が構成される。
【0050】
本実施形態のアクティブマトリクス基板の製造工程においては、実施形態1〜3のアクティブマトリクス基板の製造工程と同様に、層間絶縁膜の形成と同時に絶縁膜41が形成される。したがって、その製造工程においてEMI対策のための新たな工程を全く必要としないため、本実施形態の液晶表示装置もコストアップが生じない。
【0051】
本実施形態の液晶表示装置は、下記のようにして製造される。
【0052】
まず、ガラス等からなる透明なアクティブマトリクス基板43上に、スイッチング素子となるTFTおよびドライバモノリッシク用のチャネル領域とソースおよびドレイン領域となる半導体層44および45を平面的に形成する。そして、半導体層44、45のソース領域およびドレイン領域となる部分にイオンビームで不純物を打込み、それぞれn+部分、p+部分を形成する。なお、ここでドライバ用キャパシタやCsを形成する片側の導電膜を同時に形成する。
【0053】
その後、半導体層44および45上に、チッ化シリコン等からなるゲート絶縁膜46をCVD法により3000オングストロームの膜厚に成膜した。その際に、前記ソース、ドレイン領域の上には当然コンタクトホールを形成しておく。
【0054】
その後、アルミからなるゲート配線47をCVD法により4000オングストロームの厚さに成膜した後パターニングする。そのとき、同時に前記キャパシタやCs部のもう片側の導電膜を形成する。
【0055】
その後、ゲート配線47上に、チッ化シリコン等からなる絶縁膜46をCVD法により3000オングストロームの膜厚に成膜する。その際も、前記ソース、ドレイン領域の上には当然コンタクトホールを形成しておく。
【0056】
次に、ソース配線48、ドレイン配線49としてアルミをCVD法により3000オングストロームの膜厚に成膜してパターニングする。そのとき同時に外部入力端子も形成する。
【0057】
次に、ソース配線48およびドレイン配線49上に層間絶縁膜として感光性のアクリル系樹脂をスピンコート法により3μmの膜厚で形成する。この層間絶縁膜はドライバ領域の絶縁膜41も兼ねている。
【0058】
層間絶縁膜が絶縁膜41を兼ねるので、絶縁膜41を形成するための製造プロセスを新たに増やすことなくアクティブマトリクス基板を形成できる。また、絶縁膜41は比誘電率が低く、かつ容易に膜厚を厚くできるので、ドライバモノリッシク部の寄生容量が抑えられ、信号遅延・なまりが抑制される。また、絶縁膜41の材料にアクリルのような有機樹脂を用いることにより、絶縁膜41にピンホールができにくくなるため、リークが防止される。さらに、アルミのようにヒロックのできやすい金属を配線に用いた場合でも、絶縁膜41が配線をカバーしてヒロックが防止される。
【0059】
また、感光性のアクリル樹脂を用いると、パターニングに際してフォトレジスト塗布工程が不要となり、生産性の点で有利である。本実施形態では、層間絶縁膜の材料として用いたアクリル系樹脂に、塗布前に着色されているアクリル系樹脂を使用した。塗布前に着色したアクリル系樹脂はパターニングが行い易く、パ夕ーニング後に全面露光処理を施してより透明化することができるからである。このような樹脂の透明化処理は、光学的に行うことができるだけでなく、化学的に行うことも可能である。
【0060】
次に、前記層間絶縁膜上に、ITOを1500オングストロームの膜厚に堆積した後、パターニングして画素電極を形成する。このとき同時にEMI対策用導電膜42を形成する。EMI対策用導電膜42は外部入力端子上にも形成する。このことにより、全く工程を増やさずに、EMIを抑制し、モノリッシクドライバを保護する絶縁膜41を形成することができる。その際に、アッシング等により層間絶縁膜の樹脂の表面を荒し、層間絶縁膜と画素電極および導電膜42との密着性を改善するとなお良い。
【0061】
その後、ポリイミド等からなる配向膜を形成してラビング処理を行う。このとき、前記層間絶縁膜を十分厚く(例えば3μm)形成することにより、表面が平坦化され、配向乱れ等の問題は発生しなかった。その後、アクティブマトリクス基板とブラックマトリクス、対向電極およびカラーフィルターを備えた対向基板との間に液晶を挟んで、本実施形態4の液晶表示装置を完成させる。
【0062】
上記の製造工程は従来の製造工程に比べて、製造工程中にモノリッシクドライバが基板表面に露出されている時間が少なくなるので、ゴミ等の原因による断線の確率が大幅に減少するため、良品率が大幅に向上する。
【0063】
ここで、EMI対策用導電膜をGND配線に接地するとさらに効果的であることはいうまでもない。
【0064】
(実施形態5)
実施形態5の液晶表示装置では、実施形態1〜4の液晶表示装置において、EMI対策用導電膜を電源配線として用いる。駆動領域に形成されている電源配線は+3V、+5V、+12V、−8V等の直流電圧が印加される共通配線と、GND配線とを有している。共通配線およびGND配線には交流電圧が印加されないので、これらの配線がEMIの原因になることはない。そのため、EMI対策用導電膜にこれらの配線を形成することができる。
【0065】
本実施形態では、アクティブマトリクス基板上の配線とEMI対策用導電膜とが2層の電源配線を形成するので、低抵抗化が達成される。EMI対策用導電膜の幅を広く形成すれば、さらに低抵抗化をはかることができる。
【0066】
以上、本発明の実施形態を説明してきたが、実施形態1〜5以外にも、例えば絶縁膜としてカラーフィルターやゲート絶縁膜を用いることも可能である。
【0067】
また、実施形態1〜5の表示装置は透過型のアクティブマトリクス型液晶表示装置であるが、本発明による表示装置は透過型アクティブマトリクス型液晶表示装置に限られず、反射型、DUTY液晶、EL、プラズマ表示装置でもよい。
【0068】
【発明の効果】
以上のように、本発明による平面表示装置では、簡単な構造によってEMIの発生を抑えることができる。また、絶縁膜が共通配線を保護するため、本発明による平面表示装置は信頼性が高い。
【0069】
また、導電膜をGND配線に接続することで、さらにEMIの発生を抑制することができる。
【0070】
本発明による平面表示装置の製造方法では、工程の増加を必要とせずにEMI対策ができ、コストアップが生じない。また、製造工程中においても共通配線が保護されるので断線などがおこらず、良品率が向上することにより、製造コストが安価となる。
【図面の簡単な説明】
【図1】本発明の実施形態1の液晶表示装置におけるアクティブマトリクス基板の構成を示す平面図である。
【図2】図1の液晶表示装置のA−A’線断面図である。
【図3】実施形態2の液晶表示装置を説明するための図であり、図4のA−A’線の断面図である。
【図4】実施形態2の液晶表示装置を説明するための図である。
【図5】実施形態3の液晶表示装置を説明するための図であり、図1の液晶表示装置のA−A’線の断面図に相当する図である。
【図6】実施形態4の液晶表示装置における駆動ドライバを説明するための図である。
【図7】従来の液晶表示装置におけるアクティブマトリクス基板の構成を示す平面図である。
【図8】図7の液晶表示装置のB−B’線断面図である。
【図9】特開平6−37478号公報に開示されている液晶駆動装置を示す図である。
【符号の説明】
1 表示領域
2 共通配線
3 走査配線(ゲート配線)
4 信号配線(ソース配線)
5 駆動用ドライバ
6 バンプ
7 ACF
8 外部入力端子
9 アクティブマトリクス基板
10 対向基板
11 絶縁膜
12 導電膜
51 表示領域
52 共通配線
53 走査配線(ゲート配線)
54 信号配線(ソース配線)
55 駆動用ドライバ
56 バンプ
57 ACF
58 外部入力端子
59 アクティブマトリクス基板
60 対向基板
Claims (2)
- 少なくとも複数の走査線と複数の信号線とが形成された表示領域と、該複数の走査線に信号を送る駆動用ドライバおよび該複数の信号線に信号を送る駆動用ドライバがそれぞれ複数設けられた駆動領域とを備えた第1の基板と、該第1の基板に対向して設けられている第2の基板とを有し、前記第1の基板と該第2の基板との間に液晶が封入された液晶表示装置であって、
前記第1の基板上の表示領域の周囲に前記駆動領域が形成されており、
隣接する前記駆動用ドライバどうしを接続するために該駆動領域に設けられた共通配線の端部上に、接続される駆動用ドライバが導電状態で設けられるとともに、外部入力端子に隣接する前記駆動用ドライバと該外部入力端子とを結ぶために該駆動領域に設けられた共通配線の端部上に、接続される駆動用ドライバが導電状態で設けられており、
前記共通配線の少なくとも一方における前記駆動用ドライバが設けられていない領域が、比誘電率が3.4程度の感光性アクリル樹脂によって形成された絶縁膜によって覆われ、該絶縁膜上には導電膜が形成されており、
該導電膜は、該導電膜に隣接する前記駆動用ドライバに接続されるとともに、前記駆動領域において前記絶縁膜にて覆われたGND配線に接続されており、
前記絶縁膜は、前記表示領域において前記走査線または前記信号線を覆う層間絶縁膜と同一の膜によって形成されていることを特徴とする液晶表示装置。 - 前記導電膜と画素電極とが同一の膜をパターニングすることによって形成されている請求項1に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002111409A JP3558621B2 (ja) | 2002-04-15 | 2002-04-15 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002111409A JP3558621B2 (ja) | 2002-04-15 | 2002-04-15 | 液晶表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06354096A Division JP3322556B2 (ja) | 1996-03-19 | 1996-03-19 | 平面表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002357846A JP2002357846A (ja) | 2002-12-13 |
JP3558621B2 true JP3558621B2 (ja) | 2004-08-25 |
Family
ID=19193921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002111409A Expired - Fee Related JP3558621B2 (ja) | 2002-04-15 | 2002-04-15 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3558621B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4505189B2 (ja) * | 2003-03-24 | 2010-07-21 | 富士フイルム株式会社 | 透過型光変調装置及びその実装方法 |
WO2005027223A1 (ja) * | 2003-09-09 | 2005-03-24 | Sanyo Electric Co., Ltd | 回路素子と絶縁膜を含む半導体モジュールとその製造方法およびその応用 |
US8124434B2 (en) | 2004-09-27 | 2012-02-28 | Qualcomm Mems Technologies, Inc. | Method and system for packaging a display |
US7184202B2 (en) | 2004-09-27 | 2007-02-27 | Idc, Llc | Method and system for packaging a MEMS device |
US7668415B2 (en) | 2004-09-27 | 2010-02-23 | Qualcomm Mems Technologies, Inc. | Method and device for providing electronic circuitry on a backplate |
US7424198B2 (en) | 2004-09-27 | 2008-09-09 | Idc, Llc | Method and device for packaging a substrate |
US7701631B2 (en) | 2004-09-27 | 2010-04-20 | Qualcomm Mems Technologies, Inc. | Device having patterned spacers for backplates and method of making the same |
EP1979268A2 (en) | 2006-04-13 | 2008-10-15 | Qualcomm Mems Technologies, Inc. | Packaging a mems device using a frame |
US8379392B2 (en) | 2009-10-23 | 2013-02-19 | Qualcomm Mems Technologies, Inc. | Light-based sealing and device packaging |
-
2002
- 2002-04-15 JP JP2002111409A patent/JP3558621B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002357846A (ja) | 2002-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6028652A (en) | Array substrate for display device and manufacturing method thereof | |
KR100763408B1 (ko) | 액정 표시 장치 | |
KR0145280B1 (ko) | 액티브매트릭스 액정표시장치 | |
US7084948B2 (en) | Liquid crystal display device having counter electrode covering the plurality of drain signal lines | |
US6268895B1 (en) | Liquid crystal display device having light shield in periphery of display | |
JP3317387B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
JP4305811B2 (ja) | 液晶表示装置、画像表示装置およびその製造方法 | |
JP4197233B2 (ja) | 表示装置 | |
JP3269787B2 (ja) | 液晶表示装置 | |
JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
US8035108B2 (en) | Thin film transistor substrate, liquid crystal display panel including the same, and method of manufacturing liquid crystal display panel | |
KR20040086926A (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
JP3558621B2 (ja) | 液晶表示装置 | |
KR100549158B1 (ko) | 화상 표시 장치 | |
JP3322556B2 (ja) | 平面表示装置 | |
KR20030060074A (ko) | 표시 장치용 기판 및 그것을 구비한 표시 장치 | |
KR100268692B1 (ko) | 액정표시장치 | |
US7161641B2 (en) | Device with upper conductive element, lower conductive element, and insulating element | |
JP3367821B2 (ja) | アクティブマトリクス基板 | |
JPH0933950A (ja) | 液晶表示装置 | |
JP2001142097A (ja) | 液晶表示装置とその製造方法 | |
JP3218308B2 (ja) | 液晶表示装置 | |
JP4468626B2 (ja) | 表示装置用基板及びそれを備えた表示装置 | |
US11740524B2 (en) | Liquid crystal display device | |
JP3880822B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040309 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040518 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |