KR20040086926A - 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 - Google Patents

수평 전계 인가형 액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20040086926A
KR20040086926A KR1020030021117A KR20030021117A KR20040086926A KR 20040086926 A KR20040086926 A KR 20040086926A KR 1020030021117 A KR1020030021117 A KR 1020030021117A KR 20030021117 A KR20030021117 A KR 20030021117A KR 20040086926 A KR20040086926 A KR 20040086926A
Authority
KR
South Korea
Prior art keywords
pad
gate
line
common
data
Prior art date
Application number
KR1020030021117A
Other languages
English (en)
Other versions
KR100470208B1 (ko
Inventor
안병철
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2003-0021117A priority Critical patent/KR100470208B1/ko
Priority to US10/815,766 priority patent/US7221424B2/en
Publication of KR20040086926A publication Critical patent/KR20040086926A/ko
Application granted granted Critical
Publication of KR100470208B1 publication Critical patent/KR100470208B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Abstract

본 발명은 구조 및 마스크 공정 수를 줄일 수 있는 수평 전계 인가형 액정 표시 장치 및 그 제조 방법에 관한 것이다.
본 발명에 따른 수평 전계 인가형 액정 표시 장치는 하부기판 상에 형성되는 게이트 라인, 상기 게이트 라인과 평행하게 형성된 공통 라인, 상기 게이트 라인 및 공통 라인과 게이트절연막을 사이에 두고 절연되게 교차하여 화소 영역을 결정하는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터, 상기 박막트랜지스터를 보호하기 위한 보호막, 상기 화소 영역에 형성되고 상기 공통 라인과 접속된 공통 전극, 상기 박막 트랜지스터와 접속되고 상기 화소 영역에 상기 공통 전극과 수평 전계를 형성하도록 형성된 화소 전극을 포함하는 유효표시영역과, 상기 게이트 라인에 포함된 적어도 하나의 도전층으로 형성된 게이트 패드, 상기 데이터 라인에 포함된 적어도 하나의 도전층으로 형성된 데이터 패드, 상기 공통 라인에 포함된 적어도 하나의 도전층으로 형성된 공통 패드를 포함하는 패드영역을 갖는 박막트랜지스터 어레이 기판과, 상기 박막트랜지스터 어레이 기판과 대향되어 합착되는 칼라필터 어레이 기판과, 상기 게이트패드 및 데이터패드 중 적어도 어느 하나와 직접 접속되도록 상기 기판 상에 실장된 구동집적회로와, 상기 패드와 구동집적회로를 감싸는 패키지몰드물을 구비하는 것을 특징으로 한다.

Description

수평 전계 인가형 액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY APPARATUS OF HORIZONTAL ELECTRONIC FIELD APPLYING TYPE AND FABRICATING METHOD THEREOF}
본 발명은 수평 전계를 이용하는 액정 표시 장치에 관한 것으로, 특히 마스크공정수를 줄일 수 있는 수평 전계 인가형 액정 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.
수직 전계형 액정 표시 장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.
수평 전계형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위치(In Plane Switch; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 이러한 수평 전계형 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다. 이하, 수평 전계형 액정 표시 장치에 대하여 상세히 살펴보기로 한다.
수평 전계형 액정 표시 장치는 서로 대향하여 합착된 박막 트랜지스터 어레이 기판(하부 기판) 및 칼러 필터 어레이 기판(상부 기판)과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 스페이서에 의해 마련된 액정공간에 채워진 액정을 구비한다.
박막 트랜지스터 어레이 기판은 화소 단위의 수평 전계 형성을 위한 다수의 신호 라인들 및 박막 트랜지스터와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. 칼라 필터 어레이 기판은 칼러 구현을 위한 칼라 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다.
이러한 액정 표시 장치에서 박막 트랜지스터 어레이 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 어레이 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 박막 증착 공정, 세정 공정, 포토리쏘그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 박막 트랜지스터 어레이 기판의 표준 마스크 공정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 대두되고 있다.
도 1은 종래의 4마스크 공정을 이용한 수평 전계형 액정 표시 장치의 박막 트랜지스터 어레이 기판을 나타낸 평면도이며, 도 2는 도 1에서 선"Ⅰ-Ⅰ'","Ⅱ-Ⅱ'"를 따라 절취한 박막 트랜지스터 어레이 기판을 나타낸 단면도이다.
도 1 및 도 2를 참조하면, 종래 수평 전계형 액정표시장치의 박막 트랜지스터 어레이 기판은 하부 기판(45) 상에 교차되게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 이루도록 형성된 화소 전극(14) 및 공통 전극(18)과, 공통 전극(18)과 접속된 공통 라인(16)을 구비한다. 또한, 종래 박막 트랜지스터 어레이 기판은 화소 전극(14)과 공통 라인(16)의 중첩부에 형성된 스토리지 캐패시터(20)와, 게이트 라인(2)과 접속된 게이트 패드(24)와, 데이터 라인(4)과 접속된 데이터 패드(30)와, 공통 라인(16)과 접속된 공통 패드(36)를 추가로 구비한다.
게이트라인(2)은 박막트랜지스터(6)의 게이트전극(8)에 게이트신호를 공급한다. 데이터라인(4)은 박막트랜지스터(6)의 드레인전극(12)을 통해 화소전극(14)에 화소신호를 공급한다. 게이트라인(2)과 데이터라인(4)은 교차구조로 형성되어 화소영역(5)을 정의한다.
공통라인(16)은 화소영역(5)을 사이에 두고 게이트라인(2)과 나란하게 형성되며 액정 구동을 위한 기준전압을 공통전극(16)에 공급한다.
박막 트랜지스터(6)는 게이트 라인(2)의 게이트 신호에 응답하여 데이터 라인(4)의 화소 신호가 화소 전극(14)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(14)에 접속된 드레인 전극(12)을 구비한다. 또한, 박막 트랜지스터(6)는 게이트 전극(8)과 게이트 절연막(46)을 사이에 두고 중첩되면서 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(48)을 더 구비한다. 활성층(48)은 데이터 라인(4), 데이터 패드 하부 전극(32) 및 스토리지 전극(22)과 중첩되게 형성된다. 이러한 활성층(48) 위에는 데이터 라인(4), 소스 전극(10), 드레인 전극(12), 데이터 패드 하부 전극(32) 및 스토리지 전극(22)과 오믹 접촉을 위한 오믹 접촉층(50)이 더 형성된다.
화소 전극(14)은 보호막(52)을 관통하는 제1 접촉홀(13)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속되어 화소 영역(5)에 형성된다. 특히, 화소 전극(14)은 드레인 전극(12)과 접속되고 인접한 게이트 라인(2)과 나란하게 형성된 제1 수평부(14A)와, 공통 라인(16)과 중첩되게 형성된 제2 수평부(14B)와, 제1 및 제2 수평부(14A, 14B) 사이에 공통전극(18)과 나란하게 형성된 핑거부(14C)를 구비한다.
공통 전극(18)은 공통 라인(16)과 접속되어 화소 영역(5)에 형성된다. 특히, 공통 전극(18)은 화소 영역(5)에서 화소 전극(14)의 핑거부(14C)와 나란하게 형성된다.
이에 따라, 박막 트랜지스터(6)를 통해 화소 신호가 공급된 화소 전극(14)과공통 라인(16)을 통해 기준 전압이 공급된 공통 전극(18) 사이에는 수평 전계가 형성된다. 특히, 화소 전극(14)의 핑거부(14C)와 공통 전극(18) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역(5)을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
스토리지 캐패시터(20)는 공통 라인(16)과, 그 공통 라인(16)과 게이트 절연막(46), 활성층(48), 그리고 오믹 접촉층(50)을 사이에 두고 중첩되는 스토리지전극(22)과, 그 스토리지전극(22)과 보호막(50)을 관통하는 스토리지접촉홀(21)을 통해 접속된 화소 전극(14)으로 구성된다. 이러한 스토리지 캐패시터(20)는 화소 전극(14)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(2)은 게이트 패드(24)를 통해 게이트 드라이버(미도시)와 접속된다. 게이트 패드(24)는 게이트 라인(2)으로부터 신장된 게이트 패드 하부 전극(26)과, 게이트 절연막(46) 및 보호막(52)을 관통하는 제2 접촉홀(27)을 통해 게이트 패드 하부 전극(26)과 접속된 게이트 패드 상부 전극(28)으로 구성된다.
데이터 라인(4)은 데이터 패드(30)를 통해 데이터 드라이버(미도시)와 접속된다. 데이터 패드(30)는 데이터 라인(4)으로부터 연장되는 데이터 패드 하부 전극(32)과, 보호막(52)을 관통하는 제3 접촉홀(33)을 통해 데이터 패드 하부 전극(32)과 접속된 데이터 패드 상부 전극(34)으로 구성된다.
공통 라인(16)은 공통 패드(36)를 통해 외부의 기준 전압원(미도시)으로부터 기준 전압을 공급받게 된다. 공통 패드(36)는 공통 라인(16)으로부터 연장되는 공통 패드 하부 전극(38)과, 게이트 절연막(46) 및 보호막(52)을 관통하는 공통접촉홀(33)을 통해 공통 패드 하부 전극(38)과 접속된 공통 패드 상부 전극(40)으로 구성된다.
이러한 구성을 가지는 박막 트랜지스터 어레이 기판의 제조 방법을 4마스크 공정을 이용하여 상세히 하면 도 3a 내지 도 3d에 도시된 바와 같다.
도 3a를 참조하면, 제1 마스크 공정을 이용하여 하부 기판(45) 상에 게이트 라인(2), 게이트 전극(8), 게이트 패드 하부 전극(26), 공통 라인(16), 공통 전극(18) 및 공통 패드 하부 전극(38)을 포함하는 제1 도전 패턴군이 형성된다.
이를 상세히 설명하면, 하부 기판(45) 상에 스퍼터링 방법 등의 증착 방법을 통해 제1 금속층(42)과 제2 금속층(44)이 순차적으로 증착됨으로써 이중 구조의 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(2), 게이트 전극(8), 게이트 패드 하부 전극(26), 공통 라인(16), 공통 전극(18) 및 공통 패드 하부 전극(38)을 포함하는 제1 도전 패턴군이 형성된다. 여기서, 제1 금속층(42)으로는 알루미늄계 금속 등이 이용되고, 제2 금속층(44)으로는 크롬(Cr) 또는 몰리브덴(Mo) 등의 금속이 이용된다.
도 3b를 참조하면, 제1 도전패턴군이 형성된 하부 기판(45) 상에 게이트 절연막(46)이 형성된다. 그리고 제2 마스크 공정을 이용하여 게이트 절연막(46) 위에활성층(48) 및 오믹 접촉층(50)을 포함하는 반도체 패턴과; 데이터 라인(4), 소스 전극(10), 드레인 전극(12), 데이터 패드 하부 전극(32), 스토리지전극(22)을 포함하는 제2 도전 패턴군이 형성된다.
이를 상세히 설명하면, 제1 도전 패턴군이 형성된 하부 기판(45) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(46), 제1 및 제2 반도체층, 그리고 데이터 금속층이 순차적으로 형성된다. 여기서, 게이트 절연막(46)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘이 이용되며, 제2 반도체층은 N형 또는 P형의 불순물이 도핑된 비정질실리콘이 이용된다. 데이터 금속층으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
이어서, 데이터 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 영역부의 포토레지스트 패턴 보다 낮은 높이를 갖게 한다.
채널부의 높이가 다른 포토레지스트 패턴을 이용한 습식 식각 공정으로 데이터 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(10), 그 소스 전극(10)과 일체화된 드레인 전극(12), 스토리지전극(22)을 포함하는 데이터패턴이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 제1 및 제2 반도체층이 동시에 패터닝됨으로써 오믹 접촉층(50)과 활성층(48)이 형성된다.
그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 일체화된 소스전극 및 드레인전극과 오믹 접촉층(50)이 식각된다. 이에 따라, 채널부의 활성층(48)이 노출되어 소스 전극(10)과 드레인 전극(12)이 분리된다.
이어서, 스트립 공정으로 제2 도전패턴군 위에 남아 있던 포토레지스트 패턴이 제거된다.
도 3c를 참조하면, 제2 도전패턴군이 형성된 게이트 절연막(46) 상에 제3 마스크 공정을 이용하여 제1 내지 제5 접촉홀(13,21,27,33,39)을 포함하는 보호막(52)이 형성된다.
상세히 하면, 데이터패턴이 형성된 게이트 절연막(46) 상에 PECVD 등의 증착 방법으로 보호막(52)이 전면 형성된다. 이어서, 보호막(52)이 제3 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 패터닝됨으로써 제1 내지 제5 접촉홀들(13, 21, 27, 33, 39)이 형성된다. 제1 접촉홀(13)은 보호막(52)을 관통하여 드레인 전극(12)을 노출시키고, 제2 접촉홀(21)은 보호막(52)을 관통하여 스토리지전극(22)을 노출시킨다. 제3 접촉홀(27)은 보호막(52) 및 게이트 절연막(46)을 관통하여 게이트 패드 하부 전극(26)을 노출시키고, 제4 접촉홀(33)은 보호막(52)을 관통하여 데이터 패드 하부 전극(32)을 노출시키고, 제5 접촉홀(39)은 보호막(52) 및 게이트 절연막(46)을 관통하여 공통 패드 하부 전극(38)을 노출시킨다. 여기서, 데이터금속으로 몰리브덴(Mo)과 같이 건식 식각비가 큰 금속이 이용되는 경우 제1 접촉홀(12), 제2 접촉홀(21), 제4 접촉홀(33) 각각은 드레인 전극(12), 스토리지 전극(22), 데이터 패드 하부 전극(32)까지 관통하여 그들의 측면을 노출시키게 된다.
보호막(52)의 재료로는 게이트 절연막(46)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
도 3d를 참조하면, 제4 마스크 공정을 이용하여 보호막(52) 상에 화소 전극(14), 게이트 패드 상부 전극(28), 데이터 패드 상부 전극(34), 공통 패드 상부 전극(40)을 포함하는 제3 도전 패턴군이 형성된다.
이를 상세히 설명하면, 보호막(52) 상에 스퍼터링 등의 증착 방법으로 투명 도전막이 도포된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각 공정을 통해 투명 도전막이 패텅님됨으로써 화소 전극(14), 게이트 패드 상부 전극(28), 데이터 패드 상부 전극(34), 공통 패드 상부 전극(40)을 포함하는 제3 도전 패턴군이 형성된다. 화소 전극(14)은 제1 접촉홀(13)을 통해 드레인 전극(12)과 전기적으로 접속되고, 제2 접촉홀(21)을 통해 스토리지 전극(22)과 전기적으로 접속된다. 게이트 패드 상부 전극(28)는 제3 접촉홀(37)을 통해 게이트 패드 하부 전극(26)과 전기적으로 접속된다. 데이터 패드 상부 전극(34)은 제4 접촉홀(33)을 통해 데이터 하부 전극(32)과 전기적으로 접속된다. 공통 패드 상부 전극(40)은 제5 접촉홀(39)을 통해 공통 패드 하부 전극(38)과 전기적으로 접속된다.
여기서, 투명 도전막의 재료로는 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 징크 옥사이드(Indium Zinc Oxide :IZO) 또는 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 등이 이용된다.
이와 같이, 종래의 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그 제조 방법은 4마스크 공정을 채용함으로써 5마스크 공정을 이용한 경우보다 제조 공정수를 줄임과 아울러 그에 비례하는 제조 단가를 절감할 수 있게 된다. 그러나, 4 마스크 공정 역시 여전히 제조 공정이 복잡하여 원가 절감에 한계가 있으므로 제조 공정을 더욱 단순화하여 제조 단가를 더욱 줄일 수 있는 방안이 요구된다.
따라서, 본 발명의 목적은 마스크 공정 수를 절감할 수 있는 수평 전계 인가형 액정 표시 장치 및 그 제조 방법을 제공하는 것이다.
도 1은 종래의 수평 전계 인가형 액정 표시 장치 중 박막 트랜지스터 어레이 기판을 나타내는 평면도이다.
도 2는 도 1에서 선"Ⅰ-Ⅰ'", "Ⅱ-Ⅱ'"를 따라 절취한 박막트랜지스터 어레이기판을 나타내는 단면도이다.
도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 어레이 기판의 제조 방법을 단계적으로 나타내는 단면도이다.
도 4는 본 발명에 따른 수평 전계 인가형 액정 표시 장치를 나타내는 평면도이다.
도 5는 도 4에 도시된 액정표시패널을 나타내는 평면도이다.
도 6은 도 4에 선"Ⅲ-Ⅲ'", "Ⅳ-Ⅳ'"을 따라 절취한 액정표시패널을 나타내는 단면도이다.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 8a 내지 도 8c는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제1 마스크 공정을 구체적으로 설명하기 위한 단면도이다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 10a 내지 도 10f는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제2 마스크 공정을 구체적으로 설명하기 위한 단면도이다.
도 11a 및 도 11b는 본 발명의 실시 예에 따른 패드 오픈 공정을 설명하기 위한 평면도 및 단면도이다.
도 12a 및 도 12b는 본 발명의 실시 예에 따른 패드 오픈 공정을 구체적으로 설명하기 위한 단면도이다.
도 13은 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판에서 제1 구조를 갖는 패드들을 나타내는 단면도이다.
도 14는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판에서 제2 구조를 갖는 패드들을 나타내는 단면도이다.
도 15a 및 도 15b는 도 13 및 도 14에 도시된 패드에 직접 실장된 드라이브 IC를 나타내는 평면도 및 단면도이다.
도 16a 및 도 16b는 본 발명의 실시 예에 따른 박막트랜지스터 어레이 기판의 패드영역에 형성된 제1 패키지몰드물을 나타내는 평면도 및 단면도이다.
도 17a 및 도 17b는 본 발명의 실시 예에 따른 박막트랜지스터 어레이 기판의 패드영역에 형성된 드라이브 IC에 구동신호를 공급하는 가요성 인쇄회로를 상세히 나타내는 평면도 및 단면도이다.
도 18a 및 도 18b는 본 발명의 실시 예에 따른 박막트랜지스터 어레이 기판의 패드영역에 형성된 제2 패키지몰드물을 나타내는 평면도 및 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
2, 102 : 게이트 라인 4, 104 : 데이터 라인
6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극
10 : 소스 전극 12, 112 : 드레인 전극
13, 27, 33, 39 : 접촉홀 14, 114 : 화소 전극
16, 116 : 공통 라인 18, 118 : 공통 전극
20, 120 : 스토리지 캐패시터 22, 122 : 스토리지 상부 전극
24, 124 : 게이트 패드 26 : 게이트 패드 하부 전극
28 : 게이트 패드 상부 전극 30, 130 : 데이터 패드
32 : 데이터 패드 하부 전극 34 : 데이터 패드 상부 전극
36, 136 : 공통 패드 38 : 공통 패드 하부 전극
40 : 공통 패드 상부 전극 42, 142 : 제1 게이트 금속층
44, 144 : 제2 게이트 금속층 45, 145 : 기판
46, 146 : 게이트 절연막 48, 148 : 활성층
50, 150 : 오믹접촉층 52, 152 : 보호막
147 : 비정질 실리콘층 149 : n+ 비정질 실리콘층
154 : 제1 소스/드레인 금속층 156 : 제2 소스/드레인 금속층
127, 133, 139 : 접촉홀 160 : 제2 마스크
162 : 마스크 기판 164 : 차단부
166 : 회절 노광부 168 : 포토레지스트 패턴
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 수평 전계 인가형 액정표시장치는 하부기판 상에 형성되는 게이트 라인, 상기 게이트 라인과 평행하게 형성된 공통 라인, 상기 게이트 라인 및 공통 라인과 게이트절연막을 사이에 두고 절연되게 교차하여 화소 영역을 결정하는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터, 상기 박막트랜지스터를 보호하기 위한 보호막, 상기 화소 영역에 형성되고 상기 공통 라인과 접속된 공통 전극, 상기 박막 트랜지스터와 접속되고 상기 화소 영역에 상기 공통 전극과 수평 전계를 형성하도록 형성된 화소 전극을 포함하는 유효표시영역과, 상기 게이트 라인에 포함된 적어도 하나의 도전층으로 형성된 게이트 패드, 상기 데이터 라인에 포함된 적어도 하나의 도전층으로 형성된 데이터 패드, 상기 공통 라인에 포함된 적어도 하나의 도전층으로 형성된 공통 패드를 포함하는 패드영역을 갖는 박막트랜지스터 어레이 기판과, 상기 박막트랜지스터 어레이 기판과 대향되어 합착되는 칼라필터 어레이 기판과, 상기 게이트패드 및 데이터패드 중 적어도 어느 하나와 직접 접속되도록 상기 기판 상에 실장된 구동집적회로와, 상기 패드와 구동집적회로를 감싸는 패키지몰드물을 구비하는 것을 특징으로 한다.
상기 보호막은 상기 패드영역을 제외한 상기 유효표시영역에 형성되는 것을 특징으로 한다.
상기 게이트절연막은 상기 패드영역 중 게이트패드, 데이터패드 및 공통패드 하부와 상기 유효표시영역에 형성되는 것을 특징으로 한다.
상기 구동집적회로는 상기 게이트패드와 접속되는 게이트구동집적회로를 포함하는 것을 특징으로 한다.
상기 구동집적회로는 상기 데이터패드와 접속되는 데이터구동집적회로를 추가로 포함하는 것을 특징으로 한다.
상기 구동집적회로에 구동신호를 공급하는 다수의 신호공급라인을 추가로 구비하는 것을 특징으로 한다.
상기 액정표시장치는 상기 신호공급라인에 구동신호를 공급하는 도전성필름이 부착된 접속부를 추가로 구비하는 것을 특징으로 한다.
상기 액정표시장치는 상기 접속부와 도전성필름의 경계부와 상기 하부기판과도전성필름의 경계부를 감싸는 제2 패키지 몰드물을 추가로 구비하는 것을 특징으로 한다.
상기 게이트 라인 및 공통 라인은 주도전층과, 그 주도전층의 단선 방지를 위한 보조도전층을 구비하는 것을 특징으로 한다.
상기 게이트 패드 및 공통 패드는 상기 주도전층과 상기 보조도전층을 구비하고, 상기 보조도전층이 노출된 구조를 갖는 것을 특징으로 한다.
상기 게이트 패드 및 공통 패드는 상기 보조도전층을 구비하는 것을 특징으로 한다.
상기 데이터 라인은 주도전층과, 그 주도전층의 단선 방지를 위한 보조도전층을 구비하는 것을 특징으로 한다.
상기 데이터 패드는 상기 주도전층과 상기 보조도전층을 구비하고, 상기 보조도전층이 노출된 구조를 갖는 것을 특징으로 한다.
상기 데이터 패드는 상기 보조도전층을 구비하는 것을 특징으로 한다.
상기 주도전층은 저저항 금속으로 알루미늄계 금속, 구리, 몰리브덴, 크롬, 텅스텐 중 적어도 하나의 금속을 포함하고, 상기 보조도전층은 티타늄을 포함하는 것을 특징으로 한다.
상기 박막 트랜지스터는 상기 게이트 라인과 접속된 게이트 전극과, 상기 데이터 라인과 접속된 소스 전극과, 상기 소스 전극과 대향되는 드레인 전극과, 상기 게이트 전극과 상기 게이트 절연막을 사이에 두고 중첩되고 상기 소스 전극 및 드레인 전극 사이에 채널부를 형성하는 반도체층을 구비하는 것을 특징으로 한다.
상기 드레인 전극과 상기 화소 전극은 동일 도전층으로 구성된 것을 특징으로 한다.
상기 반도체층은 상기 데이터 라인, 상기 소스 전극, 상기 드레인 전극 및 상기 화소 전극을 따라 상기 게이트 절연막 상에 형성된 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 수평 전계 인가형 액정표시장치의 제조방법은 하부기판 상에 형성되는 게이트 라인, 상기 게이트 라인과 평행하게 형성된 공통 라인, 상기 게이트 라인 및 공통 라인과 절연되게 교차하여 화소 영역을 결정하는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터, 상기 화소 영역에 형성되고 상기 공통 라인과 접속된 공통 전극, 상기 박막 트랜지스터와 접속되고 상기 화소 영역에 상기 공통 전극과 수평 전계를 형성하도록 형성된 화소 전극을 포함하는 유효표시영역과, 상기 게이트 라인에 포함된 적어도 하나의 도전층으로 형성된 게이트 패드, 상기 데이터 라인에 포함된 적어도 하나의 도전층으로 형성된 데이터 패드, 상기 공통 라인에 포함된 적어도 하나의 도전층으로 형성된 공통 패드를 포함하는 패드영역을 갖는 박막트랜지스터 어레이 기판을 마련하는 단계와; 상기 박막트랜지스터 어레이 기판과 대향하는 칼러필터 어레이 기판을 마련하는 단계와, 상기 박막트랜지스터 어레이 기판과 칼러필터 어레이 기판을 상기 패드영역이 노출되도록 합착하는 단계와, 상기 공통패드, 게이트패드 및 데이터패드를 노출시키는 단계와, 상기 게이트패드 및 데이터패드 중 적어도 어느 하나와 구동집적회로가 접속되도록 상기 기판 상에 상기 구동집적회로를 실장하는 단계와, 상기 구동집적회로가 접속된 패드를 패키지몰드물로감싸는 단계를 포함하는 것을 특징으로 한다.
상기 구동집적회로를 실장하는 단계는 상기 게이트패드와 게이트구동집적회로를 접속시키는 단계를 포함하는 것을 특징으로 한다.
상기 구동집적회로를 실장하는 단계는 상기 데이터패드와 데이터구동집적회로르 접속시키는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 액정표시장치의 제조방법은 상기 구동집적회로에 구동신호를 공급하는 다수의 신호공급라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 액정표시장치의 제조방법은 상기 신호공급라인에 구동신호를 공급하는 도전성필름이 부착된 접속부를 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 액정표시장치의 제조방법은 상기 접속부와 도전성필름의 경계부와 상기 하부기판과 도전성필름의 경계부를 제2 패키지 몰드물로 감싸는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 박막 트랜지스터 어레이 기판을 마련하는 단계는 기판 상에 상기 게이트 라인, 그 게이트 라인과 접속된 상기 박막 트랜지스터의 게이트 전극, 그 게이트 라인과 평행한 상기 공통 라인, 상기 공통 전극, 상기 게이트 패드, 그리고 상기 공통 패드를 포함하는 제1 도전 패턴군을 형성하는 단계와, 상기 제1 도전 패턴군들이 형성된 상기 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막의 소정 영역에 반도체층과; 상기 데이터 라인, 그 데이터 라인과 접속된 상기 박막 트랜지스터의 소스 전극, 그 소스 전극과 대향되는 상기 박막 트랜지스터의드레인 전극, 그 드레인 전극과 접속되고 상기 공통 전극과 평행한 화소 전극, 그리고 상기 데이터 패드를 포함하는 제2 도전 패턴군을 형성하는 단계와, 상기 제2 도전패턴군을 덮도록 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 게이트패드 및 데이터패드를 노출시키는 단계는 상기 칼라필터 어레이 기판을 마스크로 상기 게이트절연막 및 보호막을 식각하는 단계를 포함하는 것을 특징으로 한다.
상기 제1 및 제2 도전 패턴군 중 적어도 어느 하나는 주도전층과, 그 주도전층의 단선 방지를 위한 보조도전층의 이중층 구조로 형성하는 것을 특징으로 한다.
상기 게이트패드 및 데이터패드를 노출시키는 단계는 상기 게이트패드 및 공통패드의 보조도전층을 노출시키며 상기 데이터패드의 보조도전층을 노출시키는 단계를 포함하는 것을 특징으로 한다.
상기 주도전층은 저저항 금속으로 알루미늄계 금속, 구리, 몰리브덴, 크롬, 텅스텐 중 적어도 하나의 금속을 포함하고, 상기 보조도전층은 티타늄을 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 18b를 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명에 따른 수평 전계 인가형 액정표시장치를 나타내는 평면도이다.
도 4를 참조하면, 본 발명에 따른 수평 전계 인가형 액정표시장치는 액정패널 상에 형성되는 드라이브 IC(350,356)와, 드라이브 IC(350,356)에 구동신호를 공급하는 가요성 인쇄 회로(Flexible Printed Circuit ; 이하 "FPC"라 함)(354)를 구비한다.
데이터 드라이브 IC들(356)은 칩 온 글래스(Chip On Glass ; 이하 "COG"라 함)방식으로 데이터 패드를 경유하여 데이터 라인들(104)과 접속된다. 이러한 데이터 드라이브 IC들(356)은 데이터라인(104)에 데이터 신호를 공급하게 된다.
이를 위하여, 인쇄회로기판(Printed Circuit Board ; 이하 "PCB" 라 함)(352) 상의 도시하지 않은 타이밍 제어부 및 전원부로부터의 데이터 제어 신호들과 전원 신호들은 FPC(354)에 공급된다. FPC(354)는 COG접속부(358)와 접속되어 게이트 제어 신호들과 전원 신호들을 신호공급라인(208)을 경유하여 데이터 드라이브 IC(356)에 공급된다. 데이터 제어 신호들 및 전원 신호들은 데이터 드라이브 IC(356)의 입력 단자들을 통해 데이터 드라이브 IC(356) 내로 입력되어 데이터신호로 생성된다. 데이터신호는 데이터 드라이브 IC(356)의 출력 단자들을 통해 데이터패드에 공급된다.
게이트 드라이브 IC들(350)은 COG방식으로 게이트 패드를 경유하여 게이트 라인들(102)과 접속된다. 이러한 게이트 드라이브 IC들(350)은 게이트라인(102)에 게이트신호를 공급하게 된다.
이를 위하여, PCB(352) 상의 도시하지 않은 타이밍 제어부 및 전원부로부터의 게이트 제어 신호들과 전원 신호들은 FPC(354)에 공급된다. FPC(354)는 COG접속부(358)와 접속되어 게이트 제어 신호들과 전원 신호들을 신호공급라인(208)을 경유하여 게이트 드라이브 IC(350)에 공급된다. 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(350)의 입력 단자들을 통해 게이트 드라이브 IC(350) 내로 입력되어 게이트구동신호로 생성된다. 게이트구동신호들은 게이트 드라이브 IC(350)의 출력 단자들과 접속된 출력범프를 통해 게이트패드에 공급된다.
FPC(354)는 PCB(352) 상의 타이밍제어부 및 전원부로부터의 제어신호들과 전원신호들을 해당 드라이브 IC(350,356)에 공급한다. 즉, FPC(354)의 입력패드는 PCB(352)와 접속되며, FPC(354)의 출력패드는 COG접속부(358)와 접속된다.
또한, FPC(354)의 출력패드(282) 중 어느 하나는 도전볼이 포함된 ACF를 이용하여 공통패드와 접속되어 공통라인(116)에 액정구동을 위한 기준전압을 공급하게 된다.
한편, 하부기판 상에서 접속되는 패드 및 드라이브 IC(350,356)와, 신호공급라인(208)은 패키지몰드물(도시하지 않음)에 의해 감싸져 이들이 보호된다. 또한, 패키지몰드물은 서로 접속된 FPC(354)와 COG접속부(358)의 경계부를 감싸도록 형성된다. 패키지 몰드물은 예를 들어 실링 수지로 형성된다.
액정패널(360)은 도 5 및 도 6에 도시된 바와 같이 하부기판(145) 상에 박막트랜지스터어레이가 형성된 박막트랜지스터 어레이기판과 상부기판(200) 상에 칼라필터 어레이(202)가 형성된 칼라필터 어레이기판이 실재(204)를 사이에 두고 합착되어 형성된다.
박막 트랜지스터 어레이 기판은 하부 기판(145) 위에 게이트 절연막(146)을사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(106)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 형성하도록 형성된 화소 전극(114) 및 공통 전극(118)과, 공통 전극(118)과 접속된 공통 라인(116)을 구비한다. 또한, 박막 트랜지스터 어레이 기판은 스토리지 전극(122)과 공통 전극 라인(116)의 중첩부에 형성된 스토리지 캐패시터(120)와, 게이트 라인(102)에서 연장된 게이트 패드(124)와, 데이터 라인(104)에서 연장된 데이터 패드(130)와, 공통 라인(116)에서 연장된 공통 패드(136)를 추가로 구비한다.
게이트 신호를 공급하는 게이트 라인(102)과 화소 신호를 공급하는 데이터 라인(104)은 교차 구조로 형성되어 화소 영역(105)을 정의한다.
액정 구동을 위한 기준 전압을 공급하는 공통 라인(116)은 화소 영역(105)을 사이에 두고 게이트 라인(102)과 나란하게 형성된다.
박막 트랜지스터(106)는 게이트 라인(102)의 게이트 신호에 응답하여 데이터 라인(104)의 화소 신호가 화소 전극(114)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트 라인(102)에 접속된 게이트 전극(108)과, 데이터 라인(104)에 포함된 소스 전극과, 화소 전극(114)에 접속된 드레인 전극(112)을 구비한다. 또한, 박막 트랜지스터(106)는 게이트 전극(108)과 게이트 절연막(146)을 사이에 두고 중첩되면서 소스 전극과 드레인 전극(112) 사이에 채널을 형성하는 활성층(148)을 더 구비한다.
그리고, 활성층(148)은 데이터 라인(114), 데이터 패드(130), 그리고 스토리지 전극(122)과도 중첩되게 형성된다. 이러한 활성층(148) 위에는 데이터 라인(14), 드레인 전극(112), 데이터 패드(130), 그리고 스토리지 전극(122)과 오믹 접촉을 위한 오믹 접촉층(150)이 더 형성된다.
화소 전극(114)은 박막 트랜지스터(106)의 드레인 전극(112)과 일체화됨과 아울러 스토리지 전극(122)과 일체화되어 화소 영역(105)에 형성된다. 특히, 화소 전극(114)은 드레인 전극(112)에서 인접한 게이트 라인(102)과 나란하게 연장된 제1 수평부(114A)와, 제1 수평부(114A)에서 수직 방향으로 신장된 핑거부(114B)를 구비한다.
공통 전극(118)은 공통 라인(116)과 접속되어 화소 영역(105)에 형성된다. 특히, 공통 전극(118)은 화소 영역(105)에서 화소 전극(114)의 핑거부(114B)와 나란하게 형성된다.
이에 따라, 박막 트랜지스터(106)를 통해 화소 신호가 공급된 화소 전극(114)과 공통 라인(116)을 통해 기준 전압이 공급된 공통 전극(118) 사이에는 수평 전계가 형성된다. 특히, 화소 전극(114)의 핑거부(114B)와 공통 전극(118) 사이에 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역(105)을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
스토리지 캐패시터(120)는 공통 라인(116)과, 그 공통 라인(116)과 게이트 절연막(146), 활성층(148), 그리고 오믹 접촉층(150)을 사이에 두고 중첩되고 화소전극(114)과 일체화된 스토리지 전극(122)으로 구성된다. 이러한 스토리지 캐패시터(120)는 화소 전극(114)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(102)은 게이트 패드(124)를 통해 하부기판 상에 실장된 게이트 드라이브 IC(350)와 접속된다. 게이트 패드(124)는 게이트 라인(102)으로부터 연장되어 게이트라인(102)에 포함된 티타늄(Ti)이 노출된 구조로 형성된다. 게이트 드라이브 IC(350)와 게이트패드(124)는 패키지몰드물(252)에 의해 패키징되어 보호된다.
공통 라인(116)은 공통 패드(136)를 통해 외부의 기준 전압원(미도시)으로부터 기준 전압을 공급하는 FPC(354)와 접속된다. 공통 패드(136)는 공통 라인(116)으로부터 연장되여 공통라인(116)에 포함된 티타늄(Ti)이 노출된 구조로 형성된다.형성된다.
구체적으로, 게이트 라인(102), 게이트 전극(108), 공통 라인(116), 그리고 공통 전극(118)은 제1 및 제2 금속층(142, 144)이 적층된 이중 금속층 구조를 갖게 된다. 이들 중 하나의 금속층은 티타늄(Ti), 텅스텐(W) 등과 같이 강도 및 내식성이 상대적으로 큰 금속으로 이루어진다. 그리고, 나머지 하나의 금속층은 일반적인 게이트 금속으로 이용되고 있는 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu) 등과 같은 저저항 금속으로 이루어진다.
여기서, 제1 금속층(142)으로 강도 및 내식성이 큰 금속을 이용하는 경우 게이트 패드(124) 및 공통 패드(138)는 상부의 제2 금속층(144)은 제거되고 하부의제1 금속층(142)이 노출된 구조를 갖게 된다. 반면에, 제2 금속층(144)으로 강도 및 내식성이 큰 금속을 이용하는 경우 게이트 패드(124) 및 공통 패드(138)는 상부의 제2 금속층(144)이 노출된 구조를 갖게 된다.
데이터 라인(104)은 데이터 패드(130)를 통해 데이터 드라이브 IC(356)와 접속된다. 데이터 패드(130)는 데이터 라인(104)으로부터 연장되어 데이터라인에 포함된 티타늄(Ti), 텅스텐(W)이 노출된 구조로 형성된다. 데이터 드라이브 IC(356)와 데이터 패드(130)는 패키지몰드물(252)에 의해 패키징되어 보호된다.
구체적으로, 데이터 라인(104), 드레인 전극(112), 화소 전극(114) 그리고 스토리지 상부 전극(122)은 제1 및 제2 금속층(154, 156)이 적층된 이중 금속층 구조를 갖게 된다. 이들 중 하나의 금속층은 티타늄(Ti), 텅스텐(W) 등과 같이 강도 및 내식성이 상대적으로 큰 금속으로 이루어진다. 그리고, 나머지 하나의 금속층은 일반적인 게이트 금속으로 이용되고 있는 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu) 등과 같은 저저항 금속으로 이루어진다.
여기서, 제1 금속층(154)으로 강도 및 내식성이 큰 금속을 이용하는 경우 데이터 패드(130)는 상부의 제2 금속층(156)은 제거되고 하부의 제1 금속층(154)이 노출된 구조를 갖게 된다. 반면에, 제2 금속층(156)으로 강도 및 내식성이 큰 금속을 이용하는 경우 데이터 패드(130)는 상부의 제2 금속층(156)이 노출된 구조를 갖게 된다.
도 7a 및 도 7b는 도 4 및 도 5에 도시된 수평 전계 인가형 박막 트랜지스터 어레이 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 7a 및 도 7b에 도시된 바와 같이 제1 마스크 공정으로 하부 기판(145) 상에 게이트 라인(102), 게이트 전극(108), 게이트 패드(124), 공통 라인(116), 공통 전극(118), 공통 패드(136)를 포함하는 제1 도전 패턴군이 형성된다. 이러한 제1 마스크 공정을 도 8a 내지 도 8c를 참조하여 상세히 하면 다음과 같다.
도 8a에 도시된 바와 같이 하부기판 상에 스퍼터링 등의 증착방법을 통해 제1 게이트 금속층(142)과 제2 게이트 금속층(144)이 순차적으로 증착됨으로써 이중 구조의 게이트 금속층이 형성된다. 여기서, 제1 및 제2 게이트 금속층(142, 144) 중 하나의 게이트 금속층은 티타늄(Ti), 텅스텐(W) 등과 같이 강도 및 내식성이 상대적으로 큰 금속으로 이루어지고, 나머지 하나의 게이트 금속층은 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu) 등과 같은 금속으로 이루어진다. 이어서, 제2 게이트금속층(144) 위에 포토레지스트막이 전면 형성된 다음 도 8b에 도시된 바와 같이 하부기판(145) 상부에 제1 마스크(300)가 정렬된다. 제1 마스크(300)는 투명한 재질인 마스크기판(304)과, 마스크기판(304)의 차단영역(P2)에 형성된 차단부(302)를 구비한다. 여기서, 마스크 기판(304)이 노출된 영역은 노광 영역(P1)이 된다. 이러한 제1 마스크(300)를 이용한 포토레지스트막을 노광 및 현상함으로써 제1 마스크(300)의 차단부(302)와 대응하여 차단 영역(P2)에 포토레지스트 패턴(306)이 형성된다. 이러한 포토레지스트 패턴(306)을 이용한 식각 공정으로 제1 및 제2 게이트 금속층(142,144)이 패터닝됨으로써 도 8c에 도시된 바와 같이 게이트 라인(102), 게이트 전극(108), 게이트 패드(124), 공통 라인(116),공통 전극(118), 공통 패드(136)를 포함하는 제1 도전 패턴군이 형성된다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 수평 전계 인가형 박막 트랜지스터 어레이 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
우선, 제1 도전 패턴군이 형성된 하부 기판(145) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(146)이 형성된다. 게이트 절연막(146)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 이용된다.
그리고, 도 9a 및 도 9b에 도시된 바와 같이 제2 마스크 공정으로 게이트 절연막(146) 위에 적층된 활성층(148) 및 오믹 접촉층(150)을 포함하는 반도체 패턴과; 데이터 라인(104), 드레인 전극(112), 화소 전극(114), 데이터 패드(130), 스토리지 전극(122)을 포함하는 제2 도전 패턴군이 형성된다. 이러한 제2 마스크 공정을 도 10a 내지 도 10f를 참조하여 상세히 하면 다음과 같다.
도 10a에 도시된 바와 같이 게이트 절연막(146) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 제1 반도체층(147), 제2 반도체층(149), 그리고 제1 및 제2 소스/드레인 금속층(154, 156)이 순차적으로 형성된다. 여기서, 제1 반도체층(147)은 불순물이 도핑되지 않은 비정질실리콘이 이용되며, 제2 반도체층(149)은 N형 또는 P형의 불순물이 도핑된 비정질실리콘이 이용된다. 제1 및 제2 소스/드레인 금속층(154, 156) 중 하나의 소스/드레인 금속층은 티타늄(Ti), 텅스텐(W) 등과 같이 강도 및 내식성이 상대적으로 큰 금속으로 이루어지고, 나머지 하나의 소스/드레인 금속층은 알루미늄(Al)계 금속, 몰리브덴(Mo),구리(Cu) 등과 같은 금속으로 이루어진다.
그 다음, 제2 소스/드레인 금속층(156) 위에 포토레지스트막을 형성한 다음 도 10b에 도시된 바와 같이 부분 노광 제2 마스크(160)가 하부기판(145) 상부에 정렬된다. 제2 마스크(160)는 투명한 재질인 마스크 기판(162)과, 마스크 기판(162)의 차단 영역(P2)에 형성된 차단부(164)와, 마스크 기판(162)의 부분 노광 영역(P3)에 형성된 회절 노광부(166)(또는 반투과부)를 구비한다. 여기서, 마스크 기판(162)이 노출된 영역은 노광 영역(P1)이 된다. 이러한 제2 마스크(160)를 이용한 포토레지스트막을 노광한 후 현상함으로써 제2 마스크(160)의 차단부(164)와 회절 노광부(166)에 대응하여 차단 영역(P2)과 부분 노광 영역(P3)에서 단차를 갖는 포토레지스트 패턴(168)이 형성된다. 즉, 부분 노광 영역(P3)에 형성된 포토레지스트 패턴(168)은 차단 영역(P2)에서 형성된 제1 높이(h1)를 갖는 포토레지스트 패턴(168)보다 낮은 제2 높이(h2)를 갖게 된다.
이러한 포토레지스트 패턴(168)을 마스크로 이용한 습식 식각 공정으로 제1 및 제2 소스/드레인 금속층(154, 156)이 패터닝됨으로써 도 10c에 도시된 바와 같이 데이터 라인(104), 데이터 라인(104)과 접속된 드레인 전극(112), 화소 전극(114), 스토리지 전극(122), 데이터 패드(130)를 포함하는 제2 도전 패턴군이 형성된다.
그리고, 포토레지스트 패턴(168)을 마스크로 이용한 건식 식각 공정으로 제1 반도체층(147)과 제2 반도체층(149)이 패터닝됨으로써 도 10d와 같이 오믹 접촉층(150)과 활성층(148)이 소스/드레인 금속 패턴을 따라 형성된다. 이어서,산소(O2) 플라즈마를 이용한 애싱(Ashing) 공정으로 부분 노광 영역(P3)에 제2 높이를 갖는 포토레지스트 패턴(168)은 제거되고, 차단 영역(P2)에 제1 높이(h1)를 갖는 포토레지스트 패턴(168)은 높이가 낮아진 상태가 된다. 이러한 포토레지스트 패턴(168)을 이용한 식각 공정으로 회절 노광 영역(P3), 즉 박막 트랜지스터의 채널부에 형성된 제1 및 제2 소스/드레인 금속층(154, 156)이 제거된다. 예를 들어, 제2 소스/드레인 금속층(156)으로 몰리브덴(Mo)이, 제1 소스/드레인 금속층(154)으로 티타늄(Ti)이 이용된 경우 제2 소스/드레인 금속층(156)은 건식 식각 공정으로, 제1 소스/드레인 금속층(154)은 습식 식각 공정으로 채널부에서 제거된다. 반대로, 제2 소스/드레인 금속층(156)으로 티타늄(Ti)이, 제1 소스/드레인 금속층(154)으로 몰리브덴(Mo)이 이용된 경우 제2 소스/드레인 금속층(156)은 습식 식각 공정으로, 제1 소스/드레인 금속층(154)은 건식 식각 공정으로 채널부에서 제거된다. 이에 따라, 드레인 전극(112)이 소스 전극을 포함하는 데이터 라인(104)에서 분리된다. 그 다음, 포토레지스트 패턴(168)을 이용한 건식 식각 공정으로 박막 트랜지스터의 채널부에서 오믹 접촉층(150)이 제거됨으로써 활성층(148)이 노출된다.
그리고, 도 10e에 도시된 바와 같이 제2 도전 패턴군 위에 남아 있던 포토레지스트 패턴(168)이 스트립 공정으로 제거된다.
이어서, 제2 도전 패턴군이 형성된 게이트절연막(146) 상에 도 10f에 도시된 바와 같이 보호막(152)이 형성된다. 보호막(152)으로는 게이트 절연막(146)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는PFCB 등과 같은 유기 절연 물질이 이용된다.
그런 다음, 보호막(152)이 형성된 박막트랜지스터 어레이 기판에서 게이트패드(124)와 데이터패드(130) 및 공통패드(136)가 위치하는 패드영역을 제외한 표시영역의 보호막(152) 상에 배향막(도시하지 않음)이 형성된다.
도 11a 및 도 11b는 칼라 필터 어레이기판을 마스크로 이용하여 패드를 노출시키는 패드오픈공정을 나타내는 평면도 및 단면도이다.
도 11a 및 도 11b에 도시된 바와 같이 패드오픈공정으로 게이트 패드(124), 공통 패드(136) 및 데이터패드(130)가 노출된다. 이러한 패드 오픈 공정을 도 12a 및 도 12b를 참조하여 상세히 하면 다음과 같다.
제1 및 제2 마스크 공정을 이용하여 하부기판(145) 상에 박막트랜지스터 어레이가 형성된 박막 트랜지스터 어레이 기판과, 별도의 공정으로 형성된 칼라 필터 어레이 기판(212)이 마련된 후 도 12a에 도시된 바와 같이 실재(250)를 이용하여 박막 트랜지스터 어레이 기판과 칼라필터 어레이 기판(212)이 합착된다. 이 경우, 칼라 필터 어레이 기판(212)은 박막 트랜지스터 어레이 기판에서 게이트 패드(124), 데이터 패드(130) 및 공통 패드(136)가 형성되는 패드 영역이 노출되도록 박막트랜지스터 어레이 기판과 합착된다.
이어서, 도 12b에 도시된 바와 같이 칼라 필터 어레이 기판(212)을 마스크로 이용한 패드 오픈 공정으로 게이트절연막(146) 및 보호막(158)이 패터닝됨으로써 게이트패드(124), 공통패드(136) 및 데이터패드(130)가 노출된다.
노출된 게이트 패드(124), 데이터 패드(130) 및 공통 패드(136)는 강도 및내식성이 큰 금속층 노출된 구조를 갖게 된다. 이 경우, 게이트 패드(124), 데이터 패드(130), 그리고 공통 패드(136)는 도 13 및 도 14에 도시된 바와 같이 두 가지 구조를 가지게 된다.
예를 들어, 하부의 제1 게이트 금속층(142)으로 티타늄(Ti)이, 상부의 제2 게이트 금속층(144)으로 몰리브덴(Mo)이 이용된 경우 도 13에 도시된 바와 같이 게이트 패드(124) 및 공통 패드(136)는 하부의 제1 게이트 금속층(142)으로만 구성된다. 이는 패드 오픈 공정에서 상부의 제2 게이트 금속층(144)이 제거되기 때문이다.
반대로, 하부의 제1 게이트 금속층(142)으로 몰리브덴(Mo)이, 제2 게이트 금속층(144)으로 티타늄(Ti)이 이용된 경우 도 14에 도시된 바와 같이 게이트 패드(124) 및 공통 패드(136)는 제1 및 제2 게이트 금속층(142, 144)이 적층된 이중 금속층 구조를 갖게 된다. 그리고, 게이트 패드(124) 및 공통 패드(136)는 패드오픈공정에 의해 상부의 제2 게이트 금속층(144)이 노출된 구조를 갖게 된다.
또한, 하부의 제1 소스/드레인 금속층(154)으로 티타늄(Ti)이, 상부의 제2 소스/드레인 금속층(156)으로 몰리브덴(Mo)이 이용된 경우 도 13에 도시된 바와 같이 데이터 패드(130)는 하부의 제1 소스/드레인 금속층(154)으로만 구성된다. 이는 패드오픈공정에서 상부의 제2 소스/드레인 금속층(156)이 제거되기 때문이다.
반대로, 하부의 제1 소스/드레인 금속층(154)으로 몰리브덴(Mo)이, 제2 소스/드레인 금속층(156)으로 티타늄(Ti)이 이용된 경우 도 14에 도시된 바와 같이 데이터 패드(130)는 제1 및 제2 소스/드레인 금속층(154, 156)이 적층된 이중 금속층 구조를 갖게 된다. 그리고, 데이터 패드(130)는 패드오픈공정에 의해 상부의 제2 소스/드레인 금속층(1564)이 노출된 구조를 갖게 된다.
이어서, 도 15a 및 도 15b에 도시된 바와 같이 하부기판(145)의 패드 영역의 노출된 패드(124,130)는 범프(260,286)를 이용하여 드라이브 IC(350,356)들과 직접적으로 접촉하게 된다. 즉, 게이트 드라이브 IC(350)의 출력단자(262)는 출력범프(260)를 통해 게이트패드(124)와 접촉하게 되며, 데이터 드라이브 IC(356)의 출력단자(284)는 출력범프(268)를 통해 데이터패드(130)와 접촉하게 된다. 이 경우, 금속층이 노출된 구조를 갖는 게이트 패드(124) 및 데이터 패드(130)는 해당 드라이브 IC(350,356)와 직접적으로 접속됨으로써 노출된 금속층의 부식이 방지된다.
게이트 드라이브 IC(350)와 데이터 드라이브 IC(356)가 실장된 하부기판(145)의 COG접속부(358)를 제외한 영역 상에 도 16a 및 도 16b에 도시된 바와 같이 제1 몰드물 패키지(252)가 형성된다. 제1 몰드물 패키지(252)는 노출된 신호공급라인(208)과, 접촉된 게이트드라이브 IC(350)와 게이트패드(124)와, 접촉된 데이터드라이브 IC(356)와 데이터패드(130)를 부분적으로 감싸도록 형성된다. 또는, 상부기판(200)과 비중첩되는 하부기판(145) 상의 노출된 신호공급라인(208)과 게이트 드라이브 IC(350) 및 데이터 드라이브 IC(356)를 덮도록 형성된다.
이어서, 신호공급라인(208)과 접속된 COG접속부(358)에 도 17a 및 도 17b에 도시된 바와 같이 TAB공정을 이용하여 FPC(354)를 접속하게 된다. 즉, FPC(354)의 입력패드는 PCB(270)와 접속되며, FPC(354)의 출력패드는 COG접속부(288)와 접속된다. 또한, FPC(354)의 출력패드 중 어느 하나(282)는 도전볼(184)이 포함된 ACF(182)를 이용하여 공통패드(136)와 접속되어 공통라인(116)에 액정구동을 위한 기준전압을 공급하게 된다. 이러한 FPC(354)는 PCB(352) 상의 타이밍제어부 및 전원부로부터의 제어신호들과 전원신호들을 해당 드라이브 IC(350,356)에 공급한다.
그런 다음, COG접속부(358)와 FPC(354)의 경계부와 하부기판(145)과 FPC(354)의 경계부에 도 18a 및 도 18b에 도시된 바와 같이 제2 패키지 몰드물(372)이 형성된다. 제2 몰드물 패키지(372)는 COG 접속부(358)와 FPC(354)의 경계부 및 FPC(354)와 하부기판(145)의 경계부를 보호하기 위해 패키징된다.
이와 같이, 본 발명의 실시 예에 따른 수평 전계 인가형 액정표시장치 및 그 제조 방법은 화소 전극을 드레인 전극과 동일한 금속으로 형성한다. 또한, 본 발명에 따른 수평 전계 인가형 액정표시장치 및 그 제조방법은 2마스크 공정으로 박막트랜지스터 어레이 기판을 마련한 후 칼라 필터 어레이 기판과 합착하여 패드영역을 노출시킴으로써 제조공정을 단순화할 수 있다. 뿐만 아니라, 수평 전계 인가형 액정표시장치 및 그 제조방법은 노출된 패드를 COG방식으로 드라이브 IC와 접속된 후 패키지몰드물에 의해 보호된다.
상술한 바와 같이, 본 발명에 따른 수평 전계 인가형 액정 표시 장치 및 그 제조 방법은 화소 전극을 드레인 전극과 동일한 금속으로 형성하고, 패드들은 단선 불량을 방지할 수 있도록 강도 및 내식성이 큰 금속이 노출된 구조를 갖게 한다.또한, 2마스크 공정으로 박막트랜지스터 어레이 기판을 마련한 후 칼라 필터 어레이 기판과 합착하여 패드영역을 노출시키게 된다. 이에 따라, 본 발명에 따른 수평 전계 인가형 액정 표시 장치 및 그 제조 방법은 2마스크 공정으로 박막 트랜지스터 어레이 기판을 제조할 수 있게 되므로 그 박막 트랜지스터 어레이 기판의 구조 및 공정을 단순화하여 제조 원가를 절감할 수 있음과 아울러 제조 수율을 향상시킬 수 있게 된다.
또한, 본 발명에 따른 수평 전계 인가형 액정 표시 장치 및 그 제조방법은 노출된 패드의 금속층은 COG 방식으로 기판 상에 직접 실장되는 드라이브 IC와 접속되며, 접속된 드라이브 IC와 패드는 패키지 몰드물로 패키징하게 되므로 이들을 외부의 이물질로부터 보호하게 됨과 동시에 전면 노출된 신호공급라인 및 측면 노출된 패드의 부식을 방지하게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (29)

  1. 하부기판 상에 형성되는 게이트 라인, 상기 게이트 라인과 평행하게 형성된 공통 라인, 상기 게이트 라인 및 공통 라인과 게이트절연막을 사이에 두고 절연되게 교차하여 화소 영역을 결정하는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터, 상기 박막트랜지스터를 보호하기 위한 보호막, 상기 화소 영역에 형성되고 상기 공통 라인과 접속된 공통 전극, 상기 박막 트랜지스터와 접속되고 상기 화소 영역에 상기 공통 전극과 수평 전계를 형성하도록 형성된 화소 전극을 포함하는 유효표시영역과, 상기 게이트 라인에 포함된 적어도 하나의 도전층으로 형성된 게이트 패드, 상기 데이터 라인에 포함된 적어도 하나의 도전층으로 형성된 데이터 패드, 상기 공통 라인에 포함된 적어도 하나의 도전층으로 형성된 공통 패드를 포함하는 패드영역을 갖는 박막트랜지스터 어레이 기판과,
    상기 박막트랜지스터 어레이 기판과 대향되어 합착되는 칼라필터 어레이 기판과,
    상기 게이트패드 및 데이터패드 중 적어도 어느 하나와 직접 접속되도록 상기 기판 상에 실장된 구동집적회로와,
    상기 패드와 구동집적회로를 감싸는 패키지몰드물을 구비하는 것을 특징으로 하는 수평 전계 인가형 액정표시장치.
  2. 제 1 항에 있어서,
    상기 보호막은 상기 패드영역을 제외한 상기 유효표시영역에 형성되는 것을 특징으로 하는 수평 전계 인가형 액정표시장치.
  3. 제 1 항에 있어서,
    상기 게이트절연막은 상기 패드영역 중 게이트패드, 데이터패드 및 공통패드 하부와 상기 유효표시영역에 형성되는 것을 특징으로 하는 수평 전계 인가형 액정표시장치.
  4. 제 1 항에 있어서,
    상기 구동집적회로는
    상기 게이트패드와 접속되는 게이트구동집적회로를 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시장치.
  5. 제 4 항에 있어서,
    상기 구동집적회로는
    상기 데이터패드와 접속되는 데이터구동집적회로를 추가로 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시장치.
  6. 제 1 항에 있어서,
    상기 구동집적회로에 구동신호를 공급하는 다수의 신호공급라인을 추가로 구비하는 것을 특징으로 하는 수평 전계 인가형 액정표시장치.
  7. 제 6 항에 있어서,
    상기 신호공급라인에 구동신호를 공급하는 도전성필름이 부착된 접속부를 추가로 구비하는 것을 특징으로 하는 수평 전계 인가형 액정표시장치.
  8. 제 7 항에 있어서,
    상기 접속부와 도전성필름의 경계부와 상기 하부기판과 도전성필름의 경계부를 감싸는 제2 패키지 몰드물을 추가로 구비하는 것을 특징으로 하는 수평 전계 인가형 액정표시장치.
  9. 제 1 항에 있어서,
    상기 게이트 라인 및 공통 라인은
    주도전층과, 그 주도전층의 단선 방지를 위한 보조도전층을 구비하는 것을 특징으로 하는 수평 전계 인가형 액정 표시 장치.
  10. 제 9 항에 있어서,
    상기 게이트 패드 및 공통 패드는
    상기 주도전층과 상기 보조도전층을 구비하고, 상기 보조도전층이 노출된 구조를 갖는 것을 특징으로 하는 수평 전계 인가형 액정 표시 장치.
  11. 제 9 항에 있어서,
    상기 게이트 패드 및 공통 패드는
    상기 보조도전층을 구비하는 것을 특징으로 하는 수평 전계 인가형 액정 표시 장치.
  12. 제 1 항에 있어서,
    상기 데이터 라인은
    주도전층과, 그 주도전층의 단선 방지를 위한 보조도전층을 구비하는 것을 특징으로 하는 수평 전계 인가형 액정 표시 장치.
  13. 제 12 항에 있어서,
    상기 데이터 패드는
    상기 주도전층과 상기 보조도전층을 구비하고, 상기 보조도전층이 노출된 구조를 갖는 것을 특징으로 하는 수평 전계 인가형 액정 표시 장치.
  14. 제 12 항에 있어서,
    상기 데이터 패드는
    상기 보조도전층을 구비하는 것을 특징으로 하는 수평 전계 인가형 액정 표시 장치.
  15. 제 9 항 또는 제 12 항에 있어서,
    상기 주도전층은 저저항 금속으로 알루미늄계 금속, 구리, 몰리브덴, 크롬, 텅스텐 중 적어도 하나의 금속을 포함하고,
    상기 보조도전층은 티타늄을 포함하는 것을 특징으로 하는 수평 전계 인가형 액정 표시 장치.
  16. 제 1 항에 있어서,
    상기 박막 트랜지스터는
    상기 게이트 라인과 접속된 게이트 전극과;
    상기 데이터 라인과 접속된 소스 전극과;
    상기 소스 전극과 대향되는 드레인 전극과;
    상기 게이트 전극과 상기 게이트 절연막을 사이에 두고 중첩되고 상기 소스 전극 및 드레인 전극 사이에 채널부를 형성하는 반도체층을 구비하는 것을 특징으로 하는 수평 전계 인가형 액정 표시 장치.
  17. 제 16 항에 있어서,
    상기 드레인 전극과 상기 화소 전극은 동일 도전층으로 구성된 것을 특징으로 하는 수평 전계 인가형 액정 표시 장치.
  18. 제 16 항에 있어서,
    상기 반도체층은 상기 데이터 라인, 상기 소스 전극, 상기 드레인 전극 및 상기 화소 전극을 따라 상기 게이트 절연막 상에 형성된 것을 특징으로 하는 수평 전계 인가형 액정 표시 장치.
  19. 하부기판 상에 형성되는 게이트 라인, 상기 게이트 라인과 평행하게 형성된 공통 라인, 상기 게이트 라인 및 공통 라인과 절연되게 교차하여 화소 영역을 결정하는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터, 상기 화소 영역에 형성되고 상기 공통 라인과 접속된 공통 전극, 상기 박막 트랜지스터와 접속되고 상기 화소 영역에 상기 공통 전극과 수평 전계를 형성하도록 형성된 화소 전극을 포함하는 유효표시영역과, 상기 게이트 라인에 포함된 적어도 하나의 도전층으로 형성된 게이트 패드, 상기 데이터 라인에 포함된 적어도 하나의 도전층으로 형성된 데이터 패드, 상기 공통 라인에 포함된 적어도 하나의 도전층으로 형성된 공통 패드를 포함하는 패드영역을 갖는 박막트랜지스터 어레이 기판을 마련하는 단계와;
    상기 박막트랜지스터 어레이 기판과 대향하는 칼러필터 어레이 기판을 마련하는 단계와,
    상기 박막트랜지스터 어레이 기판과 칼러필터 어레이 기판을 상기 패드영역이 노출되도록 합착하는 단계와,
    상기 공통패드, 게이트패드 및 데이터패드를 노출시키는 단계와,
    상기 게이트패드 및 데이터패드 중 적어도 어느 하나와 구동집적회로가 접속되도록 상기 기판 상에 상기 구동집적회로를 실장하는 단계와,
    상기 구동집적회로가 접속된 패드를 패키지몰드물로 감싸는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시장치의 제조방법.
  20. 제 19 항에 있어서,
    상기 구동집적회로를 실장하는 단계는
    상기 게이트패드와 게이트구동집적회로를 접속시키는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시장치의 제조방법.
  21. 제 20 항에 있어서,
    상기 구동집적회로를 실장하는 단계는
    상기 데이터패드와 데이터구동집적회로르 접속시키는 단계를 추가로 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시장치의 제조방법.
  22. 제 19 항에 있어서,
    상기 구동집적회로에 구동신호를 공급하는 다수의 신호공급라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시장치.
  23. 제 22 항에 있어서,
    상기 다수의 신호공급라인과 연결된 접속부와 상기 신호공급라인에 구동신호를 공급하는 도전성필름이 부착되는 단계를 추가로 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시장치의 제조방법.
  24. 제 23 항에 있어서,
    상기 접속부와 도전성필름의 경계부와 상기 하부기판과 도전성필름의 경계부를 제2 패키지 몰드물로 감싸는 단계를 추가로 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시장치의 제조방법.
  25. 제 19 항에 있어서,
    상기 박막 트랜지스터 어레이 기판을 마련하는 단계는
    하부기판 상에 상기 게이트 라인, 그 게이트 라인과 접속된 상기 박막 트랜지스터의 게이트 전극, 그 게이트 라인과 평행한 상기 공통 라인, 상기 공통 전극, 상기 게이트 패드, 그리고 상기 공통 패드를 포함하는 제1 도전 패턴군을 형성하는 단계와,
    상기 제1 도전 패턴군들이 형성된 상기 기판 상에 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막의 소정 영역에 반도체층과, 상기 데이터 라인, 그 데이터 라인과 접속된 상기 박막 트랜지스터의 소스 전극, 그 소스 전극과 대향되는 상기 박막 트랜지스터의 드레인 전극, 그 드레인 전극과 접속되고 상기 공통 전극과평행한 화소 전극, 그리고 상기 데이터 패드를 포함하는 제2 도전 패턴군을 형성하는 단계와,
    상기 제2 도전패턴군을 덮도록 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시장치의 제조방법.
  26. 제 25 항에 있어서,
    상기 게이트패드 및 데이터패드를 노출시키는 단계는
    상기 칼라필터 어레이 기판을 마스크로 상기 게이트절연막 및 보호막을 식각하는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시장치의 제조방법.
  27. 제 25 항에 있어서,
    상기 제1 및 제2 도전 패턴군 중 적어도 어느 하나는
    주도전층과, 그 주도전층의 단선 방지를 위한 보조도전층의 이중층 구조로 형성하는 것을 특징으로 하는 수평 전계 인가형 액정 표시 장치의 제조 방법.
  28. 제 27 항에 있어서,
    상기 게이트패드 및 데이터패드를 노출시키는 단계는
    상기 게이트패드 및 공통패드의 보조도전층을 노출시키며 상기 데이터패드의 보조도전층을 노출시키는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형액정 표시 장치의 제조 방법.
  29. 제 27 항에 있어서,
    상기 주도전층은 저저항 금속으로 알루미늄계 금속, 구리, 몰리브덴, 크롬, 텅스텐 중 적어도 하나의 금속을 포함하고,
    상기 보조도전층은 티타늄을 포함하는 것을 특징으로 하는 수평 전계 인가형 액정 표시 장치의 제조 방법.
KR10-2003-0021117A 2003-04-03 2003-04-03 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 KR100470208B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0021117A KR100470208B1 (ko) 2003-04-03 2003-04-03 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US10/815,766 US7221424B2 (en) 2003-04-03 2004-04-02 Liquid crystal display having a horizontal electric field and capsulated pads and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0021117A KR100470208B1 (ko) 2003-04-03 2003-04-03 수평 전계 인가형 액정 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20040086926A true KR20040086926A (ko) 2004-10-13
KR100470208B1 KR100470208B1 (ko) 2005-02-04

Family

ID=33095624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0021117A KR100470208B1 (ko) 2003-04-03 2003-04-03 수평 전계 인가형 액정 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7221424B2 (ko)
KR (1) KR100470208B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101232506B1 (ko) * 2005-06-30 2013-02-12 엘지디스플레이 주식회사 액정 표시장치
KR101246570B1 (ko) * 2005-12-30 2013-03-25 엘지디스플레이 주식회사 액정표시장치의 제조방법
CN103644069A (zh) * 2013-11-29 2014-03-19 上海海洋大学 一种海上能源综合利用装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060072318A (ko) * 2004-12-23 2006-06-28 엘지.필립스 엘시디 주식회사 액정 표시 패널 및 그 제조방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107265B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101125252B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 폴리 액정 표시 패널 및 그 제조 방법
KR101107267B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR101107251B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR20060121370A (ko) * 2005-05-24 2006-11-29 삼성전자주식회사 액정표시장치의 제조방법과 이에 의한 액정표시장치
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101225440B1 (ko) * 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR100957614B1 (ko) * 2005-10-17 2010-05-13 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
EP2023195B1 (en) * 2007-08-09 2017-04-05 LG Display Co., Ltd. Liquid crystal display device
TWI343107B (en) * 2008-05-16 2011-06-01 Au Optronics Corp Flat display and chip bonding pad
CN102566166A (zh) * 2010-12-22 2012-07-11 北京京东方光电科技有限公司 一种双栅的tft基板及其制造方法
US9761613B2 (en) 2010-12-22 2017-09-12 Beijing Boe Optoelectronics Technology Co., Ltd. TFT array substrate and manufacturing method thereof
CN106200160A (zh) * 2016-07-08 2016-12-07 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN108732840A (zh) * 2018-05-31 2018-11-02 深圳市华星光电技术有限公司 阵列基板及其制作方法
KR20230008016A (ko) * 2020-05-13 2023-01-13 보에 테크놀로지 그룹 컴퍼니 리미티드 구동 기판, 구동 기판의 제작 방법 및 표시 장치
CN111856825B (zh) * 2020-07-28 2023-10-20 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置
KR102436679B1 (ko) 2021-01-27 2022-08-26 경남정보대학교 산학협력단 원형 파이프 용접용 턴 테이블
CN115524889A (zh) * 2021-04-14 2022-12-27 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028841A (en) * 1989-07-18 1991-07-02 Copytele, Inc. Chip mounting techniques for display apparatus
TW378276B (en) * 1995-01-13 2000-01-01 Seiko Epson Corp Liquid crystal display device and its fabrication method
US20010055074A1 (en) * 1997-07-22 2001-12-27 Hiroshi Komatsu In-plane switching mode lcd with specific arrangement of common bus line, data electrode, and common electrode
JP3873478B2 (ja) * 1997-12-25 2007-01-24 セイコーエプソン株式会社 液晶表示装置、電子機器及び液晶表示装置の製造方法
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100857494B1 (ko) * 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101232506B1 (ko) * 2005-06-30 2013-02-12 엘지디스플레이 주식회사 액정 표시장치
KR101246570B1 (ko) * 2005-12-30 2013-03-25 엘지디스플레이 주식회사 액정표시장치의 제조방법
CN103644069A (zh) * 2013-11-29 2014-03-19 上海海洋大学 一种海上能源综合利用装置

Also Published As

Publication number Publication date
KR100470208B1 (ko) 2005-02-04
US7221424B2 (en) 2007-05-22
US20040196228A1 (en) 2004-10-07

Similar Documents

Publication Publication Date Title
KR100470208B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US6731369B2 (en) Liquid crystal display device having improved adhesion of a seal pattern
KR101116817B1 (ko) 유기 절연막을 포함하는 액정 패널 및 그 제조 방법
US20120206684A1 (en) Liquid crystal display and manufacturing method thereof
JP2004302466A (ja) 水平電界印加型液晶表示装置及びその製造方法
KR20090089630A (ko) 평판 표시 장치 및 그 제조방법
WO2014034512A1 (ja) 薄膜トランジスタ基板及び表示装置
JP2010128418A (ja) 液晶表示装置及びその製造方法
JP4727201B2 (ja) 水平電界型の液晶表示パネル
KR101085137B1 (ko) 액정 표시 패널 및 그 제조방법
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100574367B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100558718B1 (ko) 액정표시패널 및 그 제조 방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100558716B1 (ko) 액정표시패널 및 그 제조 방법
KR101136207B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100600088B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20050035675A (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee