JP4197233B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4197233B2 JP4197233B2 JP2002077678A JP2002077678A JP4197233B2 JP 4197233 B2 JP4197233 B2 JP 4197233B2 JP 2002077678 A JP2002077678 A JP 2002077678A JP 2002077678 A JP2002077678 A JP 2002077678A JP 4197233 B2 JP4197233 B2 JP 4197233B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- signal line
- signal lines
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 148
- 239000010410 layer Substances 0.000 claims description 109
- 239000000758 substrate Substances 0.000 claims description 44
- 239000011368 organic material Substances 0.000 claims description 42
- 239000011229 interlayer Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 29
- 230000005684 electric field Effects 0.000 claims description 17
- 239000011247 coating layer Substances 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 239000010408 film Substances 0.000 description 183
- 230000001681 protective effect Effects 0.000 description 99
- 239000004065 semiconductor Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 21
- 239000010409 thin film Substances 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 15
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 14
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 14
- 229910004444 SUB1 Inorganic materials 0.000 description 14
- 230000000694 effects Effects 0.000 description 11
- 238000007689 inspection Methods 0.000 description 11
- 239000003566 sealing material Substances 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000002265 prevention Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910004438 SUB2 Inorganic materials 0.000 description 3
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 3
- 101150018444 sub2 gene Proteins 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/88—Dummy elements, i.e. elements having non-functional features
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
- H10K50/822—Cathodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80521—Cathodes characterised by their shape
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S345/00—Computer graphics processing and selective visual display systems
- Y10S345/904—Display with fail/safe testing feature
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は表示装置に係り、たとえば横電界方式と称される液晶表示装置等の表示装置に関する。
【０００２】
【従来の技術】
横電界方式と称される液晶表示装置は、液晶を介して対向配置される各基板の一方の基板の液晶側の面の画素領域に画素電極とこの画素電極との間に電界を発生せしめる対向電極とを備え、該電界のうち基板とほぼ平行な成分によって液晶を挙動させる構成となっている。
【０００３】
そして、このような構成をアクティブマトリクス型のものに適用させたものは、まず、前記一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線と交差するようにして並設された複数のドレイン信号線とで囲まれた各領域を前記画素領域としている。
【０００４】
そして、これら各画素領域に、ゲート信号線からの走査信号によって作動する薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される前記画素電極と、該映像信号に対して基準となる信号が供給される前記対向電極とが備えられている。
【０００５】
ここで、画素電極と対向電極はそれぞれ一方向に延在する帯状のパターンとして形成され、それら各電極は２個あるいはそれ以上の個数で形成して交互に配置させるのが通常である。
また、このような構成において、対向電極をドレイン信号線をも被って形成される絶縁膜の上面に形成させるとともに、該ドレイン信号線とその中心軸をほぼ一致させ該ドレイン信号線の幅よりも大きな幅を有して該ドレイン信号線に沿って形成された構成のものも知られている。
【０００６】
ドレイン信号線からの電気力線がその上方の対向電極に終端させやすくし、画素電極に終端させるのを防止するためである。画素電極に該電気力線が終端するとそれがノイズとなってしまうからである。
そして、このような構成において、ドレイン信号線と対向電極の間の寄生容量を低減させるため、それらの間の層間絶縁膜として少なくも樹脂等の有機材料層を介在させたものも知られている。
【０００７】
【発明が解決しようとする課題】
しかし、このような構成からなる液晶表示装置は、その製造工程において、前記有機材料層がその端辺から剥がれが生じ易く、その剥がれが液晶表示部にまで至って表示不良の原因を引き起こすことが指摘された。
この原因を追求した結果、次のことが判明した。すなわち、該有機材料層の上面に電極を形成する場合、その端面はレジストの現像液および剥離液、電極のエッチング液に晒されることになる。
これらの液体は、有機材料層の残渣を除去するためのものであり、特に現像液は未硬化の有機材料層そのものを溶融する目的をもっており、さらに剥離液は役目を完了した有機材料層によるホトレジストそのものを除去する目的をもっている。
したがって、これらの液体は有機膜に対し剥がれを生じせしめる性質をもっており、このことを前提として、その対策を講じなければならなくなった。
本発明は、このような事情に基づいてなされたものであり、その目的は有機材料層の剥がれを回避した表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
手段１．
本発明による表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部のほぼ全域にわたって形成された有機材料層からなる層間絶縁膜が少なくとも形成され、前記画素電極と対向電極は一方向へ少なくとも一の屈曲部を有して延在する帯状のパターンで形成されているとともに、
前記液晶表示部の周辺の各画素領域を表示に寄与しない領域として構成することを特徴とするものである。
【０００９】
手段２．
本発明による表示装置は、たとえば、手段１の構成を前提とし、表示に寄与しない各画素領域の画素電極および対向電極のうち少なくとも一方の電極の数を表示に寄与する各画素領域の対応する電極の数よりも多く形成していることを特徴とするものである。
【００１０】
手段３．
本発明による表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部のほぼ全域にわたって形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
前記液晶表示部の周辺の各画素領域を表示に寄与しない領域として構成するとともに、この画素領域の画素電極と対向電極は一方向へ少なくとも一の屈曲部を有して延在する帯状のパターンで形成されていることを特徴とするものである。
【００１１】
手段４．
本発明による表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部のほぼ全域にわたって形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
この層間絶縁膜は前記液晶表示部を超えて形成されているとともに、その下層に形成される他の絶縁膜に散在される開口あるいは並設される溝が形成されていることを特徴とするものである。
【００１２】
手段５．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極と蛍光材料層を介して対向された対向電極とを備え、
互いに隣接する画素領域の各蛍光材料層を画するように形成された有機材料からなるバンク膜が形成されているとともに、
このバンク膜は前記表示部を越えて形成されているとともに、その下層に形成される他の絶縁膜に散在される開口あるいは並設される溝が形成されていることを特徴とするものである。
【００１３】
手段６．
本発明による表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部のほぼ全域にわたって形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
この層間絶縁膜は前記液晶表示部を越えて形成されているとともに、この越えた部分にて開口が形成されていることを特徴とするものである。
【００１４】
手段７．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極と蛍光材料層を介して対向された対向電極とを備え、
互いに隣接する画素領域の各蛍光材料層を画するように形成された有機材料からなるバンク膜が形成されているとともに、
このバンク膜は前記表示部を越えて形成されているとともに、この越えた部分にて開口が形成されていることを特徴とするものである。
【００１５】
手段８．
本発明による表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部のほぼ全域およびそれを越えて形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
この層間絶縁膜の端面の少なくとも一部にそれを被って被覆層が形成されていることを特徴するものである。
【００１６】
手段９．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極と蛍光材料層を介して対向された対向電極とを備え、
互いに隣接する画素領域の各蛍光材料層を画するように形成された有機材料からなるバンク膜が形成されているとともに、
このバンク膜は前記表示部を越えて形成されているとともに、その端面のすくなくとも一部にそれを被って被覆層が形成されていることを特徴とするものである。
【００１７】
手段１０．
本発明による表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部のほぼ全域およびそれを越えて形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
この層間絶縁膜の上面に前記画素電極および対向電極のうちいずれか一方の電極が形成されているとともに、該層間絶縁膜の端面の少なくとも一部にそれを被って前記一方の電極の材料からなる被覆層が形成されていることを特徴するものである。
【００１８】
手段１１．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極と蛍光材料層を介して対向された対向電極とを備え、
互いに隣接する画素領域の各蛍光材料層を画するように形成された有機材料からなるバンク膜が形成されているとともに、
このバンク膜は前記表示部を越えて形成されているとともに、その端面のすくなくとも一部にそれを被って前記対向電極の材料からなる被覆層が形成されていることを特徴とするものである。
【００１９】
手段１２．
本発明による表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部のほぼ全域にわたって形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
前記液晶表示部の周辺の領域に前記有機材料層より下層に少なくとも一の屈曲部を有して延在する帯状のパターンを有する電極もしくは配線が形成されていることを特徴とするものである。
【００２０】
手段１３．
本発明による表示装置は、たとえば、手段１２の構成を前提として、前記電極もしくは配線の数が表示領域での単位面積当たりの数より多いことを特徴とするものである。
【００２１】
手段１４．
本発明による表示装置は、たとえば、一つの基板上に並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体のほぼ全域にわたって形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
前記有機材料層は前記画素領域の集合体の周辺まで延在するとともに、該周辺部に前記有機材料層の下層に形成された少なくとも一の屈曲部を有して延在する帯状のパターンで形成された電極もしくは配線を有することを特徴とするものである。
【００２２】
手段１５．
本発明による表示装置は、たとえば、一つの基板上に並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体のほぼ全域にわたって形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
前記有機材料層は前記画素領域を超えて表示領域外の周辺部まで延在するとともに、該周辺部は、前記有機材料層より下層に形成された電極もしくは配線間の距離が前記表示領域のそれより短い領域を有することを特徴とするものである。
【００２３】
なお、上述した各手段の幾つかにおいて、ほぼ全域に渡って有機材料層を形成する場合の“ほぼ”とは、スルーホール等の微細な有機材料層の非形成部分があっても、１画素に相当する単位画素当たり面積比で８０％以上の領域に形成されていれば、全域に形成されているのにほぼ等しい密着力を前記有機材料層が奏することができるという意味に解釈されたい。
【００２４】
【発明の実施の形態】
以下、本発明による表示装置の実施例を図面を用いて説明をする。
《全体の構成》
図２は本発明による表示装置の一実施例である液晶表示装置を示す全体平面図である。同図は等価回路であるが、実際の幾何学的配置に対応させて描いている。
同図において、液晶を介して互いに対向配置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入されている。
【００２５】
シール材ＳＬによって囲まれた前記一方の透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在しｙ方向に並設されたゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されたドレイン信号線ＤＬとが形成されている。
各ゲート信号線ＧＬと各ドレイン信号線ＤＬとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ＡＲを構成するようになっている。
【００２６】
また、ｘ方向に並設される各画素領域のそれぞれにはそれら各画素領域内に走行された共通の対向電圧信号線ＣＬが形成されている。この対向電圧信号線ＣＬは各画素領域の後述する対向電極ＣＴに映像信号に対して基準となる電圧を供給するための信号線となるものである。
【００２７】
各画素領域には、その片側のゲート信号線ＧＬからの走査信号によって作動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸが形成されている。
この画素電極ＰＸは、他方の透明基板ＳＵＢ２の液晶側の面に各画素領域に共通に形成した（前記対向電圧信号線と接続された）対向電極ＣＴとの間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。
【００２８】
前記ゲート信号線ＧＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は垂直走査駆動回路Ｖの出力端子が接続される端子を構成するようになっている。また、前記垂直走査駆動回路Ｖの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。
垂直走査駆動回路Ｖは複数個の半導体装置からなり、互いに隣接する複数のゲート信号線どおしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【００２９】
同様に、前記ドレイン信号線ＤＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は映像信号駆動回路Ｈｅの出力端子が接続される端子を構成するようになっている。また、前記映像信号駆動回路Ｈｅの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。
この映像信号駆動回路Ｈｅも複数個の半導体装置からなり、互いに隣接する複数のドレイン信号線どおしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【００３０】
また、前記対向電圧信号線ＣＬは図中右側の端部で共通に接続され、その接続線はシール材ＳＬを超えて延在され、その延在端において端子ＣＬＴを構成している。この端子ＣＬＴからは映像信号に対して基準となる電圧が供給されるようになっている。
前記各ゲート信号線ＧＬは、垂直走査回路Ｖからの走査信号によって、その一つが順次選択されるようになっている。
また、前記各ドレイン信号線ＤＬのそれぞれには、映像信号駆動回路Ｈｅによって、前記ゲート信号線ＧＬの選択のタイミングに合わせて映像信号が供給されるようになっている。
【００３１】
なお、上述した実施例では、垂直走査駆動回路Ｖおよび映像信号駆動回路Ｈｅは透明基板ＳＵＢ１に搭載された半導体装置を示したものであるが、たとえば透明基板ＳＵＢ１とプリント基板との間を跨って接続されるいわゆるテープキャリア方式の半導体装置であってもよく、さらに、前記薄膜トランジスタＴＦＴの半導体層が多結晶シリコン（ｐ−Ｓｉ）から構成される場合、透明基板ＳＵＢ１面に前記多結晶シリコンからなる半導体素子を配線層とともに形成されたものであってもよい。
【００３２】
なお、このように形成される液晶表示装置は、図２に対応して描かれた図３に示すように、前記液晶表示部ＡＲの各周辺の各画素領域にいわゆるダミー画素として形成したダミー液晶表示部ＤＡＲが形成されたものとなっている。
【００３３】
該ダミー画素は、その構成自体は他の画素と全く同様にして形成するにも拘わらず、表示用として寄与させないものとするようにしている。このようにする理由は該ダミー画素と隣接する他の画素における容量素子Ｃｓｔｇを該他の画素に隣接するさらに別な画素の容量素子Ｃｓｔｇとその値を同様にするためである。
【００３４】
このことからすれば、該ダミー画素はゲート信号線ＧＬと平行に配列される部分にのみ設ければ充分であるが、本実施例ではそれとは別にドレイン信号線ＤＬと平行に配列される部分にも設けて、前述したダミー液晶表示部ＤＡＲを形成するようにしている。
【００３５】
《画素の構成》
図１は、前記ダミー画素とこのダミー画素に隣接する他の画素の一実施例を示す平面図である。ここで、該ダミー画素はドレイン信号線ＤＬと平行に配列されるダミー画素のうちの一つを示している。
また、図１のIV−IV線における断面図を図４に、Ｖ−Ｖ線における断面図を図５に示している。
【００３６】
各図において、透明基板ＳＵＢ１の液晶側の面に、まず、ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。
これらゲート信号線ＧＬは後述のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
【００３７】
このようにゲート信号線ＧＬが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる絶縁膜ＧＩが該ゲート信号線ＧＬをも被って形成されている。
この絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域においては前記ゲート信号線ＧＬに対する層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能を有するようになっている。
【００３８】
そして、この絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部に重畳するようにしてたとえばアモルファスＳｉからなる半導体層ＡＳが形成されている。
この半導体層ＡＳは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することにより、ゲート信号線の一部をゲート電極とする逆スタガ構造のＭＩＳ（metal insulator semiconductor）型トランジスタを構成することができる。
【００３９】
ここで、前記ドイレン電極ＳＤ１およびソース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記半導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ１が形成され、また、このドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＤ２が形成されている。
【００４０】
ここで、各ドレイン信号線ＤＬは、その延在方向に複数の屈曲部を有してジグザグ状に形成されている。この実施例では、たとえばゲート信号線ＧＬの形成部、画素領域の中央部、次のゲート信号線ＧＬの形成部にそれぞれ屈曲部が形成されている。
【００４１】
また、前記ソース電極ＳＤ２は画素領域内に形成される画素電極ＰＸと一体に形成されている。
すなわち、画素電極ＰＸは、その一方の端部が前記ソース電極ＳＤ２を兼ね、画素領域のほぼ中央部をｙ方向に延在した電極から構成されている。また、画素電極の中央部には屈曲部が形成され、前記ドレイン信号線ＤＬの一部をそのままｘ方向にシフトさせたパターン形状として形成されている。
【００４２】
このように薄膜トランジスタＴＦＴ、ドイレン信号線ＤＬ、ドレイン電極ＳＤ１、ソース電極ＳＤ２、および画素電極ＰＸが形成された透明基板ＳＵＢ１の表面には保護膜が形成されている。この保護膜は前記薄膜トランジスタＴＦＴの液晶との直接の接触を回避する膜で、該薄膜トランジスタＴＦＴの特性劣化を防止せんとするようになっている。
【００４３】
この保護膜はたとえばＳｉＮのような無機材料層からなる保護膜ＰＡＳと樹脂等の有機材料層からなる保護膜ＯＰＡＳの順次積層体から構成されている。このように保護膜として少なくとも有機材料層を用いているのは保護膜自体の誘電率を低減させることにある。
【００４４】
保護膜ＯＰＡＳの上面には対向電極ＣＴが形成されている。この対向電極ＣＴはｙ方向に延在されｘ方向に並設された複数（図では２本）の電極群から構成され、かつ、これら各電極は、平面的に観た場合、前記画素電極ＰＸを間にして位置付けるようになっている。
【００４５】
ここで、各対向電極ＣＴは、その中心軸がドレイン信号線ＤＬのそれに一致づけられて重畳して形成されているとともに、該ドレイン信号線ＤＬの幅よりも大きな幅を有して形成されている。
【００４６】
このようにドレイン信号線ＤＬの上方にて該ドレイン信号線ＤＬよりも幅の広い対向電極ＣＴを形成することにより、該ドレイン信号線ＤＬからの電気力線が該対向電極ＣＴに終端し画素電極ＰＸに終端することを回避できるという効果を奏する。ドレイン信号線ＤＬからの電気力線が画素電極ＰＸに終端した場合、それがノイズとなってしまうからである。
【００４７】
この場合、対向電極ＣＴとドレイン信号線ＤＬとの間には誘電率の小さな保護膜ＯＰＡＳが介在されていることから、それらの間の寄生容量を小さくすることができるようになる。
【００４８】
電極群からなる各対向電極ＣＴは、ゲート信号線ＧＬを充分に被って形成される同一の材料からなる対向電圧信号線ＣＬと一体的に形成され、この対向電圧信号線ＣＬを介して基準電圧が供給されるようになっている。
【００４９】
ゲート信号線ＧＬを充分に被って形成される対向電圧信号線ＣＬは、そのゲート信号線ＧＬからはみ出した部分において、その下層に前記各画素電極ＰＸの他方の端部が位置づけられ、これにより、画素電極ＰＸと対向電圧信号線ＣＬとの間に保護膜ＰＡＳ、ＯＰＡＳを誘電体膜とする容量素子Ｃｓｔｇが形成されている。
この容量素子Ｃｓｔｇは、たとえば画素電極ＰＸに供給された映像信号を比較的長く蓄積させる等の機能をもたせるようになっている。
【００５０】
そして、このように対向電極ＣＴが形成された透明基板ＳＵＢ１の上面には該対向電極ＣＴをも被って配向膜（図示せず）が形成されている。この配向膜は液晶と直接に当接する膜で、その表面に形成されたラビングによって該液晶の分子の初期配向方向を決定づけるようになっている。
【００５１】
このように構成された液晶表示装置は、たとえ保護膜ＯＰＡＳにおいてその端辺から剥がれが生じるようなことがあっても、ダミー液晶表示部ＤＡＲの領域においてその剥がれの進行を停止させることができ、該ダミー液晶表示部ＤＡＲ内の液晶表示部ＡＲにまで至るようなことを回避させることができる。
【００５２】
この場合、ダミー液晶表示部ＤＡＲにおけるドレイン信号線ＤＬ、対向電極ＣＴ、および画素電極ＰＸの各パターンはジグザグ状に形成されているため、保護膜ＯＰＡＳの剥がれの力が緩和され、一括して広範囲にわたる剥がれを防止できる効果を奏する。
【００５３】
また、このような構成において、保護膜ＯＰＡＳの膜厚＞保護膜ＰＡＳの膜厚＞保護膜ＰＡＳ下の各電極の膜厚というような関係にあれば、保護膜下の電極の膜厚が保護膜の表面に現れるため、接触面積の増大が図れるようになる。
このため、有機膜ＯＰＡＳの下層との密着性が向上し、剥がれを低減させることができる。
【００５４】
実施例２．
図６は、本発明による液晶表示装置の他の実施例を示す断面図で、図５に対応した図となっている。
図５の場合と比較して異なる構成は、保護膜として無機材料層からなる保護膜ＰＡＳを用いず、有機材料層からなる保護膜ＯＰＡＳのみを用いていることにある。この場合でも同様の効果があることはいうまでもない。
【００５５】
実施例３．
図７は、本発明による液晶表示装置の他の実施例を示す断面図で、図５に対応した図となっている。
図５の場合と比較して異なる構成は、画素電極ＰＸを対向電極ＣＴと同様に保護膜ＯＰＡＳの上面に形成していることにある。
この場合、画素電極ＰＸと薄膜トランジスタＴＦＴのソース電極ＳＤ２との接続は保護膜ＯＰＡＳに形成したスルーホールを介してなされている。
この場合でも同様の効果があることはいうまでもない。
【００５６】
実施例４．
図８（ａ）は、本発明による液晶表示装置の他の実施例を示す平面図で、図１と対応した図となっている。また、図８（ｂ）は図８（ａ）のｂ−ｂ線における断面図である。
図１の場合と比較して異なる構成は、ダミー液晶表示部ＤＡＲの各画素がダミー画素ではなく、単に保護膜ＯＰＡＳの剥がれ防止パターンとして形成され、そのパターンは画素に酷似した構成となっている。
すなわち、液晶表示部ＡＲ、ＤＡＲにはｘ方向に並設される各画素に共通に対向電圧信号線ＣＬがゲート信号線ＧＬと同層に形成され、この対向電圧信号線ＣＴは通常の画素（有効表示領域の各画素）において保護膜ＯＰＡＳ、ＰＡＳを貫通するスルーホールＴＨを通して対向電極ＣＴに接続されている。これにより、たとえば透光性の材料から形成される対向電極ＣＴの全体的な電気抵抗値を低減させることができる。
一方、剥がれ防止パターンとして形成された液晶表示ＤＡＲの画素に酷似した部分において、対向電圧信号線ＣＬにはそれと一体に対向電極ＣＴが形成されている。すなわち、この部分には画素電極ＰＸに置き換えられて対向電極ＣＴが形成された構成となっている。
この場合においても、実施例１の場合と同様の効果を奏することができる。
また、このように構成した場合、防止パターンとして形成された液晶表示ＤＡＲの画素に酷似した部分において、電圧差を大幅に低減でき、いわゆる電蝕等の発生を抑制できるようになる。このことは、実使用状態で通電したことによる電蝕を原因とする保護膜ＯＰＡＳの剥がれも同時に回避することができるようになる。
【００５７】
実施例５．
図９は、本発明による液晶表示装置の他の実施例を示す断面図で、図８（ｂ）に対応する図となっている。
図８（ｂ）と比較して異なる構成は、剥がれ防止パターンとして形成された液晶表示ＤＡＲの画素に酷似した部分において、対向電圧信号線ＣＬと一体に形成する対向電極ＣＴに代えて保護膜ＯＰＡＳ上に形成された対向電極ＣＴとともにさらに別個の対向電極ＣＴを形成していることにある。実施例４に示した効果と同様の効果が得られる。
【００５８】
実施例６．
図１０（ａ）は、本発明による液晶表示装置の他の実施例を示した断面図で、図８に対応した図となっている。また、図１０（ｂ）は図１０（ａ）のｂ−ｂ線における断面図である。
図８と比較して異なる構成は、剥がれ防止パターンとして形成された液晶表示ＤＡＲの画素に酷似した部分において、対向電圧信号線ＣＬと一体に形成される対向電極ＣＴの数を多数としたことにある。
これにより、保護膜ＯＰＡＳは前記対向電極ＣＴの各段差が生じている保護膜ＰＡＳ面に形成されることになり、接着の強度が図れることになる。
【００５９】
実施例７．
図１１は、本発明による液晶表示装置の他の実施例を示した構成図で、図８に対応した図となっている。
図８と比較して異なる構成は、剥がれ防止パターンとして形成された液晶表示ＤＡＲの画素に酷似した部分において、絶縁膜ＧＩの上面にその下層の対向電極ＣＴと重畳するようにして材料層を形成していることにある。
ここで、この材料層はドレイン信号線ＤＬの形成の際に同時に形成されるもので、その形成による凹凸の段差を保護膜ＰＡＳ面に顕在化させるために設けている。
このようにすることによって、保護膜ＯＰＡＳの端面からの剥がれをこの部分で止め、実質的な液晶表示部ＡＲにまで至るのを回避することができるようになる。
【００６０】
実施例８．
図１２は、本発明による液晶表示装置の他の実施例を示す説明図であり、液晶表示部ＡＲの右上の角の部分を示した平面図である。
これまでの各実施例では、実質的な液晶表示部ＡＲの各画素領域においても、ドレイン信号線ＤＬ、画素電極ＰＸ、対向電極ＣＴがそれぞれジグザグ状に形成されていたものであるが、それらは直線状に形成されていてもよい。
ドレイン信号線ＤＬ、画素電極ＰＸ、対向電極ＣＴをジグザグ状にするのはダミー液晶表示部ＤＡＲに相当する部分で充分であるからである。
【００６１】
実施例９．
図１３（ａ）は、本発明による液晶表示装置の他の実施例を示す一部平面図である。また、図１３（ａ）のｂ−ｂ線における断面図を図１３（ｂ）に示している。
各図は、実質的な液晶表示部ＡＲの周辺には、該実質的な液晶表示部ＡＲの各画素領域におけるパターンとほぼ同様のパターンは存在せず、代わりに、その部分の絶縁膜ＧＩに散在されたあるいは並設された開口を形成している。この開口は穴状あるいは溝状の形状であってもよい。
このようにすることによって、前記絶縁膜ＧＩの表面に多数の凹凸を形成し、この上面に形成される保護膜ＯＰＡＳの剥がれに対する接着力を強化せしめている。
【００６２】
実施例１０．
図１４は、本発明による液晶表示装置の他の実施例を示す断面図で、図１３（ｂ）に対応した図となっている。
図１３（ｂ）と比較して異なる構成は、絶縁膜ＧＩの上面に保護膜ＰＡＳが形成され、この保護膜ＰＡＳとともに絶縁膜ＧＩに散在されたあるいは並設された開口が形成されていることにある。
このようにした場合にも、実施例９と同様の効果を奏する。
【００６３】
実施例１１．
図１５は、本発明による液晶表示装置の他の実施例を示す断面図で、図１４に対応した図となっている。
図１４と比較して異なる構成は、絶縁膜ＧＩ、保護膜ＰＡＳのいずれにも開口を形成することはせずして、該絶縁膜ＧＩの表面に凹凸形成を目的として散在されたあるいは並設された多数の材料層を形成していることにある。
この実施例の場合、該材料層はたとえばドレイン信号線ＤＬを形成する際に同時に形成するようにしている。
図１６（ａ）ないし（ｆ）は、実施例１１に示した散在されたあるいは並設された多数の材料層の具体的なパターンの一例を揚げたものである。
【００６４】
実施例１２．
図１７は、本発明による液晶表示装置の他の実施例を示す構成図で、図１３と対応した図となっている。
図１３と比較して異なる構成は、保護膜ＯＰＡＳ自体に開口を設けて該保護膜ＯＰＡＳの剥がれを防止せんとするものである。
この場合、該開口は保護膜ＯＰＡＳの端辺から液晶表示部ＡＲ側へ複数設けられ、保護膜ＯＰＡＳの端辺側の開口は液晶表示部ＡＲ側の開口よりも大きく形成されている。
このようにすることにより、保護膜ＯＰＡＳの一括剥がれを防止できる。この場合、前記開口の大きさに上述のような変化をもたせているのは、保護膜ＯＰＡＳの剥がれの過程にその剥がれに要する力に対応させているからである。
【００６５】
実施例１３．
図１８は、本発明による液晶表示装置の他の実施例を示す構成図で、図１７と対応した図となっている。
図１７と比較して異なる構成は、保護膜ＯＰＡＳに形成した開口の領域を該開口を被って検査端子を形成していることにある。
ここで、検査端子とは、液晶表示装置の製造の過程でドレイン信号線ＤＬあるいはゲート信号線ＧＬ等の断線等を検査するための端子で、液晶表示装置の完成の手前で該ドレイン信号線ＤＬあるいはゲート信号線ＧＬ等と切断される場合も含まれる端子をいう。
このようにした場合、保護膜ＯＰＡＳに形成した開口から各種溶液が侵入して該保護膜ＯＰＡＳの剥がれを助長させるのを該検査端子の材料を被うことによって防止できる効果を奏する。
【００６６】
実施例１４．
図１９（ａ）は、本発明による液晶表示装置の他の実施例を示す平面図である。また、図１９（ｂ）は図１９（ａ）のｂ−ｂ線における断面図である。
この実施例では、実質的な液晶表示部ＡＲを囲む領域の一部に駆動回路を形成していることにある。この駆動回路は走査信号駆動回路Ｖあるいは映像信号駆動回路Ｈｅで、透明基板ＳＵＢ１上に直接、すなわち薄膜トランジスタおよびそれらを接続させるための配線層が形成された回路となっている。
前記薄膜トランジスタの半導体材料としてはポリシリコン、多結晶シリコン、連続粒界シリコン、あるいはＣＧＳ等が用いられる。
これらの回路は保護膜ＯＰＡＳの下層に形成するようにすれば、該回路の表面に複雑な凹凸が形成されていることから、該保護膜ＯＰＡＳの接着が向上しその剥がれを防止することができる。
【００６７】
実施例１５．
図２０は、本発明による液晶表示装置の他の実施例を示す平面図である。
同図はゲート信号線ＧＬが走査信号駆動回路Ｖに接続される部分を示すもので、隣接する各ゲート信号線ＧＬの間隔に対して走査信号駆動回路Ｖの該各ゲート信号線ＧＬとの接続がなされるバンプの間隔が小さいことから、該各ゲート信号線ＧＬが該走査信号駆動回路Ｖへ収束する部分が存在する。
この実施例では、保護膜ＯＰＡＳの端辺が該各ゲート信号線ＧＬの収束する部分を横切るようにして配置させたことにある。
このようにした場合、ゲート信号線ＧＬの幾つかは保護膜ＯＰＡＳの端辺に対して斜めに走行するようになり、これを理由として、該保護膜ＯＰＡＳが該端辺から剥がれ難い構成とすることができる。
この実施例では、ゲート信号線ＧＬの走査信号駆動回路Ｖへの接続部分について説明したものであるが、ドレイン信号線ＤＬの映像信号駆動回路Ｈｅへの接続部分に関しても同様の構成としてもよく、また、両者を併用するようにしてもよいことはもちろんである。
【００６８】
実施例１６．
図２１は、本発明による液晶表示装置の他の実施例を示す平面図である。同図は、保護膜ＯＰＡＳの端辺を示したものであり、その端辺がたとえば凹凸のもの（ａ）、ジグザグのもの（ｂ）、変形ジグザグのもの（ｃ）、ランダムのもの（ｄ）、曲線のもの（ｅ）等としたものである。
このようにした場合でも、保護膜ＯＰＡＳの端辺からの剥がれを防止でき、それ単独として形成してもよいし、また、上述した各実施例と併用して形成してもよい。
なお、図２１に示した繰り返しパターンの周期はそれを小さくする程その効果は大きくなり、具体的には一画素から数画素程度を一周期とすることが望ましい。
【００６９】
実施例１７．
図２２は、本発明による液晶表示装置の他の実施例を示す断面図である。同図は保護膜ＯＰＡＳの端辺部を示したものである。
同図において、ゲート信号線ＧＬあるいはドレイン信号線ＤＬはアルミニュム（Ａｌ）あるいはそれを含む合金から構成され、それを被う無機膜（絶縁膜ＧＩ、あるいは絶縁膜ＧＩと無機材料層からなる保護膜ＰＡＳの積層体）の上面に有機材料層からなる保護膜ＯＰＡＳが形成されている。
そして、実質的に液晶表示部ＡＲとして機能する領域の周辺にて、前記無機膜にゲート信号線ＧＬあるいはドレイン信号線ＤＬの一部を露出させる開口を形成するとともに、この開口部が保護膜ＯＰＡＳに被われる構成としている。
このように構成した場合、無機膜の前記開口がされた領域のゲート信号線ＧＬあるいはドレイン信号線ＤＬからいわゆるヒロックが発生し、このヒロックは保護膜ＯＰＡＳに至るまで充分に成長する現象を発生させることができる。
これにより、保護膜ＯＰＡＳは該ヒロックによって剥がれ難く構成することができる。
【００７０】
実施例１８．
図２３は、本発明による液晶表示装置の他の実施例を示す構成図で、図２２に対応した図となっている。
図２２と比較して異なる構成は、アルミニュム（Ａｌ）あるいはそれを含む合金から構成されるゲート信号線ＧＬあるいはドレイン信号線ＤＬは、それをヒロックから保護するための金属層に被われており、この金属層は実質的に液晶表示部ＡＲとして機能する領域の周辺にて、前記無機膜とともに開口が形成されていることにある。
前記金属層はたとえばＭｏおよびこれを含む合金等で形成され、実質的に液晶表示部ＡＲとして機能する領域にヒロックが発生するのを信頼性よく防止している。また、この金属層は外部との接続抵抗の低減を図るようになる。
【００７１】
実施例１９．
図２４は、本発明による液晶表示装置の他の実施例を示す構成図で、図２３に対応した図となっている。
図２３と比較して異なる構成は、アルミニュム（Ａｌ）あるいはそれを含む合金から構成されるゲート信号線ＧＬあるいはドレイン信号線ＤＬにおいて、その表面が陽極化成されて酸化アルミニュウムが形成されている。
そして、実質的な液晶表示部ＡＲの領域の周辺部に、該酸化アルミニュウムが除去された部分を有している。
ゲート信号線ＧＬあるいはドレイン信号線ＤＬを被う無機膜には前記酸化アルミニュウムが除去された部分に開口が形成されておらず、また、この無機膜の上面には保護膜ＯＰＡＳが形成されている。
ゲート信号線ＧＬあるいはドレイン信号線ＤＬからは、前記酸化アルミニュウムが除去された部分を通して、無機膜を貫通して保護膜ＯＰＡＳに至るヒロックが形成され、これによって該保護膜ＯＰＡＳを剥がれ難くするようになっている。
【００７２】
実施例２０．
図２５は、本発明による液晶表示装置の他の実施例を示す構成図で、図２４に対応した図となっている。
図２４と比較して異なる構成は、ゲート信号線ＧＬあるいはドレイン信号線ＤＬの酸化アルミニュウムが除去された部分に一致づけられて無機膜にも開口が形成されていることにある。
ヒロックの保護膜ＯＰＡＳへの成長を容易にし、より効果的となる構成としている。
【００７３】
実施例２１．
図２６（ａ）は、本発明による液晶表示装置の他の実施例を示す平面図である。また、図２６（ｂ）は図２６（ａ）のｂ−ｂ線における断面図である。
同図は、液晶表示部ＡＲの右上の角の部分を示した平面図である。保護膜ＯＰＡＳの端面にはその全周におよんでそれを被うようにして被覆層ＣＶＬが形成されている。
この被覆層ＣＶＬとしては、有機膜、無機膜、透明導電層、金属材料のいずれでもよい。
すなわち、剥がれが生じ易い保護膜ＯＰＡＳの端辺を該被覆層ＣＶＬによってカバーさせるようにしたものである。
【００７４】
実施例２２．
図２７は、本発明による液晶表示装置の他の実施例を示す平面図で、図２６（ａ）に対応した図となっている。
図２６（ａ）と比較して異なる構成は、被覆層ＣＶＬは保護膜ＯＰＡＳの端辺に沿って断続的に形成されていることにある。
このようにしても実施例２１の場合と同様の効果を奏する。
【００７５】
実施例２３．
図２８は、本発明による液晶表示装置の他の実施例を示す平面図で、図２６（ｂ）に対応した図となっている。
図２６（ｂ）と比較して異なる構成は、保護膜ＯＰＡＳの端辺を被う被覆層ＣＶＬとして導電層が用いられ、この場合の導電層は電極を形成する際に同時に形成するようにすることが好ましい。製造工数の増大をもたらさないとともに、電極のパターニングのための現像液、洗浄液、エッチング液、レジスト剥離液のいずれからも保護膜ＯＰＡＳの端辺の側壁面が接触しないように保護されるからである。
図２９（ａ）ないし（ｅ）は、電極を形成する際に同時に形成する前記導電層の形成の一実施例を示す工程図である。図２９（ｃ）に示す工程で保護膜ＯＰＡＳの端面はレジストおよび電極層によりレジスト現像液から保護され、図２９（ｄ）に示す工程で保護膜ＯＰＡＳの端面はレジストおよび電極層によりエッチング液から保護され、図２９（ｅ）に示す工程で保護膜ＯＰＡＳの端面は電極層によりレジスト剥離液から保護されるようになる。
【００７６】
実施例２４．
図３０は、本発明による液晶表示装置の他の実施例を示す断面図で、図２８に対応した図となっている。
図２８と比較して異なる構成は、保護膜ＯＰＡＳの端面を被う導電性材料は無機膜の下層に形成される信号線（ゲート信号線ＧＬあるいはドレイン信号線ＤＬ）と電気的に接続されて端子を構成するようになっている。
この端子はたとえば検査用の端子ＴＴとして機能させることができる。
なお、同図において、該端子と信号線の接続は前記無機膜に形成されたスルーホールを通して行うようにしているが、たとえば図３１に示すように、保護膜ＯＰＡＳ、無機膜を貫通させるスルーホールを通して接続させるようにしてもよいことはもちろんである。
【００７７】
実施例２５．
図３２は、本発明による液晶表示装置の他の実施例を示す断面図で、図２６（ｂ）に対応する図となっている。
図２６（ｂ）と比較して異なる構成は、保護膜ＯＰＡＳの端面の透明基板ＳＵＢ１の面に対する角度θが１０°〜８０°の範囲に設定されていることにある。
８０°より大きい場合、保護膜ＯＰＡＳの形成が不十分となりやすく、また断線が生じやすくなるためである。さらに１０°より小さい場合、保護膜ＯＰＡＳの断面構造としての上辺部と下辺部の距離が開きすぎ、該保護膜ＯＰＡＳの端面のめくり上がりが生じ易いからである。
なお、被覆層ＣＶＬとして検査用の電極を兼ねる場合、保護膜ＯＰＡＳの端面の透明基板ＳＵＢ１の面に対する角度θは１０°〜７０°の範囲に設定することが望ましい。検査時に検査用の針を接触しやすくするためである。
また、図３３に示すように、被覆層ＣＶＬの保護膜ＯＰＡＳの下辺端部からのはみ出し量Ｌは、１０μｍ以上とすることが望ましい。保護膜ＯＰＡＳの下辺端部の浮き上がり防止のためである。
【００７８】
実施例２６．
図３４（ａ）は、本発明による液晶表示装置の他の実施例を示す平面図であり、図３４（ｂ）は、図３４（ａ）のｂ−ｂ線における断面図である。同図は、液晶表示部ＡＲの右上の角の部分を示した平面図である。
また、各画素の構成は、図１に示したとほぼ同様となっており（この場合、ドレイン信号線ＤＬ、画素電極ＰＸ、対向電極ＣＴは直線状となっていてもよい）、対向電極ＣＴが保護膜ＯＰＡＳの上面に形成されている。
そして、保護膜ＯＰＡＳの端面を被う被覆層ＣＶＬは前記対向電極ＣＴをそのまま延在させて形成させていることにある。
このようにした場合、保護膜ＯＰＡＳを被う被覆層ＣＶＬの面積は大幅に拡大し、該保護膜ＯＰＡＳの剥がれを完全なほどに達成することができる。また、対向電極ＣＴに電圧を供給する対向電圧信号線ＣＬをも兼ねることからその電気抵抗値を大幅に低減させることができる。
なお、実質的に液晶表示部ＡＲとなる領域の周辺にダミー液晶表示部ＤＡＲ等を形成する場合、そのダミー液晶表示部ＤＡＲの各画素領域の保護膜ＯＰＡＳ上に形成された電極をそのまま延在させて前記被覆層ＣＶＬを形成してもよいことはもちろんである。
【００７９】
実施例２７．
図３５ないし図３８は、それぞれ保護膜ＯＰＡＳの端辺を被う前記被覆層ＣＶＬの形成パターンの各態様を示している。
図３５は保護膜ＯＰＡＳの端辺に沿って断続的に形成したもの、図３６は保護膜ＯＰＡＳの端辺のうちｙ方向に平行な端辺に形成したもの、図３７は保護膜ＯＰＡＳのｘ方向に平行な端辺およびｙ方向に平行な端辺にそれぞれ独立に分離された状態で形成したもの、図３７は保護膜ＯＰＡＳのｘ方向に平行な端辺およびｙ方向に平行な端辺に連続させた状態で形成したものを示している。
なお、保護膜ＯＰＡＳの端辺を被う前記被覆層ＣＶＬの形成パターンの態様は上述のものに限定されないことはいうまでもない。
【００８０】
実施例２８．
図３９は、本発明による液晶表示装置の他の実施例を示す構成図で、図３４に対応した図となっている。
図３４と比較して異なる構成は、保護膜ＯＰＡＳの上面に形成される対向電極ＣＴの延在部と検査用の端子ＴＴとで該保護膜ＯＰＡＳの端辺を被った構成としていることにある。
すなわち、検査用の端子ＴＴが形成される領域においては、対向電極ＣＴの延在部は該領域を回避し、それ以外の領域にて該該保護膜ＯＰＡＳの端辺を被うようにしたものである。
なお、このような構成は、必ずしも保護膜ＯＰＡＳの上面に電極等が形成されたものに限定されることはなく、図４０に示すように、検査用の端子ＴＴとたとえば交互に配置させた別個の材料で保護膜ＯＰＡＳの端辺を被うように形成してもよい。
【００８１】
実施例２９．
図４１は、本発明による液晶表示装置の他の実施例を示す構成図で、図３９に対応した図となっている。
図３９と比較して異なる構成は、シール材ＳＬの形成個所を明確にした部分であり、該シール材ＳＬは保護膜ＯＰＡＳの端辺から透明基板ＳＵＢ１の端辺にかけて延在する被覆層ＣＶＬに重畳するようにして形成されている。
被覆層ＣＶＬは該シール材ＳＬによって剥がれを防止でき、このことは該保護膜ＯＰＡＳの剥がれも信頼性よく防止できる。特に、製品として完成した以後においての振動、衝撃への耐性が向上する。
同様の趣旨から、たとえば図４２に示すように、前記シール材ＳＬは保護膜ＯＰＡＳの端辺に沿って形成されていても同様の効果を奏する。
【００８２】
実施例３０．
上述した各実施例は液晶表示装置について説明したものである。しかし、有機ＥＬ表示装置においても基板面に上述したと同様なパターンでゲート信号線およびドレイン信号線が形成され、また、表示面のほぼ全域に有機材料層が形成されていることから、これら有機ＥＬ表示装置を含む他の表示装置にも適用できることはいうまでもない。
【００８３】
以下、有機ＥＬ表示装置の概略的な構成について説明する。
図４３は有機ＥＬ表示装置の一実施例を示す平面図である。また、図４４は図４３のIVIV−IVIV線における断面図、図４５は図４３のIVＶ−IVＶ線における断面図、図４６は図４３のIVVI−IVVI線における断面図である。
各図において、基板ＳＵＢの表面の各画素領域のたとえば左下の個所にｘ方向に延在するポリシリコン層からなる半導体層ＰＳが形成されている。この半導体層ＰＳは薄膜トランジスタＴＦＴの半導体層となるものである。
【００８４】
そして、この半導体層ＰＳをも被って該基板ＳＵＢの表面には絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは薄膜トランジスタＴＦＴの形成領域においてゲート絶縁膜として機能するものである。
この絶縁膜ＧＩの表面にはそのｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。このゲート信号線ＧＬは後述のドレイン信号線ＤＬとで前記画素領域を画するようにして形成される。
【００８５】
また、このゲート信号線ＧＬは、その一部において前記半導体層ＰＳのほぼ中央部を横切るようにして延在される延在部が形成され、この延在部は薄膜トランジスタＴＦＴのゲート電極ＧＴとして機能するようになっている。
なお、このゲート電極ＧＴの形成後にはそれをマスクとして不純物イオンが打ち込まれ、該ゲート電極ＧＴの直下以外の領域の前記半導体層ＰＳの部分は低抵抗化されるようになっている。
【００８６】
ゲート信号線ＧＬ（ゲート電極ＧＴ）をも被って前記基板ＳＵＢの表面には絶縁膜ＩＮが形成されている。この絶縁膜ＩＮは後述のドレイン信号線ＤＬの形成領域においてゲート信号線ＧＬに対する層間絶縁膜としての機能を有する。
【００８７】
絶縁膜ＩＮの表面にはそのｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成されている。このドレイン信号線ＤＬの一部は前記半導体層ＰＳの一端部にまで延在され、絶縁膜ＩＮおよび絶縁膜ＧＩを貫通して予め形成されたスルーホールを通して該半導体層ＰＳと接続されている。すなわち、ドレイン信号線ＤＬの前記延在部は薄膜トランジスタＴＦＴのドレイン電極ＳＤ１として機能する。
【００８８】
また、前記半導体層ＰＳの他端部には絶縁膜ＩＮおよび絶縁膜ＧＩを貫通して予め形成されたスルーホールを通して接続されたソース電極ＳＤ２が形成され、このソース電極ＳＤ２は後述の画素電極ＰＸと接続させるための延在部が形成されている。
【００８９】
そして、このようにドレイン信号線ＤＬ（ドレイン電極ＳＤ１）、ソース電極ＳＤ２が形成された基板ＳＵＢの表面には絶縁膜ＩＬが形成されている。
この絶縁膜ＩＬの上面には、各画素領域の僅かな周辺を除く中央に画素電極ＰＸが形成され、この画素電極ＰＸは該絶縁膜ＩＬに形成したスルーホールを通して前記薄膜トランジスタＴＦＴのソース電極ＳＤ２と接続されている。
【００９０】
画素電極ＰＸの上面にはホール注入層ＨＰを介して発光材料層ＦＬＲが形成され、この発光材料層ＦＬＲは隣接する他の画素領域の発光材料層と有機材料層からなるバンク膜ＢＮＫを介して画されている。
これら発光材料層ＦＬＲとバンク膜ＢＮＫの上面には各画素領域に共通な対向電極ＣＴが形成され、この対向電極ＣＴの上面には保護膜ＰＳＶが形成されている。
【００９１】
画素電極ＰＸと対向電極ＣＴの間に介在された発光材料層ＦＬＲに電流が流れることによって、該発光材料層ＦＬＲが発光し、画素電極ＰＸおよび対向電極ＣＴのうち少なくともいずれか一方の電極をＩＴＯ、ＩＺＯ、ＩＴＺＯ等の透光性の導電材料で形成することにより、該光を目視することができる。
【００９２】
このように構成された有機ＥＬ表示装置は、表示部に有機材料層を用いており、また、その上面に導電膜を形成しなければならないことから、上述した液晶表示装置と事情が同じで、同様の課題が生じている。
このことから、上述した各実施例はこの有機ＥＬ表示装置においても適用することができるようになる。
【００９３】
【発明の効果】
以上説明したことから明らかなように、本発明による表示装置によれば、有機材料層の剥がれを回避することができる。
【図面の簡単な説明】
【図１】 本発明による表示装置の画素の一実施例を示す平面図である。
【図２】 本発明による表示装置の一実施例を示す全体等価回路図である。
【図３】 本発明による表示装置の一実施例を示す全体平面図である。
【図４】 図１のIV−IV線における断面図である。
【図５】 図１のＶ−Ｖ線における断面図である。
【図６】 本発明による表示装置の他の実施例を示す断面図である。
【図７】 本発明による表示装置の他の実施例を示す断面図である。
【図８】 本発明による表示装置の画素の他の実施例を示す構成図である。
【図９】 本発明による表示装置の他の実施例を示す断面図である。
【図１０】 本発明による表示装置の画素の他の実施例を示す構成図である。
【図１１】 本発明による表示装置の画素の他の実施例を示す構成図である。
【図１２】 本発明による表示装置の画素の他の実施例を示す平面図である。
【図１３】 本発明による表示装置の他の実施例を示す構成図である。
【図１４】 本発明による表示装置の他の実施例を示す断面図である。
【図１５】 本発明による表示装置の他の実施例を示す断面図である。
【図１６】 本発明による表示装置の他の実施例を示す説明図である。
【図１７】 本発明による表示装置の他の実施例を示す構成図である。
【図１８】 本発明による表示装置の他の実施例を示す断面図である。
【図１９】 本発明による表示装置の他の実施例を示す構成図である。
【図２０】 本発明による表示装置の他の実施例を示す平面図である。
【図２１】 本発明による表示装置の他の実施例を示す説明図である。
【図２２】 本発明による表示装置の他の実施例を示す断面図である。
【図２３】 本発明による表示装置の他の実施例を示す断面図である。
【図２４】 本発明による表示装置の他の実施例を示す断面図である。
【図２５】 本発明による表示装置の他の実施例を示す断面図である。
【図２６】 本発明による表示装置の他の実施例を示す構成図である。
【図２７】 本発明による表示装置の他の実施例を示す平面図である。
【図２８】 本発明による表示装置の他の実施例を示す断面図である。
【図２９】 本発明による表示装置の製造方法の一実施例を示す平面図である。
【図３０】 本発明による表示装置の他の実施例を示す断面図である。
【図３１】 本発明による表示装置の他の実施例を示す断面図である。
【図３２】 本発明による表示装置の他の実施例を示す断面図である。
【図３３】 本発明による表示装置の他の実施例を示す断面図である。
【図３４】 本発明による表示装置の他の実施例を示す構成図である。
【図３５】 本発明による表示装置の他の実施例を示す平面図である。
【図３６】 本発明による表示装置の他の実施例を示す平面図である。
【図３７】 本発明による表示装置の他の実施例を示す平面図である。
【図３８】 本発明による表示装置の他の実施例を示す平面図である。
【図３９】 本発明による表示装置の他の実施例を示す構成図である。
【図４０】 本発明による表示装置の他の実施例を示す平面図である。
【図４１】 本発明による表示装置の他の実施例を示す構成図である。
【図４２】 本発明による表示装置の他の実施例を示す断面図である。
【図４３】 本発明による表示装置の他の実施例を示す平面図である。
【図４４】 図４３のIVIV−IVIV線における断面図である。
【図４５】 図４３のIVＶ−IVＶ線における断面図である。
【図４６】 図４３のIVVI−IVVI線における断面図である。
【符号の説明】
ＳＵＢ…基板、ＧＬ…ゲート信号線、ＤＬ…ドレイン信号線、ＣＬ…対向電圧信号線、ＴＦＴ…薄膜トランジスタ、ＰＸ…画素電極、ＣＴ…対向電極、ＰＡＳ…保護膜（無機材料層）、ＯＰＡＳ…保護膜（有機材料層）、ＡＲ…液晶表示部、ＤＡＲ…ダミー液晶表示部、ＣＶＬ…被覆層、ＴＴ…検査用の端子、ＦＬＲ…発光材料層、ＢＮＫ…バンク膜。
【発明の属する技術分野】
本発明は表示装置に係り、たとえば横電界方式と称される液晶表示装置等の表示装置に関する。
【０００２】
【従来の技術】
横電界方式と称される液晶表示装置は、液晶を介して対向配置される各基板の一方の基板の液晶側の面の画素領域に画素電極とこの画素電極との間に電界を発生せしめる対向電極とを備え、該電界のうち基板とほぼ平行な成分によって液晶を挙動させる構成となっている。
【０００３】
そして、このような構成をアクティブマトリクス型のものに適用させたものは、まず、前記一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線と交差するようにして並設された複数のドレイン信号線とで囲まれた各領域を前記画素領域としている。
【０００４】
そして、これら各画素領域に、ゲート信号線からの走査信号によって作動する薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される前記画素電極と、該映像信号に対して基準となる信号が供給される前記対向電極とが備えられている。
【０００５】
ここで、画素電極と対向電極はそれぞれ一方向に延在する帯状のパターンとして形成され、それら各電極は２個あるいはそれ以上の個数で形成して交互に配置させるのが通常である。
また、このような構成において、対向電極をドレイン信号線をも被って形成される絶縁膜の上面に形成させるとともに、該ドレイン信号線とその中心軸をほぼ一致させ該ドレイン信号線の幅よりも大きな幅を有して該ドレイン信号線に沿って形成された構成のものも知られている。
【０００６】
ドレイン信号線からの電気力線がその上方の対向電極に終端させやすくし、画素電極に終端させるのを防止するためである。画素電極に該電気力線が終端するとそれがノイズとなってしまうからである。
そして、このような構成において、ドレイン信号線と対向電極の間の寄生容量を低減させるため、それらの間の層間絶縁膜として少なくも樹脂等の有機材料層を介在させたものも知られている。
【０００７】
【発明が解決しようとする課題】
しかし、このような構成からなる液晶表示装置は、その製造工程において、前記有機材料層がその端辺から剥がれが生じ易く、その剥がれが液晶表示部にまで至って表示不良の原因を引き起こすことが指摘された。
この原因を追求した結果、次のことが判明した。すなわち、該有機材料層の上面に電極を形成する場合、その端面はレジストの現像液および剥離液、電極のエッチング液に晒されることになる。
これらの液体は、有機材料層の残渣を除去するためのものであり、特に現像液は未硬化の有機材料層そのものを溶融する目的をもっており、さらに剥離液は役目を完了した有機材料層によるホトレジストそのものを除去する目的をもっている。
したがって、これらの液体は有機膜に対し剥がれを生じせしめる性質をもっており、このことを前提として、その対策を講じなければならなくなった。
本発明は、このような事情に基づいてなされたものであり、その目的は有機材料層の剥がれを回避した表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
手段１．
本発明による表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部のほぼ全域にわたって形成された有機材料層からなる層間絶縁膜が少なくとも形成され、前記画素電極と対向電極は一方向へ少なくとも一の屈曲部を有して延在する帯状のパターンで形成されているとともに、
前記液晶表示部の周辺の各画素領域を表示に寄与しない領域として構成することを特徴とするものである。
【０００９】
手段２．
本発明による表示装置は、たとえば、手段１の構成を前提とし、表示に寄与しない各画素領域の画素電極および対向電極のうち少なくとも一方の電極の数を表示に寄与する各画素領域の対応する電極の数よりも多く形成していることを特徴とするものである。
【００１０】
手段３．
本発明による表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部のほぼ全域にわたって形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
前記液晶表示部の周辺の各画素領域を表示に寄与しない領域として構成するとともに、この画素領域の画素電極と対向電極は一方向へ少なくとも一の屈曲部を有して延在する帯状のパターンで形成されていることを特徴とするものである。
【００１１】
手段４．
本発明による表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部のほぼ全域にわたって形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
この層間絶縁膜は前記液晶表示部を超えて形成されているとともに、その下層に形成される他の絶縁膜に散在される開口あるいは並設される溝が形成されていることを特徴とするものである。
【００１２】
手段５．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極と蛍光材料層を介して対向された対向電極とを備え、
互いに隣接する画素領域の各蛍光材料層を画するように形成された有機材料からなるバンク膜が形成されているとともに、
このバンク膜は前記表示部を越えて形成されているとともに、その下層に形成される他の絶縁膜に散在される開口あるいは並設される溝が形成されていることを特徴とするものである。
【００１３】
手段６．
本発明による表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部のほぼ全域にわたって形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
この層間絶縁膜は前記液晶表示部を越えて形成されているとともに、この越えた部分にて開口が形成されていることを特徴とするものである。
【００１４】
手段７．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極と蛍光材料層を介して対向された対向電極とを備え、
互いに隣接する画素領域の各蛍光材料層を画するように形成された有機材料からなるバンク膜が形成されているとともに、
このバンク膜は前記表示部を越えて形成されているとともに、この越えた部分にて開口が形成されていることを特徴とするものである。
【００１５】
手段８．
本発明による表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部のほぼ全域およびそれを越えて形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
この層間絶縁膜の端面の少なくとも一部にそれを被って被覆層が形成されていることを特徴するものである。
【００１６】
手段９．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極と蛍光材料層を介して対向された対向電極とを備え、
互いに隣接する画素領域の各蛍光材料層を画するように形成された有機材料からなるバンク膜が形成されているとともに、
このバンク膜は前記表示部を越えて形成されているとともに、その端面のすくなくとも一部にそれを被って被覆層が形成されていることを特徴とするものである。
【００１７】
手段１０．
本発明による表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部のほぼ全域およびそれを越えて形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
この層間絶縁膜の上面に前記画素電極および対向電極のうちいずれか一方の電極が形成されているとともに、該層間絶縁膜の端面の少なくとも一部にそれを被って前記一方の電極の材料からなる被覆層が形成されていることを特徴するものである。
【００１８】
手段１１．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極と蛍光材料層を介して対向された対向電極とを備え、
互いに隣接する画素領域の各蛍光材料層を画するように形成された有機材料からなるバンク膜が形成されているとともに、
このバンク膜は前記表示部を越えて形成されているとともに、その端面のすくなくとも一部にそれを被って前記対向電極の材料からなる被覆層が形成されていることを特徴とするものである。
【００１９】
手段１２．
本発明による表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部のほぼ全域にわたって形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
前記液晶表示部の周辺の領域に前記有機材料層より下層に少なくとも一の屈曲部を有して延在する帯状のパターンを有する電極もしくは配線が形成されていることを特徴とするものである。
【００２０】
手段１３．
本発明による表示装置は、たとえば、手段１２の構成を前提として、前記電極もしくは配線の数が表示領域での単位面積当たりの数より多いことを特徴とするものである。
【００２１】
手段１４．
本発明による表示装置は、たとえば、一つの基板上に並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体のほぼ全域にわたって形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
前記有機材料層は前記画素領域の集合体の周辺まで延在するとともに、該周辺部に前記有機材料層の下層に形成された少なくとも一の屈曲部を有して延在する帯状のパターンで形成された電極もしくは配線を有することを特徴とするものである。
【００２２】
手段１５．
本発明による表示装置は、たとえば、一つの基板上に並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体のほぼ全域にわたって形成された有機材料層からなる層間絶縁膜が少なくとも形成され、
前記有機材料層は前記画素領域を超えて表示領域外の周辺部まで延在するとともに、該周辺部は、前記有機材料層より下層に形成された電極もしくは配線間の距離が前記表示領域のそれより短い領域を有することを特徴とするものである。
【００２３】
なお、上述した各手段の幾つかにおいて、ほぼ全域に渡って有機材料層を形成する場合の“ほぼ”とは、スルーホール等の微細な有機材料層の非形成部分があっても、１画素に相当する単位画素当たり面積比で８０％以上の領域に形成されていれば、全域に形成されているのにほぼ等しい密着力を前記有機材料層が奏することができるという意味に解釈されたい。
【００２４】
【発明の実施の形態】
以下、本発明による表示装置の実施例を図面を用いて説明をする。
《全体の構成》
図２は本発明による表示装置の一実施例である液晶表示装置を示す全体平面図である。同図は等価回路であるが、実際の幾何学的配置に対応させて描いている。
同図において、液晶を介して互いに対向配置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入されている。
【００２５】
シール材ＳＬによって囲まれた前記一方の透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在しｙ方向に並設されたゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されたドレイン信号線ＤＬとが形成されている。
各ゲート信号線ＧＬと各ドレイン信号線ＤＬとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ＡＲを構成するようになっている。
【００２６】
また、ｘ方向に並設される各画素領域のそれぞれにはそれら各画素領域内に走行された共通の対向電圧信号線ＣＬが形成されている。この対向電圧信号線ＣＬは各画素領域の後述する対向電極ＣＴに映像信号に対して基準となる電圧を供給するための信号線となるものである。
【００２７】
各画素領域には、その片側のゲート信号線ＧＬからの走査信号によって作動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸが形成されている。
この画素電極ＰＸは、他方の透明基板ＳＵＢ２の液晶側の面に各画素領域に共通に形成した（前記対向電圧信号線と接続された）対向電極ＣＴとの間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。
【００２８】
前記ゲート信号線ＧＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は垂直走査駆動回路Ｖの出力端子が接続される端子を構成するようになっている。また、前記垂直走査駆動回路Ｖの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。
垂直走査駆動回路Ｖは複数個の半導体装置からなり、互いに隣接する複数のゲート信号線どおしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【００２９】
同様に、前記ドレイン信号線ＤＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は映像信号駆動回路Ｈｅの出力端子が接続される端子を構成するようになっている。また、前記映像信号駆動回路Ｈｅの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。
この映像信号駆動回路Ｈｅも複数個の半導体装置からなり、互いに隣接する複数のドレイン信号線どおしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【００３０】
また、前記対向電圧信号線ＣＬは図中右側の端部で共通に接続され、その接続線はシール材ＳＬを超えて延在され、その延在端において端子ＣＬＴを構成している。この端子ＣＬＴからは映像信号に対して基準となる電圧が供給されるようになっている。
前記各ゲート信号線ＧＬは、垂直走査回路Ｖからの走査信号によって、その一つが順次選択されるようになっている。
また、前記各ドレイン信号線ＤＬのそれぞれには、映像信号駆動回路Ｈｅによって、前記ゲート信号線ＧＬの選択のタイミングに合わせて映像信号が供給されるようになっている。
【００３１】
なお、上述した実施例では、垂直走査駆動回路Ｖおよび映像信号駆動回路Ｈｅは透明基板ＳＵＢ１に搭載された半導体装置を示したものであるが、たとえば透明基板ＳＵＢ１とプリント基板との間を跨って接続されるいわゆるテープキャリア方式の半導体装置であってもよく、さらに、前記薄膜トランジスタＴＦＴの半導体層が多結晶シリコン（ｐ−Ｓｉ）から構成される場合、透明基板ＳＵＢ１面に前記多結晶シリコンからなる半導体素子を配線層とともに形成されたものであってもよい。
【００３２】
なお、このように形成される液晶表示装置は、図２に対応して描かれた図３に示すように、前記液晶表示部ＡＲの各周辺の各画素領域にいわゆるダミー画素として形成したダミー液晶表示部ＤＡＲが形成されたものとなっている。
【００３３】
該ダミー画素は、その構成自体は他の画素と全く同様にして形成するにも拘わらず、表示用として寄与させないものとするようにしている。このようにする理由は該ダミー画素と隣接する他の画素における容量素子Ｃｓｔｇを該他の画素に隣接するさらに別な画素の容量素子Ｃｓｔｇとその値を同様にするためである。
【００３４】
このことからすれば、該ダミー画素はゲート信号線ＧＬと平行に配列される部分にのみ設ければ充分であるが、本実施例ではそれとは別にドレイン信号線ＤＬと平行に配列される部分にも設けて、前述したダミー液晶表示部ＤＡＲを形成するようにしている。
【００３５】
《画素の構成》
図１は、前記ダミー画素とこのダミー画素に隣接する他の画素の一実施例を示す平面図である。ここで、該ダミー画素はドレイン信号線ＤＬと平行に配列されるダミー画素のうちの一つを示している。
また、図１のIV−IV線における断面図を図４に、Ｖ−Ｖ線における断面図を図５に示している。
【００３６】
各図において、透明基板ＳＵＢ１の液晶側の面に、まず、ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。
これらゲート信号線ＧＬは後述のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
【００３７】
このようにゲート信号線ＧＬが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる絶縁膜ＧＩが該ゲート信号線ＧＬをも被って形成されている。
この絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域においては前記ゲート信号線ＧＬに対する層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能を有するようになっている。
【００３８】
そして、この絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部に重畳するようにしてたとえばアモルファスＳｉからなる半導体層ＡＳが形成されている。
この半導体層ＡＳは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することにより、ゲート信号線の一部をゲート電極とする逆スタガ構造のＭＩＳ（metal insulator semiconductor）型トランジスタを構成することができる。
【００３９】
ここで、前記ドイレン電極ＳＤ１およびソース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記半導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ１が形成され、また、このドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＤ２が形成されている。
【００４０】
ここで、各ドレイン信号線ＤＬは、その延在方向に複数の屈曲部を有してジグザグ状に形成されている。この実施例では、たとえばゲート信号線ＧＬの形成部、画素領域の中央部、次のゲート信号線ＧＬの形成部にそれぞれ屈曲部が形成されている。
【００４１】
また、前記ソース電極ＳＤ２は画素領域内に形成される画素電極ＰＸと一体に形成されている。
すなわち、画素電極ＰＸは、その一方の端部が前記ソース電極ＳＤ２を兼ね、画素領域のほぼ中央部をｙ方向に延在した電極から構成されている。また、画素電極の中央部には屈曲部が形成され、前記ドレイン信号線ＤＬの一部をそのままｘ方向にシフトさせたパターン形状として形成されている。
【００４２】
このように薄膜トランジスタＴＦＴ、ドイレン信号線ＤＬ、ドレイン電極ＳＤ１、ソース電極ＳＤ２、および画素電極ＰＸが形成された透明基板ＳＵＢ１の表面には保護膜が形成されている。この保護膜は前記薄膜トランジスタＴＦＴの液晶との直接の接触を回避する膜で、該薄膜トランジスタＴＦＴの特性劣化を防止せんとするようになっている。
【００４３】
この保護膜はたとえばＳｉＮのような無機材料層からなる保護膜ＰＡＳと樹脂等の有機材料層からなる保護膜ＯＰＡＳの順次積層体から構成されている。このように保護膜として少なくとも有機材料層を用いているのは保護膜自体の誘電率を低減させることにある。
【００４４】
保護膜ＯＰＡＳの上面には対向電極ＣＴが形成されている。この対向電極ＣＴはｙ方向に延在されｘ方向に並設された複数（図では２本）の電極群から構成され、かつ、これら各電極は、平面的に観た場合、前記画素電極ＰＸを間にして位置付けるようになっている。
【００４５】
ここで、各対向電極ＣＴは、その中心軸がドレイン信号線ＤＬのそれに一致づけられて重畳して形成されているとともに、該ドレイン信号線ＤＬの幅よりも大きな幅を有して形成されている。
【００４６】
このようにドレイン信号線ＤＬの上方にて該ドレイン信号線ＤＬよりも幅の広い対向電極ＣＴを形成することにより、該ドレイン信号線ＤＬからの電気力線が該対向電極ＣＴに終端し画素電極ＰＸに終端することを回避できるという効果を奏する。ドレイン信号線ＤＬからの電気力線が画素電極ＰＸに終端した場合、それがノイズとなってしまうからである。
【００４７】
この場合、対向電極ＣＴとドレイン信号線ＤＬとの間には誘電率の小さな保護膜ＯＰＡＳが介在されていることから、それらの間の寄生容量を小さくすることができるようになる。
【００４８】
電極群からなる各対向電極ＣＴは、ゲート信号線ＧＬを充分に被って形成される同一の材料からなる対向電圧信号線ＣＬと一体的に形成され、この対向電圧信号線ＣＬを介して基準電圧が供給されるようになっている。
【００４９】
ゲート信号線ＧＬを充分に被って形成される対向電圧信号線ＣＬは、そのゲート信号線ＧＬからはみ出した部分において、その下層に前記各画素電極ＰＸの他方の端部が位置づけられ、これにより、画素電極ＰＸと対向電圧信号線ＣＬとの間に保護膜ＰＡＳ、ＯＰＡＳを誘電体膜とする容量素子Ｃｓｔｇが形成されている。
この容量素子Ｃｓｔｇは、たとえば画素電極ＰＸに供給された映像信号を比較的長く蓄積させる等の機能をもたせるようになっている。
【００５０】
そして、このように対向電極ＣＴが形成された透明基板ＳＵＢ１の上面には該対向電極ＣＴをも被って配向膜（図示せず）が形成されている。この配向膜は液晶と直接に当接する膜で、その表面に形成されたラビングによって該液晶の分子の初期配向方向を決定づけるようになっている。
【００５１】
このように構成された液晶表示装置は、たとえ保護膜ＯＰＡＳにおいてその端辺から剥がれが生じるようなことがあっても、ダミー液晶表示部ＤＡＲの領域においてその剥がれの進行を停止させることができ、該ダミー液晶表示部ＤＡＲ内の液晶表示部ＡＲにまで至るようなことを回避させることができる。
【００５２】
この場合、ダミー液晶表示部ＤＡＲにおけるドレイン信号線ＤＬ、対向電極ＣＴ、および画素電極ＰＸの各パターンはジグザグ状に形成されているため、保護膜ＯＰＡＳの剥がれの力が緩和され、一括して広範囲にわたる剥がれを防止できる効果を奏する。
【００５３】
また、このような構成において、保護膜ＯＰＡＳの膜厚＞保護膜ＰＡＳの膜厚＞保護膜ＰＡＳ下の各電極の膜厚というような関係にあれば、保護膜下の電極の膜厚が保護膜の表面に現れるため、接触面積の増大が図れるようになる。
このため、有機膜ＯＰＡＳの下層との密着性が向上し、剥がれを低減させることができる。
【００５４】
実施例２．
図６は、本発明による液晶表示装置の他の実施例を示す断面図で、図５に対応した図となっている。
図５の場合と比較して異なる構成は、保護膜として無機材料層からなる保護膜ＰＡＳを用いず、有機材料層からなる保護膜ＯＰＡＳのみを用いていることにある。この場合でも同様の効果があることはいうまでもない。
【００５５】
実施例３．
図７は、本発明による液晶表示装置の他の実施例を示す断面図で、図５に対応した図となっている。
図５の場合と比較して異なる構成は、画素電極ＰＸを対向電極ＣＴと同様に保護膜ＯＰＡＳの上面に形成していることにある。
この場合、画素電極ＰＸと薄膜トランジスタＴＦＴのソース電極ＳＤ２との接続は保護膜ＯＰＡＳに形成したスルーホールを介してなされている。
この場合でも同様の効果があることはいうまでもない。
【００５６】
実施例４．
図８（ａ）は、本発明による液晶表示装置の他の実施例を示す平面図で、図１と対応した図となっている。また、図８（ｂ）は図８（ａ）のｂ−ｂ線における断面図である。
図１の場合と比較して異なる構成は、ダミー液晶表示部ＤＡＲの各画素がダミー画素ではなく、単に保護膜ＯＰＡＳの剥がれ防止パターンとして形成され、そのパターンは画素に酷似した構成となっている。
すなわち、液晶表示部ＡＲ、ＤＡＲにはｘ方向に並設される各画素に共通に対向電圧信号線ＣＬがゲート信号線ＧＬと同層に形成され、この対向電圧信号線ＣＴは通常の画素（有効表示領域の各画素）において保護膜ＯＰＡＳ、ＰＡＳを貫通するスルーホールＴＨを通して対向電極ＣＴに接続されている。これにより、たとえば透光性の材料から形成される対向電極ＣＴの全体的な電気抵抗値を低減させることができる。
一方、剥がれ防止パターンとして形成された液晶表示ＤＡＲの画素に酷似した部分において、対向電圧信号線ＣＬにはそれと一体に対向電極ＣＴが形成されている。すなわち、この部分には画素電極ＰＸに置き換えられて対向電極ＣＴが形成された構成となっている。
この場合においても、実施例１の場合と同様の効果を奏することができる。
また、このように構成した場合、防止パターンとして形成された液晶表示ＤＡＲの画素に酷似した部分において、電圧差を大幅に低減でき、いわゆる電蝕等の発生を抑制できるようになる。このことは、実使用状態で通電したことによる電蝕を原因とする保護膜ＯＰＡＳの剥がれも同時に回避することができるようになる。
【００５７】
実施例５．
図９は、本発明による液晶表示装置の他の実施例を示す断面図で、図８（ｂ）に対応する図となっている。
図８（ｂ）と比較して異なる構成は、剥がれ防止パターンとして形成された液晶表示ＤＡＲの画素に酷似した部分において、対向電圧信号線ＣＬと一体に形成する対向電極ＣＴに代えて保護膜ＯＰＡＳ上に形成された対向電極ＣＴとともにさらに別個の対向電極ＣＴを形成していることにある。実施例４に示した効果と同様の効果が得られる。
【００５８】
実施例６．
図１０（ａ）は、本発明による液晶表示装置の他の実施例を示した断面図で、図８に対応した図となっている。また、図１０（ｂ）は図１０（ａ）のｂ−ｂ線における断面図である。
図８と比較して異なる構成は、剥がれ防止パターンとして形成された液晶表示ＤＡＲの画素に酷似した部分において、対向電圧信号線ＣＬと一体に形成される対向電極ＣＴの数を多数としたことにある。
これにより、保護膜ＯＰＡＳは前記対向電極ＣＴの各段差が生じている保護膜ＰＡＳ面に形成されることになり、接着の強度が図れることになる。
【００５９】
実施例７．
図１１は、本発明による液晶表示装置の他の実施例を示した構成図で、図８に対応した図となっている。
図８と比較して異なる構成は、剥がれ防止パターンとして形成された液晶表示ＤＡＲの画素に酷似した部分において、絶縁膜ＧＩの上面にその下層の対向電極ＣＴと重畳するようにして材料層を形成していることにある。
ここで、この材料層はドレイン信号線ＤＬの形成の際に同時に形成されるもので、その形成による凹凸の段差を保護膜ＰＡＳ面に顕在化させるために設けている。
このようにすることによって、保護膜ＯＰＡＳの端面からの剥がれをこの部分で止め、実質的な液晶表示部ＡＲにまで至るのを回避することができるようになる。
【００６０】
実施例８．
図１２は、本発明による液晶表示装置の他の実施例を示す説明図であり、液晶表示部ＡＲの右上の角の部分を示した平面図である。
これまでの各実施例では、実質的な液晶表示部ＡＲの各画素領域においても、ドレイン信号線ＤＬ、画素電極ＰＸ、対向電極ＣＴがそれぞれジグザグ状に形成されていたものであるが、それらは直線状に形成されていてもよい。
ドレイン信号線ＤＬ、画素電極ＰＸ、対向電極ＣＴをジグザグ状にするのはダミー液晶表示部ＤＡＲに相当する部分で充分であるからである。
【００６１】
実施例９．
図１３（ａ）は、本発明による液晶表示装置の他の実施例を示す一部平面図である。また、図１３（ａ）のｂ−ｂ線における断面図を図１３（ｂ）に示している。
各図は、実質的な液晶表示部ＡＲの周辺には、該実質的な液晶表示部ＡＲの各画素領域におけるパターンとほぼ同様のパターンは存在せず、代わりに、その部分の絶縁膜ＧＩに散在されたあるいは並設された開口を形成している。この開口は穴状あるいは溝状の形状であってもよい。
このようにすることによって、前記絶縁膜ＧＩの表面に多数の凹凸を形成し、この上面に形成される保護膜ＯＰＡＳの剥がれに対する接着力を強化せしめている。
【００６２】
実施例１０．
図１４は、本発明による液晶表示装置の他の実施例を示す断面図で、図１３（ｂ）に対応した図となっている。
図１３（ｂ）と比較して異なる構成は、絶縁膜ＧＩの上面に保護膜ＰＡＳが形成され、この保護膜ＰＡＳとともに絶縁膜ＧＩに散在されたあるいは並設された開口が形成されていることにある。
このようにした場合にも、実施例９と同様の効果を奏する。
【００６３】
実施例１１．
図１５は、本発明による液晶表示装置の他の実施例を示す断面図で、図１４に対応した図となっている。
図１４と比較して異なる構成は、絶縁膜ＧＩ、保護膜ＰＡＳのいずれにも開口を形成することはせずして、該絶縁膜ＧＩの表面に凹凸形成を目的として散在されたあるいは並設された多数の材料層を形成していることにある。
この実施例の場合、該材料層はたとえばドレイン信号線ＤＬを形成する際に同時に形成するようにしている。
図１６（ａ）ないし（ｆ）は、実施例１１に示した散在されたあるいは並設された多数の材料層の具体的なパターンの一例を揚げたものである。
【００６４】
実施例１２．
図１７は、本発明による液晶表示装置の他の実施例を示す構成図で、図１３と対応した図となっている。
図１３と比較して異なる構成は、保護膜ＯＰＡＳ自体に開口を設けて該保護膜ＯＰＡＳの剥がれを防止せんとするものである。
この場合、該開口は保護膜ＯＰＡＳの端辺から液晶表示部ＡＲ側へ複数設けられ、保護膜ＯＰＡＳの端辺側の開口は液晶表示部ＡＲ側の開口よりも大きく形成されている。
このようにすることにより、保護膜ＯＰＡＳの一括剥がれを防止できる。この場合、前記開口の大きさに上述のような変化をもたせているのは、保護膜ＯＰＡＳの剥がれの過程にその剥がれに要する力に対応させているからである。
【００６５】
実施例１３．
図１８は、本発明による液晶表示装置の他の実施例を示す構成図で、図１７と対応した図となっている。
図１７と比較して異なる構成は、保護膜ＯＰＡＳに形成した開口の領域を該開口を被って検査端子を形成していることにある。
ここで、検査端子とは、液晶表示装置の製造の過程でドレイン信号線ＤＬあるいはゲート信号線ＧＬ等の断線等を検査するための端子で、液晶表示装置の完成の手前で該ドレイン信号線ＤＬあるいはゲート信号線ＧＬ等と切断される場合も含まれる端子をいう。
このようにした場合、保護膜ＯＰＡＳに形成した開口から各種溶液が侵入して該保護膜ＯＰＡＳの剥がれを助長させるのを該検査端子の材料を被うことによって防止できる効果を奏する。
【００６６】
実施例１４．
図１９（ａ）は、本発明による液晶表示装置の他の実施例を示す平面図である。また、図１９（ｂ）は図１９（ａ）のｂ−ｂ線における断面図である。
この実施例では、実質的な液晶表示部ＡＲを囲む領域の一部に駆動回路を形成していることにある。この駆動回路は走査信号駆動回路Ｖあるいは映像信号駆動回路Ｈｅで、透明基板ＳＵＢ１上に直接、すなわち薄膜トランジスタおよびそれらを接続させるための配線層が形成された回路となっている。
前記薄膜トランジスタの半導体材料としてはポリシリコン、多結晶シリコン、連続粒界シリコン、あるいはＣＧＳ等が用いられる。
これらの回路は保護膜ＯＰＡＳの下層に形成するようにすれば、該回路の表面に複雑な凹凸が形成されていることから、該保護膜ＯＰＡＳの接着が向上しその剥がれを防止することができる。
【００６７】
実施例１５．
図２０は、本発明による液晶表示装置の他の実施例を示す平面図である。
同図はゲート信号線ＧＬが走査信号駆動回路Ｖに接続される部分を示すもので、隣接する各ゲート信号線ＧＬの間隔に対して走査信号駆動回路Ｖの該各ゲート信号線ＧＬとの接続がなされるバンプの間隔が小さいことから、該各ゲート信号線ＧＬが該走査信号駆動回路Ｖへ収束する部分が存在する。
この実施例では、保護膜ＯＰＡＳの端辺が該各ゲート信号線ＧＬの収束する部分を横切るようにして配置させたことにある。
このようにした場合、ゲート信号線ＧＬの幾つかは保護膜ＯＰＡＳの端辺に対して斜めに走行するようになり、これを理由として、該保護膜ＯＰＡＳが該端辺から剥がれ難い構成とすることができる。
この実施例では、ゲート信号線ＧＬの走査信号駆動回路Ｖへの接続部分について説明したものであるが、ドレイン信号線ＤＬの映像信号駆動回路Ｈｅへの接続部分に関しても同様の構成としてもよく、また、両者を併用するようにしてもよいことはもちろんである。
【００６８】
実施例１６．
図２１は、本発明による液晶表示装置の他の実施例を示す平面図である。同図は、保護膜ＯＰＡＳの端辺を示したものであり、その端辺がたとえば凹凸のもの（ａ）、ジグザグのもの（ｂ）、変形ジグザグのもの（ｃ）、ランダムのもの（ｄ）、曲線のもの（ｅ）等としたものである。
このようにした場合でも、保護膜ＯＰＡＳの端辺からの剥がれを防止でき、それ単独として形成してもよいし、また、上述した各実施例と併用して形成してもよい。
なお、図２１に示した繰り返しパターンの周期はそれを小さくする程その効果は大きくなり、具体的には一画素から数画素程度を一周期とすることが望ましい。
【００６９】
実施例１７．
図２２は、本発明による液晶表示装置の他の実施例を示す断面図である。同図は保護膜ＯＰＡＳの端辺部を示したものである。
同図において、ゲート信号線ＧＬあるいはドレイン信号線ＤＬはアルミニュム（Ａｌ）あるいはそれを含む合金から構成され、それを被う無機膜（絶縁膜ＧＩ、あるいは絶縁膜ＧＩと無機材料層からなる保護膜ＰＡＳの積層体）の上面に有機材料層からなる保護膜ＯＰＡＳが形成されている。
そして、実質的に液晶表示部ＡＲとして機能する領域の周辺にて、前記無機膜にゲート信号線ＧＬあるいはドレイン信号線ＤＬの一部を露出させる開口を形成するとともに、この開口部が保護膜ＯＰＡＳに被われる構成としている。
このように構成した場合、無機膜の前記開口がされた領域のゲート信号線ＧＬあるいはドレイン信号線ＤＬからいわゆるヒロックが発生し、このヒロックは保護膜ＯＰＡＳに至るまで充分に成長する現象を発生させることができる。
これにより、保護膜ＯＰＡＳは該ヒロックによって剥がれ難く構成することができる。
【００７０】
実施例１８．
図２３は、本発明による液晶表示装置の他の実施例を示す構成図で、図２２に対応した図となっている。
図２２と比較して異なる構成は、アルミニュム（Ａｌ）あるいはそれを含む合金から構成されるゲート信号線ＧＬあるいはドレイン信号線ＤＬは、それをヒロックから保護するための金属層に被われており、この金属層は実質的に液晶表示部ＡＲとして機能する領域の周辺にて、前記無機膜とともに開口が形成されていることにある。
前記金属層はたとえばＭｏおよびこれを含む合金等で形成され、実質的に液晶表示部ＡＲとして機能する領域にヒロックが発生するのを信頼性よく防止している。また、この金属層は外部との接続抵抗の低減を図るようになる。
【００７１】
実施例１９．
図２４は、本発明による液晶表示装置の他の実施例を示す構成図で、図２３に対応した図となっている。
図２３と比較して異なる構成は、アルミニュム（Ａｌ）あるいはそれを含む合金から構成されるゲート信号線ＧＬあるいはドレイン信号線ＤＬにおいて、その表面が陽極化成されて酸化アルミニュウムが形成されている。
そして、実質的な液晶表示部ＡＲの領域の周辺部に、該酸化アルミニュウムが除去された部分を有している。
ゲート信号線ＧＬあるいはドレイン信号線ＤＬを被う無機膜には前記酸化アルミニュウムが除去された部分に開口が形成されておらず、また、この無機膜の上面には保護膜ＯＰＡＳが形成されている。
ゲート信号線ＧＬあるいはドレイン信号線ＤＬからは、前記酸化アルミニュウムが除去された部分を通して、無機膜を貫通して保護膜ＯＰＡＳに至るヒロックが形成され、これによって該保護膜ＯＰＡＳを剥がれ難くするようになっている。
【００７２】
実施例２０．
図２５は、本発明による液晶表示装置の他の実施例を示す構成図で、図２４に対応した図となっている。
図２４と比較して異なる構成は、ゲート信号線ＧＬあるいはドレイン信号線ＤＬの酸化アルミニュウムが除去された部分に一致づけられて無機膜にも開口が形成されていることにある。
ヒロックの保護膜ＯＰＡＳへの成長を容易にし、より効果的となる構成としている。
【００７３】
実施例２１．
図２６（ａ）は、本発明による液晶表示装置の他の実施例を示す平面図である。また、図２６（ｂ）は図２６（ａ）のｂ−ｂ線における断面図である。
同図は、液晶表示部ＡＲの右上の角の部分を示した平面図である。保護膜ＯＰＡＳの端面にはその全周におよんでそれを被うようにして被覆層ＣＶＬが形成されている。
この被覆層ＣＶＬとしては、有機膜、無機膜、透明導電層、金属材料のいずれでもよい。
すなわち、剥がれが生じ易い保護膜ＯＰＡＳの端辺を該被覆層ＣＶＬによってカバーさせるようにしたものである。
【００７４】
実施例２２．
図２７は、本発明による液晶表示装置の他の実施例を示す平面図で、図２６（ａ）に対応した図となっている。
図２６（ａ）と比較して異なる構成は、被覆層ＣＶＬは保護膜ＯＰＡＳの端辺に沿って断続的に形成されていることにある。
このようにしても実施例２１の場合と同様の効果を奏する。
【００７５】
実施例２３．
図２８は、本発明による液晶表示装置の他の実施例を示す平面図で、図２６（ｂ）に対応した図となっている。
図２６（ｂ）と比較して異なる構成は、保護膜ＯＰＡＳの端辺を被う被覆層ＣＶＬとして導電層が用いられ、この場合の導電層は電極を形成する際に同時に形成するようにすることが好ましい。製造工数の増大をもたらさないとともに、電極のパターニングのための現像液、洗浄液、エッチング液、レジスト剥離液のいずれからも保護膜ＯＰＡＳの端辺の側壁面が接触しないように保護されるからである。
図２９（ａ）ないし（ｅ）は、電極を形成する際に同時に形成する前記導電層の形成の一実施例を示す工程図である。図２９（ｃ）に示す工程で保護膜ＯＰＡＳの端面はレジストおよび電極層によりレジスト現像液から保護され、図２９（ｄ）に示す工程で保護膜ＯＰＡＳの端面はレジストおよび電極層によりエッチング液から保護され、図２９（ｅ）に示す工程で保護膜ＯＰＡＳの端面は電極層によりレジスト剥離液から保護されるようになる。
【００７６】
実施例２４．
図３０は、本発明による液晶表示装置の他の実施例を示す断面図で、図２８に対応した図となっている。
図２８と比較して異なる構成は、保護膜ＯＰＡＳの端面を被う導電性材料は無機膜の下層に形成される信号線（ゲート信号線ＧＬあるいはドレイン信号線ＤＬ）と電気的に接続されて端子を構成するようになっている。
この端子はたとえば検査用の端子ＴＴとして機能させることができる。
なお、同図において、該端子と信号線の接続は前記無機膜に形成されたスルーホールを通して行うようにしているが、たとえば図３１に示すように、保護膜ＯＰＡＳ、無機膜を貫通させるスルーホールを通して接続させるようにしてもよいことはもちろんである。
【００７７】
実施例２５．
図３２は、本発明による液晶表示装置の他の実施例を示す断面図で、図２６（ｂ）に対応する図となっている。
図２６（ｂ）と比較して異なる構成は、保護膜ＯＰＡＳの端面の透明基板ＳＵＢ１の面に対する角度θが１０°〜８０°の範囲に設定されていることにある。
８０°より大きい場合、保護膜ＯＰＡＳの形成が不十分となりやすく、また断線が生じやすくなるためである。さらに１０°より小さい場合、保護膜ＯＰＡＳの断面構造としての上辺部と下辺部の距離が開きすぎ、該保護膜ＯＰＡＳの端面のめくり上がりが生じ易いからである。
なお、被覆層ＣＶＬとして検査用の電極を兼ねる場合、保護膜ＯＰＡＳの端面の透明基板ＳＵＢ１の面に対する角度θは１０°〜７０°の範囲に設定することが望ましい。検査時に検査用の針を接触しやすくするためである。
また、図３３に示すように、被覆層ＣＶＬの保護膜ＯＰＡＳの下辺端部からのはみ出し量Ｌは、１０μｍ以上とすることが望ましい。保護膜ＯＰＡＳの下辺端部の浮き上がり防止のためである。
【００７８】
実施例２６．
図３４（ａ）は、本発明による液晶表示装置の他の実施例を示す平面図であり、図３４（ｂ）は、図３４（ａ）のｂ−ｂ線における断面図である。同図は、液晶表示部ＡＲの右上の角の部分を示した平面図である。
また、各画素の構成は、図１に示したとほぼ同様となっており（この場合、ドレイン信号線ＤＬ、画素電極ＰＸ、対向電極ＣＴは直線状となっていてもよい）、対向電極ＣＴが保護膜ＯＰＡＳの上面に形成されている。
そして、保護膜ＯＰＡＳの端面を被う被覆層ＣＶＬは前記対向電極ＣＴをそのまま延在させて形成させていることにある。
このようにした場合、保護膜ＯＰＡＳを被う被覆層ＣＶＬの面積は大幅に拡大し、該保護膜ＯＰＡＳの剥がれを完全なほどに達成することができる。また、対向電極ＣＴに電圧を供給する対向電圧信号線ＣＬをも兼ねることからその電気抵抗値を大幅に低減させることができる。
なお、実質的に液晶表示部ＡＲとなる領域の周辺にダミー液晶表示部ＤＡＲ等を形成する場合、そのダミー液晶表示部ＤＡＲの各画素領域の保護膜ＯＰＡＳ上に形成された電極をそのまま延在させて前記被覆層ＣＶＬを形成してもよいことはもちろんである。
【００７９】
実施例２７．
図３５ないし図３８は、それぞれ保護膜ＯＰＡＳの端辺を被う前記被覆層ＣＶＬの形成パターンの各態様を示している。
図３５は保護膜ＯＰＡＳの端辺に沿って断続的に形成したもの、図３６は保護膜ＯＰＡＳの端辺のうちｙ方向に平行な端辺に形成したもの、図３７は保護膜ＯＰＡＳのｘ方向に平行な端辺およびｙ方向に平行な端辺にそれぞれ独立に分離された状態で形成したもの、図３７は保護膜ＯＰＡＳのｘ方向に平行な端辺およびｙ方向に平行な端辺に連続させた状態で形成したものを示している。
なお、保護膜ＯＰＡＳの端辺を被う前記被覆層ＣＶＬの形成パターンの態様は上述のものに限定されないことはいうまでもない。
【００８０】
実施例２８．
図３９は、本発明による液晶表示装置の他の実施例を示す構成図で、図３４に対応した図となっている。
図３４と比較して異なる構成は、保護膜ＯＰＡＳの上面に形成される対向電極ＣＴの延在部と検査用の端子ＴＴとで該保護膜ＯＰＡＳの端辺を被った構成としていることにある。
すなわち、検査用の端子ＴＴが形成される領域においては、対向電極ＣＴの延在部は該領域を回避し、それ以外の領域にて該該保護膜ＯＰＡＳの端辺を被うようにしたものである。
なお、このような構成は、必ずしも保護膜ＯＰＡＳの上面に電極等が形成されたものに限定されることはなく、図４０に示すように、検査用の端子ＴＴとたとえば交互に配置させた別個の材料で保護膜ＯＰＡＳの端辺を被うように形成してもよい。
【００８１】
実施例２９．
図４１は、本発明による液晶表示装置の他の実施例を示す構成図で、図３９に対応した図となっている。
図３９と比較して異なる構成は、シール材ＳＬの形成個所を明確にした部分であり、該シール材ＳＬは保護膜ＯＰＡＳの端辺から透明基板ＳＵＢ１の端辺にかけて延在する被覆層ＣＶＬに重畳するようにして形成されている。
被覆層ＣＶＬは該シール材ＳＬによって剥がれを防止でき、このことは該保護膜ＯＰＡＳの剥がれも信頼性よく防止できる。特に、製品として完成した以後においての振動、衝撃への耐性が向上する。
同様の趣旨から、たとえば図４２に示すように、前記シール材ＳＬは保護膜ＯＰＡＳの端辺に沿って形成されていても同様の効果を奏する。
【００８２】
実施例３０．
上述した各実施例は液晶表示装置について説明したものである。しかし、有機ＥＬ表示装置においても基板面に上述したと同様なパターンでゲート信号線およびドレイン信号線が形成され、また、表示面のほぼ全域に有機材料層が形成されていることから、これら有機ＥＬ表示装置を含む他の表示装置にも適用できることはいうまでもない。
【００８３】
以下、有機ＥＬ表示装置の概略的な構成について説明する。
図４３は有機ＥＬ表示装置の一実施例を示す平面図である。また、図４４は図４３のIVIV−IVIV線における断面図、図４５は図４３のIVＶ−IVＶ線における断面図、図４６は図４３のIVVI−IVVI線における断面図である。
各図において、基板ＳＵＢの表面の各画素領域のたとえば左下の個所にｘ方向に延在するポリシリコン層からなる半導体層ＰＳが形成されている。この半導体層ＰＳは薄膜トランジスタＴＦＴの半導体層となるものである。
【００８４】
そして、この半導体層ＰＳをも被って該基板ＳＵＢの表面には絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは薄膜トランジスタＴＦＴの形成領域においてゲート絶縁膜として機能するものである。
この絶縁膜ＧＩの表面にはそのｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。このゲート信号線ＧＬは後述のドレイン信号線ＤＬとで前記画素領域を画するようにして形成される。
【００８５】
また、このゲート信号線ＧＬは、その一部において前記半導体層ＰＳのほぼ中央部を横切るようにして延在される延在部が形成され、この延在部は薄膜トランジスタＴＦＴのゲート電極ＧＴとして機能するようになっている。
なお、このゲート電極ＧＴの形成後にはそれをマスクとして不純物イオンが打ち込まれ、該ゲート電極ＧＴの直下以外の領域の前記半導体層ＰＳの部分は低抵抗化されるようになっている。
【００８６】
ゲート信号線ＧＬ（ゲート電極ＧＴ）をも被って前記基板ＳＵＢの表面には絶縁膜ＩＮが形成されている。この絶縁膜ＩＮは後述のドレイン信号線ＤＬの形成領域においてゲート信号線ＧＬに対する層間絶縁膜としての機能を有する。
【００８７】
絶縁膜ＩＮの表面にはそのｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成されている。このドレイン信号線ＤＬの一部は前記半導体層ＰＳの一端部にまで延在され、絶縁膜ＩＮおよび絶縁膜ＧＩを貫通して予め形成されたスルーホールを通して該半導体層ＰＳと接続されている。すなわち、ドレイン信号線ＤＬの前記延在部は薄膜トランジスタＴＦＴのドレイン電極ＳＤ１として機能する。
【００８８】
また、前記半導体層ＰＳの他端部には絶縁膜ＩＮおよび絶縁膜ＧＩを貫通して予め形成されたスルーホールを通して接続されたソース電極ＳＤ２が形成され、このソース電極ＳＤ２は後述の画素電極ＰＸと接続させるための延在部が形成されている。
【００８９】
そして、このようにドレイン信号線ＤＬ（ドレイン電極ＳＤ１）、ソース電極ＳＤ２が形成された基板ＳＵＢの表面には絶縁膜ＩＬが形成されている。
この絶縁膜ＩＬの上面には、各画素領域の僅かな周辺を除く中央に画素電極ＰＸが形成され、この画素電極ＰＸは該絶縁膜ＩＬに形成したスルーホールを通して前記薄膜トランジスタＴＦＴのソース電極ＳＤ２と接続されている。
【００９０】
画素電極ＰＸの上面にはホール注入層ＨＰを介して発光材料層ＦＬＲが形成され、この発光材料層ＦＬＲは隣接する他の画素領域の発光材料層と有機材料層からなるバンク膜ＢＮＫを介して画されている。
これら発光材料層ＦＬＲとバンク膜ＢＮＫの上面には各画素領域に共通な対向電極ＣＴが形成され、この対向電極ＣＴの上面には保護膜ＰＳＶが形成されている。
【００９１】
画素電極ＰＸと対向電極ＣＴの間に介在された発光材料層ＦＬＲに電流が流れることによって、該発光材料層ＦＬＲが発光し、画素電極ＰＸおよび対向電極ＣＴのうち少なくともいずれか一方の電極をＩＴＯ、ＩＺＯ、ＩＴＺＯ等の透光性の導電材料で形成することにより、該光を目視することができる。
【００９２】
このように構成された有機ＥＬ表示装置は、表示部に有機材料層を用いており、また、その上面に導電膜を形成しなければならないことから、上述した液晶表示装置と事情が同じで、同様の課題が生じている。
このことから、上述した各実施例はこの有機ＥＬ表示装置においても適用することができるようになる。
【００９３】
【発明の効果】
以上説明したことから明らかなように、本発明による表示装置によれば、有機材料層の剥がれを回避することができる。
【図面の簡単な説明】
【図１】 本発明による表示装置の画素の一実施例を示す平面図である。
【図２】 本発明による表示装置の一実施例を示す全体等価回路図である。
【図３】 本発明による表示装置の一実施例を示す全体平面図である。
【図４】 図１のIV−IV線における断面図である。
【図５】 図１のＶ−Ｖ線における断面図である。
【図６】 本発明による表示装置の他の実施例を示す断面図である。
【図７】 本発明による表示装置の他の実施例を示す断面図である。
【図８】 本発明による表示装置の画素の他の実施例を示す構成図である。
【図９】 本発明による表示装置の他の実施例を示す断面図である。
【図１０】 本発明による表示装置の画素の他の実施例を示す構成図である。
【図１１】 本発明による表示装置の画素の他の実施例を示す構成図である。
【図１２】 本発明による表示装置の画素の他の実施例を示す平面図である。
【図１３】 本発明による表示装置の他の実施例を示す構成図である。
【図１４】 本発明による表示装置の他の実施例を示す断面図である。
【図１５】 本発明による表示装置の他の実施例を示す断面図である。
【図１６】 本発明による表示装置の他の実施例を示す説明図である。
【図１７】 本発明による表示装置の他の実施例を示す構成図である。
【図１８】 本発明による表示装置の他の実施例を示す断面図である。
【図１９】 本発明による表示装置の他の実施例を示す構成図である。
【図２０】 本発明による表示装置の他の実施例を示す平面図である。
【図２１】 本発明による表示装置の他の実施例を示す説明図である。
【図２２】 本発明による表示装置の他の実施例を示す断面図である。
【図２３】 本発明による表示装置の他の実施例を示す断面図である。
【図２４】 本発明による表示装置の他の実施例を示す断面図である。
【図２５】 本発明による表示装置の他の実施例を示す断面図である。
【図２６】 本発明による表示装置の他の実施例を示す構成図である。
【図２７】 本発明による表示装置の他の実施例を示す平面図である。
【図２８】 本発明による表示装置の他の実施例を示す断面図である。
【図２９】 本発明による表示装置の製造方法の一実施例を示す平面図である。
【図３０】 本発明による表示装置の他の実施例を示す断面図である。
【図３１】 本発明による表示装置の他の実施例を示す断面図である。
【図３２】 本発明による表示装置の他の実施例を示す断面図である。
【図３３】 本発明による表示装置の他の実施例を示す断面図である。
【図３４】 本発明による表示装置の他の実施例を示す構成図である。
【図３５】 本発明による表示装置の他の実施例を示す平面図である。
【図３６】 本発明による表示装置の他の実施例を示す平面図である。
【図３７】 本発明による表示装置の他の実施例を示す平面図である。
【図３８】 本発明による表示装置の他の実施例を示す平面図である。
【図３９】 本発明による表示装置の他の実施例を示す構成図である。
【図４０】 本発明による表示装置の他の実施例を示す平面図である。
【図４１】 本発明による表示装置の他の実施例を示す構成図である。
【図４２】 本発明による表示装置の他の実施例を示す断面図である。
【図４３】 本発明による表示装置の他の実施例を示す平面図である。
【図４４】 図４３のIVIV−IVIV線における断面図である。
【図４５】 図４３のIVＶ−IVＶ線における断面図である。
【図４６】 図４３のIVVI−IVVI線における断面図である。
【符号の説明】
ＳＵＢ…基板、ＧＬ…ゲート信号線、ＤＬ…ドレイン信号線、ＣＬ…対向電圧信号線、ＴＦＴ…薄膜トランジスタ、ＰＸ…画素電極、ＣＴ…対向電極、ＰＡＳ…保護膜（無機材料層）、ＯＰＡＳ…保護膜（有機材料層）、ＡＲ…液晶表示部、ＤＡＲ…ダミー液晶表示部、ＣＶＬ…被覆層、ＴＴ…検査用の端子、ＦＬＲ…発光材料層、ＢＮＫ…バンク膜。
Claims (9)
- 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部よりも広い面積を有する有機材料層からなる層間絶縁膜が少なくとも形成され、
前記層間絶縁膜の液晶側に、少なくとも前記画素電極あるいは対向電極が形成され、
前記液晶表示部の周辺の各画素領域を表示に寄与しない領域として構成するとともに、この寄与しない領域の画素領域の画素電極と対向電極は、一方向へ少なくとも一の屈曲部を有して延在して形成されていることを特徴とする表示装置。 - 表示に寄与しない各画素領域の画素電極および対向電極のうち少なくとも一方の電極の数を表示に寄与する各画素領域の対応する電極の数よりも多く形成していることを特徴とする請求項１に記載の表示装置。
- 前記表示に寄与しない各画素領域の画素電極は、前記スイッチング素子に接続されないことを特徴とする請求項１に記載の表示装置。
- 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部よりも広い面積を有する有機材料層からなる層間絶縁膜が少なくとも形成され、
この層間絶縁膜は前記液晶表示部を超えて形成される領域を有するとともに、当該液晶表示部を越えた領域において、下層に形成される他の絶縁膜に散在される開口あるいは並設される溝が形成されていることを特徴とする表示装置。 - 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部よりも広い面積を有する有機材料層からなる層間絶縁膜が少なくとも形成され、
この層間絶縁膜は前記液晶表示部を越えて形成されているとともに、この層間絶縁膜の全周の端面を被って被覆層が形成されていることを特徴とする表示装置。 - 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部よりも広い面積を有する有機材料層からなる層間絶縁膜が少なくとも形成され、
この層間絶縁膜の上面に、前記画素電極および対向電極のうちいずれか一方の電極が形成されているとともに、該層間絶縁膜の端面の少なくとも一部にそれを被って前記一方の電極の材料からなる被覆層が形成されていることを特徴とする表示装置。 - 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線と交差して並設した複数のドレイン信号線とが形成され、
これら信号線で囲まれる画素領域の集合体を液晶表示部とし、前記各画素領域に、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる対向電極とを備え、
前記液晶表示部よりも広い面積を有する有機材料層からなる層間絶縁膜が少なくとも形成され、
前記液晶表示部の周辺の領域であって前記層間絶縁膜より下層に、少なくとも一の屈曲部を有して延在する電極もしくは配線が形成されていることを特徴とする表示装置。 - 前記電極もしくは配線の数が表示領域での単位面積当たりの数より多いことを特徴とする請求項７に記載の表示装置。
- 前記電極もしくは配線は、前記対向電極に印加される電圧を供給する対向電圧信号線と同層に形成されることを特徴とする請求項８に記載の表示装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077678A JP4197233B2 (ja) | 2002-03-20 | 2002-03-20 | 表示装置 |
| US10/390,910 US7064734B2 (en) | 2002-03-20 | 2003-03-19 | Display device |
| US11/452,371 US8363196B2 (en) | 2002-03-20 | 2006-06-14 | Display device with covering layer on end surface of organic interlayer film |
| US12/331,553 US8045123B2 (en) | 2002-03-20 | 2008-12-10 | Display device with peel-preventing pattern |
| US13/230,051 US8248567B2 (en) | 2002-03-20 | 2011-09-12 | Display device with dummy signal line having a bend |
| US13/743,805 US20130128209A1 (en) | 2002-03-20 | 2013-01-17 | Display Device |
| US14/716,829 US20150253641A1 (en) | 2002-03-20 | 2015-05-19 | Display Device |
| US15/640,679 US20170299931A1 (en) | 2002-03-20 | 2017-07-03 | Display Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077678A JP4197233B2 (ja) | 2002-03-20 | 2002-03-20 | 表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006160549A Division JP4361549B2 (ja) | 2006-06-09 | 2006-06-09 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003280018A JP2003280018A (ja) | 2003-10-02 |
| JP4197233B2 true JP4197233B2 (ja) | 2008-12-17 |
Family
ID=29228061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002077678A Expired - Fee Related JP4197233B2 (ja) | 2002-03-20 | 2002-03-20 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (7) | US7064734B2 (ja) |
| JP (1) | JP4197233B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9933660B2 (en) | 2013-10-01 | 2018-04-03 | Japan Display Inc. | Liquid crystal display device |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500147B1 (ko) * | 2002-12-31 | 2005-07-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| KR100560787B1 (ko) * | 2003-11-05 | 2006-03-13 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 |
| JP4217170B2 (ja) * | 2004-01-28 | 2009-01-28 | 株式会社 日立ディスプレイズ | 液晶表示装置およびその駆動方法 |
| JP4905242B2 (ja) * | 2007-05-01 | 2012-03-28 | ソニー株式会社 | 液晶装置及び電子機器 |
| JP4475303B2 (ja) * | 2007-08-17 | 2010-06-09 | ソニー株式会社 | 表示装置 |
| KR101346921B1 (ko) | 2008-02-19 | 2014-01-02 | 엘지디스플레이 주식회사 | 평판 표시 장치 및 그 제조방법 |
| WO2010029793A1 (ja) * | 2008-09-12 | 2010-03-18 | シャープ株式会社 | アクティブマトリクス基板、表示パネル、および表示装置 |
| JP5409315B2 (ja) * | 2009-12-11 | 2014-02-05 | キヤノン株式会社 | 表示装置 |
| KR101127588B1 (ko) * | 2010-03-09 | 2012-03-22 | 삼성모바일디스플레이주식회사 | 액정 표시 장치 및 액정 표시 장치의 제조 방법 |
| JP6004560B2 (ja) * | 2011-10-06 | 2016-10-12 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR101876540B1 (ko) * | 2011-12-28 | 2018-07-10 | 삼성디스플레이 주식회사 | 가요성 표시 장치 및 가요성 표시 장치의 제조 방법 |
| KR101992341B1 (ko) * | 2012-11-06 | 2019-06-25 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR20140127112A (ko) * | 2013-04-24 | 2014-11-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 모니터링 장치 및 액정 표시 장치의 제조 방법 |
| CN103246092B (zh) * | 2013-04-28 | 2015-08-19 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| TWI518405B (zh) * | 2014-01-24 | 2016-01-21 | 友達光電股份有限公司 | 顯示面板及其製作方法 |
| KR20150102822A (ko) * | 2014-02-28 | 2015-09-08 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 위한 액정 렌즈 패널 장치 |
| WO2015176739A1 (en) * | 2014-05-19 | 2015-11-26 | Epcos Ag | Multiplexer and mobile communication device comprising a multiplexer |
| TWI518426B (zh) * | 2014-11-28 | 2016-01-21 | 友達光電股份有限公司 | 顯示面板 |
| KR102421582B1 (ko) * | 2015-02-24 | 2022-07-18 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| TWI599833B (zh) * | 2015-05-27 | 2017-09-21 | 鴻海精密工業股份有限公司 | 陣列基板及具有該陣列基板的液晶顯示面板 |
| CN105185810A (zh) * | 2015-08-07 | 2015-12-23 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示面板和显示装置 |
| KR102384068B1 (ko) | 2015-09-11 | 2022-04-07 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR102148491B1 (ko) | 2015-12-14 | 2020-08-26 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 |
| CN105655295A (zh) * | 2016-01-28 | 2016-06-08 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| US20180053791A1 (en) * | 2016-08-19 | 2018-02-22 | Innolux Corporation | Array substrate and display device with the array substrate |
| CN107579103A (zh) * | 2017-08-31 | 2018-01-12 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板、显示装置及其制作方法 |
| KR102447864B1 (ko) * | 2017-09-29 | 2022-09-28 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 포함하는 유기 발광 표시 장치 |
| KR102595916B1 (ko) * | 2018-03-09 | 2023-10-31 | 삼성디스플레이 주식회사 | 표시장치 |
| CN110767825B (zh) * | 2018-08-06 | 2022-06-21 | 云谷（固安）科技有限公司 | 显示面板、显示屏及显示终端 |
| CN110767686B (zh) * | 2018-10-31 | 2022-01-25 | 昆山国显光电有限公司 | 显示屏及显示终端 |
| CN111679517A (zh) * | 2020-06-24 | 2020-09-18 | 武汉华星光电技术有限公司 | 一种显示面板及其制造方法，显示装置 |
| CN113097262A (zh) * | 2021-03-25 | 2021-07-09 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5822026A (en) * | 1994-02-17 | 1998-10-13 | Seiko Epson Corporation | Active matrix substrate and color liquid crystal display |
| TW354380B (en) * | 1995-03-17 | 1999-03-11 | Hitachi Ltd | A liquid crystal device with a wide visual angle |
| JPH0990421A (ja) * | 1995-09-27 | 1997-04-04 | Sharp Corp | 液晶表示装置およびその製造方法 |
| JPH09297319A (ja) * | 1996-04-30 | 1997-11-18 | Hitachi Ltd | 液晶表示装置 |
| JP2988399B2 (ja) * | 1996-11-28 | 1999-12-13 | 日本電気株式会社 | アクティブマトリクス基板 |
| JPH1124094A (ja) * | 1997-06-30 | 1999-01-29 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP3830238B2 (ja) * | 1997-08-29 | 2006-10-04 | セイコーエプソン株式会社 | アクティブマトリクス型装置 |
| JP2850906B1 (ja) * | 1997-10-24 | 1999-01-27 | 日本電気株式会社 | 有機ｅｌ素子およびその製造方法 |
| JP3187004B2 (ja) * | 1997-11-11 | 2001-07-11 | 松下電器産業株式会社 | 液晶表示装置およびその製造方法 |
| TW556013B (en) * | 1998-01-30 | 2003-10-01 | Seiko Epson Corp | Electro-optical apparatus, method of producing the same and electronic apparatus |
| JP3674356B2 (ja) * | 1998-01-30 | 2005-07-20 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、ｔｆｔアレイ基板並びに電子機器 |
| US6528357B2 (en) * | 1998-03-13 | 2003-03-04 | Kabushiki Kaisha Toshiba | Method of manufacturing array substrate |
| JPH11326933A (ja) * | 1998-05-19 | 1999-11-26 | Hitachi Ltd | 液晶表示装置 |
| US6353464B1 (en) * | 1998-11-20 | 2002-03-05 | Kabushiki Kaisha Advanced Display | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring |
| JP3975014B2 (ja) * | 1998-11-20 | 2007-09-12 | 株式会社アドバンスト・ディスプレイ | 液晶表示装置の製造方法 |
| US6630977B1 (en) * | 1999-05-20 | 2003-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor formed around contact hole |
| KR100335462B1 (ko) * | 1999-08-11 | 2002-05-04 | 구본준, 론 위라하디락사 | 액정표시패널 |
| KR100498630B1 (ko) * | 1999-09-01 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| JP2001162634A (ja) | 1999-12-07 | 2001-06-19 | Asano Laboratories Co Ltd | 厚物熱成形装置、厚物熱成形方法および厚物熱成形品 |
| US6646692B2 (en) * | 2000-01-26 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal display device and method of fabricating the same |
| JP4387065B2 (ja) * | 2000-01-26 | 2009-12-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置および液晶表示装置の作製方法 |
| JP3466986B2 (ja) * | 2000-04-07 | 2003-11-17 | キヤノン株式会社 | カイラルスメクチック液晶素子および液晶装置 |
| JP3823016B2 (ja) * | 2000-07-21 | 2006-09-20 | 株式会社日立製作所 | 液晶表示装置 |
| KR20020052137A (ko) * | 2000-12-23 | 2002-07-02 | 구본준, 론 위라하디락사 | 액정표시장치 |
| SG143946A1 (en) * | 2001-02-19 | 2008-07-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| JP2002323706A (ja) * | 2001-02-23 | 2002-11-08 | Nec Corp | 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法 |
| JP3939140B2 (ja) * | 2001-12-03 | 2007-07-04 | 株式会社日立製作所 | 液晶表示装置 |
| JP3951701B2 (ja) | 2001-12-18 | 2007-08-01 | セイコーエプソン株式会社 | 表示装置の製造方法、電子機器の製造方法、表示装置および電子機器 |
| KR100846464B1 (ko) * | 2002-05-28 | 2008-07-17 | 삼성전자주식회사 | 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법 |
-
2002
- 2002-03-20 JP JP2002077678A patent/JP4197233B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-19 US US10/390,910 patent/US7064734B2/en not_active Expired - Lifetime
-
2006
- 2006-06-14 US US11/452,371 patent/US8363196B2/en active Active
-
2008
- 2008-12-10 US US12/331,553 patent/US8045123B2/en not_active Expired - Fee Related
-
2011
- 2011-09-12 US US13/230,051 patent/US8248567B2/en not_active Expired - Lifetime
-
2013
- 2013-01-17 US US13/743,805 patent/US20130128209A1/en not_active Abandoned
-
2015
- 2015-05-19 US US14/716,829 patent/US20150253641A1/en not_active Abandoned
-
2017
- 2017-07-03 US US15/640,679 patent/US20170299931A1/en not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9933660B2 (en) | 2013-10-01 | 2018-04-03 | Japan Display Inc. | Liquid crystal display device |
| US10551679B2 (en) | 2013-10-01 | 2020-02-04 | Japan Display Inc. | Liquid crystal display device |
| US10948781B2 (en) | 2013-10-01 | 2021-03-16 | Japan Display Inc. | Liquid crystal display device |
| US11281050B2 (en) | 2013-10-01 | 2022-03-22 | Japan Display Inc. | Liquid crystal display device |
| US11681183B2 (en) | 2013-10-01 | 2023-06-20 | Japan Display Inc. | Liquid crystal display device |
| US12001103B2 (en) | 2013-10-01 | 2024-06-04 | Japan Display Inc. | Liquid crystal display device with sealant in contact with inorganic alignment films |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150253641A1 (en) | 2015-09-10 |
| US8248567B2 (en) | 2012-08-21 |
| US7064734B2 (en) | 2006-06-20 |
| US20090128766A1 (en) | 2009-05-21 |
| US20130128209A1 (en) | 2013-05-23 |
| US20120026445A1 (en) | 2012-02-02 |
| US20060232532A1 (en) | 2006-10-19 |
| US20170299931A1 (en) | 2017-10-19 |
| US8363196B2 (en) | 2013-01-29 |
| US20030231149A1 (en) | 2003-12-18 |
| JP2003280018A (ja) | 2003-10-02 |
| US8045123B2 (en) | 2011-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4197233B2 (ja) | 表示装置 | |
| CN106647067B (zh) | 显示装置 | |
| US10768494B2 (en) | Display device | |
| US7816693B2 (en) | Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material | |
| US20120206684A1 (en) | Liquid crystal display and manufacturing method thereof | |
| US9595544B2 (en) | Thin film transistor substrate and display device | |
| JP4934394B2 (ja) | 表示装置 | |
| US8928122B2 (en) | Wiring structure, thin film transistor array substrate including the same, and display device | |
| JP2008070873A (ja) | 平板表示装置 | |
| JP2006258965A (ja) | 液晶表示装置及びその製造方法 | |
| US6646694B2 (en) | Method of repairing LCD data lines | |
| KR20130062122A (ko) | 어레이 기판 및 이의 제조방법 | |
| JP2012173621A (ja) | アレイ基板、及び表示装置 | |
| JP3558621B2 (ja) | 液晶表示装置 | |
| JP4361549B2 (ja) | 表示装置 | |
| US20090121996A1 (en) | Liquid crystal display device | |
| JPH09197376A (ja) | 半導体素子静電対策構造 | |
| JP3773834B2 (ja) | 液晶表示装置 | |
| JPH11109397A (ja) | 液晶表示装置 | |
| KR0145898B1 (ko) | 액정 표시장치의 패드 형성방법 및 구조 | |
| KR20090067420A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH10177186A (ja) | 液晶表示装置 | |
| JP2004013044A (ja) | 液晶表示装置 | |
| KR20170036161A (ko) | 표시장치 | |
| JPH04276723A (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4197233 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |