JPH09297319A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH09297319A
JPH09297319A JP10891496A JP10891496A JPH09297319A JP H09297319 A JPH09297319 A JP H09297319A JP 10891496 A JP10891496 A JP 10891496A JP 10891496 A JP10891496 A JP 10891496A JP H09297319 A JPH09297319 A JP H09297319A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
sealing
sealing material
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10891496A
Other languages
English (en)
Inventor
Hiroshi Ogawara
洋 大河原
Masahiko Suzuki
雅彦 鈴木
Masamitsu Furuya
政光 古家
Kimitoshi Oogiichi
公俊 扇一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10891496A priority Critical patent/JPH09297319A/ja
Publication of JPH09297319A publication Critical patent/JPH09297319A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】液晶表示素子の液晶封入口における封止材の進
入長さを十分、かつ、一定にすることができ、その結
果、液晶表示素子の封止部の信頼性を向上する。 【解決手段】液晶表示素子を構成する透明ガラス基板S
UB1の縁周囲に枠状に設けたシール材SLの一部に設
けた封入口INJから、シール材SLの内側に液晶を封
入し、封入口INJを封止材ECにより封止した液晶表
示装置において、ゲート配線GLが封入口INJ近傍の
基板SUB1の端辺近傍まで延び、かつ、該ゲート配線
GLの各最外輪郭線が、該端辺の垂直方向に対して角度
を有し、ジグザグに折れ曲がったパターンになってい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アクティブ・マト
リクス駆動方式の液晶表示装置に係り、特に、液晶表示
素子を構成する1対の透明絶縁基板を貼り合わせ、両基
板間に液晶を封止するシール材と、両基板の対向面の少
なくとも一方に設けた複数の電極とが交差する構造を有
する液晶表示装置に関する。
【0002】
【従来の技術】アクティブ・マトリクス方式の液晶表示
装置の液晶表示素子(液晶表示パネル)では、液晶層を
介して互いに対向配置されるガラス等からなる2枚の透
明絶縁基板のうち、その一方のガラス基板の液晶層側の
面に、そのx方向に延在し、y方向に並設されるゲート
線群と、このゲート線群と絶縁されてy方向に延在し、
x方向に並設されるドレイン線群とが形成されている。
【0003】これらのゲート線群とドレイン線群とで囲
まれた各領域がそれぞれ画素領域となり、この画素領域
にスイッチング素子として例えば薄膜トランジスタ(T
FT)と透明画素電極とが形成されている。
【0004】ゲート線に走査信号が供給されることによ
り、薄膜トランジスタがオンされ、このオンされた薄膜
トランジスタを介してドレイン線からの映像信号が画素
電極に供給される。
【0005】なお、ドレイン線群の各ドレイン線はもち
ろんのこと、ゲート線群の各ゲート線においても、それ
ぞれ透明絶縁基板の周辺にまで延在されて外部端子を構
成し、この外部端子にそれぞれ接続されて映像駆動回
路、ゲート走査駆動回路、すなわち、これらを構成する
複数個の駆動用IC(半導体集積回路)が該透明絶縁基
板の周辺に外付けされるようになっている。つまり、こ
れらの各駆動用ICを搭載したテープキャリアパッケー
ジ(TCP)を基板の周辺に複数個外付けする。
【0006】しかし、このように透明絶縁基板は、その
周辺に駆動用ICが搭載されたTCPが外付けされる構
成となっているので、これらの回路によって、透明絶縁
基板のゲート線群とドレイン線群との交差領域によって
構成される表示領域の輪郭と、該透明絶縁基板の外枠の
輪郭との間の領域(通常、額縁と称している)の占める
面積が大きくなってしまい、液晶表示モジュールの外形
寸法を小さくしたいという要望に反する。
【0007】それゆえ、このような問題を少しでも解消
するために、すなわち、液晶表示素子の高密度化と液晶
表示モジュールの外形をできる限り縮小したいとの要求
から、TCP部品を使用せず、映像駆動用ICおよびゲ
ート走査駆動用ICを透明絶縁基板上に直接搭載する構
成が提案された。このような実装方式をフリップチップ
方式、あるいはチップ・オン・ガラス(COG)方式と
いう。
【0008】また、公知例ではないが、フリップチップ
方式の液晶表示装置に関しては、同一出願人であるが、
モジュール実装方法について先願がある(特願平6−2
56426号)。
【0009】
【発明が解決しようとする課題】アクティブ・マトリク
ス方式の液晶表示素子において、例えば、ゲート線群
は、液晶封入口近傍の基板端辺近傍まで延び、該端辺に
対して垂直に配線され、また、この端辺に沿って設けら
れたシール材は、該ゲート線群の伸長方向と交差するよ
うにゲート線群の上に設けられている。
【0010】また、基板の全縁周囲に配置された枠状の
シール材の一部には、液晶を注入するためのシール材の
無い部分、すなわち、液晶封入口が設けられ、ここから
液晶がシール材の内側の両基板間の隙間に封入された
後、該封入口に紫外線硬化型樹脂等からなる封止材を注
入あるいは塗布し、液晶が漏れないように封止される。
【0011】図13(a)は、従来のアクティブ・マト
リクス方式の液晶表示素子を構成する薄膜トランジスタ
を設けた側の基板(以下、TFT基板と称す)の液晶封
入口(すなわち、封止材による封止部)近傍の部分平面
図、(b)は(a)のE−E切断線における(すなわ
ち、封止材の注入方向に垂直な面の)断面図である。な
お、(a)図において、対向する他方の基板は図示省略
してある。
【0012】(a)において、SUB1は下部透明ガラ
ス基板、GLは下部透明ガラス基板SUB1上にそれぞ
れ平行に形成されたゲート配線、SLはシール材、IN
Jは液晶封入口、ECは封止材、(b)において、SU
B2は上部透明ガラス基板、PSV1は保護膜である。
【0013】下部透明ガラス基板SUB1の液晶封入口
INJ近傍の基板端辺に沿うシール材SLと、ゲート配
線GLとは、(a)に示すように、垂直に交差して配置
されている。封止材ECは液晶封入口INJに注入され
る際、(a)において矢印F方向、(b)において紙面
奥方向に進入していく。(b)に示した例では、ゲート
配線GLの上に保護膜PSV1を形成しているが、この
場合の下部透明ガラス基板SUB1と上部透明ガラス基
板SUB2との間隔は、ゲート配線GLが選択的に存在
するために異なり、ゲート配線GLがある部分ではd
1、無い部分ではd2となり、d1<d2である。具体
的には、d2は約3〜8μmの値で、d2−d1=ゲー
ト配線GLの厚み約0.3μmである。したがって、局
所的に注入される封止材ECが2枚の基板SUB1、S
UB2の間に前記方向に入っていく際、進入に対する抵
抗が、ゲート配線GLがある部分と無い部分とで異なる
ことになる。結果として、ゲート配線GL上の間隔d1
の部分においては、抵抗が高いため、基板SUB1の端
部からの封止材ECの進入深さは、ゲート配線GLの無
い間隔d2の部分より短くなる。
【0014】このように、封止材ECが両基板間の内部
に十分に進入しないと、両基板を貼り合わせる強度が低
下し、シール剥がれが起き、液晶の漏れが生じる問題が
発生する。
【0015】本発明の目的は、液晶表示素子の液晶封入
口における封止材の進入長さを十分に、かつ、一定にす
ることができ、その結果、液晶表示素子の封止部の信頼
性を向上することができる液晶表示装置を提供すること
にある。
【0016】
【課題を解決するための手段】前記課題を解決するため
に、本発明では、1対の基板の少なくとも一方の対向面
上に例えばゲート線等の複数の電極を設け、各前記対向
面を対向させ、前記両基板を所定の間隔を隔てて重ね合
わせ、前記両基板間の縁周囲に枠状に設けたシール材に
より前記両基板を貼り合わせると共に、前記シール材の
一部に設けた封入口から、前記シール材の内側の前記両
基板間に液晶を封入し、該封入口を封止材により封止し
てなる液晶表示素子を有する液晶表示装置において、前
記電極が前記封入口近傍の前記基板の端辺近傍まで延
び、かつ、前記封入口近傍の該電極の各最外輪郭線が、
前記端辺の垂直方向に対して角度を有していることを特
徴とする。
【0017】電極の各最外輪郭線が封止材の注入方向に
対して角度を有する具体的な該電極の平面パターンとし
ては、例えば、ジグザグに折れ曲がったパターン、波状
に曲がったパターン、枝状の凸部を有するパターン等が
挙げられる。
【0018】また、封入口近傍の前記電極が、不透明な
金属電極からなる細線と開口とのパターンで構成されて
いることを特徴とする。
【0019】このように、本発明では、液晶表示素子の
封止材が注入される部分の液晶封入口近傍に存在する電
極を、封止材注入方向に対して、角度を付けて形成した
ことにより、封止材の進入に対する抵抗を均一にするこ
とができる。このため、封止材を所定の位置まで注入す
ると、封止材は偏ることなく、一様に2枚の基板の間に
進入していく。したがって、液晶封入口近傍の基板端部
からの封止材の進入長がそれぞれ均一な封止が可能とな
る。その結果、両基板を貼り合わせる強度が向上し、シ
ール剥がれを防止でき、液晶の漏れが生じる問題の発生
を抑制できる。
【0020】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰返しの説明は省略する。
【0021】図11は、液晶表示モジュールMDLの組
立完成図で、液晶表示素子の表面側からみた斜視図であ
る。
【0022】液晶表示モジュールMDLは、シールドケ
ースSHD、下側ケースの2種の収納・保持部材を有す
る。
【0023】HLDは、当該モジュールMDLを表示部
としてパソコン、ワープロ等の情報処理装置に実装する
ために設けた4個の取付穴で、ねじ等を通して情報処理
装置に固定、実装する。当該モジュールMDLには、輝
度調整用のボリュームVRが設けられており、バックラ
イト用のインバーターをMI部分に配置し、接続コネク
タLCT、ランプケーブルLPCを介してバックライト
に電源を供給する。本体コンピュータ(ホスト)からの
信号および必要な電源は、モジュール裏面に位置するイ
ンターフェイスコネクタCTを介して、液晶表示モジュ
ールMDLのコントローラ部および電源部に供給する。
【0024】図12は、図11に示した実施例であるT
FT液晶表示モジュール(薄膜トランジスタTFTをス
イッチング素子として用いたアクティブ・マトリクス方
式液晶表示モジュール)のTFT液晶表示素子とその外
周部に配置された回路を示すブロック図である。本例で
は、ドレインドライバIC1〜ICMおよびゲートドライ
バIC1〜ICNは、液晶表示素子の一方の透明絶縁基板
SUB1上に形成されたドレイン側引き出し線DTMお
よびゲート側引き出し線GTMと異方性導電膜あるいは
紫外線硬化樹脂等でチップ・オン・ガラス実装(COG
実装)されている。本例では、XGA仕様である102
4×3×768の有効ドットを有する液晶表示素子に適
用している。このため、液晶表示素子の透明絶縁基板上
には、192出力のドレインドライバICを対向する各
々の長辺に8個ずつ(M=16)と、100出力のゲー
トドライバICを短辺に8個(N=8)とをCOG実装
している。液晶表示素子の上側および下側にはドレイン
ドライバ部103が配置され、また、側面部には、ゲー
トドライバ部104、他方の側面部には、コントローラ
部101、電源部102が配置される。コントローラ部
101および電源部102、ドレインドライバ部10
3、ゲートドライバ部104は、それぞれ電気的接続手
段JN1〜4により相互接続させる。
【0025】本例では、XGAパネルとして1024×
3×768ドットの10インチ画面サイズのTFT液晶
表示モジュールを設計した。このため、赤(R)、緑
(G)、青(B)の各ドットの大きさは、207μm
(ゲート線ピッチ)×69μm(ドレイン線ピッチ)と
なっており、1画素は、赤色(R)、緑色(G)、青色
(B)の3ドットの組合せで、207μm角となってい
る。このため、ドレイン線引き出しDTMを片側に10
24×3本とすると、引き出し線ピッチは69μm以下
となってしまい、現在使用可能なテープキャリアパッケ
ージ(TCP)実装の接続ピッチ限界以下となる。CO
G実装では、使用する異方性導電膜等の材料にも依存す
るが、おおよそ駆動用ICチップのバンプBUMPのピ
ッチで約70μmおよび下地配線との交叉面積で約50
μm角が現在使用可能な最小値といえる。このため、本
例では、液晶パネルの対向する2個の長辺側にドレイン
ドライバICを一列に並べ、ドレイン線を2個の長辺側
に交互に引き出して、ドレイン線引き出しDTMのピッ
チを69×2μmとした。したがって、駆動用ICチッ
プのバンプBUMPピッチを約100μmおよび下地配
線との交叉面積を約70μm角に設計でき、下地配線と
より高い信頼性で接続するのが可能となった。ゲート線
ピッチは207μmと十分大きいため、片側の短辺側に
てゲート線引き出しGTMを引き出しているが、さらに
高精細になると、ドレイン線と同様に対向する2個の短
辺側にゲート線引き出し線GTMを交互に引き出すこと
も可能である。
【0026】ドレイン線あるいはゲート線を交互に引き
出す方式では、前述したように、引き出し線DTMある
いはGTMと駆動ICの出力側BUMPとの接続は容易
になるが、周辺回路基板を液晶パネルPNLの対向する
2長辺の外周部に配置する必要が生じ、このため、外形
寸法が片側引き出しの場合よりも大きくなるという問題
があった。特に、表示色数が増えると表示データのデー
タ線数が増加し、情報処理装置の最外形が大きくなる。
このため、本例では、多層フレキシブル基板を使用する
ことで、従来の問題を解決する。また、XGAパネルと
して、10インチ以上の画面サイズとなると、ドレイン
線引き出しDTMのピッチは、約100μm以上と大き
くなり、1個の長辺側にドレインドライバICをCOG
実装にて片側配置できる。
【0027】本例で採用した駆動ICは、モジュール外
形をできる限り小さくするため、非常に細長い形状であ
り、例えば、ゲート側の駆動ICでは、長辺寸法は、約
10〜11mm、短辺寸法は、約1.5〜2mm、ドレ
イン側の駆動ICでは、長辺寸法は、約15〜16m
m、短辺寸法は、約1.5〜2mmである。また、本例
では、有効表示部ARと駆動用ICの出力側バンプBU
MP部との間の出力配線パターンは、駆動用ICの長辺
方向と短辺方向との3方向から延在している。
【0028】例えば、本例では、ゲート側の駆動ICで
は、100出力のうち11本を2短辺側から、残り、約
78本を1長辺側から出力配線する。ドレイン側の駆動
ICでは、192出力のうち約16本を2短辺側から、
残り、160本を1長辺側から出力配線する。なお、駆
動ICをさらに細長く設計し、長辺方向のみの出力配線
とすることもでき、その場合も本発明を適用できる。
【0029】《透明絶縁基板SUB1の製造方法》つぎ
に、上述した液晶表示装置の第1の透明絶縁基板SUB
1側の製造方法について、図8〜図10を参照して説明
する。なお、同図において、中央の文字は工程名の略称
であり、左側は画素部分、右側はゲ−ト端子付近の断面
形状で見た加工の流れを示す。工程BおよびDを除き、
工程A〜Gの工程は各写真(ホト)処理に対応して区分
けしたもので、各工程のいずれの断面図もホト処理後の
加工が終わり、ホトレジストを除去した段階を示してい
る。なお、上記写真(ホト)処理とは本説明ではホトレ
ジストの塗布からマスクを使用した選択露光を経て、そ
れを現像するまでの一連の作業を示すものとし、繰り返
しの説明は避ける。以下区分した工程にしたがって、説
明する。
【0030】工程A、図8 7059ガラス(商品名)からなる第1の透明絶縁基板
SUB1の両面に酸化シリコン膜SIOをディップ処理
により設けた後、500℃、60分間のベ−クを行う。
なお、このSIO膜は透明絶縁基板SUB1の表面凹凸
を緩和するために形成するが、凹凸が少ない場合、省略
できる工程である。膜厚が2800ÅのAl−Ta、A
l−Ti−Ta、Al−Pd等からなる第1導電膜g1
をスパッタリングにより設ける。ホト処理後、リン酸と
硝酸と氷酢酸との混酸液で第1導電膜g1を選択的にエ
ッチングする。
【0031】工程B、図8 レジスト直描後(前述した陽極酸化パタ−ン形成後)、
3%酒石酸をアンモニヤによりPH6.25±0.05
に調整した溶液をエチレングリコ−ル液で1:9に稀釈
した液からなる陽極酸化液中に基板SUB1を浸漬し、
化成電流密度が0.5mA/cm2になるように調整す
る(定電流化成)。つぎに、所定のAl23膜厚が得ら
れるのに必要な化成電圧125Vに達するまで陽極酸化
(陽極化成)を行う。その後、この状態で数10分保持
することが望ましい(定電圧化成)。これは均一なAl
23膜を得る上で大事なことである。それによって、導
電膜g1が陽極酸化され、走査信号線(ゲ−トライン)
GL上および側面に自己整合的に膜厚が1800Åの陽
極酸化膜AOFが形成され、薄膜トランジストTFTの
ゲ−ト絶縁膜の一部となる。
【0032】工程C、図8 膜厚が1400ÅのITO膜からなる導電膜d1をスパ
ッタリングにより設ける。ホト処理後、エッチング液と
して塩酸と硝酸の混酸液で導電膜d1を選択的にエッチ
ングすることにより、ゲ−ト端子GTM、ドレイン端子
DTMの最上層および透明画素電極ITO1を形成す
る。
【0033】工程D、図9 プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚2000Åの窒化Si膜を設
け、プラズマCVD装置にシランガス、水素ガスを導入
して、膜厚が2000Åのi型非晶質Si膜を設けたの
ち、プラズマCVD装置に水素ガス、ホスフィンガスを
導入して膜厚が300ÅのN+型の非晶質Si膜を設け
る。この成膜は同一CVD装置で反応室を変え連続して
行う。
【0034】工程E、図9 ホト処理後、ドライエッチングガスとしてSF6、CC
4を使用してN+型非晶質Si膜、i型非晶質Si膜を
エッチングする。続けて、SF6を使用して窒化Si膜
をエッチングする。もちろん、SF6ガスでN+型非晶質
Si膜、i型非晶質Si膜および窒化Si膜を連続して
エッチングしても良い。
【0035】このように3層のCVD膜をSF6を主成
分とするガスで連続的にエッチングすることが本実施例
の製造工程の特徴である。すなわち、SF6ガスに対す
るエッチング速度はN+型非晶質Si膜、i型非晶質S
i膜、窒化Si膜の順に大きい。したがって、N+型非
晶質Si膜がエッチング完了し、i型非晶質Si膜がエ
ッチングされ始めると上部のN+型非晶質Si膜がサイ
ドエッチされ結果的にi型非晶質Si膜が約70度のテ
−パに加工される。また、i型非晶質Si膜のエッチン
グが完了し、窒化Si膜がエッチングされ始めると、上
部のN+型非晶質Si膜、i型非晶質Si膜の順にサイ
ドエッチされ、結果的にi型非晶質Si膜が約50度、
窒化シリコン膜が20度にテ−パ加工される。上記テ−
パ形状のため、その上部にソ−ス電極SD1が形成され
た場合も断線の確率は著しく低減される。N+型非晶質
Si膜のテ−パ角度は90度に近いが、厚さが300Å
と薄いために、この段差での断線の確率は非常に小さ
い。したがって、N+型非晶質Si膜、i型非晶質Si
膜、窒化Si膜の平面パタ−ンは厳密には同一パタ−ン
ではなく、断面が順テ−パ形状となるため、N+型非晶
質Si膜、i型非晶質Si膜、窒化Si膜の順に大きな
パタ−ンとなる。
【0036】工程F、図10 膜厚が600ÅのCrからなる第2導電膜d2をスパッ
タリングにより設け、さらに膜厚が4000ÅのAl−
Pd、Al−Si、Al−Ta、Al−Ti−Ta等か
らなる第3導電膜d3をスパッタリングにより設ける。
ホト処理後、第3導電膜d3を工程Aと同様な液でエッ
チングし、第2導電膜d2を硝酸第2セリウムアンモニ
ウム溶液でエッチングし、映像信号線DL、ソ−ス電極
SD1、ドレイン電極SD2を形成する。
【0037】ここで本実施例では、工程Eに示すよう
に、N+型非晶質Si膜、i型非晶質Si膜、窒化Si
膜が順テ−パとなっているため、映像信号線DLの抵抗
の許容度の大きい液晶表示装置では第2導電膜d2のみ
で形成することも可能である。
【0038】つぎに、ドライエッチング装置にSF6
CCl4を導入して、N+型非晶質Si膜をエッチングす
ることにより、ソ−スとドレイン間のN+型半導体層d
0を選択的に除去する。
【0039】工程G、図10 プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が1μmの窒化Si膜を設け
る。ホト処理後、ドライエッチングガスとしてSF6
使用してエッチングすることにより、保護膜PSV1を
形成する。保護膜としてはCVDで形成したSiN膜の
みならず、有機材料を用いたものも使用できる。
【0040】《ゲート線GLの配線構造》図4は切断線
CT1における切断前の、表面加工する過程における透
明絶縁基板SUB1の全体平面図である。
【0041】図4において、液晶表示素子を構成する一
方の下部透明絶縁基板SUB1は図2に示した上部透明
絶縁基板SUB2よりも大きな面積を有し、後の切断工
程により、図中点線で示した切断線CT1において切断
され、その外方部は放棄される。
【0042】透明絶縁基板SUB1の面上には、まず、
その周辺を除く中央部に、x方向に延在し、y方向に並
設されるゲート線(走査信号線)GLからなるゲート線
群と、y方向に延在し、x方向に並設されるドレイン線
(映像信号線)DLからなるドレイン線群とが形成され
ている。これらゲート線群の各ゲート線GLおよびドレ
イン線群の各ドレイン線DLは、いずれも図中点線で示
した切断部である切断線CT1を越えて延在して形成さ
れている。なお、図示はしていないが、このゲート線群
とドレイン線群とは、層間絶縁膜(GI)等を介して互
いに絶縁されている。
【0043】また、ゲート線群とドレイン線群とが交差
している領域により、表示領域が構成され、互いに隣接
する2本のゲート線GLと2本のドレイン線DLとで囲
まれる領域により、画素領域が形成されている。すなわ
ち、それぞれの画素領域には、スイッチング素子として
の薄膜トランジスタ(TFT)と画素電極とが形成さ
れ、ゲート線GLに走査信号が供給されることにより、
薄膜トランジスタがオンし、このオンされた薄膜トラン
ジスタを介してドレイン線DLからの映像信号が画素電
極に供給されるようになっている。
【0044】各ドレイン線DLは1本おきに互い違いの
方向に、切断線CT1を越えて延在され、それぞれ図中
x方向に延在するドレイン短絡配線(コモンドレイン
線)SHdに後で詳述する短絡配線SHcおよび(ドレ
イン線駆動用ICへの)入力配線Tdを介して接続され
ている。なお、液晶表示素子完成後は、もちろん短絡を
解除しなければ動作しないので、ドレイン短絡配線SH
dはそれぞれ後の工程で切断破棄される切断線CT1の
外側の透明絶縁基板SUB1の面に形成されている。ド
レイン線DLと接続されたドレイン短絡配線SHdとド
レイン線DLとの間にはドレイン線駆動用ICが搭載さ
れ、この搭載領域には、短絡配線SHcが島状に設けら
れている。そして、ドレイン線DLと、ドレイン線駆動
用ICへの複数本の入力配線Tdとが短絡配線SHcに
接続され、駆動用IC毎に短絡されている。このよう
に、各ドレイン線DLや入力配線Tdに発生した静電気
を、短絡配線SHcとドレイン短絡配線SHdを介して
分散するようになっている。
【0045】一方、図4において、各ゲート線GLの形
成領域のうち、切断線CT1の内側の領域で図中上側の
切断線CT1と近接する部分において、ゲート線駆動用
ICの搭載領域(図4では、符号ICを付した点線で1
つを例示する)が設けられている。各ゲート線GLは、
その延在方向における該搭載領域と反対側で、切断線C
T1を越えたその延在部が、図中y方向に延在するゲー
ト短絡配線(陽極化成用共通線)AOを介して接続され
ている。なお、液晶表示素子完成後は、短絡を解除しな
ければ動作しないので、ゲート短絡配線SHg、AOは
それぞれ後の工程で切断破棄される切断線CT1の外側
の透明絶縁基板SUB1の面に形成されている。本例で
は、上記ドレイン線DL側とは異なり、ゲート線GL側
では、島状の短絡配線SHcは設けていない。この理由
は、ゲート線駆動用ICが片側だけに配置され、反対側
(ゲート線駆動用ICを配置していない側)の陽極化成
用共通線AOによって、ゲート線GLを相互に短絡させ
ることができるためである。ただし、ゲート線駆動用I
Cを両側に配置する場合や、ゲート短絡配線AOを配置
しない場合は、ゲート線GLを短絡配線SHcを介し
て、ゲート短絡配線SHgにつなげる必要がある。
【0046】また、ドレイン短絡配線SHdとゲート短
絡配線SHg、AOとは、やはり後で切断破棄される部
分の透明絶縁基板SUB1の面上において、図4に示す
ように、コンデンサESDを介して容量接合されてい
る。このコンデンサESDは、静電気によって各画素領
域に形成されている薄膜トランジスタの破壊(特性が変
化する不良)を防止するためのものであり、したがっ
て、その容量値は薄膜トランジスタのそれよりも小さく
形成されている。
【0047】さらに、図4の上側に位置するゲート短絡
配線SHgの両端には、2個の陽極酸化(陽極化成)用
パッドPADが隣接して形成されている。この陽極酸化
用パッドPADは、前述の《透明絶縁基板SUB1の製
造方法》のところで説明したように、ゲート線GLの表
面を陽極酸化することにより、絶縁膜(陽極酸化膜AO
F)を形成する際に、電流を供給するための電極であ
る。
【0048】さらに、透明絶縁基板SUB1は、形成し
たゲート線GL(またはドレイン線DL)が断線してい
るか否かの検査を行うことができるように、図示は省略
するが、その検査用端子が、駆動用ICの搭載領域の近
傍における表示領域側の端部に形成されている。これに
より、ゲート短絡配線AO(またはドレイン短絡配線S
Hd)に一方の検査用プローブ(検査用針)を当接さ
せ、各ゲート線GL(またはドレイン線DL)のそれぞ
れの検査用端子に順次他方のプローブを当接させること
によって断線有無の検査ができる。
【0049】上記のように、図4に示したごとく、ドレ
イン線DLと接続されたドレイン端子DTMと、駆動用
ICへの入力配線Tdとが、駆動用ICの下の透明絶縁
基板SUB1面に設けた短絡配線SHcに接続され、駆
動用IC毎に短絡され、さらに、これらはドレイン短絡
配線SHdに接続され、全配線が短絡されている。これ
により、負荷を大きくすることができ、侵入した静電気
が速やかに分散され、透明絶縁基板SUB1面上の配線
形成後から駆動用ICを搭載する前までの工程におい
て、静電気による影響を抑制できる。
【0050】なお、短絡配線SHcとドレイン端子DT
Mおよび駆動用ICへの入力配線Tdとは、駆動用IC
を基板SUB1面上に搭載する前に、バンプ接続部BP
の内側の4つの切断線の箇所でレーザまたはホトエッチ
ング等により切断する。したがって、この切断のため、
切断線の近傍の領域には、パッシベーション膜PAS1
(すなわち、保護膜PSV1)が形成されていない。
【0051】なお、短絡配線SHcはレーザ切断におい
ても汚染の少ない透明導電膜ITOで形成したので、汚
染を抑制することができる。また、短絡配線SHcの切
断は、ホトエッチングによって行ってもよい。
【0052】実施の形態1 図1(a)は、本発明の実施の形態1を示すTFT基板
(下部透明ガラス基板SUB1)の液晶封入口近傍の部
分平面図、(b)は(a)に示すゲート配線GLのパタ
ーンを示す部分拡大平面図である。なお、(a)図にお
いて、対向する他方の基板SUB2は図示省略してあ
る。図2は、液晶表示素子の全体概略平面図、図3は図
2のA−A切断線に対応する素子両端部の概略断面図で
ある。また、既述の図4は、上記実施の形態1における
切断線CT1における切断前の、表面加工する過程にお
ける透明絶縁基板SUB1の全体平面図である。
【0053】図3に示すように、下部および上部透明ガ
ラス基板SUB1、SUB2上には、ゲート配線GL、
透明導電膜からなる共通透明画素電極ITO2がそれぞ
れ形成されている。なお、下部透明ガラス基板SUB1
上の透明画素電極、ドレイン線、薄膜トランジスタ等は
図示省略してある。また、上部透明ガラス基板SUB2
上には、この液晶表示パネルPNLを通過する光の色を
選択する例えば赤色、緑色、青色の3原色が順次配列さ
れたカラーフィルタFILと、不必要な光の透過を抑え
るブラックマトリクスBMとが形成され、その上に共通
透明画素電極ITO2が形成されている。2枚の透明ガ
ラス基板SUB1、SUB2が対向する部分の最上層に
は、液晶の配向状態を制御する配向膜ORI1、ORI
2が形成されている。また、2枚の基板SUB1、SU
B2は、その間隔を一定に保つための複数のスペーサS
Pを介して重ね合わせられている。2枚の基板SUB
1、SUB2の隙間には液晶層LCが封入され、液晶が
漏れ出すことがないようにシール材SLで封止されてい
る。
【0054】また、シール材SLは例えばエポキシ樹脂
からなり、図1、図2に示すように、その一部が不連続
となっており、該部分により液晶封入口INJが構成さ
れ、ここから液晶が封入される。液晶充填後、液晶封入
口INJは紫外線硬化型、熱硬化型、あるいは嫌気性硬
化型樹脂等からなる封止材ECが所定の量注入され、封
止される。図1に示すように、封止材ECは注入される
と、透明ガラス基板SUB1の端辺に対して垂直な矢印
B方向に、該基板SUB1の端部から進入長Cの位置ま
で進入する。本実施の形態では、図1、図4に示すごと
く、封入口INJ近傍のゲート配線GLの各最外輪郭線
が、基板SUB1の端辺の垂直方向に対して、すなわ
ち、封止材ECの注入方向Bに対して角度を有する。例
えば、隣接するゲート配線GLの凹部に、凸部を組み合
わせたジグザグに折れ曲がったパターンとなっている。
図1に示すごとく、隣接する各組のゲート配線GLの凸
部どうしは、封止材ECの進入方向Bと垂直な方向に対
しての重なりDを有する。
【0055】このように、封止材ECが注入される封入
口INJ近傍のゲート配線GLを、封止材ECの進入方
向Bに対して、角度を付け(0度以外)、折り曲げるこ
とにより、封止材ECの進入抵抗成分を作り、下部透明
ガラス基板SUB1面上のゲート配線GLの存在しない
部分(図13(b)に示した間隔d2の部分)の進入抵
抗を増加させることにより、進入抵抗が均一になる。こ
のため、封止材ECをディスペンサ等を使用して所定の
位置まで注入することにより、封止材ECは偏ることな
く、一様に2枚の基板SUB1、SUB2の間に進入し
ていく。したがって、液晶封入口INJ近傍の基板SU
B1の端部からの封止材ECの進入深さが短い箇所が無
くなり、ゲート配線GLのある部分と無い部分とで該進
入深さの均一な封止が可能となる。その結果、両基板S
UB1、SUB2を貼り合わせる強度が向上し、シール
剥がれを防止でき、液晶の漏れが生じる問題の発生を抑
制できる。また、外部からの液晶の汚染も抑制すること
ができる。
【0056】なお、ゲート配線GLの折り曲げパターン
にする部分は、シール材の少なくとも封入口近傍が必要
であるが、ゲート配線GLを一定間隔に保つため、図4
に示すごとく、ゲート配線GLの全体において、同一の
折り曲げパターン形状とした。
【0057】なお、本実施の形態では、少なくとも封入
口近傍のゲート線GLのパターンが、図1(b)に示す
ように、不透明な金属電極からなる細線TLと開口OP
とのパターンで構成されている。この意義については、
実施の形態2で詳しく述べる。
【0058】実施の形態2 図5は本発明の実施の形態2を示す下部透明ガラス基板
SUB1における封入口近傍のゲート配線GLのパター
ンを示す部分平面図である。なお、本図においては、シ
ール材、封止材、対向する上部透明ガラス基板は図示省
略してある。
【0059】本実施の形態では、図5に示すように、下
部透明ガラス基板SUB1上の少なくとも封入口近傍の
各ゲート配線GLが、ベタ状のパターンではなく、細線
TLと開口OPとのパターンで構成されている。これは
封止材ECの紫外線による硬化時の遮光部を低減するた
めである。すなわち、封入口近傍のゲート配線GLは、
約10μm幅のアルミ合金の細線パターンで構成し、細
いゲート配線GLの断線確率を低減するため、部分的に
約10μm幅の短絡線で接続する構成になっている。し
たがって、不透明な配線が細く形成されているため、封
止材ECを紫外線により硬化させるときに、紫外線を充
分な面積にわたって照射され、封止材ECの未硬化状態
を防止することができる。封止材ECにおいて未硬化状
態が存在すると、封止部において表示むらが発生するこ
とがわかっている。また、紫外線が強過ぎると、液晶に
ダメージを与えてしまう。
【0060】本実施の形態においても、図5に示すよう
に、少なくとも封入口51近傍のゲート配線GLを折り
曲げることによって、実施の形態1と同様の作用によ
り、封止材ECの進入抵抗を均一にすることができ、し
かも、所定の照射量の紫外光で確実に封止材を硬化する
ことができるので、両基板SUB1、SUB2を貼り合
わせる強度が向上し、シール剥がれを防止でき、液晶の
漏れが生じる問題の発生を抑制できる。
【0061】実施の形態3 図6は本発明の実施の形態3を示す下部透明ガラス基板
SUB1における封入口近傍のゲート配線GLのパター
ンを示す部分平面図である。
【0062】本実施の形態は、図6に示すように、少な
くとも封入口近傍のゲート配線GLを波状に曲がった曲
線パターンとした。これにより、実施の形態1、2と同
様の作用により、封止材ECの進入抵抗を均一にするこ
とができ、両基板SUB1、SUB2を貼り合わせる強
度が向上し、シール剥がれが防止でき、液晶の漏れの発
生を抑制できる。なお、本実施の形態においても、図示
は省略するが、封入口近傍のゲート配線GLを、細線と
開口のパターンで構成するのが望ましい。
【0063】実施の形態4 図7は本発明の実施の形態4を示す下部透明ガラス基板
SUB1における封入口近傍のゲート配線GLのパター
ンを示す部分平面図である。
【0064】本実施の形態は、図7に示すように、少な
くとも封入口近傍のゲート配線GLを、枝状の凸部BP
を有するパターンとした。これにより、実施の形態1〜
3と同様の作用により、封入口における封止材の進入抵
抗を均一にすることができ、両基板SUB1、SUB2
を貼り合わせる強度が向上し、シール剥がれが防止で
き、液晶の漏れの発生を抑制できる。なお、本実施の形
態においても、図示は省略するが、封入口近傍のゲート
配線GLを、細線と開口のパターンで構成するのが望ま
しい。
【0065】以上本発明を実施例に基づいて具体的に説
明したが、本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。例えば、前記実施例では、アク
ティブ・マトリクス方式の液晶表示装置に適用した例を
示したが、これに限定されず、単純マトリクス方式の液
晶表示装置において、液晶封入口近傍の電極に適用する
ことにより、同様の効果を得ることが可能である。
【0066】
【発明の効果】以上説明したように、本発明によれば、
液晶表示素子の1対の基板を貼り合わせ、液晶を保持す
るシール材の一部に設けた封入口における封止材の進入
深さを均一にすることができる。これにより、基板の剥
がれ、液晶の漏洩、および液晶の汚染の発生を抑制する
ことができる。その結果、液晶表示装置の信頼性を向上
することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1を示すアクティブ・マト
リクス方式の液晶表示素子を構成する透明絶縁基板(T
FT基板)SUB1の液晶封入口近傍の部分平面図であ
る。
【図2】液晶表示素子の全体概略平面図である。
【図3】図2のA−A切断線に対応する液晶表示素子の
両端部の概略断面図である。
【図4】本発明の実施の形態1における切断線CT1に
おける切断前の、表面加工する過程における透明絶縁基
板SUB1の全体平面図である。
【図5】本発明の実施の形態2を示す液晶封入口近傍の
ゲート配線パターンを示す部分平面図である。
【図6】本発明の実施の形態3を示す液晶封入口近傍の
ゲート配線パターンを示す部分平面図である。
【図7】本発明の実施の形態4を示す液晶封入口近傍の
ゲート配線パターンを示す部分平面図である。
【図8】基板SUB1側の工程A〜Cの製造工程を示す
画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。
【図9】基板SUB1側の工程D〜Eの製造工程を示す
画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。
【図10】基板SUB1側の工程F〜Gの製造工程を示
す画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。
【図11】液晶表示モジュールの表面側から見た組立て
完成後の斜視図である。
【図12】液晶表示モジュールの液晶表示パネルとその
周辺に配置された回路を示すブロック図である。
【図13】(a)は従来のアクティブ・マトリクス方式
の液晶表示素子を構成するTFT基板の液晶封入口近傍
の部分平面図、(b)は(a)のE−E切断線における
断面図である。
【符号の説明】
SUB1…下部透明ガラス基板、GL…ゲート配線、I
NJ…液晶封入口、SL…シール材、EC…封止材。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 扇一 公俊 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】1対の基板の少なくとも一方の対向面上に
    複数の電極を設け、各前記対向面を対向させ、前記両基
    板を所定の間隔を隔てて重ね合わせ、前記両基板間の縁
    周囲に枠状に設けたシール材により前記両基板を貼り合
    わせると共に、前記シール材の一部に設けた封入口か
    ら、前記シール材の内側の前記両基板間に液晶を封入
    し、該封入口を封止材により封止してなる液晶表示素子
    を有する液晶表示装置において、前記電極が前記封入口
    近傍の前記基板の端辺近傍まで延び、かつ、前記封入口
    近傍の該電極の各最外輪郭線が、前記端辺の垂直方向に
    対して角度を有していることを特徴とする液晶表示装
    置。
  2. 【請求項2】前記封入口近傍の前記電極が、ジグザグに
    折れ曲がったパターンになっていることを特徴とする請
    求項1記載の液晶表示装置。
  3. 【請求項3】前記封入口近傍の前記電極が、波状に曲が
    ったパターンになっていることを特徴とする請求項1記
    載の液晶表示装置。
  4. 【請求項4】前記封入口近傍の前記電極が、枝状の凸部
    を有するパターンになっていることを特徴とする請求項
    1記載の液晶表示装置。
  5. 【請求項5】前記封入口近傍の前記電極が、不透明な金
    属電極からなる細線と開口とのパターンで構成されてい
    ることを特徴とする請求項1、2、3または4記載の液
    晶表示装置。
JP10891496A 1996-04-30 1996-04-30 液晶表示装置 Pending JPH09297319A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10891496A JPH09297319A (ja) 1996-04-30 1996-04-30 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10891496A JPH09297319A (ja) 1996-04-30 1996-04-30 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH09297319A true JPH09297319A (ja) 1997-11-18

Family

ID=14496852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10891496A Pending JPH09297319A (ja) 1996-04-30 1996-04-30 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH09297319A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280018A (ja) * 2002-03-20 2003-10-02 Hitachi Ltd 表示装置
JP2006039524A (ja) * 2004-07-27 2006-02-09 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びこれを含む表示装置
JP2006065145A (ja) * 2004-08-30 2006-03-09 Casio Comput Co Ltd 液晶表示素子
JP2007304630A (ja) * 2007-08-27 2007-11-22 Advanced Display Inc 液晶表示装置
JP2008097026A (ja) * 2007-11-30 2008-04-24 Mitsubishi Electric Corp 液晶表示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8363196B2 (en) 2002-03-20 2013-01-29 Hitachi Displays, Ltd. Display device with covering layer on end surface of organic interlayer film
JP2003280018A (ja) * 2002-03-20 2003-10-02 Hitachi Ltd 表示装置
US8045123B2 (en) 2002-03-20 2011-10-25 Hitachi, Ltd. Display device with peel-preventing pattern
US8248567B2 (en) 2002-03-20 2012-08-21 Hitachi Displays, Ltd. Display device with dummy signal line having a bend
JP2006039524A (ja) * 2004-07-27 2006-02-09 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びこれを含む表示装置
US10025149B2 (en) 2004-07-27 2018-07-17 Samsung Display Co., Ltd. Thin film transistor array panel and display device including the same
US9874794B2 (en) 2004-07-27 2018-01-23 Samsung Display Co., Ltd. Thin film transistor array panel and display device including the same
US9310657B2 (en) 2004-07-27 2016-04-12 Samsung Display Co., Ltd. Thin film transistor array panel and display device including the same
JP2006065145A (ja) * 2004-08-30 2006-03-09 Casio Comput Co Ltd 液晶表示素子
JP4635519B2 (ja) * 2004-08-30 2011-02-23 カシオ計算機株式会社 液晶表示素子
JP2007304630A (ja) * 2007-08-27 2007-11-22 Advanced Display Inc 液晶表示装置
JP4646956B2 (ja) * 2007-08-27 2011-03-09 三菱電機株式会社 液晶表示装置
JP4705623B2 (ja) * 2007-11-30 2011-06-22 三菱電機株式会社 液晶表示装置
JP2008097026A (ja) * 2007-11-30 2008-04-24 Mitsubishi Electric Corp 液晶表示装置

Similar Documents

Publication Publication Date Title
JP3429775B2 (ja) 静電気対策に適するアクティブ・マトリックス方式の液晶表示装置
JPH0713183A (ja) 液晶表示装置
JPH07146481A (ja) 液晶表示基板
JPH06102534A (ja) 薄膜トランジスタアレイ
JPH0968715A (ja) 液晶表示装置
JP3125411B2 (ja) 液晶表示装置
JPH06102536A (ja) 薄膜トランジスタアレイ
JP3406417B2 (ja) フリップチップ方式の液晶表示素子及び液晶表示モジュール
JPH09297319A (ja) 液晶表示装置
JP3272848B2 (ja) 液晶表示素子
JPH0794744A (ja) Misトランジスタ
JPH06250221A (ja) 液晶表示基板の製造方法
JPH06347825A (ja) 液晶表示装置およびその製造方法
JPH08190087A (ja) 液晶表示パネル作製用透明絶縁基板およびその各種特性検査方法
JPH06265922A (ja) 液晶表示装置
JPH0720463A (ja) 液晶表示装置
JP3323692B2 (ja) フリップチップ方式の液晶表示素子
JPH08286201A (ja) フリップチップ方式の液晶表示素子およびその製造方法
JP3311838B2 (ja) 液晶表示装置
JPH0926585A (ja) 液晶表示基板
JPH07333636A (ja) 液晶表示装置
JPH0792489A (ja) 液晶表示装置
JPH06258667A (ja) 液晶表示装置
JPH07239478A (ja) 半導体装置
JPH06258666A (ja) 液晶表示装置