JPH08190087A

JPH08190087A - 液晶表示パネル作製用透明絶縁基板およびその各種特性検査方法

Info

Publication number: JPH08190087A
Application number: JP94495A
Authority: JP
Inventors: Kazufumi Miyata; 一史宮田; Hideo Matsuzaki; 英夫松▲崎▼; Nobuyuki Suzuki; 伸幸鈴木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-01-09
Filing date: 1995-01-09
Publication date: 1996-07-23

Abstract

(57)【要約】【目的】透明絶縁基板上の所定の素子や層の各種特性検
査を能率よく行い、また、自動検査を可能とする。【構成】２枚重ねて組み合せた透明ガラス基板ＳＵＢ
１、ＳＵＢ２のうち、一方の基板ＳＵＢ１上の切断線Ｃ
Ｔ１の外側に、薄膜トランジスタや所定の層の各種特性
検査用パターンおよび電極ＣＴＰを、該電極を等ピッチ
でまとめて配置し、かつ、信号線の各端子を共通に短絡
した短絡線ＳＨｇと電気的に接続した構成。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に係り、
特に、薄膜トランジスタ等を使用したアクティブ・マト
リクス方式の液晶表示装置に関する。

【０００２】

【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子（スイッチング素子）を設
けたものである。各画素における液晶は理論的には常時
駆動（デューティ比 1.0）されているので、時分割駆動
方式を採用している、いわゆる単純マトリクス方式と比
べてアクティブ方式はコントラストが良く、特にカラー
液晶表示装置では欠かせない技術となりつつある。スイ
ッチング素子として代表的なものとしては薄膜トランジ
スタ（ＴＦＴ）がある。

【０００３】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。

【０００４】液晶表示装置は、例えば、表示用透明画素
電極と配向膜等をそれぞれ積層した面が対向するように
所定の間隔を隔ててガラス等からなる２枚の透明絶縁基
板を重ね合せ、該両基板間の縁部に枠状に設けたシール
材により、両基板を貼り合せると共に、シール材の一部
に設けた液晶封入口から両基板間のシール材の内側に液
晶を封入、封止し、さらに両基板の外側にそれぞれ偏光
板を設けてなる液晶表示パネル（すなわち、液晶表示
部、液晶表示素子、ＬＣＤ：リキッドクリスタルデイス
プレイとも称す）と、液晶表示パネルの下に配置され、
液晶表示パネルに光を供給するバックライトと、液晶表
示パネルの外周部の外側に配置した液晶表示パネルの駆
動用回路基板と、これらの各部材を保持するモールド成
形品である枠状体と、これらの各部材を収納し、液晶表
示窓があけられた金属製フレーム等を含んで構成されて
いる。

【０００５】アクティブ・マトリクス方式の液晶表示パ
ネルでは、第１の透明ガラス基板面上に、それぞれ平行
に伸びる複数本の走査信号線と、それぞれ平行に伸びる
複数本の映像信号線とが絶縁膜を介して格子状に直交し
て形成され、これらの４本の信号線により囲まれた領域
内に透明画素電極がそれぞれ配置され、かつ、各画素電
極には該領域内にスイッチング素子として薄膜トランジ
スタが備えられている。透明画素電極と薄膜トランジス
タの１組により１画素が構成される。もう一方の第２の
透明ガラス基板面上には、第１の透明ガラス基板の画素
毎に分割して形成された透明画素電極に対向して共通透
明画素電極が形成されている。この共通透明画素電極
は、前記シール材の内側の基板のほぼ全面に形成されて
いる。なお、各走査信号線の端部には走査信号が印加さ
れる外部接続端子が、各映像信号線の端部には映像信号
が印加される外部接続端子がそれぞれ形成されている。
各外部接続端子は、シール材の外側の第１の透明ガラス
基板の面上に配列形成されている。

【０００６】なお、第１の透明ガラス基板の各層の製造
工程中、電気的に浮遊状態にある走査信号線と映像信号
線に静電気が侵入すると、薄膜トランジスタのしきい値
電圧がシフトし、表示不良が発生したり、ゲート絶縁膜
が破壊されて走査信号線と映像信号線とが短絡したりす
ることが起こる。これを防止するために、母材である大
きなガラス基板から第１の透明ガラス基板を切断する前
においては、各走査信号線の外部接続端子と各映像信号
線の外部接続端子を短絡する静電破壊防止用の配線を、
これらの外部接続端子のさらに外周囲に設けている。こ
れにより、各信号配線間（走査信号線と映像信号線との
間等）の電位が等しくなるので、第１の透明ガラス基板
の製造工程中に誘発される静電気の侵入による問題を防
止することができる。

【０００７】

【発明が解決しようとする課題】走査信号線、映像信号
線、薄膜トランジスタ等を形成する側の第１の透明ガラ
ス基板上に、例えば、薄膜トランジスタの特性、所定の
膜の、耐電圧特性、コンタクト抵抗、コンデンサ容量、
配線抵抗等、所定の素子や層の各種の特性を測定、検査
する検査用パターンおよび電極が設けられていた。な
お、該電極は、検査用のプローブ針を当てるコンタクト
パッドとして働く。

【０００８】しかし、従来の検査用パターンおよび電極
は、測定の内容によって１個またはあるグループ毎に、
該第１の透明ガラス基板上に点在して設けられており、
従来は、各製造工程毎に、人手作業で検査用電極上にプ
ローブ針を当て、テスタを用いて各種測定を行い、検査
していた。

【０００９】このように、従来は、検査用パターンおよ
び電極が基板上に点在し、また、各製造工程毎における
人手作業のため、作業性が悪く、時間がかかる問題があ
った。

【００１０】本発明の目的は、例えば薄膜トランジスタ
や所定の層等の、各種特性検査を検査用パターンおよび
電極を用いて能率よく行い、また、自動検査を可能とす
ることにある。

【００１１】

【課題を解決するための手段】上記の課題を解決するた
め、本発明の液晶表示パネル作製用透明絶縁基板は、該
透明絶縁基板上に、該基板上の所定の素子や層の各種特
性を測定、検査するための検査用パターンおよび電極を
まとめて配置したことを特徴とする。なお、検査用パタ
ーンとは、各種特性を検査するために形成したダミーの
素子や層のパターンであり、その電極とは、検査装置の
プローブ針やプローブカード等を接触させるために形成
したコンタクトパッドである。

【００１２】また、２枚重ねて組み合せた一方の基板上
に、検査用パターンおよび電極をまとめて配置したこと
を特徴とする。

【００１３】また、検査用パターンおよび電極を、液晶
表示パネルとなる基板の切断線の外側に配置したことを
特徴とする。

【００１４】また、切断線の外側に配置し、かつ、信号
線の各端子を共通に短絡した短絡線と、検査用パターン
および電極の１個または全部とを電気的に接続したこと
を特徴とする。

【００１５】また、切断線の外側に配置した陽極酸化用
配線と、検査用パターンおよび電極の１個または全部と
を電気的に接続したことを特徴とする。なお、短絡線と
陽極酸化用配線とを同じ線で兼用する場合もある。

【００１６】また、検査用電極の一部または全部を等ピ
ッチで配置したことを特徴とする。

【００１７】また、同種の検査用パターンおよび電極を
複数個配置し、その特性の相違を比較可能としたことを
特徴とする。

【００１８】また、本発明の透明絶縁基板の各種特性検
査方法は、基板上に各種特性検査用パターンおよび電極
をまとめて配置し、各種特性を一括検査することを特徴
とする。

【００１９】また、基板上に検査用パターンおよび電極
をまとめて配置し、各種特性を自動一括検査することを
特徴とする。

【００２０】さらに、検査を基板の最終製造工程（基板
切断直前の工程）において行うことを特徴とする。

【００２１】

【作用】本発明では、液晶表示パネル作製用透明絶縁基
板上に、各種特性検査用パターンおよび電極をまとめて
配置することにより、検査を能率よく、自動的に行うこ
とができる。したがって、製造時間を短縮し、製品の品
質管理データを自動検査により定期的に入手することが
でき、製造ラインを合理化することができる。この結
果、製品の歩留りおよび品質を向上し、製造コストを低
減することができる。

【００２２】

【実施例】本発明、本発明の更に他の目的及び本発明の
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。

【００２３】《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装
置にこの発明を適用した実施例を説明する。なお、以下
説明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。

【００２４】《マトリクス部の概要》図４はこの発明が
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図５は図４の５
−５切断線における断面を示す図、図６は図４の６−６
切断線における断面図である。

【００２５】図４に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。

【００２６】図５に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮
光用ブラックマトリクスパターンＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。

【００２７】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。

【００２８】《マトリクス周辺の概要》図７は上下のガ
ラス基板ＳＵＢ１，ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺の要部平面を、図８はその周辺
部を更に誇張した平面を、図９は図７及び図８のパネル
左上角部に対応するシール部ＳＬ付近の拡大平面を示す
図である。また、図１０は図５の断面を中央にして、左
側に図９の１０ａ−１０ａ切断線における断面を、右側
に映像信号駆動回路が接続されるべき外部接続端子ＤＴ
Ｍ付近の断面を示す図である。同様に図１１は、左側に
走査回路が接続されるべき外部接続端子ＧＴＭ付近の断
面を、右側に外部接続端子が無いところのシール部付近
の断面を示す図である。

【００２９】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図７〜図９は後者の例を示すも
ので、図７、図８の両図とも上下基板ＳＵＢ１，ＳＵＢ
２の切断後を、図９は切断前を表しており、ＬＮは両基
板の切断前の縁を、ＣＴ１とＣＴ２はそれぞれ基板ＳＵ
Ｂ１，ＳＵＢ２の切断すべき位置を示す。いずれの場合
も、完成状態では外部接続端子群Ｔｇ，Ｔｄ（添字略）
が存在する（図で上下辺と左辺の）部分はそれらを露出
するように上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ
１よりも内側に制限されている。端子群Ｔｇ，Ｔｄはそ
れぞれ後述する走査回路接続用端子ＧＴＭ、映像信号回
路接続用端子ＤＴＭとそれらの引出配線部を集積回路チ
ップＣＨＩが搭載されたテープキャリアパッケージＴＣ
Ｐ（図２０、図２１）の単位に複数本まとめて名付けた
ものである。各群のマトリクス部から外部接続端子部に
至るまでの引出配線は、両端に近づくにつれ傾斜してい
る。これは、パッケージＴＣＰの配列ピッチ及び各パッ
ケージＴＣＰにおける接続端子ピッチに表示パネルＰＮ
Ｌの端子ＤＴＭ，ＧＴＭを合わせるためである。

【００３０】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なく
とも一箇所において、本実施例では少なくともパネルの
４角で銀ペースト材ＡＧＰによって下部透明ガラス基板
ＳＵＢ１側に形成されたその引出配線ＩＮＴに接続され
ている。この引出配線ＩＮＴは後述するゲート端子ＧＴ
Ｍ、ドレイン端子ＤＴＭと同一製造工程で形成される。

【００３１】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層
は、シールパターンＳＬの内側に形成される。偏光板Ｐ
ＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成さ
れている。液晶ＬＣは液晶分子の向きを設定する下部配
向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパタ
ーンＳＬで仕切られた領域に封入されている。下部配向
膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜Ｐ
ＳＶ１の上部に形成される。

【００３２】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。

【００３３】《薄膜トランジスタＴＦＴ》次に、図４、
図５に戻り、ＴＦＴ基板ＳＵＢ１側の構成を詳しく説明
する。

【００３４】薄膜トランジスタＴＦＴは、ゲート電極Ｇ
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。

【００３５】各画素には複数（２つ）の薄膜トランジス
タＴＦＴ１、ＴＦＴ２が冗長して設けられる。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、実質的に同
一サイズ（チャネル長、チャネル幅が同じ）で構成さ
れ、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一
対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。な
お、ソース、ドレインは本来その間のバイアス極性によ
って決まるもので、この液晶表示装置の回路ではその極
性は動作中反転するので、ソース、ドレインは動作中入
れ替わると理解されたい。しかし、以下の説明では、便
宜上一方をソース、他方をドレインと固定して表現す
る。

【００３６】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬから垂直方向に突出する形状で構成されてい
る（Ｔ字形状に分岐されている）。ゲート電極ＧＴは薄
膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれの能動領
域を越えるよう突出している。薄膜トランジスタＴＦＴ
１、ＴＦＴ２のそれぞれのゲート電極ＧＴは、一体に
（共通のゲート電極として）構成されており、走査信号
線ＧＬに連続して形成されている。本例では、ゲート電
極ＧＴは、単層の第２導電膜ｇ２で形成されている。第
２導電膜ｇ２としては例えばスパッタで形成されたアル
ミニウム（Ａｌ）膜が用いられ、その上にはＡｌの陽極
酸化膜ＡＯＦが設けられている。

【００３７】このゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。

【００３８】《走査信号線ＧＬ》走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。

【００３９】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴ１、ＴＦＴ２において、ゲート電極ＧＴと
共に半導体層ＡＳに電界を与えるためのゲート絶縁膜と
して使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走
査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとし
ては例えばプラズマＣＶＤで形成された窒化シリコン膜
が選ばれ、１２００〜２７００Åの厚さに（本実施例で
は、２０００Å程度）形成される。ゲート絶縁膜ＧＩは
図９に示すように、マトリクス部ＡＲの全体を囲むよう
に形成され、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露
出するよう除去されている。絶縁膜ＧＩは走査信号線Ｇ
Ｌと映像信号線ＤＬの電気的絶縁にも寄与している。

【００４０】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、本例では薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれに独立した島となるよう形成され、非晶質シリコ
ンで、２００〜２２００Åの厚さに（本実施例では、２
０００Å程度の膜厚）で形成される。層ｄ０はオーミッ
クコンタクト用のリン（Ｐ）をドープしたＮ⁺型非晶質
シリコン半導体層であり、下側にｉ型半導体層ＡＳが存
在し、上側に導電層ｄ２（ｄ３）が存在するところのみ
に残されている。

【００４１】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。

【００４２】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。

【００４３】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。透明画素電極ＩＴＯ１は第１導
電膜ｄ１によって構成されており、この第１導電膜ｄ１
はスパッタリングで形成された透明導電膜（Indium-Tin
-Oxide ＩＴＯ：ネサ膜）からなり、１０００〜２００
０Åの厚さに（本実施例では、１４００Å程度の膜厚）
形成される。

【００４４】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ⁺型半導体層ｄ０に接触する第２導電膜ｄ２とそ
の上に形成された第３導電膜ｄ３とから構成されてい
る。

【００４５】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。Ｃｒ膜は膜
厚を厚く形成するとストレスが大きくなるので、２００
０Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
⁺型半導体層ｄ０との接着性を良好にし、第３導電膜ｄ
３のＡｌがＮ⁺型半導体層ｄ０に拡散することを防止す
る（いわゆるバリア層の）目的で使用される。第２導電
膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、
Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ₂、Ｔ
ｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いてもよい。

【００４６】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソース
電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬ
の抵抗値を低減したり、ゲート電極ＧＴやｉ型半導体層
ＡＳに起因する段差乗り越えを確実にする（ステップカ
バーレッジを良くする）働きがある。

【００４７】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ⁺型半導体層ｄ０が除去される。つまり、ｉ
型半導体層ＡＳ上に残っていたＮ⁺型半導体層ｄ０は第
２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフアラ
インで除去される。このとき、Ｎ⁺型半導体層ｄ０はそ
の厚さ分は全て除去されるようエッチングされるので、
ｉ型半導体層ＡＳも若干その表面部分がエッチングされ
るが、その程度はエッチング時間で制御すればよい。

【００４８】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。

【００４９】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成する。

【００５０】保護膜ＰＳＶ１は図９に示すように、マト
リクス部ＡＲの全体を囲むように形成され、周辺部は外
部接続端子ＤＴＭ，ＧＴＭを露出するよう除去され、ま
た上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵＢ
１の外部接続端子接続用引出配線ＩＮＴに銀ペーストＡ
ＧＰで接続する部分も除去されている。保護膜ＰＳＶ１
とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保護
効果を考え厚くされ、後者はトランジスタの相互コンダ
クタンスｇｍを薄くされる。従って図９に示すように、
保護効果の高い保護膜ＰＳＶ１は周辺部もできるだけ広
い範囲に亘って保護するようゲート絶縁膜ＧＩよりも大
きく形成されている。

【００５１】《透明ガラス基板ＳＵＢ１、ＳＵＢ２の各
種特性検査方法》図２は、２枚重ねて組み合せた切断前
の透明ガラス基板ＳＵＢ１、ＳＵＢ２の概略平面図、図
１は図２のＡ部（各種特性検査用パターンおよび電極Ｃ
ＴＰ部）の拡大概略図、図３は図２のＢ部（マトリクス
部ＡＲ）の拡大概略図である。

【００５２】図２、図３において、ＳＵＢ１、ＳＵＢ２
はそれぞれ液晶表示パネル作製用の下部および上部透明
ガラス基板、ＬＮは両基板の切断前の縁、ＣＴ１は下部
透明ガラス基板ＳＵＢ１の切断線、ＳＨｇ、ＳＨｄはそ
れぞれ各ゲート端子ＧＴＭ、各ドレイン端子ＤＴＭ（図
９参照）を短絡し、陽極化成時の給電と、配向膜のラビ
ング時等の静電破壊防止のための短絡線（陽極酸化バス
ライン）、ＣＴＰは各種特性検査用パターンおよび電極
である。なお、検査用パターンおよび電極ＣＴＰを除く
詳細は図８を参照。また、検査用パターンとは、各種特
性を検査するために形成したダミーの薄膜トランジスタ
や層のパターンであり、その電極とは、検査装置のプロ
ーブ針やプローブカード等を接触させるために形成した
コンタクトパッドである。

【００５３】図１において、ここに例示した特性検査用
パターンおよび電極ＣＴＰのうち、Ｔｒ（添字１〜４は
省略。以下同様）は薄膜トランジスタ、ＶＷは耐電圧、
ＣＲはコンタクト抵抗、ＣＣはコンデンサ容量（ＭＩＳ
特性）、ＷＲは配線抵抗のそれぞれ特性検査用パターン
および電極である。さらに詳しく言うと、Ｔｒ₁〜Ｔｒ₄
はそれぞれマトリクス部ＡＲの薄膜トランジスタと同様
に形成され、構成要素の寸法、材料等の異なる薄膜トラ
ンジスタ、ＶＷ₁はＡｌ₂Ｏ₃膜（陽極酸化膜）の耐電
圧、ＶＷ₂はＡｌ₂Ｏ₃膜／ＳｉＮ膜の耐電圧、ＶＷ₃はＳ
ｉＮ膜の耐電圧、ＣＲ₁はゲート線Ａｌ膜とＩＴＯ膜と
のコンタクト抵抗、ＣＲ₂はゲート線Ａｌ膜とソース、
ドレイン電極構成膜とのコンタクト抵抗、ＣＲ₃はＩＴ
Ｏ膜とソース、ドレイン電極構成膜とのコンタクト抵
抗、ＣＣ₁はゲート線Ａｌ膜／Ａｌ₂Ｏ₃膜／ＳｉＮ膜／
アモルファスＳｉ膜のコンデンサ容量、ＣＣ₂はゲート
線Ａｌ膜／Ａｌ₂Ｏ₃膜／ＳｉＮ膜のコンデンサ容量、Ｗ
Ｒ₁はゲート線Ａｌ膜の配線抵抗、ＷＲ₂はＩＴＯ膜の配
線抵抗、１５はソース、ドレイン電極構成膜の配線抵抗
のそれぞれ特性検査用パターンおよび電極である。

【００５４】なお、これらの特性検査用パターンおよび
電極ＣＴＰのうち、静電破壊防止、あるいは陽極酸化膜
の形成が必要なものは、図１に示すように、陽極酸化バ
スラインを兼ねた短絡線ＳＨｇに電気的に接続してあ
る。

【００５５】このように、各種特性検査用パターンおよ
び電極ＣＴＰが下部透明ガラス基板ＳＵＢ１上の所定の
場所にまとめて配置されている。検査用パターンおよび
電極ＣＴＰを設ける場所は、ここでは、図２に示したよ
うに、基板ＳＵＢ１の切断線ＣＴ１および短絡線ＳＨｇ
の外側（右側）の１箇所である。この場所に限らず、例
えば、切断線ＣＴ１と短絡線ＳＨｇあるいはＳＨｄとの
間等に設けてもよく、また、基板面内の特性のばらつき
を把握するために、複数箇所に設けてもよい。なお、１
箇所に設ける場合は検査が容易で、自動検査の場合は１
箇所でも複数箇所でも検査の便宜上差はない。また、切
断線ＣＴ１の外側なので、一通りの基板製造工程を経た
後のガラス切断後は、検査用パターンおよび電極ＣＴＰ
は液晶表示パネルＰＮＬから切り離され、廃棄される。
なお、必ずしも切断線ＣＴ１の外側でなく、切断線ＣＴ
１の内側に設け、液晶表示パネルＰＮＬの完成後も存在
させてもよい。しかし、切断線ＣＴ１の内側に設け、切
断後も検査用パターンおよび電極ＣＴＰを残存させる
と、凹凸を有する検査用パターンおよび電極ＣＴＰから
基板端面へ静電気が流れるおそれがあり、静電気が流れ
ると薄膜トランジスタＴＦＴの特性が変化したり、破壊
されたりするので、切断線ＣＴ１の外側に設ける方が望
ましい。また、検査用パターンおよび電極ＣＴＰのコン
タクトパッドである各電極は、同一のピッチ、例えば１
ｍｍで配置してある。これにより自動検査が容易であ
る。すなわち、コンタクトパッドに検査装置のプローブ
針（またはプローブカード）を接触させ、自動的に走査
して各種特性の測定、検査を自動一括検査する。

【００５６】また、同種の特性検査用パターンおよび電
極Ｔｒ₁〜Ｔｒ₄、ＶＷ₁〜ＶＷ₃、ＣＲ₁〜ＣＲ₃、Ｃ
Ｃ₁、ＣＣ₂、ＷＲ₁〜ＷＲ₃を複数個配置し、その特性の
相違が比較可能になっている。

【００５７】さらに、図２には図示しなかったが、基板
ＳＵＢ１上の異なる数箇所に、同種の特性検査用パター
ンおよび電極ＣＴＰ群を配置し、基板上の場所による特
性の相違を比較可能にしてもよい。

【００５８】「発明が解決しようとする課題」のところ
で述べたように、従来では、検査用パターンおよび電極
を基板上に点在して設け、各製造工程毎に人手作業によ
り検査を行っていたので、検査が煩雑で、作業性が悪
く、時間がかかる問題があったが、本実施例では、各種
特性検査用パターンおよび電極ＣＴＰを基板ＳＵＢ１の
所定箇所にまとめて設けたことにより、検査を能率よ
く、自動的に行うことができる。したがって、製造時間
を短縮し、製品の品質管理データを自動検査により定期
的に入手することができ、製造ラインを合理化すること
ができる。この結果、製品の歩留りおよび品質が向上
し、製造コストを低減することができる。

【００５９】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、外部光又はバックライト光がｉ型半導体層Ａ
Ｓに入射しないよう遮光膜ＢＭが設けられている。図４
に示す遮光膜ＢＭの閉じた多角形の輪郭線は、その内側
が遮光膜ＢＭが形成されない開口を示している。遮光膜
ＢＭは光に対する遮蔽性が高いたとえばアルミニウム膜
やクロム膜等で形成されており、本実施例ではクロム膜
がスパッタリングで１３００Å程度の厚さに形成され
る。

【００６０】従って、薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
外部の自然光やバックライト光が当たらなくなる。遮光
膜ＢＭは各画素の周囲に格子状に形成され（いわゆるブ
ラックマトリクス）、この格子で１画素の有効表示領域
が仕切られている。従って、各画素の輪郭が遮光膜ＢＭ
によってはっきりとし、コントラストが向上する。つま
り、遮光膜ＢＭはｉ型半導体層ＡＳに対する遮光とブラ
ックマトリクスとの２つの機能をもつ。

【００６１】透明画素電極ＩＴＯ１のラビング方向の根
本側のエッジ部分（図４右下部分）も遮光膜ＢＭによっ
て遮光されているので、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。

【００６２】遮光膜ＢＭは図８に示すように周辺部にも
額縁状に形成され、そのパターンはドット状に複数の開
口を設けた図４に示すマトリクス部のパターンと連続し
て形成されている。周辺部の遮光膜ＢＭは図８〜図１１
に示すように、シール部ＳＬの外側に延長され、パソコ
ン等の実装機に起因する反射光等の漏れ光がマトリクス
部に入り込むのを防いでいる。他方、この遮光膜ＢＭは
基板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内側に
留められ、基板ＳＵＢ２の切断領域を避けて形成されて
いる。

【００６３】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタＦＩＬは透
明画素電極ＩＴＯ１の全てを覆うように大き目に形成さ
れ、遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画素
電極ＩＴＯ１のエッジ部分と重なるよう透明画素電極Ｉ
ＴＯ１の周縁部より内側に形成されている。

【００６４】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタＲを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタＧ、青色フィ
ルタＢを順次形成する。

【００６５】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。保護膜ＰＳＶ２はたとえば
アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成さ
れている。

【００６６】《共通透明画素電極ＩＴＯ２》共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。本実施例で
は、コモン電圧Ｖcomは映像信号線ＤＬに印加される最
小レベルの駆動電圧Ｖｄminと最大レベルの駆動電圧Ｖ
ｄmaxとの中間直流電位に設定されるが、映像信号駆動
回路で使用される集積回路の電源電圧を約半分に低減し
たい場合は、交流電圧を印加すれば良い。なお、共通透
明画素電極ＩＴＯ２の平面形状は図８、図９を参照され
たい。

【００６７】《保持容量素子Ｃaddの構造》透明画素電
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図６か
らも明らかなように、透明画素電極ＩＴＯ１を一方の電
極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ
１とする保持容量素子（静電容量素子）Ｃaddを構成す
る。この保持容量素子Ｃaddの誘電体膜は、薄膜トラン
ジスタＴＦＴのゲート絶縁膜として使用される絶縁膜Ｇ
Ｉおよび陽極酸化膜ＡＯＦで構成されている。

【００６８】保持容量素子Ｃaddは走査信号線ＧＬの第
２導電膜ｇ２の幅を広げた部分に形成されている。な
お、映像信号線ＤＬと交差する部分の第２導電膜ｇ２は
映像信号線ＤＬとの短絡の確率を小さくするため細くさ
れている。

【００６９】保持容量素子Ｃaddの電極ＰＬ１の段差部
において透明画素電極ＩＴＯ１が断線しても、その段差
をまたがるように形成された第２導電膜ｄ２および第３
導電膜ｄ３で構成された島領域によってその不良は補償
される。

【００７０】《ゲート端子部》図１２は表示マトリクス
の走査信号線ＧＬからその外部接続端子ＧＴＭまでの接
続構造を示す図であり、（Ａ）は平面であり（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図９下方付近に対応し、斜め配線の部分は便
宜状一直線状で表した。

【００７１】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンＡＯは完成品としては残らないが、ゲ
ート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線ＡＯを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたＡ
Ｌ層ｇ２は表面にその酸化物Ａｌ₂Ｏ₃膜ＡＯＦが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンＡＯは走査線ＧＬに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。

【００７２】図中ＡＬ層ｇ２は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Ａｌ層の幅が広いと表面
にホイスカが発生するので、１本１本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクＡＯに沿ってずらしている。

【００７３】ゲート端子ＧＴＭは酸化珪素ＳＩＯ層と接
着性が良くＡｌ等よりも耐電触性の高いＣｒ層ｇ１と、
更にその表面を保護し画素電極ＩＴＯ１と同レベル（同
層、同時形成）の透明導電層ｄ１とで構成されている。
なお、ゲート絶縁膜ＧＩ上及びその側面部に形成された
導電層ｄ２及びｄ３は、導電層ｄ３やｄ２のエッチング
時ピンホール等が原因で導電層ｇ２やｇ１が一緒にエッ
チングされないようその領域をホトレジストで覆ってい
た結果として残っているものである。又、ゲート絶縁膜
ＧＩを乗り越えて右方向に延長されたＩＴＯ層ｄ１は同
様な対策を更に万全とさせたものである。

【００７４】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図８に示すように上下に複数本並べられ端子群Ｔｇ（図
７、図８）が構成され、ゲート端子の左端は、製造過程
では、基板の切断領域ＣＴ１を越えて延長され配線ＳＨ
ｇによって短絡される。製造過程におけるこのような短
絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲＩ１のラ
ビング時等の静電破壊防止に役立つ。

【００７５】《ドレイン端子ＤＴＭ》図１３は映像信号
線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図
であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ
−Ｂ切断線における断面を示す。なお、同図は図９右上
付近に対応し、図面の向きは便宜上変えてあるが右端方
向が基板ＳＵＢ１の上端部（又は下端部）に該当する。

【００７６】ＴＳＴｄは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子Ｄ
ＴＭも外部回路との接続ができるよう配線部より幅が広
げられている。検査端子ＴＳＴｄと外部接続ドレイン端
子ＤＴＭは上下方向に千鳥状に複数交互に配列され、検
査端子ＴＳＴｄは図に示すとおり基板ＳＵＢ１の端部に
到達することなく終端しているが、ドレイン端子ＤＴＭ
は、図９に示すように端子群Ｔｄ（添字省略）を構成し
基板ＳＵＢ１の切断線ＣＴ１を越えて更に延長され、製
造過程中は静電破壊防止のためその全てが互いに配線Ｓ
Ｈｄによって短絡される。検査端子ＴＳＴｄが存在する
映像信号線ＤＬのマトリクスを挟んで反対側にはドレイ
ン接続端子が接続され、逆にドレイン接続端子ＤＴＭが
存在する映像信号線ＤＬのマトリクスを挟んで反対側に
は検査端子が接続される。

【００７７】ドレイン接続端子ＤＴＭは前述したゲート
端子ＧＴＭと同様な理由でＣｒ層ｇ１及びＩＴＯ層ｄ１
の２層で形成されており、ゲート絶縁膜ＧＩを除去した
部分で映像信号線ＤＬと接続されている。ゲート絶縁膜
ＧＩの端部上に形成された半導体層ＡＳはゲート絶縁膜
ＧＩの縁をテーパ状にエッチングするためのものであ
る。端子ＤＴＭ上では外部回路との接続を行うため保護
膜ＰＳＶ１は勿論のこと取り除かれている。ＡＯは前述
した陽極酸化マスクでありその境界線はマトリクス全体
を大きく囲むように形成され、図ではその境界線から左
側がマスクで覆われるが、この図で覆われない部分には
層ｇ２が存在しないのでこのパターンは直接は関係しな
い。

【００７８】マトリクス部からドレイン端子部ＤＴＭま
での引出配線は図１０の（Ｃ）部にも示されるように、
ドレイン端子部ＤＴＭと同じレベルの層ｄ１，ｇ１のす
ぐ上に映像信号線ＤＬと同じレベルの層ｄ２，ｄ３がシ
ールパターンＳＬの途中まで積層された構造になってい
るが、これは断線の確率を最小限に押さえ、電触し易い
Ａｌ層ｄ３を保護膜ＰＳＶ１やシールパターンＳＬでで
きるだけ保護する狙いである。

【００７９】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図１４に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。

【００８０】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。

【００８１】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。

【００８２】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。

【００８３】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００８４】《保持容量素子Ｃaddの働き》保持容量素
子Ｃaddは、薄膜トランジスタＴＦＴがスイッチングす
るとき、中点電位（画素電極電位）Ｖlcに対するゲート
電位変化ΔＶgの影響を低減するように働く。この様子
を式で表すと、次のようになる。

【００８５】 ΔＶlc＝{Ｃgs/(Ｃgs+Ｃadd+Ｃpix)}×ΔＶg ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pixは透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素
電極ＩＴＯ２（ＣＯＭ）との間に形成される容量、ΔＶ
lcはΔＶgによる画素電極電位の変化分を表わす。この
変化分ΔＶlcは液晶ＬＣに加わる直流成分の原因となる
が、保持容量Ｃaddを大きくすればする程、その値を小
さくすることができる。また、保持容量素子Ｃaddは放
電時間を長くする作用もあり、薄膜トランジスタＴＦＴ
がオフした後の映像情報を長く蓄積する。液晶ＬＣに印
加される直流成分の低減は、液晶ＬＣの寿命を向上し、
液晶表示画面の切り替え時に前の画像が残るいわゆる焼
き付きを低減することができる。

【００８６】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、従って寄生容量Ｃgsが大きくなり、中点電位
Ｖlcはゲート（走査）信号Ｖgの影響を受け易くなると
いう逆効果が生じる。しかし、保持容量素子Ｃaddを設
けることによりこのデメリットも解消することができ
る。

【００８７】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。

【００８８】保持容量電極線としてのみ使用される初段
の走査信号線ＧＬ（Ｙ₀）は共通透明画素電極ＩＴＯ２
（Ｖcom）と同じ電位にする。図９の例では、初段の走
査信号線は端子ＧＴ０、引出線ＩＮＴ、端子ＤＴ０及び
外部配線を通じて共通電極ＣＯＭに短絡される。或い
は、初段の保持容量電極線Ｙ₀は最終段の走査信号線Ｙe
ndに接続、Ｖcom以外の直流電位点（交流接地点）に接
続するかまたは垂直走査回路Ｖから１つ余分に走査パル
スＹ₀を受けるように接続してもよい。

【００８９】《製造方法》つぎに、上述した液晶表示装
置の基板ＳＵＢ１側の製造方法について図１５〜図１７
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図５に示す画素部分、右側
は図１２に示すゲート端子付近の断面形状でみた加工の
流れを示す。工程Ｄを除き工程Ａ〜工程Ｉは各写真処理
に対応して区分けしたもので、各工程のいずれの断面図
も写真処理後の加工が終わりフォトレジストを除去した
段階を示している。なお、写真処理とは本説明ではフォ
トレジストの塗布からマスクを使用した選択露光を経て
それを現像するまでの一連の作業を示すものとし、繰返
しの説明は避ける。以下区分けした工程に従って、説明
する。

【００９０】工程Ａ、図１５７０５９ガラス（商品名）からなる下部透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。下部透明ガラス基板ＳＵＢ１上に膜厚が１１００Å
のクロムからなる第１導電膜ｇ１をスパッタリングによ
り設け、写真処理後、エッチング液として硝酸第２セリ
ウムアンモニウム溶液で第１導電膜ｇ１を選択的にエッ
チングする。それによって、ゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭ、ゲート端子ＧＴＭを接続する陽極酸化バ
スラインＳＨｇ、ドレイン端子ＤＴＭを短絡するバスラ
インＳＨｄ、陽極酸化バスラインＳＨｇに接続された陽
極酸化パッド（図示せず）を形成する。

【００９１】工程Ｂ、図１５膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸と氷酢酸との混酸液で第２導電膜ｇ２を選択的にエ
ッチングする。

【００９２】工程Ｃ、図１５写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調
整した溶液をエチレングリコール液で１：９に稀釈した
液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成
電流密度が０.５ｍＡ／ｃｍ²になるように調整する（定
電流化成）。次に所定のＡｌ₂Ｏ₃膜厚が得られるのに必
要な化成電圧１２５Ｖに達するまで陽極酸化を行う。そ
の後この状態で数１０分保持することが望ましい（定電
圧化成）。これは均一なＡｌ₂Ｏ₃膜を得る上で大事なこ
とである。それによって、導電膜ｇ２を陽極酸化され、
走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ１上に
膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される。

【００９３】工程Ｄ、図１６プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ⁺型非晶質Ｓｉ膜を設け
る。

【００９４】工程Ｅ、図１６写真処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してＮ⁺型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜を
選択的にエッチングすることにより、ｉ型半導体層ＡＳ
の島を形成する。

【００９５】工程Ｆ、図１６写真処理後、ドライエッチングガスとしてＳＦ₆を使用
して、窒化Ｓｉ膜を選択的にエッチングする。

【００９６】工程Ｇ、図１７膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭ、ド
レイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１
を形成する。

【００９７】工程Ｈ、図１７膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃ
ｕ等からなる第３導電膜ｄ３をスパッタリングにより設
ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様な液
でエッチングし、第２導電膜ｄ２を工程Ａと同様な液で
エッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ド
レイン電極ＳＤ２を形成する。つぎに、ドライエッチン
グ装置にＣＣｌ₄、ＳＦ₆を導入して、Ｎ⁺型非晶質Ｓｉ
膜をエッチングすることにより、ソースとドレイン間の
Ｎ⁺型半導体層ｄ０を選択的に除去する。

【００９８】工程Ｉ、図１７プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ₆を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１を形成する。

【００９９】《液晶表示モジュールの全体構成》図１８
は、液晶表示モジュールＭＤＬの各構成部品を示す分解
斜視図である。

【０１００】ＳＨＤは金属板から成る枠状のシールドケ
ース（メタルフレーム）、ＬＣＷその表示窓、ＰＮＬは
液晶表示パネル、ＳＰＢは光拡散板、ＭＦＲは中間フレ
ーム、ＢＬはバックライト、ＢＬＳはバックライト支持
体、ＬＣＡは下側ケースであり、図に示すような上下の
配置関係で各部材が積み重ねられてモジュールＭＤＬが
組み立てられる。

【０１０１】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪ＣＬとフックＦＫによって全体が固定
されるようになっている。

【０１０２】中間フレームＭＦＲは表示窓ＬＣＷに対応
する開口が設けられるように枠状に形成され、その枠部
分には拡散板ＳＰＢ、バックライト支持体ＢＬＳ並びに
各種回路部品の形状や厚みに応じた凹凸や、放熱用の開
口が設けられている。

【０１０３】下側ケースＬＣＡはバックライト光の反射
体も兼ねており、効率のよい反射ができるよう、蛍光管
ＢＬに対応して反射山ＲＭが形成されている。

【０１０４】《表示パネルＰＮＬと駆動回路基板ＰＣＢ
１》図１９は、図７等に示した表示パネルＰＮＬに映像
信号駆動回路Ｈｅ、Ｈｏと垂直走査回路Ｖを接続した状
態を示す上面図である。

【０１０５】ＣＨＩは表示パネルＰＮＬを駆動させる駆
動ＩＣチップ（下側の３個は垂直走査回路側の駆動ＩＣ
チップ、左右の６個ずつは映像信号駆動回路側の駆動Ｉ
Ｃチップ）である。ＴＣＰは図２０、図２１で後述する
ように駆動用ＩＣチップＣＨＩがテープ・オートメイテ
ィド・ボンディング法（ＴＡＢ）により実装されたテー
プキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデ
ンサＣＤＳ等が実装された駆動回路基板で、３つに分割
されている。ＦＧＰはフレームグランドパッドであり、
シールドケースＳＨＤに切り込んで設けられたバネ状の
破片ＦＧが半田付けされる。ＦＣは下側の駆動回路基板
ＰＣＢ１と左側の駆動回路基板ＰＣＢ１、および下側の
駆動回路基板ＰＣＢ１と右側の駆動回路基板ＰＣＢ１と
を電気的に接続するフラットケーブルである。フラット
ケーブルＦＣとしては図に示すように、複数のリード線
（りん青銅の素材にＳｎ鍍金を施したもの）をストライ
プ状のポリエチレン層とポリビニルアルコール層とでサ
ンドイッチして支持したものを使用する。

【０１０６】《ＴＣＰの接続構造》図２０は走査信号駆
動回路Ｖや映像信号駆動回路Ｈｅ，Ｈｏを構成する、集
積回路チップＣＨＩがフレキシブル配線基板に搭載され
たテープキャリアパッケージＴＣＰの断面構造を示す図
であり、図２１はそれを液晶表示パネルの、本例では映
像信号回路用端子ＤＴＭに接続した状態を示す要部断面
図である。

【０１０７】同図において、ＴＴＢは集積回路ＣＨＩの
入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出
力端子・配線部であり、例えばＣｕから成り、それぞれ
の内側の先端部（通称インナーリード）には集積回路Ｃ
ＨＩのボンディングパッドＰＡＤがいわゆるフェースダ
ウンボンディング法により接続される。端子ＴＴＢ，Ｔ
ＴＭの外側の先端部（通称アウターリード）はそれぞれ
半導体集積回路チップＣＨＩの入力及び出力に対応し、
半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路Ｓ
ＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰ
ＮＬに接続される。パッケージＴＣＰは、その先端部が
パネルＰＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳ
Ｖ１を覆うようにパネルに接続されており、従って、外
部接続端子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かパッケ
ージＴＣＰの少なくとも一方で覆われるので電触に対し
て強くなる。

【０１０８】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。

【０１０９】《駆動回路基板ＰＣＢ２》中間フレームＭ
ＦＲに保持・収納される液晶表示部ＬＣＤの駆動回路基
板ＰＣＢ２は、図２２に示すように、Ｌ字形をしてお
り、ＩＣ、コンデンサ、抵抗等の電子部品が搭載されて
いる。この駆動回路基板ＰＣＢ２には、１つの電圧源か
ら複数の分圧した安定化された電圧源を得るための電源
回路や、ホスト（上位演算処理装置）からのＣＲＴ（陰
極線管）用の情報をＴＦＴ液晶表示装置用の情報に変換
する回路を含む回路ＳＵＰが搭載されている。ＣＪは外
部と接続される図示しないコネクタが接続されるコネク
タ接続部である。駆動回路基板ＰＣＢ２とインバータ回
路基板ＰＣＢ３とはバックライトケーブルにより中間フ
レームＭＦＲに設けたコネクタ穴を介して電気的に接続
される。

【０１１０】駆動回路基板ＰＣＢ１と駆動回路基板ＰＣ
Ｂ２とは折り曲げ可能なフラットケーブルＦＣにより電
気的に接続されている。組立て時、駆動回路基板ＰＣＢ
２は、フラットケーブルＦＣを180°折り曲げることに
より駆動回路基板ＰＣＢ１の裏側に重ねられ、中間フレ
ームＭＦＲの所定の凹部に嵌合される。

【０１１１】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。例えば、上記実施例では、各種
特性検査用パターンおよび電極ＣＴＰを、１個の液晶表
示パネル当り図２に示した１箇所に設けたが、これに限
定されず、適宜の箇所に１箇所あるいは複数箇所に設け
てもよい。また、上記実施例では、２枚の上下透明ガラ
ス基板ＳＵＢ１、ＳＵＢ２を重ね合せた状態で各種検査
を行ったが、基板ＳＵＢ２を重ね合さない基板ＳＵＢ１
の状態で検査してもよい。また、検査用パターンおよび
電極ＣＴＰをもう１枚の基板ＳＵＢ２に設けてもよい。
さらに、上記実施例では、アクティブ・マトリクス方式
の液晶表示装置に適用した例を示したが、単純マトリク
ス方式の液晶表示装置にも適用可能であることは言うま
でもない。

【０１１２】

【発明の効果】以上説明したように、本発明によれば、
透明絶縁基板上に各種特性検査用パターンおよび電極を
まとめて配置することにより、検査を能率よく、自動的
に行うことができるので、製造時間を短縮し、製品の品
質管理データを自動検査により定期的に入手することが
でき、製造ラインを合理化することができる。この結
果、製品の歩留りおよび品質が向上し、製造コストを低
減することができる。

【図面の簡単な説明】

【図１】本発明による各種特性検査用パターンおよび電
極ＣＴＰ部（図２のＡ部）の拡大概略図である。

【図２】２枚重ねて組み合せた切断前の透明ガラス基板
ＳＵＢ１、ＳＵＢ２の概略平面図である。

【図３】図２のＢ部（マトリクス部ＡＲ）の拡大概略図
である。

【図４】本発明が適用されるアクティブ・マトリックス
方式のカラー液晶表示装置の液晶表示部の一画素とその
周辺を示す要部平面図である。

【図５】図４の５−５切断線における１画素とその周辺
を示す断面図である。

【図６】図４の６−６切断線における付加容量素子の断
面図である。

【図７】液晶表示パネルのマトリクス周辺部の構成を説
明するための平面図である。

【図８】図７の周辺部をやや誇張し、更に具体的に説明
するためのパネル平面図である。

【図９】上下基板の電気的接続部を含む表示パネルの角
部の拡大平面図である。

【図１０】マトリクスの画素部を中央に、両側にパネル
角付近と映像信号端子部付近を示す断面図である。

【図１１】左側に走査信号端子、右側に外部接続端子の
無いパネル縁部分を示す断面図である。

【図１２】ゲート端子ＧＴＭとゲート配線ＧＬの接続部
近辺を示す平面と断面の図である。

【図１３】ドレイン端子ＤＴＭと映像信号線ＤＬとの接
続部付近を示す平面と断面の図である。

【図１４】アクティブ・マトリックス方式のカラー液晶
表示装置のマトリクス部とその周辺を含む回路図であ
る。

【図１５】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１６】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１７】基板ＳＵＢ１側の工程Ｇ〜Ｉの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１８】液晶表示モジュールの分解斜視図である。

【図１９】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図である。

【図２０】駆動回路を構成する集積回路チップＣＨＩが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。

【図２１】テープキャリアパッケージＴＣＰを液晶表示
パネルＰＮＬの映像信号回路用端子ＤＴＭに接続した状
態を示す要部断面図である。

【図２２】周辺駆動回路基板ＰＣＢ１（上面が見える）
と電源回路回路基板ＰＣＢ２（下面が見える）との接続
状態を示す上面図である。

【符号の説明】

ＣＴＰ…各種特性検査用パターンおよび電極、ＳＵＢ
１、ＳＵＢ２…液晶表示パネル作製用の下部および上部
透明ガラス基板、ＬＮ…両基板の切断前の縁、ＣＴ１…
基板ＳＵＢ１の切断線、ＳＨｇ、ＳＨｄ…短絡線（陽極
酸化バスライン）。

Claims

【特許請求の範囲】

【請求項１】液晶表示パネル作製用透明絶縁基板上に、
各種特性検査用パターンおよび電極をまとめて配置した
ことを特徴とする液晶表示パネル作製用透明絶縁基板。
【請求項２】２枚重ねて組み合せた一方の液晶表示パネ
ル作製用透明絶縁基板上に、各種特性検査用パターンお
よび電極をまとめて配置したことを特徴とする液晶表示
パネル作製用透明絶縁基板。
【請求項３】前記各種特性検査用パターンおよび電極
を、前記液晶表示パネルとなる透明絶縁基板の切断線の
外側に配置したことを特徴とする請求項１または２記載
の液晶表示パネル作製用透明絶縁基板。
【請求項４】前記液晶表示パネルとなる透明絶縁基板の
切断線の外側に配置し、かつ、信号線の各端子を共通に
短絡した短絡線と、前記各種特性検査用パターンおよび
電極の１個または全部とを電気的に接続したことを特徴
とする請求項１または２記載の液晶表示パネル作製用透
明絶縁基板。
【請求項５】前記液晶表示パネルとなる透明絶縁基板の
切断線の外側に配置した陽極酸化用配線と、前記各種特
性検査用パターンおよび電極の１個または全部とを電気
的に接続したことを特徴とする請求項１または２記載の
液晶表示パネル作製用透明絶縁基板。
【請求項６】前記各種特性検査用電極の一部または全部
を等ピッチで配置したことを特徴とする請求項１または
２記載の液晶表示パネル作製用透明絶縁基板。
【請求項７】同種の前記特性検査用パターンおよび電極
を複数個配置し、その特性の相違を比較可能としたこと
を特徴とする請求項１または２記載の液晶表示パネル作
製用透明絶縁基板。
【請求項８】液晶表示パネル作製用透明絶縁基板上に、
各種特性検査用パターンおよび電極をまとめて配置し、
前記各種特性を一括検査することを特徴とする液晶表示
パネル作製用透明絶縁基板の各種特性検査方法。
【請求項９】液晶表示パネル作製用透明絶縁基板上に、
各種特性検査用パターンおよび電極をまとめて配置し、
前記各種特性を自動一括検査することを特徴とする液晶
表示パネル作製用透明絶縁基板の各種特性検査方法。
【請求項１０】前記検査を前記透明絶縁基板の最終製造
工程において行うことを特徴とする請求項８または９記
載の液晶表示パネル作製用透明絶縁基板の各種特性検査
方法。