JPH0850268A - 液晶表示基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 極めて簡単にかつ信頼性よく断線の修復を行
なう。 【構成】 液晶を介して互いに対向配置される透明基板
のうち少なくとも一方の透明基板の液晶側の面に形成さ
れた配線層の断線を検査する工程を含む液晶表示基板の
製造方法において、該配線層の断線個所に導電材料を付
着させて該断線の修復を行なう工程を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示基板の製造方
法に係り、たとえば、薄膜トランジスタ等を使用したア
クティブ・マトリックス方式の液晶表示基板の製造方法
に関する。

【０００２】

【従来の技術】たとえばアクティブ・マトリックス方式
の液晶表示基板は、その列（横）方向に延在する走査信
号線が行（縦）方向に並設されているとともに、行
（縦）方向に延在する映像信号線が列（横）方向に並設
されている。

【０００３】そして、これら走査信号線および映像信号
線に囲まれた各領域のそれぞれにたとえば薄膜トランジ
スタ等からなるスイッチング素子を備える画素が形成さ
れている。

【０００４】同列方向に並設されているそれぞれのスイ
ッチング素子は近接する走査信号線を介して印加される
電圧によってオンされ、この際に、映像信号線からの信
号電圧は該スイッチング素子を介して対応する画素に印
加されるようになっている。

【０００５】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリックス方式の液晶表示装置は、たとえば特
開昭６３−３０９９２１号公報や、「冗長構成を採用し
た１２．５型アクティブ・マトリックス方式カラー液晶
ディスプレィ」、日経エレクトロニクス、頁１９３〜２
１０、１９８６年１２月１５日、日経マグロウヒル社発
行、で知られている。

【０００６】このような構成からなる液晶表示基板は、
近年、大画面化されるとともに微細化される傾向にあ
り、これにともない、その製造において走査信号線ある
いは映像信号線の断線が発生してしまう確率が大きくな
る。

【０００７】このため、液晶表示基板の製造において、
該走査信号線および映像信号線に断線が生じているか否
かの検査が行なわれている。

【０００８】

【発明が解決しようとする課題】しかしながら、このよ
うに走査信号線および映像信号線に断線が生じているか
否かの検査がなされ、その結果、断線が生じていること
が明らかになった場合、その断線の修復を行なえずして
基板ごと不良品として扱っていた。

【０００９】その理由としては、まず、簡単な方法で断
線を修復することが見出せなかったことにあった。ま
た、何らかの方法で断線を修復してもその修復部の信頼
性が乏しかったことにあった。さらに、修復部が液晶に
悪影響を及ぼし、たとえばこの部分に輝度むらが発生す
るというような問題があった。

【００１０】それ故、本発明はこのような事情に基づい
てなされたものであり、その目的とするところのもの
は、極めて簡単にかつ信頼性よく断線あるいは短絡の修
復ができる液晶表示基板の製造方法を提供することにあ
る。

【００１１】

【課題を解決するための手段】このような目的を達成す
るために、本発明は次のような手段からなるものであ
る。

【００１２】手段１．液晶を介して互いに対向配置され
る透明基板のうち少なくとも一方の透明基板の液晶側の
面に形成された配線層の断線を検査する工程を含む液晶
表示基板の製造方法において、該配線層の断線個所に導
電材料を付着させて該断線の修復を行なう工程を備える
ことを特徴とする。

【００１３】手段２．液晶を介して互いに対向配置され
る透明基板のうち一方の透明基板の該液晶側の面に形成
された、少なくとも複数の画素電極とこれら各画素電極
の間に形成された複数の配線層とを備える液晶表示基板
において、前記各配線層が断線しているか否かを検査す
る工程と、該検査によって確認された断線個所を隣接す
る画素電極を介して接続する工程とを含むことを特徴と
する。

【００１４】手段３．手段１あるいは手段２において、
断線の修復後にその断線個所を含んで前記配線層を被覆
する保護膜を形成する工程を備えることを特徴とする。

【００１５】手段４．液晶を介して互いに対向配置され
る透明基板のうち少なくとも一方の透明基板の液晶側の
面に絶縁膜で被覆された配線層の断線を検査する工程を
含む液晶表示基板の製造方法において、該配線層の断線
個所を被覆する絶縁膜を選択的に除去する工程と、絶縁
膜から露呈された配線層の断線個所に導電材料を付着さ
せて該断線の修復を行なう工程とを備えることを特徴と
する。

【００１６】手段５．液晶を介して互いに対向配置され
る透明基板のうち少なくとも一方の透明基板の液晶側の
面に絶縁膜で被覆された配線層の短絡を検査する工程を
含む液晶表示基板の製造方法において、該配線層の短絡
個所を被覆する絶縁膜と前記配線層の短絡個所を順次選
択的に除去する工程と、該短絡個所に絶縁膜を被着する
工程とを備えることを特徴とする。

【００１７】手段６．手段１、手段２および手段４のう
ちいずれかの手段において、配線層の断線個所における
導電材料の付着を光ＣＶＤ方法で行なうことを特徴とす
る。

【００１８】手段７．手段６において、少なくとも配線
層上に重畳されて付着される領域の導電材料の膜厚をそ
れ以外の領域における導電材料の膜厚よりも厚くして形
成することを特徴とする。

【００１９】手段８．手段４において、断線の修復後に
その部分を光ＣＶＤ方法で絶縁膜で被覆することを特徴
とする。

【００２０】手段９．手段５において、短絡個所を覆う
絶縁膜の被着を光ＣＶＤ方法で行なうことを特徴とす
る。

【００２１】手段１０．手段６ないし手段９のうちいず
れかの手段において用いられる光ＣＶＤ装置であって、
配線層の断線個所に照射するレーザ光の光軸に一致づけ
られた光軸を有する顕微鏡を備えてなることを特徴とす
る。

【００２２】手段１１．手段６において、透明基板を光
ＣＶＤ用ベルジャ内に配置させた状態で断線修復を行な
うことを特徴とする。

【００２３】手段１２．手段６において、透明基板を光
ＣＶＤ用ベルジャ内に配置させた状態で短絡修復を行な
うことを特徴とするものである。

【００２４】

【作用】手段１に示した構成によれば、断線個所に導電
材料を付着させて修復を行なっていることから、局部的
な処理によって極めて簡単にかつ信頼性よく断線修復が
できるようになる。

【００２５】手段２に示した構成によれば、隣接する画
素電極を介して接続することにより、信号線の断線個所
を回避した他の領域に導電膜を形成することができるよ
うになる。

【００２６】手段３に示した構成によれば、断線修復個
所が保護膜によって保護されることになることとから、
その後の品質の信頼性を確実にすることができるように
なる。

【００２７】手段４に示した構成によれば、たとえ絶縁
膜で被覆された状態の配線層にあっても、その局部的処
理によって再現性ある修復を達成できる。

【００２８】手段５に示した構成によれば、配線層の短
絡における修復にあっても、局部的な処理によって極め
て簡単にかつ信頼性よく達成できる。

【００２９】手段６に示した構成によれば、微細なパタ
ーンで導電材料の付着を行なうことができることから、
信頼性ある修復ができるようになる。

【００３０】手段７に示した構成によれば、配線層に対
する導電材料の確実なる付着を達成でき、修復後におい
て再び断線してしまう確率を極めて少なくすることがで
きるようになる。

【００３１】手段８によれば、同様の理由で、修復後の
再現性を効果的に行なうことができるようになる。

【００３２】手段９に示した構成によれば、短絡の修復
においてもその修復後の再現性を効果的に行なうことが
できる。

【００３３】手段１０に示した構成によれば、修復個所
と修復するためのレーザ光との一致づけを確実に行なう
ことができるようになる。

【００３４】手段１１に示した構成によれば、通常の大
きさの光ＣＶＤ装置を用いて断線の修復を行なうことが
できる。

【００３５】手段１２に示した構成によれば、通常の大
きさの光ＣＶＤ装置を用いて短絡の修復を行なうことが
できる。

【００３６】したがって、不純部残渣の存在していない
領域に導電膜を形成することによって接続修復ができる
ことから、その信頼性は大幅に向上する。

【００３７】

【実施例】本発明、本発明の更に他の目的及び本発明の
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。

【００３８】《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装
置にこの発明を適用した実施例を説明する。なお、以下
説明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。

【００３９】《マトリクス部の概要》図２はこの発明が
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図３は図２の３
−３切断線における断面を示す図、図４は図２の４−４
切断線における断面図である。

【００４０】図２に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。

【００４１】図３に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮
光用ブラックマトリクスパターンＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。

【００４２】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。

【００４３】《マトリクス周辺の概要》図５は上下のガ
ラス基板ＳＵＢ１，ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺の要部平面を、図６はその周辺
部を更に誇張した平面を、図７は図５及び図６のパネル
左上角部に対応するシール部ＳＬ付近の拡大平面を示す
図である。また、図８は図３の断面を中央にして、左側
に図７の８ａ−８ａ切断線における断面を、右側に映像
信号駆動回路が接続されるべき外部接続端子ＤＴＭ付近
の断面を示す図である。同様に図９は、左側に走査回路
が接続されるべき外部接続端子ＧＴＭ付近の断面を、右
側に外部接続端子が無いところのシール部付近の断面を
示す図である。

【００４４】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図５〜図７は後者の例を示すも
ので、図５、図６の両図とも上下基板ＳＵＢ１，ＳＵＢ
２の切断後を、図７は切断前を表しており、ＬＮは両基
板の切断前の縁を、ＣＴ１とＣＴ２はそれぞれ基板ＳＵ
Ｂ１，ＳＵＢ２の切断すべき位置を示す。いずれの場合
も、完成状態では外部接続端子群Ｔｇ，Ｔｄ（添字略）
が存在する（図で上下辺と左辺の）部分はそれらを露出
するように上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ
１よりも内側に制限されている。端子群Ｔｇ，Ｔｄはそ
れぞれ後述する走査回路接続用端子ＧＴＭ、映像信号回
路接続用端子ＤＴＭとそれらの引出配線部を集積回路チ
ップＣＨＩが搭載されたテープキャリアパッケージＴＣ
Ｐ（図１８、図１９）の単位に複数本まとめて名付けた
ものである。各群のマトリクス部から外部接続端子部に
至るまでの引出配線は、両端に近づくにつれ傾斜してい
る。これは、パッケージＴＣＰの配列ピッチ及び各パッ
ケージＴＣＰにおける接続端子ピッチに表示パネルＰＮ
Ｌの端子ＤＴＭ，ＧＴＭを合わせるためである。

【００４５】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なく
とも一箇所において、本実施例ではパネルの４角で銀ペ
ースト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側
に形成されたその引出配線ＩＮＴに接続されている。こ
の引出配線ＩＮＴは後述するゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭと同一製造工程で形成される。

【００４６】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層
は、シールパターンＳＬの内側に形成される。偏光板Ｐ
ＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成さ
れている。液晶ＬＣは液晶分子の向きを設定する下部配
向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパタ
ーンＳＬで仕切られた領域に封入されている。下部配向
膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜Ｐ
ＳＶ１の上部に形成される。

【００４７】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。

【００４８】《薄膜トランジスタＴＦＴ》次に、図２、
図３に戻り、ＴＦＴ基板ＳＵＢ１側の構成を詳しく説明
する。

【００４９】薄膜トランジスタＴＦＴは、ゲート電極Ｇ
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。

【００５０】各画素には複数（２つ）の薄膜トランジス
タＴＦＴ１、ＴＦＴ２が冗長して設けられる。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、実質的に同
一サイズ（チャネル長、チャネル幅が同じ）で構成さ
れ、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一
対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。な
お、ソース、ドレインは本来その間のバイアス極性によ
って決まるもので、この液晶表示装置の回路ではその極
性は動作中反転するので、ソース、ドレインは動作中入
れ替わると理解されたい。しかし、以下の説明では、便
宜上一方をソース、他方をドレインと固定して表現す
る。

【００５１】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬから垂直方向に突出する形状で構成されてい
る（Ｔ字形状に分岐されている）。ゲート電極ＧＴは薄
膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれの能動領
域を越えるよう突出している。薄膜トランジスタＴＦＴ
１、ＴＦＴ２のそれぞれのゲート電極ＧＴは、一体に
（共通のゲート電極として）構成されており、走査信号
線ＧＬに連続して形成されている。本例では、ゲート電
極ＧＴは、単層の第２導電膜ｇ２で形成されている。第
２導電膜ｇ２としては例えばスパッタで形成されたアル
ミニウム（Ａｌ）膜が用いられ、その上にはＡｌの陽極
酸化膜ＡＯＦが設けられている。

【００５２】このゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。

【００５３】《走査信号線ＧＬ》走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。

【００５４】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴ１、ＴＦＴ２において、ゲート電極ＧＴと
共に半導体層ＡＳに電界を与えるためのゲート絶縁膜と
して使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走
査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとし
ては例えばプラズマＣＶＤで形成された窒化シリコン膜
が選ばれ、１２００〜２７００Åの厚さに（本実施例で
は、２０００Å程度）形成される。ゲート絶縁膜ＧＩは
図７に示すように、マトリクス部ＡＲの全体を囲むよう
に形成され、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露
出するよう除去されている。絶縁膜ＧＩは走査信号線Ｇ
Ｌと映像信号線ＤＬの電気的絶縁にも寄与している。

【００５５】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、本例では薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれに独立した島となるよう形成され、非晶質シリコ
ンで、２００〜２２００Åの厚さに（本実施例では、２
０００Å程度の膜厚）で形成される。層ｄ０はオーミッ
クコンタクト用のリン（Ｐ）をドープしたＮ(＋)型非晶
質シリコン半導体層であり、下側にｉ型半導体層ＡＳが
存在し、上側に導電膜ｄ２（ｄ３）が存在するところの
みに残されている。

【００５６】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。

【００５７】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。

【００５８】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。

【００５９】透明画素電極ＩＴＯ１は第１導電膜ｄ１に
よって構成されており、この第１導電膜ｄ１はスパッタ
リングで形成された透明導電膜（Indium-Tin-Oxide Ｉ
ＴＯ：ネサ膜）からなり、１０００〜２０００Åの厚さ
に（本実施例では、１４００Å程度の膜厚）形成され
る。

【００６０】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ(＋)型半導体層ｄ０に接触する第２導電膜ｄ２と
その上に形成された第３導電膜ｄ３とから構成されてい
る。

【００６１】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。Ｃｒ膜は膜
厚を厚く形成するとストレスが大きくなるので、２００
０Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
(＋)型半導体層ｄ０との接着性を良好にし、第３導電膜
ｄ３のＡｌがＮ(＋)型半導体層ｄ０に拡散することを防
止する（いわゆるバリア層の）目的で使用される。第２
導電膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔ
ｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳ
ｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いてもよ
い。

【００６２】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソース
電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬ
の抵抗値を低減したり、ゲート電極ＧＴやｉ型半導体層
ＡＳに起因する段差乗り越えを確実にする（ステップカ
バーレッジを良くする）働きがある。

【００６３】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ(＋)型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０
は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフ
アラインで除去される。このとき、Ｎ(＋)型半導体層ｄ
０はその厚さ分は全て除去されるようエッチングされる
ので、ｉ型半導体層ＡＳも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。

【００６４】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。

【００６５】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成する。

【００６６】保護膜ＰＳＶ１は図７に示すように、マト
リクス部ＡＲの全体を囲むように形成され、周辺部は外
部接続端子ＤＴＭ，ＧＴＭを露出するよう除去され、ま
た上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵＢ
１の外部接続端子接続用引出配線ＩＮＴに銀ペーストＡ
ＧＰで接続する部分も除去されている。保護膜ＰＳＶ１
とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保護
効果を考え厚くされ、後者はトランジスタの相互コンダ
クタンスｇｍを薄くされる。従って図７に示すように、
保護効果の高い保護膜ＰＳＶ１は周辺部もできるだけ広
い範囲に亘って保護するようゲート絶縁膜ＧＩよりも大
きく形成されている。

【００６７】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、外部光又はバックライト光がｉ型半導体層Ａ
Ｓに入射しないよう遮光膜ＢＭが設けられている。図２
に示す遮光膜ＢＭの閉じた多角形の輪郭線は、その内側
が遮光膜ＢＭが形成されない開口を示している。遮光膜
ＢＭは光に対する遮蔽性が高いたとえばアルミニウム膜
やクロム膜等で形成されており、本実施例ではクロム膜
がスパッタリングで１３００Å程度の厚さに形成され
る。

【００６８】従って、薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
外部の自然光やバックライト光が当たらなくなる。遮光
膜ＢＭは各画素の周囲に格子状に形成され（いわゆるブ
ラックマトリクス）、この格子で１画素の有効表示領域
が仕切られている。従って、各画素の輪郭が遮光膜ＢＭ
によってはっきりとし、コントラストが向上する。つま
り、遮光膜ＢＭはｉ型半導体層ＡＳに対する遮光とブラ
ックマトリクスとの２つの機能をもつ。

【００６９】透明画素電極ＩＴＯ１のラビング方向の根
本側のエッジ部分（図２右下部分）も遮光膜ＢＭによっ
て遮光されているので、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。

【００７０】遮光膜ＢＭは図６に示すように周辺部にも
額縁状に形成され、そのパターンはドット状に複数の開
口を設けた図２に示すマトリクス部のパターンと連続し
て形成されている。周辺部の遮光膜ＢＭは図６〜図９に
示すように、シール部ＳＬの外側に延長され、パソコン
等の実装機に起因する反射光等の漏れ光がマトリクス部
に入り込むのを防いでいる。他方、この遮光膜ＢＭは基
板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内側に留
められ、基板ＳＵＢ２の切断領域を避けて形成されてい
る。

【００７１】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタＦＩＬは透
明画素電極ＩＴＯ１の全てを覆うように大き目に形成さ
れ、遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画素
電極ＩＴＯ１のエッジ部分と重なるよう透明画素電極Ｉ
ＴＯ１の周縁部より内側に形成されている。

【００７２】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタＲを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタＧ、青色フィ
ルタＢを順次形成する。

【００７３】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。保護膜ＰＳＶ２はたとえば
アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成さ
れている。

【００７４】《共通透明画素電極ＩＴＯ２》共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。本実施例で
は、コモン電圧Ｖcomは映像信号線ＤＬに印加される最
小レベルの駆動電圧Ｖｄminと最大レベルの駆動電圧Ｖ
ｄmaxとの中間直流電位に設定されるが、映像信号駆動
回路で使用される集積回路の電源電圧を約半分に低減し
たい場合は、交流電圧を印加すれば良い。なお、共通透
明画素電極ＩＴＯ２の平面形状は図６、図７を参照され
たい。

【００７５】《保持容量素子Ｃaddの構造》透明画素電
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図４か
らも明らかなように、透明画素電極ＩＴＯ１を一方の電
極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ
１とする保持容量素子（静電容量素子）Ｃaddを構成す
る。この保持容量素子Ｃaddの誘電体膜は、薄膜トラン
ジスタＴＦＴのゲート絶縁膜として使用される絶縁膜Ｇ
Ｉおよび陽極酸化膜ＡＯＦで構成されている。

【００７６】保持容量素子Ｃaddは走査信号線ＧＬの第
２導電膜ｇ２の幅を広げた部分に形成されている。な
お、映像信号線ＤＬと交差する部分の第２導電膜ｇ２は
映像信号線ＤＬとの短絡の確率を小さくするため細くさ
れている。

【００７７】保持容量素子Ｃaddの電極ＰＬ１の段差部
において透明画素電極ＩＴＯ１が断線しても、その段差
をまたがるように形成された第２導電膜ｄ２および第３
導電膜ｄ３で構成された島領域によってその不良は補償
される。

【００７８】《ゲート端子部》図１０は表示マトリクス
の走査信号線ＧＬからその外部接続端子ＧＴＭまでの接
続構造を示す図であり、（Ａ）は平面であり（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図７下方付近に対応し、斜め配線の部分は便
宜状一直線状で表した。

【００７９】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンＡＯは完成品としては残らないが、ゲ
ート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線ＡＯを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたＡ
ｌ層ｇ２は表面にその酸化物Ａｌ₂Ｏ₃膜ＡＯＦが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンＡＯは走査線ＧＬに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。

【００８０】図中Ａｌ層ｇ２は、判り易くするためハッ
チを施してあるが、陽極酸化されない領域は櫛状にパタ
ーニングされている。これは、Ａｌ層の幅が広いと表面
にホイスカが発生するので、１本１本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクＡＯに沿ってずらしている。

【００８１】ゲート端子ＧＴＭは酸化珪素ＳＩＯ層と接
着性が良くＡｌ等よりも耐電触性の高いＣｒ層ｇ１と、
更にその表面を保護し画素電極ＩＴＯ１と同レベル（同
層、同時形成）の透明導電膜ｄ１とで構成されている。
なお、ゲート絶縁膜ＧＩ上及びその側面部に形成された
導電膜ｄ２及びｄ３は、導電膜ｄ３やｄ２のエッチング
時ピンホール等が原因で導電膜ｇ２やｇ１が一緒にエッ
チングされないようその領域をホトレジストで覆ってい
た結果として残っているものである。又、ゲート絶縁膜
ＧＩを乗り越えて右方向に延長された透明導電膜ｄ１は
同様な対策を更に万全とさせたものである。

【００８２】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図７に示すように上下に複数本並べられ端子群Ｔｇ（図
６、図７）が構成され、ゲート端子の左端は、製造過程
では、基板の切断領域ＣＴ１を越えて延長され配線ＳＨ
ｇによって短絡される。製造過程におけるこのような短
絡線ＳＨｇは陽極酸化時の給電と、配向膜ＯＲＩ１のラ
ビング時等の静電破壊防止に役立つ。

【００８３】《ドレイン端子ＤＴＭ》図１１は映像信号
線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図
であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ
−Ｂ切断線における断面を示す。なお、同図は図７右上
付近に対応し、図面の向きは便宜上変えてあるが右端方
向が基板ＳＵＢ１の上端部（又は下端部）に該当する。

【００８４】ＴＳＴｄは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子Ｄ
ＴＭも外部回路との接続ができるよう配線部より幅が広
げられている。検査端子ＴＳＴｄと外部接続ドレイン端
子ＤＴＭは上下方向に千鳥状に複数交互に配列され、検
査端子ＴＳＴｄは図に示すとおり基板ＳＵＢ１の端部に
到達することなく終端しているが、ドレイン端子ＤＴＭ
は、図７に示すように端子群Ｔｄ（添字省略）を構成し
基板ＳＵＢ１の切断線ＣＴ１を越えて更に延長され、製
造過程中は静電破壊防止のためその全てが互いに配線Ｓ
Ｈｄによって短絡される。検査端子ＴＳＴｄが存在する
映像信号線ＤＬのマトリクスを挟んで反対側にはドレイ
ン接続端子が接続され、逆にドレイン接続端子ＤＴＭが
存在する映像信号線ＤＬのマトリクスを挟んで反対側に
は検査端子が接続される。

【００８５】ドレイン接続端子ＤＴＭは前述したゲート
端子ＧＴＭと同様な理由でＣｒ層ｇ１及びＩＴＯ層ｄ１
の２層で形成されており、ゲート絶縁膜ＧＩを除去した
部分で映像信号線ＤＬと接続されている。ゲート絶縁膜
ＧＩの端部上に形成された半導体層ＡＳはゲート絶縁膜
ＧＩの縁をテーパ状にエッチングするためのものであ
る。端子ＤＴＭ上では外部回路との接続を行うため保護
膜ＰＳＶ１は勿論のこと取り除かれている。ＡＯは前述
した陽極酸化マスクでありその境界線はマトリクス全体
を大きく囲むように形成され、図ではその境界線から左
側がマスクで覆われるが、この図で覆われない部分には
層ｇ２が存在しないのでこのパターンは直接は関係しな
い。

【００８６】マトリクス部からドレイン端子部ＤＴＭま
での引出配線は図８の（Ｃ）部にも示されるように、ド
レイン端子部ＤＴＭと同じレベルの層ｄ１，ｇ１のすぐ
上に映像信号線ＤＬと同じレベルの層ｄ２，ｄ３がシー
ルパターンＳＬの途中まで積層された構造になっている
が、これは断線の確率を最小限に押さえ、電触し易いＡ
ｌ層ｄ３を保護膜ＰＳＶ１やシールパターンＳＬででき
るだけ保護する狙いである。

【００８７】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図１２に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。

【００８８】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。

【００８９】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。

【００９０】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。

【００９１】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００９２】《保持容量素子Ｃaddの働き》保持容量素
子Ｃaddは、薄膜トランジスタＴＦＴがスイッチングす
るとき、中点電位（画素電極電位）Ｖlcに対するゲート
電位変化ΔＶgの影響を低減するように働く。この様子
を式で表すと、次のようになる。

【００９３】

【数１】 ΔＶlc＝{Ｃgs/(Ｃgs+Ｃadd+Ｃpix)}×Δ
Ｖg ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pixは透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素
電極ＩＴＯ２（ＣＯＭ）との間に形成される容量、ΔＶ
lcはΔＶgによる画素電極電位の変化分を表わす。この
変化分ΔＶlcは液晶ＬＣに加わる直流成分の原因となる
が、保持容量Ｃaddを大きくすればする程、その値を小
さくすることができる。また、保持容量素子Ｃaddは放
電時間を長くする作用もあり、薄膜トランジスタＴＦＴ
がオフした後の映像情報を長く蓄積する。液晶ＬＣに印
加される直流成分の低減は、液晶ＬＣの寿命を向上し、
液晶表示画面の切り替え時に前の画像が残るいわゆる焼
き付きを低減することができる。

【００９４】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、従って寄生容量Ｃgsが大きくなり、中点電位
Ｖlcはゲート（走査）信号Ｖgの影響を受け易くなると
いう逆効果が生じる。しかし、保持容量素子Ｃaddを設
けることによりこのデメリットも解消することができ
る。

【００９５】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。

【００９６】保持容量電極線としてのみ使用される初段
の走査信号線ＧＬ（Ｙ₀）は共通透明画素電極ＩＴＯ２
（Ｖcom）と同じ電位にする。図７の例では、初段の走
査信号線は端子ＧＴ０、引出線ＩＮＴ、端子ＤＴ０及び
外部配線を通じて共通電極ＣＯＭに短絡される。或い
は、初段の保持容量電極線Ｙ₀は最終段の走査信号線Ｙe
ndに接続、Ｖcom以外の直流電位点（交流接地点）に接
続するかまたは垂直走査回路Ｖから１つ余分に走査パル
スＹ₀を受けるように接続してもよい。

【００９７】《製造方法》つぎに、上述した液晶表示装
置の基板ＳＵＢ１側の製造方法について図１３〜図１５
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図３に示す画素部分、右側
は図１０に示すゲート端子付近の断面形状でみた加工の
流れを示す。工程Ｄを除き工程Ａ〜工程Ｉは各写真処理
に対応して区分けしたもので、各工程のいずれの断面図
も写真処理後の加工が終わりフォトレジストを除去した
段階を示している。

【００９８】なお、写真処理とは本説明ではフォトレジ
ストの塗布からマスクを使用した選択露光を経てそれを
現像するまでの一連の作業を示すものとし、繰返しの説
明は避ける。以下区分けした工程に従って、説明する。

【００９９】工程Ａ、図１３ ７０５９ガラス（商品名）からなる下部透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。下部透明ガラス基板ＳＵＢ１上に膜厚が１１００Å
のクロムからなる第１導電膜ｇ１をスパッタリングによ
り設け、写真処理後、エッチング液として硝酸第２セリ
ウムアンモニウム溶液で第１導電膜ｇ１を選択的にエッ
チングする。それによって、ゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭ、ゲート端子ＧＴＭを接続する陽極酸化バ
スラインＳＨｇ、ドレイン端子ＤＴＭを短絡するバスラ
インＳＨｄ、陽極酸化バスラインＳＨｇに接続された陽
極酸化パッド（図示せず）を形成する。

【０１００】工程Ｂ、図１３ 膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸と氷酢酸との混酸液で第２導電膜ｇ２を選択的にエ
ッチングする。

【０１０１】工程Ｃ、図１３ 写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調
整した溶液をエチレングリコール液で１：９に稀釈した
液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成
電流密度が０.５ｍＡ／ｃｍ²になるように調整する（定
電流化成）。次に所定のＡｌ₂Ｏ₃膜厚が得られるのに必
要な化成電圧１２５Ｖに達するまで陽極酸化を行う。そ
の後この状態で数１０分保持することが望ましい（定電
圧化成）。これは均一なＡｌ₂Ｏ₃膜を得る上で大事なこ
とである。それによって、導電膜ｇ２を陽極酸化され、
走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ１上に
膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される。

【０１０２】工程Ｃ’、図１３ このように形成された第２導電膜ｇ２からなる走査信号
線ＧＬが正常に接続され断線が発生していないかどうか
の検査を行なう。

【０１０３】この場合の検査は、それぞれの走査信号線
ＧＬの両端に電気的に接続されたゲート端子部にプロー
ブを当接させ、該走査信号線ＧＬの電気抵抗を測定する
ことによって行なわれる。

【０１０４】この場合において、走査信号線ＧＬの一部
に断線が生じていることを発見した場合の修復につい
て、図１（ａ）ないし（ｃ）を用いて説明する。

【０１０５】図１（ａ）ないし（ｃ）は、たとえば図２
の２−２線における個所の断面を示している。この断線
個所はたとえば目視によって発見するとともにその位置
情報をなんらかの手段によって得るようになっている。
たとえば、顕微鏡に対向して配置されたＸ−Ｙステージ
に下ガラス基板ＳＵＢを載置し、該顕微鏡を介して断線
部が発見された際の該Ｘ−Ｙステージの位置を前記位置
情報に対応させることによって行なうことができる。こ
の位置情報は後に行なう修復の際に用いる情報となるも
のである。

【０１０６】図１（ａ）に示す走査信号線ＧＬの断線個
所に、図１（ｂ）に示すように、特定の雰囲気中でレー
ザ光を照射することにより白金（Ｐｔ）層を形成し、こ
のＰｔ層による連結層ｊｎによって断線の修復を行な
う。

【０１０７】図２１は、この断線の修復を行なう場合の
装置の一実施例を示した概略構成図である。

【０１０８】同図において、Ｘ−Ｙステージ１を内蔵さ
せたベルジャ２があり、このベルジャ２には該Ｘ−Ｙス
テージ１に対向させて配置された顕微鏡兼レーザ用鏡筒
３が取り付けられている。Ｘ−Ｙステージ１には断線検
査の対象となる下ガラス基板ＳＵＢ１が配置されてい
る。

【０１０９】Ｘ−Ｙステージ１を駆動させることによ
り、下ガラス基板ＳＵＢ１の加工表面はその全域にわた
って顕微鏡兼レーザ用鏡筒３と対向できることになって
いる。Ｘ−Ｙステージ１はＸＹステージコントローラ４
によってその駆動を制御され、前述した位置情報の入力
で断線個所が顕微鏡兼レーザ用鏡筒３と対向できるよう
になっている。なお、この場合確実に対向がなされてい
るか否かは顕微鏡兼レーザ用鏡筒３における顕微鏡を用
いて行なうことができる。

【０１１０】顕微鏡兼レーザ用鏡筒３は、レーザ源５か
らのレーザ光が導かれ、走査信号線ＧＬの断線個所に照
射されるようになっている。このレーザ光は、たとえば
ＡｒレーザあるいはＹＡＧレーザであってもよい。Ａｒ
レーザの場合その波長が０．５５μｍ、ＹＡＧレーザの
場合その波長が１．０５μｍ（第２高調波：０．５３μ
ｍ）、そして、そのいずれにおいてもパワーが約２００
ｍＷで、ビーム径を５〜１０μｍとするのが好適とな
る。

【０１１１】ベルジャ２内には、材料ガス７として（Ｐ
ｔＣｌ₂）₂（ＣＯ）₃ガスとＡｒガスからなる混合ガス
を供給するようになっている。

【０１１２】これにより、レーザ光６が照射されている
部分において化学反応が生じ、その生成材料である白金
（Ｐｔ）層が形成され、このＰｔ層を連結層ｊｎとして
断線されている走査信号線ＧＬは導通されることにな
る。

【０１１３】なお、Ｐｔ層を形成する前段階として、レ
ーザ光６によっていわゆるアニールを行なうことにより
Ｐｔ層の形成領域をクリーンにすることが好ましく、ま
た、Ｐｔ層の形成の際には、断線領域を間にして存在す
る走査信号線の一方側から他方側に及んでレーザ光６を
図２５（ａ）に示すごとく走査することにより、該Ｐｔ
層ｊｎが形成されやすいことが確認されている。

【０１１４】上述した説明では、Ｐｔ層で修復を行なう
ことを示したものであるが、これに限定されることはな
く、たとえば、Ｃｒ、Ｍｏ、Ｗ等であってもよい。この
場合の材料ガス７としては、それぞれ、Ｃｒ（ＣＯ）₆
＋Ｈ₂等、ＭｏＣｌ₅＋Ｈ₂あるいはＭｏ（ＣＯ）₆＋Ａｒ
等、ＷＣｌ₆＋Ｈ₂あるいはＷＦ₆＋Ｈ₂等が用いられる。

【０１１５】また、レーザ光７を用いることなく、たと
えば集束イオンビーム方法を用いてＩｎ等を直接描画す
るようにしても同様の効果が得られる。

【０１１６】工程Ｄ、図１４ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。

【０１１７】ここで、走査信号線ＧＬの断線個所におい
ては図１（ｃ）に示すように形成される。

【０１１８】工程Ｅ、図１４ 写真処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。

【０１１９】工程Ｆ、図１４ 写真処理後、ドライエッチングガスとしてＳＦ₆を使用
して、窒化Ｓｉ膜を選択的にエッチングする。

【０１２０】工程Ｇ、図１５ 膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭ、ド
レイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１
を形成する。

【０１２１】工程Ｈ、図１５ 膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃ
ｕ等からなる第３導電膜ｄ３をスパッタリングにより設
ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様な液
でエッチングし、第２導電膜ｄ２を工程Ａと同様な液で
エッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ド
レイン電極ＳＤ２を形成する。つぎに、ドライエッチン
グ装置にＣＣｌ₄、ＳＦ₆を導入して、Ｎ(＋)型非晶質Ｓ
ｉ膜をエッチングすることにより、ソースとドレイン間
のＮ(＋)型半導体層ｄ０を選択的に除去する。

【０１２２】工程Ｈ’、図１５ このように形成された第２導電膜ｄ２、第３導電膜ｄ３
の積層体からなる映像信号線ＤＬが正常に接続され断線
が発生していないかどうかの検査を行なう。

【０１２３】この場合の検査は、それぞれの映像信号線
ＤＬの両端に電気的に接続されたドレイン端子部にプロ
ーブを当接させて、工程Ｃ’で説明したと同様の方法で
行なう。

【０１２４】そして、映像信号線ＤＬの一部に断線が生
じていることを発見した場合の修復について、図２２
（ａ）ないし（ｃ）に示す。

【０１２５】図２２（ａ）ないし（ｃ）は、たとえば図
２の２２−２２線における断面を示している。この図２
２（ｂ）における断線の修復は、工程Ｃ’に示したと同
様に行なう。

【０１２６】工程Ｉ、図１５ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ₆を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１を形成する。

【０１２７】ここで、映像信号線ＤＬの断線個所におい
ては図２２（ｃ）に示すように形成される。

【０１２８】工程Ｉ’、図１５ 既に形成した走査信号線ＧＬと映像信号線ＤＬがその交
差部でショートしているか否かを検査する。

【０１２９】ここで、図２３は、走査信号線ＧＬと映像
信号線ＤＬがショートしている場合において、映像信号
線ＤＬの一部を断線させることによって修復できる構成
を示している。同図は、走査信号線ＧＬと映像信号線Ｄ
Ｌの交差部の平面図であり、図２のその部分を拡大しさ
らに詳細に示したものである。

【０１３０】映像信号線ＤＬは、走査信号線ＧＬとの交
差部において、その長手方向に延在する貫通孔ＨＪが中
央部に設けられて構成されている。

【０１３１】仮に、図中×印の個所において層間絶縁膜
のピンホール等によるショートが発生している場合に、
この個所を含む映像信号線ＤＬの一部を、前記貫通孔Ｈ
Ｊとともに図中符号ＣＵＴに示す切断部分によって、他
の部分の映像信号線ＤＬと分離させる。これによって他
の部分の映像信号線ＤＬをそのまま利用して修復を達成
することができることになる。

【０１３２】図２４（ａ）ないし（ｃ）はこのような工
程を示した図である。まず、図２４（ａ）は図２３の２
４−２４線における断面図である。図２３の切断しよう
とする部分ＣＵＴにたとえばレーザ光を照射させて、図
２４（ｂ）に示すように保護膜ＰＳＶ１、第３導電膜ｄ
３、第２導電膜ｄ２、Ｎ（＋）型半導体層ｄ０を除去す
ることによって切断を行なう。

【０１３３】その後、切断個所に、工程Ｃ’に示したと
同様にレーザ光６を用いて保護膜ＰＳＶｊを形成する。
この場合、図２１に示す材料ガス７としてはたとえばＳ
ｉＨ₄＋ＮＨ₅＋Ｎ₂が選択される。

【０１３４】以上説明した製造工程において、走査信号
線ＧＬあるいは映像信号線ＤＬの断線修復は、その形成
後に、すなわち上面に保護膜ＰＳＶ等が被着される前に
行なったものであるが、必ずしもこれに限定されること
はなく、保護膜ＰＳＶが被着された後に行なってもよい
ことはいうまでもない。

【０１３５】この場合、保護膜ＰＳＶをレーザ光によっ
て除去することによって断線部を露呈させ、その後、工
程Ｃ’あるいは工程Ｈ’に示したように連結層ｊｎを形
成し、さらに工程Ｉ’に示すように保護膜ＰＳＶｊを形
成するようにできる。連結層ｊｎ、保護膜ＰＳＶｊの順
次形成は、図２１に示した装置をそのまま利用でき、ベ
ルジャ２に供給する材料ガス７を交換するだけで足りる
ことになる。

【０１３６】また、本発明は以上説明した実施例に限定
されるものでなく、種々改良することによりさらに簡単
にかつ信頼性よく断線の修復をすることが可能になる。

【０１３７】たとえば、図２５に示すレーザ光６の走査
の方法は、断線部に異物が存在する場合は図２５（ａ）
に示すごとく、断線箇所を最短距離で走査すると、異物
の上に連結層ｊｎを形成することになり、信頼性上問題
がある。

【０１３８】従って、断線部に異物が存在する場合は図
２５（ｂ）に示すごとく、異物を避けて走査することに
より、信頼性よく断線の修復をすることが出来る。

【０１３９】なお、図２５（ｂ）に示す断線修復法を画
素部で行った場合、連結層ｊｎが隣接する画素電極ＩＴ
Ｏ１を覆ったり接触したりする為、点欠陥を生じる問題
がある。しかし、断線による線欠陥に比べれば点欠陥は
目立たないので、図２５（ｂ）の実施例は、簡単でかつ
信頼性よく断線を修復する方法として大変有効である。

【０１４０】また、連結層ｊｎはレーザ光６を複数回走
査することにより形成しても良い。図２６はレーザ光６
を複数回走査することにより連結層を形成した一例であ
る。図２６の実施例では、１回目の走査により第１の連
結層ｊｎ１を形成し、２回目の走査によりｊｎ１が配線
（この例では映像信号線ＤＬ）を乗り越える部分に第２
の連結層ｊｎ２を形成している。従って、図２６の実施
例によれば図２６（ｂ）に示すごとくＤＬにより形成さ
れる段差部の連結層ｊｎの厚さを厚くすることにより、
連結層ｊｎの断線を防止し信頼性を高めている。

【０１４１】また図２６（ｂ）に示す実施例では連結層
ｊｎと映像信号線ＤＬとの接続をより確実にする為、導
電膜ｄ３の一部を切欠き導電膜ｄ２を露出させ導電膜ｄ
２と連結層ｊｎも接続している。

【０１４２】本実施例では導電膜ｄ３にＡｌを使用して
おり、Ａｌと連結層ｊｎの材料として使用したＰｔの接
続が良好ではないことが実験により判明した。

【０１４３】そこで本実施例では導電膜ｄ２を、導電膜
ｄ３から露出させ、連結層ｊｎと接続した。

【０１４４】本実施例では導電膜ｄ２にＣｒを使用して
おり、ＣｒとＰｔの接続は良好であるため、映像信号線
ＤＬと連結層ｊｎとの接続をより確実にすることが出
来、断線を修復した液晶表示装置の信頼性を向上するこ
とが出来た。

【０１４５】本実施例では、導電膜ｄ２上の導電膜ｄ３
を除去する方法として、レーザ光照射により導電膜ｄ３
を除去する方法を用いた。

【０１４６】導電膜ｄ３を除去する方法にレーザ光照射
を用いることにより、導電膜ｄ３除去工程と連結層ｊｎ
形成工程が同一ベルジャ内、あるいは同一真空中内で行
うことが出来、製造装置の小型化に寄与する。

【０１４７】また連結層ｊｎと導電膜ｄ２を接続する方
法は、図２６に示す実施例に限定されるものでなく図２
７（ａ）に示すように導電膜ｄ２、導電膜ｄ３両方に切
欠き部１２を設け、図２７（ｂ）（図２７（ａ）のＣ−
Ｃ’断面を示す。）に示すように導電膜ｄ２の側面で連
結層ｊｎと接続する方法でも良い。

【０１４８】図２６に示す実施例は、導電膜ｄ２の接続
面積が大きい点で利点があるものの、導電膜ｄ２上の導
電膜ｄ３のみを除去する為にレーザ光照射時間や出力を
細かく制御しなければならなく、作業者の熟練を要する
問題がある。

【０１４９】それに対し図２７に示す導電膜ｄ２、導電
膜ｄ３両方に切欠き部１２を設け、導電膜ｄ２の側面で
連結層ｊｎと接続する方法では、導電膜ｄ２上の導電膜
ｄ３のみを除去する為の作業者の熟練を要しないもの
の、導電膜ｄ２の接続面積が小さい問題がある。

【０１５０】図２７に示す実施例ではその点を考慮し、
切欠き部１２上の連結層ｊｎ３の面積を他の部分の連結
層ｊｎ１よりも広く形成することにより接続面積を大き
くし、連結層ｊｎと映像信号線ＤＬとの接続の信頼性を
向上している。

【０１５１】図２７に示す実施例において連結層ｊｎ３
の面積を広くする方法としては、レーザ光照射時間を他
の連結層ｊｎ１よりも長くする方法がある。

【０１５２】連結層ｊｎ３の面積を広くするため、レー
ザ光照射時間を他の連結層ｊｎ１よりも長くする方法で
は、光ＣＶＤ膜の成長が進むため、他の連結層に比べ膜
厚が厚くなる特徴がある。

【０１５３】このように、映像信号線ＤＬ上に重畳され
て付着される領域の連結層ｊｎ１の膜厚をそれ以外の領
域における連結層ｊｎ１の膜厚よりも厚くして形成する
ことにより、映像信号線ＤＬと連結層ｊｎ１との接続を
極めて強固にすることができるようになる。このこと
は、修復後において映像信号線ＤＬに対する連結層ｊｎ
１の剥がれが生じて再び断線してしまう確率を極めて少
なくすることができるようになる。

【０１５４】なお、上記実施例では、映像信号線ＤＬに
重畳されて付着される領域から該映像信号線ＤＬの段差
部にまで及んで連結層ｊｎ１の膜厚を厚くしているもの
であるが、特に段差部による連結層ｊｎ１の段切れを考
慮にする必要性がないとすれば、映像信号線ＤＬに重畳
されて付着される領域の連結層ｊｎ１のみの膜厚を特に
厚くするだけであってもよいことはいうまでもない。

【０１５５】また異物が存在する場合の断線の修復方法
としては図２８に示すごとく、隣接する画素電極を介し
て断線箇所を接続しても良い。

【０１５６】同図において、透明ガラス基板ＳＵＢの主
表面に、図中ｘ方向に延在する走査信号線ＧＬがあり、
この走査信号線ＧＬは図中ｙ方向に複数個互いに平行に
なって並設されている。

【０１５７】一方、図中ｙ方向に延在する映像信号線Ｄ
Ｌがあり、この映像信号線ＤＬは図中ｘ方向に複数個互
いに平行になって並設されている。これら映像信号線Ｄ
Ｌは少なくとも走査信号線ＧＬとの間に形成された層間
絶縁膜（図示せず）によって互いに絶縁されて交差する
ようになっている。

【０１５８】走査信号線ＧＬと映像信号線ＤＬとで囲ま
れる矩形の領域内には画素電極ＩＴＯが形成されてい
る。この画素電極ＩＴＯは透明導電層から構成されてい
るもので、その一部は走査信号線ＧＬ上に形成されてい
る薄膜トランジスタ（ＴＦＴ）の部分にまで延在されて
ソース電極ＳＤ１を構成している。

【０１５９】該薄膜トランジスタ（ＴＦＴ）は、走査信
号線ＧＬの表面に前記層間絶縁膜と同工程で形成したゲ
ート絶縁膜およびたとえばａ（アモルファス）−Ｓｉか
らなる半導体層ＡＳが順次形成されて構成されているも
のであり、該半導体層ＡＳ上の前記ソース電極ＳＤ１と
対向配置されて形成されているドレイン電極ＳＤ２は映
像信号線ＤＬと一体に形成されている。

【０１６０】また、画素電極ＩＴＯの他の部分は隣接す
る他方の走査信号線ＧＬの一部に到るまで延在し前記層
間絶縁膜と同工程で形成される誘電体膜を介して重畳さ
れて、この重畳領域においてコンデンサＣａｄｄを形成
している。

【０１６１】なお、このように構成されたガラス基板Ｓ
ＵＢの表面には画素電極ＩＴＯの周辺部を残した中央部
に孔開けがなされた保護膜（図示せず）がたとえばシリ
コン窒化膜等で形成されている。

【０１６２】このように構成された液晶表示基板は、こ
の状態で、走査信号線ＧＬ、映像信号線ＤＬに通電がな
されて、それらに断線個所があるか否かの検査がなされ
るようになっている。

【０１６３】図２８は、このような検査によって映像信
号線ＤＬに断線があった場合の詳細を示した平面図であ
る。

【０１６４】映像信号線ＤＬの断線個所１１には、たと
えばフォトレジスト等の不純物残渣による異物１０が付
着して残存している。この理由は、異物１０の付着部分
はその周辺の面に対して段差を有して形成されるため
に、この部分を跨って形成された映像信号線ＤＬは該段
差の個所において段切れが生じてしまうことになるから
である。

【０１６５】この断線個所の接続修繕を行うために、本
実施例では、特に、図２７に示すように、断線個所１１
を間にして、その一方の側の映像信号線ＤＬの端部を隣
接する画素電極ＩＴＯに連結層ｊｎ１によって接続する
とともに、他方の側の映像信号線ＤＬの端部を前記画素
電極ＩＴＯに連結層ｊｎ２によって接続するようになっ
ている。

【０１６６】すなわち、該断線個所１１を隣接する画素
電極ＩＴＯを介して接続するようにしたものである。

【０１６７】ここで、連結層ｊｎ１、ｊｎ２の形成はた
とえばレーザＣＶＤ法等を用いてさなれるようになって
いる。

【０１６８】このように構成した液晶表示基板の製造方
法によれば、特に、映像信号線ＤＬの断線個所１１を隣
接する画素電極ＩＴＯを介して接続修繕するようにした
ものである。

【０１６９】すなわち、隣接する画素電極ＩＴＯを介し
て接続することにより、映像信号線ＤＬの断線個所１１
を回避した他の領域に連結層ｊｎ１、ｊｎ２を形成する
ことができるようになる。

【０１７０】したがって、異物１０の存在していない領
域に連結層ｊｎ１、ｊｎ２を形成することによって接続
修復ができることから、その信頼性は大幅に向上するよ
うになる。

【０１７１】なお、接続修復に用いられた画素電極ＩＴ
Ｏはそれ自体画素としての機能を有しなくなってしまう
が、映像信号線ＤＬの断線による修復ができずに透明ガ
ラス基板ＳＵＢそのものを利用不可とすることを考慮に
いれれば、技術上の効果は大きいものとなる。

【０１７２】そして、この場合においても、図２７に対
応する説明で述べたように、映像信号線ＤＬ上に重畳さ
れて付着される領域の連結層ｊｎ１の膜厚をそれ以外の
領域における導電材料の膜厚よりも厚く形成する技術が
適用されることはいうまでもない。

【０１７３】本実施例では、映像信号線ＤＬが断線して
いる場合について説明したものであるが、走査信号線Ｇ
Ｌが断線した場合についても同様に適用できることはい
うまでもない。

【０１７４】また、レーザ光６により材料ガス７を反応
させる空間を形成するベルジャ２の形も、図２１に示す
ごとく基板ＳＵＢ１全体を覆うものの他に、図２７に示
すごとく基板ＳＵＢ１の１部を覆う形のものでも良い。
図２９の実施例によれば、基板ＳＵＢ１の部分のみベル
ジャ（２ａ，２ｂ，２ｃ）で覆うだけで良いので、簡単
に断線修復することが出来る、装置が小型化出来る、基
板の出し入れが全体を覆うものに比べ容易なので量産性
が良いという特徴がある。

【０１７５】なお、基板の１部を覆うタイプは基板全体
を覆うタイプに比べ、ベルジャ２内の気密性が問題とな
る。従って、図２９の実施例ではベルジャ２内の気密性
を保つために、ベルジャ２を複数のベルジャ２ａ，２
ｂ，２ｃで構成し、各ベルジャ間に多数の空間を設け、
真空排気をしたり不活性ガス、例えばＮ₂などを流し、
大気との気密性を保持している。

【０１７６】また、図２９の実施例ではレーザ光６の取
り入れ口には、交換可能な窓が設けられている。窓の材
質としては透明度が良いものが良く、図２９の実施例で
は石英ガラス９を用いている。

【０１７７】一般に、レーザ光を用いて製膜をする方法
では、レーザ光取り入れ口にも製膜が行われ、長い間使
用する間に取り入れ口の透過率が低下する問題がある。
図２９の実施例では石英ガラス９を交換可能とすること
により石英ガラス９の透明度が低下する問題を解決する
ことが出来る。

【０１７８】《液晶表示モジュールの全体構成》図１６
は、液晶表示モジュールＭＤＬの各構成部品を示す分解
斜視図である。

【０１７９】ＳＨＤは金属板から成る枠状のシールドケ
ース（メタルフレーム）、ＬＣＷその表示窓、ＰＮＬは
液晶表示パネル、ＳＰＢは光拡散板、ＭＦＲは中間フレ
ーム、ＢＬはバックライト、ＢＬＳはバックライト支持
体、ＬＣＡは下側ケースであり、図に示すような上下の
配置関係で各部材が積み重ねられてモジュールＭＤＬが
組み立てられる。

【０１８０】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪ＣＬとフックＦＫによって全体が固定
されるようになっている。

【０１８１】中間フレームＭＦＲは表示窓ＬＣＷに対応
する開口が設けられるように枠状に形成され、その枠部
分には拡散板ＳＰＢ、バックライト支持体ＢＬＳ並びに
各種回路部品の形状や厚みに応じた凹凸や、放熱用の開
口が設けられている。

【０１８２】下側ケースＬＣＡはバックライト光の反射
体も兼ねており、効率のよい反射ができるよう、蛍光管
ＢＬに対応して反射山ＲＭが形成されている。

【０１８３】《表示パネルＰＮＬと駆動回路基板ＰＣＢ
１》図１７は、図５等に示した表示パネルＰＮＬに映像
信号駆動回路Ｈｅ、Ｈｏと垂直走査回路Ｖを接続した状
態を示す上面図である。

【０１８４】ＣＨＩは表示パネルＰＮＬを駆動させる駆
動ＩＣチップ（下側の３個は垂直走査回路側の駆動ＩＣ
チップ、左右の６個ずつは映像信号駆動回路側の駆動Ｉ
Ｃチップ）である。ＴＣＰは図１８、図１９で後述する
ように駆動用ＩＣチップＣＨＩがテープ・オートメイテ
ィド・ボンディング法（ＴＡＢ）により実装されたテー
プキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデ
ンサＣＤＳ等が実装された駆動回路基板で、３つに分割
されている。ＦＧＰはフレームグランドパッドであり、
シールドケースＳＨＤに切り込んで設けられたバネ状の
破片ＦＧが半田付けされる。ＦＣは下側の駆動回路基板
ＰＣＢ１と左側の駆動回路基板ＰＣＢ１、および下側の
駆動回路基板ＰＣＢ１と右側の駆動回路基板ＰＣＢ１と
を電気的に接続するフラットケーブルである。フラット
ケーブルＦＣとしては図に示すように、複数のリード線
（りん青銅の素材にＳｎ鍍金を施したもの）をストライ
プ状のポリエチレン層とポリビニルアルコール層とでサ
ンドイッチして支持したものを使用する。

【０１８５】《ＴＣＰの接続構造》図１８は走査信号駆
動回路Ｖや映像信号駆動回路Ｈｅ，Ｈｏを構成する、集
積回路チップＣＨＩがフレキシブル配線基板に搭載され
たテープキャリアパッケージＴＣＰの断面構造を示す図
であり、図１９はそれを液晶表示パネルの、本例では映
像信号回路用端子ＤＴＭに接続した状態を示す要部断面
図である。

【０１８６】同図において、ＴＴＢは集積回路ＣＨＩの
入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出
力端子・配線部であり、例えばＣｕから成り、それぞれ
の内側の先端部（通称インナーリード）には集積回路Ｃ
ＨＩのボンディングパッドＰＡＤがいわゆるフェースダ
ウンボンディング法により接続される。端子ＴＴＢ，Ｔ
ＴＭの外側の先端部（通称アウターリード）はそれぞれ
半導体集積回路チップＣＨＩの入力及び出力に対応し、
半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路Ｓ
ＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰ
ＮＬに接続される。パッケージＴＣＰは、その先端部が
パネルＰＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳ
Ｖ１を覆うようにパネルに接続されており、従って、外
部接続端子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かパッケ
ージＴＣＰの少なくとも一方で覆われるので電触に対し
て強くなる。

【０１８７】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。

【０１８８】《駆動回路基板ＰＣＢ２》中間フレームＭ
ＦＲに保持・収納される液晶表示部ＬＣＤの駆動回路基
板ＰＣＢ２は、図２０に示すように、Ｌ字形をしてお
り、ＩＣ、コンデンサ、抵抗等の電子部品が搭載されて
いる。この駆動回路基板ＰＣＢ２には、１つの電圧源か
ら複数の分圧した安定化された電圧源を得るための電源
回路や、ホスト（上位演算処理装置）からのＣＲＴ（陰
極線管）用の情報をＴＦＴ液晶表示装置用の情報に変換
する回路を含む回路ＳＵＰが搭載されている。ＣＪは外
部と接続される図示しないコネクタが接続されるコネク
タ接続部である。駆動回路基板ＰＣＢ２とインバータ回
路基板ＰＣＢ３とはバックライトケーブルにより中間フ
レームＭＦＲに設けたコネクタ穴を介して電気的に接続
される。

【０１８９】駆動回路基板ＰＣＢ１と駆動回路基板ＰＣ
Ｂ２とは折り曲げ可能なフラットケーブルＦＣにより電
気的に接続されている。組立て時、駆動回路基板ＰＣＢ
２は、フラットケーブルＦＣを180°折り曲げることに
より駆動回路基板ＰＣＢ１の裏側に重ねられ、中間フレ
ームＭＦＲの所定の凹部に嵌合される。

【０１９０】

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示基板の製造方法によれば、極めて
簡単にかつ信頼性よく断線あるいは短絡の修復ができる
ようになる。

【図面の簡単な説明】

【図１】本発明による液晶表示基板の製造方法の一実施
例を示した工程図である。

【図２】この発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素とそ
の周辺を示す要部平面図である。

【図３】図２の３−３切断線における１画素とその周辺
を示す断面図である。

【図４】図２の４−４切断線における付加容量Ｃaddの
断面図である。

【図５】表示パネルのマトリクス周辺部の構成を説明す
るための平面図である。

【図６】図５の周辺部をやや誇張し更に具体的に説明す
るためのパネル平面図である。

【図７】上下基板の電気的接続部を含む表示パネルの角
部の拡大平面図である。

【図８】マトリクスの画素部を中央に、両側にパネル角
付近と映像信号端子部付近を示す断面図である。

【図９】左側に走査信号端子、右側に外部接続端子の無
いパネル縁部分を示す断面図である。

【図１０】ゲート端子ＧＴＭとゲート配線ＧＬの接続部
近辺を示す平面と断面の図である。

【図１１】ドレイン端子ＤＴＭと映像信号線ＤＬとの接
続部付近を示す平面と断面の図である。

【図１２】アクティブ・マトリックス方式のカラー液晶
表示装置のマトリクス部とその周辺を含む回路図であ
る。

【図１３】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１４】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１５】基板ＳＵＢ１側の工程Ｇ〜Ｉの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１６】液晶表示モジュールの分解斜視図である。

【図１７】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図である。

【図１８】駆動回路を構成する集積回路チップＣＨＩが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。

【図１９】テープキャリアパッケージＴＣＰを液晶表示
パネルＰＮＬの映像信号回路用端子ＤＴＭに接続した状
態を示す要部断面図である。

【図２０】周辺駆動回路基板ＰＣＢ１（上面が見える）
と電源回路回路基板ＰＣＢ２（下面が見える）との接続
状態を示す上面図である。

【図２１】本発明に使用される光ＣＶＤ装置の一実施例
を示す構成図である。

【図２２】本発明の他の実施例を示す工程図である。

【図２３】走査信号線と映像信号線との短絡を修復する
ための構成を示した説明図である。

【図２４】本発明の他の実施例を示す工程図である。

【図２５】本発明のレーザ光６の走査方法を説明する図
である。

【図２６】本発明のレーザ光６の走査方法の他の実施例
を示す図である。

【図２７】本発明の他の実施例を説明する図である。

【図２８】本発明の他の実施例を説明する図である。

【図２９】本発明に使用される光ＣＶＤ装置の他の実施
例を示す図である。

【符号の説明】

ＳＵＢ…透明ガラス基板、ＧＬ…走査信号線、ＤＬ…映
像信号線 ＧＩ…絶縁膜、ＧＴ…ゲート電極、ＡＳ…ｉ型半導体層 ＳＤ…ソース電極またはドレイン電極、ＰＳＶ…保護
膜、ＢＭ…遮光膜 ＬＣ…液晶、ＴＦＴ…薄膜トランジスタ、ＩＴＯ…透明
画素電極 ｇ、ｄ…導電膜、Ｃadd…保持容量素子、ＡＯＦ…陽極
酸化膜 ＡＯ…陽極酸化マスク、ＧＴＭ…ゲート端子、ＤＴＭ…
ドレイン端子 ＳＨＤ…シールドケース、ＰＮＬ…液晶表示パネル、Ｓ
ＰＢ…光拡散板、ＭＦＲ…中間フレーム、ＢＬ…バック
ライト、ＢＬＳ…バックライト支持体、ＬＣＡ…下側ケ
ース、ＲＭ…バックライト光反射山、（以上添字省略） ５…レーザ源、６…レーザ光、７…材料ガス、８…Ｎ₂
ガス、９…石英ガラス、１０…異物、１１…断線箇所、
１２…切欠き部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松丸 治男 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

Claims (12)

【特許請求の範囲】
1. 【請求項１】 液晶を介して互いに対向配置される透明
   基板のうち少なくとも一方の透明基板の液晶側の面に形
   成された配線層の断線を検査する工程を含む液晶表示基
   板の製造方法において、 該配線層の断線個所に導電材料を付着させて該断線の修
   復を行なう工程を備えることを特徴とする液晶表示基板
   の製造方法。
2. 【請求項２】 液晶を介して互いに対向配置される透明
   基板のうち一方の透明基板の該液晶側の面に形成され
   た、少なくとも複数の画素電極とこれら各画素電極の間
   に形成された複数の配線層とを備える液晶表示基板にお
   いて、 前記各配線層が断線しているか否かを検査する工程と、
   該検査によって確認された断線個所を隣接する画素電極
   を介した導電材料の付着によって接続する工程とを含む
   ことを特徴とする液晶表示基板の製造方法。
3. 【請求項３】 断線の修復後にその断線個所を含んで前
   記配線層を被覆する保護膜を形成する工程を備えること
   を特徴とする請求項１あるいは請求項２記載の液晶表示
   基板の製造方法。
4. 【請求項４】 液晶を介して互いに対向配置される透明
   基板のうち少なくとも一方の透明基板の液晶側の面に絶
   縁膜で被覆された配線層の断線を検査する工程を含む液
   晶表示基板の製造方法において、 該配線層の断線個所を被覆する絶縁膜を選択的に除去す
   る工程と、絶縁膜から露呈された配線層の断線個所に導
   電材料を付着させて該断線の修復を行なう工程とを備え
   ることを特徴とする液晶表示基板の製造方法。
5. 【請求項５】 液晶を介して互いに対向配置される透明
   基板のうち少なくとも一方の透明基板の液晶側の面に絶
   縁膜で被覆された配線層の短絡を検査する工程を含む液
   晶表示基板の製造方法において、 該配線層の短絡個所を被覆する絶縁膜と前記配線層の短
   絡個所を順次選択的に除去する工程と、該短絡個所に絶
   縁膜を被着する工程とを備えることを特徴とする液晶表
   示基板の製造方法。
6. 【請求項６】 配線層の断線個所における導電材料の付
   着を光ＣＶＤ方法で行なうことを特徴とする請求項１、
   請求項２、および請求項４のうちのいづれか記載の液晶
   表示基板の製造方法。
7. 【請求項７】 少なくとも配線層上に重畳されて付着さ
   れる領域の導電材料の膜厚をそれ以外の領域における導
   電材料の膜厚よりも厚くして形成することを特徴とする
   請求項６記載の液晶表示基板の製造方法。
8. 【請求項８】 断線の修復後にその部分を光ＣＶＤ方法
   で絶縁膜で被覆することを特徴とする請求項４記載の液
   晶表示基板の製造方法。
9. 【請求項９】 短絡個所を覆う絶縁膜の被着を光ＣＶＤ
   方法で行なうことを特徴とする請求項５記載の液晶表示
   基板の製造方法。
10. 【請求項１０】 配線層の断線個所に照射するレーザ光
    の光軸に一致づけられた光軸を有する顕微鏡を備えてな
    ることを特徴とする請求項６記載ないし請求項９記載の
    いずれかの発明に用いられる光ＣＶＤ装置。
11. 【請求項１１】 透明基板を光ＣＶＤ用ベルジャ内に配
    置させた状態で断線修復を行なうことを特徴とする請求
    項６記載の液晶表示基板の製造方法。
12. 【請求項１２】 透明基板を光ＣＶＤ用ベルジャ内に配
    置させた状態で短絡修復を行なうことを特徴とする請求
    項６記載の液晶表示基板の製造方法。