JP3674356B2 - 電気光学装置及びその製造方法、ｔｆｔアレイ基板並びに電子機器 - Google Patents
電気光学装置及びその製造方法、ｔｆｔアレイ基板並びに電子機器 Download PDFInfo
- Publication number
- JP3674356B2 JP3674356B2 JP2500899A JP2500899A JP3674356B2 JP 3674356 B2 JP3674356 B2 JP 3674356B2 JP 2500899 A JP2500899 A JP 2500899A JP 2500899 A JP2500899 A JP 2500899A JP 3674356 B2 JP3674356 B2 JP 3674356B2
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- wiring
- film
- sampling circuit
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下適宜、ＴＦＴと称する）によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置及びその製造方法の技術分野に属し、特に、データ線駆動回路や走査線駆動回路などの周辺回路を内蔵する周辺回路内蔵型で、ＴＦＴの下側に遮光膜を設けた形式の液晶装置等の電気光学装置及びその製造方法の技術分野に属する。
【０００２】
【従来の技術】
従来、周辺回路内蔵型の液晶装置においては、液晶を挟持する一対の基板の一方であるＴＦＴアレイ基板上に、データ線駆動回路、走査線駆動回路、サンプリング回路などの周辺回路が形成される。これらの周辺回路は、製造効率等の観点より、各画素部に設けられ各画素電極に印加される画像信号のスイッチング制御を行うためのＴＦＴ（以下適宜、画素スイッチング用ＴＦＴと称する）と同一の構造を用いた製造プロセスにより形成されるのが一般的である。そして、ＴＦＴアレイ基板上には、液晶に対向する画像表示領域内に多数のデータ線及び走査線が相交差して配線される。また、この画像表示領域外にあり液晶を封入するためのシール材に対向するシール領域や更にその外側に位置する周辺領域には、周辺回路の入出力配線が配線されている。より具体的には、周辺回路の入出力配線として、データ線、走査線及び容量線からの引き出し配線等がシール領域下に設けられており、外部回路接続端子に接続された画像信号線、制御信号線、電源配線、クロック信号線などが周辺領域に設けられている。
【０００３】
特に周辺回路としてサンプリング回路を備えた液晶装置では、外部回路接続端子を介して画像信号が画像信号線に供給されると、データ線駆動回路から所定タイミングで出力されるサンプリング回路駆動信号によりサンプリング回路の各サンプリングスイッチが画像信号をデータ線毎にサンプリングするように構成されている。
【０００４】
ここで、画像信号線は、液晶にかける印加電圧を規定する画像信号そのものを供給する信号線であるが故に、その画像信号の遅延が低いことが、画質劣化を防ぐ上で極めて重要となる。このため、液晶装置を構成する配線材料のうち最も低抵抗であり、通常はデータ線を形成するのに用いられるＡｌ(アルミニウム)等の金属膜から画像信号線は形成される。
【０００５】
これに対し、走査線を金属膜や金属シリサイド膜から形成する技術は、走査線形成後の高温プロセスにおいて、走査線における膜剥れが起きてしまう等の理由から実用化されておらず、走査線は通常ポリシリコン膜で形成される。このポリシリコン膜のシート抵抗は、例えば、Ａｌ等の金属膜からなるシート抵抗と比較して、数十倍になり、配線抵抗が大きくなる。従って、仮にポリシリコン膜から画像信号線を形成した場合には、当該配線抵抗が大きくなることにより信号遅延が生じ、画質劣化が引き起こされるのである。このため実際には、画像信号線は、前述のように金属膜から形成される。
【０００６】
このように構成された周辺回路内蔵型の液晶装置では、画像信号線が一本であれば、基板端部に設けられた外部回路接続端子からサンプリング回路の各サンプリングスイッチに至るまで、基板上の同一層にある（即ち、同一工程により形成される）金属膜により配線することが可能である。しかし、例えば液晶装置における高周波駆動に対応すべくシリアル−パラレル変換された画像信号に対しシリアル−パラレル変換数に応じて画像信号線が複数本必要となる場合や、ＲＧＢのカラー画像信号に対し色別に画像信号線が複数本必要となる場合などには、各サンプリングスイッチに至る間に、少なくとも一本の画像信号線が他の画像信号線とどこかで交差せねば配線できないことになる。即ち、同一層にある金属膜のみを用いて複数の画像信号線の全てを配線することは不可能となる。このため、当該金属膜に対し層間絶縁膜を介して別層にあるポリシリコン膜を中継配線（第１配線部）として用いて対処している。より具体的には、交差する箇所では、一方の配線を、低抵抗な金属膜からなる第２配線部として構成する。そして、他方の配線を、層間絶縁膜を介して第２配線部の下又は上を立体的に交差させるように、交差する箇所の前後に開孔されたコンタクトホールを介して金属膜からなる配線部分に電気接続されたポリシリコン膜からなる第１配線部として構成する。
【０００７】
以上のように交差する箇所だけをポリシリコン膜からなる第１配線部とし、それ以外の箇所を低抵抗な金属膜からなる第２配線部とすれば、ポリシリコン膜からなる中継配線の長さは、非常に短くて済むため、当該ポリシリコン膜からなる中継配線の存在による画像信号線全体の時定数の上昇が実用上問題となることは殆どなかった。
【０００８】
【発明が解決しようとする課題】
近時の画質向上という一般的要請の下、所謂ＸＧＡ方式、ＳＸＧＡ方式など液晶装置の駆動周波数は益々高くなってきており、これに伴って、シリアル−パラレル変換数も、例えば２４相など、かなり多数になってきている。
【０００９】
しかしながら、このように多数にシリアル−パラレル変換すると、並列配置される画像信号線の数も当然に多くなり、これに応じて前述のポリシリコン膜を用いた中継配線の長さは長くなる。ここで、配線抵抗は長さに比例して大きくなるため、中継配線の配線抵抗は高くなり、これに起因して画像信号線の時定数は大きくなってしまい、画質の劣化を引き起こすようになる。例えば、画像信号線の時定数が大きくなると、カップリング容量の増大により画像信号の電位揺れが引き起こされたり、次段のライン（列）に自段のライン（列）用の画像信号が書込まれてゴーストやクロストークが生じたりする問題がある。
【００１０】
また仮に、シール領域や周辺領域における中継配線を、画素部では用いられない金属膜等から別途形成するのでは、プレーナ技術を用いた製造プロセスにおける製造効率が低下してコスト上昇を招いてしまい、周辺回路内蔵型の液晶装置の基本的利点が失われかねない。
【００１１】
本発明は上述した問題点に鑑みなされたものであり、周辺回路内蔵型の液晶装置等の電気光学装置において、画素部を構成する薄膜の有効利用により周辺回路の入出力配線における電気抵抗が低められており、高品質の画像表示が可能な電気光学装置及びその製造方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板上に複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極と、画像信号を供給する金属膜からなる複数の画像信号線と、該複数の画像信号線に供給される前記画像信号をサンプリングして前記複数のデータ線の各々に供給するサンプリング回路と、前記複数の画像信号線と前記サンプリング回路とを接続し、前記画像信号線と交差する方向に配設された複数の配線とを備え、前記配線は、前記複数の画像信号線の一つに電気的に接続され、他の前記画像信号線と交差する金属膜からなる中継配線と、前記中継配線と前記サンプリング回路に電気的に接続され、前記画像信号線と同一材料で形成される引き出し配線からなることを特徴とする。
【００１３】
本発明の電気光学装置によれば、従来の如くポリシリコン膜単独から中継配線を形成する場合と比較して、中継配線における抵抗が金属膜により低められる。例えば、金属膜を導電性の高融点金属膜であるＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つを含む、金属単体、金属又は金属シリサイド層等により形成すれば配線抵抗を顕著に低めることが可能となる。
【００１４】
以上の結果、低抵抗の中継配線により、画像信号等の各種の信号の入出力が行われるため、電気光学装置の駆動周波数を高めたり、更にシリアル−パラレル変換数やパラレル入力される画像信号数を増加させたりしても、前述した従来例の如き画像信号線等の周辺配線における容量カップリングによる電位揺れ、ゴースト、クロストークなどは低減され、高品位の画像表示が行うことも可能である。
【００１５】
本発明の第１の電気光学装置の一の態様では、前記画像信号線は、アルミニウムからなることを特徴とする。
【００１６】
また、本発明の第１の電気光学装置の一の態様では、前記中継配線は、前記薄膜トランジスタの少なくともチャネル領域を遮光する遮光膜と同一材料で形成されることを特徴とする。
【００１７】
この態様によれば、薄膜トランジスタのチャネル領域は、遮光膜により遮光されており、薄膜トランジスタへの光の侵入等による特性劣化を防止できる。そして、中継配線は遮光膜と同一材料で形成されるので、構成の簡易化及び製造の単純化を図ることができる。
【００１８】
また、本発明の第１の電気光学装置の一の態様では、前記中継配線は、前記基板の厚み方向に重ねられ前記中継配線より高抵抗の導電膜と電気的に接続されていることを特徴とする。この高抵抗の導電膜は、ポリシリコンで形成されてもよい。
【００１９】
この態様によれば、中継配線と中継配線より高抵抗の導電膜とで冗長配線を形成できる。また、高抵抗の導電膜がポリシリコンを用いても金属膜の中継配線で抵抗を低めることができる。
【００２０】
また、本発明の第１の電気光学装置の一の態様では、前記引き出し配線は、前記基板の厚み方向に重ねられ前記引き出し配線より高抵抗の導電膜と電気的に接続されていることを特徴とする。
【００２１】
この態様によれば、引き出し配線と引き出し配線より高抵抗の導電膜とで冗長配線を形成できる。
【００２２】
また、本発明の第１の電気光学装置の一の態様では、前記サンプリング回路を所定タイミングで駆動して前記画像信号線上の画像信号を前記サンプリング回路を介して前記複数のデータ線に供給させるデータ線駆動回路と、前記データ線駆動回路から前記サンプリング回路にサンプリング回路駆動信号を供給するための複数のサンプリング回路駆動信号線を更に備えており、前記該サンプリング回路駆動信号線は、前記画像信号線と交差する金属膜からなる中継配線と、前記中継配線と前記サンプリング回路に電気的に接続され、前記画像信号線と同一材料で形成される引き出し配線からなることを特徴とする。
【００２３】
この態様によれば、サンプリング回路駆動信号線は、画像信号線と同一材料で形成されるので、サンプリング回路駆動信号線における低抵抗化を図ることが出来る。この結果、低抵抗のサンプリング回路駆動信号線により、サンプリング回路におけるサンプリング回路駆動信号の入力が行われるため、高品位の画像表示が行える。
【００２４】
また、本発明の第１の電気光学装置の一の態様では、前記画像信号は、Ｎ（但し、Ｎは２以上の自然数）シリアル−パラレル変換されており、前記画像信号線は、並列にＮ本設けられていることを特徴とする。
【００２５】
この態様によれば、例えば、シリアル−パラレル変換数（Ｎ）が大きいため或いはＲＧＢのカラー画像信号などの場合のようにパラレル入力される画像信号の数が多いため、中継配線を長くとる必要がある場合や、 前述した従来例の如くポリシリコン膜単独から中継配線を形成した場合と比較して、中継配線の抵抗や時定数の増加を抑えることができる。
【００２６】
本発明のＴＦＴアレイ基板は、基板上に複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極と、画像信号を供給する金属膜からなる複数の画像信号線と、該複数の画像信号線に供給される前記画像信号をサンプリングして前記複数のデータ線の各々に供給するサンプリング回路と、前記複数の画像信号線と前記サンプリング回路とを接続し、前記画像信号線と交差する方向に配設された複数の配線とを備え、前記配線は、前記複数の画像信号線の一つに電気的に接続され、他の前記画像信号線と交差する金属膜からなる中継配線と、前記中継配線と前記サンプリング回路に電気的に接続され、前記画像信号線と同一材料で形成される引き出し配線からなることを特徴とする。
【００２７】
本発明の電気光学装置の製造方法は上記課題を解決するために、一対の基板間に電気光学物質が挿入されてなり、該一対の基板の一方の基板上には、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線に接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と、画像信号を供給する複数の画像信号線と、該複数の画像信号線に供給される前記画像信号をサンプリングして前記複数のデータ線の各々に供給するサンプリング回路とを備えた電気光学装置の製造方法において、 前記画像信号線と前記サンプリング回路とを接続する配線の一部となる金属膜からなる中継配線を形成する工程と、前記中継配線の上に第１層間絶縁膜を形成する工程と、 前記第１層間絶縁膜の前記中継配線と前記画像信号線とを電気的に接続するための第１コンタクトホールと、前記第１層間絶縁膜の前記中継配線の端部に対応する位置に第２コンタクトホールを形成する工程と、前記第１コンタクトホールを介して前記中継配線に電気接続される前記画像信号線と、前記第２コンタクトホールを介して前記中継配線に電気的に接続される引き出し配線とを金属膜で同時に形成する工程とを有することを特徴とする。
【００２８】
この態様によれば、以上の結果、低抵抗の中継配線により、サンプリング回路における画像信号の入力が行われるため、電気光学装置の駆動周波数を高めたり、更にシリアル−パラレル変換数やパラレル入力される画像信号数を増加させたりしても、高品位の画像表示が可能な電気光学装置を製造できる。
【００５０】
本発明の電子機器は、上記の電気光学装置を備えたことを特徴とする。かかる構成によれば、信号遅延を抑えて高品位な画像表示可能な電子機器を提供することができる。
【００５１】
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにする。
【００５２】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。尚、本発明の実施形態では電気光学装置として液晶装置を例として説明する。
【００５３】
（液晶装置の構成及び動作）
本発明による液晶装置の実施形態の構成及び動作について、図１から図１０を参照して説明する。
【００５４】
先ず、液晶装置の回路構成について図１のブロック図を参照して説明する。
【００５５】
図１は、液晶装置のＴＦＴアレイ基板上において画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路及び画像表示領域の周辺に位置する周辺回路を示している。
【００５６】
図１において、本実施形態による液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９aと画素電極９ａを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給されている。本実施形態では特に、画像信号Ｓ１、Ｓ２、…、Ｓｎは、Ｎ（但し、Ｎは２以上の自然数）相にシリアル−パラレル変換されている。尚、Ｎ本の画像信号線１１５から相隣接するＮ本のデータ線６ａ同士に対してグループ毎に供給するように構成しても良い。このような構成を採れば、データ線駆動回路１０１の駆動周波数を低減でき、信頼性の高い液晶装置を実現できる。
【００５７】
また、ＴＦＴ３０のゲートに走査線３ａが電気接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、画像信号Ｓ１、Ｓ２、…Ｓｎが供給された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。尚、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂを設けても良いし、前段の走査線３ａとの間で容量を形成しても良いことは言うまでもない。
【００５８】
図１において、液晶装置は、上述のようにデータ線６ａ、走査線３ａ等が形成されたＴＦＴアレイ基板上における画像表示領域の周囲に、周辺回路の例として、データ線６ａを駆動するデータ線駆動回路１０１、走査線３ａを駆動する走査線駆動回路１０４及び画像信号をサンプリングするサンプリング回路１０３を備えている。更に、画像表示領域の周囲には、周辺配線の一例として、外部回路接続端子から上述の如きＮ相にシリアル−パラレル変換された画像信号Ｓ１、Ｓ２、…、Ｓｎを供給するためのＮ本の画像信号線１１５が配線されている。
【００５９】
このシリアル−パラレル変換数（Ｎ）としては、例えば、当該サンプリング回路１０３におけるサンプリング能力が相対的に高ければ、３相のシリアル−パラレル変換、６相のシリアル−パラレル変換等で足りるし、サンプリング能力が相対的に低ければ、１２相のシリアル−パラレル変換、２４相のシリアル−パラレル変換等が好ましい。
【００６０】
ここで特に本実施形態では、後に詳述するようにシリアル−パラレル変換数（Ｎ）即ち画像信号線１１５の本数（Ｎ）に応じて長くなる中継配線１１６を二重配線構造にすることにより低抵抗化しているために、画像信号の信号遅延を効果的に抑えつつ、シリアル−パラレル変換数（Ｎ）及び画像信号線１１５の本数を増やすことが出来、よって画質を劣化させることなく液晶装置の駆動周波数を高められる。尚、このシリアル−パラレル変換数（Ｎ）としては、カラー画像信号が３つの色（赤、青、緑）に係る信号からなることとの関係から３の倍数であると、ＮＴＳＣ表示やＰＡＬ表示等のビデオ表示をする際に制御や回路を簡易化する上で好ましい。
【００６１】
上述の如きシリアル−パラレル変換を行わなくても、ＲＧＢのカラー画像信号の場合などのように複数の画像信号線１１５を設ける場合には、以下に説明する本実施形態における低抵抗化された中継配線１１６等に係る構造は有効である。
【００６２】
更に本実施形態では、後に詳述するようにデータ線駆動回路１０１からサンプリング回路１０３に至るサンプリング回路駆動信号線１１４の低抵抗化もその二重配線構造により図ることができる。
【００６３】
データ線駆動回路１０１は、走査線駆動回路１０４がパルス的に走査線３ａに順番に走査信号を送るのに合わせて、サンプリング回路駆動信号線１１４を介してサンプリング回路駆動信号をサンプリング回路１０３を構成する各サンプリングスイッチ１０３ａの制御端子に供給する。サンプリング回路１０３は、このサンプリング回路駆動信号に応じて、外部回路から画像信号線１１５に供給された画像信号をサンプリングして、データ線６ａに供給する。
【００６４】
尚、サンプリング回路１０３を構成する各サンプリングスイッチ１０３ａは、製造効率等の観点から好ましくは、画素部におけるＴＦＴ３０と同一製造プロセスにより製造可能なｎチャネル型、ｐチャネル型、相補型等のＴＦＴから構成される。
【００６５】
次に、液晶装置の画像表示領域内における画素部の構成について図２及び図３を参照して説明する。図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００６６】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して半導体層１ａのうち後述のソース領域に電気接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気接続されている。また、半導体層１ａのうち後述のチャネル領域に対向するように走査線３ａが配置されている。そして、図中右上がりの斜線で示した領域に画素部における第１遮光膜１１ａが設けられている。即ち第１遮光膜１１ａは、画素部において、半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレイ基板の側から見て各々平面的に覆う位置に設けられている。尚、第１遮光膜１１ａは、少なくとも半導体層１ａのチャネル領域及びチャネル領域とソース・ドレイン領域の接合部を覆えば、画素ＴＦＴにおける光リークの防止機能は発揮されるが、第１遮光膜１１ａを定電位にするための配線機能を持たせるためや画素部の開口領域（即ち、光が透過する領域）を規定するため等の理由から、本実施形態では特に、第１遮光膜１１ａは、走査線３ａに沿って縞状に設けられている。
【００６７】
図３に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide)膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００６８】
また、ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００６９】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００７０】
対向基板２０には、更に図３に示すように、各画素の開口領域以外の領域に第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やソース側ＬＤＤ（Lightly Doped Drain）領域１ｂ及びドレイン側ＬＤＤ領域１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、色材の混色防止などの機能を有する。
【００７１】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材５２は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００７２】
図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａが各々設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属膜であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金又は、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’や低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに入射する事態を未然に防ぐことができ、光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００７３】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気絶縁するために設けられるものである。
【００７４】
本実施形態では、走査線３ａの一部からなるゲート電極と半導体層１ａとの間に設ける絶縁薄膜２を、走査線３ａに対向する位置から延設して誘電体膜として用い、半導体層１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って延びる容量線３ｂ部分に絶縁薄膜２を介して対向配置されて、第１蓄積容量電極１ｆとされている。特に蓄積容量７０の誘電体としての絶縁薄膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【００７５】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ構造を有しており、走査線３ａ、該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁する絶縁薄膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。低濃度ソース領域１ｂ及び高濃度ソース領域１ｄ並びに低濃度ドレイン領域１ｃ及び高濃度ドレイン領域１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用の不純物イオンをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。本実施形態では特にデータ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、絶縁薄膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００７６】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００７７】
また本実施形態では、画素スイッチング用ＴＦＴ３０の走査線３ａの一部からなるゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）或いはトリプルゲート以上でＴＦＴを構成すれば、チャネル領域とソース・ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００７８】
ここで、一般には、半導体層１ａのチャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等は、光が入射すると光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施形態では、走査線３ａを上側から重なるようにデータ線６ａがＡｌ等の遮光性の金属膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃへの入射光の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０の下側には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃへの戻り光の入射を効果的に防ぐことが出来る。
【００７９】
尚、本実施形態では特に、第１遮光膜１１ａは定電位源に電気接続されており、定電位とされる。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。この場合、定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等が挙げられるが、本実施形態では、第１遮光膜１１ａは走査線駆動回路の負電源に接続されるものとする。このように周辺回路等の電源を利用すれば、専用の電位配線や外部回路接続端子を設ける必要なく、第１遮光膜１１ａを定電位にできる。
【００８０】
次に、液晶装置の周辺回路における入出力配線或いは周辺配線について、図４から図７を参照して説明する。
【００８１】
図４は、周辺配線が設けられたＴＦＴアレイ基板の部分平面図であり、図５は、図４の中継配線及び引き出し配線部を拡大して示す拡大平面図であり、図６は、図４及び図５のＢ−Ｂ’断面図であり、図７は、図４及び図５のＣ−Ｃ’断面図である。
【００８２】
図４において、ＴＦＴ基板アレイ基板１０の周辺部に設けられた外部回路接続端子１０２からは、走査線駆動回路１０４に走査線駆動信号線１０５ａが配線されており、データ線駆動回路１０１と液晶を封入するシール材５２が配置されたシール領域との間の領域に、複数の画像信号線１１５が配線されている。
【００８３】
そして、図４及び図５に示すように、サンプリング回路１０３は、シール領域よりも内側において、画像表示領域と該画像表示領域外とを仕切るために対向基板２０上に設けられた額縁としての第３遮光膜５３（図中、右上がりの斜線領域）下に配置されている。また、データ線６ａの延長線上におけるシール領域下には、データ線駆動回路１０１からのサンプリング回路駆動信号線１１４の引き出し配線３０１ａ及び画像信号線１１５からの引き出し配線３０１ｂを含むデータ線側の引き出し配線３０１が設けられている。他方、走査線３ａの延長線上におけるシール領域下には、走査線３ａの引き出し配線４０１ａが設けられている。また、容量線３ｂの引き出し配線４０１ｂを設けても良いということは言うまでもない。これら、走査線側の引き出し配線４０１と並列に対向電極電位配線１１２を設置してもよい。この対向電極電位配線１１２は、上下導通端子１０６ａ及び上下導通材１０６を介して対向基板２０に形成された対向電極２１（図３参照）に接続され、共通電位を供給する。また、データ線駆動回路１０１に所定検査用の信号を入力するための検査端子１１１を、データ線駆動回路１０１に隣接して設けても良い。
【００８４】
図６のＢ−Ｂ’断面図に示すように、周辺配線の一例たる画像信号線１１５及び引き出し配線３０１ｂは、データ線６ａを形成するのと同一工程で形成されるＡｌ等の金属膜（第３導電膜）で形成されている。他方、画像信号線１１５から引き出し配線３０１ｂに至る中継配線１１６は、走査線３ａを形成するポリシリコン膜と同一膜から形成されておりコンタクトホール３０５ａを介して対応する画像信号線１１５に電気接続された第２導電膜１１６ａ、及び第１遮光膜１１ａと同一膜から形成されておりコンタクトホール３０５ｂを介して中継配線１１６ａに電気接続された第１導電膜１１６ｂにより、ＴＦＴアレイ基板の厚み方向に二重に配線された二重配線構造を有する。また、引き出し配線３０１ｂを更に低抵抗化するため第２導電膜１１６ａ’及び第1導電膜１１６ｂ’を設けても良い。
【００８５】
このため、従来の如くポリシリコン膜単独から中継配線を形成する場合と比較して、中継配線１１６における抵抗が導電性の第１導電膜１１６ｂにより低められている。より具体的には、第１導電膜１１６ｂは、導電性の高融点金属膜であるＷ、Ｔｉ、Ｃｒ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金又は金属シリサイド等から形成されているので、中継配線１１６における配線に沿った方向の抵抗を、第１導電膜１１６ｂのシート抵抗により支配できる。即ち、ポリシリコン膜は、例えば膜厚が３００ｎｍの場合、２５Ω／□程度のシート抵抗値を持つため、対角１．３インチや０．９インチ程度の小型の液晶装置の場合には、１００〜２００ＫΩ程度の抵抗を有し、例えば、十数μ秒程度の配線時定数を有するが、第１導電膜１１６ｂはシート抵抗が膜厚２００ｎｍの場合１０Ω／□程度まで低減することができるため、この配線時定数を数μ秒程度にまで小さくすることが可能となる。従って、画像信号線１１５の下を交差して配線された中継配線１１６と画像信号線１１５との容量カップリングによる画像信号の電位揺れで生じる、クロストーク、ゴースト等の発生を低減できる。そして、特に当該液晶装置を前述のようにＸＧＡ、ＳＸＧＡ等の駆動周波数の高い機種として構成することで、シリアル−パラレル変換数（Ｎ）や画像信号線１１５の本数（Ｎ）が増えても、画像信号の信号遅延を抑制できるため、高精細で高品位な液晶装置を実現できる。
【００８６】
これに加えて図６から分かるように、異物等により第２導電膜１１６ａ及び第１導電膜１１６ｂの一方が途中で断線しても、他方で導通がとれるという冗長構造が実現されている。しかも、第２導電膜１１６ａ及び第１導電膜１１６ｂが、第1層間絶縁膜１２を突き破って相互にショートしてしまった場合にも、欠陥品とならないで済む。従って、本実施形態によれば、不良品率が低く、信頼性の高い高品位の画像表示が可能な液晶装置を実現できる。しかも、当該中継配線１１６を構築するにあたっては、画素スイッチング用ＴＦＴを遮光するための第1遮光膜１１ａを形成する工程と同一工程で、第１導電膜１１６ｂを形成できるので、工程を増やすことなく、中継配線１１６の低抵抗が実現できる。
【００８７】
また、図４及び図５に示したサンプリング回路駆動信号線１１４は、図６に示した中継配線１１６と同様に、画像信号線１１５の下方を交差する二重配線構造を有する。このように構成すれば、従来例の如くポリシリコン膜単独から形成した場合と比較して、サンプリング回路駆動信号線１１４の抵抗や時定数の増加を抑えることができ、高周波数駆動に適用できる。
【００８８】
更に図６及び図７に示すように、シール領域下における画像信号線１１５ａからの引き出し配線３０１ｂは、第２導電膜１１６ａ’及び第１導電膜１１６ｂ’が冗長配線として設けられており、三重配線構造を有する。従って、極めて低抵抗の配線とされており、しかも図５に示したようにコンタクトホール３０５ａ及びコンタクトホール３０５ｂによりシール領域下において複数箇所で相互に電気接続されており冗長度が増している。これらの結果、引き出し配線３０１ｂの信頼性は非常に高い。尚、第２導電膜１１６ａ’及び第３導電膜１１６ｂ’のいずれか一方を引き出し配線３０１ｂの冗長配線とする二重配線構造を採用しても、同じ効果が得られる。また、サンプリング回路駆動信号線１１４の引き出し配線３０１ａも同様に、二重或いは三重以上の配線構造を有するように構成してもよい。
【００８９】
他方、図４に示した走査線側の引き出し配線４０１は各々、走査線３ａに沿った方向に延びており、相隣接する配線同士は間隔をおいて配列されている。そして、引き出し配線４０１は、走査線３ａと同じポリシリコン膜から構成されており、各引き出し配線４０１の上には、データ線６ａと同じＡｌ膜から構成されたダミー配線が設けられている。尚、走査線側の引き出し配線４０１についての抵抗は通常問題とならないが、上述したデータ線側の引き出し配線３０１の場合と同様に、走査線側の引き出し配線４０１を、二重或いは三重以上の配線構造を有するように構成してもよい。
【００９０】
従って、シール領域には、液晶層５０の周囲に渡ってＴＦＴアレイ基板１０上に第１導電膜１１６ｂ、１１６ｂ’、第２導電膜１１６ａ、１１６ａ’、第３導電膜（Ａｌ膜）並びに第1層間絶縁膜１２、第２層間絶縁膜４及び第３層間絶縁膜７を含む積層体が万遍なく形成されていることになり、画像表示領域の上下の辺におけるシール領域における第３層間絶縁膜７の表面の高さと、画像表示領域の左右の辺における第３層間絶縁膜７の表面の高さとは一致するので、シール領域全体における両基板間のギャップのバラツキを抑えることが可能となる。従って、例えば、シール材中に所定外径をもつギャップ材を混入して液晶セルのギャップを制御する場合に、ギャップ制御をより正確且つ良好に行うことが可能となる。特にこのように構成すると、シール領域下においてギャップ材による応力を受けてデータ線側の引き出し配線３０１又は走査線側の引き出し配線４０１が断線しても、多重配線構造のため、致命欠陥とはならない。
【００９１】
尚、このようなギャップ制御の目的を重視するのであれば、図６に示したように引き出し配線３０１ｂに対し第２導電膜１１６ａ’及び第１導電膜１１６ｂ’を電気接続するのを止めて、これらの第２導電膜１１６ａ’及び第１導電膜１１６ｂ’をギャップ制御用のダミー配線として構成してもよい。
【００９２】
本実施形態では図５に示すように、シール領域において、引き出し配線３０１は、ストライプ状の平面パターンを備えており、夫々幅Ｌを有して相隣接する配線間に配線間隔Ｓに対応する光透過用の隙間が設けられている。従って、光硬化性樹脂からなるシール材５２を用いた場合に、ＴＦＴアレイ基板１０を介して光を入射すれば、この積層構造における光透過用の隙間を通ってシール材５２に光を十分に照射することが出来る。従って、光硬化性樹脂からなるシール材５２を、両方の基板の側からの光により良好に光硬化させることが出来る。特に、このように光硬化できれば、熱硬化の場合と比べて余分な熱を液晶装置に与えなくて済むので、液晶装置の各構成要素の熱劣化を防いだり、熱歪みによる装置欠陥の発生を防いだり出来るので有利である。また、光照射の時間が少なくて済むため、配向膜１６及び２２（図３参照）にダメージを与えることがない。従って、液晶のティルト角が高いまま維持されるので、液晶の配向不良（ディスクリネーション）による画質劣化を防ぐことが出来る。
【００９３】
また、図４及び図５において、額縁としての第３遮光膜５３下には画像表示領域を構成する画素と同一構成を持つダミー画素が形成されている。液晶の配向不良領域等を隠すように設けられた第３遮光膜５３下に表示用の画素を構成する必要は無いが、画像表示領域の縁付近の画素の特性安定化のために、このように画像表示領域の縁よりも外に所定幅だけダミー画素を設けるようにしても良い。
【００９４】
更に本実施形態では特に、中継配線１１６は、対向基板側から見て、遮光膜からなる第１導電膜１１６ｂ、１１６ｂ’がポリシリコン膜からなる第２導電膜１１６ａ、１１６ａ'により覆われる形状を持つのが好ましい。より具体的には、例えば図７において、第２導電膜１１６ａ’の配線幅Ｗ１が、第1導電膜１１６ｂ’の配線幅Ｗ２と同じか或いはそれ以上であること、即ち、Ｗ１≧Ｗ２となる関係が、図６に示した画像信号線１１５下及び図７に示したシール領域下で成立するのが好ましい。このように構成すれば、図６において、第1導電膜１１６ｂと画像信号線１１５との間における容量カップリングの増大を抑制でき、この容量カップリングによる画像信号線１１５や中継配線１１６における時定数の増大を抑制できる。特に、交差する個所において、第２導電膜１１６ａが第1導電膜１１６ｂと画像信号線１１５との間に介在し、第1導電膜１１６ｂと画像信号線１１５とは比較的距離を隔てているので、前述の容量カップリングの増大を抑制できる。
【００９５】
図６及び図７に示した中継配線１１６は、第２導電膜１１６ａ及び第１導電膜１１６ｂから構成された二重配線構造を採っているが、これらの図に示した二重配線構造における第２導電膜１１６ａ及び１１６ａ’を削除して、図８及び図９に示すように、第１導電膜１１６ｃ及び１１６ｃ’から構成された一重配線構造を採ってもよい。このように構成すれば、冗長構造による利益は得られないが、図６に示した画像信号線１１５下における画像信号線１１５と第１導電膜１１６ｃとの間の容量は、第１層間絶縁膜１２及び第２層間絶縁膜４の間に第２導電膜１１６ａを設けて中継配線１１６を構成する場合と比較して、第１層間絶縁膜１２が存在する分だけ小さくなるので有利である。
【００９６】
他方、図４及び図５において、画像信号線１１５は第２層間絶縁膜４上に形成された第３導電膜（Ａｌ膜）から構成されているため、これと交差するデータ線駆動回路１０１から引き出し配線３０１ａに至るサンプリング回路駆動信号線１１４についても、図６や図８に示した中継配線１１６の場合と同様に、Ａｌ膜から構成することはできない。このため、画像信号線１１５の下層又は上層等を通る図１０の如き立体的な中継配線１１６がサンプリング回路駆動信号線１１４用に必要となる。尚、図１０は図５のＤ−Ｄ’に沿った断面図である。また、中継配線１１６はできる限り時定数を下げる工夫が必要である。そこで以下に述べるような方式が考えられる。
【００９７】
図１０（１）において、第１導電膜１１６ｄは、第１遮光膜１１ａと同一膜のＷ（タングステン）等の高融点金属膜あるいは金属合金膜等から構成されており、画像信号線１１５と交差するように第１層間絶縁膜１２の下を通されている。そして、画像信号線１１５の両側において第１層間絶縁膜１２及び第２層間絶縁膜４に開孔されたコンタクトホールを介して、データ線駆動回路１０１側のサンプリング回路駆動信号線１１４とシール領域側の引き出し配線３０１ａとを夫々電気接続するように構成されている。このような構成を採れば、中継配線を低抵抗な高融点金属等で形成できるため、配線抵抗を下げることが可能となり、画像信号の遅延を招かない。
【００９８】
図１０（２）において、中継配線は、走査線３ａと同一のポリシリコン膜からなる第２導電膜１１６ｅと第１遮光膜１１ａと同一のＷ等の高融点金属膜あるいは金属合金膜等からなる第１導電膜１１６ｄとから構成されており、画像信号線１１５と交差するように第２層間絶縁膜４及び第１層間絶縁膜１２の下を夫々通されている。そして、図で画像信号線１１５の両側において第１層間絶縁膜１２及び第２層間絶縁膜４に夫々開孔されたコンタクトホールを介して、データ線駆動回路１０１側のサンプリング回路駆動信号線１１４とシール領域側の引き出し配線３０１ａとを夫々電気接続するように構成されている。このような構成を採れば、画像信号線１１５の下層に第１層間絶縁膜１２及び第２層間絶縁膜４を介して第１導電膜１１６ｄ及び第２導電膜１１６ｅを形成するため、冗長構造が実現できる。また、第１導電膜１１６ｄは、低抵抗な高融点金属あるいは金属合金膜等からなるため、配線抵抗を下げることが可能となり、画像信号の信号遅延を招かない。尚、第１導電膜１１６ｄと第２導電膜１１６ｅとを直接に電気接続するようにしたが、第１導電膜１１６ｄとサンプリング回路駆動信号線１１４或いはシール領域側の引き出し配線３０１ａと直接に電気接続するようにしてもよい。
【００９９】
図１０（３）において、中継配線は、図１０（２）における冗長構造をなす中継配線とほぼ同様に構成された第１導電膜１１６ｄ及び第２導電膜１１６ｅに加えて、第３層間絶縁膜７上に更に、少なくとも画素開口領域の一部を規定するための高融点金属膜あるいは金属合金膜等からなる第４導電膜１１６ｆが、画像信号線１１５と交差するように通されており、その上に第４層間絶縁膜１１７が形成されている。そして、図で画像信号線１１５の両側において第３層間絶縁膜７に開孔されたコンタクトホールを介して、データ線駆動回路１０１側のサンプリング回路駆動信号線１１４とシール領域側の引き出し配線３０１ａとを第４導電膜１１６ｆと共に夫々電気接続するように構成されている。このような構成を採れば、画像信号線１１５の上下層に第１層間絶縁膜１２、第２層間絶縁膜４及び第３層間絶縁膜７を介して第１導電膜１１６ｄ、第２導電膜１１６ｅ、第４導電膜１１６ｆの３層から中継配線を形成するため、更なる冗長構造が実現できる。また、第１導電膜１１６ｄ及び第４導電膜１１６ｆは、低抵抗な高融点金属膜あるいは金属合金膜等からなるため、配線抵抗をなお一層下げることが可能となり、画像信号の信号遅延を招かない。
【０１００】
以上説明したように本実施形態では、画像信号線１１５やサンプリング回路駆動信号線１１４用の中継配線１１６を、第１遮光膜１１ａと同一工程で形成される第１導電膜を利用して低抵抗化したが、本発明の中継配線の適用箇所は、これらの画像信号線１１５やサンプリング回路駆動信号線１１４に限られない。例えば、データ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路１０３等の周辺回路内において、Ａｌ膜からなる配線同士が交差する箇所に層間絶縁膜を介して形成される走査線３ａと同一工程で形成されるポリシリコン膜からなる中継配線などの、周辺回路内の任意の中継配線を第１導電膜を利用して低抵抗化された単層あるいは多重配線に置き換えて構成することが、上述の実施の形態の場合と同様に可能である。特に、データ線駆動回路１０１や走査線駆動回路１０４用の中継配線の低抵抗化は、それらの回路を構成するシフトレジスタの遅延を防ぐことによる駆動の高速化を図ることができる。また、サンプリング回路やプリチャージ回路用の中継配線の低抵抗化は、サンプリング回路駆動信号やプリチャージ回路駆動信号のなまりを抑えることができ、画像信号の良好な書込みが可能となり、最終的には画質向上を図れる。尚、中継配線は２層以上の導電膜から多重配線を構成しても何等問題はない。
【０１０１】
（液晶装置の製造プロセス）
次に、以上のような構成を持つ液晶装置の実施形態の製造プロセスについて、図１１から図１４を参照して説明する。図１１及び図１２は、各工程におけるＴＦＴアレイ基板側の各層を、図６と同様に図４のＢ−Ｂ’断面に対応させて示す工程図であり、図１３及び図１４は、各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。尚、Ｂ−Ｂ断面における製造プロセスとＣ−Ｃ’断面における製造プロセスとは基本的に同時に並行して行われるものであるので、以下の説明も両プロセスについて並列に行う。
【０１０２】
図１１及び図１３の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておくと良い。
【０１０３】
このように処理されたＴＦＴアレイ基板１０の全面に、導電性の高融点金属膜であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等のうち少なくとも一つを含む金属単体、合金又は金属シリサイドを、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜１１を形成する。
【０１０４】
続いて、図１３の工程（２）に示すように、該形成された遮光膜１１にフォトリソグラフィ及びエッチングを行うことにより、第１遮光膜１１ａを形成する。
【０１０５】
同時に、図１１の工程（２）に示すように、該形成された遮光膜１１にフォトリソグラフィ及びエッチングを行うことにより、第１導電膜１１６ｂ及び１１６ｂ’を形成する。
【０１０６】
次に図１１及び図１３の工程（３）に示すように、第１遮光膜１１ａ及び第１導電膜１１６ｂ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の膜厚は、例えば、約５００〜２０００ｎｍとする。
【０１０７】
次に図１１及び図１３の工程（４）に示すように、第１層間絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施すことにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。
【０１０８】
この際、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【０１０９】
次に図１３の工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの半導体層１ａを形成する。即ち、特に走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。
【０１１０】
次に図１３の工程（６）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５０ｎｍの比較的薄い厚さに堆積し、多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜や容量形成用誘電体膜となる絶縁薄膜２を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜１を熱酸化することのみにより、絶縁薄膜２を形成してもよい。
【０１１１】
尚、図１３の工程（６）において特に限定されないが、第１蓄積容量電極１ｆの部分に、例えば、Ｐイオンをドーズ量約３×１０１２／ｃｍ２でドープして、低抵抗化させてもよい。
【０１１２】
次に、図１１の工程（７）において、第１層間絶縁膜１２に第１導電膜１１６ｂ及び１１６ｂ’に至るコンタクトホール３０５ａを反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性イオンエッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール３０５ａ等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール３０５ａ等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【０１１３】
次に図１１及び図１３の工程（８）に示すように、減圧ＣＶＤ法等によりポリシリコン膜３を堆積した後、Ｐを熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。
【０１１４】
次に、図１３の工程（９）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａ及び容量線３ｂを形成する。
【０１１５】
同時に図１１の工程（９）に示すように、図４及び図５に示した如き所定パターンの中継配線１１６及び引き出し配線３０１ｂを構成する第２導電膜１１６ａ及び１１６ａ’を形成する。
【０１１６】
次に図１３の工程（１０）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａを拡散マスクとして、ＰなどのＶ族元素の不純物イオン１７を低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。
【０１１７】
続いて、図１３の工程（１１）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａの一部であるゲート電極よりも幅の広いマスクでレジスト層１８を走査線３ａ上に形成した後、同じくＰなどのＶ族元素の不純物イオン１７’を高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素の不純物イオンを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。
【０１１８】
これらの工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路１０１及び走査線駆動回路１０４等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成する。このように、本実施形態において画素スイッチング用ＴＦＴ３０の半導体層１ａをポリシリコン膜で形成すれば、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、データ線駆動回路１０１及び走査線駆動回路１０４等の周辺回路を形成することができ、製造上有利である。
【０１１９】
次に図１２及び図１４の工程（１２）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａ並びに第２導電膜１１６ａ及び１１６ａ’を平面的に覆うように、例えば、常圧又は減圧ＣＶＤ法でＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましい。
【０１２０】
次に図１２及び図１４の工程（１３）の段階で、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線６ａに対するコンタクトホール５を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、第２導電膜１１６ａと引き出し配線３０１ｂを電気接続するためのコンタクトホール３０５ｂも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【０１２１】
次に図１２及び図１４の工程（１４）に示すように、第２層間絶縁膜４の上に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積し、更に工程（１５）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａ並びに画像信号線１１５及び引き出し配線３０１ｂを形成する。
【０１２２】
次に図１２及び図１４の工程（１６）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法でＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましい。
【０１２３】
次に図１４の工程（１７）の段階において、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気接続するためのコンタクトホール８を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【０１２４】
次に図１２及び図１４の工程（１８）に示すように、第３層間絶縁膜７の上に、スパッタリング等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に図１２及び図１４の工程（１９）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１２５】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６が形成される。
【０１２６】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び第３遮光膜５３（図４及び図５参照）が、例えば金属クロムをスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、第２遮光膜２３及び第３遮光膜５３は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【０１２７】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。
【０１２８】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定膜厚の液晶層５０が形成される。
【０１２９】
（液晶装置の全体構成）
以上のように構成された液晶装置の各の実施形態の全体構成を図１５及び図１６を参照して説明する。尚、図１５は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１６は、対向基板２０を含めて示す図１６のＨ−Ｈ’断面図である。
【０１３０】
図１５において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路１０１の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための上下導通材１０６が設けられている。そして、図１６に示すように、図１５に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１３１】
以上図１から図１６を参照して説明した実施形態における液晶装置のＴＦＴアレイ基板１０上には更に、画像信号のデータ線６ａへの書込み負荷軽減のために各データ線６ａについて画像信号に先行するタイミングで所定電位のプリチャージ信号を書き込むプリチャージ回路を形成してもよいし、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１、走査線駆動回路１０４等の周辺回路の一部を、ＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１３２】
以上説明した本実施形態における液晶装置は、カラー液晶プロジェクタに適用されるため、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、本実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に実施形態における液晶装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１３３】
以上説明した実施形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Anti Reflection)被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、本実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、本実施形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１３４】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はプレーナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、実施形態は有効である。
【０１３５】
（電子機器）
次に、以上詳細に説明した電気光学装置を備えた電子機器の実施形態について図１７から図１９を参照して説明する。
【０１３６】
先ず図１７に、このように電気光学装置の一例として液晶装置１００を備えた電子機器の概略構成を示す。
【０１３７】
図１７において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１３８】
次に図１８から図１９に、このように構成された電子機器の具体例を各々示す。
【０１３９】
図１８は電子機器の一例たる液晶プロジェクタ１１００を示す。この液晶プロジェクタ１１００には、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いられている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１４０】
図１９は電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００を示す。上述した液晶装置１００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１４１】
以上図１８から図１９を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１７に示した電子機器の例として挙げられる。
【０１４２】
以上説明したように、本実施形態によれば、製造効率が高く高品位の画像表示が可能な液晶装置を備えた各種の電子機器を実現できる。
【０１４３】
【発明の効果】
本発明の電気光学装置によれば、遮光膜を利用して低抵抗した中継配線等の周辺配線により、画像信号等を供給するようにしたので、電気光学装置の駆動周波数を高めても、画像信号線等と中継配線等との容量カップリングによる容量線の電位揺れ、クロストーク、ゴースト等は低減され、高品位の画像表示が行える。
【図面の簡単な説明】
【図１】液晶装置の実施形態における画像形成領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路並びに周辺回路を含む液晶装置のブロック図である。
【図２】液晶装置の実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】周辺配線が設けられたＴＦＴアレイ基板の部分平面図である。
【図５】図４の中継配線及び引き出し配線部を拡大して示す拡大平面図である。
【図６】図４及び図５のＢ−Ｂ’断面図である。
【図７】図４及び図５のＣ−Ｃ’断面図である。
【図８】図４及び図５のＢ−Ｂ’断面における変形態様を示す断面図である。
【図９】図４及び図５のＣ−Ｃ’断面図における変形態様を示す断面図である。
【図１０】図５のＤ−Ｄ’断面におけるサンプリング回路駆動信号線用の中継配線の各種態様を示す断面図である。
【図１１】液晶装置の実施形態の製造プロセスを、図６に対応する部分について順を追って示す工程図（その１）である。
【図１２】液晶装置の実施形態の製造プロセスを、図６に対応する部分について順を追って示す工程図（その２）である。
【図１３】液晶装置の実施形態の製造プロセスを、図３に対応する部分について順を追って示す工程図（その１）である。
【図１４】液晶装置の実施形態の製造プロセスを、図３に対応する部分について順を追って示す工程図（その２）である。
【図１５】液晶装置の実施形態におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１６】図１５のＨ−Ｈ’断面図である。
【図１７】本発明による電子機器の実施形態の概略構成を示すブロック図である。
【図１８】電子機器の一例として液晶プロジェクタを示す断面図である。
【図１９】電子機器の他の例としてパーソナルコンピュータを示す正面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…絶縁薄膜
３ａ…走査線
３ｂ…容量線
４…第２層間絶縁膜
５…コンタクトホール
６ａ…データ線
７…第３層間絶縁膜
８…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２…第１層間絶縁膜
２０…対向基板
２１…対向電極
２３…第２遮光膜
３０…ＴＦＴ
５０…液晶層
５２…シール材
５３…第３遮光膜
７０…蓄積容量
１０１…データ線駆動回路
１０３…サンプリング回路
１０４…走査線駆動回路
１１４…サンプリング回路駆動信号線
１１５…画像信号線
１１６…中継配線
３０１、４０１…引き出し配線
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下適宜、ＴＦＴと称する）によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置及びその製造方法の技術分野に属し、特に、データ線駆動回路や走査線駆動回路などの周辺回路を内蔵する周辺回路内蔵型で、ＴＦＴの下側に遮光膜を設けた形式の液晶装置等の電気光学装置及びその製造方法の技術分野に属する。
【０００２】
【従来の技術】
従来、周辺回路内蔵型の液晶装置においては、液晶を挟持する一対の基板の一方であるＴＦＴアレイ基板上に、データ線駆動回路、走査線駆動回路、サンプリング回路などの周辺回路が形成される。これらの周辺回路は、製造効率等の観点より、各画素部に設けられ各画素電極に印加される画像信号のスイッチング制御を行うためのＴＦＴ（以下適宜、画素スイッチング用ＴＦＴと称する）と同一の構造を用いた製造プロセスにより形成されるのが一般的である。そして、ＴＦＴアレイ基板上には、液晶に対向する画像表示領域内に多数のデータ線及び走査線が相交差して配線される。また、この画像表示領域外にあり液晶を封入するためのシール材に対向するシール領域や更にその外側に位置する周辺領域には、周辺回路の入出力配線が配線されている。より具体的には、周辺回路の入出力配線として、データ線、走査線及び容量線からの引き出し配線等がシール領域下に設けられており、外部回路接続端子に接続された画像信号線、制御信号線、電源配線、クロック信号線などが周辺領域に設けられている。
【０００３】
特に周辺回路としてサンプリング回路を備えた液晶装置では、外部回路接続端子を介して画像信号が画像信号線に供給されると、データ線駆動回路から所定タイミングで出力されるサンプリング回路駆動信号によりサンプリング回路の各サンプリングスイッチが画像信号をデータ線毎にサンプリングするように構成されている。
【０００４】
ここで、画像信号線は、液晶にかける印加電圧を規定する画像信号そのものを供給する信号線であるが故に、その画像信号の遅延が低いことが、画質劣化を防ぐ上で極めて重要となる。このため、液晶装置を構成する配線材料のうち最も低抵抗であり、通常はデータ線を形成するのに用いられるＡｌ(アルミニウム)等の金属膜から画像信号線は形成される。
【０００５】
これに対し、走査線を金属膜や金属シリサイド膜から形成する技術は、走査線形成後の高温プロセスにおいて、走査線における膜剥れが起きてしまう等の理由から実用化されておらず、走査線は通常ポリシリコン膜で形成される。このポリシリコン膜のシート抵抗は、例えば、Ａｌ等の金属膜からなるシート抵抗と比較して、数十倍になり、配線抵抗が大きくなる。従って、仮にポリシリコン膜から画像信号線を形成した場合には、当該配線抵抗が大きくなることにより信号遅延が生じ、画質劣化が引き起こされるのである。このため実際には、画像信号線は、前述のように金属膜から形成される。
【０００６】
このように構成された周辺回路内蔵型の液晶装置では、画像信号線が一本であれば、基板端部に設けられた外部回路接続端子からサンプリング回路の各サンプリングスイッチに至るまで、基板上の同一層にある（即ち、同一工程により形成される）金属膜により配線することが可能である。しかし、例えば液晶装置における高周波駆動に対応すべくシリアル−パラレル変換された画像信号に対しシリアル−パラレル変換数に応じて画像信号線が複数本必要となる場合や、ＲＧＢのカラー画像信号に対し色別に画像信号線が複数本必要となる場合などには、各サンプリングスイッチに至る間に、少なくとも一本の画像信号線が他の画像信号線とどこかで交差せねば配線できないことになる。即ち、同一層にある金属膜のみを用いて複数の画像信号線の全てを配線することは不可能となる。このため、当該金属膜に対し層間絶縁膜を介して別層にあるポリシリコン膜を中継配線（第１配線部）として用いて対処している。より具体的には、交差する箇所では、一方の配線を、低抵抗な金属膜からなる第２配線部として構成する。そして、他方の配線を、層間絶縁膜を介して第２配線部の下又は上を立体的に交差させるように、交差する箇所の前後に開孔されたコンタクトホールを介して金属膜からなる配線部分に電気接続されたポリシリコン膜からなる第１配線部として構成する。
【０００７】
以上のように交差する箇所だけをポリシリコン膜からなる第１配線部とし、それ以外の箇所を低抵抗な金属膜からなる第２配線部とすれば、ポリシリコン膜からなる中継配線の長さは、非常に短くて済むため、当該ポリシリコン膜からなる中継配線の存在による画像信号線全体の時定数の上昇が実用上問題となることは殆どなかった。
【０００８】
【発明が解決しようとする課題】
近時の画質向上という一般的要請の下、所謂ＸＧＡ方式、ＳＸＧＡ方式など液晶装置の駆動周波数は益々高くなってきており、これに伴って、シリアル−パラレル変換数も、例えば２４相など、かなり多数になってきている。
【０００９】
しかしながら、このように多数にシリアル−パラレル変換すると、並列配置される画像信号線の数も当然に多くなり、これに応じて前述のポリシリコン膜を用いた中継配線の長さは長くなる。ここで、配線抵抗は長さに比例して大きくなるため、中継配線の配線抵抗は高くなり、これに起因して画像信号線の時定数は大きくなってしまい、画質の劣化を引き起こすようになる。例えば、画像信号線の時定数が大きくなると、カップリング容量の増大により画像信号の電位揺れが引き起こされたり、次段のライン（列）に自段のライン（列）用の画像信号が書込まれてゴーストやクロストークが生じたりする問題がある。
【００１０】
また仮に、シール領域や周辺領域における中継配線を、画素部では用いられない金属膜等から別途形成するのでは、プレーナ技術を用いた製造プロセスにおける製造効率が低下してコスト上昇を招いてしまい、周辺回路内蔵型の液晶装置の基本的利点が失われかねない。
【００１１】
本発明は上述した問題点に鑑みなされたものであり、周辺回路内蔵型の液晶装置等の電気光学装置において、画素部を構成する薄膜の有効利用により周辺回路の入出力配線における電気抵抗が低められており、高品質の画像表示が可能な電気光学装置及びその製造方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板上に複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極と、画像信号を供給する金属膜からなる複数の画像信号線と、該複数の画像信号線に供給される前記画像信号をサンプリングして前記複数のデータ線の各々に供給するサンプリング回路と、前記複数の画像信号線と前記サンプリング回路とを接続し、前記画像信号線と交差する方向に配設された複数の配線とを備え、前記配線は、前記複数の画像信号線の一つに電気的に接続され、他の前記画像信号線と交差する金属膜からなる中継配線と、前記中継配線と前記サンプリング回路に電気的に接続され、前記画像信号線と同一材料で形成される引き出し配線からなることを特徴とする。
【００１３】
本発明の電気光学装置によれば、従来の如くポリシリコン膜単独から中継配線を形成する場合と比較して、中継配線における抵抗が金属膜により低められる。例えば、金属膜を導電性の高融点金属膜であるＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つを含む、金属単体、金属又は金属シリサイド層等により形成すれば配線抵抗を顕著に低めることが可能となる。
【００１４】
以上の結果、低抵抗の中継配線により、画像信号等の各種の信号の入出力が行われるため、電気光学装置の駆動周波数を高めたり、更にシリアル−パラレル変換数やパラレル入力される画像信号数を増加させたりしても、前述した従来例の如き画像信号線等の周辺配線における容量カップリングによる電位揺れ、ゴースト、クロストークなどは低減され、高品位の画像表示が行うことも可能である。
【００１５】
本発明の第１の電気光学装置の一の態様では、前記画像信号線は、アルミニウムからなることを特徴とする。
【００１６】
また、本発明の第１の電気光学装置の一の態様では、前記中継配線は、前記薄膜トランジスタの少なくともチャネル領域を遮光する遮光膜と同一材料で形成されることを特徴とする。
【００１７】
この態様によれば、薄膜トランジスタのチャネル領域は、遮光膜により遮光されており、薄膜トランジスタへの光の侵入等による特性劣化を防止できる。そして、中継配線は遮光膜と同一材料で形成されるので、構成の簡易化及び製造の単純化を図ることができる。
【００１８】
また、本発明の第１の電気光学装置の一の態様では、前記中継配線は、前記基板の厚み方向に重ねられ前記中継配線より高抵抗の導電膜と電気的に接続されていることを特徴とする。この高抵抗の導電膜は、ポリシリコンで形成されてもよい。
【００１９】
この態様によれば、中継配線と中継配線より高抵抗の導電膜とで冗長配線を形成できる。また、高抵抗の導電膜がポリシリコンを用いても金属膜の中継配線で抵抗を低めることができる。
【００２０】
また、本発明の第１の電気光学装置の一の態様では、前記引き出し配線は、前記基板の厚み方向に重ねられ前記引き出し配線より高抵抗の導電膜と電気的に接続されていることを特徴とする。
【００２１】
この態様によれば、引き出し配線と引き出し配線より高抵抗の導電膜とで冗長配線を形成できる。
【００２２】
また、本発明の第１の電気光学装置の一の態様では、前記サンプリング回路を所定タイミングで駆動して前記画像信号線上の画像信号を前記サンプリング回路を介して前記複数のデータ線に供給させるデータ線駆動回路と、前記データ線駆動回路から前記サンプリング回路にサンプリング回路駆動信号を供給するための複数のサンプリング回路駆動信号線を更に備えており、前記該サンプリング回路駆動信号線は、前記画像信号線と交差する金属膜からなる中継配線と、前記中継配線と前記サンプリング回路に電気的に接続され、前記画像信号線と同一材料で形成される引き出し配線からなることを特徴とする。
【００２３】
この態様によれば、サンプリング回路駆動信号線は、画像信号線と同一材料で形成されるので、サンプリング回路駆動信号線における低抵抗化を図ることが出来る。この結果、低抵抗のサンプリング回路駆動信号線により、サンプリング回路におけるサンプリング回路駆動信号の入力が行われるため、高品位の画像表示が行える。
【００２４】
また、本発明の第１の電気光学装置の一の態様では、前記画像信号は、Ｎ（但し、Ｎは２以上の自然数）シリアル−パラレル変換されており、前記画像信号線は、並列にＮ本設けられていることを特徴とする。
【００２５】
この態様によれば、例えば、シリアル−パラレル変換数（Ｎ）が大きいため或いはＲＧＢのカラー画像信号などの場合のようにパラレル入力される画像信号の数が多いため、中継配線を長くとる必要がある場合や、 前述した従来例の如くポリシリコン膜単独から中継配線を形成した場合と比較して、中継配線の抵抗や時定数の増加を抑えることができる。
【００２６】
本発明のＴＦＴアレイ基板は、基板上に複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極と、画像信号を供給する金属膜からなる複数の画像信号線と、該複数の画像信号線に供給される前記画像信号をサンプリングして前記複数のデータ線の各々に供給するサンプリング回路と、前記複数の画像信号線と前記サンプリング回路とを接続し、前記画像信号線と交差する方向に配設された複数の配線とを備え、前記配線は、前記複数の画像信号線の一つに電気的に接続され、他の前記画像信号線と交差する金属膜からなる中継配線と、前記中継配線と前記サンプリング回路に電気的に接続され、前記画像信号線と同一材料で形成される引き出し配線からなることを特徴とする。
【００２７】
本発明の電気光学装置の製造方法は上記課題を解決するために、一対の基板間に電気光学物質が挿入されてなり、該一対の基板の一方の基板上には、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線に接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と、画像信号を供給する複数の画像信号線と、該複数の画像信号線に供給される前記画像信号をサンプリングして前記複数のデータ線の各々に供給するサンプリング回路とを備えた電気光学装置の製造方法において、 前記画像信号線と前記サンプリング回路とを接続する配線の一部となる金属膜からなる中継配線を形成する工程と、前記中継配線の上に第１層間絶縁膜を形成する工程と、 前記第１層間絶縁膜の前記中継配線と前記画像信号線とを電気的に接続するための第１コンタクトホールと、前記第１層間絶縁膜の前記中継配線の端部に対応する位置に第２コンタクトホールを形成する工程と、前記第１コンタクトホールを介して前記中継配線に電気接続される前記画像信号線と、前記第２コンタクトホールを介して前記中継配線に電気的に接続される引き出し配線とを金属膜で同時に形成する工程とを有することを特徴とする。
【００２８】
この態様によれば、以上の結果、低抵抗の中継配線により、サンプリング回路における画像信号の入力が行われるため、電気光学装置の駆動周波数を高めたり、更にシリアル−パラレル変換数やパラレル入力される画像信号数を増加させたりしても、高品位の画像表示が可能な電気光学装置を製造できる。
【００５０】
本発明の電子機器は、上記の電気光学装置を備えたことを特徴とする。かかる構成によれば、信号遅延を抑えて高品位な画像表示可能な電子機器を提供することができる。
【００５１】
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにする。
【００５２】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。尚、本発明の実施形態では電気光学装置として液晶装置を例として説明する。
【００５３】
（液晶装置の構成及び動作）
本発明による液晶装置の実施形態の構成及び動作について、図１から図１０を参照して説明する。
【００５４】
先ず、液晶装置の回路構成について図１のブロック図を参照して説明する。
【００５５】
図１は、液晶装置のＴＦＴアレイ基板上において画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路及び画像表示領域の周辺に位置する周辺回路を示している。
【００５６】
図１において、本実施形態による液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９aと画素電極９ａを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給されている。本実施形態では特に、画像信号Ｓ１、Ｓ２、…、Ｓｎは、Ｎ（但し、Ｎは２以上の自然数）相にシリアル−パラレル変換されている。尚、Ｎ本の画像信号線１１５から相隣接するＮ本のデータ線６ａ同士に対してグループ毎に供給するように構成しても良い。このような構成を採れば、データ線駆動回路１０１の駆動周波数を低減でき、信頼性の高い液晶装置を実現できる。
【００５７】
また、ＴＦＴ３０のゲートに走査線３ａが電気接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、画像信号Ｓ１、Ｓ２、…Ｓｎが供給された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。尚、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂを設けても良いし、前段の走査線３ａとの間で容量を形成しても良いことは言うまでもない。
【００５８】
図１において、液晶装置は、上述のようにデータ線６ａ、走査線３ａ等が形成されたＴＦＴアレイ基板上における画像表示領域の周囲に、周辺回路の例として、データ線６ａを駆動するデータ線駆動回路１０１、走査線３ａを駆動する走査線駆動回路１０４及び画像信号をサンプリングするサンプリング回路１０３を備えている。更に、画像表示領域の周囲には、周辺配線の一例として、外部回路接続端子から上述の如きＮ相にシリアル−パラレル変換された画像信号Ｓ１、Ｓ２、…、Ｓｎを供給するためのＮ本の画像信号線１１５が配線されている。
【００５９】
このシリアル−パラレル変換数（Ｎ）としては、例えば、当該サンプリング回路１０３におけるサンプリング能力が相対的に高ければ、３相のシリアル−パラレル変換、６相のシリアル−パラレル変換等で足りるし、サンプリング能力が相対的に低ければ、１２相のシリアル−パラレル変換、２４相のシリアル−パラレル変換等が好ましい。
【００６０】
ここで特に本実施形態では、後に詳述するようにシリアル−パラレル変換数（Ｎ）即ち画像信号線１１５の本数（Ｎ）に応じて長くなる中継配線１１６を二重配線構造にすることにより低抵抗化しているために、画像信号の信号遅延を効果的に抑えつつ、シリアル−パラレル変換数（Ｎ）及び画像信号線１１５の本数を増やすことが出来、よって画質を劣化させることなく液晶装置の駆動周波数を高められる。尚、このシリアル−パラレル変換数（Ｎ）としては、カラー画像信号が３つの色（赤、青、緑）に係る信号からなることとの関係から３の倍数であると、ＮＴＳＣ表示やＰＡＬ表示等のビデオ表示をする際に制御や回路を簡易化する上で好ましい。
【００６１】
上述の如きシリアル−パラレル変換を行わなくても、ＲＧＢのカラー画像信号の場合などのように複数の画像信号線１１５を設ける場合には、以下に説明する本実施形態における低抵抗化された中継配線１１６等に係る構造は有効である。
【００６２】
更に本実施形態では、後に詳述するようにデータ線駆動回路１０１からサンプリング回路１０３に至るサンプリング回路駆動信号線１１４の低抵抗化もその二重配線構造により図ることができる。
【００６３】
データ線駆動回路１０１は、走査線駆動回路１０４がパルス的に走査線３ａに順番に走査信号を送るのに合わせて、サンプリング回路駆動信号線１１４を介してサンプリング回路駆動信号をサンプリング回路１０３を構成する各サンプリングスイッチ１０３ａの制御端子に供給する。サンプリング回路１０３は、このサンプリング回路駆動信号に応じて、外部回路から画像信号線１１５に供給された画像信号をサンプリングして、データ線６ａに供給する。
【００６４】
尚、サンプリング回路１０３を構成する各サンプリングスイッチ１０３ａは、製造効率等の観点から好ましくは、画素部におけるＴＦＴ３０と同一製造プロセスにより製造可能なｎチャネル型、ｐチャネル型、相補型等のＴＦＴから構成される。
【００６５】
次に、液晶装置の画像表示領域内における画素部の構成について図２及び図３を参照して説明する。図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００６６】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して半導体層１ａのうち後述のソース領域に電気接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気接続されている。また、半導体層１ａのうち後述のチャネル領域に対向するように走査線３ａが配置されている。そして、図中右上がりの斜線で示した領域に画素部における第１遮光膜１１ａが設けられている。即ち第１遮光膜１１ａは、画素部において、半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレイ基板の側から見て各々平面的に覆う位置に設けられている。尚、第１遮光膜１１ａは、少なくとも半導体層１ａのチャネル領域及びチャネル領域とソース・ドレイン領域の接合部を覆えば、画素ＴＦＴにおける光リークの防止機能は発揮されるが、第１遮光膜１１ａを定電位にするための配線機能を持たせるためや画素部の開口領域（即ち、光が透過する領域）を規定するため等の理由から、本実施形態では特に、第１遮光膜１１ａは、走査線３ａに沿って縞状に設けられている。
【００６７】
図３に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide)膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００６８】
また、ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００６９】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００７０】
対向基板２０には、更に図３に示すように、各画素の開口領域以外の領域に第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やソース側ＬＤＤ（Lightly Doped Drain）領域１ｂ及びドレイン側ＬＤＤ領域１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、色材の混色防止などの機能を有する。
【００７１】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材５２は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００７２】
図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａが各々設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属膜であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金又は、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’や低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに入射する事態を未然に防ぐことができ、光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００７３】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気絶縁するために設けられるものである。
【００７４】
本実施形態では、走査線３ａの一部からなるゲート電極と半導体層１ａとの間に設ける絶縁薄膜２を、走査線３ａに対向する位置から延設して誘電体膜として用い、半導体層１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って延びる容量線３ｂ部分に絶縁薄膜２を介して対向配置されて、第１蓄積容量電極１ｆとされている。特に蓄積容量７０の誘電体としての絶縁薄膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【００７５】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ構造を有しており、走査線３ａ、該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁する絶縁薄膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。低濃度ソース領域１ｂ及び高濃度ソース領域１ｄ並びに低濃度ドレイン領域１ｃ及び高濃度ドレイン領域１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用の不純物イオンをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。本実施形態では特にデータ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、絶縁薄膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００７６】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００７７】
また本実施形態では、画素スイッチング用ＴＦＴ３０の走査線３ａの一部からなるゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）或いはトリプルゲート以上でＴＦＴを構成すれば、チャネル領域とソース・ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００７８】
ここで、一般には、半導体層１ａのチャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等は、光が入射すると光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施形態では、走査線３ａを上側から重なるようにデータ線６ａがＡｌ等の遮光性の金属膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃへの入射光の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０の下側には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃへの戻り光の入射を効果的に防ぐことが出来る。
【００７９】
尚、本実施形態では特に、第１遮光膜１１ａは定電位源に電気接続されており、定電位とされる。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。この場合、定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等が挙げられるが、本実施形態では、第１遮光膜１１ａは走査線駆動回路の負電源に接続されるものとする。このように周辺回路等の電源を利用すれば、専用の電位配線や外部回路接続端子を設ける必要なく、第１遮光膜１１ａを定電位にできる。
【００８０】
次に、液晶装置の周辺回路における入出力配線或いは周辺配線について、図４から図７を参照して説明する。
【００８１】
図４は、周辺配線が設けられたＴＦＴアレイ基板の部分平面図であり、図５は、図４の中継配線及び引き出し配線部を拡大して示す拡大平面図であり、図６は、図４及び図５のＢ−Ｂ’断面図であり、図７は、図４及び図５のＣ−Ｃ’断面図である。
【００８２】
図４において、ＴＦＴ基板アレイ基板１０の周辺部に設けられた外部回路接続端子１０２からは、走査線駆動回路１０４に走査線駆動信号線１０５ａが配線されており、データ線駆動回路１０１と液晶を封入するシール材５２が配置されたシール領域との間の領域に、複数の画像信号線１１５が配線されている。
【００８３】
そして、図４及び図５に示すように、サンプリング回路１０３は、シール領域よりも内側において、画像表示領域と該画像表示領域外とを仕切るために対向基板２０上に設けられた額縁としての第３遮光膜５３（図中、右上がりの斜線領域）下に配置されている。また、データ線６ａの延長線上におけるシール領域下には、データ線駆動回路１０１からのサンプリング回路駆動信号線１１４の引き出し配線３０１ａ及び画像信号線１１５からの引き出し配線３０１ｂを含むデータ線側の引き出し配線３０１が設けられている。他方、走査線３ａの延長線上におけるシール領域下には、走査線３ａの引き出し配線４０１ａが設けられている。また、容量線３ｂの引き出し配線４０１ｂを設けても良いということは言うまでもない。これら、走査線側の引き出し配線４０１と並列に対向電極電位配線１１２を設置してもよい。この対向電極電位配線１１２は、上下導通端子１０６ａ及び上下導通材１０６を介して対向基板２０に形成された対向電極２１（図３参照）に接続され、共通電位を供給する。また、データ線駆動回路１０１に所定検査用の信号を入力するための検査端子１１１を、データ線駆動回路１０１に隣接して設けても良い。
【００８４】
図６のＢ−Ｂ’断面図に示すように、周辺配線の一例たる画像信号線１１５及び引き出し配線３０１ｂは、データ線６ａを形成するのと同一工程で形成されるＡｌ等の金属膜（第３導電膜）で形成されている。他方、画像信号線１１５から引き出し配線３０１ｂに至る中継配線１１６は、走査線３ａを形成するポリシリコン膜と同一膜から形成されておりコンタクトホール３０５ａを介して対応する画像信号線１１５に電気接続された第２導電膜１１６ａ、及び第１遮光膜１１ａと同一膜から形成されておりコンタクトホール３０５ｂを介して中継配線１１６ａに電気接続された第１導電膜１１６ｂにより、ＴＦＴアレイ基板の厚み方向に二重に配線された二重配線構造を有する。また、引き出し配線３０１ｂを更に低抵抗化するため第２導電膜１１６ａ’及び第1導電膜１１６ｂ’を設けても良い。
【００８５】
このため、従来の如くポリシリコン膜単独から中継配線を形成する場合と比較して、中継配線１１６における抵抗が導電性の第１導電膜１１６ｂにより低められている。より具体的には、第１導電膜１１６ｂは、導電性の高融点金属膜であるＷ、Ｔｉ、Ｃｒ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金又は金属シリサイド等から形成されているので、中継配線１１６における配線に沿った方向の抵抗を、第１導電膜１１６ｂのシート抵抗により支配できる。即ち、ポリシリコン膜は、例えば膜厚が３００ｎｍの場合、２５Ω／□程度のシート抵抗値を持つため、対角１．３インチや０．９インチ程度の小型の液晶装置の場合には、１００〜２００ＫΩ程度の抵抗を有し、例えば、十数μ秒程度の配線時定数を有するが、第１導電膜１１６ｂはシート抵抗が膜厚２００ｎｍの場合１０Ω／□程度まで低減することができるため、この配線時定数を数μ秒程度にまで小さくすることが可能となる。従って、画像信号線１１５の下を交差して配線された中継配線１１６と画像信号線１１５との容量カップリングによる画像信号の電位揺れで生じる、クロストーク、ゴースト等の発生を低減できる。そして、特に当該液晶装置を前述のようにＸＧＡ、ＳＸＧＡ等の駆動周波数の高い機種として構成することで、シリアル−パラレル変換数（Ｎ）や画像信号線１１５の本数（Ｎ）が増えても、画像信号の信号遅延を抑制できるため、高精細で高品位な液晶装置を実現できる。
【００８６】
これに加えて図６から分かるように、異物等により第２導電膜１１６ａ及び第１導電膜１１６ｂの一方が途中で断線しても、他方で導通がとれるという冗長構造が実現されている。しかも、第２導電膜１１６ａ及び第１導電膜１１６ｂが、第1層間絶縁膜１２を突き破って相互にショートしてしまった場合にも、欠陥品とならないで済む。従って、本実施形態によれば、不良品率が低く、信頼性の高い高品位の画像表示が可能な液晶装置を実現できる。しかも、当該中継配線１１６を構築するにあたっては、画素スイッチング用ＴＦＴを遮光するための第1遮光膜１１ａを形成する工程と同一工程で、第１導電膜１１６ｂを形成できるので、工程を増やすことなく、中継配線１１６の低抵抗が実現できる。
【００８７】
また、図４及び図５に示したサンプリング回路駆動信号線１１４は、図６に示した中継配線１１６と同様に、画像信号線１１５の下方を交差する二重配線構造を有する。このように構成すれば、従来例の如くポリシリコン膜単独から形成した場合と比較して、サンプリング回路駆動信号線１１４の抵抗や時定数の増加を抑えることができ、高周波数駆動に適用できる。
【００８８】
更に図６及び図７に示すように、シール領域下における画像信号線１１５ａからの引き出し配線３０１ｂは、第２導電膜１１６ａ’及び第１導電膜１１６ｂ’が冗長配線として設けられており、三重配線構造を有する。従って、極めて低抵抗の配線とされており、しかも図５に示したようにコンタクトホール３０５ａ及びコンタクトホール３０５ｂによりシール領域下において複数箇所で相互に電気接続されており冗長度が増している。これらの結果、引き出し配線３０１ｂの信頼性は非常に高い。尚、第２導電膜１１６ａ’及び第３導電膜１１６ｂ’のいずれか一方を引き出し配線３０１ｂの冗長配線とする二重配線構造を採用しても、同じ効果が得られる。また、サンプリング回路駆動信号線１１４の引き出し配線３０１ａも同様に、二重或いは三重以上の配線構造を有するように構成してもよい。
【００８９】
他方、図４に示した走査線側の引き出し配線４０１は各々、走査線３ａに沿った方向に延びており、相隣接する配線同士は間隔をおいて配列されている。そして、引き出し配線４０１は、走査線３ａと同じポリシリコン膜から構成されており、各引き出し配線４０１の上には、データ線６ａと同じＡｌ膜から構成されたダミー配線が設けられている。尚、走査線側の引き出し配線４０１についての抵抗は通常問題とならないが、上述したデータ線側の引き出し配線３０１の場合と同様に、走査線側の引き出し配線４０１を、二重或いは三重以上の配線構造を有するように構成してもよい。
【００９０】
従って、シール領域には、液晶層５０の周囲に渡ってＴＦＴアレイ基板１０上に第１導電膜１１６ｂ、１１６ｂ’、第２導電膜１１６ａ、１１６ａ’、第３導電膜（Ａｌ膜）並びに第1層間絶縁膜１２、第２層間絶縁膜４及び第３層間絶縁膜７を含む積層体が万遍なく形成されていることになり、画像表示領域の上下の辺におけるシール領域における第３層間絶縁膜７の表面の高さと、画像表示領域の左右の辺における第３層間絶縁膜７の表面の高さとは一致するので、シール領域全体における両基板間のギャップのバラツキを抑えることが可能となる。従って、例えば、シール材中に所定外径をもつギャップ材を混入して液晶セルのギャップを制御する場合に、ギャップ制御をより正確且つ良好に行うことが可能となる。特にこのように構成すると、シール領域下においてギャップ材による応力を受けてデータ線側の引き出し配線３０１又は走査線側の引き出し配線４０１が断線しても、多重配線構造のため、致命欠陥とはならない。
【００９１】
尚、このようなギャップ制御の目的を重視するのであれば、図６に示したように引き出し配線３０１ｂに対し第２導電膜１１６ａ’及び第１導電膜１１６ｂ’を電気接続するのを止めて、これらの第２導電膜１１６ａ’及び第１導電膜１１６ｂ’をギャップ制御用のダミー配線として構成してもよい。
【００９２】
本実施形態では図５に示すように、シール領域において、引き出し配線３０１は、ストライプ状の平面パターンを備えており、夫々幅Ｌを有して相隣接する配線間に配線間隔Ｓに対応する光透過用の隙間が設けられている。従って、光硬化性樹脂からなるシール材５２を用いた場合に、ＴＦＴアレイ基板１０を介して光を入射すれば、この積層構造における光透過用の隙間を通ってシール材５２に光を十分に照射することが出来る。従って、光硬化性樹脂からなるシール材５２を、両方の基板の側からの光により良好に光硬化させることが出来る。特に、このように光硬化できれば、熱硬化の場合と比べて余分な熱を液晶装置に与えなくて済むので、液晶装置の各構成要素の熱劣化を防いだり、熱歪みによる装置欠陥の発生を防いだり出来るので有利である。また、光照射の時間が少なくて済むため、配向膜１６及び２２（図３参照）にダメージを与えることがない。従って、液晶のティルト角が高いまま維持されるので、液晶の配向不良（ディスクリネーション）による画質劣化を防ぐことが出来る。
【００９３】
また、図４及び図５において、額縁としての第３遮光膜５３下には画像表示領域を構成する画素と同一構成を持つダミー画素が形成されている。液晶の配向不良領域等を隠すように設けられた第３遮光膜５３下に表示用の画素を構成する必要は無いが、画像表示領域の縁付近の画素の特性安定化のために、このように画像表示領域の縁よりも外に所定幅だけダミー画素を設けるようにしても良い。
【００９４】
更に本実施形態では特に、中継配線１１６は、対向基板側から見て、遮光膜からなる第１導電膜１１６ｂ、１１６ｂ’がポリシリコン膜からなる第２導電膜１１６ａ、１１６ａ'により覆われる形状を持つのが好ましい。より具体的には、例えば図７において、第２導電膜１１６ａ’の配線幅Ｗ１が、第1導電膜１１６ｂ’の配線幅Ｗ２と同じか或いはそれ以上であること、即ち、Ｗ１≧Ｗ２となる関係が、図６に示した画像信号線１１５下及び図７に示したシール領域下で成立するのが好ましい。このように構成すれば、図６において、第1導電膜１１６ｂと画像信号線１１５との間における容量カップリングの増大を抑制でき、この容量カップリングによる画像信号線１１５や中継配線１１６における時定数の増大を抑制できる。特に、交差する個所において、第２導電膜１１６ａが第1導電膜１１６ｂと画像信号線１１５との間に介在し、第1導電膜１１６ｂと画像信号線１１５とは比較的距離を隔てているので、前述の容量カップリングの増大を抑制できる。
【００９５】
図６及び図７に示した中継配線１１６は、第２導電膜１１６ａ及び第１導電膜１１６ｂから構成された二重配線構造を採っているが、これらの図に示した二重配線構造における第２導電膜１１６ａ及び１１６ａ’を削除して、図８及び図９に示すように、第１導電膜１１６ｃ及び１１６ｃ’から構成された一重配線構造を採ってもよい。このように構成すれば、冗長構造による利益は得られないが、図６に示した画像信号線１１５下における画像信号線１１５と第１導電膜１１６ｃとの間の容量は、第１層間絶縁膜１２及び第２層間絶縁膜４の間に第２導電膜１１６ａを設けて中継配線１１６を構成する場合と比較して、第１層間絶縁膜１２が存在する分だけ小さくなるので有利である。
【００９６】
他方、図４及び図５において、画像信号線１１５は第２層間絶縁膜４上に形成された第３導電膜（Ａｌ膜）から構成されているため、これと交差するデータ線駆動回路１０１から引き出し配線３０１ａに至るサンプリング回路駆動信号線１１４についても、図６や図８に示した中継配線１１６の場合と同様に、Ａｌ膜から構成することはできない。このため、画像信号線１１５の下層又は上層等を通る図１０の如き立体的な中継配線１１６がサンプリング回路駆動信号線１１４用に必要となる。尚、図１０は図５のＤ−Ｄ’に沿った断面図である。また、中継配線１１６はできる限り時定数を下げる工夫が必要である。そこで以下に述べるような方式が考えられる。
【００９７】
図１０（１）において、第１導電膜１１６ｄは、第１遮光膜１１ａと同一膜のＷ（タングステン）等の高融点金属膜あるいは金属合金膜等から構成されており、画像信号線１１５と交差するように第１層間絶縁膜１２の下を通されている。そして、画像信号線１１５の両側において第１層間絶縁膜１２及び第２層間絶縁膜４に開孔されたコンタクトホールを介して、データ線駆動回路１０１側のサンプリング回路駆動信号線１１４とシール領域側の引き出し配線３０１ａとを夫々電気接続するように構成されている。このような構成を採れば、中継配線を低抵抗な高融点金属等で形成できるため、配線抵抗を下げることが可能となり、画像信号の遅延を招かない。
【００９８】
図１０（２）において、中継配線は、走査線３ａと同一のポリシリコン膜からなる第２導電膜１１６ｅと第１遮光膜１１ａと同一のＷ等の高融点金属膜あるいは金属合金膜等からなる第１導電膜１１６ｄとから構成されており、画像信号線１１５と交差するように第２層間絶縁膜４及び第１層間絶縁膜１２の下を夫々通されている。そして、図で画像信号線１１５の両側において第１層間絶縁膜１２及び第２層間絶縁膜４に夫々開孔されたコンタクトホールを介して、データ線駆動回路１０１側のサンプリング回路駆動信号線１１４とシール領域側の引き出し配線３０１ａとを夫々電気接続するように構成されている。このような構成を採れば、画像信号線１１５の下層に第１層間絶縁膜１２及び第２層間絶縁膜４を介して第１導電膜１１６ｄ及び第２導電膜１１６ｅを形成するため、冗長構造が実現できる。また、第１導電膜１１６ｄは、低抵抗な高融点金属あるいは金属合金膜等からなるため、配線抵抗を下げることが可能となり、画像信号の信号遅延を招かない。尚、第１導電膜１１６ｄと第２導電膜１１６ｅとを直接に電気接続するようにしたが、第１導電膜１１６ｄとサンプリング回路駆動信号線１１４或いはシール領域側の引き出し配線３０１ａと直接に電気接続するようにしてもよい。
【００９９】
図１０（３）において、中継配線は、図１０（２）における冗長構造をなす中継配線とほぼ同様に構成された第１導電膜１１６ｄ及び第２導電膜１１６ｅに加えて、第３層間絶縁膜７上に更に、少なくとも画素開口領域の一部を規定するための高融点金属膜あるいは金属合金膜等からなる第４導電膜１１６ｆが、画像信号線１１５と交差するように通されており、その上に第４層間絶縁膜１１７が形成されている。そして、図で画像信号線１１５の両側において第３層間絶縁膜７に開孔されたコンタクトホールを介して、データ線駆動回路１０１側のサンプリング回路駆動信号線１１４とシール領域側の引き出し配線３０１ａとを第４導電膜１１６ｆと共に夫々電気接続するように構成されている。このような構成を採れば、画像信号線１１５の上下層に第１層間絶縁膜１２、第２層間絶縁膜４及び第３層間絶縁膜７を介して第１導電膜１１６ｄ、第２導電膜１１６ｅ、第４導電膜１１６ｆの３層から中継配線を形成するため、更なる冗長構造が実現できる。また、第１導電膜１１６ｄ及び第４導電膜１１６ｆは、低抵抗な高融点金属膜あるいは金属合金膜等からなるため、配線抵抗をなお一層下げることが可能となり、画像信号の信号遅延を招かない。
【０１００】
以上説明したように本実施形態では、画像信号線１１５やサンプリング回路駆動信号線１１４用の中継配線１１６を、第１遮光膜１１ａと同一工程で形成される第１導電膜を利用して低抵抗化したが、本発明の中継配線の適用箇所は、これらの画像信号線１１５やサンプリング回路駆動信号線１１４に限られない。例えば、データ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路１０３等の周辺回路内において、Ａｌ膜からなる配線同士が交差する箇所に層間絶縁膜を介して形成される走査線３ａと同一工程で形成されるポリシリコン膜からなる中継配線などの、周辺回路内の任意の中継配線を第１導電膜を利用して低抵抗化された単層あるいは多重配線に置き換えて構成することが、上述の実施の形態の場合と同様に可能である。特に、データ線駆動回路１０１や走査線駆動回路１０４用の中継配線の低抵抗化は、それらの回路を構成するシフトレジスタの遅延を防ぐことによる駆動の高速化を図ることができる。また、サンプリング回路やプリチャージ回路用の中継配線の低抵抗化は、サンプリング回路駆動信号やプリチャージ回路駆動信号のなまりを抑えることができ、画像信号の良好な書込みが可能となり、最終的には画質向上を図れる。尚、中継配線は２層以上の導電膜から多重配線を構成しても何等問題はない。
【０１０１】
（液晶装置の製造プロセス）
次に、以上のような構成を持つ液晶装置の実施形態の製造プロセスについて、図１１から図１４を参照して説明する。図１１及び図１２は、各工程におけるＴＦＴアレイ基板側の各層を、図６と同様に図４のＢ−Ｂ’断面に対応させて示す工程図であり、図１３及び図１４は、各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。尚、Ｂ−Ｂ断面における製造プロセスとＣ−Ｃ’断面における製造プロセスとは基本的に同時に並行して行われるものであるので、以下の説明も両プロセスについて並列に行う。
【０１０２】
図１１及び図１３の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておくと良い。
【０１０３】
このように処理されたＴＦＴアレイ基板１０の全面に、導電性の高融点金属膜であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等のうち少なくとも一つを含む金属単体、合金又は金属シリサイドを、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜１１を形成する。
【０１０４】
続いて、図１３の工程（２）に示すように、該形成された遮光膜１１にフォトリソグラフィ及びエッチングを行うことにより、第１遮光膜１１ａを形成する。
【０１０５】
同時に、図１１の工程（２）に示すように、該形成された遮光膜１１にフォトリソグラフィ及びエッチングを行うことにより、第１導電膜１１６ｂ及び１１６ｂ’を形成する。
【０１０６】
次に図１１及び図１３の工程（３）に示すように、第１遮光膜１１ａ及び第１導電膜１１６ｂ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の膜厚は、例えば、約５００〜２０００ｎｍとする。
【０１０７】
次に図１１及び図１３の工程（４）に示すように、第１層間絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施すことにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。
【０１０８】
この際、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【０１０９】
次に図１３の工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの半導体層１ａを形成する。即ち、特に走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。
【０１１０】
次に図１３の工程（６）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５０ｎｍの比較的薄い厚さに堆積し、多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜や容量形成用誘電体膜となる絶縁薄膜２を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜１を熱酸化することのみにより、絶縁薄膜２を形成してもよい。
【０１１１】
尚、図１３の工程（６）において特に限定されないが、第１蓄積容量電極１ｆの部分に、例えば、Ｐイオンをドーズ量約３×１０１２／ｃｍ２でドープして、低抵抗化させてもよい。
【０１１２】
次に、図１１の工程（７）において、第１層間絶縁膜１２に第１導電膜１１６ｂ及び１１６ｂ’に至るコンタクトホール３０５ａを反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性イオンエッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール３０５ａ等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール３０５ａ等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【０１１３】
次に図１１及び図１３の工程（８）に示すように、減圧ＣＶＤ法等によりポリシリコン膜３を堆積した後、Ｐを熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。
【０１１４】
次に、図１３の工程（９）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａ及び容量線３ｂを形成する。
【０１１５】
同時に図１１の工程（９）に示すように、図４及び図５に示した如き所定パターンの中継配線１１６及び引き出し配線３０１ｂを構成する第２導電膜１１６ａ及び１１６ａ’を形成する。
【０１１６】
次に図１３の工程（１０）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａを拡散マスクとして、ＰなどのＶ族元素の不純物イオン１７を低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。
【０１１７】
続いて、図１３の工程（１１）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａの一部であるゲート電極よりも幅の広いマスクでレジスト層１８を走査線３ａ上に形成した後、同じくＰなどのＶ族元素の不純物イオン１７’を高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素の不純物イオンを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。
【０１１８】
これらの工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路１０１及び走査線駆動回路１０４等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成する。このように、本実施形態において画素スイッチング用ＴＦＴ３０の半導体層１ａをポリシリコン膜で形成すれば、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、データ線駆動回路１０１及び走査線駆動回路１０４等の周辺回路を形成することができ、製造上有利である。
【０１１９】
次に図１２及び図１４の工程（１２）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａ並びに第２導電膜１１６ａ及び１１６ａ’を平面的に覆うように、例えば、常圧又は減圧ＣＶＤ法でＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましい。
【０１２０】
次に図１２及び図１４の工程（１３）の段階で、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線６ａに対するコンタクトホール５を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、第２導電膜１１６ａと引き出し配線３０１ｂを電気接続するためのコンタクトホール３０５ｂも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【０１２１】
次に図１２及び図１４の工程（１４）に示すように、第２層間絶縁膜４の上に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積し、更に工程（１５）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａ並びに画像信号線１１５及び引き出し配線３０１ｂを形成する。
【０１２２】
次に図１２及び図１４の工程（１６）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法でＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましい。
【０１２３】
次に図１４の工程（１７）の段階において、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気接続するためのコンタクトホール８を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【０１２４】
次に図１２及び図１４の工程（１８）に示すように、第３層間絶縁膜７の上に、スパッタリング等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に図１２及び図１４の工程（１９）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１２５】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６が形成される。
【０１２６】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び第３遮光膜５３（図４及び図５参照）が、例えば金属クロムをスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、第２遮光膜２３及び第３遮光膜５３は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【０１２７】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。
【０１２８】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定膜厚の液晶層５０が形成される。
【０１２９】
（液晶装置の全体構成）
以上のように構成された液晶装置の各の実施形態の全体構成を図１５及び図１６を参照して説明する。尚、図１５は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１６は、対向基板２０を含めて示す図１６のＨ−Ｈ’断面図である。
【０１３０】
図１５において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路１０１の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための上下導通材１０６が設けられている。そして、図１６に示すように、図１５に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１３１】
以上図１から図１６を参照して説明した実施形態における液晶装置のＴＦＴアレイ基板１０上には更に、画像信号のデータ線６ａへの書込み負荷軽減のために各データ線６ａについて画像信号に先行するタイミングで所定電位のプリチャージ信号を書き込むプリチャージ回路を形成してもよいし、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１、走査線駆動回路１０４等の周辺回路の一部を、ＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１３２】
以上説明した本実施形態における液晶装置は、カラー液晶プロジェクタに適用されるため、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、本実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に実施形態における液晶装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１３３】
以上説明した実施形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Anti Reflection)被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、本実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、本実施形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１３４】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はプレーナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、実施形態は有効である。
【０１３５】
（電子機器）
次に、以上詳細に説明した電気光学装置を備えた電子機器の実施形態について図１７から図１９を参照して説明する。
【０１３６】
先ず図１７に、このように電気光学装置の一例として液晶装置１００を備えた電子機器の概略構成を示す。
【０１３７】
図１７において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１３８】
次に図１８から図１９に、このように構成された電子機器の具体例を各々示す。
【０１３９】
図１８は電子機器の一例たる液晶プロジェクタ１１００を示す。この液晶プロジェクタ１１００には、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いられている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１４０】
図１９は電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００を示す。上述した液晶装置１００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１４１】
以上図１８から図１９を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１７に示した電子機器の例として挙げられる。
【０１４２】
以上説明したように、本実施形態によれば、製造効率が高く高品位の画像表示が可能な液晶装置を備えた各種の電子機器を実現できる。
【０１４３】
【発明の効果】
本発明の電気光学装置によれば、遮光膜を利用して低抵抗した中継配線等の周辺配線により、画像信号等を供給するようにしたので、電気光学装置の駆動周波数を高めても、画像信号線等と中継配線等との容量カップリングによる容量線の電位揺れ、クロストーク、ゴースト等は低減され、高品位の画像表示が行える。
【図面の簡単な説明】
【図１】液晶装置の実施形態における画像形成領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路並びに周辺回路を含む液晶装置のブロック図である。
【図２】液晶装置の実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】周辺配線が設けられたＴＦＴアレイ基板の部分平面図である。
【図５】図４の中継配線及び引き出し配線部を拡大して示す拡大平面図である。
【図６】図４及び図５のＢ−Ｂ’断面図である。
【図７】図４及び図５のＣ−Ｃ’断面図である。
【図８】図４及び図５のＢ−Ｂ’断面における変形態様を示す断面図である。
【図９】図４及び図５のＣ−Ｃ’断面図における変形態様を示す断面図である。
【図１０】図５のＤ−Ｄ’断面におけるサンプリング回路駆動信号線用の中継配線の各種態様を示す断面図である。
【図１１】液晶装置の実施形態の製造プロセスを、図６に対応する部分について順を追って示す工程図（その１）である。
【図１２】液晶装置の実施形態の製造プロセスを、図６に対応する部分について順を追って示す工程図（その２）である。
【図１３】液晶装置の実施形態の製造プロセスを、図３に対応する部分について順を追って示す工程図（その１）である。
【図１４】液晶装置の実施形態の製造プロセスを、図３に対応する部分について順を追って示す工程図（その２）である。
【図１５】液晶装置の実施形態におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１６】図１５のＨ−Ｈ’断面図である。
【図１７】本発明による電子機器の実施形態の概略構成を示すブロック図である。
【図１８】電子機器の一例として液晶プロジェクタを示す断面図である。
【図１９】電子機器の他の例としてパーソナルコンピュータを示す正面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…絶縁薄膜
３ａ…走査線
３ｂ…容量線
４…第２層間絶縁膜
５…コンタクトホール
６ａ…データ線
７…第３層間絶縁膜
８…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２…第１層間絶縁膜
２０…対向基板
２１…対向電極
２３…第２遮光膜
３０…ＴＦＴ
５０…液晶層
５２…シール材
５３…第３遮光膜
７０…蓄積容量
１０１…データ線駆動回路
１０３…サンプリング回路
１０４…走査線駆動回路
１１４…サンプリング回路駆動信号線
１１５…画像信号線
１１６…中継配線
３０１、４０１…引き出し配線
Claims (11)
- 基板上に複数の走査線と、
複数のデータ線と、
前記各走査線及び前記各データ線の交差に対応して設けられた薄膜トランジスタと、
前記薄膜トランジスタに対応して設けられた画素電極と、
画像信号を供給する金属膜からなる複数の画像信号線と、
該複数の画像信号線に供給される前記画像信号をサンプリングして前記複数のデータ線の各々に供給するサンプリング回路と、
前記複数の画像信号線と前記サンプリング回路とを接続し、前記画像信号線と交差する方向に配設された複数の配線とを備え、
前記配線は、前記複数の画像信号線の一つに電気的に接続され、他の前記画像信号線と交差する金属膜からなる中継配線と、前記中継配線と前記サンプリング回路に電気的に接続され、前記画像信号線と同一材料で形成される引き出し配線からなることを特徴とする電気光学装置。 - 前記画像信号線は、アルミニウムからなることを特徴とする請求項１に記載の電気光学装置。
- 前記中継配線は、前記薄膜トランジスタの少なくともチャネル領域を遮光する遮光膜と同一材料で形成されることを特徴とする請求項１または２に記載の電気光学装置。
- 前記中継配線は、前記基板の厚み方向に重ねられ前記中継配線より高抵抗の導電膜と電気的に接続されていることを特徴とする請求項１ないし３のいずれか一項に記載の電気光学装置。
- 前記中継配線と電気的に接続され前記中継配線より高抵抗の導電膜は、ポリシリコンで形成されることを特徴とする請求項４に記載の電気光学装置。
- 前記引き出し配線は、前記基板の厚み方向に重ねられ前記引き出し配線より高抵抗の導電膜と電気的に接続されていることを特徴とする請求項１ないし５のいずれか一項に記載の電気光学装置。
- 前記サンプリング回路を所定タイミングで駆動して前記画像信号線上の画像信号を前記サンプリング回路を介して前記複数のデータ線に供給させるデータ線駆動回路と、前記データ線駆動回路から前記サンプリング回路にサンプリング回路駆動信号を供給するための複数のサンプリング回路駆動信号線を更に備えており、
前記該サンプリング回路駆動信号線は、前記画像信号線と交差する金属膜からなる中継配線と、前記中継配線と前記サンプリング回路に電気的に接続され、前記画像信号線と同一材料で形成される引き出し配線からなることを特徴とする請求項１ないし６のいずれか一項に記載の電気光学装置。 - 前記画像信号は、Ｎ（但し、Ｎは２以上の自然数）シリアル−パラレル変換されており、前記画像信号線は、並列にＮ本設けられていることを特徴とする請求項１ないし７のいずれか一項に記載の電気光学装置。
- 基板上に複数の走査線と、
複数のデータ線と、
前記各走査線及び前記各データ線の交差に対応して設けられた薄膜トランジスタと、
前記薄膜トランジスタに対応して設けられた画素電極と、
画像信号を供給する金属膜からなる複数の画像信号線と、
該複数の画像信号線に供給される前記画像信号をサンプリングして前記複数のデータ線の各々に供給するサンプリング回路と、
前記複数の画像信号線と前記サンプリング回路とを接続し、前記画像信号線と交差する方向に配設された複数の配線とを備え、
前記配線は、前記複数の画像信号線の一つに電気的に接続され、他の前記画像信号線と交差する金属膜からなる中継配線と、前記中継配線と前記サンプリング回路に電気的に接続され、前記画像信号線と同一材料で形成される引き出し配線からなることを特徴とするＴＦＴアレイ基板。 - 一対の基板間に電気光学物質が挿入されてなり、該一対の基板の一方の基板上には、複数の走査線と、複数のデータ線と、前記各走査線及び前記各データ線に接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と、画像信号を供給する複数の画像信号線と、該複数の画像信号線に供給される前記画像信号をサンプリングして前記複数のデータ線の各々に供給するサンプリング回路とを備えた電気光学装置の製造方法において、
前記画像信号線と前記サンプリング回路とを接続する配線の一部となる金属膜からなる中継配線を形成する工程と、
前記中継配線の上に第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜の前記中継配線と前記画像信号線とを電気的に接続するための第１コンタクトホールと、前記第１層間絶縁膜の前記中継配線の端部に対応する位置に第２コンタクトホールを形成する工程と、
前記第１コンタクトホールを介して前記中継配線に電気接続される前記画像信号線と、前記第２コンタクトホールを介して前記中継配線に電気的に接続される引き出し配線とを金属膜で同時に形成する工程と
を有することを特徴とする電気光学装置の製造方法。 - 請求項１から８に記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2500899A JP3674356B2 (ja) | 1998-01-30 | 1999-02-02 | 電気光学装置及びその製造方法、ｔｆｔアレイ基板並びに電子機器 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000298 | 1998-01-30 | ||
| JP21943398 | 1998-08-03 | ||
| JP10-219433 | 1998-08-03 | ||
| JP27211898 | 1998-09-25 | ||
| JP10-272118 | 1998-09-25 | ||
| JP10-20002 | 1998-09-25 | ||
| JP2500899A JP3674356B2 (ja) | 1998-01-30 | 1999-02-02 | 電気光学装置及びその製造方法、ｔｆｔアレイ基板並びに電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000162634A JP2000162634A (ja) | 2000-06-16 |
| JP2000162634A5 JP2000162634A5 (ja) | 2004-07-15 |
| JP3674356B2 true JP3674356B2 (ja) | 2005-07-20 |
Family
ID=27457297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2500899A Expired - Lifetime JP3674356B2 (ja) | 1998-01-30 | 1999-02-02 | 電気光学装置及びその製造方法、ｔｆｔアレイ基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3674356B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4896314B2 (ja) * | 2000-08-04 | 2012-03-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP3743291B2 (ja) * | 2001-01-23 | 2006-02-08 | セイコーエプソン株式会社 | 電気光学装置及びプロジェクタ |
| JP4197233B2 (ja) * | 2002-03-20 | 2008-12-17 | 株式会社日立製作所 | 表示装置 |
| JP2004219712A (ja) * | 2003-01-15 | 2004-08-05 | Toshiba Matsushita Display Technology Co Ltd | 表示パネル用配線構造 |
| JP4179199B2 (ja) | 2003-06-02 | 2008-11-12 | セイコーエプソン株式会社 | 電気光学装置及びこれを備えた電子機器 |
| JP4797499B2 (ja) * | 2005-08-04 | 2011-10-19 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4882340B2 (ja) * | 2005-10-31 | 2012-02-22 | セイコーエプソン株式会社 | 電気光学装置、及びこれを備えた電子機器 |
| JP5786601B2 (ja) * | 2011-09-28 | 2015-09-30 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
| JP6655417B2 (ja) | 2016-02-17 | 2020-02-26 | 株式会社ジャパンディスプレイ | 表示装置 |
| US10866471B2 (en) * | 2017-02-23 | 2020-12-15 | Sharp Kabushiki Kaisha | Drive circuit, matrix substrate, and display device |
| JP2021096430A (ja) * | 2019-12-19 | 2021-06-24 | 株式会社ジャパンディスプレイ | 表示装置 |
-
1999
- 1999-02-02 JP JP2500899A patent/JP3674356B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000162634A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100516579B1 (ko) | 전기광학장치와 그 제조방법 및 전자기기 | |
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| JP3381718B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3736122B2 (ja) | 液晶装置及び電子機器 | |
| JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4144183B2 (ja) | 電気光学装置、その製造方法及び投射型表示装置 | |
| JP3674356B2 (ja) | 電気光学装置及びその製造方法、ｔｆｔアレイ基板並びに電子機器 | |
| JP2000081636A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
| JP3783500B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP3731368B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4013401B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3904371B2 (ja) | 電気光学装置及び電子機器 | |
| JP4139530B2 (ja) | 電気光学装置及び電子機器 | |
| JP3991567B2 (ja) | 電気光学装置及び電子機器 | |
| JP3855976B2 (ja) | 電気光学装置及び電子機器 | |
| JP3680848B2 (ja) | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 | |
| JP4400239B2 (ja) | 電気光学装置及び電子機器 | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP3867027B2 (ja) | 電気光学装置及び電子機器 | |
| JP3664170B2 (ja) | 電気光学装置及び電子機器 | |
| JP3791482B2 (ja) | 液晶装置及び電子機器 | |
| JP3736230B2 (ja) | 電気光学装置、その製造方法及び電子機器 | |
| JP3791541B2 (ja) | 液晶装置及び電子機器 | |
| JP2001075504A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |