JP3736122B2 - 液晶装置及び電子機器 - Google Patents
液晶装置及び電子機器 Download PDFInfo
- Publication number
- JP3736122B2 JP3736122B2 JP17624298A JP17624298A JP3736122B2 JP 3736122 B2 JP3736122 B2 JP 3736122B2 JP 17624298 A JP17624298 A JP 17624298A JP 17624298 A JP17624298 A JP 17624298A JP 3736122 B2 JP3736122 B2 JP 3736122B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- shielding film
- light
- crystal device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下適宜、ＴＦＴと称する）駆動によるアクティブマトリクス駆動方式の液晶装置及びこれを用いた電子機器の技術分野に属し、特に、液晶プロジェクタ等に用いられる、ＴＦＴの下側に遮光膜を設けた形式の液晶装置及びこれを用いた電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、この種の液晶装置が液晶プロジェクタ等にライトバルブとして用いられる場合には、表示画像の高品位化のために、以下に説明するような各種の技術が採用されている。
【０００３】
第１に、液晶装置がライトバルブとして用いられる場合には一般に、液晶層を挟んで液晶装置用基板に対向配置される対向基板の側から投射光が入射される。ここで、投射光がＴＦＴのａ−Ｓｉ（アモルファスシリコン）膜やｐ−Ｓｉ（ポリシリコン）膜から構成されたチャネル形成用の領域に入射すると、この領域において光電変換効果により光電流が発生してしまい、ＴＦＴのトランジスタ特性が劣化する。このため、対向基板には、各ＴＦＴに夫々対向する位置に、Ｃｒ（クロム）などの金属材料や樹脂ブラックなどからブラックマトリクス或いはブラックマスクと呼ばれる遮光膜が形成されるのが一般的である。尚、この遮光膜は、各画素の開口領域（即ち、投射光が透過する領域）を規定することにより、ＴＦＴのｐ−Ｓｉ層に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を果たしている。
【０００４】
ここで特に、この種の液晶装置において、トップゲート構造（即ち、液晶装置用基板上においてゲート電極がチャネルの上側に設けられた構造）を採る正スタガ型又はコプラナー型のａ−Ｓｉ又はｐ−ＳｉＴＦＴを用いる場合には、投射光の一部が液晶プロジェクタ内の投射光学系により戻り光として、液晶装置用基板の側からＴＦＴのチャネルに入射するのを防ぐ必要がある。同様に、投射光が通過する際の液晶装置用基板の表面からの反射光や、更にカラー用に複数の液晶装置を組み合わせて使用する場合の他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部が、戻り光として液晶装置用基板の側からＴＦＴのチャネルに入射するのを防ぐ必要もある。このために、特開平９−１２７４９７号公報、特公平３−５２６１１号公報、特開平３−１２５１２３号公報、特開平８−１７１１０１号公報等に開示されたように、石英基板等からなる液晶装置用基板上においてＴＦＴに対向する位置（即ち、ＴＦＴの下側）にも、例えば不透明な高融点金属から遮光膜を形成する技術が採用されている。
【０００５】
第２に、この種の液晶装置においては、走査信号をゲート電極に印加することによりＴＦＴをオン（導通状態）として画素電極に画像信号を供給する時間に対して、画素電極に電圧が保持される時間を長くするために、即ちデューティー比が小さくても十分な時間だけ液晶駆動電圧を印加できるように、画素電極に対して蓄積容量を付加する技術が採用されている。
【０００６】
ここで、走査線に沿って形成された容量線の一部を他方の蓄積容量電極として構成する方式が一般化されている。或いは、各走査線にＴＦＴを介して接続された画素電極に対して、当該各走査線の前段の走査線を容量線として代用して、蓄積容量を付加することも一般化している。即ち、各画素のＴＦＴのゲート絶縁膜を延設して誘電体膜として用いて且つ画素電極に接続されたソース又はドレイン領域を形成する半導体膜を延設して一方の蓄積容量電極とすると共に前段の走査線の一部を延設して他方の蓄積容量電極として構成するのである。この場合には、容量線を別途配線しないで済むため、製造上有利であり、装置構成の簡略化にも役立つ。
【０００７】
第３に、この種の液晶装置においては、表示画面におけるフリッカ防止や直流電圧印加による液晶劣化を防止するために、画像信号のフレームやフィールド単位で液晶印加電圧を反転したり、更に走査線毎、データ線毎又は画素毎に液晶印加電圧を反転する技術が採用されている。
【０００８】
これらの反転駆動方式のうち、データ線や走査線に沿った液晶部分の配向不良の低減、画素部の開口領域の確保、制御の容易さ等の観点から、少なくともデータ線毎に液晶印加電圧の反転駆動を行う方式（以下、走査線反転駆動方式）が主流となっている。
【０００９】
第４に、この種の液晶装置においては、所定タイミングでデータ線に画像信号を書き込むデータ線駆動回路における、データ線への書き込み負担を軽減するために、各データ線に対して水平帰線期間内に画像信号に先行して所定電圧（例えば、中間調レベルに対応する画像信号の電圧）の所謂プリチャージ信号を印加する、即ちプリチャージを行う技術も採用されている。
【００１０】
特に、前述した走査線反転駆動方式の場合には、データ線駆動回路は水平走査毎に逆極性の電圧を持つデータ信号を供給する必要があるため、このプリチャージは極めて重要となる。
【００１１】
以上説明したように、遮光膜をＴＦＴの下側にも設ける第１の技術、容量線や前段の走査線を利用して蓄積容量を付加する第２の技術、走査線反転駆動方式を行う第３の技術、プリチャージを行う第４の技術などを採用することにより、液晶装置を液晶プロジェクタのライトバルブとして用いて高品位の画像表示が可能となる。
【００１２】
【発明が解決しようとする課題】
液晶装置においては、画質向上という一般的要請が強く、このために液晶装置の駆動周波数を高めることが重要となるが、アクティブマトリクス駆動方式における時分割駆動に支障がないように駆動周波数を高めるためには、データ線や走査線或いは容量線の抵抗や時定数を下げる必要がある。
【００１３】
しかしながら、一般に走査線は、６００℃以上の高温プロセスの場合、耐熱性の問題から導電性のポリシリコン膜で形成されている。このため、同じ寸法で配線を形成したとしても、アルミニウム（Ａｌ）膜といった金属膜と比較すれば、ポリシリコン膜は数１００倍以上抵抗が高くなる。したがって、対角２インチ以下といった小型の液晶装置でも、走査線の信号遅延は無視できなくなっており、これに応じて走査線の時定数は数１０μｓ程度になる場合がある。このため、走査線における比較的高い抵抗や大きな時定数が駆動周波数を上げる際の根本的な制約となってしまうという問題点がある。この問題点に対し、例えば走査線を低抵抗の金属膜から形成することで対処しようとすると、走査線は画素のＴＦＴのゲート電極をも構成するので、該ＴＦＴの製造プロセスにおける活性化アニール等の高温プロセスに晒されるため、製造中に応力が発生して半導体膜、ゲート絶縁膜、ゲート電極（走査線）等にクラックが入ってしまう。このため、この対処方法の実用化は極めて困難である。また特に、前述のように前段の走査線を容量線として用いる場合には、各走査線に次段の走査線の容量線としての容量が付加されることになるので、各走査線の時定数はより大きくなってしまうため、この問題はより深刻となる。
【００１４】
更に前述のようにプリチャージを行う場合には、特に水平帰線期間に対して相対的に走査線の時定数が大きくなると、画素におけるＴＦＴをオフにするタイミングが遅れるために、当該オフが遅れたＴＦＴを介して画素電極に、次段の走査線に係るプリチャージ信号が書き込まれることにより、或いは、当該オフが遅れたＴＦＴを介して画素電極の電位に次段の走査線に係るプリチャージ信号の電位が引かれて次段の走査線に係るプリチャージが電位不足となるにより、縦クロストークが発生してしまうという問題点がある。
【００１５】
より具体的には、図２８に示したように、グレー（中間色）を背景として黒部分がハイコントラストで描かれた画像７０１を表示しようとする場合、第ｎ段目の走査線に対応する画素行上で他の画素に与えられる画像信号の電圧（ここでは、グレーに対応する電圧）と部分的に異なる電圧（ここでは、黒に対応する電圧）の画像信号が与えられると、このように走査線の時定数が相対的に大きいことにより、第ｎ−１段目の走査線のゲート電圧がオフ時の電位に安定する前に、即ち第ｎ−１段目の走査線に接続されたＴＦＴがオフされる前に、第ｎ段目の走査線に係るプリチャージ信号が印加される。従って、第ｎ−１段目の画素電極には、第ｎ段目の黒表示の電圧に引かれるプリチャージ信号が印加されるため、図２８に示すように、実際に表示される画像７０２においては、黒表示された画素の上側にある第ｎ−１段目の画素は、走査線反転駆動の場合には（グレー表示ではなく）白表示とされてしまう。他方、第ｎ段目の走査線のゲート電圧がオフ時の電位に安定する前に、即ち第ｎ段目の走査線に接続されたＴＦＴがオフされる前に、第ｎ＋１段目の走査線に係るプリチャージ信号が印加される。従って、第ｎ＋１段目の画素電極には、第ｎ段目の黒表示の電圧に引かれるプリチャージ信号が印加されるため、実際に表示される画像７０２においては、黒表示された画素の下側にある第ｎ＋１段目の画素は、走査線反転駆動の場合には（グレー表示ではなく）白表示とされてしまう。
【００１６】
以上のように、実際に表示される画像７０２においては、グレー表示されるべき背景には、黒表示された画素の上下に白い縦クロストークが生じてしまい、更に、その付近にも走査線の方向に沿って白からグレーに徐々に移行するグラデーションのクロストークが生じてしまうのである。
【００１７】
この場合特に、黒表示すべき部分的に異なる電圧の画像信号が与えられる時点が、各走査線毎の書き込みの終了時点に近い時点である程、即ち、黒表示すべき画素が、一本の走査線上で左右のうち一方側から走査信号を供給する場合には他方側に近い画素である程或いは両側から走査信号を供給する場合には中央に近い画素である程、走査線のゲート電圧がオフ時の電位に安定するより以前に、当該画素行における各画素への書き込みが行われるため、上述の如き縦クロストークが顕著に発生し易い。従って、画面全体として見れば、左右ムラ（片側から走査線を駆動する場合）や中央ムラ（両側から走査線を駆動する場合）といった画質品位の劣化を招くという問題点がある。
【００１８】
加えて、前述した容量線は、走査線と同様のポリシリコン膜から形成される場合、走査線と同様に抵抗や時定数が大きい。このため、複数のデータ線の下を交差して配線された容量線における各データ線との容量カップリングにより容量線の電位が揺れて、横クロストークやゴースト等による画像劣化が発生してしまうという問題点もある。
【００１９】
より具体的には、図２９に示したように、グレーを背景として黒部分がハイコントラストで描かれた画像８０１を表示しようとする場合、このような容量カップリングによる容量線の電位揺れが安定する前に、当該画素行における各画素への書き込みが行われる。このため、実際に表示される画像８０２においては、黒表示すべき部分的に異なる電圧の画像信号が与えられた画素の左右の画素における電圧不足を招いて、グレー表示すべき行全体が白っぽくなるという現象、即ち、横クロストークやゴースト等が発生するのである。
【００２０】
この場合も、前述の縦クロストークの場合（図２８参照）と同様に、黒表示すべき部分的に異なる電圧の画像信号が与えられる時点が、各走査線毎の書き込みの終了時点に近い時点である程、容量カップリングによる容量線の電位揺れが安定するより以前に、当該画素行における各画素への書き込みが行われるため、横クロストークやゴースト等が顕著に発生し易い。
【００２１】
そして、以上説明したような縦クロストーク（図２８参照）や横クロストーク（図２９参照）等は、所謂ＸＧＡ、ＳＸＧＡ等の機種の液晶装置のように駆動周波数が高くなると、相対的に走査線や容量線の時定数が大きくなるために、発生し易くなってしまう。
【００２２】
本発明は上述した問題点に鑑みなされたものであり、遮光膜を用いた比較的簡易な構成により、高品質の画像表示が可能な液晶装置及び当該液晶装置を備えた電子機器を提供することを課題とする。
【００２３】
【課題を解決するための手段】
本発明は、一対の基板間に液晶が挟持されてなり、一対の基板間に液晶が挟持されてなり、該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極に対応して設けられた複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々電気的に接続されており相交差する複数のデータ線及び走査線と、を備え、前記走査線は、前記複数の薄膜トランジスタのゲート電極を構成するとともに、ポリシリコン膜から形成され、相互に分離した複数の島状配線部と、前記複数の島状配線部を相互に電気的に接続し、互いに分離した複数の遮光性の中継配線と、を含み、各前記島状配線部は、前記複数の中継配線のうち、前記薄膜トランジスタの両側に互いに配置される第１及び第２の中継配線の各々と、第１及び第２のコンタクトホールのそれぞれを介して接続され、前記第１及び第２のコンタクトホールは、前記複数の中継配線が配列される方向において、前記薄膜トランジスタの両側に配置されていることを特徴とする。
【００２４】
本発明のかかる構成によれば、薄膜トランジスタのチャネル領域は、一方の基板の側から入射される戻り光等については、遮光膜により遮光されており、薄膜トランジスタの戻り光等による特性劣化を防止できる。他方、走査線の少なくとも一部はこの導電性の遮光膜と同一膜で形成されているので、走査線の抵抗を、導電性の遮光膜の抵抗により顕著に低められる。例えば、走査線をポリシリコン膜から形成し且つ遮光膜を導電性の高融点金属膜から形成すれば、走査線の抵抗を、遮光膜のシート抵抗により支配できる。即ち、走査線における大幅な低抵抗化が可能となる。
【００２５】
以上の結果、低抵抗で小さい時定数の走査線により複数の画素電極に走査信号が供給されるため、液晶装置の駆動周波数を高めても、例えば前述の如き前段の走査線に係るゲートがオフとならないうちにプリチャージ信号が印加されたり、前段の走査線に係る画像信号の電圧にプリチャージ信号が引かれたりすることに起因する縦クロストーク（図２８参照）は低減され、高品位の画像表示が行える。
【００２６】
本発明は、前記走査線が導電性のポリシリコン膜から形成されており、前記遮光膜は、前記ポリシリコン膜にコンタクトホールを介して電気的接続された前記走査線の冗長配線及び中継配線のうち少なくとも一つとして配設された第１遮光膜を有することを特徴とする。
【００２７】
本発明のかかる構成によれば、第１遮光膜は、導電性のポリシリコン膜から形成された走査線に対して、コンタクトホールを介して電気的接続されているので、走査線の抵抗を導電性の遮光膜の抵抗により顕著に低められ、走査線と第１遮光膜との間で確実に且つ信頼性の高い電気的接続状態を実現できる。
【００２８】
本発明の冗長配線とは、走査線と例えばコンタクトホールを介して並列に接続されることにより、導通状態にある走査線との間に冗長的な電気的導通を更に付与する配線をいい、中継配線とは、走査線と例えばコンタクトホールを介して直列に接続されることにより、部分的に途切れた走査線との間を中継して走査線全体の電気的導通を確保する配線をいう。従って、本発明のかかる構成によれば走査線の抵抗を、第１遮光膜を構成する導電性の遮光膜の抵抗により顕著に低められる。
【００２９】
これに加えて、特に第１遮光膜を冗長配線として配設した場合には、異物等により走査線が途中で断線しても、第１遮光膜が走査線の代わりになるので、冗長構造が実現できる。
【００３０】
本発明は、前記遮光膜は、該走査線の冗長配線、中継配線及び本体のうち少なくとも一つとして配設された第１遮光膜と、該第１遮光膜から電気的絶縁されており前記チャネル領域を覆う位置に設けられた前記遮光膜の部分を含む第２遮光膜とを有することを特徴とする。
【００３１】
本発明は、第２遮光膜が第１遮光膜から電気的絶縁されているため、走査信号の電位により第１遮光膜の電位が変動しても、第２遮光膜における電位は実質的に殆ど又は全く変動せずに安定している。そして、このように安定した第２遮光膜が、チャネル領域を覆う位置、即ち画素の薄膜トランジスタの下側に設けられた遮光膜の部分を含むので、画素の薄膜トランジスタの下側に設けられた遮光膜の部分の電位が走査線の電位変動によって変動することにより、薄膜トランジスタのトランジスタ特性を劣化させることを未然に防ぐことが可能となる。
【００３２】
本発明は、前記走査線は、前記走査線に沿って並ぶ前記複数の薄膜トランジスタのゲート電極を夫々含むと共に相互に分断された複数の島状配線部からなり、前記第１遮光膜は、前記複数の島状配線部を相互に電気的接続することを特徴とする。
【００３３】
本発明のかかる構成によれば、走査線をなす複数の島状配線部は、走査線に沿って並ぶ複数の薄膜トランジスタのゲート電極を夫々含むと共に相互に分断されている。従って、この島状配線部だけでは走査信号を各画素に供給不可能であるが、第１遮光膜により、これらの島状配線部は相互に電気的接続されているので、走査信号を各画素に供給可能となる。そして、このように島状配線部を中継する第１遮光膜の抵抗の低さに応じて、走査線の抵抗を低められる。
【００３４】
本発明は、前記遮光膜は、前記走査線の本体として配設された第１遮光膜を有し、前記複数の薄膜トランジスタは、前記第１遮光膜にコンタクトホールを介して電気的接続された導電性のポリシリコン膜から形成されたゲート電極を有することを特徴とする。
【００３５】
本発明のかかる構成によれば、ゲート電極は、導電性のポリシリコン膜から形成されているので、金属膜からゲート電極を形成する場合のように、活性化アニール等の高温プロセス時に生じる応力により薄膜トランジスタを構成する半導体膜、ゲート絶縁膜、金属膜等が剥離する危険を回避できる。同時に、走査線の本体として配設された導電性の遮光膜からなる第１遮光膜により、走査線の抵抗を低めることが可能となる。しかも、複数の薄膜トランジスタは、第１遮光膜にコンタクトホールを介して電気的接続されているので、ポリシリコン膜からなるゲート電極と遮光膜からなる走査線との間で確実に且つ信頼性の高い電気的接続状態を実現できる。
【００３６】
本発明は、前記遮光膜及び前記走査線は、前記複数の薄膜トランジスタの各々において、前記第１層間絶縁膜及びゲート絶縁膜を夫々介して前記チャネル領域を挟んで対向配置されると共にコンタクトホールを介して相互に電気的接続された部分を夫々含むことを特徴とする。
【００３７】
本発明のかかる構成によれば、一方で、走査線は、ゲート電極部がゲート絶縁膜を介してチャネル領域に対向配置されて画素の薄膜トランジスタ（以下、“第１のＴＦＴ”と称する）を構成する。他方で、チャネル領域を覆う位置に設けられた遮光膜の部分は、第１層間絶縁膜を介してチャネル領域に対向配置されるため、ゲート電極部となり、第２のＴＦＴを構成する。そして、これら第１及び第２のＴＦＴのゲート電極部は、コンタクトホールを介して接続されているため、同一のチャネル領域に対してダブルＴＦＴの構造が得られる。従って、第２のＴＦＴにより第１のＴＦＴをバックチャネルにすることにより該第１のＴＦＴ即ち、画素の薄膜トランジスタの特性向上を図ることが可能となる。尚、第２のＴＦＴのゲート絶縁膜である第１層間絶縁膜を薄くすれば、第２のＴＦＴの特性向上を図ることができる。
【００３８】
本発明は、前記複数の走査線は夫々、次段の走査線に前記薄膜トランジスタを介して接続された前記画素電極に蓄積容量を付与するための一方の蓄積容量電極として機能する部分を含むことを特徴とする。
【００３９】
本発明のかかる構成によれば、走査線が含む蓄積容量電極として機能する部分により、次段の走査線に係る画素電極に蓄積容量が付与される。より具体的には例えば、次段の走査線に係る画素の薄膜トランジスタにおける画素電極に接続されたソース又はドレイン側の半導体膜を延設して、第１の蓄積容量電極とする。そして、ゲート絶縁膜から延設された絶縁膜を誘電体膜として、第１の蓄積容量電極に、上述の走査線が含む蓄積容量電極として機能する部分を対向させることにより、前段の走査線を容量線として利用できる。このように構成すると通常は、走査線に次段の画素の容量が付くために該走査線の時定数が大きくなるが、本発明では、遮光膜を利用することにより走査線の時定数を小さくしているため、このように前段の走査線を容量線として利用する構成としても、前述の如き走査線の時定数が大きいことによる縦クロストーク等の画像劣化を低減できる。
【００４０】
本発明は、前記複数の画素電極に対し蓄積容量を夫々付与するために形成された容量線を更に備えたことを特徴とする。
【００４１】
本発明のかかる構成によれば、容量線により、複数の画素電極に対し蓄積容量が夫々付与される。より具体的には例えば、画素の薄膜トランジスタにおける画素電極に接続されたソース又はドレイン側の半導体膜を延設して、第１の蓄積容量電極とする。そして、ゲート絶縁膜から延設された絶縁膜を誘電体膜として、第１の蓄積容量電極に、上述の容量線が含む蓄積容量電極として機能する部分を対向させることにより、蓄積容量を付与できる。
【００４２】
本発明は、前記遮光膜は、前記走査線の冗長配線、中継配線及び本体のうち少なくとも一つとして配設された第１遮光膜と、該第１遮光膜から電気的絶縁されており前記チャネル領域を覆う位置に設けられた前記遮光膜の部分を含むと共に前記容量線を前記一方の基板の側から見て夫々覆う位置に設けられた第２遮光膜とを有し、前記容量線及び前記第２遮光膜は、定電位源に接続されていることを特徴とする。
【００４３】
本発明のかかる構成によれば、第２遮光膜は、第１遮光膜から電気的絶縁され更に定電位源に接続されているので、走査信号の電位により第１遮光膜の電位が変動しても、第２遮光膜における電位は定電位に安定している。そして、このように安定した第２遮光膜が、画素の薄膜トランジスタの下側に設けられた遮光膜の部分を含むので、画素の薄膜トランジスタの下側に設けられた遮光膜の部分の電位が走査線の電位変動によって変動することにより薄膜トランジスタのトランジスタ特性を劣化させることを未然に防ぐことが可能となる。他方、容量線も、定電位源に接続されているので、蓄積容量電極として良好に機能し得る。そして、容量線及び第２遮光膜は定電位源に接続されているので、定電位源に至る両配線を部分的に共用することも可能となる。この場合、定電位源の定電位としては、例えば接地電位に等しくてもよい。
【００４４】
本発明は、前記定電位源は、当該液晶装置を駆動するための周辺回路に供給される定電位源であることを特徴とする。
【００４５】
本発明のかかる構成によれば、定電位源は、走査線駆動回路、データ線駆動回路、対向電極などの周辺回路に供給される、負電源、正電源等の定電位源であるので、特別な電位配線や外部入力端子を設ける必要なく、遮光膜及び容量線を定電位にできる。
【００４６】
本発明は、前記第２遮光膜が、前記容量線の冗長配線、中継配線及び本体の少なくとも一つとして配設されてなることを特徴とする。
【００４７】
本発明はかかる構成により容量線の抵抗を、導電性の遮光膜の抵抗により顕著に低められる。例えば、容量線を走査線と同じポリシリコン膜から形成し且つ遮光膜を導電性の高融点金属膜から形成すれば、容量線の抵抗を、遮光膜のシート抵抗により支配できる。即ち、容量線における大幅な低抵抗化が可能となる。
【００４８】
以上の結果、低抵抗で小さい時定数の容量線により複数の画素電極に蓄積容量が付加されるため、液晶装置の駆動周波数を高めても、前述の如き容量線の電位揺れに起因する横クロストーク（図２９参照）は低減され、高品位の画像表示が行える。また、冗長配線として配設した場合には、容量線が途中で断線しても、第２遮光膜が容量線の代わりになるので、冗長構造が実現できる。
【００４９】
本発明において、前記遮光膜は、前記走査線の冗長配線、中継配線及び本体のうち少なくとも一つとして配設された第１遮光膜と、該第１遮光膜から電気的絶縁されており前記チャネル領域を覆う位置に設けられた前記遮光膜の部分を含むと共に前記容量線及び前記複数のデータ線を前記一方の基板の側から見て夫々覆う位置に網目状に設けられた第２遮光膜とを有することを特徴とする。
【００５０】
本発明のかかる構成によれば、遮光膜が有する第２遮光膜は、第１遮光膜から電気的絶縁されているので、走査信号の電位により第１遮光膜の電位が変動しても、第２遮光膜における電位は安定している。そして、このように安定した第２遮光膜が、画素の薄膜トランジスタの下側に設けられた遮光膜の部分を含むので、画素の薄膜トランジスタの下側に設けられた遮光膜の部分の電位が走査線の電位変動によって変動することにより薄膜トランジスタのトランジスタ特性を劣化させることを未然に防ぐことが可能となる。そして、第２遮光膜は、チャネル領域を覆う位置に設けられた遮光膜の部分を含むと共に網目状に設けられているので、第２遮光膜により各画素部の開口領域を規定でき、第１遮光膜により走査線の抵抗を低められる。
【００５１】
本発明は、前記遮光膜は、前記複数の走査線を前記一方の基板の側から見て夫々覆う位置に縞状に設けられていることを特徴とする。
【００５２】
本発明のかかる構成によれば、遮光膜は、複数の走査線を一方の基板の側から見て夫々覆う位置に縞状に設けられているので、例えばコンタクトホールを介して走査線と縞状の遮光膜とを電気的接続することにより、遮光膜を、走査線に沿う中継配線或いは冗長配線として配設することが可能となる。
【００５３】
本発明は、前記遮光膜は、前記複数の走査線を前記一方の基板の側から見て少なくとも部分的に夫々覆う位置に島状に設けられていることを特徴とする。
【００５４】
本発明のかかる構成によれば、遮光膜は、複数の走査線を一方の基板の側から見て少なくとも部分的に夫々覆う位置に島状に設けられているので、例えばコンタクトホールを介して走査線と島状の遮光膜とを電気的接続することにより、遮光膜を、走査線に沿う中継配線或いは冗長配線として配設することが可能となる。
【００５５】
本発明は、前記遮光膜は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含むことを特徴とする。
【００５６】
本発明のかかる構成によれば、遮光膜は、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、例えば、金属単体、合金、金属シリサイド等から構成されるため、液晶装置用基板上の遮光膜形成工程の後に行われるＴＦＴ形成工程における高温処理により、遮光膜が破壊されたり溶融しないようにできる。
【００５７】
本発明の電子機器は、上記液晶装置を備えたことを特徴とする。
【００５８】
本発明のかかる構成によれば、電子機器は、上述した本願発明の液晶装置を備えているため、冗長構造により装置の信頼性が高く、縦クロストーク等の表示劣化が低減されており且つ戻り光等に対する遮光性能に優れた液晶装置により高品位の画像表示が可能となる。
【００５９】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされよう。
【００６０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００６１】
（第１実施形態）
本発明による液晶装置の第１実施形態の構成及び動作について、図１から図４を参照して説明する。図１は、液晶装置の画像形成領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、液晶装置用基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図であり、図４は、図２のＢ−Ｂ’断面図である。尚、図３及び図4においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００６２】
図１において、本実施の形態による液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａ及び画素電極９aを制御するためのＴＦＴ３０とからなり、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３００ａが電気的接続されており、所定のタイミングで、走査線３００ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的接続されており、ＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークするのを防ぐために、画素電極９と対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。尚、このように蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂを設けても良いし、後述のように前段の走査線３００ａとの間で容量を形成しても良い（図１２参照）。
【００６３】
図２乃至図４において、液晶装置用基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ（ソース電極）、走査線３００ａ（ゲート電極を含む）及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等から成る半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。
【００６４】
本実施の形態では特に、図中右上がりの斜線で示した領域に、導電性の第２遮光膜１１ａ及び第１遮光膜１１ｃが設けられている。
【００６５】
第２遮光膜１１ａは、画素部において、半導体層１ａのチャネル領域（図中、右下がりの斜線領域）を液晶装置用基板の側から見て各々重なる位置に設けられている。
【００６６】
第１遮光膜１１ｃは、画素部において、第２遮光膜１１ａとは別個に設けられ、第２遮光膜１１ａから電気的に絶縁されている。第１遮光膜１１ｃは、走査線３００ａを構成するポリシリコン膜からなる島状のゲート電極３ａの中継配線として配設されている。即ち、ポリシリコン膜からなると共に相互に分断された島状のゲート電極３ａは夫々、半導体層１ａのうち後述のチャネル領域（図２中右下りの斜線の領域）に対向するゲート電極を含むように配設されており、第１遮光膜１１ｃは、走査線３００ａ方向に沿って連なる複数のゲート電極３ａを相互にコンタクトホール１８を介して電気的接続するように配設されている。言い換えれば、各々の段（行）について、コンタクトホール１８により相互に電気的接続された走査線３００ａ方向に沿って連なる複数のゲート電極３ａと複数の第１遮光膜１１ｃとから１本の走査線３００ａが構成されており、この１本の走査線３００ａを介して走査信号を各画素に供給可能となる。
【００６７】
次に、図３のＡ−Ａ’断面図を更に参照してＴＦＴ３０及びゲート電極３ａを含む画素部分における構成を説明する。尚、図３では、液晶装置用基板１０に液晶を介して対向配置される対向基板２０や液晶は省略してあり、これらについては後述する。
【００６８】
図３のＡ−Ａ’断面図に示すように、液晶装置は、石英基板等からなる液晶装置用基板１０を備えている。液晶装置用基板１０には、 ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施されたポリイミド薄膜などの有機薄膜からなる配向膜１６が設けられている。
【００６９】
液晶装置用基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００７０】
画素スイッチング用ＴＦＴ３０に各々対向する位置において液晶装置用基板１０と各画素スイッチング用ＴＦＴ３０との間には、第２遮光膜１１ａが設けられている。このように第２遮光膜１１ａや第１遮光膜１１ｃを構成する導電性の遮光膜は、不透明な高融点金属からなり、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、液晶装置用基板１０上の第２遮光膜１１ａや第１遮光膜１１ｃの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第２遮光膜１１ａや第１遮光膜１１ｃが破壊されたり溶融しないようにできる。また、このような第２遮光膜１１ａにより液晶装置用基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’等に入射する事態を未然に防ぐことができ、光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００７１】
更に、第２遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第２遮光膜１１ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁膜１２は、液晶装置用基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、液晶装置用基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。第１層間絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。第１層間絶縁膜１２により、第２遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００７２】
本実施の形態では特に、第１遮光膜１１ｃは、ゲート電極３ａの中継配線として配設されている。即ち、図３に示すようにゲート電極３ａと、第１遮光膜１１ｃがコンタクトホール１８を介して電気的接続されている。このため、走査線３００ａ（図１参照）の抵抗を、第１遮光膜１１ｃの抵抗により顕著に低められる。ゲート電極３ａは、例えばシート抵抗値が２５Ω／□程度のポリシリコン膜から形成されているので、対角１．３インチや０．９インチ程度の小型の液晶装置の場合には、１００〜２００ＫΩ程度の抵抗を有するが、第１遮光膜１１ｃは、前述の如き高融点金属膜から形成されているので、走査線３００ａにおける抵抗は、大幅に低くされる。例えば、第１遮光膜１１ｃをタングステンシリサイドから構成すると、シート抵抗値が７〜８Ω／□程度しかない。このような低抵抗化に応じて走査線３００ａの時定数も、例えば１μｓ以下程度にまで小さくできる。そして、画像表示領域の両側から走査線を駆動する構成（図示せず）をとれば更に、その半分の０．５μｓ以下程度にまで小さくできる。このため、走査線の抵抗や時定数が駆動周波数を上げる際の制約となることを回避できる。さらに、第２遮光膜１１ａと第１遮光膜１１ｃとが絶縁されているため、走査線３００ａによって第２遮光膜１１ａが変動することがない。従って、走査線の電位変動による薄膜トランジスタのトランジスタ特性の劣化を未然に防ぐことができる。
【００７３】
次に、図４のＢ−Ｂ’断面図を参照してＴＦＴ３０及び蓄積容量７０を含む画素部分における構成を更に説明する。尚、図４には、液晶装置用基板１０に加えて、液晶装置用基板１０に液晶５０を介して対向配置される対向基板２０を示してある。
【００７４】
図４のＢ−Ｂ’断面図に示すように、液晶装置は、液晶装置用基板１０と、ガラスや石英からなる透明な他方の基板の一例を構成する対向基板２０とが対向配置されている。対向基板２０には、その全面に渡ってＩＴＯ膜などの透明導電性薄膜からなる対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施されたポリイミド薄膜などの有機薄膜からなる配向膜２２が設けられている。対向基板２０には、各画素の開口領域以外の領域に、第３遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の少なくとも半導体層１ａのチャネル領域１ａ’に侵入を防ぐことができる。
【００７５】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置された液晶装置用基板１０と対向基板２０との間には、後述のシール材５２（図３０及び図３１参照）により囲まれた空間に液晶が封入され、液晶層５０が形成される。
【００７６】
本実施の形態では特にゲート絶縁膜２をゲート電極３ａに対向する位置から延設して誘電体膜として用い、半導体層１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。
【００７７】
これらの結果、データ線６ａ下の領域及びゲート電極３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来る。
【００７８】
図４において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３００ａの一部を構成するゲート電極３ａ、ゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ（ソース電極）、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。本実施の形態では特にデータ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、ゲート電極３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。コンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００７９】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００８０】
また本実施の形態では、画素スイッチング用ＴＦＴ３０のゲート電極３ａをソース・ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース・ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００８１】
ここで、一般には、半導体層１ａのチャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等のポリシリコン層は、光が入射するとポリシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、ゲート電極３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０の下側には、第２遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を効果的に防ぐことが出来る。
【００８２】
本実施の形態では、図２に示されるように第２遮光膜１１ａがチャネル領域よりも大きめに、即ちチャネル領域全体を覆うように形成すれば、チャネル領域に戻り光が入射されるのを防ぐためにさらに効果的である。
【００８３】
（第２実施形態）
図５を参照して本発明の第２実施形態について説明する。図５は、液晶装置用基板の相隣接する複数の画素群の平面図である。尚、図６は図５のＣ−Ｃ’断面図である。図６においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、図５及び図６において、第１実施形態と同じ構成要素には同じ参照符号を付し、また第１実施形態と異なる構成のみ説明し同様な構成については省略する。
【００８４】
図５及び図６に示すように第２実施形態では特に、第１遮光膜１１ｃ'は、走査線方向に沿って縞状に配設されており、ポリシリコン膜からなるゲート電極３ａは、第１遮光膜１１ｃ'に重ねられている。即ち、第１遮光膜１１ｃ'は、ゲート電極３ａの冗長配線として配設されていて、第１遮光膜１１ｃ'は、画素スイッチング用ＴＦＴの下側にも設けられている。つまり走査線３００ｂは走査電極３ａと縞状の第１遮光膜１１ｃ'とにより構成されている。
【００８５】
このため、縞状に形成された第１遮光膜１１ｃ'により画素スイッチング用ＴＦＴ３０に対する戻り光を遮光しつつ、第１遮光膜１１ｃ'及びゲート電極３ａから構成される走査線３００ｂの抵抗を第１遮光膜１１ｃ'により低めることが可能である。従って、前述の縦クロストーク（図２８参照）を防止できる。しかも、第１遮光膜１１ｃ'は、ゲート電極３ａに対する冗長構造をなすので、ゲート電極３ａに断線や導通不良があったとしても、走査線３００ｂが不良化するのを未然に防ぐことも可能となる。これらの結果、第２実施形態により、高品位の画像表示を実現できる。
【００８６】
尚、図５に示されるように、第１遮光膜１１ｃ'をチャネル領域１ａと重なる位置において幅を太くすることによりチャネル領域１ａへの戻り光をより確実に防止することが可能である。
【００８７】
また、第２実施形態においては、ゲート電極３ａがゲート絶縁膜を介してチャネル領域に対向配置されるＴＦＴ（第１のＴＦＴ）と，チャネル領域を覆う位置に設けられた第１遮光膜１１ｃ'が第１層間絶縁膜を介してチャネル領域に対向配置されたゲート電極となるＴＦＴ（第２のＴＦＴ）が形成されることになり、チャネル領域を挟んで上下にゲート電極が形成されることになる。従って、第１遮光膜１１ｃ'により第１のＴＦＴをバックチャネルにすることにより該第１のＴＦＴ即ち、画素の薄膜トランジスタの特性向上を図ることが可能となる。尚、第２のＴＦＴのゲート絶縁膜である第１層間絶縁膜を薄くすれば、第２のＴＦＴの特性向上を図ることができる。
【００８８】
（第３実施形態）
本発明による液晶装置の第３実施形態について、図７を参照して説明する。図７は、液晶装置用基板の相隣接する複数の画素群の平面図である。尚、図７において、図５に示した第２実施形態と同じ構成要素には同じ参照符号を付し、第２実施形態と異なる構成のみ説明する。
【００８９】
第３実施形態は、ゲート電極３ａ’が第１遮光膜１１ｃ'と同じく、走査線方向に沿って縞状に配設されており、走査線３００ｄが、これらのゲート電極３ａ’及び第１遮光膜１１ｃ'から冗長的に構成されている。尚、その他の点は図５に示した第２実施形態の場合と同様である。
【００９０】
このように第３実施形態によれば、第１遮光膜１１ｃ'により走査線３００ｄの低抵抗化を図ることができるので、前述の縦クロストーク（図２８参照）等の発生を抑制でき、高品位の画像表示を実現できる。そして、走査線３００ｄにおける冗長構造により、ゲート電極３ａ’及び第１遮光膜１１ｃ'が断線や導通不良を起こしても、この一方とコンタクトホール１８を介して電気的接続された他方の配線の存在により、走査線３００ｄが不良化するのを未然に防ぐことも可能となる。
【００９１】
尚、第３実施形態では、各走査線３００ｄ毎に、一画素につき２個のコンタクトホール１８が設けられているが、この個数は３個以上又は１個でもよいし、或いは、複数の画素につき１個であってもよい。コンタクトホール１８の数を増せば、両配線間における冗長構造の度合いを高められ且つ低抵抗化でき、コンタクトホール１８の数を減らせば、コンタクトホール１３を開孔する工程や構造を簡単にできる。従って、第１遮光膜１１ｃ'のシート抵抗、駆動周波数、要求される仕様等を勘案しつつ、コンタクトホール１８の個数の設定により、第１遮光膜１１ｃ'による走査線３００ｄの低抵抗化及び冗長構造による利益と、多数のコンタクトホール１３を開孔することによる製造上及び構造上の不利益とを適度にバランスさせられるので、実践上大変有利である。
【００９２】
また、第３実施形態においても第２実施形態と同様に第１遮光膜１１ｃ'が第２ＴＦＴのゲート電極として機能することが可能であるため、第２実施形態で述べた場合と同様な効果が得られる。
【００９３】
（第４実施形態）
本発明による液晶装置の第４実施形態について、図８を参照して説明する。図８は、液晶装置用基板の相隣接する複数の画素群の平面図である。尚、図８において、図３に示した第１実施形態の場合と同じ構成要素には同じ参照符号を付し、第１実施形態と異なる構成のみ説明する。
【００９４】
図８に示すように第４実施形態では、半導体膜５０１ａからなる画素スイッチング用ＴＦＴのソース領域に開孔されたコンタクトホール５’とドレイン領域に開孔されたコンタクトホール８’との間の、図中右下がりの斜線部で示された領域がチャネル領域である。このチャネル領域に、ゲート絶縁膜を介して対向するゲート電極５０３ａがポリシリコン膜から構成され、このゲート電極５０３ａの一端がコンタクトホール１８’を介して第１遮光膜１１ｃ''に電気的接続されている。本実施形態では特に、第１遮光膜１１ｃ'が走査線の本体として配設されるとともに、第１遮光膜１１ｃ''とは絶縁された島状の第２遮光膜１１a''が第１遮光膜１１ｃ''と同時に同一膜によりチャネル領域下に形成されている。また、容量線３ｂ’は、これら二つのコンタクトホール８’及び５’を避けるように走査線本体たる第１遮光膜１１ｃ''に沿って設けられている。
【００９５】
このように構成された液晶装置の第４実施形態によれば、ゲート電極５０３ａは、導電性のポリシリコン膜から形成されているので、金属膜からゲート電極を形成する場合のように、活性化アニール等の高温プロセス時に生じる応力により画素スイッチング用ＴＦＴを構成する半導体膜、ゲート絶縁膜、金属膜等が剥離する危険を回避できる。同時に、走査線本体として配設された第１遮光膜１１ｃ''により、走査線の抵抗を低めることが可能となる。しかも、画素スイッチング用ＴＦＴは、第１遮光膜１１ｃ''にコンタクトホール１８’を介して電気的接続されているので、ポリシリコン膜からなるゲート電極５０３ａと遮光膜からなる第１遮光膜１１ｃ''との間で確実に且つ信頼性の高い電気的接続状態を実現できる。
【００９６】
これらの結果、第２遮光膜１１ａ''により画素スイッチング用ＴＦＴに対する戻り光を遮光しつつ、第１遮光膜１１ｃ''から構成される走査線の抵抗を低めることにより、前述の縦クロストーク（図２８参照）を防止でき、高品位の画像表示を実現できる。さらに、第２遮光膜１１ａ''と第１遮光膜１１ｃ''とが絶縁されているため、走査線本体である第１遮光膜１１ｃ''によって第２遮光膜１１ａ''が変動することがない。従って、走査線の電位変動による薄膜トランジスタのトランジスタ特性の劣化を未然に防ぐことができる。
【００９７】
第４実施形態の図８では、第２遮光膜１１ａ''が島状に形成されているが、例えば縞状に形成して定電位源に接続するようにしてもよい。
【００９８】
上述の第１乃至第４実施形態では、いずれもチャネル領域への戻り光の防止と走査線の低抵抗化とを同一の導電性遮光膜により実現するものである。上述の実施形態を用いてさらに容量線の低抵抗化を実現するための変形例を説明する。
【００９９】
（第１実施形態の第１変形例）
第１実施形態の第１変形例について図９及び図１０を用いて説明する。図９は、液晶装置用基板の相隣接する複数の画素群の平面図であり、図１０は、図９のＤ−Ｄ’断面図である。第１変形例は第１実施形態と同様な構成については説明を省略し、異なる構成のみ説明する。
【０１００】
第１変形例では、第２遮光膜１１ａ'''が、容量線３ｂに沿って形成され、第２遮光膜１１ａ'''及び容量線３ｂは定電位源に各々電気的接続されている。従って、第２遮光膜１１ａ'''に対向配置される画素スイッチング用ＴＦＴ３０に対し第２遮光膜１１ａ'''の電位変動が悪影響を及ぼすのを防ぐことができる。また、容量線３ｂは、蓄積容量７０の第２蓄積容量電極として良好に機能し得る。この場合、図９及び図１０に示されるように第２遮光膜１１ａ'''は低電位源としてコンタクトホール１３を介して容量線３ｂに接続するようにしてもよい。あるいは、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される定電位源等に接続してもよい。周辺回路等の電源を利用すれば、専用の電位配線や外部入力端子を設ける必要なく、第２遮光膜１１ａ'''及び容量線３ｂを定電位にできる。（図示せず）そして、第２遮光膜１１ａ'''と容量線３ｂとを、例えば画像表示領域の端部において電気的接続し、両者の定電位を同じにする構成を採れば、定電位源から両者への配線を部分的に共用でき、構成の単純化が図れる。
【０１０１】
図９及び図１０に示されるように、容量線３ｂと第２遮光膜１１ａ'''とをコンタクトホール１３を介して接続させると、容量線３ｂは、高抵抗なポリシリコン膜から形成されているが、第２遮光膜１１ａ'''は低抵抗な導電性の高融点金属から形成されているので、容量線３ｂにおけるゲート電極３ａに沿った方向の抵抗は、大幅に低抵抗化される。例えば、第２遮光膜１１ａ'''をＷＳｉで形成した場合、ポリシリコン膜と比較してシート抵抗値を１／３以下に低減することができる。
【０１０２】
この結果、容量線３ｂの時定数についても、第２遮光膜１１ａ'''の存在により、例えば、十数μ秒程度から数μ秒程度にまで小さくすることが出来る。従って、データ線６ａの下を交差して配線された容量線３ｂにおける各データ線６ａとの容量カップリングにより、容量線３ｂの電位が揺れることに起因した横クロストークやゴースト等の発生を低減できる。即ち、図２９に示した画像８０２のような表示劣化の問題は起こらない。そして、特に当該液晶装置を前述のようにＸＧＡ、ＳＸＧＡ等の駆動周波数の高い機種として構成しても、容量線３ｂの時定数が十分に小さくされているため、やはり横クロストークやゴースト等の発生を低減できる。
【０１０３】
従って、このような横クロストークやゴースト等の防止のために、前述の如きデータ線６ａ毎や画素毎に液晶駆動電圧の極性を反転させる方式を採用する必要性は無く、逆に、液晶層５０のディスクリネーションを低減することができ且つ画素開口率を高めるのに適した、走査線３００ａ毎に液晶駆動電圧を基準電圧に対して反転させる走査線反転駆動方式（所謂１Ｈ反転駆動方式）を採用できる。
【０１０４】
また第１変形例においては、第２遮光膜１１ａ'''は、チャネル領域を覆う位置に設けられた遮光膜の部分を含むと共に容量線３ｂに沿って網目状に設けられているので、第２遮光膜１１ａ'''により各画素部の開口領域を規定でき、第１遮光膜１１ｃにより走査線の抵抗を低められる。
【０１０５】
（第２実施形態の第２変形例）
第２実施形態の第２変形例を図１１を用いて説明する。第２変形例は第２実施形態と同様な構成を有し、異なる構成のみ説明する。第２遮光膜１１ｄは、画素スイッチング用ＴＦＴの下側を除く領域において容量線３ｂに重なるように形成されている。また、容量線３ｂと第２遮光膜１１ｄとは、第１変形例の場合と同様に、コンタクトホール１３を介して電気的接続してもよいし、他の定電位源に接続してもよい。このように第２変形例では、走査線３ａの下に第１遮光膜１１ｃを設けるとともに、第１遮光膜１１ｃとは絶縁された第２遮光膜１１ｄが容量線３ｂ下に設けられているため、走査線と容量線の両方の低抵抗化を実現できる。 従って、第１変形例の場合と同様に、容量線３ｂの抵抗を第２遮光膜１１ｄにより低めることにより、前述の横クロストーク（図２９参照）を防止することもできる。また、第２遮光膜１１ｄと第１遮光膜１１ｃとは絶縁されているため、走査線の電位変動により第２遮光膜１１ｄが影響されることがない。これらの結果、第２変形例により、高品位の画像表示を実現できる。
【０１０６】
尚、図示を省略するが、第３実施形態において、第２変形例と同様に第２遮光膜１１ｄを容量線３ｂに沿って形成することが可能であり、その場合は第２変形例と同様な効果が得られる。
【０１０７】
また、第４実施形態においても第２遮光膜１１ａ'を容量線３ｂに沿って形成し、さらには容量線とコンタクトを介して接続するようにすれば、走査線と容量線の両方の低抵抗化を実現できる。
【０１０８】
（第５実施形態）
図１２は、液晶装置用基板の相隣接する複数の画素群の平面図である。尚、図１２において、図２に示した第１実施形態の場合と同じ構成要素には同じ参照符号を付し、第１実施形態と異なる構成のみ説明する。
【０１０９】
図１２において、液晶装置用基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３００ｅ（ゲート電極を含む）が設けられている。即ち、本実施の形態では、第１乃至第４実施形態及びその変形例のように容量線が設けられておらずに、前段（第ｎ−１段目）の走査線３００ｅが（第ｎ段目における）容量線として機能するように構成されている。より具体的には、前段の走査線３００ｅを構成するポリシリコン膜から延設された第２蓄積容量電極５０４と、画素スイッチング用ＴＦＴのドレイン領域から延設された第１蓄積容量電極１ｆ”とが、画素スイッチング用ＴＦＴのゲート絶縁膜から延設された絶縁膜（誘電体膜）を介して対向配置されることにより蓄積容量が構成される。そして、データ線６ａは、コンタクトホール５を介してポリシリコン膜からなる半導体層１ａのソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８”を介して半導体層１ａのドレイン領域に電気的接続されている。
【０１１０】
導電性の遮光膜からなる第１遮光膜１１ｅは、図中右上がりの斜線で示した領域に配設されており、即ち走査線３００ｅに重ねて設けられている。走査線３００ｅは夫々、半導体層１ａのチャネル領域（図１２中右下りの斜線の領域）に対向するゲート電極を含むように配設されており、第１遮光膜１１ｅは、ポリシリコン膜からなる走査線３００ｅとコンタクトホール１８”を介して各画素毎に電気的接続されることにより冗長構造をなす。
【０１１１】
このように第５実施形態によれば、前述の高融点金属膜からなる第１遮光膜１１ｅにより、走査線３００ｅは低抵抗化されると共に画素スイッチング用ＴＦＴのチャネル領域に対する戻り光に対する遮光がなされる。更に、画素スイッチング用ＴＦＴのゲート電極は、導電性のポリシリコン膜から形成されているので、金属膜からゲート電極を形成する場合のように、活性化アニール等の高温プロセス時に生じる応力により薄膜トランジスタを構成する半導体膜、ゲート絶縁膜、金属膜等が剥離する危険を回避でき、信頼性の高い液晶装置の製造が可能となる。
【０１１２】
また、第５実施形態では、第１遮光膜１１ｅは、走査線３００ｅに重ねられた部分からデータ線６ａに沿って延設された第３蓄積容量電極１１ｅ’を含むようにしてもよい。その場合、第１層間絶縁膜を介して対向配置される第３蓄積容量電極１１ｅ’と第１蓄積容量電極１ｆ”とにより蓄積容量を増すことができる。更に、第１遮光膜１１ｅは、画素スイッチング用ＴＦＴのチャネル領域に対向する部分が幅広に形成しても良い。その場合、図１２中右下がりの斜線で示されたチャネル領域において、確実に戻り光に対する遮光が可能となる。
【０１１３】
（液晶装置の周辺回路の構成）
上記の実施形態及びそれらの変形例を用いて、液晶装置用基板１０上に周辺回路を形成した構成について、図１３を用いて説明する。
【０１１４】
図１３において、液晶装置は周辺回路として、データ線６ａを駆動するデータ線駆動回路１０１と、走査線３００ａを駆動する走査線駆動回路１０４と、複数のデータ線６ａに所定電圧レベルのプリチャージ信号ＮＲＳを画像信号Ｓ１、Ｓ２、…Ｓｎの供給に先行して夫々供給するプリチャージ回路２０１と、画像信号Ｓ１、Ｓ２、…Ｓｎをサンプリングして複数のデータ線６ａに夫々供給するサンプリング回路３０１とを備える。
【０１１５】
走査線駆動回路１０４は、外部制御回路から供給される電源、基準クロックＣＬＹ及びその反転クロック等に基づいて、所定タイミングで走査線３００ａに走査信号Ｇ１、Ｇ２、…、Ｇｍをパルス的に線順次で印加する。
【０１１６】
データ線駆動回路１０１は、外部制御回路から供給される電源、基準クロックＣＬＸ及びその反転クロック等に基づいて、走査線駆動回路１０４が走査信号Ｇ１、Ｇ２、…、Ｇｍを印加するタイミングに合わせて、データ線３５に画像信号を供給する。
【０１１７】
プリチャージ回路２０１は、スイッチング素子として、例えばＴＦＴ２０２を各データ線６ａ毎に備えており、プリチャージ信号線２０４がＴＦＴ２０２のドレイン又はソース電極に接続されており、プリチャージ回路駆動信号線２０６がＴＦＴ２０２のゲート電極に接続されている。そして、動作時には、プリチャージ信号線２０４を介して、外部電源からプリチャージ信号ＮＲＳを書き込むために必要な所定電圧の電源が供給され、プリチャージ回路駆動信号線２０６を介して、各データ線６ａについて画像信号Ｓ１、Ｓ２、…、Ｓｎに先行するタイミングでプリチャージ信号ＮＲＳを書き込むように、外部制御回路からプリチャージ回路駆動信号ＮＲＧが供給される。プリチャージ回路２０１は、好ましくは中間階調レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎに相当するプリチャージ信号ＮＲＳ（画像補助信号）を供給する。
【０１１８】
サンプリング回路３０１は、ＴＦＴ３０２を各データ線６ａ毎に備えており、画像信号線３０４がＴＦＴ３０２のソース電極に接続されており、サンプリング回路駆動信号線３０６がＴＦＴ３０２のゲート電極に接続されている。そして、画像信号線３０４を介して、画像信号Ｓ１、Ｓ２、…、Ｓｎが入力されると、これらをサンプリングする。即ち、サンプリング回路駆動信号線３０６を介してデータ線駆動回路１０１からサンプリング回路駆動信号ＳＨ１、ＳＨ２、…、ＳＨｎが入力されると、画像信号線３０４に供給される画像信号Ｓ１、Ｓ２、…、Ｓｎをデータ線６ａに順次印加する。
【０１１９】
このように本実施の形態では、データ線６ａを一本毎に選択するように構成されているが、上述したようにデータ線６ａを複数本毎にグループ毎に供給するようにしても良い。
【０１２０】
ここで、本実施の形態の液晶装置において行われるプリチャージについて図１４を参照して説明を加える。
【０１２１】
図１４に示すように、データ線駆動回路１０１が有するシフトレジスタには、一画素当りの選択時間ｔ１（ドット周波数）を規定するクロック信号（ＣＬＸ）が水平走査の基準として入力されるが、転送スタート信号（ＤＸ）が入力されると、このシフトレジスタから転送信号Ｘ１、Ｘ２、…が順次供給される。各水平走査期間において、このような転送スタート信号（ＤＸ）の入力に先行するタイミングで、プリチャージ回路駆動信号（ＮＲＧ）がプリチャージ回路２０１に供給される。より具体的には、垂直走査の基準とされるクロック信号（ＣＬＹ）がハイレベルとなると共に画像信号（ＶＩＤ）が信号の電圧中心値（ＶＩＤ中心）を基準として極性反転した後、この極性反転からプリチャージをするまでのマージンである時間ｔ３経過後に、プリチャージ回路駆動信号（ＮＲＧ）は、ハイレベルとされる。他方、プリチャージ信号（ＮＲＳ）は、画像信号（ＶＩＤ）の反転に対応して、水平帰線期間で画像信号（ＶＩＤ）と同極性の所定レベルとされる。従って、プリチャージ回路駆動信号（ＮＲＧ）がハイレベルとされる時間ｔ２において、プリチャージが行われる。そして、水平帰線期間が終了して有効表示期間が始まる時点よりも時間ｔ４だけ前に、即ち、プリチャージが終了してから画像信号（ＶＩＤ）が書き込まれるまでのマージンを時間ｔ４として、プリチャージ回路駆動信号（ＮＲＧ）は、ローレベルとされる。以上のように、プリチャージ回路２０１は、各水平帰線期間において、プリチャージ信号（ＮＲＳ）を画像信号の供給に先行して複数のデータ線６ａに供給する。
【０１２２】
本実施形態及び変形例は、上述のように第１遮光膜１１ｃ（１１ｃ'、１１ｃ''、１１ｅ）により走査線３００ａの抵抗及び時定数が小さくされているため、このようにプリチャージを行って駆動周波数を高める場合に特に有利である。
【０１２３】
即ち、図１４において、水平帰線期間内にプリチャージを行っているが、前段の走査線３００ａにより画素スイッチング用ＴＦＴのゲートに印加される電圧は、時間ｔ３内でオフ電位に安定する必要がある。即ち、第ｎ段目の走査線に係るプリチャージは、第ｎ−１段目の走査線により第ｎ−１段目のゲートがオフされてから行われる必要がある。従って、時間ｔ３が長くなるように各信号のタイミングを設定すれば、走査線３００ａの時定数が大きくても良いようにも考えられる。しかしながら、この時間ｔ３を長くとると、今度は、時間ｔ５、ｔ２、ｔ４を短くする必要性が生じる。ここで、前述したデータ線６ａと容量線３ｂとの容量カップリングによる容量線３ｂの電位の揺れは、時間ｔ５内で安定に向かう。従って、時間ｔ５を余り短くすると、容量線３ｂの電位の揺れにより図２９を用いて説明したような横クロストーク等が発生してしまう。また、時間ｔ２を短くしたのでは、プリチャージの能力が低下してしまうか或いは電荷供給能力の高いプリチャージ回路が必要となってしまう。更に又、時間ｔ４を短くしたのでは、プリチャージ信号と画像信号とが同時にデータ線６ａに印加されかねない。従って、プリチャージを良好に行うためには、前段の走査線３００ａの電位がオフ電位に安定する時間ｔ３を安易に長くすることは出来ない。しかるに、本実施の形態によれば、第１遮光膜１１ｃにより走査線３００ａの抵抗を大幅に下げると共に時定数を大幅に下げるので、前段の走査線３００ａの電位がオフ電位に安定する時間も大幅に短縮される。このため、第ｎ−１段目のゲートがオフされる前に第ｎ段目のプリチャージが行われることや、第ｎ−１段目の画像信号の電位に第ｎ段目の走査線３００ａにおけるプリチャージの電位が引かれることはなくなる。これらの結果、液晶装置の駆動周波数を高めてプリチャージを行っても、前述の如き縦クロストーク（図２８参照）は低減され、高品位の画像表示が行える。
【０１２４】
（液晶装置の製造プロセス）
次に以上のような構成を持つ液晶装置の製造プロセスとして、第１変形例を例として図１５から図１８及び図１９から図２２を参照して説明する。
【０１２５】
尚、図１５から図１８は、液晶装置用基板の図９のＤ−Ｄ’断面に対応させて示す工程図であり、図１９から図２２は、液晶装置用基板の図９のＥ−Ｅ’断面に対応させて示す工程図である。
【０１２６】
また、前述した液晶装置の第１実施形態から第４実施形態の製造プロセスは、第１変形例における製造プロセスと比べて、工程（１３）のコンタクトホール１３を開孔しない点（図１５参照）及び容量線３ｂの下に遮光膜を設けない点で異なり、他の工程については同じであるため、その説明は省略する。
【０１２７】
図１５及び図１９の工程の（１）に夫々示すように、石英基板、ハードガラス等の液晶装置用基板１０をＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおける液晶装置用基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前に液晶装置用基板１０を同じ温度かそれ以上の温度で熱処理しておく。
【０１２８】
このように処理された液晶装置用基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、１０００〜５０００オングストローム程度の層厚、好ましくは約２０００オングストロームの層厚の遮光膜１１を形成する。
【０１２９】
続いて、図１５及び図１９の工程の（２）に夫々示すように、該形成された遮光膜１１上をパターニングすることにより、第１遮光膜１１ｃ及び第２遮光膜１１ａ'''を形成する。
【０１３０】
次に図１５及び図１９の工程（３）に夫々示すように、第１遮光膜１１ｃ及び第２遮光膜１１ａ'''の上に、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の層厚は、例えば、約５０００〜２００００オングストロームとする。
【０１３１】
次に図１５及び図１９の工程（４）に夫々示すように、第１層間絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５００〜２０００オングストロームの厚さ、好ましくは約１０００オングストロームの厚さとなるまで固相成長させる。
【０１３２】
この際、図１０に示した画素スイッチング用ＴＦＴ３０として、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【０１３３】
次に図１５及び図１９の工程（５）に夫々示すように、図７に示した如き所定パターンのチャネル領域１ａ’を含む半導体層１ａを形成する。即ち、特にデータ線６ａ下で容量線３ｂが形成される領域及びゲート電極３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極（半導体層）１ｆを形成する。
【０１３４】
次に図１５及び図１９の工程（６）に夫々示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３００オングストロームの比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５００オングストロームの比較的薄い厚さに堆積し、多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用の絶縁膜２を形成する。この結果、第１蓄積容量電極１ｆの厚さは、約３００〜１５００オングストロームの厚さ、好ましくは約３５０〜５００オングストロームの厚さとなり、ゲート絶縁膜２の厚さは、約２００〜１５００オングストロームの厚さ、好ましくは約３００〜１０００オングストロームの厚さとなる。
【０１３５】
尚、図１５の工程（６）において特に限定されないが、第１蓄積容量電極１ｆとなる半導体層部分に、例えば、リン（Ｐ）イオンをドーズ量約３×１０１２／ｃｍ２でドープして、低抵抗化させてもよい。
【０１３６】
次に、図１５及び図１９の工程（７）に夫々示すように、第１層間絶縁膜１２に第２遮光配線１１ａに至るコンタクトホール１３及び第１遮光膜１１ｃに至るコンタクトホール１８を形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３及び１８等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３及び１８等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【０１３７】
次に図１５及び図１９の工程（８）に夫々示すように、ポリシリコン層３を堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。
【０１３８】
次に、図１６及び図２０の工程（９）に夫々示すように、図９に示した如き所定パターンのゲート電極３ａと共に容量線３ｂを形成する。これらのゲート電極３ａ及び容量線３ｂの膜厚は夫々、例えば、約３５００オングストロームとされる。
【０１３９】
次に図１６及び図２０の工程（１０）に夫々示すように、図１１に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、ゲート電極３ａを拡散マスクとして、Ｐ（リン）などのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これによりゲート電極３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物のドープにより容量線３ｂ及びゲート電極３ａも低抵抗化される。
【０１４０】
続いて、図１６及び図２０の工程（１１）に夫々示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｂ及び高濃度ドレイン領域１ｃを形成するために、ゲート電極３ａよりも幅の広いマスクでレジスト層６２をゲート電極３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、ゲート電極３ａをマスクとして、Ｐイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。
【０１４１】
不純物のドープにより容量線３ｂ及びゲート電極３ａも更に低抵抗化される。
【０１４２】
また、工程（１０）及び工程（１１）を再度繰り返し、Ｂ（ボロン）イオンなどのIII族元素のドーパントを行うことにより、ｐチャネル型ＴＦＴを形成することができる。これにより、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路１０１及び走査線駆動回路１０４を液晶装置用基板１０上の周辺部に形成することが可能となる。このように、本実施の形態においては、画素スイッチング用ＴＦＴ３０の半導体層をポリシリコンで形成するので、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、データ線駆動回路１０１及び走査線駆動回路１０４を形成することができ、製造上有利である。
【０１４３】
次に図１６及び図２０の工程（１２）に夫々示すように、画素スイッチング用ＴＦＴ３０におけるゲート電極３ａと共に容量線３ｂ及びゲート電極３ａを覆うように、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚は、約５０００〜１５０００オングストロームが好ましい。
【０１４４】
次に図１６の工程（１３）に夫々示すように、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線３１に対するコンタクトホール５を形成する。また、ゲート電極３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【０１４５】
次に図１７及び図２１の工程（１４）に夫々示すように、第２層間絶縁膜４の上に、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１０００〜５０００オングストロームの厚さ、好ましくは約３０００オングストロームに堆積し、更に図１６及び図２０の工程（１５）に夫々示すように、データ線６ａを形成する。
【０１４６】
次に図１７及び図２１の工程（１６）に夫々示すように、データ線６ａ（ソース電極）上を覆うように、例えば、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の層厚は、約５０００〜１５０００オングストロームが好ましい。
【０１４７】
次に図１８の工程（１７）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を形成する。
【０１４８】
次に図１７及び図２１の工程（１８）に夫々示すように、第３層間絶縁膜７の上に、ＩＴＯ膜等の透明導電性薄膜９を、約５００〜２０００オングストロームの厚さに堆積し、更に図１６及び図２０の工程（１９）に夫々示すように、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１４９】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、ラビング処理を施すこと等により、配向膜１６（図１０参照）が形成される。
【０１５０】
他方、図１０に示した対向基板２０については、ガラス基板等が先ず用意され、画素毎に形成された第３遮光膜２３、及び後述のように画像表示領域と該画像表示領域外とを仕切るための周辺見切りとしての第４遮光膜（図２２及び図２３参照）が、例えば金属クロムをスパッタした後、パターニングされる。尚、第３遮光膜２３及び第４遮光膜５３は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【０１５１】
その後、対向基板２０の全面にＩＴＯ等の透明導電性薄膜を、約５００〜２０００オングストロームの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１上に配向膜２２（図１０参照）が形成される。
【０１５２】
最後に、上述のように各層が形成された液晶装置用基板１０と対向基板２０とは、配向膜１６及び２２（図１０参照）が対面するようにシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１５３】
以上により、図９に示した液晶装置の第１変形例が製造される。
【０１５４】
（液晶装置の全体構成）
以上のように構成された液晶装置の各実施の形態の全体構成を図２３及び図２４を参照して説明する。尚、図２３は、液晶装置用基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図２４は、対向基板２０を含めて示す図２３のＨ−Ｈ’断面図である。
【０１５５】
図２３において、液晶装置用基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、前述のように周辺見切りとしての、例えば第３遮光膜２３と同じ或いは異なる材料から成る遮光性の第４遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２が液晶装置用基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。ゲート電極３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更に液晶装置用基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、液晶装置用基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図２４に示すように、図２３に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２により液晶装置用基板１０に固着されている。
【０１５６】
以上説明した各実施の形態における液晶装置は、カラー液晶プロジェクタに適用されるため、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施の形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第３遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施の形態における液晶装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１５７】
以上説明した各実施の形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、画素スイッチングＴＦＴの下側に遮光膜を設けているので、液晶装置用基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、液晶装置用基板１０の裏面側での反射を防止するために、反射防止用のＡＲ被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、各実施の形態では、液晶装置用基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に遮光膜が形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、液晶装置用基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施の形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１５８】
（電子機器）
次に、以上詳細に説明した各実施の形態における液晶装置を備えた電子機器実施形態について図２５から図２７を参照して説明する。
【０１５９】
先ず図２５に、上述の各実施の形態における液晶装置に等しく構成された液晶装置１００を備えた電子機器の概略構成を示す。
【０１６０】
図２５において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成する液晶装置用基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１６１】
次に図２６及び図２７に、このように構成された電子機器の具体例を各々示す。
【０１６２】
図２６において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４が液晶装置用基板上に搭載された液晶装置１００を含む液晶モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１６３】
本実施の形態では特に、遮光膜がＴＦＴの下側にも設けられているため、当該液晶装置１００からの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際の液晶装置用基板の表面からの反射光、他の液晶装置から出射した後にダイクロイックプリズム１１１２を突き抜けてくる投射光の一部等が、戻り光として液晶装置用基板の側から入射しても、画素電極のスイッチング用のＴＦＴ等のチャネル領域に対する遮光を十分に行うことができる。このため、小型化に適したプリズムを投射光学系に用いても、各液晶装置の液晶装置用基板とプリズムとの間において、戻り光防止用のＡＲ（Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ）フィルムを貼り付けたり、偏光板にＡＲ被膜処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１６４】
さらに、本実施形態は、遮光膜によりチャネル領域への戻り光を防ぐことができるため、液晶装置に戻り光防止処理を施した偏光板を直接貼りつけず、偏光板を液晶装置から離して形成するようにしてもよい。より具体的には、一方の偏光板（図示せず）をダイクロイックプリズム１１１２に貼り付けることが可能である。このように、偏光板をプリズムユニットに貼り付けることにより、偏光板の熱は、プリズムユニットあるいはレンズで吸収されるため、液晶装置の温度上昇を防ぐことができる。また、このような構成の場合、液晶装置と偏光板との間を離して形成することができるため、液晶装置と偏光板との間には空気層ができる。そこでプリズムユニットの上側あるいは下側の一方に冷却手段（図示せず）を設け、冷却手段から液晶装置と偏光手段との間に冷風等の送風を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。
【０１６５】
図２７において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶装置１００がトップカバーケース内に備えられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１６６】
以上図２６及び図２７を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図２５に示した電子機器の例として挙げられる。
【０１６７】
以上説明したように、本実施の形態によれば、信頼性が高く、縦クロストーク（図２８参照）、横クロストークやゴースト等（図２９参照）の表示劣化が低減されており且つ戻り光等に対する遮光性能に優れた液晶装置により高品位の画像表示が可能な各種の電子機器を実現できる。
【図面の簡単な説明】
【図１】第１実施形態における画像形成領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】第１実施形態の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】図２のＢ−Ｂ’断面図である。
【図５】第２実施形態の相隣接する複数の画素群の平面図である。
【図６】図５のＣ−Ｃ’断面図である。
【図７】第３実施形態の相隣接する複数の画素群の平面図である。
【図８】第４実施形態の相隣接する複数の画素群の平面図である。
【図９】第１実施形態の第１変形例における相隣接する複数の画素群の平面図である。
【図１０】図９のＤ−Ｄ’断面図である。
【図１１】第２実施形態の第２変形例における相隣接する複数の画素群の平面図である。
【図１２】第５実施形態の相隣接する複数の画素群の平面図である。
【図１３】液晶装置の実施形態における液晶装置用基板上の周辺回路を示すブロック図である。
【図１４】プリチャージに係わる各種信号のタイミングチャートである。
【図１５】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＤ−Ｄ’断面部分について順を追って示す工程図（その１）である。
【図１６】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＤ−Ｄ’断面部分について順を追って示す工程図（その２）である。
【図１７】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＤ−Ｄ’断面部分について順を追って示す工程図（その３）である。
【図１８】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＤ−Ｄ’断面部分について順を追って示す工程図（その４）である。
【図１９】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＥ−Ｅ’断面部分について順を追って示す工程図（その１）である。
【図２０】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＥ−Ｅ’断面部分について順を追って示す工程図（その２）である。
【図２１】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＥ−Ｅ’断面部分について順を追って示す工程図（その３）である。
【図２２】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＥ−Ｅ’断面部分について順を追って示す工程図（その４）である。
【図２３】液晶装置の各実施の形態における液晶装置用基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２４】図２２のＨ−Ｈ’断面図である。
【図２５】本発明による電子機器実施形態の概略構成を示すブロック図である。
【図２６】電子機器の一例としての液晶プロジェクタを示す断面図である。
【図２７】電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図２８】縦クロストークによる表示劣化を説明するための概念図である。
【図２９】横クロストークによる表示劣化を説明するための概念図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ〜１ｆ”…第１蓄積容量電極
２…ゲート絶縁膜
３ａ…ゲート電極
３ｂ、３ｂ’…容量線（第２蓄積容量電極）
４…第２層間絶縁膜
５…コンタクトホール
６ａ…データ線（ソース電極）
６ｂ…定電位線
７…第３層間絶縁膜
８〜８”…コンタクトホール
９ａ…画素電極
１０…液晶装置用基板
１１ａ、１１ａ'、１１a''、１１ａ'''、１１ｄ…第２遮光膜
１１ｃ、１１ｃ'、１１ｃ''、１１ｅ…第１遮光膜
１２…第１層間絶縁膜
１３…コンタクトホール
１８…コンタクトホール
２０…対向基板
２１…対向電極
２３…第３遮光膜
３０…ＴＦＴ
５０…液晶層
５２…シール材
５３…第４遮光膜
７０…蓄積容量
１０１…データ線駆動回路
１０４…走査線駆動回路
２０１…プリチャージ回路
３０１…サンプリング回路
３００ａ〜３００ｅ…走査線
５０１…半導体膜
５０３ａ…ゲート電極
５０４…第２蓄積容量電極
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下適宜、ＴＦＴと称する）駆動によるアクティブマトリクス駆動方式の液晶装置及びこれを用いた電子機器の技術分野に属し、特に、液晶プロジェクタ等に用いられる、ＴＦＴの下側に遮光膜を設けた形式の液晶装置及びこれを用いた電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、この種の液晶装置が液晶プロジェクタ等にライトバルブとして用いられる場合には、表示画像の高品位化のために、以下に説明するような各種の技術が採用されている。
【０００３】
第１に、液晶装置がライトバルブとして用いられる場合には一般に、液晶層を挟んで液晶装置用基板に対向配置される対向基板の側から投射光が入射される。ここで、投射光がＴＦＴのａ−Ｓｉ（アモルファスシリコン）膜やｐ−Ｓｉ（ポリシリコン）膜から構成されたチャネル形成用の領域に入射すると、この領域において光電変換効果により光電流が発生してしまい、ＴＦＴのトランジスタ特性が劣化する。このため、対向基板には、各ＴＦＴに夫々対向する位置に、Ｃｒ（クロム）などの金属材料や樹脂ブラックなどからブラックマトリクス或いはブラックマスクと呼ばれる遮光膜が形成されるのが一般的である。尚、この遮光膜は、各画素の開口領域（即ち、投射光が透過する領域）を規定することにより、ＴＦＴのｐ−Ｓｉ層に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を果たしている。
【０００４】
ここで特に、この種の液晶装置において、トップゲート構造（即ち、液晶装置用基板上においてゲート電極がチャネルの上側に設けられた構造）を採る正スタガ型又はコプラナー型のａ−Ｓｉ又はｐ−ＳｉＴＦＴを用いる場合には、投射光の一部が液晶プロジェクタ内の投射光学系により戻り光として、液晶装置用基板の側からＴＦＴのチャネルに入射するのを防ぐ必要がある。同様に、投射光が通過する際の液晶装置用基板の表面からの反射光や、更にカラー用に複数の液晶装置を組み合わせて使用する場合の他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部が、戻り光として液晶装置用基板の側からＴＦＴのチャネルに入射するのを防ぐ必要もある。このために、特開平９−１２７４９７号公報、特公平３−５２６１１号公報、特開平３−１２５１２３号公報、特開平８−１７１１０１号公報等に開示されたように、石英基板等からなる液晶装置用基板上においてＴＦＴに対向する位置（即ち、ＴＦＴの下側）にも、例えば不透明な高融点金属から遮光膜を形成する技術が採用されている。
【０００５】
第２に、この種の液晶装置においては、走査信号をゲート電極に印加することによりＴＦＴをオン（導通状態）として画素電極に画像信号を供給する時間に対して、画素電極に電圧が保持される時間を長くするために、即ちデューティー比が小さくても十分な時間だけ液晶駆動電圧を印加できるように、画素電極に対して蓄積容量を付加する技術が採用されている。
【０００６】
ここで、走査線に沿って形成された容量線の一部を他方の蓄積容量電極として構成する方式が一般化されている。或いは、各走査線にＴＦＴを介して接続された画素電極に対して、当該各走査線の前段の走査線を容量線として代用して、蓄積容量を付加することも一般化している。即ち、各画素のＴＦＴのゲート絶縁膜を延設して誘電体膜として用いて且つ画素電極に接続されたソース又はドレイン領域を形成する半導体膜を延設して一方の蓄積容量電極とすると共に前段の走査線の一部を延設して他方の蓄積容量電極として構成するのである。この場合には、容量線を別途配線しないで済むため、製造上有利であり、装置構成の簡略化にも役立つ。
【０００７】
第３に、この種の液晶装置においては、表示画面におけるフリッカ防止や直流電圧印加による液晶劣化を防止するために、画像信号のフレームやフィールド単位で液晶印加電圧を反転したり、更に走査線毎、データ線毎又は画素毎に液晶印加電圧を反転する技術が採用されている。
【０００８】
これらの反転駆動方式のうち、データ線や走査線に沿った液晶部分の配向不良の低減、画素部の開口領域の確保、制御の容易さ等の観点から、少なくともデータ線毎に液晶印加電圧の反転駆動を行う方式（以下、走査線反転駆動方式）が主流となっている。
【０００９】
第４に、この種の液晶装置においては、所定タイミングでデータ線に画像信号を書き込むデータ線駆動回路における、データ線への書き込み負担を軽減するために、各データ線に対して水平帰線期間内に画像信号に先行して所定電圧（例えば、中間調レベルに対応する画像信号の電圧）の所謂プリチャージ信号を印加する、即ちプリチャージを行う技術も採用されている。
【００１０】
特に、前述した走査線反転駆動方式の場合には、データ線駆動回路は水平走査毎に逆極性の電圧を持つデータ信号を供給する必要があるため、このプリチャージは極めて重要となる。
【００１１】
以上説明したように、遮光膜をＴＦＴの下側にも設ける第１の技術、容量線や前段の走査線を利用して蓄積容量を付加する第２の技術、走査線反転駆動方式を行う第３の技術、プリチャージを行う第４の技術などを採用することにより、液晶装置を液晶プロジェクタのライトバルブとして用いて高品位の画像表示が可能となる。
【００１２】
【発明が解決しようとする課題】
液晶装置においては、画質向上という一般的要請が強く、このために液晶装置の駆動周波数を高めることが重要となるが、アクティブマトリクス駆動方式における時分割駆動に支障がないように駆動周波数を高めるためには、データ線や走査線或いは容量線の抵抗や時定数を下げる必要がある。
【００１３】
しかしながら、一般に走査線は、６００℃以上の高温プロセスの場合、耐熱性の問題から導電性のポリシリコン膜で形成されている。このため、同じ寸法で配線を形成したとしても、アルミニウム（Ａｌ）膜といった金属膜と比較すれば、ポリシリコン膜は数１００倍以上抵抗が高くなる。したがって、対角２インチ以下といった小型の液晶装置でも、走査線の信号遅延は無視できなくなっており、これに応じて走査線の時定数は数１０μｓ程度になる場合がある。このため、走査線における比較的高い抵抗や大きな時定数が駆動周波数を上げる際の根本的な制約となってしまうという問題点がある。この問題点に対し、例えば走査線を低抵抗の金属膜から形成することで対処しようとすると、走査線は画素のＴＦＴのゲート電極をも構成するので、該ＴＦＴの製造プロセスにおける活性化アニール等の高温プロセスに晒されるため、製造中に応力が発生して半導体膜、ゲート絶縁膜、ゲート電極（走査線）等にクラックが入ってしまう。このため、この対処方法の実用化は極めて困難である。また特に、前述のように前段の走査線を容量線として用いる場合には、各走査線に次段の走査線の容量線としての容量が付加されることになるので、各走査線の時定数はより大きくなってしまうため、この問題はより深刻となる。
【００１４】
更に前述のようにプリチャージを行う場合には、特に水平帰線期間に対して相対的に走査線の時定数が大きくなると、画素におけるＴＦＴをオフにするタイミングが遅れるために、当該オフが遅れたＴＦＴを介して画素電極に、次段の走査線に係るプリチャージ信号が書き込まれることにより、或いは、当該オフが遅れたＴＦＴを介して画素電極の電位に次段の走査線に係るプリチャージ信号の電位が引かれて次段の走査線に係るプリチャージが電位不足となるにより、縦クロストークが発生してしまうという問題点がある。
【００１５】
より具体的には、図２８に示したように、グレー（中間色）を背景として黒部分がハイコントラストで描かれた画像７０１を表示しようとする場合、第ｎ段目の走査線に対応する画素行上で他の画素に与えられる画像信号の電圧（ここでは、グレーに対応する電圧）と部分的に異なる電圧（ここでは、黒に対応する電圧）の画像信号が与えられると、このように走査線の時定数が相対的に大きいことにより、第ｎ−１段目の走査線のゲート電圧がオフ時の電位に安定する前に、即ち第ｎ−１段目の走査線に接続されたＴＦＴがオフされる前に、第ｎ段目の走査線に係るプリチャージ信号が印加される。従って、第ｎ−１段目の画素電極には、第ｎ段目の黒表示の電圧に引かれるプリチャージ信号が印加されるため、図２８に示すように、実際に表示される画像７０２においては、黒表示された画素の上側にある第ｎ−１段目の画素は、走査線反転駆動の場合には（グレー表示ではなく）白表示とされてしまう。他方、第ｎ段目の走査線のゲート電圧がオフ時の電位に安定する前に、即ち第ｎ段目の走査線に接続されたＴＦＴがオフされる前に、第ｎ＋１段目の走査線に係るプリチャージ信号が印加される。従って、第ｎ＋１段目の画素電極には、第ｎ段目の黒表示の電圧に引かれるプリチャージ信号が印加されるため、実際に表示される画像７０２においては、黒表示された画素の下側にある第ｎ＋１段目の画素は、走査線反転駆動の場合には（グレー表示ではなく）白表示とされてしまう。
【００１６】
以上のように、実際に表示される画像７０２においては、グレー表示されるべき背景には、黒表示された画素の上下に白い縦クロストークが生じてしまい、更に、その付近にも走査線の方向に沿って白からグレーに徐々に移行するグラデーションのクロストークが生じてしまうのである。
【００１７】
この場合特に、黒表示すべき部分的に異なる電圧の画像信号が与えられる時点が、各走査線毎の書き込みの終了時点に近い時点である程、即ち、黒表示すべき画素が、一本の走査線上で左右のうち一方側から走査信号を供給する場合には他方側に近い画素である程或いは両側から走査信号を供給する場合には中央に近い画素である程、走査線のゲート電圧がオフ時の電位に安定するより以前に、当該画素行における各画素への書き込みが行われるため、上述の如き縦クロストークが顕著に発生し易い。従って、画面全体として見れば、左右ムラ（片側から走査線を駆動する場合）や中央ムラ（両側から走査線を駆動する場合）といった画質品位の劣化を招くという問題点がある。
【００１８】
加えて、前述した容量線は、走査線と同様のポリシリコン膜から形成される場合、走査線と同様に抵抗や時定数が大きい。このため、複数のデータ線の下を交差して配線された容量線における各データ線との容量カップリングにより容量線の電位が揺れて、横クロストークやゴースト等による画像劣化が発生してしまうという問題点もある。
【００１９】
より具体的には、図２９に示したように、グレーを背景として黒部分がハイコントラストで描かれた画像８０１を表示しようとする場合、このような容量カップリングによる容量線の電位揺れが安定する前に、当該画素行における各画素への書き込みが行われる。このため、実際に表示される画像８０２においては、黒表示すべき部分的に異なる電圧の画像信号が与えられた画素の左右の画素における電圧不足を招いて、グレー表示すべき行全体が白っぽくなるという現象、即ち、横クロストークやゴースト等が発生するのである。
【００２０】
この場合も、前述の縦クロストークの場合（図２８参照）と同様に、黒表示すべき部分的に異なる電圧の画像信号が与えられる時点が、各走査線毎の書き込みの終了時点に近い時点である程、容量カップリングによる容量線の電位揺れが安定するより以前に、当該画素行における各画素への書き込みが行われるため、横クロストークやゴースト等が顕著に発生し易い。
【００２１】
そして、以上説明したような縦クロストーク（図２８参照）や横クロストーク（図２９参照）等は、所謂ＸＧＡ、ＳＸＧＡ等の機種の液晶装置のように駆動周波数が高くなると、相対的に走査線や容量線の時定数が大きくなるために、発生し易くなってしまう。
【００２２】
本発明は上述した問題点に鑑みなされたものであり、遮光膜を用いた比較的簡易な構成により、高品質の画像表示が可能な液晶装置及び当該液晶装置を備えた電子機器を提供することを課題とする。
【００２３】
【課題を解決するための手段】
本発明は、一対の基板間に液晶が挟持されてなり、一対の基板間に液晶が挟持されてなり、該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極に対応して設けられた複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々電気的に接続されており相交差する複数のデータ線及び走査線と、を備え、前記走査線は、前記複数の薄膜トランジスタのゲート電極を構成するとともに、ポリシリコン膜から形成され、相互に分離した複数の島状配線部と、前記複数の島状配線部を相互に電気的に接続し、互いに分離した複数の遮光性の中継配線と、を含み、各前記島状配線部は、前記複数の中継配線のうち、前記薄膜トランジスタの両側に互いに配置される第１及び第２の中継配線の各々と、第１及び第２のコンタクトホールのそれぞれを介して接続され、前記第１及び第２のコンタクトホールは、前記複数の中継配線が配列される方向において、前記薄膜トランジスタの両側に配置されていることを特徴とする。
【００２４】
本発明のかかる構成によれば、薄膜トランジスタのチャネル領域は、一方の基板の側から入射される戻り光等については、遮光膜により遮光されており、薄膜トランジスタの戻り光等による特性劣化を防止できる。他方、走査線の少なくとも一部はこの導電性の遮光膜と同一膜で形成されているので、走査線の抵抗を、導電性の遮光膜の抵抗により顕著に低められる。例えば、走査線をポリシリコン膜から形成し且つ遮光膜を導電性の高融点金属膜から形成すれば、走査線の抵抗を、遮光膜のシート抵抗により支配できる。即ち、走査線における大幅な低抵抗化が可能となる。
【００２５】
以上の結果、低抵抗で小さい時定数の走査線により複数の画素電極に走査信号が供給されるため、液晶装置の駆動周波数を高めても、例えば前述の如き前段の走査線に係るゲートがオフとならないうちにプリチャージ信号が印加されたり、前段の走査線に係る画像信号の電圧にプリチャージ信号が引かれたりすることに起因する縦クロストーク（図２８参照）は低減され、高品位の画像表示が行える。
【００２６】
本発明は、前記走査線が導電性のポリシリコン膜から形成されており、前記遮光膜は、前記ポリシリコン膜にコンタクトホールを介して電気的接続された前記走査線の冗長配線及び中継配線のうち少なくとも一つとして配設された第１遮光膜を有することを特徴とする。
【００２７】
本発明のかかる構成によれば、第１遮光膜は、導電性のポリシリコン膜から形成された走査線に対して、コンタクトホールを介して電気的接続されているので、走査線の抵抗を導電性の遮光膜の抵抗により顕著に低められ、走査線と第１遮光膜との間で確実に且つ信頼性の高い電気的接続状態を実現できる。
【００２８】
本発明の冗長配線とは、走査線と例えばコンタクトホールを介して並列に接続されることにより、導通状態にある走査線との間に冗長的な電気的導通を更に付与する配線をいい、中継配線とは、走査線と例えばコンタクトホールを介して直列に接続されることにより、部分的に途切れた走査線との間を中継して走査線全体の電気的導通を確保する配線をいう。従って、本発明のかかる構成によれば走査線の抵抗を、第１遮光膜を構成する導電性の遮光膜の抵抗により顕著に低められる。
【００２９】
これに加えて、特に第１遮光膜を冗長配線として配設した場合には、異物等により走査線が途中で断線しても、第１遮光膜が走査線の代わりになるので、冗長構造が実現できる。
【００３０】
本発明は、前記遮光膜は、該走査線の冗長配線、中継配線及び本体のうち少なくとも一つとして配設された第１遮光膜と、該第１遮光膜から電気的絶縁されており前記チャネル領域を覆う位置に設けられた前記遮光膜の部分を含む第２遮光膜とを有することを特徴とする。
【００３１】
本発明は、第２遮光膜が第１遮光膜から電気的絶縁されているため、走査信号の電位により第１遮光膜の電位が変動しても、第２遮光膜における電位は実質的に殆ど又は全く変動せずに安定している。そして、このように安定した第２遮光膜が、チャネル領域を覆う位置、即ち画素の薄膜トランジスタの下側に設けられた遮光膜の部分を含むので、画素の薄膜トランジスタの下側に設けられた遮光膜の部分の電位が走査線の電位変動によって変動することにより、薄膜トランジスタのトランジスタ特性を劣化させることを未然に防ぐことが可能となる。
【００３２】
本発明は、前記走査線は、前記走査線に沿って並ぶ前記複数の薄膜トランジスタのゲート電極を夫々含むと共に相互に分断された複数の島状配線部からなり、前記第１遮光膜は、前記複数の島状配線部を相互に電気的接続することを特徴とする。
【００３３】
本発明のかかる構成によれば、走査線をなす複数の島状配線部は、走査線に沿って並ぶ複数の薄膜トランジスタのゲート電極を夫々含むと共に相互に分断されている。従って、この島状配線部だけでは走査信号を各画素に供給不可能であるが、第１遮光膜により、これらの島状配線部は相互に電気的接続されているので、走査信号を各画素に供給可能となる。そして、このように島状配線部を中継する第１遮光膜の抵抗の低さに応じて、走査線の抵抗を低められる。
【００３４】
本発明は、前記遮光膜は、前記走査線の本体として配設された第１遮光膜を有し、前記複数の薄膜トランジスタは、前記第１遮光膜にコンタクトホールを介して電気的接続された導電性のポリシリコン膜から形成されたゲート電極を有することを特徴とする。
【００３５】
本発明のかかる構成によれば、ゲート電極は、導電性のポリシリコン膜から形成されているので、金属膜からゲート電極を形成する場合のように、活性化アニール等の高温プロセス時に生じる応力により薄膜トランジスタを構成する半導体膜、ゲート絶縁膜、金属膜等が剥離する危険を回避できる。同時に、走査線の本体として配設された導電性の遮光膜からなる第１遮光膜により、走査線の抵抗を低めることが可能となる。しかも、複数の薄膜トランジスタは、第１遮光膜にコンタクトホールを介して電気的接続されているので、ポリシリコン膜からなるゲート電極と遮光膜からなる走査線との間で確実に且つ信頼性の高い電気的接続状態を実現できる。
【００３６】
本発明は、前記遮光膜及び前記走査線は、前記複数の薄膜トランジスタの各々において、前記第１層間絶縁膜及びゲート絶縁膜を夫々介して前記チャネル領域を挟んで対向配置されると共にコンタクトホールを介して相互に電気的接続された部分を夫々含むことを特徴とする。
【００３７】
本発明のかかる構成によれば、一方で、走査線は、ゲート電極部がゲート絶縁膜を介してチャネル領域に対向配置されて画素の薄膜トランジスタ（以下、“第１のＴＦＴ”と称する）を構成する。他方で、チャネル領域を覆う位置に設けられた遮光膜の部分は、第１層間絶縁膜を介してチャネル領域に対向配置されるため、ゲート電極部となり、第２のＴＦＴを構成する。そして、これら第１及び第２のＴＦＴのゲート電極部は、コンタクトホールを介して接続されているため、同一のチャネル領域に対してダブルＴＦＴの構造が得られる。従って、第２のＴＦＴにより第１のＴＦＴをバックチャネルにすることにより該第１のＴＦＴ即ち、画素の薄膜トランジスタの特性向上を図ることが可能となる。尚、第２のＴＦＴのゲート絶縁膜である第１層間絶縁膜を薄くすれば、第２のＴＦＴの特性向上を図ることができる。
【００３８】
本発明は、前記複数の走査線は夫々、次段の走査線に前記薄膜トランジスタを介して接続された前記画素電極に蓄積容量を付与するための一方の蓄積容量電極として機能する部分を含むことを特徴とする。
【００３９】
本発明のかかる構成によれば、走査線が含む蓄積容量電極として機能する部分により、次段の走査線に係る画素電極に蓄積容量が付与される。より具体的には例えば、次段の走査線に係る画素の薄膜トランジスタにおける画素電極に接続されたソース又はドレイン側の半導体膜を延設して、第１の蓄積容量電極とする。そして、ゲート絶縁膜から延設された絶縁膜を誘電体膜として、第１の蓄積容量電極に、上述の走査線が含む蓄積容量電極として機能する部分を対向させることにより、前段の走査線を容量線として利用できる。このように構成すると通常は、走査線に次段の画素の容量が付くために該走査線の時定数が大きくなるが、本発明では、遮光膜を利用することにより走査線の時定数を小さくしているため、このように前段の走査線を容量線として利用する構成としても、前述の如き走査線の時定数が大きいことによる縦クロストーク等の画像劣化を低減できる。
【００４０】
本発明は、前記複数の画素電極に対し蓄積容量を夫々付与するために形成された容量線を更に備えたことを特徴とする。
【００４１】
本発明のかかる構成によれば、容量線により、複数の画素電極に対し蓄積容量が夫々付与される。より具体的には例えば、画素の薄膜トランジスタにおける画素電極に接続されたソース又はドレイン側の半導体膜を延設して、第１の蓄積容量電極とする。そして、ゲート絶縁膜から延設された絶縁膜を誘電体膜として、第１の蓄積容量電極に、上述の容量線が含む蓄積容量電極として機能する部分を対向させることにより、蓄積容量を付与できる。
【００４２】
本発明は、前記遮光膜は、前記走査線の冗長配線、中継配線及び本体のうち少なくとも一つとして配設された第１遮光膜と、該第１遮光膜から電気的絶縁されており前記チャネル領域を覆う位置に設けられた前記遮光膜の部分を含むと共に前記容量線を前記一方の基板の側から見て夫々覆う位置に設けられた第２遮光膜とを有し、前記容量線及び前記第２遮光膜は、定電位源に接続されていることを特徴とする。
【００４３】
本発明のかかる構成によれば、第２遮光膜は、第１遮光膜から電気的絶縁され更に定電位源に接続されているので、走査信号の電位により第１遮光膜の電位が変動しても、第２遮光膜における電位は定電位に安定している。そして、このように安定した第２遮光膜が、画素の薄膜トランジスタの下側に設けられた遮光膜の部分を含むので、画素の薄膜トランジスタの下側に設けられた遮光膜の部分の電位が走査線の電位変動によって変動することにより薄膜トランジスタのトランジスタ特性を劣化させることを未然に防ぐことが可能となる。他方、容量線も、定電位源に接続されているので、蓄積容量電極として良好に機能し得る。そして、容量線及び第２遮光膜は定電位源に接続されているので、定電位源に至る両配線を部分的に共用することも可能となる。この場合、定電位源の定電位としては、例えば接地電位に等しくてもよい。
【００４４】
本発明は、前記定電位源は、当該液晶装置を駆動するための周辺回路に供給される定電位源であることを特徴とする。
【００４５】
本発明のかかる構成によれば、定電位源は、走査線駆動回路、データ線駆動回路、対向電極などの周辺回路に供給される、負電源、正電源等の定電位源であるので、特別な電位配線や外部入力端子を設ける必要なく、遮光膜及び容量線を定電位にできる。
【００４６】
本発明は、前記第２遮光膜が、前記容量線の冗長配線、中継配線及び本体の少なくとも一つとして配設されてなることを特徴とする。
【００４７】
本発明はかかる構成により容量線の抵抗を、導電性の遮光膜の抵抗により顕著に低められる。例えば、容量線を走査線と同じポリシリコン膜から形成し且つ遮光膜を導電性の高融点金属膜から形成すれば、容量線の抵抗を、遮光膜のシート抵抗により支配できる。即ち、容量線における大幅な低抵抗化が可能となる。
【００４８】
以上の結果、低抵抗で小さい時定数の容量線により複数の画素電極に蓄積容量が付加されるため、液晶装置の駆動周波数を高めても、前述の如き容量線の電位揺れに起因する横クロストーク（図２９参照）は低減され、高品位の画像表示が行える。また、冗長配線として配設した場合には、容量線が途中で断線しても、第２遮光膜が容量線の代わりになるので、冗長構造が実現できる。
【００４９】
本発明において、前記遮光膜は、前記走査線の冗長配線、中継配線及び本体のうち少なくとも一つとして配設された第１遮光膜と、該第１遮光膜から電気的絶縁されており前記チャネル領域を覆う位置に設けられた前記遮光膜の部分を含むと共に前記容量線及び前記複数のデータ線を前記一方の基板の側から見て夫々覆う位置に網目状に設けられた第２遮光膜とを有することを特徴とする。
【００５０】
本発明のかかる構成によれば、遮光膜が有する第２遮光膜は、第１遮光膜から電気的絶縁されているので、走査信号の電位により第１遮光膜の電位が変動しても、第２遮光膜における電位は安定している。そして、このように安定した第２遮光膜が、画素の薄膜トランジスタの下側に設けられた遮光膜の部分を含むので、画素の薄膜トランジスタの下側に設けられた遮光膜の部分の電位が走査線の電位変動によって変動することにより薄膜トランジスタのトランジスタ特性を劣化させることを未然に防ぐことが可能となる。そして、第２遮光膜は、チャネル領域を覆う位置に設けられた遮光膜の部分を含むと共に網目状に設けられているので、第２遮光膜により各画素部の開口領域を規定でき、第１遮光膜により走査線の抵抗を低められる。
【００５１】
本発明は、前記遮光膜は、前記複数の走査線を前記一方の基板の側から見て夫々覆う位置に縞状に設けられていることを特徴とする。
【００５２】
本発明のかかる構成によれば、遮光膜は、複数の走査線を一方の基板の側から見て夫々覆う位置に縞状に設けられているので、例えばコンタクトホールを介して走査線と縞状の遮光膜とを電気的接続することにより、遮光膜を、走査線に沿う中継配線或いは冗長配線として配設することが可能となる。
【００５３】
本発明は、前記遮光膜は、前記複数の走査線を前記一方の基板の側から見て少なくとも部分的に夫々覆う位置に島状に設けられていることを特徴とする。
【００５４】
本発明のかかる構成によれば、遮光膜は、複数の走査線を一方の基板の側から見て少なくとも部分的に夫々覆う位置に島状に設けられているので、例えばコンタクトホールを介して走査線と島状の遮光膜とを電気的接続することにより、遮光膜を、走査線に沿う中継配線或いは冗長配線として配設することが可能となる。
【００５５】
本発明は、前記遮光膜は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含むことを特徴とする。
【００５６】
本発明のかかる構成によれば、遮光膜は、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、例えば、金属単体、合金、金属シリサイド等から構成されるため、液晶装置用基板上の遮光膜形成工程の後に行われるＴＦＴ形成工程における高温処理により、遮光膜が破壊されたり溶融しないようにできる。
【００５７】
本発明の電子機器は、上記液晶装置を備えたことを特徴とする。
【００５８】
本発明のかかる構成によれば、電子機器は、上述した本願発明の液晶装置を備えているため、冗長構造により装置の信頼性が高く、縦クロストーク等の表示劣化が低減されており且つ戻り光等に対する遮光性能に優れた液晶装置により高品位の画像表示が可能となる。
【００５９】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされよう。
【００６０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００６１】
（第１実施形態）
本発明による液晶装置の第１実施形態の構成及び動作について、図１から図４を参照して説明する。図１は、液晶装置の画像形成領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、液晶装置用基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図であり、図４は、図２のＢ−Ｂ’断面図である。尚、図３及び図4においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００６２】
図１において、本実施の形態による液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａ及び画素電極９aを制御するためのＴＦＴ３０とからなり、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３００ａが電気的接続されており、所定のタイミングで、走査線３００ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的接続されており、ＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークするのを防ぐために、画素電極９と対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。尚、このように蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂを設けても良いし、後述のように前段の走査線３００ａとの間で容量を形成しても良い（図１２参照）。
【００６３】
図２乃至図４において、液晶装置用基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ（ソース電極）、走査線３００ａ（ゲート電極を含む）及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等から成る半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。
【００６４】
本実施の形態では特に、図中右上がりの斜線で示した領域に、導電性の第２遮光膜１１ａ及び第１遮光膜１１ｃが設けられている。
【００６５】
第２遮光膜１１ａは、画素部において、半導体層１ａのチャネル領域（図中、右下がりの斜線領域）を液晶装置用基板の側から見て各々重なる位置に設けられている。
【００６６】
第１遮光膜１１ｃは、画素部において、第２遮光膜１１ａとは別個に設けられ、第２遮光膜１１ａから電気的に絶縁されている。第１遮光膜１１ｃは、走査線３００ａを構成するポリシリコン膜からなる島状のゲート電極３ａの中継配線として配設されている。即ち、ポリシリコン膜からなると共に相互に分断された島状のゲート電極３ａは夫々、半導体層１ａのうち後述のチャネル領域（図２中右下りの斜線の領域）に対向するゲート電極を含むように配設されており、第１遮光膜１１ｃは、走査線３００ａ方向に沿って連なる複数のゲート電極３ａを相互にコンタクトホール１８を介して電気的接続するように配設されている。言い換えれば、各々の段（行）について、コンタクトホール１８により相互に電気的接続された走査線３００ａ方向に沿って連なる複数のゲート電極３ａと複数の第１遮光膜１１ｃとから１本の走査線３００ａが構成されており、この１本の走査線３００ａを介して走査信号を各画素に供給可能となる。
【００６７】
次に、図３のＡ−Ａ’断面図を更に参照してＴＦＴ３０及びゲート電極３ａを含む画素部分における構成を説明する。尚、図３では、液晶装置用基板１０に液晶を介して対向配置される対向基板２０や液晶は省略してあり、これらについては後述する。
【００６８】
図３のＡ−Ａ’断面図に示すように、液晶装置は、石英基板等からなる液晶装置用基板１０を備えている。液晶装置用基板１０には、 ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施されたポリイミド薄膜などの有機薄膜からなる配向膜１６が設けられている。
【００６９】
液晶装置用基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００７０】
画素スイッチング用ＴＦＴ３０に各々対向する位置において液晶装置用基板１０と各画素スイッチング用ＴＦＴ３０との間には、第２遮光膜１１ａが設けられている。このように第２遮光膜１１ａや第１遮光膜１１ｃを構成する導電性の遮光膜は、不透明な高融点金属からなり、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、液晶装置用基板１０上の第２遮光膜１１ａや第１遮光膜１１ｃの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第２遮光膜１１ａや第１遮光膜１１ｃが破壊されたり溶融しないようにできる。また、このような第２遮光膜１１ａにより液晶装置用基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’等に入射する事態を未然に防ぐことができ、光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００７１】
更に、第２遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第２遮光膜１１ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁膜１２は、液晶装置用基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、液晶装置用基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。第１層間絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。第１層間絶縁膜１２により、第２遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００７２】
本実施の形態では特に、第１遮光膜１１ｃは、ゲート電極３ａの中継配線として配設されている。即ち、図３に示すようにゲート電極３ａと、第１遮光膜１１ｃがコンタクトホール１８を介して電気的接続されている。このため、走査線３００ａ（図１参照）の抵抗を、第１遮光膜１１ｃの抵抗により顕著に低められる。ゲート電極３ａは、例えばシート抵抗値が２５Ω／□程度のポリシリコン膜から形成されているので、対角１．３インチや０．９インチ程度の小型の液晶装置の場合には、１００〜２００ＫΩ程度の抵抗を有するが、第１遮光膜１１ｃは、前述の如き高融点金属膜から形成されているので、走査線３００ａにおける抵抗は、大幅に低くされる。例えば、第１遮光膜１１ｃをタングステンシリサイドから構成すると、シート抵抗値が７〜８Ω／□程度しかない。このような低抵抗化に応じて走査線３００ａの時定数も、例えば１μｓ以下程度にまで小さくできる。そして、画像表示領域の両側から走査線を駆動する構成（図示せず）をとれば更に、その半分の０．５μｓ以下程度にまで小さくできる。このため、走査線の抵抗や時定数が駆動周波数を上げる際の制約となることを回避できる。さらに、第２遮光膜１１ａと第１遮光膜１１ｃとが絶縁されているため、走査線３００ａによって第２遮光膜１１ａが変動することがない。従って、走査線の電位変動による薄膜トランジスタのトランジスタ特性の劣化を未然に防ぐことができる。
【００７３】
次に、図４のＢ−Ｂ’断面図を参照してＴＦＴ３０及び蓄積容量７０を含む画素部分における構成を更に説明する。尚、図４には、液晶装置用基板１０に加えて、液晶装置用基板１０に液晶５０を介して対向配置される対向基板２０を示してある。
【００７４】
図４のＢ−Ｂ’断面図に示すように、液晶装置は、液晶装置用基板１０と、ガラスや石英からなる透明な他方の基板の一例を構成する対向基板２０とが対向配置されている。対向基板２０には、その全面に渡ってＩＴＯ膜などの透明導電性薄膜からなる対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施されたポリイミド薄膜などの有機薄膜からなる配向膜２２が設けられている。対向基板２０には、各画素の開口領域以外の領域に、第３遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の少なくとも半導体層１ａのチャネル領域１ａ’に侵入を防ぐことができる。
【００７５】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置された液晶装置用基板１０と対向基板２０との間には、後述のシール材５２（図３０及び図３１参照）により囲まれた空間に液晶が封入され、液晶層５０が形成される。
【００７６】
本実施の形態では特にゲート絶縁膜２をゲート電極３ａに対向する位置から延設して誘電体膜として用い、半導体層１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。
【００７７】
これらの結果、データ線６ａ下の領域及びゲート電極３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来る。
【００７８】
図４において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３００ａの一部を構成するゲート電極３ａ、ゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ（ソース電極）、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。本実施の形態では特にデータ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、ゲート電極３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。コンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００７９】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００８０】
また本実施の形態では、画素スイッチング用ＴＦＴ３０のゲート電極３ａをソース・ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース・ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００８１】
ここで、一般には、半導体層１ａのチャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等のポリシリコン層は、光が入射するとポリシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、ゲート電極３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０の下側には、第２遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を効果的に防ぐことが出来る。
【００８２】
本実施の形態では、図２に示されるように第２遮光膜１１ａがチャネル領域よりも大きめに、即ちチャネル領域全体を覆うように形成すれば、チャネル領域に戻り光が入射されるのを防ぐためにさらに効果的である。
【００８３】
（第２実施形態）
図５を参照して本発明の第２実施形態について説明する。図５は、液晶装置用基板の相隣接する複数の画素群の平面図である。尚、図６は図５のＣ−Ｃ’断面図である。図６においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、図５及び図６において、第１実施形態と同じ構成要素には同じ参照符号を付し、また第１実施形態と異なる構成のみ説明し同様な構成については省略する。
【００８４】
図５及び図６に示すように第２実施形態では特に、第１遮光膜１１ｃ'は、走査線方向に沿って縞状に配設されており、ポリシリコン膜からなるゲート電極３ａは、第１遮光膜１１ｃ'に重ねられている。即ち、第１遮光膜１１ｃ'は、ゲート電極３ａの冗長配線として配設されていて、第１遮光膜１１ｃ'は、画素スイッチング用ＴＦＴの下側にも設けられている。つまり走査線３００ｂは走査電極３ａと縞状の第１遮光膜１１ｃ'とにより構成されている。
【００８５】
このため、縞状に形成された第１遮光膜１１ｃ'により画素スイッチング用ＴＦＴ３０に対する戻り光を遮光しつつ、第１遮光膜１１ｃ'及びゲート電極３ａから構成される走査線３００ｂの抵抗を第１遮光膜１１ｃ'により低めることが可能である。従って、前述の縦クロストーク（図２８参照）を防止できる。しかも、第１遮光膜１１ｃ'は、ゲート電極３ａに対する冗長構造をなすので、ゲート電極３ａに断線や導通不良があったとしても、走査線３００ｂが不良化するのを未然に防ぐことも可能となる。これらの結果、第２実施形態により、高品位の画像表示を実現できる。
【００８６】
尚、図５に示されるように、第１遮光膜１１ｃ'をチャネル領域１ａと重なる位置において幅を太くすることによりチャネル領域１ａへの戻り光をより確実に防止することが可能である。
【００８７】
また、第２実施形態においては、ゲート電極３ａがゲート絶縁膜を介してチャネル領域に対向配置されるＴＦＴ（第１のＴＦＴ）と，チャネル領域を覆う位置に設けられた第１遮光膜１１ｃ'が第１層間絶縁膜を介してチャネル領域に対向配置されたゲート電極となるＴＦＴ（第２のＴＦＴ）が形成されることになり、チャネル領域を挟んで上下にゲート電極が形成されることになる。従って、第１遮光膜１１ｃ'により第１のＴＦＴをバックチャネルにすることにより該第１のＴＦＴ即ち、画素の薄膜トランジスタの特性向上を図ることが可能となる。尚、第２のＴＦＴのゲート絶縁膜である第１層間絶縁膜を薄くすれば、第２のＴＦＴの特性向上を図ることができる。
【００８８】
（第３実施形態）
本発明による液晶装置の第３実施形態について、図７を参照して説明する。図７は、液晶装置用基板の相隣接する複数の画素群の平面図である。尚、図７において、図５に示した第２実施形態と同じ構成要素には同じ参照符号を付し、第２実施形態と異なる構成のみ説明する。
【００８９】
第３実施形態は、ゲート電極３ａ’が第１遮光膜１１ｃ'と同じく、走査線方向に沿って縞状に配設されており、走査線３００ｄが、これらのゲート電極３ａ’及び第１遮光膜１１ｃ'から冗長的に構成されている。尚、その他の点は図５に示した第２実施形態の場合と同様である。
【００９０】
このように第３実施形態によれば、第１遮光膜１１ｃ'により走査線３００ｄの低抵抗化を図ることができるので、前述の縦クロストーク（図２８参照）等の発生を抑制でき、高品位の画像表示を実現できる。そして、走査線３００ｄにおける冗長構造により、ゲート電極３ａ’及び第１遮光膜１１ｃ'が断線や導通不良を起こしても、この一方とコンタクトホール１８を介して電気的接続された他方の配線の存在により、走査線３００ｄが不良化するのを未然に防ぐことも可能となる。
【００９１】
尚、第３実施形態では、各走査線３００ｄ毎に、一画素につき２個のコンタクトホール１８が設けられているが、この個数は３個以上又は１個でもよいし、或いは、複数の画素につき１個であってもよい。コンタクトホール１８の数を増せば、両配線間における冗長構造の度合いを高められ且つ低抵抗化でき、コンタクトホール１８の数を減らせば、コンタクトホール１３を開孔する工程や構造を簡単にできる。従って、第１遮光膜１１ｃ'のシート抵抗、駆動周波数、要求される仕様等を勘案しつつ、コンタクトホール１８の個数の設定により、第１遮光膜１１ｃ'による走査線３００ｄの低抵抗化及び冗長構造による利益と、多数のコンタクトホール１３を開孔することによる製造上及び構造上の不利益とを適度にバランスさせられるので、実践上大変有利である。
【００９２】
また、第３実施形態においても第２実施形態と同様に第１遮光膜１１ｃ'が第２ＴＦＴのゲート電極として機能することが可能であるため、第２実施形態で述べた場合と同様な効果が得られる。
【００９３】
（第４実施形態）
本発明による液晶装置の第４実施形態について、図８を参照して説明する。図８は、液晶装置用基板の相隣接する複数の画素群の平面図である。尚、図８において、図３に示した第１実施形態の場合と同じ構成要素には同じ参照符号を付し、第１実施形態と異なる構成のみ説明する。
【００９４】
図８に示すように第４実施形態では、半導体膜５０１ａからなる画素スイッチング用ＴＦＴのソース領域に開孔されたコンタクトホール５’とドレイン領域に開孔されたコンタクトホール８’との間の、図中右下がりの斜線部で示された領域がチャネル領域である。このチャネル領域に、ゲート絶縁膜を介して対向するゲート電極５０３ａがポリシリコン膜から構成され、このゲート電極５０３ａの一端がコンタクトホール１８’を介して第１遮光膜１１ｃ''に電気的接続されている。本実施形態では特に、第１遮光膜１１ｃ'が走査線の本体として配設されるとともに、第１遮光膜１１ｃ''とは絶縁された島状の第２遮光膜１１a''が第１遮光膜１１ｃ''と同時に同一膜によりチャネル領域下に形成されている。また、容量線３ｂ’は、これら二つのコンタクトホール８’及び５’を避けるように走査線本体たる第１遮光膜１１ｃ''に沿って設けられている。
【００９５】
このように構成された液晶装置の第４実施形態によれば、ゲート電極５０３ａは、導電性のポリシリコン膜から形成されているので、金属膜からゲート電極を形成する場合のように、活性化アニール等の高温プロセス時に生じる応力により画素スイッチング用ＴＦＴを構成する半導体膜、ゲート絶縁膜、金属膜等が剥離する危険を回避できる。同時に、走査線本体として配設された第１遮光膜１１ｃ''により、走査線の抵抗を低めることが可能となる。しかも、画素スイッチング用ＴＦＴは、第１遮光膜１１ｃ''にコンタクトホール１８’を介して電気的接続されているので、ポリシリコン膜からなるゲート電極５０３ａと遮光膜からなる第１遮光膜１１ｃ''との間で確実に且つ信頼性の高い電気的接続状態を実現できる。
【００９６】
これらの結果、第２遮光膜１１ａ''により画素スイッチング用ＴＦＴに対する戻り光を遮光しつつ、第１遮光膜１１ｃ''から構成される走査線の抵抗を低めることにより、前述の縦クロストーク（図２８参照）を防止でき、高品位の画像表示を実現できる。さらに、第２遮光膜１１ａ''と第１遮光膜１１ｃ''とが絶縁されているため、走査線本体である第１遮光膜１１ｃ''によって第２遮光膜１１ａ''が変動することがない。従って、走査線の電位変動による薄膜トランジスタのトランジスタ特性の劣化を未然に防ぐことができる。
【００９７】
第４実施形態の図８では、第２遮光膜１１ａ''が島状に形成されているが、例えば縞状に形成して定電位源に接続するようにしてもよい。
【００９８】
上述の第１乃至第４実施形態では、いずれもチャネル領域への戻り光の防止と走査線の低抵抗化とを同一の導電性遮光膜により実現するものである。上述の実施形態を用いてさらに容量線の低抵抗化を実現するための変形例を説明する。
【００９９】
（第１実施形態の第１変形例）
第１実施形態の第１変形例について図９及び図１０を用いて説明する。図９は、液晶装置用基板の相隣接する複数の画素群の平面図であり、図１０は、図９のＤ−Ｄ’断面図である。第１変形例は第１実施形態と同様な構成については説明を省略し、異なる構成のみ説明する。
【０１００】
第１変形例では、第２遮光膜１１ａ'''が、容量線３ｂに沿って形成され、第２遮光膜１１ａ'''及び容量線３ｂは定電位源に各々電気的接続されている。従って、第２遮光膜１１ａ'''に対向配置される画素スイッチング用ＴＦＴ３０に対し第２遮光膜１１ａ'''の電位変動が悪影響を及ぼすのを防ぐことができる。また、容量線３ｂは、蓄積容量７０の第２蓄積容量電極として良好に機能し得る。この場合、図９及び図１０に示されるように第２遮光膜１１ａ'''は低電位源としてコンタクトホール１３を介して容量線３ｂに接続するようにしてもよい。あるいは、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される定電位源等に接続してもよい。周辺回路等の電源を利用すれば、専用の電位配線や外部入力端子を設ける必要なく、第２遮光膜１１ａ'''及び容量線３ｂを定電位にできる。（図示せず）そして、第２遮光膜１１ａ'''と容量線３ｂとを、例えば画像表示領域の端部において電気的接続し、両者の定電位を同じにする構成を採れば、定電位源から両者への配線を部分的に共用でき、構成の単純化が図れる。
【０１０１】
図９及び図１０に示されるように、容量線３ｂと第２遮光膜１１ａ'''とをコンタクトホール１３を介して接続させると、容量線３ｂは、高抵抗なポリシリコン膜から形成されているが、第２遮光膜１１ａ'''は低抵抗な導電性の高融点金属から形成されているので、容量線３ｂにおけるゲート電極３ａに沿った方向の抵抗は、大幅に低抵抗化される。例えば、第２遮光膜１１ａ'''をＷＳｉで形成した場合、ポリシリコン膜と比較してシート抵抗値を１／３以下に低減することができる。
【０１０２】
この結果、容量線３ｂの時定数についても、第２遮光膜１１ａ'''の存在により、例えば、十数μ秒程度から数μ秒程度にまで小さくすることが出来る。従って、データ線６ａの下を交差して配線された容量線３ｂにおける各データ線６ａとの容量カップリングにより、容量線３ｂの電位が揺れることに起因した横クロストークやゴースト等の発生を低減できる。即ち、図２９に示した画像８０２のような表示劣化の問題は起こらない。そして、特に当該液晶装置を前述のようにＸＧＡ、ＳＸＧＡ等の駆動周波数の高い機種として構成しても、容量線３ｂの時定数が十分に小さくされているため、やはり横クロストークやゴースト等の発生を低減できる。
【０１０３】
従って、このような横クロストークやゴースト等の防止のために、前述の如きデータ線６ａ毎や画素毎に液晶駆動電圧の極性を反転させる方式を採用する必要性は無く、逆に、液晶層５０のディスクリネーションを低減することができ且つ画素開口率を高めるのに適した、走査線３００ａ毎に液晶駆動電圧を基準電圧に対して反転させる走査線反転駆動方式（所謂１Ｈ反転駆動方式）を採用できる。
【０１０４】
また第１変形例においては、第２遮光膜１１ａ'''は、チャネル領域を覆う位置に設けられた遮光膜の部分を含むと共に容量線３ｂに沿って網目状に設けられているので、第２遮光膜１１ａ'''により各画素部の開口領域を規定でき、第１遮光膜１１ｃにより走査線の抵抗を低められる。
【０１０５】
（第２実施形態の第２変形例）
第２実施形態の第２変形例を図１１を用いて説明する。第２変形例は第２実施形態と同様な構成を有し、異なる構成のみ説明する。第２遮光膜１１ｄは、画素スイッチング用ＴＦＴの下側を除く領域において容量線３ｂに重なるように形成されている。また、容量線３ｂと第２遮光膜１１ｄとは、第１変形例の場合と同様に、コンタクトホール１３を介して電気的接続してもよいし、他の定電位源に接続してもよい。このように第２変形例では、走査線３ａの下に第１遮光膜１１ｃを設けるとともに、第１遮光膜１１ｃとは絶縁された第２遮光膜１１ｄが容量線３ｂ下に設けられているため、走査線と容量線の両方の低抵抗化を実現できる。 従って、第１変形例の場合と同様に、容量線３ｂの抵抗を第２遮光膜１１ｄにより低めることにより、前述の横クロストーク（図２９参照）を防止することもできる。また、第２遮光膜１１ｄと第１遮光膜１１ｃとは絶縁されているため、走査線の電位変動により第２遮光膜１１ｄが影響されることがない。これらの結果、第２変形例により、高品位の画像表示を実現できる。
【０１０６】
尚、図示を省略するが、第３実施形態において、第２変形例と同様に第２遮光膜１１ｄを容量線３ｂに沿って形成することが可能であり、その場合は第２変形例と同様な効果が得られる。
【０１０７】
また、第４実施形態においても第２遮光膜１１ａ'を容量線３ｂに沿って形成し、さらには容量線とコンタクトを介して接続するようにすれば、走査線と容量線の両方の低抵抗化を実現できる。
【０１０８】
（第５実施形態）
図１２は、液晶装置用基板の相隣接する複数の画素群の平面図である。尚、図１２において、図２に示した第１実施形態の場合と同じ構成要素には同じ参照符号を付し、第１実施形態と異なる構成のみ説明する。
【０１０９】
図１２において、液晶装置用基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３００ｅ（ゲート電極を含む）が設けられている。即ち、本実施の形態では、第１乃至第４実施形態及びその変形例のように容量線が設けられておらずに、前段（第ｎ−１段目）の走査線３００ｅが（第ｎ段目における）容量線として機能するように構成されている。より具体的には、前段の走査線３００ｅを構成するポリシリコン膜から延設された第２蓄積容量電極５０４と、画素スイッチング用ＴＦＴのドレイン領域から延設された第１蓄積容量電極１ｆ”とが、画素スイッチング用ＴＦＴのゲート絶縁膜から延設された絶縁膜（誘電体膜）を介して対向配置されることにより蓄積容量が構成される。そして、データ線６ａは、コンタクトホール５を介してポリシリコン膜からなる半導体層１ａのソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８”を介して半導体層１ａのドレイン領域に電気的接続されている。
【０１１０】
導電性の遮光膜からなる第１遮光膜１１ｅは、図中右上がりの斜線で示した領域に配設されており、即ち走査線３００ｅに重ねて設けられている。走査線３００ｅは夫々、半導体層１ａのチャネル領域（図１２中右下りの斜線の領域）に対向するゲート電極を含むように配設されており、第１遮光膜１１ｅは、ポリシリコン膜からなる走査線３００ｅとコンタクトホール１８”を介して各画素毎に電気的接続されることにより冗長構造をなす。
【０１１１】
このように第５実施形態によれば、前述の高融点金属膜からなる第１遮光膜１１ｅにより、走査線３００ｅは低抵抗化されると共に画素スイッチング用ＴＦＴのチャネル領域に対する戻り光に対する遮光がなされる。更に、画素スイッチング用ＴＦＴのゲート電極は、導電性のポリシリコン膜から形成されているので、金属膜からゲート電極を形成する場合のように、活性化アニール等の高温プロセス時に生じる応力により薄膜トランジスタを構成する半導体膜、ゲート絶縁膜、金属膜等が剥離する危険を回避でき、信頼性の高い液晶装置の製造が可能となる。
【０１１２】
また、第５実施形態では、第１遮光膜１１ｅは、走査線３００ｅに重ねられた部分からデータ線６ａに沿って延設された第３蓄積容量電極１１ｅ’を含むようにしてもよい。その場合、第１層間絶縁膜を介して対向配置される第３蓄積容量電極１１ｅ’と第１蓄積容量電極１ｆ”とにより蓄積容量を増すことができる。更に、第１遮光膜１１ｅは、画素スイッチング用ＴＦＴのチャネル領域に対向する部分が幅広に形成しても良い。その場合、図１２中右下がりの斜線で示されたチャネル領域において、確実に戻り光に対する遮光が可能となる。
【０１１３】
（液晶装置の周辺回路の構成）
上記の実施形態及びそれらの変形例を用いて、液晶装置用基板１０上に周辺回路を形成した構成について、図１３を用いて説明する。
【０１１４】
図１３において、液晶装置は周辺回路として、データ線６ａを駆動するデータ線駆動回路１０１と、走査線３００ａを駆動する走査線駆動回路１０４と、複数のデータ線６ａに所定電圧レベルのプリチャージ信号ＮＲＳを画像信号Ｓ１、Ｓ２、…Ｓｎの供給に先行して夫々供給するプリチャージ回路２０１と、画像信号Ｓ１、Ｓ２、…Ｓｎをサンプリングして複数のデータ線６ａに夫々供給するサンプリング回路３０１とを備える。
【０１１５】
走査線駆動回路１０４は、外部制御回路から供給される電源、基準クロックＣＬＹ及びその反転クロック等に基づいて、所定タイミングで走査線３００ａに走査信号Ｇ１、Ｇ２、…、Ｇｍをパルス的に線順次で印加する。
【０１１６】
データ線駆動回路１０１は、外部制御回路から供給される電源、基準クロックＣＬＸ及びその反転クロック等に基づいて、走査線駆動回路１０４が走査信号Ｇ１、Ｇ２、…、Ｇｍを印加するタイミングに合わせて、データ線３５に画像信号を供給する。
【０１１７】
プリチャージ回路２０１は、スイッチング素子として、例えばＴＦＴ２０２を各データ線６ａ毎に備えており、プリチャージ信号線２０４がＴＦＴ２０２のドレイン又はソース電極に接続されており、プリチャージ回路駆動信号線２０６がＴＦＴ２０２のゲート電極に接続されている。そして、動作時には、プリチャージ信号線２０４を介して、外部電源からプリチャージ信号ＮＲＳを書き込むために必要な所定電圧の電源が供給され、プリチャージ回路駆動信号線２０６を介して、各データ線６ａについて画像信号Ｓ１、Ｓ２、…、Ｓｎに先行するタイミングでプリチャージ信号ＮＲＳを書き込むように、外部制御回路からプリチャージ回路駆動信号ＮＲＧが供給される。プリチャージ回路２０１は、好ましくは中間階調レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎに相当するプリチャージ信号ＮＲＳ（画像補助信号）を供給する。
【０１１８】
サンプリング回路３０１は、ＴＦＴ３０２を各データ線６ａ毎に備えており、画像信号線３０４がＴＦＴ３０２のソース電極に接続されており、サンプリング回路駆動信号線３０６がＴＦＴ３０２のゲート電極に接続されている。そして、画像信号線３０４を介して、画像信号Ｓ１、Ｓ２、…、Ｓｎが入力されると、これらをサンプリングする。即ち、サンプリング回路駆動信号線３０６を介してデータ線駆動回路１０１からサンプリング回路駆動信号ＳＨ１、ＳＨ２、…、ＳＨｎが入力されると、画像信号線３０４に供給される画像信号Ｓ１、Ｓ２、…、Ｓｎをデータ線６ａに順次印加する。
【０１１９】
このように本実施の形態では、データ線６ａを一本毎に選択するように構成されているが、上述したようにデータ線６ａを複数本毎にグループ毎に供給するようにしても良い。
【０１２０】
ここで、本実施の形態の液晶装置において行われるプリチャージについて図１４を参照して説明を加える。
【０１２１】
図１４に示すように、データ線駆動回路１０１が有するシフトレジスタには、一画素当りの選択時間ｔ１（ドット周波数）を規定するクロック信号（ＣＬＸ）が水平走査の基準として入力されるが、転送スタート信号（ＤＸ）が入力されると、このシフトレジスタから転送信号Ｘ１、Ｘ２、…が順次供給される。各水平走査期間において、このような転送スタート信号（ＤＸ）の入力に先行するタイミングで、プリチャージ回路駆動信号（ＮＲＧ）がプリチャージ回路２０１に供給される。より具体的には、垂直走査の基準とされるクロック信号（ＣＬＹ）がハイレベルとなると共に画像信号（ＶＩＤ）が信号の電圧中心値（ＶＩＤ中心）を基準として極性反転した後、この極性反転からプリチャージをするまでのマージンである時間ｔ３経過後に、プリチャージ回路駆動信号（ＮＲＧ）は、ハイレベルとされる。他方、プリチャージ信号（ＮＲＳ）は、画像信号（ＶＩＤ）の反転に対応して、水平帰線期間で画像信号（ＶＩＤ）と同極性の所定レベルとされる。従って、プリチャージ回路駆動信号（ＮＲＧ）がハイレベルとされる時間ｔ２において、プリチャージが行われる。そして、水平帰線期間が終了して有効表示期間が始まる時点よりも時間ｔ４だけ前に、即ち、プリチャージが終了してから画像信号（ＶＩＤ）が書き込まれるまでのマージンを時間ｔ４として、プリチャージ回路駆動信号（ＮＲＧ）は、ローレベルとされる。以上のように、プリチャージ回路２０１は、各水平帰線期間において、プリチャージ信号（ＮＲＳ）を画像信号の供給に先行して複数のデータ線６ａに供給する。
【０１２２】
本実施形態及び変形例は、上述のように第１遮光膜１１ｃ（１１ｃ'、１１ｃ''、１１ｅ）により走査線３００ａの抵抗及び時定数が小さくされているため、このようにプリチャージを行って駆動周波数を高める場合に特に有利である。
【０１２３】
即ち、図１４において、水平帰線期間内にプリチャージを行っているが、前段の走査線３００ａにより画素スイッチング用ＴＦＴのゲートに印加される電圧は、時間ｔ３内でオフ電位に安定する必要がある。即ち、第ｎ段目の走査線に係るプリチャージは、第ｎ−１段目の走査線により第ｎ−１段目のゲートがオフされてから行われる必要がある。従って、時間ｔ３が長くなるように各信号のタイミングを設定すれば、走査線３００ａの時定数が大きくても良いようにも考えられる。しかしながら、この時間ｔ３を長くとると、今度は、時間ｔ５、ｔ２、ｔ４を短くする必要性が生じる。ここで、前述したデータ線６ａと容量線３ｂとの容量カップリングによる容量線３ｂの電位の揺れは、時間ｔ５内で安定に向かう。従って、時間ｔ５を余り短くすると、容量線３ｂの電位の揺れにより図２９を用いて説明したような横クロストーク等が発生してしまう。また、時間ｔ２を短くしたのでは、プリチャージの能力が低下してしまうか或いは電荷供給能力の高いプリチャージ回路が必要となってしまう。更に又、時間ｔ４を短くしたのでは、プリチャージ信号と画像信号とが同時にデータ線６ａに印加されかねない。従って、プリチャージを良好に行うためには、前段の走査線３００ａの電位がオフ電位に安定する時間ｔ３を安易に長くすることは出来ない。しかるに、本実施の形態によれば、第１遮光膜１１ｃにより走査線３００ａの抵抗を大幅に下げると共に時定数を大幅に下げるので、前段の走査線３００ａの電位がオフ電位に安定する時間も大幅に短縮される。このため、第ｎ−１段目のゲートがオフされる前に第ｎ段目のプリチャージが行われることや、第ｎ−１段目の画像信号の電位に第ｎ段目の走査線３００ａにおけるプリチャージの電位が引かれることはなくなる。これらの結果、液晶装置の駆動周波数を高めてプリチャージを行っても、前述の如き縦クロストーク（図２８参照）は低減され、高品位の画像表示が行える。
【０１２４】
（液晶装置の製造プロセス）
次に以上のような構成を持つ液晶装置の製造プロセスとして、第１変形例を例として図１５から図１８及び図１９から図２２を参照して説明する。
【０１２５】
尚、図１５から図１８は、液晶装置用基板の図９のＤ−Ｄ’断面に対応させて示す工程図であり、図１９から図２２は、液晶装置用基板の図９のＥ−Ｅ’断面に対応させて示す工程図である。
【０１２６】
また、前述した液晶装置の第１実施形態から第４実施形態の製造プロセスは、第１変形例における製造プロセスと比べて、工程（１３）のコンタクトホール１３を開孔しない点（図１５参照）及び容量線３ｂの下に遮光膜を設けない点で異なり、他の工程については同じであるため、その説明は省略する。
【０１２７】
図１５及び図１９の工程の（１）に夫々示すように、石英基板、ハードガラス等の液晶装置用基板１０をＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおける液晶装置用基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前に液晶装置用基板１０を同じ温度かそれ以上の温度で熱処理しておく。
【０１２８】
このように処理された液晶装置用基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、１０００〜５０００オングストローム程度の層厚、好ましくは約２０００オングストロームの層厚の遮光膜１１を形成する。
【０１２９】
続いて、図１５及び図１９の工程の（２）に夫々示すように、該形成された遮光膜１１上をパターニングすることにより、第１遮光膜１１ｃ及び第２遮光膜１１ａ'''を形成する。
【０１３０】
次に図１５及び図１９の工程（３）に夫々示すように、第１遮光膜１１ｃ及び第２遮光膜１１ａ'''の上に、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の層厚は、例えば、約５０００〜２００００オングストロームとする。
【０１３１】
次に図１５及び図１９の工程（４）に夫々示すように、第１層間絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５００〜２０００オングストロームの厚さ、好ましくは約１０００オングストロームの厚さとなるまで固相成長させる。
【０１３２】
この際、図１０に示した画素スイッチング用ＴＦＴ３０として、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【０１３３】
次に図１５及び図１９の工程（５）に夫々示すように、図７に示した如き所定パターンのチャネル領域１ａ’を含む半導体層１ａを形成する。即ち、特にデータ線６ａ下で容量線３ｂが形成される領域及びゲート電極３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極（半導体層）１ｆを形成する。
【０１３４】
次に図１５及び図１９の工程（６）に夫々示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３００オングストロームの比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５００オングストロームの比較的薄い厚さに堆積し、多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用の絶縁膜２を形成する。この結果、第１蓄積容量電極１ｆの厚さは、約３００〜１５００オングストロームの厚さ、好ましくは約３５０〜５００オングストロームの厚さとなり、ゲート絶縁膜２の厚さは、約２００〜１５００オングストロームの厚さ、好ましくは約３００〜１０００オングストロームの厚さとなる。
【０１３５】
尚、図１５の工程（６）において特に限定されないが、第１蓄積容量電極１ｆとなる半導体層部分に、例えば、リン（Ｐ）イオンをドーズ量約３×１０１２／ｃｍ２でドープして、低抵抗化させてもよい。
【０１３６】
次に、図１５及び図１９の工程（７）に夫々示すように、第１層間絶縁膜１２に第２遮光配線１１ａに至るコンタクトホール１３及び第１遮光膜１１ｃに至るコンタクトホール１８を形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３及び１８等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３及び１８等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【０１３７】
次に図１５及び図１９の工程（８）に夫々示すように、ポリシリコン層３を堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。
【０１３８】
次に、図１６及び図２０の工程（９）に夫々示すように、図９に示した如き所定パターンのゲート電極３ａと共に容量線３ｂを形成する。これらのゲート電極３ａ及び容量線３ｂの膜厚は夫々、例えば、約３５００オングストロームとされる。
【０１３９】
次に図１６及び図２０の工程（１０）に夫々示すように、図１１に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、ゲート電極３ａを拡散マスクとして、Ｐ（リン）などのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これによりゲート電極３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物のドープにより容量線３ｂ及びゲート電極３ａも低抵抗化される。
【０１４０】
続いて、図１６及び図２０の工程（１１）に夫々示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｂ及び高濃度ドレイン領域１ｃを形成するために、ゲート電極３ａよりも幅の広いマスクでレジスト層６２をゲート電極３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、ゲート電極３ａをマスクとして、Ｐイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。
【０１４１】
不純物のドープにより容量線３ｂ及びゲート電極３ａも更に低抵抗化される。
【０１４２】
また、工程（１０）及び工程（１１）を再度繰り返し、Ｂ（ボロン）イオンなどのIII族元素のドーパントを行うことにより、ｐチャネル型ＴＦＴを形成することができる。これにより、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路１０１及び走査線駆動回路１０４を液晶装置用基板１０上の周辺部に形成することが可能となる。このように、本実施の形態においては、画素スイッチング用ＴＦＴ３０の半導体層をポリシリコンで形成するので、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、データ線駆動回路１０１及び走査線駆動回路１０４を形成することができ、製造上有利である。
【０１４３】
次に図１６及び図２０の工程（１２）に夫々示すように、画素スイッチング用ＴＦＴ３０におけるゲート電極３ａと共に容量線３ｂ及びゲート電極３ａを覆うように、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚は、約５０００〜１５０００オングストロームが好ましい。
【０１４４】
次に図１６の工程（１３）に夫々示すように、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線３１に対するコンタクトホール５を形成する。また、ゲート電極３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【０１４５】
次に図１７及び図２１の工程（１４）に夫々示すように、第２層間絶縁膜４の上に、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１０００〜５０００オングストロームの厚さ、好ましくは約３０００オングストロームに堆積し、更に図１６及び図２０の工程（１５）に夫々示すように、データ線６ａを形成する。
【０１４６】
次に図１７及び図２１の工程（１６）に夫々示すように、データ線６ａ（ソース電極）上を覆うように、例えば、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の層厚は、約５０００〜１５０００オングストロームが好ましい。
【０１４７】
次に図１８の工程（１７）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を形成する。
【０１４８】
次に図１７及び図２１の工程（１８）に夫々示すように、第３層間絶縁膜７の上に、ＩＴＯ膜等の透明導電性薄膜９を、約５００〜２０００オングストロームの厚さに堆積し、更に図１６及び図２０の工程（１９）に夫々示すように、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１４９】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、ラビング処理を施すこと等により、配向膜１６（図１０参照）が形成される。
【０１５０】
他方、図１０に示した対向基板２０については、ガラス基板等が先ず用意され、画素毎に形成された第３遮光膜２３、及び後述のように画像表示領域と該画像表示領域外とを仕切るための周辺見切りとしての第４遮光膜（図２２及び図２３参照）が、例えば金属クロムをスパッタした後、パターニングされる。尚、第３遮光膜２３及び第４遮光膜５３は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【０１５１】
その後、対向基板２０の全面にＩＴＯ等の透明導電性薄膜を、約５００〜２０００オングストロームの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１上に配向膜２２（図１０参照）が形成される。
【０１５２】
最後に、上述のように各層が形成された液晶装置用基板１０と対向基板２０とは、配向膜１６及び２２（図１０参照）が対面するようにシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１５３】
以上により、図９に示した液晶装置の第１変形例が製造される。
【０１５４】
（液晶装置の全体構成）
以上のように構成された液晶装置の各実施の形態の全体構成を図２３及び図２４を参照して説明する。尚、図２３は、液晶装置用基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図２４は、対向基板２０を含めて示す図２３のＨ−Ｈ’断面図である。
【０１５５】
図２３において、液晶装置用基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、前述のように周辺見切りとしての、例えば第３遮光膜２３と同じ或いは異なる材料から成る遮光性の第４遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２が液晶装置用基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。ゲート電極３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更に液晶装置用基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、液晶装置用基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図２４に示すように、図２３に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２により液晶装置用基板１０に固着されている。
【０１５６】
以上説明した各実施の形態における液晶装置は、カラー液晶プロジェクタに適用されるため、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施の形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第３遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施の形態における液晶装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１５７】
以上説明した各実施の形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、画素スイッチングＴＦＴの下側に遮光膜を設けているので、液晶装置用基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、液晶装置用基板１０の裏面側での反射を防止するために、反射防止用のＡＲ被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、各実施の形態では、液晶装置用基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に遮光膜が形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、液晶装置用基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施の形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１５８】
（電子機器）
次に、以上詳細に説明した各実施の形態における液晶装置を備えた電子機器実施形態について図２５から図２７を参照して説明する。
【０１５９】
先ず図２５に、上述の各実施の形態における液晶装置に等しく構成された液晶装置１００を備えた電子機器の概略構成を示す。
【０１６０】
図２５において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成する液晶装置用基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１６１】
次に図２６及び図２７に、このように構成された電子機器の具体例を各々示す。
【０１６２】
図２６において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４が液晶装置用基板上に搭載された液晶装置１００を含む液晶モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１６３】
本実施の形態では特に、遮光膜がＴＦＴの下側にも設けられているため、当該液晶装置１００からの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際の液晶装置用基板の表面からの反射光、他の液晶装置から出射した後にダイクロイックプリズム１１１２を突き抜けてくる投射光の一部等が、戻り光として液晶装置用基板の側から入射しても、画素電極のスイッチング用のＴＦＴ等のチャネル領域に対する遮光を十分に行うことができる。このため、小型化に適したプリズムを投射光学系に用いても、各液晶装置の液晶装置用基板とプリズムとの間において、戻り光防止用のＡＲ（Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ）フィルムを貼り付けたり、偏光板にＡＲ被膜処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１６４】
さらに、本実施形態は、遮光膜によりチャネル領域への戻り光を防ぐことができるため、液晶装置に戻り光防止処理を施した偏光板を直接貼りつけず、偏光板を液晶装置から離して形成するようにしてもよい。より具体的には、一方の偏光板（図示せず）をダイクロイックプリズム１１１２に貼り付けることが可能である。このように、偏光板をプリズムユニットに貼り付けることにより、偏光板の熱は、プリズムユニットあるいはレンズで吸収されるため、液晶装置の温度上昇を防ぐことができる。また、このような構成の場合、液晶装置と偏光板との間を離して形成することができるため、液晶装置と偏光板との間には空気層ができる。そこでプリズムユニットの上側あるいは下側の一方に冷却手段（図示せず）を設け、冷却手段から液晶装置と偏光手段との間に冷風等の送風を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。
【０１６５】
図２７において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶装置１００がトップカバーケース内に備えられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１６６】
以上図２６及び図２７を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図２５に示した電子機器の例として挙げられる。
【０１６７】
以上説明したように、本実施の形態によれば、信頼性が高く、縦クロストーク（図２８参照）、横クロストークやゴースト等（図２９参照）の表示劣化が低減されており且つ戻り光等に対する遮光性能に優れた液晶装置により高品位の画像表示が可能な各種の電子機器を実現できる。
【図面の簡単な説明】
【図１】第１実施形態における画像形成領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】第１実施形態の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】図２のＢ−Ｂ’断面図である。
【図５】第２実施形態の相隣接する複数の画素群の平面図である。
【図６】図５のＣ−Ｃ’断面図である。
【図７】第３実施形態の相隣接する複数の画素群の平面図である。
【図８】第４実施形態の相隣接する複数の画素群の平面図である。
【図９】第１実施形態の第１変形例における相隣接する複数の画素群の平面図である。
【図１０】図９のＤ−Ｄ’断面図である。
【図１１】第２実施形態の第２変形例における相隣接する複数の画素群の平面図である。
【図１２】第５実施形態の相隣接する複数の画素群の平面図である。
【図１３】液晶装置の実施形態における液晶装置用基板上の周辺回路を示すブロック図である。
【図１４】プリチャージに係わる各種信号のタイミングチャートである。
【図１５】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＤ−Ｄ’断面部分について順を追って示す工程図（その１）である。
【図１６】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＤ−Ｄ’断面部分について順を追って示す工程図（その２）である。
【図１７】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＤ−Ｄ’断面部分について順を追って示す工程図（その３）である。
【図１８】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＤ−Ｄ’断面部分について順を追って示す工程図（その４）である。
【図１９】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＥ−Ｅ’断面部分について順を追って示す工程図（その１）である。
【図２０】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＥ−Ｅ’断面部分について順を追って示す工程図（その２）である。
【図２１】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＥ−Ｅ’断面部分について順を追って示す工程図（その３）である。
【図２２】液晶装置の第１実施形態の第１変形例の製造プロセスを図９のＥ−Ｅ’断面部分について順を追って示す工程図（その４）である。
【図２３】液晶装置の各実施の形態における液晶装置用基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２４】図２２のＨ−Ｈ’断面図である。
【図２５】本発明による電子機器実施形態の概略構成を示すブロック図である。
【図２６】電子機器の一例としての液晶プロジェクタを示す断面図である。
【図２７】電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図２８】縦クロストークによる表示劣化を説明するための概念図である。
【図２９】横クロストークによる表示劣化を説明するための概念図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ〜１ｆ”…第１蓄積容量電極
２…ゲート絶縁膜
３ａ…ゲート電極
３ｂ、３ｂ’…容量線（第２蓄積容量電極）
４…第２層間絶縁膜
５…コンタクトホール
６ａ…データ線（ソース電極）
６ｂ…定電位線
７…第３層間絶縁膜
８〜８”…コンタクトホール
９ａ…画素電極
１０…液晶装置用基板
１１ａ、１１ａ'、１１a''、１１ａ'''、１１ｄ…第２遮光膜
１１ｃ、１１ｃ'、１１ｃ''、１１ｅ…第１遮光膜
１２…第１層間絶縁膜
１３…コンタクトホール
１８…コンタクトホール
２０…対向基板
２１…対向電極
２３…第３遮光膜
３０…ＴＦＴ
５０…液晶層
５２…シール材
５３…第４遮光膜
７０…蓄積容量
１０１…データ線駆動回路
１０４…走査線駆動回路
２０１…プリチャージ回路
３０１…サンプリング回路
３００ａ〜３００ｅ…走査線
５０１…半導体膜
５０３ａ…ゲート電極
５０４…第２蓄積容量電極
Claims (10)
- 一対の基板間に液晶が挟持されてなり、該一対の基板の一方の基板上には、
マトリクス状に配置された複数の画素電極と、
該複数の画素電極に対応して設けられた複数の薄膜トランジスタと、
該複数の薄膜トランジスタに夫々電気的に接続されており相交差する複数のデータ線及び走査線と、を備え、
前記走査線は、
前記複数の薄膜トランジスタのゲート電極を構成するとともに、ポリシリコン膜から形成され、相互に分離した複数の島状配線部と、
前記複数の島状配線部を相互に電気的に接続し、互いに分離した複数の遮光性の中継配線と、
を含み、
各前記島状配線部は、前記複数の中継配線のうち、前記薄膜トランジスタの両側に互いに配置される第１及び第２の中継配線の各々と、第１及び第２のコンタクトホールのそれぞれを介して接続され、
前記第１及び第２のコンタクトホールは、前記複数の中継配線が配列される方向において、前記薄膜トランジスタの両側に配置されていること
を特徴とする液晶装置。 - 前記複数の島状配線部は前記薄膜トランジスタのチャネル領域の上層に設けられ、前記複数の中継配線は前記チャネル領域の下層に設けられていることを特徴とする請求項１に記載の液晶装置。
- 前記中継配線として配設された第１遮光膜と、該第１遮光膜から電気的に絶縁されており少なくとも前記薄膜トランジスタのチャネル領域を覆う位置に設けられた第２遮光膜とを有することを特徴とする請求項１に記載の液晶装置。
- 前記複数の走査線は夫々、次段の走査線に前記薄膜トランジスタを介して接続された前記画素電極に蓄積容量を付与するための一方の蓄積容量電極として機能する部分を含むことを特徴とする請求項１から３のいずれか一項に記載の液晶装置。
- 前記複数の画素電極に対し蓄積容量を夫々付与するために形成された容量線を更に備えたことを特徴とする請求項１から３のいずれか一項に記載の液晶装置。
- 前記走査線の中継配線として配設された第１遮光膜と、該第１遮光膜から電気的絶縁されており前記チャネル領域を覆う位置に設けられた前記遮光膜の部分を含むと共に前記容量線を前記一方の基板の側から見て夫々覆う位置に設けられた第２遮光膜とを有し、
前記容量線及び前記第２遮光膜は、定電位源に接続されていることを特徴とする請求項５に記載の液晶装置。 - 前記定電位源は、当該液晶装置を駆動するための周辺回路に供給される定電位源であることを特徴とする請求項６に記載の液晶装置。
- 前記第２遮光膜は、前記容量線の冗長配線、中継配線及び本体の少なくとも一つとして配設されてなることを特徴とする請求項５から７のいずれか一項に記載の液晶装置。
- 前記走査線の中継配線として配設された第１遮光膜と、該第１遮光膜から電気的絶縁されており前記チャネル領域を覆う位置に設けられた前記遮光膜の部分を含むと共に前記容量線及び前記複数のデータ線を前記一方の基板の側から見て夫々覆う位置に網目状に設けられた第２遮光膜とを有することを特徴とする請求項５に記載の液晶装置。
- 請求項１から９のいずれか一項に記載の液晶装置を備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17624298A JP3736122B2 (ja) | 1998-06-23 | 1998-06-23 | 液晶装置及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17624298A JP3736122B2 (ja) | 1998-06-23 | 1998-06-23 | 液晶装置及び電子機器 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002303236A Division JP3782054B2 (ja) | 2002-10-17 | 2002-10-17 | 液晶装置及び電子機器 |
| JP2002303237A Division JP3791482B2 (ja) | 2002-10-17 | 2002-10-17 | 液晶装置及び電子機器 |
| JP2005107127A Division JP3791541B2 (ja) | 2005-04-04 | 2005-04-04 | 液晶装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000010120A JP2000010120A (ja) | 2000-01-14 |
| JP3736122B2 true JP3736122B2 (ja) | 2006-01-18 |
Family
ID=16010138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17624298A Expired - Lifetime JP3736122B2 (ja) | 1998-06-23 | 1998-06-23 | 液晶装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3736122B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TWI301915B (ja) | 2000-03-17 | 2008-10-11 | Seiko Epson Corp | |
| JP3356429B2 (ja) | 2000-04-11 | 2002-12-16 | 日本電気株式会社 | 液晶表示装置および液晶プロジェクタ装置 |
| US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
| JP4092851B2 (ja) * | 2000-04-19 | 2008-05-28 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
| JP4496600B2 (ja) * | 2000-04-24 | 2010-07-07 | セイコーエプソン株式会社 | 電気光学装置及びプロジェクタ |
| KR100623989B1 (ko) | 2000-05-23 | 2006-09-13 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법 |
| JP4684170B2 (ja) * | 2000-06-28 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW504846B (en) | 2000-06-28 | 2002-10-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US6509616B2 (en) * | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| JP4974427B2 (ja) * | 2000-09-29 | 2012-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子装置 |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| JP2002372925A (ja) * | 2001-04-11 | 2002-12-26 | Sony Corp | 表示装置 |
| US7027109B2 (en) | 2001-08-03 | 2006-04-11 | Nec Corporation | TFT array substrate and active-matrix addressing liquid-crystal display device |
| JP4798907B2 (ja) | 2001-09-26 | 2011-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3700697B2 (ja) * | 2002-02-12 | 2005-09-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2004140329A (ja) | 2002-08-19 | 2004-05-13 | Seiko Epson Corp | 基板装置及びその製造方法、電気光学装置及び電子機器 |
| JP3791517B2 (ja) | 2002-10-31 | 2006-06-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR100900542B1 (ko) | 2002-11-14 | 2009-06-02 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| JP2006066573A (ja) | 2004-08-26 | 2006-03-09 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| JP2006243753A (ja) * | 2006-05-19 | 2006-09-14 | Seiko Epson Corp | 基板装置、電気光学装置及び電子機器 |
| JP4760818B2 (ja) * | 2007-11-22 | 2011-08-31 | セイコーエプソン株式会社 | 電気光学基板、並びにこれを具備する電気光学装置及び電子機器 |
| JP5153921B2 (ja) * | 2011-06-27 | 2013-02-27 | 株式会社半導体エネルギー研究所 | 表示装置、及び携帯情報端末 |
| JP5613717B2 (ja) * | 2012-04-25 | 2014-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置、モジュール及び電子機器 |
| JP2014228834A (ja) | 2013-05-27 | 2014-12-08 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
-
1998
- 1998-06-23 JP JP17624298A patent/JP3736122B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000010120A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3736122B2 (ja) | 液晶装置及び電子機器 | |
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| US6433767B1 (en) | Electrooptical apparatus, method of producing the same and electronic apparatus | |
| JP3381718B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JPH11218781A (ja) | 液晶装置及びその製造方法並びに電子機器 | |
| JP2000081636A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3674356B2 (ja) | 電気光学装置及びその製造方法、ｔｆｔアレイ基板並びに電子機器 | |
| JP3551778B2 (ja) | 電気光学装置、電気光学装置用基板、電気光学装置の製造方法並びに電子機器 | |
| JP3829478B2 (ja) | 液晶パネル、それを用いた投射型液晶表示装置並びに電子機器、および液晶パネルの製造方法 | |
| JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
| JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
| JP3791482B2 (ja) | 液晶装置及び電子機器 | |
| JP3791541B2 (ja) | 液晶装置及び電子機器 | |
| JP3769970B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4013401B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3782054B2 (ja) | 液晶装置及び電子機器 | |
| JP4139530B2 (ja) | 電気光学装置及び電子機器 | |
| JP3855976B2 (ja) | 電気光学装置及び電子機器 | |
| JP3697964B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP4400239B2 (ja) | 電気光学装置及び電子機器 | |
| JP3680848B2 (ja) | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 | |
| JP2000098407A (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP3867027B2 (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050906 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |