JP3697964B2 - 電気光学装置、電気光学装置の製造方法及び電子機器 - Google Patents
電気光学装置、電気光学装置の製造方法及び電子機器 Download PDFInfo
- Publication number
- JP3697964B2 JP3697964B2 JP24656199A JP24656199A JP3697964B2 JP 3697964 B2 JP3697964 B2 JP 3697964B2 JP 24656199 A JP24656199 A JP 24656199A JP 24656199 A JP24656199 A JP 24656199A JP 3697964 B2 JP3697964 B2 JP 3697964B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- film
- shielding film
- semiconductor layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明の技術分野は、アクティブマトリクス駆動方式の電気光学装置及びその製造方法の技術分野に属し、特に半導体膜への反射光を遮光するための遮光膜を備えた電気光学装置及びその製造方法に属する。また本発明の技術分野はこのような電気光学装置を備えたライトバルブを有する電子機器に関する。
【０００２】
【従来の技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の電気光学装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数のＴＦＴがＴＦＴアレイ基板上に設けられている。そして、ＴＦＴのゲート電極に走査線を介して走査信号が供給されると、ＴＦＴはオン状態とされ、半導体層のソース領域にデータ線を介して供給される画像信号が当該ＴＦＴのソース−ドレイン間を介して画素電極に供給される。このような画像信号の供給は、各ＴＦＴを介して画素電極毎に極めて短時間しか行われない。このため、極短時間だけオン状態とされたＴＦＴを介して供給される画像信号の電圧を、このオン状態とされた時間よりも遥かに長時間に亘って保持するために、各画素電極には液晶容量と並列に蓄積容量が形成されるのが一般的である。
【０００３】
ところで、例えば液晶パネルなどのライトバルブを用いた投射型表示装置の場合、入射光の一部は液晶パネルを透過した後反射光として再び液晶パネルに戻ることが知られている。この反射光によって薄膜トランジスタの半導体膜に光電流が生起し、スイッチング素子の特性に悪影響を及ぼすという問題がある。
【０００４】
このような反射光の半導体膜への影響を回避する手法として、半導体膜と基板との間に遮光膜を設けるものがある。遮光膜としては例えばＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、またはＰｂのような不透明金属の単体、合金、あるいはシリサイドなどが用いられる。
【０００５】
【発明が解決しようとする課題】
しかしながら、発明者の得た知見によれば、例えばＷＳｉ（タングステンシリサイド）等から遮光膜を構成した場合、このような遮光膜に起因して薄膜トランジスタの半導体膜に応力が加わり、この応力により例えば薄膜トランジスタのオフ耐圧等の各種特性が劣化し、電気光学装置の表示性能、信頼性が低下するという問題がある。
【０００６】
本発明は上述の問題点に鑑みなされたものであり、戻り光を遮蔽する遮光膜を備えるとともに、特性の安定した薄膜トランジスタを備えた電気光学装置及びその製造方法を提供することを課題とする。また本発明は、信頼性が高く、高品位の画像表示が可能な電気光学装置及びその製造方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の電気光学装置は、基板に、複数の画素電極と、該画素電極に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続されたデータ線と、前記薄膜トランジスタのソース領域、チャネル領域及びドレイン領域を構成する半導体層と、該半導体層の上方に形成されている前記薄膜トランジスタのゲート電極と、前記ゲート電極の上方に形成された第１層間絶縁膜と、前記データ線の下方であって前記第１層間絶縁膜の上方に形成された第２層間絶縁膜とを具備し、前記半導体層の前記基板側に、前記半導体層と対向するように配設された高融点金属からなる第１遮光膜と、前記データ線の下方であって前記第１層間絶縁膜上に前記ゲート電極を覆うように配設され、かつ少なくとも前記半導体層の前記チャネル領域と対向するように島状に配設された高融点金属からなる第２遮光膜とを有し、前記第１層間絶縁膜の膜厚は前記第２層間絶縁膜よりも薄いことを特徴とする。
また本発明の電気光学装置は、基板に、複数の画素電極と、該画素電極に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続されたデータ線と、前記薄膜トランジスタのソース領域、チャネル領域及びドレイン領域を構成する半導体層と、該半導体層の上方に形成されている前記薄膜トランジスタのゲート電極とを具備し、前記半導体層の前記基板側に、前記半導体層と対向するように配設された高融点金属からなる第１遮光膜と、前記データ線の下方であって前記ゲート電極上に直接的に前記ゲート電極を覆うように配設され、かつ少なくとも前記半導体層の前記チャネル領域と対向するように島状に配設された高融点金属からなる第２遮光膜とを有し、前記ゲート電極と前記第２遮光膜とは直接的に接続されていることを特徴とする。このような構成を採用することにより本発明の電気光学装置においては半導体層にかかる応力を小さく抑制、低減し、半導体素子の特性を安定させ、素子および電気光学装置の信頼性を向上することができる。
【０００８】
本発明の電気光学装置の態様では、前記第１遮光膜と前記第２遮光膜とは同一の材料からなることを特徴とする。本発明では、第１遮光膜と第２遮光膜とが同一の材料であるので、第１遮光膜に起因して半導体膜に生じる応力と第２遮光膜に起因して半導体膜に生じる応力とが相殺され、半導体膜に生じる応力が緩和される。これにより、半導体素子の特性を安定させ、素子および電気光学装置の信頼性を向上することができる。
【０００９】
本発明の電気光学装置の態様では、前記第１遮光膜と前記第２遮光膜とは熱膨張係数の同じ材料からなることを特徴とする。本発明の電気光学装置の態様では、第１遮光膜と第２遮光膜とが熱膨張係数の同じ材料からなるので、第１遮光膜に起因して半導体膜に生じる応力と第２遮光膜に起因して半導体膜に生じる応力とが相殺され、半導体膜に生じる応力が緩和される。これにより、半導体素子の特性を安定させ、素子および電気光学装置の信頼性を向上することができる。
また本発明の電気光学装置の態様では、前記第２遮光膜は前記データ線の下方に前記データ線に沿って形成されることを特徴とする。
【００１０】
本発明の電気光学装置の態様では、前記第１遮光膜または前記第２遮光膜は、ポリシリコンよりも熱膨張係数の大きな材料からなる。また本発明の電気光学装置の態様では、前記第１遮光膜または前記第２遮光膜は、シリケートガラス膜、窒化シリコン膜、または酸化シリコン膜よりも熱膨張係数の大きな材料からなる。
【００１１】
このような遮光膜の材料としては、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、またはＰｂなどの金属単体、合金、またはこれらのうちの少なくとも一つを含むシリサイドをあげることができる。
【００１２】
本発明の電気光学装置においては、前記第２の遮光膜は前記ゲート電極と電気的に接続させてもよいし、絶縁層を介するなどして電気的に独立に配設するようにしてもよい。
【００１３】
すなわち第２遮光膜とゲート電極あるいは走査線とを接続する態様では、第２遮光膜によりゲート電極、あるいは走査線を低抵抗化することができる。またゲート電極、あるいは走査線を冗長化することができる。第２の遮光膜は前記ゲート電極または走査線上に直接成膜するようにしても良いし、前記ゲート電極と前記第２遮光膜との間に介挿された第１層間絶縁膜を具備し、この前記第１層間絶縁膜に配設されたスルーホールを介して電気的に接続するようにしてもよい。
【００１４】
また第２遮光膜と容量線とを電気的に独立にする（接続しない）態様では、第２遮光膜を補助容量電極のとして用いることができる。これにより単位画素により大きな補助容量を付加することができ、表示品質を向上することができる。
【００１５】
また本発明の電気光学装置の第２の遮光膜は、対向基板などに形成されるブラックマスク又はブラックマトリクスと称される遮光膜ではなく、基板（通常はＴＦＴアレイ基板）上に内蔵遮光膜（即ち、遮光膜からなる導電層）として設けられるものである。このようにアレイ基板の一部或いは全部を設ける構成は、製造プロセスにおける基板と対向基板との位置ずれによって画素開口率の低下を招かないなど極めて有利な点を有する。
【００１６】
このように構成すれば、薄膜トランジスタよりも基板に近い側、即ち薄膜トランジスタの下側に設けた第１遮光膜により、基板側からの戻り光等が薄膜トランジスタのチャネル領域やＬＤＤ（Lightly Doped Drain)領域に入射する事態を未然に防ぐことができ、これに起因した光電流の発生により薄膜トランジスタの特性が劣化することを防止できる。そして、この遮光膜により画素開口領域の一部又は全部を規定することも可能となる。そして前述のように本発明の電気光学装置では、第１の遮光膜と第２の遮光膜は、半導体層に及ぼされる応力を緩和するように配設されている。これにより第１遮光膜のみ採用した構成と比較して、例えば熱付加などに伴って半導体層に印加される応力がより小さく緩和される。したがってオフ耐圧などの薄膜トランジスタの特性が安定し、信頼性も向上することができる。
【００１７】
このような遮光膜を備えた態様では、少なくとも前記第１遮光膜は、前記走査線の下に延設されて定電位源に接続されてもよい。このように構成すれば、遮光膜の電位が変動して、当該遮光膜の上方に下地絶縁膜を介して設けられる薄膜トランジスタにおける特性が劣化する事態を未然に防げる。
【００１８】
或いは、この遮光膜を備えた態様では、前記第１遮光膜は、前記第１遮光膜と前記半導体層との間に介在する下地絶縁膜に開孔されたコンタクトホールを介して前記容量線と電気的接続されてもよい。
【００１９】
このように構成すれば、容量線及び遮光膜の電位を同一にでき、容量線及び遮光膜のいずれか一方を所定電位とする構成を採れば、他方の電位も所定電位とできる。この結果、容量線や遮光膜における電位揺れによる悪影響を低減できる。また、遮光膜からなる配線と容量線とを相互に冗長配線として機能させ得る。
【００２０】
本発明の電気光学装置は、基板に複数の走査線及び複数のデータ線と、各前記走査線及び各前記データ線に接続された薄膜トランジスタと、該薄膜トランジスタに接続された画素電極と、該画素電極に蓄積容量を付加するための容量線と、前記薄膜トランジスタのソース領域及びドレイン領域並びに第１蓄積容量電極を構成する半導体層と、該半導体層上に形成されている絶縁薄膜と、該絶縁薄膜上に形成されていると共に前記走査線の一部からなる前記薄膜トランジスタのゲート電極と、前記絶縁薄膜上に形成されていると共に前記容量線の一部からなる第２蓄積容量電極と、前記走査線及び前記容量線の上方に形成された第１層間絶縁膜と、該第１層間絶縁膜の上方に形成された導電層と、該導電層の上方に形成された第２層間絶縁膜とを具備しており、前記半導体膜の前記基板側に、前記半導体膜と対向するように配設された第１遮光膜と、前記第１層間絶縁膜を介して前記ゲート電極を覆うように配設され、かつ少なくとも前記半導体膜の前記チャネル領域と対向するように配設された第２遮光膜とを具備している。前述のように前記第１遮光膜および前記第２遮光膜により、前記半導体膜へ印加される応力が緩和される。このような構成を採用することにより本発明の電気光学装置においては半導体層にかかる応力を小さく抑制、低減し、半導体素子の特性を安定させ、素子および電気光学装置の信頼性を向上することができる。
【００２１】
本発明の電気光学装置の製造方法は、例えば上述したような本発明の電気光学装置を製造するための方法の例である。
【００２２】
本発明の電気光学装置の製造方法は、基板に、複数の画素電極と、該画素電極に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続されたデータ線とを有する電気光学装置の製造方法において、前記基板に第１遮光膜を形成する工程と、前記第１遮光膜を覆うように下地絶縁膜を形成する工程と、前記下地絶縁膜上に、前記第１遮光膜と対向するように、前記薄膜トランジスタのソース領域、チャネル領域及び前記ドレイン領域となる半導体層を形成する工程と、前記半導体層の上方に前記薄膜トランジスタのゲート電極を形成する工程と、前記ゲート電極を覆うように第１層間絶縁膜を形成する工程と、前記データ線の下方であって前記第１層間絶縁膜の上方に第２層間絶縁膜形成する工程と、前記データ線の下方であって前記第１層間絶縁膜上に前記ゲート電極を覆うように、かつ少なくとも前記半導体層の前記チャネル領域と対向するように島状に第２遮光膜を形成する工程とを含み、前記第１層間絶縁膜の膜厚は前記第２層間絶縁膜よりも薄く形成されることを特徴とする。
また本発明の電気光学装置の製造方法の別の態様は、基板に、複数の画素電極と、該画素電極に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続されたデータ線とを有する電気光学装置の製造方法において、前記基板に高融点金属からなる第１遮光膜を形成する工程と、前記第１遮光膜を覆うように下地絶縁膜を形成する工程と、前記下地絶縁膜上に、前記第１遮光膜と対向するように、前記薄膜トランジスタのソース領域、チャネル領域及び前記ドレイン領域となる半導体層を形成する工程と、前記半導体層の上方に前記薄膜トランジスタのゲート電極を形成する工程と、前記データ線の下方であって前記ゲート電極上に直接的に前記ゲート電極を覆うように、かつ少なくとも前記半導体層の前記チャネル領域と対向するように島状に高融点金属からなる第２遮光膜を形成する工程とを含み、前記ゲート電極と前記第２遮光膜とは直接的に接続されるように形成されることを特徴とする。
【００２３】
本発明の電気光学装置の製造方法の別の態様は、複数の走査線と、複数のデータ線と、前記各走査線とデータ線に接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と蓄積容量とを有する電気光学装置の製造方法において、基板に第１遮光膜を形成する工程と、前記第１遮光膜を覆うように下地絶縁膜を形成する工程と、前記下地絶縁膜上に、前記第１遮光膜と対向するように、前記薄膜トランジスタのソース領域、チャネル領域及び前記ドレイン領域並びに前記蓄積容量の第１蓄積容量電極となる半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に前記走査線を形成する工程と、前記走査線を覆うように第１層間絶縁膜を形成する工程と、前記走査線上から少なくとも前記半導体膜の前記チャネル領域覆うように第２遮光膜を形成する工程とを含むものである。この態様によれば第１層間絶縁膜により、第２遮光膜と容量線とが電気的に独立に形成され、第２遮光膜を補助容量電極として用いることができるようになる。
【００２４】
また、本発明の電気光学装置の製造方法の別の態様は、複数の走査線と、複数のデータ線と、前記各走査線とデータ線に接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と蓄積容量とを有する電気光学装置の製造方法において、本発明の電気光学装置の製造方法の別の態様は、基板に第１遮光膜を形成する工程と、前記第１遮光膜を覆うように下地絶縁膜を形成する工程と、前記下地絶縁膜上に、前記第１遮光膜と対向するように、前記薄膜トランジスタのソース領域、チャネル領域及び前記ドレイン領域並びに前記蓄積容量の第１蓄積容量電極となる半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に前記走査線を形成する工程と、前記走査線を覆うように第１層間絶縁膜を形成する工程と、前記走査線上の前記第１層間絶縁膜に対しコンタクトホールを開孔する工程と、前記コンタクトホールを介して前記走査線と接続するように前記第１層間絶縁膜上に第２遮光膜を形成する工程とを含むものである。この態様によれば第２遮光膜がコンタクトホールを介してゲート電極または走査線と接続されるから、前記第２遮光膜によりゲート電極、あるいは走査線を低抵抗化することができる。またゲート電極、あるいは走査線を冗長化し、電気光学装置の生産性、信頼性を向上することができる。
【００２５】
本発明の電気光学装置の製造方法の別の態様は、複数の走査線と、複数のデータ線と、前記各走査線とデータ線に接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と蓄積容量とを有する電気光学装置の製造方法において、基板に第１遮光膜を形成する工程と、前記第１遮光膜を覆うように下地絶縁膜を形成する工程と、前記下地絶縁膜上に、前記第１遮光膜と対向するように、前記薄膜トランジスタのソース領域、チャネル領域及び前記ドレイン領域並びに前記蓄積容量の第１蓄積容量電極となる半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に前記走査線及び前記容量線を夫々形成する工程と、前記第１遮光膜と前記容量線とを覆うように第１層間絶縁膜を形成する工程と、前記ドレイン領域上の前記絶縁薄膜及び前記第１層間絶縁膜に対し第１コンタクトホールを形成するとともに、前記ゲート電極上の前記第１層間絶縁膜に対し第３コンタクトホールを形成する工程と、前記第１コンタクトホールを介して前記半導体層に接続するように前記第１層間絶縁膜上に導電層を形成する工程と、前記第３コンタクトホールを介して前記ゲート電極と接続するように前記第１層間絶縁膜上に第２遮光膜を形成する工程とを含むものである。
【００２６】
本発明の電気光学装置の製造方法の別の態様は、前記導電層及び前記第２遮光膜上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜上に前記データ線を形成する工程と、前記データ線上に第３層間絶縁膜を形成する工程と、前記第２及び第３層間絶縁膜に対し前記第２コンタクトホールを開孔する工程と、前記第２コンタクトホールを介して前記導電層に接続されるように画素電極を形成する工程とをさらに含むようにしてもよい。この態様によれば、薄膜トランジスタの下側に遮光膜が設けられた電気光学装置を比較的少ない工程数で且つ比較的簡単な各工程を用いて製造できる。
【００２７】
本発明の電子機器は、上述のような本発明の電気光学装置、または電気光学装置の製造方法により製造した電気光学装置を有するライトバルブを、光源と、入射光を投射する光学系との間に介挿したものである。光源光は、ライトバルブにより変調され、前記投射光学系へと導かれ、例えばスクリーンなどに投影される。本発明の電気光学装置は、反射光の薄膜トランジスタへの悪影響を防止するとともに、薄膜トランジスタの特性が安定しており、また信頼性も高いので、高品位の画像を投影することができる。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２９】
（電気光学装置の第１実施形態）
本発明による電気光学装置の第１実施形態である液晶装置の構成について、図１から図３を参照して説明する。図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３０】
図１において、本実施形態における液晶装置の画像表示領域を構成するマトリクス状に配設された複数の画素には、画素電極９aを制御するためのＴＦＴ３０がそれぞれ形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００３１】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等からなる半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、図中右上がりの斜線で示した領域に夫々形成されておりバッファとして機能する導電層８０（以下、バリア層と称す。）を中継して、第１コンタクトホール８ａ及び第２コンタクトホール８ｂを介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域１ａ’（図中右下りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置されたＴＦＴ３０が設けられている。
【００３２】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部とを有する。
【００３３】
また、図中太線で示した領域には夫々、走査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るように、第１遮光膜１１ａが設けられている。より具体的には図２において、第1遮光膜１１ａは夫々、走査線３ａに沿って縞状に形成されていると共に、データ線６ａと交差する箇所が図中下方に幅広に形成されており、この幅広の部分により各ＴＦＴのチャネル領域１ａ’をＴＦＴアレイ基板側から見て夫々覆う位置に設けられている。
【００３４】
そして本実施形態では、第１遮光膜１１ａに加え、第１遮光膜１１ａと同一材料からなる第２遮光膜２４が、第１層間絶縁膜８１の上側から半導体膜の少なくともチャネル領域１ａ’を覆うように配設されている（図３参照）。この例では第１遮光膜１１ａ及び第２遮光膜２４はどちらもタングステンシリサイドにより構成されている。また第２遮光膜２４は、第１層間絶縁膜に形成されたコンタクトホールを介して走査線（ゲート電極）３ａと電気的に接続しているが、バリア層８０、データ線６ａとは電気的に独立を保つようにパターニングされている。
【００３５】
次に図３の断面図に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００３６】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００３７】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００３８】
対向基板２０には、更に図３に示すように、各画素の非開口領域に、ブラックマスク或いはブラックマトリクスと称される第３遮光膜２３を設けても良い。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やソース側ＬＤＤ領域１ｂ及びドレイン側ＬＤＤ領域１ｃに侵入することはない。更に、第３遮光膜２３は、コントラストの向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。
【００３９】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材（図１０参照）により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。
【００４０】
更に図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａが設けられている。第１遮光膜１１ａ、第２遮光膜２４は、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの反射光（戻り光）等が光に対して励起しやすい画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やソース側ＬＤＤ領域１ｂ、ドレイン側ＬＤＤ１ｃに入射する事態を未然に防ぐことができ、これに起因した光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００４１】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。下地絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。下地絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００４２】
そして本実施形態の液晶装置では、第１遮光膜１１ａに加え、第１遮光膜１１ａと同一材料からなる第２遮光膜２４が、第１層間絶縁膜８１の上側から半導体膜の少なくともチャネル領域１ａ’を覆うように配設されている（図２参照）。この例では第１遮光膜１１ａ及び第２遮光膜２４はどちらも同一材料（例えばタングステンシリサイド）により構成されている。また第２遮光膜２４は、第１層間絶縁膜に形成されたコンタクトホールを介して走査線３ａと電気的に接続しているが、バリア層８０、データ線６ａとは電気的に独立を保つようにパターニングされている。第１遮光膜１１ａおよび第２遮光膜２４は、半導体膜１ａ、特にチャネル領域１ａ’へ印加される応力が緩和するように配設されている。このような構成を採用することにより本発明の電気光学装置においては半導体層にかかる応力を小さく抑制、低減し、半導体素子の特性を安定させ、液晶装置の信頼性を向上することができる。さらにこの例では、第２遮光膜２４は走査線３ａの抵抗を低くする機能、走査線を冗長化する機能も有しており、液晶装置の信頼性、生産性を向上することができる。
【００４３】
また本実施形態では、半導体層１ａを高濃度ドレイン領域１ｅから延設して第１蓄積容量電極１ｆとし、これに対向する容量線３ｂの一部を第２蓄積容量電極とし、ゲート絶縁膜２を走査線３ａに対向する位置から延設してこれらの電極間に挟持された第１誘電体膜とすることにより、第１蓄積容量７０ａが構成されている。更に、この第２蓄積容量電極と対向するバリア層８０の一部を第３蓄積容量電極８０ｂとし、これらの電極間に第１層間絶縁膜８１を設ける。第１層間絶縁膜８１は第２誘電体膜としても機能し、第２蓄積容量７０ｂが形成されている。そして、これら第１及び第２蓄積容量７０ａ及び７０ｂが第１コンタクトホール８ａを介して並列接続されて蓄積容量７０が構成されている。この例ではバリア層８０は第２遮光膜２４と別個に形成され、構成材料も異なっているが、バリア層８０と第２遮光膜２４とを同時に第１遮光膜と実質的に同一の物性値（例えば熱膨張係数など）を有する不透明導体材料から成膜、パターニングするようにしてもよい。
【００４４】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つがバリア層８０を中継して接続されている。本実施形態では特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性且つ導電性の薄膜から構成されている。また、バリア層８０及び第２誘電体膜（第１層間絶縁膜）８１の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及びバリア層８０へ通じるコンタクトホール８ｂが各々形成された第２層間絶縁膜４が形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、バリア層８０へのコンタクトホール８ｂが形成された第３層間絶縁膜７が形成されている。このコンタクトホール８ｂを介して、画素電極９ａはバリア層８０に電気的接続されており、更にバリア層８０を中継してコンタクトホール８ａを介して高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００４５】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００４６】
（電気光学装置の第１実施形態における製造プロセス）
次に、以上のような構成を持つ実施形態における液晶装置の製造プロセスについて、図４から図７を参照して説明する。尚、図４から図７は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【００４７】
先ず図４の工程（１）に示すように、石英基板、ハードガラス、シリコン基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。そして、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜１１を形成する。尚、遮光膜１１上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【００４８】
次に工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００４９】
次に工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば、約５００〜２０００ｎｍとする。
【００５０】
次に工程（４）に示すように、下地絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使ったアニール処理でも良いし、エキシマレーザー等を用いたレーザーアニールでも良い。
【００５１】
この際、図３に示した画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【００５２】
次に工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き第1蓄積容量電極１ｆを含む所定パターンを有する半導体層１ａを形成する。
【００５３】
次に工程（６）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜２ａを形成し、更に工程（７）に示すように、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜２ｂを約５０ｎｍの比較的薄い厚さに堆積し、熱酸化シリコン膜２ａ及び絶縁膜２ｂを含む多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に蓄積容量形成用の第１誘電体膜２を同時に形成する。この結果、第１蓄積容量電極１ｆの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、ゲート絶縁膜２（第1誘電体膜）の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜１を熱酸化することのみにより、単一層構造を持つゲート絶縁膜２を形成してもよい。
【００５４】
次に工程（８）に示すように、フォトリソグラフィ工程、エッチング工程等によりレジスト層５００を第１蓄積容量電極１ｆとなる部分を除く半導体層１ａ上に形成した後、例えばＰイオンをドーズ量約３×１０１２／ｃｍ２でドープして、第1蓄積容量電極１ｆを低抵抗化しても良い。
【００５５】
次に工程（９）に示すように、レジスト層５００を除去した後、減圧ＣＶＤ法等によりポリシリコン膜３を堆積し、更にリン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。ポリシリコン膜３の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【００５６】
次に図５の工程（１０）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。走査線３ａ及び容量線３ｂは、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。
【００５７】
次に工程（１１）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）をマスクとして、ＰなどのＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物のドープにより容量線３ｂ及び走査線３ａも低抵抗化される。
【００５８】
次に工程（１２）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６００を走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素のドーパントを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより容量線３ｂ及び走査線３ａも更に低抵抗化される。
【００５９】
尚、これらのＴＦＴ３０の素子形成工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。このように、本実施形態において画素スイッチング用ＴＦＴ３０を構成する半導体層１ａをポリシリコンで形成すれば、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成することができ、製造上有利である。
【００６０】
次に工程（１３）に示すように、レジスト層６００を除去した後、容量線３ｂ及び走査線３ａ並びにゲート絶縁膜２（第１誘電体膜）上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる第１層間絶縁膜８１を１０ｎｍ以上２００ｎｍ以下の比較的薄い厚さに堆積する。但し、前述のように、第１層間絶縁膜８１は、多層膜から構成してもよいし、一般にＴＦＴのゲート絶縁膜を形成するのに用いられる各種の公知技術により、第１層間絶縁膜８１を形成可能である。第１層間絶縁膜８１の場合には、第２層間絶縁膜４の場合のように余り薄くするとデータ線６ａ及び走査線３ａ間の寄生容量が大きくなってしまうことはなく、またＴＦＴ３０におけるゲート絶縁膜２のように余り薄く構成するとトンネル効果等の特異現象が発生することもない。また、第１層間絶縁膜８１は、第２蓄積容量電極３ｂとバリア層８０の間で、第２誘電体膜として機能する。そして、第２誘電体膜８１を薄くする程、第２蓄積容量７０ｂは大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、ゲート絶縁膜２よりも薄い５０ｎｍ以下の厚みを持つ極薄い絶縁膜となるように第２誘電体膜８１を形成すると本実施形態の効果を増大させることができる。
【００６１】
次に工程（１４）に示すように、バリア層８０と高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８ａ及び第２遮光膜２４と走査線３ａとを接続するためのコンタクトホール８ｃを、例えば反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。このようなドライエッチングは、指向性が高いため、小さな径のコンタクトホール８ａ、８ｃを開孔可能である。或いは、コンタクトホール８ａが半導体層１ａを突き抜けるのを防止するのに有利なウエットエッチングを併用してもよい。このウエットエッチングは、コンタクトホール８ａに対し、より良好なコンタクトをとるためのテーパを付与する観点からも有効である。
【００６２】
次に工程（１５）に示すように、第１層間絶縁膜８１及びコンタクトホール８ａを介して覗く高濃度ドレイン領域１ｅの全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜をスパッタ処理により堆積して、５０〜５００ｎｍ程度の膜厚の導電膜８０’を形成する。５０ｎｍ程度の厚みがあれば、後に第２コンタクトホール８ｂを開孔する時に突き抜ける可能性は殆どない。尚、この導電膜８０’上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。また、導電膜８０’は応力緩和のためにドープトポリシリコン膜等を用いても良い。
【００６３】
次に図６の工程（１６）に示すように、該形成された導電膜８０’上にフォトリソグラフィによりバリア層８０のパターン（図２参照）に対応するとともに、走査線３ａに接続される第２遮光膜２４に対応するレジストマスクを形成し、該レジストマスクを介して導電膜８０’に対しエッチングを行うことにより、第３蓄積容量電極８０ａを含むバリア層８０及び第２遮光膜２４を形成する。
【００６４】
また、同時に、この場合、第２遮光膜２４は、第１遮光膜１１ａと同一材料を用いて成膜すれば、応力緩和に特に効果的である。
【００６５】
この後、さらに第１層間絶縁膜８１、第２遮光膜２４及びバリア層８０を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましい。第２層間絶縁膜４の膜厚が５００ｎｍ以上あれば、データ線６ａ及び走査線３ａ間における寄生容量は余り又は殆ど問題とならない。
【００６６】
次に工程（１７）の段階で、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線６ａに対するコンタクトホール５を開孔する。また、走査線３ａや容量線３ｂを基板周辺領域において図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔することができる。
【００６７】
次に、工程（１８）に示すように、第２層間絶縁膜４の上に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【００６８】
次に工程（１９）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【００６９】
次に図７の工程（２０）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましい。
【００７０】
次に工程（２１）に示すように、画素電極９ａとバリア層８０とを電気的接続するためのコンタクトホール８ｂを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。また、テーパ状にするためにウェットエッチングを用いても良い。
【００７１】
次に工程（２２）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２３）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００７２】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３参照）が形成される。
【００７３】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、第３遮光膜２３及び額縁としての第３遮光膜（図１０及び図１１参照）が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２及び第３遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。尚、ＴＦＴアレイ基板１０上で、データ線６ａ、バリア層８０、第１遮光膜１１ａ、第２遮光膜２４等で遮光領域を規定すれば、対向基板２０上の第３遮光膜２３を省くことができる。
【００７４】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図３参照）が形成される。
【００７５】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材（図９及び図１０参照）により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【００７６】
上述の実施形態においては、走査線３ａとバリア層８０とを同一膜で同時に形成及びパターニングすることにより、少ない工程で蓄積容量の付加と走査線の低抵抗化及び遮光膜による応力緩和を実現することができる。
【００７７】
上述の実施形態では、第２遮光膜２４とバリア層８０を同一膜により同時に形成したが、工程は増えるが、別材料で別工程で形成しても同様な効果は得られる。
【００７８】
さらに図８に本発明の電気光学装置の例である液晶装置の別の例を示す。図８は、上述の実施形態とほぼ同様な構成を有し、バリア層８０を有さない点が異なり、異なる点のみ記載する。
【００７９】
図８の液晶装置では走査線３ａ及び容量線３ｂの形成までは、上述の実施形態と同様な構成を有し、しかる後に、走査線３ａ上に不透明性導電層を形成し、パターニングしては第２遮光膜２４を形成する。次に、第２遮光膜２４及び容量線３ｂの上に第２層間絶縁膜４を形成し、第２層間絶縁膜４に形成されたコンタクトホール５を介してデータ線６ａを形成し、データ線６ａ上に第３層間絶縁膜７を形成し、第３層間絶縁膜７及び第２層間絶縁膜４及び第１層間絶縁膜８１に形成されたコンタクトホール８を介して画素電極９ａを形成する。このような構成でも図３の例と同様に第２遮光膜によりゲート電極、あるいは走査線を低抵抗化することができる。またゲート電極、あるいは走査線を冗長化することができる。さらに、第１遮光膜１１ａと第２遮光膜２４が同一の材料あるいは、熱膨張係数を同様にすることにより、応力緩和することが可能となる。
【００８０】
（電気光学装置の全体構成）
以上のように構成された各実施形態における液晶装置の全体構成を図９及び図１０を参照して説明する。尚、図９は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１０は、図９のＨ−Ｈ’断面図である。
【００８１】
図９において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第３遮光膜２３と同じ或いは異なる材料から成る画像表示領域の周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。そして、図１０に示すように、図９に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。尚、本実施の形態によれば、対向基板２０上の第３遮光膜２３はＴＦＴアレイ基板１０の遮光領域よりも小さく形成すれば良い。また、液晶装置の用途により、第３遮光膜２３は容易に取り除くことができる。
【００８２】
以上図１から図１０を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding)基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００８３】
以上説明した各実施形態における液晶装置は、カラー液晶プロジェクタに適用される場合、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第３遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーフィルタ層を形成することも可能である。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施形態における液晶装置を適用できる。
【００８４】
以上説明した各実施形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びソース側ＬＤＤ領域１ｂ、ドレイン側ＬＤＤ領域１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Anti Reflection)被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があったが、各実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びソース側ＬＤＤ領域１ｂ、ドレイン側ＬＤＤ領域１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【００８５】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施形態は有効である。
【００８６】
（電子機器）
次に、以上詳細に説明した液晶装置１００を備えた電子機器の実施の形態について図１１から図１３を参照して説明する。
【００８７】
先ず図１１に、このように液晶装置１００を備えた電子機器の概略構成を示す。
【００８８】
図１１において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【００８９】
次に図１２から図１３に、このように構成された電子機器の具体例を各々示す。
【００９０】
図１２において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【００９１】
図１３において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶装置１００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【００９２】
以上図１２から図１３を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１１に示した電子機器の例として挙げられる。
【００９３】
以上説明したように、本実施の形態によれば、製造効率が高く高品位の画像表示が可能な液晶装置を備えた各種の電子機器を実現できる。
【図面の簡単な説明】
【図１】 電気光学装置の第１実施形態である液晶装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】 第１実施形態の液晶装置におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】 図２のＡ−Ａ’断面図である。
【図４】 第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その１）である。
【図５】 第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その２）である。
【図６】 第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その３）である。
【図７】 第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その４）である。
【図８】 電気光学装置の別の実施形態である液晶装置の断面図である。
【図９】 各実施形態の液晶装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１０】 図９のＨ−Ｈ’断面図である。
【図１１】本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１２】電子機器の一例として液晶プロジェクタを示す断面図である。
【図１３】電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…ゲート絶縁膜（第１誘電体膜）
３ａ…走査線
３ｂ…容量線（第２蓄積容量電極）
４…第２層間絶縁膜
５…コンタクトホール
６ａ…データ線
７…第３層間絶縁膜
８ａ…第１コンタクトホール
８ｂ…第２コンタクトホール
８ｃ…第３コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ、１１ｂ…第１遮光膜
１２…下地絶縁膜
１５…コンタクトホール
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第３遮光膜
２４…第３遮光膜
３０…画素スイッチング用ＴＦＴ
５０…液晶層
５２…シール材
５３…第３遮光膜
７０…蓄積容量
７０ａ…第１蓄積容量
７０ｂ…第２蓄積容量
８０…バリア層
８１…第１層間絶縁膜（第２誘電体膜）
１０１…データ線駆動回路
１０４…走査線駆動回路
【発明の属する技術分野】
本発明の技術分野は、アクティブマトリクス駆動方式の電気光学装置及びその製造方法の技術分野に属し、特に半導体膜への反射光を遮光するための遮光膜を備えた電気光学装置及びその製造方法に属する。また本発明の技術分野はこのような電気光学装置を備えたライトバルブを有する電子機器に関する。
【０００２】
【従来の技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の電気光学装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数のＴＦＴがＴＦＴアレイ基板上に設けられている。そして、ＴＦＴのゲート電極に走査線を介して走査信号が供給されると、ＴＦＴはオン状態とされ、半導体層のソース領域にデータ線を介して供給される画像信号が当該ＴＦＴのソース−ドレイン間を介して画素電極に供給される。このような画像信号の供給は、各ＴＦＴを介して画素電極毎に極めて短時間しか行われない。このため、極短時間だけオン状態とされたＴＦＴを介して供給される画像信号の電圧を、このオン状態とされた時間よりも遥かに長時間に亘って保持するために、各画素電極には液晶容量と並列に蓄積容量が形成されるのが一般的である。
【０００３】
ところで、例えば液晶パネルなどのライトバルブを用いた投射型表示装置の場合、入射光の一部は液晶パネルを透過した後反射光として再び液晶パネルに戻ることが知られている。この反射光によって薄膜トランジスタの半導体膜に光電流が生起し、スイッチング素子の特性に悪影響を及ぼすという問題がある。
【０００４】
このような反射光の半導体膜への影響を回避する手法として、半導体膜と基板との間に遮光膜を設けるものがある。遮光膜としては例えばＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、またはＰｂのような不透明金属の単体、合金、あるいはシリサイドなどが用いられる。
【０００５】
【発明が解決しようとする課題】
しかしながら、発明者の得た知見によれば、例えばＷＳｉ（タングステンシリサイド）等から遮光膜を構成した場合、このような遮光膜に起因して薄膜トランジスタの半導体膜に応力が加わり、この応力により例えば薄膜トランジスタのオフ耐圧等の各種特性が劣化し、電気光学装置の表示性能、信頼性が低下するという問題がある。
【０００６】
本発明は上述の問題点に鑑みなされたものであり、戻り光を遮蔽する遮光膜を備えるとともに、特性の安定した薄膜トランジスタを備えた電気光学装置及びその製造方法を提供することを課題とする。また本発明は、信頼性が高く、高品位の画像表示が可能な電気光学装置及びその製造方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の電気光学装置は、基板に、複数の画素電極と、該画素電極に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続されたデータ線と、前記薄膜トランジスタのソース領域、チャネル領域及びドレイン領域を構成する半導体層と、該半導体層の上方に形成されている前記薄膜トランジスタのゲート電極と、前記ゲート電極の上方に形成された第１層間絶縁膜と、前記データ線の下方であって前記第１層間絶縁膜の上方に形成された第２層間絶縁膜とを具備し、前記半導体層の前記基板側に、前記半導体層と対向するように配設された高融点金属からなる第１遮光膜と、前記データ線の下方であって前記第１層間絶縁膜上に前記ゲート電極を覆うように配設され、かつ少なくとも前記半導体層の前記チャネル領域と対向するように島状に配設された高融点金属からなる第２遮光膜とを有し、前記第１層間絶縁膜の膜厚は前記第２層間絶縁膜よりも薄いことを特徴とする。
また本発明の電気光学装置は、基板に、複数の画素電極と、該画素電極に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続されたデータ線と、前記薄膜トランジスタのソース領域、チャネル領域及びドレイン領域を構成する半導体層と、該半導体層の上方に形成されている前記薄膜トランジスタのゲート電極とを具備し、前記半導体層の前記基板側に、前記半導体層と対向するように配設された高融点金属からなる第１遮光膜と、前記データ線の下方であって前記ゲート電極上に直接的に前記ゲート電極を覆うように配設され、かつ少なくとも前記半導体層の前記チャネル領域と対向するように島状に配設された高融点金属からなる第２遮光膜とを有し、前記ゲート電極と前記第２遮光膜とは直接的に接続されていることを特徴とする。このような構成を採用することにより本発明の電気光学装置においては半導体層にかかる応力を小さく抑制、低減し、半導体素子の特性を安定させ、素子および電気光学装置の信頼性を向上することができる。
【０００８】
本発明の電気光学装置の態様では、前記第１遮光膜と前記第２遮光膜とは同一の材料からなることを特徴とする。本発明では、第１遮光膜と第２遮光膜とが同一の材料であるので、第１遮光膜に起因して半導体膜に生じる応力と第２遮光膜に起因して半導体膜に生じる応力とが相殺され、半導体膜に生じる応力が緩和される。これにより、半導体素子の特性を安定させ、素子および電気光学装置の信頼性を向上することができる。
【０００９】
本発明の電気光学装置の態様では、前記第１遮光膜と前記第２遮光膜とは熱膨張係数の同じ材料からなることを特徴とする。本発明の電気光学装置の態様では、第１遮光膜と第２遮光膜とが熱膨張係数の同じ材料からなるので、第１遮光膜に起因して半導体膜に生じる応力と第２遮光膜に起因して半導体膜に生じる応力とが相殺され、半導体膜に生じる応力が緩和される。これにより、半導体素子の特性を安定させ、素子および電気光学装置の信頼性を向上することができる。
また本発明の電気光学装置の態様では、前記第２遮光膜は前記データ線の下方に前記データ線に沿って形成されることを特徴とする。
【００１０】
本発明の電気光学装置の態様では、前記第１遮光膜または前記第２遮光膜は、ポリシリコンよりも熱膨張係数の大きな材料からなる。また本発明の電気光学装置の態様では、前記第１遮光膜または前記第２遮光膜は、シリケートガラス膜、窒化シリコン膜、または酸化シリコン膜よりも熱膨張係数の大きな材料からなる。
【００１１】
このような遮光膜の材料としては、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、またはＰｂなどの金属単体、合金、またはこれらのうちの少なくとも一つを含むシリサイドをあげることができる。
【００１２】
本発明の電気光学装置においては、前記第２の遮光膜は前記ゲート電極と電気的に接続させてもよいし、絶縁層を介するなどして電気的に独立に配設するようにしてもよい。
【００１３】
すなわち第２遮光膜とゲート電極あるいは走査線とを接続する態様では、第２遮光膜によりゲート電極、あるいは走査線を低抵抗化することができる。またゲート電極、あるいは走査線を冗長化することができる。第２の遮光膜は前記ゲート電極または走査線上に直接成膜するようにしても良いし、前記ゲート電極と前記第２遮光膜との間に介挿された第１層間絶縁膜を具備し、この前記第１層間絶縁膜に配設されたスルーホールを介して電気的に接続するようにしてもよい。
【００１４】
また第２遮光膜と容量線とを電気的に独立にする（接続しない）態様では、第２遮光膜を補助容量電極のとして用いることができる。これにより単位画素により大きな補助容量を付加することができ、表示品質を向上することができる。
【００１５】
また本発明の電気光学装置の第２の遮光膜は、対向基板などに形成されるブラックマスク又はブラックマトリクスと称される遮光膜ではなく、基板（通常はＴＦＴアレイ基板）上に内蔵遮光膜（即ち、遮光膜からなる導電層）として設けられるものである。このようにアレイ基板の一部或いは全部を設ける構成は、製造プロセスにおける基板と対向基板との位置ずれによって画素開口率の低下を招かないなど極めて有利な点を有する。
【００１６】
このように構成すれば、薄膜トランジスタよりも基板に近い側、即ち薄膜トランジスタの下側に設けた第１遮光膜により、基板側からの戻り光等が薄膜トランジスタのチャネル領域やＬＤＤ（Lightly Doped Drain)領域に入射する事態を未然に防ぐことができ、これに起因した光電流の発生により薄膜トランジスタの特性が劣化することを防止できる。そして、この遮光膜により画素開口領域の一部又は全部を規定することも可能となる。そして前述のように本発明の電気光学装置では、第１の遮光膜と第２の遮光膜は、半導体層に及ぼされる応力を緩和するように配設されている。これにより第１遮光膜のみ採用した構成と比較して、例えば熱付加などに伴って半導体層に印加される応力がより小さく緩和される。したがってオフ耐圧などの薄膜トランジスタの特性が安定し、信頼性も向上することができる。
【００１７】
このような遮光膜を備えた態様では、少なくとも前記第１遮光膜は、前記走査線の下に延設されて定電位源に接続されてもよい。このように構成すれば、遮光膜の電位が変動して、当該遮光膜の上方に下地絶縁膜を介して設けられる薄膜トランジスタにおける特性が劣化する事態を未然に防げる。
【００１８】
或いは、この遮光膜を備えた態様では、前記第１遮光膜は、前記第１遮光膜と前記半導体層との間に介在する下地絶縁膜に開孔されたコンタクトホールを介して前記容量線と電気的接続されてもよい。
【００１９】
このように構成すれば、容量線及び遮光膜の電位を同一にでき、容量線及び遮光膜のいずれか一方を所定電位とする構成を採れば、他方の電位も所定電位とできる。この結果、容量線や遮光膜における電位揺れによる悪影響を低減できる。また、遮光膜からなる配線と容量線とを相互に冗長配線として機能させ得る。
【００２０】
本発明の電気光学装置は、基板に複数の走査線及び複数のデータ線と、各前記走査線及び各前記データ線に接続された薄膜トランジスタと、該薄膜トランジスタに接続された画素電極と、該画素電極に蓄積容量を付加するための容量線と、前記薄膜トランジスタのソース領域及びドレイン領域並びに第１蓄積容量電極を構成する半導体層と、該半導体層上に形成されている絶縁薄膜と、該絶縁薄膜上に形成されていると共に前記走査線の一部からなる前記薄膜トランジスタのゲート電極と、前記絶縁薄膜上に形成されていると共に前記容量線の一部からなる第２蓄積容量電極と、前記走査線及び前記容量線の上方に形成された第１層間絶縁膜と、該第１層間絶縁膜の上方に形成された導電層と、該導電層の上方に形成された第２層間絶縁膜とを具備しており、前記半導体膜の前記基板側に、前記半導体膜と対向するように配設された第１遮光膜と、前記第１層間絶縁膜を介して前記ゲート電極を覆うように配設され、かつ少なくとも前記半導体膜の前記チャネル領域と対向するように配設された第２遮光膜とを具備している。前述のように前記第１遮光膜および前記第２遮光膜により、前記半導体膜へ印加される応力が緩和される。このような構成を採用することにより本発明の電気光学装置においては半導体層にかかる応力を小さく抑制、低減し、半導体素子の特性を安定させ、素子および電気光学装置の信頼性を向上することができる。
【００２１】
本発明の電気光学装置の製造方法は、例えば上述したような本発明の電気光学装置を製造するための方法の例である。
【００２２】
本発明の電気光学装置の製造方法は、基板に、複数の画素電極と、該画素電極に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続されたデータ線とを有する電気光学装置の製造方法において、前記基板に第１遮光膜を形成する工程と、前記第１遮光膜を覆うように下地絶縁膜を形成する工程と、前記下地絶縁膜上に、前記第１遮光膜と対向するように、前記薄膜トランジスタのソース領域、チャネル領域及び前記ドレイン領域となる半導体層を形成する工程と、前記半導体層の上方に前記薄膜トランジスタのゲート電極を形成する工程と、前記ゲート電極を覆うように第１層間絶縁膜を形成する工程と、前記データ線の下方であって前記第１層間絶縁膜の上方に第２層間絶縁膜形成する工程と、前記データ線の下方であって前記第１層間絶縁膜上に前記ゲート電極を覆うように、かつ少なくとも前記半導体層の前記チャネル領域と対向するように島状に第２遮光膜を形成する工程とを含み、前記第１層間絶縁膜の膜厚は前記第２層間絶縁膜よりも薄く形成されることを特徴とする。
また本発明の電気光学装置の製造方法の別の態様は、基板に、複数の画素電極と、該画素電極に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続されたデータ線とを有する電気光学装置の製造方法において、前記基板に高融点金属からなる第１遮光膜を形成する工程と、前記第１遮光膜を覆うように下地絶縁膜を形成する工程と、前記下地絶縁膜上に、前記第１遮光膜と対向するように、前記薄膜トランジスタのソース領域、チャネル領域及び前記ドレイン領域となる半導体層を形成する工程と、前記半導体層の上方に前記薄膜トランジスタのゲート電極を形成する工程と、前記データ線の下方であって前記ゲート電極上に直接的に前記ゲート電極を覆うように、かつ少なくとも前記半導体層の前記チャネル領域と対向するように島状に高融点金属からなる第２遮光膜を形成する工程とを含み、前記ゲート電極と前記第２遮光膜とは直接的に接続されるように形成されることを特徴とする。
【００２３】
本発明の電気光学装置の製造方法の別の態様は、複数の走査線と、複数のデータ線と、前記各走査線とデータ線に接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と蓄積容量とを有する電気光学装置の製造方法において、基板に第１遮光膜を形成する工程と、前記第１遮光膜を覆うように下地絶縁膜を形成する工程と、前記下地絶縁膜上に、前記第１遮光膜と対向するように、前記薄膜トランジスタのソース領域、チャネル領域及び前記ドレイン領域並びに前記蓄積容量の第１蓄積容量電極となる半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に前記走査線を形成する工程と、前記走査線を覆うように第１層間絶縁膜を形成する工程と、前記走査線上から少なくとも前記半導体膜の前記チャネル領域覆うように第２遮光膜を形成する工程とを含むものである。この態様によれば第１層間絶縁膜により、第２遮光膜と容量線とが電気的に独立に形成され、第２遮光膜を補助容量電極として用いることができるようになる。
【００２４】
また、本発明の電気光学装置の製造方法の別の態様は、複数の走査線と、複数のデータ線と、前記各走査線とデータ線に接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と蓄積容量とを有する電気光学装置の製造方法において、本発明の電気光学装置の製造方法の別の態様は、基板に第１遮光膜を形成する工程と、前記第１遮光膜を覆うように下地絶縁膜を形成する工程と、前記下地絶縁膜上に、前記第１遮光膜と対向するように、前記薄膜トランジスタのソース領域、チャネル領域及び前記ドレイン領域並びに前記蓄積容量の第１蓄積容量電極となる半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に前記走査線を形成する工程と、前記走査線を覆うように第１層間絶縁膜を形成する工程と、前記走査線上の前記第１層間絶縁膜に対しコンタクトホールを開孔する工程と、前記コンタクトホールを介して前記走査線と接続するように前記第１層間絶縁膜上に第２遮光膜を形成する工程とを含むものである。この態様によれば第２遮光膜がコンタクトホールを介してゲート電極または走査線と接続されるから、前記第２遮光膜によりゲート電極、あるいは走査線を低抵抗化することができる。またゲート電極、あるいは走査線を冗長化し、電気光学装置の生産性、信頼性を向上することができる。
【００２５】
本発明の電気光学装置の製造方法の別の態様は、複数の走査線と、複数のデータ線と、前記各走査線とデータ線に接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と蓄積容量とを有する電気光学装置の製造方法において、基板に第１遮光膜を形成する工程と、前記第１遮光膜を覆うように下地絶縁膜を形成する工程と、前記下地絶縁膜上に、前記第１遮光膜と対向するように、前記薄膜トランジスタのソース領域、チャネル領域及び前記ドレイン領域並びに前記蓄積容量の第１蓄積容量電極となる半導体層を形成する工程と、前記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に前記走査線及び前記容量線を夫々形成する工程と、前記第１遮光膜と前記容量線とを覆うように第１層間絶縁膜を形成する工程と、前記ドレイン領域上の前記絶縁薄膜及び前記第１層間絶縁膜に対し第１コンタクトホールを形成するとともに、前記ゲート電極上の前記第１層間絶縁膜に対し第３コンタクトホールを形成する工程と、前記第１コンタクトホールを介して前記半導体層に接続するように前記第１層間絶縁膜上に導電層を形成する工程と、前記第３コンタクトホールを介して前記ゲート電極と接続するように前記第１層間絶縁膜上に第２遮光膜を形成する工程とを含むものである。
【００２６】
本発明の電気光学装置の製造方法の別の態様は、前記導電層及び前記第２遮光膜上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜上に前記データ線を形成する工程と、前記データ線上に第３層間絶縁膜を形成する工程と、前記第２及び第３層間絶縁膜に対し前記第２コンタクトホールを開孔する工程と、前記第２コンタクトホールを介して前記導電層に接続されるように画素電極を形成する工程とをさらに含むようにしてもよい。この態様によれば、薄膜トランジスタの下側に遮光膜が設けられた電気光学装置を比較的少ない工程数で且つ比較的簡単な各工程を用いて製造できる。
【００２７】
本発明の電子機器は、上述のような本発明の電気光学装置、または電気光学装置の製造方法により製造した電気光学装置を有するライトバルブを、光源と、入射光を投射する光学系との間に介挿したものである。光源光は、ライトバルブにより変調され、前記投射光学系へと導かれ、例えばスクリーンなどに投影される。本発明の電気光学装置は、反射光の薄膜トランジスタへの悪影響を防止するとともに、薄膜トランジスタの特性が安定しており、また信頼性も高いので、高品位の画像を投影することができる。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２９】
（電気光学装置の第１実施形態）
本発明による電気光学装置の第１実施形態である液晶装置の構成について、図１から図３を参照して説明する。図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３０】
図１において、本実施形態における液晶装置の画像表示領域を構成するマトリクス状に配設された複数の画素には、画素電極９aを制御するためのＴＦＴ３０がそれぞれ形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００３１】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等からなる半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、図中右上がりの斜線で示した領域に夫々形成されておりバッファとして機能する導電層８０（以下、バリア層と称す。）を中継して、第１コンタクトホール８ａ及び第２コンタクトホール８ｂを介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域１ａ’（図中右下りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置されたＴＦＴ３０が設けられている。
【００３２】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部とを有する。
【００３３】
また、図中太線で示した領域には夫々、走査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るように、第１遮光膜１１ａが設けられている。より具体的には図２において、第1遮光膜１１ａは夫々、走査線３ａに沿って縞状に形成されていると共に、データ線６ａと交差する箇所が図中下方に幅広に形成されており、この幅広の部分により各ＴＦＴのチャネル領域１ａ’をＴＦＴアレイ基板側から見て夫々覆う位置に設けられている。
【００３４】
そして本実施形態では、第１遮光膜１１ａに加え、第１遮光膜１１ａと同一材料からなる第２遮光膜２４が、第１層間絶縁膜８１の上側から半導体膜の少なくともチャネル領域１ａ’を覆うように配設されている（図３参照）。この例では第１遮光膜１１ａ及び第２遮光膜２４はどちらもタングステンシリサイドにより構成されている。また第２遮光膜２４は、第１層間絶縁膜に形成されたコンタクトホールを介して走査線（ゲート電極）３ａと電気的に接続しているが、バリア層８０、データ線６ａとは電気的に独立を保つようにパターニングされている。
【００３５】
次に図３の断面図に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００３６】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００３７】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００３８】
対向基板２０には、更に図３に示すように、各画素の非開口領域に、ブラックマスク或いはブラックマトリクスと称される第３遮光膜２３を設けても良い。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やソース側ＬＤＤ領域１ｂ及びドレイン側ＬＤＤ領域１ｃに侵入することはない。更に、第３遮光膜２３は、コントラストの向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。
【００３９】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材（図１０参照）により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。
【００４０】
更に図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａが設けられている。第１遮光膜１１ａ、第２遮光膜２４は、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの反射光（戻り光）等が光に対して励起しやすい画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やソース側ＬＤＤ領域１ｂ、ドレイン側ＬＤＤ１ｃに入射する事態を未然に防ぐことができ、これに起因した光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００４１】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。下地絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。下地絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００４２】
そして本実施形態の液晶装置では、第１遮光膜１１ａに加え、第１遮光膜１１ａと同一材料からなる第２遮光膜２４が、第１層間絶縁膜８１の上側から半導体膜の少なくともチャネル領域１ａ’を覆うように配設されている（図２参照）。この例では第１遮光膜１１ａ及び第２遮光膜２４はどちらも同一材料（例えばタングステンシリサイド）により構成されている。また第２遮光膜２４は、第１層間絶縁膜に形成されたコンタクトホールを介して走査線３ａと電気的に接続しているが、バリア層８０、データ線６ａとは電気的に独立を保つようにパターニングされている。第１遮光膜１１ａおよび第２遮光膜２４は、半導体膜１ａ、特にチャネル領域１ａ’へ印加される応力が緩和するように配設されている。このような構成を採用することにより本発明の電気光学装置においては半導体層にかかる応力を小さく抑制、低減し、半導体素子の特性を安定させ、液晶装置の信頼性を向上することができる。さらにこの例では、第２遮光膜２４は走査線３ａの抵抗を低くする機能、走査線を冗長化する機能も有しており、液晶装置の信頼性、生産性を向上することができる。
【００４３】
また本実施形態では、半導体層１ａを高濃度ドレイン領域１ｅから延設して第１蓄積容量電極１ｆとし、これに対向する容量線３ｂの一部を第２蓄積容量電極とし、ゲート絶縁膜２を走査線３ａに対向する位置から延設してこれらの電極間に挟持された第１誘電体膜とすることにより、第１蓄積容量７０ａが構成されている。更に、この第２蓄積容量電極と対向するバリア層８０の一部を第３蓄積容量電極８０ｂとし、これらの電極間に第１層間絶縁膜８１を設ける。第１層間絶縁膜８１は第２誘電体膜としても機能し、第２蓄積容量７０ｂが形成されている。そして、これら第１及び第２蓄積容量７０ａ及び７０ｂが第１コンタクトホール８ａを介して並列接続されて蓄積容量７０が構成されている。この例ではバリア層８０は第２遮光膜２４と別個に形成され、構成材料も異なっているが、バリア層８０と第２遮光膜２４とを同時に第１遮光膜と実質的に同一の物性値（例えば熱膨張係数など）を有する不透明導体材料から成膜、パターニングするようにしてもよい。
【００４４】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つがバリア層８０を中継して接続されている。本実施形態では特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性且つ導電性の薄膜から構成されている。また、バリア層８０及び第２誘電体膜（第１層間絶縁膜）８１の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及びバリア層８０へ通じるコンタクトホール８ｂが各々形成された第２層間絶縁膜４が形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、バリア層８０へのコンタクトホール８ｂが形成された第３層間絶縁膜７が形成されている。このコンタクトホール８ｂを介して、画素電極９ａはバリア層８０に電気的接続されており、更にバリア層８０を中継してコンタクトホール８ａを介して高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００４５】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００４６】
（電気光学装置の第１実施形態における製造プロセス）
次に、以上のような構成を持つ実施形態における液晶装置の製造プロセスについて、図４から図７を参照して説明する。尚、図４から図７は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【００４７】
先ず図４の工程（１）に示すように、石英基板、ハードガラス、シリコン基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。そして、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜１１を形成する。尚、遮光膜１１上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【００４８】
次に工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００４９】
次に工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば、約５００〜２０００ｎｍとする。
【００５０】
次に工程（４）に示すように、下地絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使ったアニール処理でも良いし、エキシマレーザー等を用いたレーザーアニールでも良い。
【００５１】
この際、図３に示した画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【００５２】
次に工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き第1蓄積容量電極１ｆを含む所定パターンを有する半導体層１ａを形成する。
【００５３】
次に工程（６）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜２ａを形成し、更に工程（７）に示すように、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜２ｂを約５０ｎｍの比較的薄い厚さに堆積し、熱酸化シリコン膜２ａ及び絶縁膜２ｂを含む多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に蓄積容量形成用の第１誘電体膜２を同時に形成する。この結果、第１蓄積容量電極１ｆの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、ゲート絶縁膜２（第1誘電体膜）の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜１を熱酸化することのみにより、単一層構造を持つゲート絶縁膜２を形成してもよい。
【００５４】
次に工程（８）に示すように、フォトリソグラフィ工程、エッチング工程等によりレジスト層５００を第１蓄積容量電極１ｆとなる部分を除く半導体層１ａ上に形成した後、例えばＰイオンをドーズ量約３×１０１２／ｃｍ２でドープして、第1蓄積容量電極１ｆを低抵抗化しても良い。
【００５５】
次に工程（９）に示すように、レジスト層５００を除去した後、減圧ＣＶＤ法等によりポリシリコン膜３を堆積し、更にリン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。ポリシリコン膜３の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【００５６】
次に図５の工程（１０）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。走査線３ａ及び容量線３ｂは、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。
【００５７】
次に工程（１１）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）をマスクとして、ＰなどのＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物のドープにより容量線３ｂ及び走査線３ａも低抵抗化される。
【００５８】
次に工程（１２）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６００を走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素のドーパントを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより容量線３ｂ及び走査線３ａも更に低抵抗化される。
【００５９】
尚、これらのＴＦＴ３０の素子形成工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。このように、本実施形態において画素スイッチング用ＴＦＴ３０を構成する半導体層１ａをポリシリコンで形成すれば、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成することができ、製造上有利である。
【００６０】
次に工程（１３）に示すように、レジスト層６００を除去した後、容量線３ｂ及び走査線３ａ並びにゲート絶縁膜２（第１誘電体膜）上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる第１層間絶縁膜８１を１０ｎｍ以上２００ｎｍ以下の比較的薄い厚さに堆積する。但し、前述のように、第１層間絶縁膜８１は、多層膜から構成してもよいし、一般にＴＦＴのゲート絶縁膜を形成するのに用いられる各種の公知技術により、第１層間絶縁膜８１を形成可能である。第１層間絶縁膜８１の場合には、第２層間絶縁膜４の場合のように余り薄くするとデータ線６ａ及び走査線３ａ間の寄生容量が大きくなってしまうことはなく、またＴＦＴ３０におけるゲート絶縁膜２のように余り薄く構成するとトンネル効果等の特異現象が発生することもない。また、第１層間絶縁膜８１は、第２蓄積容量電極３ｂとバリア層８０の間で、第２誘電体膜として機能する。そして、第２誘電体膜８１を薄くする程、第２蓄積容量７０ｂは大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、ゲート絶縁膜２よりも薄い５０ｎｍ以下の厚みを持つ極薄い絶縁膜となるように第２誘電体膜８１を形成すると本実施形態の効果を増大させることができる。
【００６１】
次に工程（１４）に示すように、バリア層８０と高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８ａ及び第２遮光膜２４と走査線３ａとを接続するためのコンタクトホール８ｃを、例えば反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。このようなドライエッチングは、指向性が高いため、小さな径のコンタクトホール８ａ、８ｃを開孔可能である。或いは、コンタクトホール８ａが半導体層１ａを突き抜けるのを防止するのに有利なウエットエッチングを併用してもよい。このウエットエッチングは、コンタクトホール８ａに対し、より良好なコンタクトをとるためのテーパを付与する観点からも有効である。
【００６２】
次に工程（１５）に示すように、第１層間絶縁膜８１及びコンタクトホール８ａを介して覗く高濃度ドレイン領域１ｅの全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜をスパッタ処理により堆積して、５０〜５００ｎｍ程度の膜厚の導電膜８０’を形成する。５０ｎｍ程度の厚みがあれば、後に第２コンタクトホール８ｂを開孔する時に突き抜ける可能性は殆どない。尚、この導電膜８０’上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。また、導電膜８０’は応力緩和のためにドープトポリシリコン膜等を用いても良い。
【００６３】
次に図６の工程（１６）に示すように、該形成された導電膜８０’上にフォトリソグラフィによりバリア層８０のパターン（図２参照）に対応するとともに、走査線３ａに接続される第２遮光膜２４に対応するレジストマスクを形成し、該レジストマスクを介して導電膜８０’に対しエッチングを行うことにより、第３蓄積容量電極８０ａを含むバリア層８０及び第２遮光膜２４を形成する。
【００６４】
また、同時に、この場合、第２遮光膜２４は、第１遮光膜１１ａと同一材料を用いて成膜すれば、応力緩和に特に効果的である。
【００６５】
この後、さらに第１層間絶縁膜８１、第２遮光膜２４及びバリア層８０を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましい。第２層間絶縁膜４の膜厚が５００ｎｍ以上あれば、データ線６ａ及び走査線３ａ間における寄生容量は余り又は殆ど問題とならない。
【００６６】
次に工程（１７）の段階で、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線６ａに対するコンタクトホール５を開孔する。また、走査線３ａや容量線３ｂを基板周辺領域において図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔することができる。
【００６７】
次に、工程（１８）に示すように、第２層間絶縁膜４の上に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【００６８】
次に工程（１９）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【００６９】
次に図７の工程（２０）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましい。
【００７０】
次に工程（２１）に示すように、画素電極９ａとバリア層８０とを電気的接続するためのコンタクトホール８ｂを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。また、テーパ状にするためにウェットエッチングを用いても良い。
【００７１】
次に工程（２２）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２３）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００７２】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３参照）が形成される。
【００７３】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、第３遮光膜２３及び額縁としての第３遮光膜（図１０及び図１１参照）が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２及び第３遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。尚、ＴＦＴアレイ基板１０上で、データ線６ａ、バリア層８０、第１遮光膜１１ａ、第２遮光膜２４等で遮光領域を規定すれば、対向基板２０上の第３遮光膜２３を省くことができる。
【００７４】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図３参照）が形成される。
【００７５】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材（図９及び図１０参照）により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【００７６】
上述の実施形態においては、走査線３ａとバリア層８０とを同一膜で同時に形成及びパターニングすることにより、少ない工程で蓄積容量の付加と走査線の低抵抗化及び遮光膜による応力緩和を実現することができる。
【００７７】
上述の実施形態では、第２遮光膜２４とバリア層８０を同一膜により同時に形成したが、工程は増えるが、別材料で別工程で形成しても同様な効果は得られる。
【００７８】
さらに図８に本発明の電気光学装置の例である液晶装置の別の例を示す。図８は、上述の実施形態とほぼ同様な構成を有し、バリア層８０を有さない点が異なり、異なる点のみ記載する。
【００７９】
図８の液晶装置では走査線３ａ及び容量線３ｂの形成までは、上述の実施形態と同様な構成を有し、しかる後に、走査線３ａ上に不透明性導電層を形成し、パターニングしては第２遮光膜２４を形成する。次に、第２遮光膜２４及び容量線３ｂの上に第２層間絶縁膜４を形成し、第２層間絶縁膜４に形成されたコンタクトホール５を介してデータ線６ａを形成し、データ線６ａ上に第３層間絶縁膜７を形成し、第３層間絶縁膜７及び第２層間絶縁膜４及び第１層間絶縁膜８１に形成されたコンタクトホール８を介して画素電極９ａを形成する。このような構成でも図３の例と同様に第２遮光膜によりゲート電極、あるいは走査線を低抵抗化することができる。またゲート電極、あるいは走査線を冗長化することができる。さらに、第１遮光膜１１ａと第２遮光膜２４が同一の材料あるいは、熱膨張係数を同様にすることにより、応力緩和することが可能となる。
【００８０】
（電気光学装置の全体構成）
以上のように構成された各実施形態における液晶装置の全体構成を図９及び図１０を参照して説明する。尚、図９は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１０は、図９のＨ−Ｈ’断面図である。
【００８１】
図９において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第３遮光膜２３と同じ或いは異なる材料から成る画像表示領域の周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。そして、図１０に示すように、図９に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。尚、本実施の形態によれば、対向基板２０上の第３遮光膜２３はＴＦＴアレイ基板１０の遮光領域よりも小さく形成すれば良い。また、液晶装置の用途により、第３遮光膜２３は容易に取り除くことができる。
【００８２】
以上図１から図１０を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding)基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００８３】
以上説明した各実施形態における液晶装置は、カラー液晶プロジェクタに適用される場合、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第３遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーフィルタ層を形成することも可能である。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施形態における液晶装置を適用できる。
【００８４】
以上説明した各実施形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びソース側ＬＤＤ領域１ｂ、ドレイン側ＬＤＤ領域１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Anti Reflection)被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があったが、各実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びソース側ＬＤＤ領域１ｂ、ドレイン側ＬＤＤ領域１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【００８５】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施形態は有効である。
【００８６】
（電子機器）
次に、以上詳細に説明した液晶装置１００を備えた電子機器の実施の形態について図１１から図１３を参照して説明する。
【００８７】
先ず図１１に、このように液晶装置１００を備えた電子機器の概略構成を示す。
【００８８】
図１１において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【００８９】
次に図１２から図１３に、このように構成された電子機器の具体例を各々示す。
【００９０】
図１２において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【００９１】
図１３において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶装置１００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【００９２】
以上図１２から図１３を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１１に示した電子機器の例として挙げられる。
【００９３】
以上説明したように、本実施の形態によれば、製造効率が高く高品位の画像表示が可能な液晶装置を備えた各種の電子機器を実現できる。
【図面の簡単な説明】
【図１】 電気光学装置の第１実施形態である液晶装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】 第１実施形態の液晶装置におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】 図２のＡ−Ａ’断面図である。
【図４】 第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その１）である。
【図５】 第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その２）である。
【図６】 第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その３）である。
【図７】 第１実施形態の液晶装置の製造プロセスを順を追って示す工程図（その４）である。
【図８】 電気光学装置の別の実施形態である液晶装置の断面図である。
【図９】 各実施形態の液晶装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１０】 図９のＨ−Ｈ’断面図である。
【図１１】本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１２】電子機器の一例として液晶プロジェクタを示す断面図である。
【図１３】電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…ゲート絶縁膜（第１誘電体膜）
３ａ…走査線
３ｂ…容量線（第２蓄積容量電極）
４…第２層間絶縁膜
５…コンタクトホール
６ａ…データ線
７…第３層間絶縁膜
８ａ…第１コンタクトホール
８ｂ…第２コンタクトホール
８ｃ…第３コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ、１１ｂ…第１遮光膜
１２…下地絶縁膜
１５…コンタクトホール
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第３遮光膜
２４…第３遮光膜
３０…画素スイッチング用ＴＦＴ
５０…液晶層
５２…シール材
５３…第３遮光膜
７０…蓄積容量
７０ａ…第１蓄積容量
７０ｂ…第２蓄積容量
８０…バリア層
８１…第１層間絶縁膜（第２誘電体膜）
１０１…データ線駆動回路
１０４…走査線駆動回路
Claims (8)
- 基板に、複数の画素電極と、
該画素電極に対応して設けられた薄膜トランジスタと、
該薄膜トランジスタに接続されたデータ線と、
前記薄膜トランジスタのソース領域、チャネル領域及びドレイン領域を構成する半導体層と、
該半導体層の上方に形成されている前記薄膜トランジスタのゲート電極と、
前記ゲート電極の上方に形成された第１層間絶縁膜と、
前記データ線の下方であって前記第１層間絶縁膜の上方に形成された第２層間絶縁膜とを具備し、
前記半導体層の前記基板側に、前記半導体層と対向するように配設された高融点金属からなる第１遮光膜と、
前記データ線の下方であって前記第１層間絶縁膜上に前記ゲート電極を覆うように配設され、かつ少なくとも前記半導体層の前記チャネル領域と対向するように島状に配設された高融点金属からなる第２遮光膜とを有し、
前記第１層間絶縁膜の膜厚は前記第２層間絶縁膜よりも薄いことを特徴とする電気光学装置。 - 基板に、複数の画素電極と、
該画素電極に対応して設けられた薄膜トランジスタと、
該薄膜トランジスタに接続されたデータ線と、
前記薄膜トランジスタのソース領域、チャネル領域及びドレイン領域を構成する半導体層と、
該半導体層の上方に形成されている前記薄膜トランジスタのゲート電極とを具備し、
前記半導体層の前記基板側に、前記半導体層と対向するように配設された高融点金属からなる第１遮光膜と、
前記データ線の下方であって前記ゲート電極上に直接的に前記ゲート電極を覆うように配設され、かつ少なくとも前記半導体層の前記チャネル領域と対向するように島状に配設された高融点金属からなる第２遮光膜とを有し、
前記ゲート電極と前記第２遮光膜とは直接的に接続されていることを特徴とする電気光学装置。 - 前記第１遮光膜と前記第２遮光膜とは同一の材料からなることを特徴とする請求項１または請求項２に記載の電気光学装置。
- 前記第１遮光膜と前記第２遮光膜とは熱膨張係数の同じ材料からなることを特徴とする請求項１または請求項２に記載の電気光学装置。
- 前記第２遮光膜は前記データ線の下方に前記データ線に沿って形成されることを特徴とする請求項１または請求項２に記載の電気光学装置。
- 基板に、複数の画素電極と、該画素電極に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続されたデータ線とを有する電気光学装置の製造方法において、
前記基板に高融点金属からなる第１遮光膜を形成する工程と、
前記第１遮光膜を覆うように下地絶縁膜を形成する工程と、
前記下地絶縁膜上に、前記第１遮光膜と対向するように、前記薄膜トランジスタのソース領域、チャネル領域及び前記ドレイン領域となる半導体層を形成する工程と、
前記半導体層の上方に前記薄膜トランジスタのゲート電極を形成する工程と、
前記ゲート電極を覆うように第１層間絶縁膜を形成する工程と、
前記データ線の下方であって前記第１層間絶縁膜の上方に第２層間絶縁膜形成する工程と、
前記データ線の下方であって前記第１層間絶縁膜上に前記ゲート電極を覆うように、かつ少なくとも前記半導体層の前記チャネル領域と対向するように島状に高融点金属からなる第２遮光膜を形成する工程とを含み、
前記第１層間絶縁膜の膜厚は前記第２層間絶縁膜よりも薄く形成されることを特徴とする電気光学装置の製造方法。 - 基板に、複数の画素電極と、該画素電極に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続されたデータ線とを有する電気光学装置の製造方法において、
前記基板に高融点金属からなる第１遮光膜を形成する工程と、
前記第１遮光膜を覆うように下地絶縁膜を形成する工程と、
前記下地絶縁膜上に、前記第１遮光膜と対向するように、前記薄膜トランジスタのソース領域、チャネル領域及び前記ドレイン領域となる半導体層を形成する工程と、
前記半導体層の上方に前記薄膜トランジスタのゲート電極を形成する工程と、
前記データ線の下方であって前記ゲート電極上に直接的に前記ゲート電極を覆うように、かつ少なくとも前記半導体層の前記チャネル領域と対向するように島状に高融点金属からなる第２遮光膜を形成する工程とを含み、
前記ゲート電極と前記第２遮光膜とは直接的に接続されるように形成されることを特徴とする電気光学装置の製造方法。 - 光源と、
入射光を投射する光学系と、
前記光源と前記光学系との間に介挿され、前記光源からの光を変調して前記光学系に導く、請求項１から請求項５のいずれか一項に記載の電気光学装置または請求項６又は請求項７に記載の製造方法により製造した電気光学装置を有するライトバルブと、
を具備したことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24656199A JP3697964B2 (ja) | 1999-08-31 | 1999-08-31 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24656199A JP3697964B2 (ja) | 1999-08-31 | 1999-08-31 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001075504A JP2001075504A (ja) | 2001-03-23 |
| JP3697964B2 true JP3697964B2 (ja) | 2005-09-21 |
Family
ID=17150255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24656199A Expired - Fee Related JP3697964B2 (ja) | 1999-08-31 | 1999-08-31 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3697964B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW575777B (en) * | 2001-03-30 | 2004-02-11 | Sanyo Electric Co | Active matrix type display device |
| US7027109B2 (en) * | 2001-08-03 | 2006-04-11 | Nec Corporation | TFT array substrate and active-matrix addressing liquid-crystal display device |
| KR20030062156A (ko) * | 2002-01-16 | 2003-07-23 | 일진다이아몬드(주) | 보존용량 캐패시터를 갖는 액정디스플레이 패널 및 그제조공정 |
| JP3788387B2 (ja) * | 2002-05-10 | 2006-06-21 | セイコーエプソン株式会社 | 電気光学装置および電気光学装置の製造方法 |
-
1999
- 1999-08-31 JP JP24656199A patent/JP3697964B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001075504A (ja) | 2001-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3381718B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| KR100481590B1 (ko) | 전기 광학 장치, 투사형 표시 장치 및 전기 광학 장치의제조 방법 | |
| JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP2000081636A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
| JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
| JP2007178650A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3697964B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3731368B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4139530B2 (ja) | 電気光学装置及び電子機器 | |
| JP3991567B2 (ja) | 電気光学装置及び電子機器 | |
| JP3904371B2 (ja) | 電気光学装置及び電子機器 | |
| JPH11311803A (ja) | 電気光学パネル及び電子機器 | |
| JP3736230B2 (ja) | 電気光学装置、その製造方法及び電子機器 | |
| JP3642326B2 (ja) | 液晶パネル、電子機器、及びｔｆｔアレイ基板 | |
| JP3855976B2 (ja) | 電気光学装置及び電子機器 | |
| JP3674274B2 (ja) | 液晶パネル、液晶パネル用ｔｆｔアレイ基板及び電子機器 | |
| JPH11183934A (ja) | 液晶パネル及びその製造方法並びに電子機器 | |
| JPH11311802A (ja) | 電気光学パネル及び電子機器 | |
| JP4400239B2 (ja) | 電気光学装置及び電子機器 | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP3867027B2 (ja) | 電気光学装置及び電子機器 | |
| JP3664170B2 (ja) | 電気光学装置及び電子機器 | |
| JP4522666B2 (ja) | Ｔｆｔアレイ基板、液晶パネル及び液晶プロジェクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |