JP4684170B2

JP4684170B2 - 半導体装置の作製方法

Info

Publication number: JP4684170B2
Application number: JP2006151187A
Authority: JP
Inventors: 舜平山崎; 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-06-28
Filing date: 2006-05-31
Publication date: 2011-05-18
Anticipated expiration: 2021-06-26
Also published as: JP2006309253A

Description

本発明は半導体素子（半導体膜を用いた素子）を用いた半導体装置、中でも特に液晶ディスプレイに関する。また液晶ディスプレイを表示部に用いた電子機器に関する。

近年、絶縁表面を有する基板上に形成された半導体膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや半導体装置のような電子デバイスに広く応用され、特に液晶ディスプレイのスイッチング素子として開発が急がれている。

アクティブマトリクス型の液晶ディスプレイは、画素部が有する複数の画素にそれぞれＴＦＴ（画素ＴＦＴ）と、液晶セルとを有している。液晶セルは、画素電極と、対向電極と、画素電極と対向電極の間に設けられた液晶とを有している。そして画素電極にかかる電圧を画素ＴＦＴによって制御することで、画素部に画像が表示される。

活性層に結晶構造を有する半導体膜を用いたＴＦＴ（結晶質ＴＦＴ）は高移動度が得られることから、同一基板上に機能回路を集積させて高精細な画像表示を行う液晶ディスプレイを実現することが可能である。

本明細書において、前記結晶構造を有する半導体膜とは、単結晶半導体、多結晶半導体、微結晶半導体を含むものであり、さらに、特開平７−１３０６５２号公報、特開平８−７８３２９号公報、特開平１０−１３５４６８号公報、または特開平１０−１３５４６９号公報で開示された半導体を含んでいる。

アクティブマトリクス型液晶ディスプレイを構成するためには、画素部だけでも１００〜２００万個の結晶質ＴＦＴが必要となり、さらに周辺に設けられる機能回路を付加するとそれ以上の結晶質ＴＦＴが必要であった。液晶ディスプレイに要求される仕様は厳しく、画像表示を安定して行うためには、個々の結晶質ＴＦＴの信頼性を確保することが必要であった。

ＴＦＴの特性はオン状態とオフ状態の２つの状態に分けて考えることができる。オン状態の特性からは、オン電流、移動度、Ｓ値、しきい値などの特性を知ることができ、オフ状態の特性ではオフ電流が重視されている。

この薄膜トランジスタ（ＴＦＴ）を用いた液晶ディスプレイは、液晶プロジェクタ等のライトバルブとして頻繁に用いられる。

プロジェクタに用いられる投射光は、一般的に１００万ルクス程度の強さを有している。投射光の大部分は画素電極に照射されるが、投射光の一部は、アクティブマトリクス基板上に設けられたＴＦＴの活性層に入射する。特に投射光が活性層のチャネル形成領域に入射すると、この領域において光電効果により光電流が発生してしまい、ＴＦＴのオフ電流が増加してしまう。

そこでＴＦＴの活性層に外部からの光が入射しないように、遮光性を有する遮蔽膜（ブラックマトリクス）の配置が不可欠である。一般的に遮蔽膜は、対向基板上に設ける場合と、アクティブマトリクス基板上に設ける場合とがある。

しかし対向基板上に遮蔽膜を設ける場合、現状の貼り合わせ技術のままでは、対向基板側に遮蔽膜を設けた場合に位置合わせのマージンが大きすぎ、開口率の低下を抑えることができない。そのため今後進められる半導体素子の微細化に対応できない恐れが示唆されている。

一方、遮蔽膜をアクティブマトリクス基板上に設ける場合、一般的に遮蔽膜は、可視光を透過させる必要のないトランジスタや配線の上方に、層間絶縁膜を介して形成される。上記構成により、遮蔽膜を形成する際の位置合わせマージンを抑えることが可能であり、開口率を向上させることができる。

しかし、液晶ディスプレイに投射光が通過する際の、アクティブマトリクス基板の表面からの反射光や、さらにカラー表示させるために複数の液晶ディスプレイを用いた場合に他の液晶ディスプレイを通過した光などが、アクティブマトリクス基板側からＴＦＴの活性層に入射することがある。この場合、上述した形態の遮蔽膜では、ＴＦＴのオフ電流を抑えることが難しい。

上述したことに鑑み、本発明は、アクティブマトリクス基板側からの光の入射によってＴＦＴのオフ電流が増加するのを抑える、遮蔽膜を有する半導体装置を提供する。

本発明者らは、アクティブマトリクス基板側からの光がＴＦＴの活性層に入射するのを防ぐために、アクティブマトリクス基板とＴＦＴの活性層との間に遮蔽膜を形成することを考えた。そして遮蔽膜を絶縁膜で覆い、該絶縁膜上にＴＦＴの活性層を形成することを考えた。

しかし遮蔽膜の影響により絶縁膜の表面に凹凸が存在していると、凹凸によってＴＦＴの活性層も歪んでしまい、該絶縁膜上に形成されるＴＦＴの特性を劣化させてしまう。具体的にはモビリティが高くなってしまう。

絶縁膜の厚さを増加させれば絶縁膜の表面をより平坦化させることが可能であるが、膜厚の大きい絶縁膜を形成するのは時間がかかってしまい、液晶ディスプレイのプロセス全体にかかる時間を抑えることが難しくなる。また、膜厚を増加させていくと絶縁膜の応力によって基板が反ってしまったり、絶縁膜自体が基板から剥離してしまう危険性を高めてしまう。

そこで本発明者らは、アクティブマトリクス基板上に遮蔽膜を形成し、該遮蔽膜を覆うように絶縁膜を形成した後、ＣＭＰ法（Chemical-Mechanical Polishing）、いわゆる化学的・機械的ポリッシング法を用いて該絶縁膜を研磨することを考えた。

ＣＭＰ法は、被研磨物の表面を基準にし、それにならって表面を化学的または機械的に平坦化する手法である。一般的に定盤（Platen or Polishing Plate）の上に研磨布または研磨パッド（本明細書では、以下総称してパッド（Pad）と呼ぶ）を貼り付け、被研磨物とパッドとの間にスラリーを供給しながら定盤と被研磨物とを各々回転または揺動させて被研磨物の表面を化学・機械の複合作用により研磨する方法である。

上記構成によって、絶縁膜の表面を平坦化することができ、絶縁膜上に形成されるＴＦＴの特性が劣化するのを抑えることができる。また絶縁膜の応力による基板の反りも、ＣＭＰ法で研磨することによりある程度解消することが可能になる。

またアクティブマトリクス基板側からＴＦＴのチャネル形成領域に照射される光を遮蔽膜により遮ることができるので、光によってＴＦＴのオフ電流が増加するのを防ぐことができる。そしてアクティブマトリクス基板側に遮蔽膜を形成しているので遮蔽膜を形成する際の位置合わせマージンを抑えることが可能であり、開口率を向上させることができる。

なお、ＴＦＴの活性層と基板との間に遮蔽膜を設ける本発明の構成に加えて、ＴＦＴや配線の上方に層間絶縁膜を介して遮蔽膜を形成することで、活性層の特にチャネル形成領域に光が入射するのを防ぐことがより確実になる。

またアクティブマトリクス基板とＴＦＴの活性層との間の遮蔽膜を形成する際に、該遮蔽膜と同時に配線を形成しても良い。配線と遮蔽膜とが同じ材料で形成されており、なおかつ該配線がゲート信号線またはソース信号線の場合、画素間において液晶材料の配向性が乱れることによる画像の乱れ（ディスクリネーション）が観測されるのを防止することができる。

なお本発明において、遮蔽膜を覆って形成される絶縁膜は無機物でも有機物でも良い。ただし、ＣＭＰ法を用いて研磨することが可能である材料を用いることが肝要である。なお絶縁膜は２層以上であっても良く、１層目の絶縁膜をＣＭＰ法を用いて研磨し、研磨した１層目の絶縁膜上に２層目以降の絶縁膜を積層するようにしても良い。また、何層か絶縁膜を積層してからＣＭＰ法を用いて研磨するようにしても良い。

以下に本発明の構成を示す。

本発明によって、絶縁表面上に形成された遮蔽膜と、前記遮蔽膜を覆って前記絶縁表面上に形成された平坦化絶縁膜と、前記平坦化絶縁膜に接して形成された半導体層と、を有する半導体装置であって、前記遮蔽膜は前記平坦化絶縁膜を間に挟んで前記半導体層と重なっており、前記平坦化絶縁膜は前記半導体層が形成される前にＣＭＰ法で研磨されていることを特徴とする半導体装置が提供される。

本発明によって、絶縁表面上に形成された遮蔽膜と、前記遮蔽膜を覆って前記絶縁表面上に形成された平坦化絶縁膜と、前記平坦化絶縁膜に接して形成された活性層を含む薄膜トランジスタと、を有する半導体装置であって、前記活性層はチャネル形成領域を有しており、前記遮蔽膜は前記平坦化絶縁膜を間に挟んで前記チャネル形成領域全体と重なっており、前記平坦化絶縁膜は前記活性層が形成される前にＣＭＰ法で研磨されていることを特徴とする半導体装置が提供される。

本発明によって、絶縁表面上に形成された下層容量配線と、前記下層容量配線を覆って前記絶縁表面上に形成された平坦化絶縁膜と、前記平坦化絶縁膜に接して形成された容量配線と、を有する半導体装置であって、前記下層容量配線は前記平坦化絶縁膜を間に挟んで前記容量配線と重なっており、前記平坦化絶縁膜は前記容量配線が形成される前にＣＭＰ法で研磨されていることを特徴とする半導体装置が提供される。

本発明によって、絶縁表面上に形成された遮蔽膜、下層容量配線及び下層配線と、前記遮蔽膜、前記下層容量配線及び前記下層配線を覆って前記絶縁表面上に形成された平坦化絶縁膜と、前記平坦化絶縁膜に接して形成された活性層を含む薄膜トランジスタと、前記平坦化絶縁膜に接して形成された容量配線とを有する半導体装置であって、前記活性層はチャネル形成領域を有しており、前記遮蔽膜は前記平坦化絶縁膜を間に挟んで前記チャネル形成領域全体と重なっており、前記下層容量配線は前記平坦化絶縁膜を間に挟んで前記容量配線と重なっており、前記薄膜トランジスタが有するゲート電極は前記下層配線と電気的に接続されており、前記平坦化絶縁膜は前記活性層が形成される前にＣＭＰ法で研磨されていることを特徴とする半導体装置が提供される。

本発明によって、絶縁表面に接する遮蔽膜を形成する工程と、前記遮蔽膜を覆って前記絶縁表面上に絶縁膜を形成する工程と、前記絶縁膜をＣＭＰ法により研磨し平坦化絶縁膜を形成する工程と、前記平坦化絶縁膜に接して半導体層を形成する工程と、を有する半導体装置の作製方法であって、前記遮蔽膜は前記平坦化絶縁膜を間に挟んで前記半導体層と重なっていることを特徴とする半導体装置の作製方法が提供される。

本発明によって、絶縁表面に接する遮蔽膜を形成する工程と、前記遮蔽膜を覆って前記絶縁表面上に絶縁膜を形成する工程と、前記絶縁膜をＣＭＰ法により研磨し平坦化絶縁膜を形成する工程と、前記平坦化絶縁膜に接して活性層を含む薄膜トランジスタを形成する複数の工程と、を有する半導体装置の作製方法であって、前記活性層はチャネル形成領域を有しており、前記遮蔽膜は前記平坦化絶縁膜を間に挟んで前記チャネル形成領域全体と重なっていることを特徴とする半導体装置の作製方法が提供される。

本発明によって、絶縁表面に接する下層容量配線を形成する工程と、前記下層容量配線を覆って前記絶縁表面上に絶縁膜を形成する工程と、前記絶縁膜をＣＭＰ法により研磨し平坦化絶縁膜を形成する工程と、前記平坦化絶縁膜に接して容量配線を形成する工程と、を有する半導体装置の作製方法であって、前記下層容量配線は前記平坦化絶縁膜を間に挟んで前記容量配線と重なっていることを特徴とする半導体装置の作製方法が提供される。

本発明によって、絶縁表面に接する遮蔽膜、下層容量配線及び下層配線を形成する工程と、前記遮蔽膜、前記下層容量配線及び前記下層配線を覆って前記絶縁表面上に絶縁膜を形成する工程と、前記絶縁膜をＣＭＰ法により研磨し平坦化絶縁膜を形成する工程と、前記平坦化絶縁膜上に容量配線と、活性層を含む薄膜トランジスタとを形成する複数の工程と、を有する半導体装置の作製方法であって、前記活性層はチャネル形成領域を有しており、前記遮蔽膜は前記平坦化絶縁膜を間に挟んで前記チャネル形成領域全体と重なっており、前記下層容量配線は前記平坦化絶縁膜を間に挟んで前記容量配線と重なっており、前記薄膜トランジスタが有するゲート電極は前記下層配線と電気的に接続されていることを特徴とする半導体装置の作製方法が提供される。

本発明において、前記遮蔽膜、前記下層容量配線及び前記下層配線の膜厚が０．１μｍ〜０．５μｍであることを特徴としていても良い。

本発明において、前記遮蔽膜、前記下層容量配線または前記下層配線はエッジの部分がテーパー状に形成されていることを特徴としていても良い。

本発明において、前記平坦化絶縁膜の膜厚が０．５μｍ〜１．５μｍであることを特徴としていても良い。

本発明は、前記半導体装置を有するデジタルカメラ、ビデオカメラ、ゴーグル型表示装置、音響再生装置、ノート型パーソナルコンピュータ、携帯情報端末またはＤＶＤ装置であっても良い。

本発明の構成によって、絶縁膜の表面を平坦化することができ、絶縁膜上に形成されるＴＦＴの特性が劣化するのを抑えることができる。また絶縁膜の応力による基板の反りも、ＣＭＰ法で研磨することによりある程度解消することが可能になる。

またアクティブマトリクス基板側からＴＦＴの方に照射する光を遮蔽膜により遮ることができるので、光によってＴＦＴのオフ電流が増加するのを防ぐことができる。そしてアクティブマトリクス基板側に遮蔽膜を形成しているので遮蔽膜を形成する際の位置合わせマージンを抑えることが可能であり、開口率を向上させることができる。

なお本発明の構成に加えて、対向基板側に遮蔽膜を有する構成を加えても良い。

図１を用いて本発明の構成について説明する。まず基板１０１上に同じ材料からなる遮蔽膜１０２ａ、下層容量配線１０２ｂ、下層配線１０２ｃを形成する。
基板１０１には、石英、ガラス等を用いる。

遮蔽膜１０２ａ、下層容量配線１０２ｂ及び下層配線１０２ｃは、遮光性を有していることが必要であり、Ｗ、ＷＳｉｘ、Ｃｕ、Ａｌ等を用いることが可能である。また上述した材料の他にも、遮光性と導電性を有し、なおかつ後のプロセスにおける加熱処理の温度に耐えうるものであれば、いかなる材料も用いることができる。

また図１では遮蔽膜１０２ａ、下層容量配線１０２ｂ及び下層配線１０２ｃを形成する構成を示しているが、本発明はこの構成に限定されない。遮蔽膜１０２ａ、下層容量配線１０２ｂ及び下層配線１０２ｃのいずれか１つまたは２つだけ形成するようにしても良い。特に遮蔽膜１０２ａのみ形成する場合、導電性を有していなくとも遮光性を有するもので、なおかつ後のプロセスにおける加熱処理の温度に耐えうるものあれば、遮蔽膜の材料として用いることができる。例えば、珪素、酸化珪素、酸化窒化珪素などに黒色の顔料を混入したものを遮蔽膜の材料として用いることが可能である。

遮蔽膜１０２ａ、下層容量配線１０２ｂ及び下層配線１０２ｃは、１層の膜をパターニングすることで形成しても良いし、メタルマスクを用いてパターニングなしに形成することも可能である。

次に、遮蔽膜１０２ａ、下層容量配線１０２ｂ及び下層配線１０２ｃを覆って、基板１０１上に絶縁膜１０３ａを形成する。絶縁膜１０３ａとして、絶縁性を有し、なおかつ後のプロセスにおける加熱処理の温度に耐えうるものを用いることができる。（図１（Ａ））

なお、遮蔽膜１０２ａ、下層容量配線１０２ｂ及び下層配線１０２ｃのエッジの部分をテーパー状に形成しても良い。テーパー状に形成することで、後に形成される絶縁膜の凹凸を小さくし、ＣＭＰ法による研磨工程の時間を短くすることが可能である。

次に絶縁膜１０３ａをＣＭＰ法によって研磨する。ＣＭＰ法に用いるスラリー、パッド及びＣＭＰ装置などは、公知のものを用いることができ、また研磨の方法も公知の方法を用いて行うことができる。

ＣＭＰ法の研磨により、絶縁膜１０３ａの表面の凹凸（図１（Ａ）において点線で囲んだ部分）が平坦化される。平坦化された後の絶縁膜１０３ａを平坦化絶縁膜１０３ｂと呼ぶ。（図１（Ｂ））

次に平坦化絶縁膜１０３ｂの表面を洗浄した後、下層容量配線１０２ｂ上において平坦化絶縁膜１０３ｂに接するように、珪素から形成される容量配線１０４を形成する。下層容量配線１０２ｂと、平坦化絶縁膜１０３ｂと容量配線１０４とで、コンデンサ１０５が形成される。

また遮蔽膜１０２ａ上において平坦化絶縁膜１０３ｂに接するように、ＴＦＴ１０６の活性層１０７を形成する。活性層１０７はチャネル形成領域１０８を有しており、チャネル形成領域１０８全体は平坦化絶縁膜１０３ｂを介して遮蔽膜１０２ａに重なっている。

容量配線１０４及び活性層１０７を覆うように、平坦化絶縁膜１０３ｂ上にゲート絶縁膜１０９が形成されている。

なお、平坦化絶縁膜１０３ｂが形成された後のプロセスにおいて、ＴＦＴ１０６はどのようなプロセスで形成されても良い。また、本実施の形態ではトップゲート型のＴＦＴについて示したが、ボトムゲート型のＴＦＴであっても良い。

また本実施例では平坦化絶縁膜１０３ｂ上に形成された半導体層をＴＦＴ１０６の活性層１０７として用いているが、本発明はこれに限定されない。半導体層をその他の半導体素子に用いても良い。例えば平坦化絶縁膜上にダイオードを形成し、基板と反対側から入射される光のみが該ダイオードに入射するように、遮蔽膜と半導体層を平坦化絶縁膜を間に挟んで重ね合わせても良い。

本発明は上記構成によって、ＴＦＴ１０６のチャネル形成領域１０８に基板１０１側から光が入射するのを防ぐことができる。なおかつ平坦化絶縁膜１０３ｂの表面は平坦化しているので、遮蔽膜１０２ａ、下層容量配線１０２ｂ、下層配線１０２ｃを覆っている絶縁膜の厚さを増加させることなく、上に形成されるＴＦＴ１０６の活性層１０７、容量配線１０４の段切れを防ぐことができ、またＴＦＴ１０６のモビリティが高くなることを防ぐことができる。

以下に、本発明の実施例について説明する。

図２に本発明の遮蔽膜を有する液晶ディスプレイの画素について、その一例を上面図で示す。

２０１はソース信号線、２０２はゲート信号線である。２０３は下層容量配線でありゲート信号線２０２と並行に設けられている。

２０５は画素ＴＦＴであり、ソース信号線２０１に入力されたビデオ信号の画素電極２０８への入力を制御している。画素ＴＦＴ２０５は活性層２０６とゲート電極２０７とを有しており、ゲート電極２０７と活性層２０６とが重なっている領域にチャネル形成領域が設けられている。活性層２０６の下には遮蔽膜２０４が形成されており、チャネル形成領域全体と重なっている。

本実施例において、ゲート信号線２０２が図１における下層配線１０２ｃに相当する。ゲート信号線２０２と、下層容量配線２０３と、遮蔽膜２０４との上に接して平坦化絶縁膜（図示せず）が形成されている。

ゲート電極２０７はゲート信号線２０２と電気的に接続されている。また活性層２０６のソース領域またはドレイン領域は、一方は接続配線２０９を介してソース信号線２０１に、またもう一方は画素電極２０８に接続されている。

２１０は活性層２０６と同時に形成される容量配線であり、容量配線２１０と下層容量配線２０３とが重なる領域にコンデンサが形成される。また、２１１は上層容量配線であり、ゲート絶縁膜（図示せず）を介して容量配線２１０と重なっており、コンタクトホールを介して下層容量配線２０３と電気的に接続されている。容量配線２１０と上層容量配線２１１とが重なっている領域にもコンデンサが形成される。

本実施例において２つのコンデンサが重なっているので、開口率の減少を抑えつつ、コンデンサの容量値を大きくすることができる。また画素ＴＦＴ２０５のチャネル形成領域にアクティブマトリクス基板側から光が入射するのを防ぐことができる。なおかつ平坦化絶縁膜（図示せず）の表面は平坦化しているので、遮蔽膜２０４、ゲート信号線２０２、下層容量配線２０３を覆っている絶縁膜の厚さを増加させることなく、絶縁膜上に形成される画素ＴＦＴ２０５の活性層２０６、容量配線２１０の段切れを防ぐことができ、また画素ＴＦＴ２０５のモビリティが高くなることを防ぐことができる。

なお本発明は上述した画素構造に限定されない。

本実施例では同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。

まず、図３（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラス、または石英から成るアクティブマトリクス基板（以下基板）３００上に遮蔽膜３０１ａ、ゲート信号線３０１ｂ、下層容量配線３０１ｃを形成する。

遮蔽膜３０１ａ、ゲート信号線３０１ｂ、下層容量配線３０１ｃは同時に形成される。具体的にはＷを０．１μｍ〜０．５μｍの厚さ（本実施例では０．３μｍ）に形成した後、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ₄とＣｌ₂を混合し、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。

なお本実施例では遮蔽膜３０１ａ、ゲート信号線３０１ｂ及び下層容量配線３０１ｃはＷを用いて形成したが、本発明はこの構成に限定されない。Ｗのほかに、ＷＳｉｘ、Ｃｕ、Ａｌ等を用いることが可能である。また上述した材料の他にも、遮光性と導電性を有し、なおかつ後のプロセスにおける処理温度に耐えうるものであれば、いかなる材料も用いることができる。

次に遮蔽膜３０１ａ、ゲート信号線３０１ｂ及び下層容量配線３０１ｃを覆うように、基板３００上に酸化珪素からなる絶縁膜を形成する。絶縁膜は、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜を用いることができる。例えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作製される酸化窒化珪素膜を２５０〜８００nm（好ましくは３００〜５００nm）、同様にＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化水素化珪素膜を２５０〜８００nm（好ましくは３００〜５００nm）の厚さに積層して形成しても良い。ここでは酸化珪素からなる絶縁膜を単層構造とし１．０μｍ、（好ましくは０．５〜１．５μｍ）の厚さに形成した。なお絶縁膜の材料は酸化珪素に限定されない。

次にＣＭＰ法で該絶縁膜を研磨することで平坦化絶縁膜３０２が形成される。ＣＭＰ法は公知の方法で行うことが可能である。酸化膜の研磨では、一般的に１００〜１０００ｎｍφの研磨剤を、ｐＨ調整剤等の試薬を含む水溶液に分散させた固液分散系のスラリーが用いられる。本実施例では、水酸化カリウムが添加された水溶液に、塩化珪素ガスを熱分解して得られるフュームドシリカ粒子を２０ｗｔ％分散したシリカスラリー（ｐＨ＝１０〜１１）を用いる。

平坦化絶縁膜３０２形成後、ＴＦＴの活性層または容量配線となる半導体層３０３〜３０７を形成する。半導体層３０３〜３０７は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この半導体層３０３〜３０７の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素またはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。

レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択可能であるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm²(代表的には２００〜３００mJ/cm²)とすると良い。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm²(代表的には３５０〜５００mJ/cm²)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９８％として行う。

次いで、半導体層３０３〜３０７を覆うゲート絶縁膜３０８を形成する。ゲート絶縁膜３０８はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、１２０ｎｍの厚さで酸化窒化珪素膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm²で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。

そして、ゲート絶縁膜３０８上にゲート電極を形成するための第１の導電膜３０９ａと第２の導電膜３０９ｂとを形成する。本実施例では、第１の導電膜３０９ａをＴａで５０〜１００ｎｍの厚さに形成し、第２の導電膜３０９ｂをＷで１００〜３００ｎｍの厚さに形成する。（図３（Ｂ））

Ｔａ膜はスパッタ法で形成し、ＴａのターゲットをＡｒでスパッタする。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することができる。また、α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０ｎｍ程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることができる。

Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ₆）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％または純度９９．９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。

なお、本実施例では、第１の導電膜３０９ａをＴａ、第２の導電膜３０９ｂをＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例は、第１の導電膜３０９ａを窒化タンタル（ＴａＮ）で形成し、第２の導電膜３０９ｂをＷとする組み合わせ、第１の導電膜３０９ａを窒化タンタル（ＴａＮ）で形成し、第２の導電膜３０９ｂをＡｌとする組み合わせ、第１の導電膜３０９ａを窒化タンタル（ＴａＮ）で形成し、第２の導電膜３０９ｂをＣｕとする組み合わせで形成することが好ましい。

次に、レジストによるマスク３１０〜３１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ₄とＣｌ₂を混合し、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。

上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化珪素膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化珪素膜が露出した面は２０〜５０nm程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層３１６〜３２１（第１の導電層３１６ａ〜３２１ａと第２の導電層３１６ｂ〜３２１ｂ）を形成する。３２２はゲート絶縁膜であり、第１の形状の導電層３１６〜３２１で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。

そして、第１のドーピング処理を行いｎ型を付与する不純物元素を添加する。（図３（Ｃ））ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０¹³〜５×１０¹⁴atoms/cm²とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層３１６〜３２０がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域３２３〜３２７が形成される。第１の不純物領域３２３〜３２７には１×１０²⁰〜１×１０²¹atomic/cm³の濃度範囲でｎ型を付与する不純物元素を添加する。

次に、図４（Ａ）に示すように第２のエッチング処理を行う。同様にＩＣＰエッチング法を用い、エッチングガスにＣＦ₄とＣｌ₂とＯ₂を混合して、１Paの圧力でコイル型の電極に５００ＷのＲＦ電力(13.56MHz)を供給し、プラズマを生成して行う。基板側（試料ステージ）には５０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりＷ膜を異方性エッチングし、かつ、それより遅いエッチング速度で第１の導電層であるＴａを異方性エッチングして第２の形状の導電層３３３〜３３８（第１の導電層３３３ａ〜３３８ａと第２の導電層３３３ｂ〜３３８ｂ）を形成する。３３２はゲート絶縁膜であり、第２の形状の導電層３３３〜３３８で覆われない領域はさらに２０〜５０nm程度エッチングされ薄くなった領域が形成される。

Ｗ膜やＴａ膜のＣＦ₄とＣｌ₂の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ₆が極端に高く、その他のＷＣｌ₅、ＴａＦ₅、ＴａＣｌ₅は同程度である。従って、ＣＦ₄とＣｌ₂の混合ガスではＷ膜及びＴａ膜が共にエッチングされる。しかし、この混合ガスに適量のＯ₂を添加するとＣＦ₄とＯ₂が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ₂を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。

そして、図４（Ｂ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０¹³/cm²のドーズ量で行い、図３（Ｃ）で半導体層に形成された第１の不純物領域の内側に新な不純物領域を形成する。ドーピングは、第２の形状の導電層３３３〜３３７を不純物元素に対するマスクとして用い、第２の導電層３３３ａ〜３３７ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第２の導電層３３３ａ〜３３７ａと重なる第３の不純物領域３４１〜３４５と、第１の不純物領域と第３の不純物領域との間の第２の不純物領域３４６〜３５０とを形成する。ｎ型を付与する不純物元素は、第２の不純物領域で１×１０¹⁷〜１×１０¹⁹atoms/cm³の濃度となるようにし、第３の不純物領域で１×１０¹⁶〜１×１０¹⁸atoms/cm³の濃度となるようにする。

そして、図４（Ｃ）に示すように、ｐチャネル型ＴＦＴを形成する半導体層３０４に一導電型とは逆の導電型の第４の不純物領域３５４〜３５６を形成する。第２の導電層３３４を不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する半導体層３０３、３０５、３０６、３０７はレジストマスク３５１〜３５３で全面を被覆しておく。不純物領域３５４〜３５６にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度を２×１０²⁰〜２×１０²¹atoms/cm³となるようにする。

以上までの工程でそれぞれの半導体層に不純物領域が形成される。半導体層と重なる第２の導電層３３３〜３３６がゲート電極として機能する。また、３３７は上層容量配線、３３８はソース信号線として機能する。

こうして導電型の制御を目的として図５（Ａ）に示すように、それぞれの半導体層に添加された不純物元素を活性化する。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。ただし、３３３〜３３８に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（珪素を主成分とする）を形成した後で活性化を行うことが好ましい。

さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）
を行っても良い。

次いで、第１の層間絶縁膜３５７は酸化窒化珪素膜から１００〜２００ｎｍの厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜３５８を形成する。次いで、コンタクトホールを形成するためのエッチングを行う。

そして、駆動回路４０６において半導体層のソース領域とコンタクトを形成するソース配線３５９〜３６１、ドレイン領域とコンタクトを形成するドレイン配線３６２、３６３を形成する。また、画素部４０７においては、画素電極３６６、３６７、接続配線３６５を形成する（図５（Ｂ））。この接続配線３６５によりソース信号線３３８は、隣り合う画素ＴＦＴ４０４と電気的に接続される。画素電極３６６は、画素ＴＦＴ４０４の半導体層３０６から形成された活性層と、半導体層３０７から形成された容量配線と、それぞれ電気的に接続される。なお、画素電極３６７は隣り合う画素のものである。

また図示してはいないが、上層容量配線３３７と下層容量配線３０１ｃとは電気的に接続されている。下層容量配線３０１ｃと平坦化絶縁膜３０２と半導体層３０７から形成される容量配線とでコンデンサが形成される。また半導体層３０７から形成される容量配線と、ゲート絶縁膜３３２と上層容量配線３３７とでコンデンサが形成される。この２つのコンデンサを合わせて保持容量４０５とする。

以上の様にして、ｎチャネル型ＴＦＴ４０１、ｐチャネル型ＴＦＴ４０２、ｎチャネル型ＴＦＴ４０３を有する駆動回路４０６と、画素ＴＦＴ４０４、保持容量４０５とを有する画素部４０７を同一基板上に形成することができる。

駆動回路４０６のｎチャネル型ＴＦＴ４０１はチャネル形成領域３６８、ゲート電極を形成する第２の導電層３３３と重なる第３の不純物領域３４６（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域３４１（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域３２７を有している。ｐチャネル型ＴＦＴ４０２にはチャネル形成領域３６９、ゲート電極を形成する第２の導電層３３４と重なる第４の不純物領域３５６、ゲート電極の外側に形成される第４の不純物領域３５５、ソース領域またはドレイン領域として機能する第４の不純物領域３５４を有している。ｎチャネル型ＴＦＴ４０３にはチャネル形成領域３７０、ゲート電極を形成する第２の導電層３３５と重なる第３の不純物領域３４８（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域３４３（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域３２９を有している。

画素部４０７の画素ＴＦＴ４０４にはチャネル形成領域３７１、ゲート電極を形成する第２の導電層３３６と重なる第３の不純物領域３４９（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域３４４（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域３３０を有している。また、保持容量４０５において、半導体層３０７から形成された容量配線において、３３１で示される領域には第１の不純物領域と同じ濃度で、３４５で示される領域には第３の不純物領域と同じ濃度で、３５０で示される領域には第２の不純物領域と同じ濃度で、それぞれｎ型を付与する不純物元素が添加されている。

遮蔽膜３０１ａは平坦化絶縁膜３０２を介して、画素ＴＦＴ４０４のチャネル形成領域３７１全体と重なっている。

実施例１で示した画素の上面図のＡ−Ａ'における断面図が、図５（Ｂ）のＡ−Ａ'に対応している。即ち、図５（Ｂ）で示すソース信号線３３８、接続配線３６５、ゲート電極３３６、遮蔽膜３０１ａ、画素電極３６６、ゲート信号線３０１ｂ、下層容量配線３０１ｃ、容量配線３０７、上層容量配線３３７は、図１における２０１、２０９、２０７、２０４、２０８、２０２、２０３、２１０、２１１にそれぞれ相当する。

本発明の画素構造は、画素電極間の隙間を遮光することができるように、画素電極の端部をゲート信号線と重なるように配置されている。

次に上述したアクティブマトリクス基板から、アクティブマトリクス型液晶ディスプレイを作製する工程を以下に説明する。説明には図６を用いる。

まず、図５（Ｂ）のアクティブマトリクス基板上に配向膜４６７を形成しラビング処理を行う。

一方、対向基板４６９を用意する。対向基板４６９にはカラーフィルター層４７０、オーバーコート層４７３を形成する。

また、接続配線３６５に合わせてカラーフィルター層４７０を形成する。各色のカラーフィルターはアクリル樹脂に顔料を混合したもので１〜３μmの厚さで形成する。これは感光性材料を用い、マスクを用いて所定のパターンに形成することができる。オーバーコート層は光硬化型または熱硬化型の有機樹脂材料で形成し、例えば、ポリイミドやアクリル樹脂などを用いる。

スペーサの配置は任意に決定すれば良いが、例えば接続配線上に位置が合うように対向基板に配置すると良い。また、駆動回路４０６のＴＦＴ上にその位置を合わせてスペーサを対向基板上に配置してもよい。このスペーサは駆動回路部の全面に渡って配置しても良いし、ソース配線およびドレイン配線を覆うようにして配置しても良い。

オーバーコート層４７３を形成した後、対向電極４７６をパターニング形成し、配向膜４７４を形成した後ラビング処理を行う。

そして、画素部４０７と駆動回路４０６とが形成されたアクティブマトリクス基板と対向基板とをシール剤４６８で貼り合わせる。シール剤４６８にはフィラーが混入されていて、このフィラーとスペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図６に示すアクティブマトリクス型液晶ディスプレイが完成する。

なお本発明は上述した作製方法に限定されない。また本実施例は実施例１と組み合わせて実施することが可能である

本実施例では、ＣＭＰ法の研磨を行う際に用いるＣＭＰ装置の構造について説明する。

本実施例のＣＭＰ装置の側面図を図７（Ａ）に、斜視図を図７（Ｂ）に示す。７０１は定盤であり、駆動軸（ａ）７０２によって矢印の方向、もしくはその逆の方向に回転する。駆動軸（ａ）７０２はアーム（ａ）７０３によって位置が固定されている。

定盤７０１上にパッド７０４が設けられているパッド７０４として公知の研磨布または研磨パッドを用いることができる。パッド７０４にスラリーを供給するスラリー供給ノズル７０５が設けられており、本実施例ではスラリーはスラリー供給ノズル７０５からパッド７０４のほぼ中心のスラリー供給位置７１０に供給されている。スラリーは公知の材料を用いることが可能である。

７０６はキャリアであり、アクティブマトリクス基板７０７を固定し、パッド７０４上において回転させる機能を有する。駆動軸（ｂ）７０８によってキャリア７０６は矢印の方向もしくはその逆の方向に回転する。駆動軸（ｂ）７０８はアーム（ａ）７０９によって位置が固定されている。

なおアクティブマトリクス基板７０７は平坦化膜となる絶縁膜が形成されている面をパッド７０４側に向けるように保持される。

なお本実施例では設けていないが、パッド７０４に研磨布を用いる場合、パッド加圧リングを設けることでアクティブマトリクス基板のエッジの部分の研磨布の変形を小さく抑えることができる。アクティブマトリクス基板７０７の研磨圧力の１．２倍〜１．６倍の圧力をパッド加圧リングに加えたとき、研磨布の表面プロファイルが変化して均一な研磨布の変形が得られる。

図８に図７で示したキャリア７０６の詳細な図を示す。キャリア７０６は、研磨ハウジング７１１とウェハチャック７１３とリテーナリング７１２とを有している。ウェハチャック７１３はアクティブマトリクス基板７０７を保持しており、リテーナリング７１２はアクティブマトリクス基板７０７が研磨中に外れることを防いでいる。研磨ハウジング７１１はウェハチャック７１３とリテーナリング７１２とを保持し、研磨圧力を加える機能を有している。

キャリア７０７には加圧と回転の機能が必要であるため、中心に回転軸を持ち、この軸に沿って荷重を加える方式が一般的である。中心軸荷重の場合には荷重のアクティブマトリクス基板面内分布が中心軸下でもっとも高く、周辺に行くにしたがって減少することは避けられない。そのために公知の補助負荷機構を研磨ハウジング内に組み込む構成にし、アクティブマトリクス基板を面内において均一に研磨するようにしても良い。

なお本実施例は実施例１または実施例２と組み合わせて実施することが可能である。

本発明の半導体装置の１つである液晶ディスプレイの作成方法の、実施例２とは異なる例について図９〜図１２を用いて説明する。ここでは、画素部の画素ＴＦＴおよび保持容量と、画素部の周辺に設けられるソース信号線駆動回路及びゲート信号線駆動回路のＴＦＴを同時に作製する方法について、工程に従って詳細に説明する。

図９（Ａ）において、基板５０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板や石英基板などを用いる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板５０１のＴＦＴを形成する位置に遮蔽膜５０２を形成する。

遮蔽膜５０２は、Ｗを０．１μｍ〜０．５μｍの厚さ（本実施例では０．３μｍ）に形成した後、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ₄とＣｌ₂を混合し、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。

なお本実施例では遮蔽膜５０２はＷを用いて形成したが、本発明はこの構成に限定されない。Ｗのほかに、ＷＳｉｘ、Ｃｕ、Ａｌ等の金属や、珪素、酸化珪素、酸化窒化珪素などに黒色の顔料を混入したものを用いることが可能である。また上述した材料の他にも、遮光性を有し、なおかつ後のプロセスにおける処理温度に耐えうるものであれば、いかなる材料も用いることができる。

次に遮蔽膜５０２を覆うように、基板５０１上に酸化珪素からなる絶縁膜を形成する。絶縁膜は、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜を用いることができる。例えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作製される酸化窒化珪素膜を２５０〜８００nm（好ましくは３００〜５００nm）、同様にＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化水素化珪素膜を２５０〜８００nm（好ましくは３００〜５００nm）の厚さに積層して形成しても良い。ここでは酸化珪素からなる絶縁膜を単層構造とし、０．５〜１．５μｍの厚さに形成した。なお絶縁膜の材料は酸化珪素に限定されない。

次にＣＭＰ法で該絶縁膜を研磨することで平坦化絶縁膜５０３が形成される。ＣＭＰ法は公知の方法で行うことが可能である。酸化膜の研磨では、一般的に１００〜１０００ｎｍφの研磨剤を、ｐＨ調整剤等の試薬を含む水溶液に分散させた固液分散系のスラリーを用いられる。本実施例では、水酸化カリウムが添加された水溶液に、塩化珪素ガスを熱分解して得られるフュームドシリカ粒子を２０ｗｔ％分散したシリカスラリー（ｐＨ＝１０〜１１）を用いる。

平坦化絶縁膜５０２形成後、２５〜８０nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する非晶質半導体層を、プラズマＣＶＤ法やスパッタ法などの方法で形成する。非晶質構造を有する半導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。その結果、平坦化絶縁膜５０３の表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。

そして、結晶化の工程を行い非晶質半導体層から結晶質半導体層５０４を作製する。その方法としてレーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用することが好ましい。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層５０４を形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atom％以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。

また、プラズマＣＶＤ法で非晶質珪素膜の形成工程において、反応ガスにＳｉＨ₄とアルゴン（Ａｒ）を用い、成膜時の基板温度を４００〜４５０℃として形成すると、非晶質珪素膜の含有水素濃度を５atomic%以下にすることもできる。このような場合において水素を放出させるための熱処理は不要となる。

結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発振型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm²(代表的には３００〜４００mJ/cm²)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行う。このようにして図９（Ａ）に示すように結晶質半導体層５０４を得ることができる。

そして、結晶質半導体層５０４上に第１のフォトマスク（ＰＭ１）を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図９（Ｂ）に示すように半導体層５０５〜５０８を形成する。結晶質珪素膜のドライエッチングにはＣＦ₄とＯ₂の混合ガスを用いる。

このような半導体層に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する不純物元素を１×１０¹⁶〜５×１０¹⁷atoms/cm³程度の濃度で半導体層の全面に添加しても良い。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。その方法として、イオン注入法やイオンドープ法（或いはイオンシャワードーピング法）を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン（Ｂ₂Ｈ₆）をソースガスとして用いホウ素（Ｂ）を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。

ゲート絶縁膜５０９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０nmとして珪素を含む絶縁膜で形成する。本実施例では、１２０nmの厚さで酸化窒化珪素膜から形成する。また、ＳｉＨ₄とＮ₂ＯにＯ₂を添加させて作製された酸化窒化珪素膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。また、ＳｉＨ₄とＮ₂ＯとＨ₂とから作製する酸化窒化珪素膜はゲート絶縁膜の界面欠陥密度を低減できるので好ましい。勿論、ゲート絶縁膜はこのような酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化珪素膜を用いる場合には、プラズマＣＶＤ法で、ＴＥＯＳ（Tetraethyl Orthosilicate）とＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm²で放電させて形成することができる。このようにして作製された酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。（図９（Ｂ））

そして、図９（Ｃ）に示すように、第１の形状のゲート絶縁膜５０９上にゲート電極を形成するための耐熱性導電層５１１を２００〜４００nm（好ましくは２５０〜３５０nm）の厚さで形成する。耐熱性導電層５１１は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性導電層はスパッタ法やＣＶＤ法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすると良い。本実施例ではＷ膜を３００nmの厚さで形成する。Ｗ膜はＷをターゲットとしてスパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ₆）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。

一方、耐熱性導電層５１１にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ｔａ膜はスパッタガスにＡｒを用いる。また、スパッタ時のガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα相のＴａ膜が容易に得られる。また、図示しないが、耐熱性導電層５１１の下に２〜２０nm程度の厚さでリン（Ｐ）をドープした珪素膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層５１１が微量に含有するアルカリ金属元素が第１の形状のゲート絶縁膜５０９に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層５１１は抵抗率を１０〜５０μΩcmの範囲ですることが好ましい。

次に、第２のフォトマスク（ＰＭ２）を用い、フォトリソグラフィーの技術を使用してレジストによるマスク５１２〜５１７を形成する。そして、第１のエッチング処理を行う。本実施例ではＩＣＰエッチング装置を用い、エッチング用ガスにＣｌ₂とＣＦ₄を用い、１Paの圧力で３．２W/cm²のＲＦ（13.56MHz）電力を投入してプラズマを形成して行う。基板側（試料ステージ）にも２２４mW/cm²のＲＦ（13.56MHz）電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。この条件でＷ膜のエッチング速度は約１００nm/minである。第１のエッチング処理はこのエッチング速度を基にＷ膜がちょうどエッチングされる時間を推定し、それよりもエッチング時間を２０％増加させた時間をエッチング時間とした。

第１のエッチング処理により第１のテーパー形状を有する導電層５１８〜５２３が形成される。導電層５１８〜５２３のテーパー部の角度は１５〜３０°となるように形成される。残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。Ｗ膜に対する酸化窒化珪素膜（第１の形状のゲート絶縁膜５０９）の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化珪素膜が露出した面は２０〜５０nm程度エッチングされ第１のテーパー形状を有する導電層５１８〜５２３の端部近傍にテーパー形状が形成された第２の形状のゲート絶縁膜５８０が形成される。

そして、第１のドーピング処理を行い一導電型の不純物元素を半導体層に添加する。ここでは、ｎ型を付与する不純物元素添加の工程を行う。第１の形状の導電層を形成したマスク５１２〜５１７をそのまま残し、第１のテーパー形状を有する導電層５１８〜５２３をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ｎ型を付与する不純物元素をゲート電極の端部におけるテーパー部と第２の形状のゲート絶縁膜５８０とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０¹³〜５×１０¹⁴atoms/cm²とし、加速電圧を８０〜１６０ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。このようなイオンドープ法により第１の不純物領域５２４〜５２７には１×１０²⁰〜１×１０²¹atomic/cm³の濃度範囲でｎ型を付与する不純物元素が添加され、テーパー部の下方に形成される第２の不純物領域（Ａ）５２９〜５３２には同領域内で必ずしも均一ではないが１×１０¹⁷〜１×１０²⁰atomic/cm³の濃度範囲でｎ型を付与する不純物元素が添加される。（図１０（Ａ））

この工程において、第２の不純物領域（Ａ）５２９〜５３２において、少なくとも第１の形状の導電層５１８〜５２３と重なった部分に含まれるｎ型を付与する不純物元素の濃度変化は、テーパー部の膜厚変化を反映する。即ち、第２の不純物領域（Ａ）５２９〜５３２へ添加されるリン（Ｐ）の濃度は、第１の形状の導電層５１８〜５２３に重なる領域において、該導電層の端部から内側に向かって徐々に濃度が低くなる。これはテーパー部の膜厚の差によって、半導体層に達するリン（Ｐ）の濃度が変化するためである。

次に、図１０（Ｂ）に示すように第２のエッチング処理を行う。エッチング処理も同様にＩＣＰエッチング装置により行い、エッチングガスにＣＦ₄とＣｌ₂の混合ガスを用い、ＲＦ電力３．２W/cm²(13.56MHz)、バイアス電力４５mW/cm²(13.56MHz)、圧力１．０Ｐａでエッチングを行う。この条件で形成される第２の形状を有する導電層５４０〜５４５が形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。第１のエッチング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は３０〜６０°となる。マスク５１２〜５１７はエッチングされて端部が削れ、マスク５３４〜５３９となる。また、第２の形状のゲート絶縁膜５８０の表面が４０nm程度エッチングされ、新たに第３の形状のゲート絶縁膜５７０が形成される。

そして、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０¹³/cm²のドーズ量で行い、第２の形状の導電層５４０〜５４５と重なる領域の不純物濃度を１×１０¹⁶〜１×１０¹⁸atoms/cm³となるようにする。このようにして、第２の不純物領域（Ｂ）５４６〜５５０を形成する。

そして、ｐチャネル型ＴＦＴを形成する半導体層５０５、５０７に一導電型とは逆の導電型の不純物領域５５６、５５７を形成する。この場合も第２の形状の導電層５４０、５４２をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する半導体層５０６、５０８は、第３のフォトマスク（ＰＭ３）を用いてレジストのマスク５５１〜５５３を形成し全面を被覆しておく。ここで形成される不純物領域５５６、５５７はジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成する。不純物領域５５６、５５７のｐ型を付与する不純物元素の濃度は、２×１０²⁰〜２×１０²¹atoms/cm³となるようにする。

しかしながら、この不純物領域５５６、５５７は詳細にはｎ型を付与する不純物元素を含有する３つの領域に分けて見ることができる。第３の不純物領域５５６ａ、５５７ａは１×１０²⁰〜１×１０²¹atoms/cm³の濃度でｎ型を付与する不純物元素を含み、第４の不純物領域（Ａ）５５６ｂ、５５７ｂは１×１０¹⁷〜１×１０²⁰atoms／cm³⁶の濃度でｎ型を付与する不純物元素を含み、第４の不純物領域（Ｂ）５５６ｃ、５５７ｃは１×１０¹⁶〜５×１０¹⁸atoms/cm³の濃度でｎ型を付与する不純物元素を含んでいる。しかし、これらの不純物領域５５６ｂ、５５６ｃ、５５７ｂ、５５７ｃのｐ型を付与する不純物元素の濃度を１×１０¹⁹atoms／cm³以上となるようにし、第３の不純物領域５５６ａ、５５７ａにおいては、ｐ型を付与する不純物元素の濃度をｎ型を付与する不純物元素の濃度の１．５から３倍となるようにすることにより、第３の不純物領域でｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。また、第４の不純物領域（Ｂ）５５６ｃ、５５７ｃは一部が第２のテーパー形状を有する導電層５４０または５４２と一部が重なって形成される。

その後、図１１（Ａ）に示すように、第２の形状を有する導電層５４０〜５４５およびゲート絶縁膜５７０上に第１の層間絶縁膜５５８を形成する。第１の層間絶縁膜５５８は酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜５５８は無機絶縁物材料から形成する。第１の層間絶縁膜５５８の膜厚は１００〜２００nmとする。第１の層間絶縁膜５５８として酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm²で放電させて形成することができる。また、第１の層間絶縁膜５５８として酸化窒化珪素膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃から作製される酸化窒化珪素膜、またはＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化珪素膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm²で形成することができる。また、第１の層間絶縁膜５５８としてＳｉＨ₄、Ｎ₂Ｏ、Ｈ₂から作製される酸化窒化水素化珪素膜を適用しても良い。窒化珪素膜も同様にプラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃から作製することが可能である。

そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板５０１に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい。

活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層にある１０¹⁶〜１０¹⁸/cm³のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、半導体層５０５〜５０８中の欠陥密度を１０¹⁶/cm³以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良い。

そして、有機絶縁物材料からなる第２の層間絶縁膜５５９を１．０〜２．０μｍの平均膜厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成することができる。

このように、第２の層間絶縁膜５５９を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減できる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜５５８として形成した酸化珪素膜、酸化窒化珪素膜、窒化珪素膜などと組み合わせて用いると良い。

その後、第４のフォトマスク（ＰＭ４）を用い、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにＣＦ₄、Ｏ₂、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜５５９をまずエッチングし、その後、続いてエッチングガスをＣＦ₄、Ｏ₂として第１の層間絶縁膜５５８をエッチングする。さらに、半導体層との選択比を高めるために、エッチングガスをＣＨＦ₃に切り替えて第３の形状のゲート絶縁膜５７０をエッチングすることによりコンタクトホールを形成することができる。

そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第５のフォトマスク（ＰＭ５）によりレジストマスクパターンを形成し、エッチングによってソース配線５６０〜５６４とドレイン配線５６５〜５６８を形成する。画素電極５６９はドレイン配線と同時に形成される。画素電極５７１は隣の画素に帰属する画素電極を表している。図示していないが、本実施例ではこの配線を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、半導体層のソースまたはドレイン領域を形成する不純物領域とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成し、さらにその上に透明導電膜を８０〜１２０nmの厚さで形成した。透明導電膜には酸化インジウム酸化亜鉛合金（Ｉｎ₂Ｏ₃―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを好適に用いることができる。

こうして５枚のフォトマスクにより、同一の基板上に、駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）のＴＦＴと、画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ６００、第１のｎチャネル型ＴＦＴ６０１、第２のｐチャネル型ＴＦＴ６０２、第２のｎチャネル型ＴＦＴ６０３、画素部には画素ＴＦＴ６０４、保持容量６０５が形成されている。

第１のｐチャネル型ＴＦＴ６００には、第２のテーパー形状を有する導電層がゲート電極６２０としての機能を有し、半導体層５０５にチャネル形成領域６０６、ソース領域またはドレイン領域として機能する第３の不純物領域６０７ａ、ゲート電極６２０と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）６０７ｂ、一部がゲート電極６２０と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）６０７ｃを有する構造となっている。

第１のｎチャネル型ＴＦＴ６０１には、第２のテーパー形状を有する導電層がゲート電極６２１としての機能を有し、半導体層５０６にチャネル形成領域６０８、ソース領域またはドレイン領域として機能する第１の不純物領域６０９ａ、ゲート電極６２１と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）６０９ｂ、一部がゲート電極６２１と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）６０９ｃを有する構造となっている。チャネル長２〜７μｍに対して、第２の不純物領域（Ｂ）６０９ｃがゲート電極６２１と重なる部分の長さは０．１〜０．３μｍとする。このＬovの長さはゲート電極６２１の厚さとテーパー部の角度から制御する。ｎチャネル型ＴＦＴにおいてこのようなＬＤＤ領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。

駆動回路の第２のｐチャネル型ＴＦＴ６０２は、第２のテーパー形状を有する導電層がゲート電極６２２としての機能を有し、半導体層５０７にチャネル形成領域６１０、ソース領域またはドレイン領域として機能する第３の不純物領域６１１ａ、ゲート電極６２２と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）６１１ｂ、一部がゲート電極６２２と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）６１１ｃを有する構造となっている。

駆動回路はシフトレジスタ、バッファ等のロジック回路やアナログスイッチで形成されるサンプリング回路などを有している。図１１（Ｂ）ではこれらを形成するＴＦＴを一対のソース・ドレイン間に一つのゲート電極を設けたシングルゲートの構造で示したが、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造としても差し支えない。

画素ＴＦＴ６０４には、第２のテーパー形状を有する導電層がゲート電極６２４としての機能を有し、半導体層５０８にチャネル形成領域６１４ａ、６１４ｂ、ソース領域またはドレイン領域として機能する第１の不純物領域６１５ａ、６１７、ゲート電極６２４と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）６１５ｂ、一部がゲート電極６２４と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）６１５ｃを有する構造となっている。第２の不純物領域（Ｂ）６１５ｃがゲート電極６２４と重なる部分の長さは０．１〜０．３μｍとする。また、第１の不純物領域６１７から延在し、第２の不純物領域（Ａ）６１９ｂ、第２の不純物領域（Ｂ）６１９ｃ、導電型を決定する不純物元素が添加されていない領域６１８を有する半導体層と、第３の形状を有するゲート絶縁膜と同層で形成される絶縁層と、第２のテーパー形状を有する導電層から形成される上層容量配線６２５から保持容量６０５が形成されている。

また第２のテーパー形状を有する導電層５３７はソース信号線として機能し、ソース配線５６４により、画素ＴＦＴ６０４のソース領域６１５ｃに接続されている。

なお画素ＴＦＴ６０４のチャネル形成領域６１４ａ、６１４ｂ全体は遮蔽膜５０２と重なっている。

画素ＴＦＴ６０４のゲート電極６２４はゲート絶縁膜５７０を介してその下の半導体層５０８と交差し、さらに複数の半導体層に跨って延在してゲート信号線を兼ねている。保持容量６０５は、画素ＴＦＴ６０４のドレイン領域６１７から延在する半導体層とゲート絶縁膜５７０を介して上層容量配線６２５が重なる領域で形成されている。この構成において、容量配線としての半導体層６１８には、価電子制御を目的とした不純物元素は添加されていない。

以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらにゲート電極を、耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易としている。さらに、ゲート電極にゲート絶縁膜を介して重なるＬＤＤ領域を形成する際に、導電型を制御する目的で添加した不純物元素に濃度勾配を持たせてＬＤＤ領域を形成することで、特にドレイン領域近傍における電界緩和効果が高まることが期待できる。

ＴＦＴのゲート電極の構成をシングルゲート構造とするか、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造とするかは、回路の特性に応じて実施者が適宣選択すれば良い。

次に、図１２（Ａ）に示すように、図１１（Ｂ）の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μｍの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用した。このようなスペーサの材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどを用いて、１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶パネルとしての機械的な強度を確保することができる。形状は円錐状、角錐状など特別の限定はないが、例えば円錐状としたときに具体的には、高さを１．２〜５μｍとし、平均半径を５〜７μｍ、平均半径と底部の半径との比を１対１．５とする。このとき側面のテーパー角は±１５°以下とする。

スペーサの配置は任意に決定すれば良いが、好ましくは、図１２（Ａ）で示すように、画素部においては画素電極５６９のコンタクト部６３１と重ねてその部分を覆うように柱状スペーサ６５６を形成すると良い。コンタクト部６３１は平坦性が損なわれこの部分では液晶の配向が乱れるので、このようにしてコンタクト部６３１にスペーサ用の樹脂を充填する形で柱状スペーサ６５６を形成することでディスクリネーションなどを防止することができる。また、駆動回路のＴＦＴ上にもスペーサ６５５ａ〜６５５ｄを形成しておく。このスペーサは駆動回路部の全面に渡って形成しても良いし、図１２（Ａ）で示すようにソース配線およびドレイン配線を覆うようにして設けても良い。

その後、配向膜６５７を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用いる。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ６５６の端部からラビング方向に対してラビングされない領域が２μｍ以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上に形成したスペーサ６５５ａ〜６５５ｄにより静電気からＴＦＴを保護する効果を得ることができる。また図には示さないが、配向膜６５７を先に形成してから、スペーサ６５６、６５５ａ〜６５５ｄを形成した構成としても良い。

対向側の対向基板６５１には、透明導電膜６５３および配向膜６５４を形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤６５８で貼り合わせる。シール剤６５８にはフィラー（図示せず）が混入されていて、このフィラーとスペーサ６５６、６５５ａ〜６５５ｄによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料６５９を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘電性混合液晶には、Ｖ字型の電気光学応答特性を示すものもある。このようにして図１２（Ｂ）に示すアクティブマトリクス型液晶ディスプレイが完成する。

本発明は本実施例において説明した作製方法に限定されない。本発明のアクティブマトリクス型液晶ディスプレイは公知の方法を用いて作成することが可能である。

なお本実施例は、実施例３と自由に組み合わせて実施することが可能である。

本実施例では、本発明の液晶ディスプレイの作製方法の一例について図１６〜図１８を用いて説明する。

まず、図１６（Ａ）において、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板８００を用いる。なお、基板８００としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。

基板８００のＴＦＴを形成する表面に遮蔽膜８０１を形成する。遮蔽膜８０１は、Ｗを０．１μｍ〜０．５μｍの厚さ（本実施例では０．２μｍ）に形成した後、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ₄とＣｌ₂を混合し、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。

なお本実施例では遮蔽膜８０１はＷを用いて形成したが、本発明はこの構成に限定されない。Ｗのほかに、ＷＳｉｘ、Ｃｕ、Ａｌ等の金属や、珪素、酸化珪素、酸化窒化珪素などに黒色の顔料を混入したものを用いることが可能である。また上述した材料の他にも、遮光性を有し、なおかつ後のプロセスにおける処理温度に耐えうるものであれば、いかなる材料も用いることができる。

次に遮蔽膜８０１を覆うように、基板８００上に酸化珪素からなる絶縁膜を形成する。絶縁膜は、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜を用いることができる。例えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作製される酸化窒化珪素膜を２５０〜８００nm（好ましくは３００〜５００nm）、同様にＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化水素化珪素膜を２５０〜８００nm（好ましくは３００〜５００nm）の厚さに積層して形成しても良い。ここでは酸化珪素からなる絶縁膜を単層構造とし、０．５〜１．５μｍの厚さに形成した。なお絶縁膜の材料は酸化珪素に限定されない。

次にＣＭＰ法で該絶縁膜を研磨することで平坦化絶縁膜８０２が形成される。ＣＭＰ法は公知の方法で行うことが可能である。酸化膜の研磨では、一般的に１００〜１０００ｎｍφの研磨剤を、ｐＨ調整剤等の試薬を含む水溶液に分散させた固液分散系のスラリーが用いられる。本実施例では、水酸化カリウムが添加された水溶液に、塩化珪素ガスを熱分解して得られるフュームドシリカ粒子を２０ｗｔ％分散したシリカスラリー（ｐＨ＝１０〜１１）を用いる。

平坦化絶縁膜８０２形成後、平坦化絶縁膜８０２上に半導体層８０３〜８０６を形成する。半導体層８０３〜８０６は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層８０３〜８０６の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素またはシリコンゲルマニウム（Ｓｉ_XＧｅ_1-X（Ｘ＝０．０００１〜０．０２））合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層８０３〜８０６を形成した。

また、半導体層８０３〜８０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。

また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm²(代表的には２００〜３００mJ/cm²)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm²(代表的には３５０〜５００mJ/cm²)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９８％として行えばよい。

次いで、半導体層８０３〜８０６を覆うゲート絶縁膜８０７を形成する。ゲート絶縁膜８０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。

また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm²で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。

次いで、図１６（Ａ）に示すように、ゲート絶縁膜８０７上に膜厚２０〜１００ｎｍの第１の導電膜８０８ａと、膜厚１００〜４００ｎｍの第２の導電膜８０８ｂとを積層して形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜８０８ａと、膜厚３７０ｎｍのＷ膜からなる第２の導電膜８０８ｂを積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ₆）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。

なお、本実施例では、第１の導電膜８０８ａをＴａＮ、第２の導電膜８０８ｂをＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。

次に、フォトリソグラフィ法を用いてレジストからなるマスク８０９を形成し、電極及び配線を形成するための第１のエッチング処理を行う（図１６（Ｂ））。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。

この後、レジストからなるマスク８０９を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。

上記第１のエッチング処理では、レジストからなるマスク８０９の形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層８１０〜８１３（第１の導電層８１０ａ〜８１３ａと第２の導電層８１０ｂ〜８１３ｂ）を形成する。８１４はゲート絶縁膜であり、第１の形状の導電層８１０〜８１３で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。

次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う（図１６（Ｃ））。ここでは、エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は１２４．６２ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は２０．６７ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は６．０５である。従って、Ｗ膜が選択的にエッチングされる。この第２のエッチングによりＷのテーパー角は７０°となった。この第２のエッチング処理により第２の導電層８１６ｂ〜８１９ｂを形成する。一方、第１の導電層８１０ａ〜８１３ａは、ほとんどエッチングされず、第１の導電層８１６ａ〜８１９ａが形成される。８２０はゲート絶縁膜であり、第１の形状の導電層８１６〜８１９で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。

第１の導電層８１６ａと第２の導電層８１６ｂとで形成された電極は、後の工程で形成される駆動回路のｎチャネル型ＴＦＴのゲート電極となり、第１の導電層８１７ａと第２の導電層８１７ｂとで形成された電極は、後の工程で形成される駆動回路のｐチャネル型ＴＦＴのゲート電極となる。同様に、第１の導電層８１８ａと第２の導電層８１８ｂとで形成された電極は、後の工程で形成される画素部のｎチャネル型ＴＦＴのゲート電極となり、第１の導電層８１９ａと第２の導電層８１９ｂとで形成された電極は、後の工程で形成される画素部の保持容量の一方の電極（容量配線）となる。

次いで、第１のドーピング処理を行って図１７（Ａ）の状態を得る。ドーピングは第２の導電層８１６ｂ〜８１９ｂを不純物元素に対するマスクとして用い、第１の導電層８１６ａ〜８１９ａのテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。本実施例では、不純物元素としてＰ（リン）を用い、ドーズ量３．５×１０¹²、加速電圧９０ｋｅＶにてプラズマドーピングを行った。こうして第１の導電層と重ならない低濃度不純物領域８２２ａ〜８２５ａと、第１の導電層と重なる低濃度不純物領域８２２ｂ〜８２５ｂを自己整合的に形成する。低濃度不純物領域８２２ｂ〜８２５ｂへ添加されたリン（Ｐ）の濃度は、１×１０¹⁷〜１×１０¹⁸atoms/cm³であり、且つ、第１の導電層８１６ａ〜８１９ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層８１６ａ〜８１９ａのテーパー部と重なる半導体層において、第１の導電層８１６ａ〜８１９ａのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。

そして、レジストからなるマスク８２６を形成し、第２のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する（図１７（Ｂ））。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０¹³〜５×１０¹⁵atoms/cm²とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０¹⁵atoms/cm²とし、加速電圧を８０ｋｅＶとして行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層８１６〜８１９がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域８２７ａ〜８３０ａ、第１の導電層と重ならない低濃度不純物領域８２７ｂ〜８３０ｂ、第１の導電層と重なる低濃度不純物領域８２７ｃ〜８３０ｃが形成される。高濃度不純物領域８２７ａ〜８３０ａには１×１０²⁰〜１×１０²¹atoms/cm³の濃度範囲でｎ型を付与する不純物元素を添加する。

なおｐチャネル型のＴＦＴが形成される半導体膜には、図１７（Ｂ）に示した第２のドーピング処理によりｎ型の不純物をドーピングする必要はないため、マスク８２６を半導体層８０４、８０６全体を覆うように形成し、ｎ型の不純物がドーピングされないようにしても良い。逆にマスク８２６を半導体層８０４、８０６上に設けず、第３のドーピング処理において半導体層の極性をｐ型に反転させても良い。

次いで、レジストからなるマスク８２６を除去した後、新たにレジストからなるマスク８３１を形成して第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型（ｎ型）とは逆の導電型（ｐ型）を付与する不純物元素が添加された不純物領域８３２〜８３３を形成する（図１７（Ｃ））。第１の導電層８１７、８１９を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域８３２、８３３はジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成する。なお、この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク８３１で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域８３２ｂ、８３２ｃにはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度が２×１０²⁰〜２×１０²¹atoms/cm³となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。

以上までの工程でそれぞれの半導体層に不純物領域が形成される。

次いで、レジストからなるマスク８３１を除去して第１の層間絶縁膜８３５を形成する。この第１の層間絶縁膜８３５としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。
本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜８３５は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。

次いで、図１８（Ａ）に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。

なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域（８２７ａ、８２９ａ、８３２ａ、８３３ａ）にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。

また、第１の層間絶縁膜８３５を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。

さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。

また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。

次いで、第１の層間絶縁膜８３５上に有機絶縁物材料から成る第２の層間絶縁膜８３６を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成した。次いで、各不純物領域８２７ａ、８２９ａ、８３２ａ、８３３ａに達するコンタクトホールを形成するためのパターニングを行う。

そして、駆動回路９０５において、不純物領域８２７ａまたは不純物領域８３２ａとそれぞれ電気的に接続する電極８４０〜８４３を形成する。なお、これらの電極は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。

また、画素部９０６においては、不純物領域８２９ａと接する接続配線８４５、またはソース信号線８４４を形成し、不純物領域８３３ａと接する接続配線８４６を形成する。

次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、パターニングすることによって画素電極８４７を形成する。（図１８（Ｂ））透明導電膜には酸化インジウム酸化亜鉛合金（Ｉｎ₂Ｏ₃―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）
を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを好適に用いることができる。

また、画素電極８４７は、接続配線８４５と接して重ねて形成することによって画素ＴＦＴのドレイン領域と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層（不純物領域８３３ａ）と電気的な接続が形成される。

なお、ここでは、画素電極８４５として、透明導電膜を用いた例を示したが、反射性を有する導電性材料を用いて画素電極を形成すれば、反射型の液晶ディスプレイを作製することができる。その場合、電極を作製する工程で画素電極を同時に形成でき、その画素電極の材料としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。

以上の様にして、ｎチャネル型ＴＦＴ９０１及びｐチャネル型ＴＦＴ９０２を有する駆動回路９０５と、画素ＴＦＴ９０３及び保持容量９０４とを有する画素部９０６を同一基板上に形成することができる。

駆動回路９０５のｎチャネル型ＴＦＴ９０１はチャネル形成領域８５０、ゲート電極の一部を構成する第１の導電層８１６ａと重なる低濃度不純物領域８２７ｃ（ＧＯＬＤ領域）、ゲート電極の外側に形成される低濃度不純物領域８２７ｂ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域８２７ａを有している。ｐチャネル型ＴＦＴ９０２にはチャネル形成領域８５１、ゲート電極の一部を構成する第１の導電層８１７ａと重なる不純物領域８３２ｃ、ゲート電極の外側に形成される不純物領域８３２ｂ、ソース領域またはドレイン領域として機能する不純物領域８３２ａを有している。

画素部９０６の画素ＴＦＴ９０３にはチャネル形成領域８５２、ゲート電極を形成する第１の導電層８１８ａと重なる低濃度不純物領域８２９ｃ（ＧＯＬＤ領域）、ゲート電極の外側に形成される低濃度不純物領域８２９ｂ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域８２９ａを有している。また、保持容量９０４の一方の電極である容量配線の一部である半導体層８３３ａ〜８３３ｃには、それぞれｐ型を付与する不純物元素が添加されている。保持容量９０４は、ゲート絶縁膜８２０を誘電体として、電極８１９と、半導体層８３３ａ〜８３３ｃ、８５３とで形成している。

遮蔽膜８０１は画素ＴＦＴ９０３のチャネル形成領域８５２全体と重なっている。

次に、配向膜８５５を形成しラビング処理を行う。なお、本実施例では配向膜８５５を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。

次いで、対向基板８５６を用意する。この対向基板には、着色層８５８が各画素に対応して配置されたカラーフィルタが設けられている。次にこのカラーフィルタを覆う平坦化膜８５９を設けた。次いで、平坦化膜８５９上に透明導電膜からなる対向電極８５７を画素部９０６に形成し、対向基板の全面に配向膜８６０を形成し、ラビング処理を施した。

そして、画素部９０６と駆動回路９０５が形成されたアクティブマトリクス基板と対向基板とをシール材８６１で貼り合わせる。シール材８６１にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料８６２を注入し、封止剤（図示せず）によって完全に封止する。液晶材料８６２には公知の液晶材料を用いれば良い。このようにして図１９に示すアクティブマトリクス型液晶ディスプレイが完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いてＦＰＣを貼りつけた。

本実施例は実施例３と組み合わせて実施することが可能である。

本実施例では、本発明の構成を有する液晶ディスプレイの断面図の一例を示す。

図２０に本発明の構成を有する液晶ディスプレイの断面図を示す。アクティブマトリクス基板６００１上に酸化珪素と黒色顔料とを有する遮蔽膜１４８が形成されている。そしてアクティブマトリクス基板６００１上に遮蔽膜１４８を覆って平坦化絶縁膜６００２が形成されている。

平坦化絶縁膜６００２上において、駆動回路６２０１ではｐチャネル型ＴＦＴ６１０１、第１のｎチャネル型ＴＦＴ６１０２、第２のｎチャネル型ＴＦＴ６１０３、画素部では画素ＴＦＴ６１０４、保持容量６１０５が形成されている。

駆動回路のｐチャネル型ＴＦＴ６１０１には、半導体層６００４にチャネル形成領域１２６、ソース領域１２７ａ、１２７ｂ、ドレイン領域１２８ａ，１２８ｂを有している。第１のｎチャネル型ＴＦＴ６１０２には、半導体層６００５にチャネル形成領域１２９、ゲート電極６０７１と重なるＬＤＤ領域１３０（このようなＬＤＤ領域をＬovと記す）、ソース領域１３１、ドレイン領域１３２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ６１０３には、半導体層６００６にチャネル形成領域１３３、ＬＤＤ領域１３４、１３５、ソース領域１３６、ドレイン領域１３７を有している。このＬＤＤ領域はＬov領域とゲート電極６０７２と重ならないＬＤＤ領域（このようなＬＤＤ領域をＬoffと記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ６１０４には、半導体層６００７にチャネル形成領域１３８、１３９、Ｌoff領域１４０〜１４３、ソースまたはドレイン領域１４４〜１４６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。また、画素ＴＦＴ６１０４のチャネル形成領域１３８、１３９と画素ＴＦＴのＬＤＤ領域であるＬoff領域１４０〜１４３との間には、オフセット領域（図示せず）が形成されている。さらに、上層容量配線６０７４と、ゲート絶縁膜６０２０から成る絶縁膜と、画素ＴＦＴ６１０４のドレイン領域１４６に接続し、ｎ型を付与する不純物元素が添加された半導体層１４７（容量配線）とから保持容量６１０５が形成されている。図２０では画素ＴＦＴ６１０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。

遮蔽膜１４８は画素ＴＦＴ６１０４のチャネル形成領域１３８、１３９全体と重なっている。

以上の構成によって、画素ＴＦＴおよびドライバが要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、液晶ディスプレイの動作性能と信頼性を向上させることを可能とすることができる。

６０６０は画素電極であり、画素ＴＦＴ６１０４のドレイン領域１４６と電気的に接続されている。６０６１は配向膜である。また６０６２は対向基板、６０６３は対向電極、６０６４は配向膜、６０６５は液晶である。なお図２０に示す液晶ディスプレイは反射型液晶ディスプレイである。

なお本実施例では、反射型液晶ディスプレイがＴＮ（ツイスト）モードによって表示を行うようにした。そのため、偏光板（図示せず）が反射型液晶ディスプレイの上部に配置されている。

本実施例は、実施例３と組み合わせて実施することが可能である。

本発明を実施して形成された液晶ディスプレイは様々な電子機器の表示部に用いることができる。その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１３、図１４及び図１５に示す。

図１３（Ａ）はパーソナルコンピュータであり、本体７００１、映像入力部７００２、表示部７００３、キーボード７００４で構成される。本発明を映像入力部７００２、表示部７００３に適用することができる。

図１３（Ｂ）はビデオカメラであり、本体７１０１、表示部７１０２、音声入力部７１０３、操作スイッチ７１０４、バッテリー７１０５、受像部７１０６で構成される。本発明は表示部７１０２に適用することができる。

図１３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体７２０１、カメラ部７２０２、受像部７２０３、操作スイッチ７２０４、表示部７２０５で構成される。本発明は表示部７２０５に適用できる。

図１３（Ｄ）はゴーグル型ディスプレイであり、本体７３０１、表示部７３０２、アーム部７３０３で構成される。本発明は表示部７３０２に適用することができる。

図１３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体７４０１、表示部７４０２、スピーカ部７４０３、記録媒体７４０４、操作スイッチ７４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部７４０２に適用することができる。

図１３（Ｆ）はデジタルカメラであり、本体７５０１、表示部（Ａ）７５０２、接眼部７５０３、操作スイッチ７５０４、表示部（Ｂ）７５０５、バッテリー７５０６を含む。本発明の電子機器は、表示部（Ａ）７５０２、表示部（Ｂ）７５０５にて用いることが出来る。また、表示部（Ｂ）７５０５を、主に操作用パネルとして用いる場合、黒色の背景に白色の文字を表示することで消費電力を抑えることが出来る。

図１４（Ａ）はフロント型プロジェクターであり、光源光学系及び表示部７６０１、スクリーン７６０２で構成される。本発明は表示部７６０１に適用することができる。

図１４（Ｂ）はリア型プロジェクターであり、本体７７０１、光源光学系及び表示部７７０２、ミラー７７０３、ミラー７７０４、スクリーン７７０５で構成される。本発明は表示部７７０２に適用することができる。

なお、図１４（Ｃ）は、図１４（Ａ）及び図１４（Ｂ）中における光源光学系及び表示部７６０１、７７０２の構造の一例を示した図である。光源光学系及び表示部７６０１、７７０２は、光源光学系７８０１、ミラー７８０２、７８０４〜７８０６、ダイクロイックミラー７８０３、光学系７８０７、表示部７８０８、位相差板７８０９、投射光学系７８１０で構成される。投射光学系７８１０は、投射レンズを備えた複数の光学レンズで構成される。この構成は、表示部７８０８を三つ使用しているため三板式と呼ばれている。また、図１４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等を設けてもよい。

また、図１４（Ｄ）は、図１４（Ｃ）中における光源光学系７８０１の構造の一例を示した図である。本実施例では、光源光学系７８０１は、リフレクター７８１１、光源７８１２、レンズアレイ７８１３、７８１４、偏光変換素子７８１５、集光レンズ７８１６で構成される。なお、図１４（Ｄ）に示した光源光学系は一例であって、この構成に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等を設けてもよい。

図１４（Ｃ）は三板式の例を示したが、図１５（Ａ）は単板式の一例を示した図である。図１５（Ａ）に示した光源光学系及び表示部は、光源光学系７９０１、表示部７９０２、投射光学系７９０３、位相差板７９０４で構成される。投射光学系７９０３は、投射レンズを備えた複数の光学レンズで構成される。図１５（Ａ）に示した光源光学系及び表示部は図１４（Ａ）及び図１４（Ｂ）中における光源光学系及び表示部７６０１、７７０２に適用できる。また、光源光学系７９０１は図１４（Ｄ）に示した光源光学系を用いればよい。なお、表示部７９０２にはカラーフィルター（図示しない）が設けられており、表示映像をカラー化している。

また、図１５（Ｂ）に示した光源光学系及び表示部は、図１５（Ａ）の応用例であり、カラーフィルターを設ける代わりに、ＲＧＢの回転カラーフィルター円板７９０５を用いて表示映像をカラー化している。図１５（Ｂ）に示した光源光学系及び表示部は図１４（Ａ）及び図１４（Ｂ）中における光源光学系及び表示部７６０１、７７０２に適用できる。

また、図１５（Ｃ）に示した光源光学系及び表示部は、カラーフィルターレス単板式と呼ばれている。この方式は、表示部７９１６にマイクロレンズアレイ７９１５を設け、ダイクロイックミラー（緑）７９１２、ダイクロイックミラー（赤）７９１３、ダイクロイックミラー（青）７９１４を用いて表示映像をカラー化している。投射光学系７９１７は、投射レンズを備えた複数の光学レンズで構成される。図１５（Ｃ）に示した光源光学系及び表示部は図１４（Ａ）及び図１４（Ｂ）中における光源光学系及び表示部７６０１、７７０２に適用できる。また、光源光学系７９１１としては、光源の他に結合レンズ、コリメータレンズを用いた光学系を用いればよい。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。

本発明のアクティブマトリクス基板の断面図。本発明の画素上面図。本発明の液晶ディスプレイの作製方法を示す図。本発明の液晶ディスプレイの作製方法を示す図。本発明の液晶ディスプレイの作製方法を示す図。本発明の液晶ディスプレイの作製方法を示す図。ＣＭＰ装置の図。キャリアの拡大図。本発明の液晶ディスプレイの作製方法を示す図。本発明の液晶ディスプレイの作製方法を示す図。本発明の液晶ディスプレイの作製方法を示す図。本発明の液晶ディスプレイの作製方法を示す図。本発明の液晶ディスプレイを用いた電子機器の図。本発明の液晶ディスプレイを用いたプロジェクターの図。本発明の液晶ディスプレイを用いたプロジェクターの図。本発明の液晶ディスプレイの作製方法を示す図。本発明の液晶ディスプレイの作製方法を示す図。本発明の液晶ディスプレイの作製方法を示す図。本発明の液晶ディスプレイの作製方法を示す図。本発明の液晶ディスプレイの断面図。

Claims

絶縁表面上に、遮蔽膜、下層容量配線及びゲート信号線を形成し、
前記遮蔽膜、前記下層容量配線及び前記ゲート信号線を覆うように、絶縁膜を形成し、
前記絶縁膜をＣＭＰ法により研磨して平坦化絶縁膜を形成し、
前記平坦化絶縁膜上に、前記遮蔽膜と重なる第１の半導体層と、前記下層容量配線と重なる第２の半導体層を形成し、
前記第１及び前記第２の半導体層上に、ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、第１の導電膜と、前記第１の導電膜よりも膜厚の厚い第２の導電膜を積層形成し、
前記第２の導電膜上に、前記第１の半導体層と重なる第１のレジストマスクと、前記第２の半導体層と重なる第２のレジストマスクを形成し、
前記第１及び前記第２のレジストマスクをマスクとして、前記第１及び前記第２の導電膜をエッチングして、端部にテーパー部を有する第１の形状のゲート電極及び上層容量配線を形成し、
前記第１のレジストマスクと前記ゲート電極をマスクとして、前記第１の半導体層にｎ型不純物元素を添加して、前記第１の半導体層にソース領域及びドレイン領域を形成し、
前記第１及び前記第２のレジストマスクをマスクとして、前記ゲート電極及び前記上層容量配線をエッチングして、前記第１の形状の端部を削ることにより、前記ゲート電極及び前記上層容量配線を、前記第１の導電膜のみからなる部分と前記第１の導電膜と前記第２の導電膜の積層からなる部分を有し、かつ、前記第１の導電膜の端部のテーパー部と前記第２の導電膜の端部のテーパー部とでテーパーの角度の異なる第２の形状に加工するとともに、前記ゲート電極及び前記上層容量配線に接しない前記ゲート絶縁膜の表面をエッチングし、
前記第１のレジストマスクと前記ゲート電極をマスクとして、前記第１の半導体層にｎ型の不純物元素を添加して、前記第１の半導体層に、前記ゲート電極と重ならない第１のＬＤＤ領域と、前記ゲート電極の前記第１の導電膜のみからなる部分に重なる第２のＬＤＤ領域を形成し、
前記ゲート電極及び前記上層容量配線上に、無機絶縁物材料を用いて第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜上に、有機絶縁物材料を用いて第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜上に、コンタクト部を介して前記第１の半導体層に接続され、且つ前記ゲート信号線の端部に重なる画素電極を形成することを特徴とする半導体装置の作製方法。
請求項１において、
前記遮蔽膜、前記下層容量配線及び前記ゲート信号線はそれぞれ、タングステン、銅、またはアルミニウムを用いて形成することを特徴とする半導体装置の作製方法。
請求項１または請求項２において、
前記ゲート絶縁膜は、酸化窒化珪素膜または酸化珪素膜を用いて形成することを特徴とする半導体装置の作製方法。
請求項１乃至請求項３のいずれか一項において、
前記第１及び前記第２の導電膜はそれぞれ、タンタル、タングステン、チタン、モリブデン、アルミニウム、及び銅から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料を用いて形成することを特徴とする半導体装置の作製方法。
請求項１乃至請求項３のいずれか一項において、
前記第１の導電膜は窒化タンタルを用いて形成し、
前記第２の導電膜は銅又は銅を主成分とする合金を用いて形成することを特徴とする半導体装置の作製方法。