JP4801622B2

JP4801622B2 - 半導体装置およびその作製方法

Info

Publication number: JP4801622B2
Application number: JP2007118237A
Authority: JP
Inventors: 英臣須沢; 幸治小野; 徹高山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-05-12
Filing date: 2007-04-27
Publication date: 2011-10-26
Anticipated expiration: 2021-05-11
Also published as: JP2007235161A

Description

本発明は半導体装置及びその作製方法に関し、特にドライエッチングによるそのゲート電極の加工方法により半導体層に不純物ドーピング領域を制御する技術を特徴とする。その用途は上記半導体装置を表示部に用いた表示装置、特に液晶ディスプレイ、有機ＥＬディスプレイ及びそれら表示装置を用いた電子機器に関する。

半導体装置を作製する上でドライエッチングあるいはウェットエッチングにより半導体層の形状を形成する場合、あるいはドーピングにより半導体層に不純物領域を形成する場合、フォトレジストからなるマスクが用いられる。

ドライエッチングあるいはウェットエッチングではマスクで覆われた部分の外側の材質が除去され、被エッチング材質はマスクの形状と同様の形状が形成される。一方で、ドーピングを行う際にはマスクで覆われていない半導体層に不純物領域が形成される。

近年、薄膜トランジスタ（以下、ＴＦＴという）を備えた半導体装置の構造は微細化が進んでいる。そのためマスク形成にも微細な位置合わせが要求される。
微細な位置合わせはレジストからなるマスクを形成する際に形状不良を引き起こす要因の一つとなる。そこでマスクを形成し、ドライエッチングなどでＴＦＴの一部（例えばゲート電極）を形成した後、形成した前記ＴＦＴの一部（例えばゲート電極）をマスクとして、ＴＦＴのその他の部分（例えばソース領域またはドレイン領域）を形成する自己整合的に半導体装置を作製する方法が知られている。

自己整合的に半導体装置を作製する方法は、フォトリソグラフィーの技術において、フォトレジストからなるマスクを形成するの際に使用されるフォトマスク枚数の削減が実現でき、微細な位置あわせも不要となるため現在注目されている技術である。

半導体層に不純物領域を形成するにはリンやヒ素などに代表される（周期表における）１５族の不純物元素あるいはボロンなどに代表される（周期表における）１３族の不純物元素を半導体層にドーピングする方法が用いられる。

１５族の不純物元素をドーピングすることでｎ型半導体層が形成され、１３族の不純物元素をドーピングすることでｐ型半導体層が形成され、半導体層にソース領域あるいはドレイン領域が形成される。

一方でＴＦＴの特性の一つにオフ電流（ＴＦＴがオフ動作時にチャネル領域を流れる電流のことをいい、本明細書ではＩ_offと呼ぶ）がある。ＴＦＴの特性を評価する際に、このＩ_offの値が小さいことが要求される。

Ｉ_offの値を小さくするためにはゲート電極の外側に位置する半導体層に第1のＬＤＤ（Lightly Doped Drain）領域を形成することが望まれる。

またＴＦＴが駆動状態の時（即ち、オン動作時）にチャネル領域にホットキャリアが発生すると半導体素子の劣化の原因になる。それを防ぐためにはゲート電極と重なる半導体層に第２のＬＤＤ領域を形成することが望まれる。

なおゲート電極とゲート絶縁膜を介して重なっているＬＤＤ領域を有する半導体装置はＧＯＬＤ（Gate-drain overlapped LDD）構造として知られている。

なおＧＯＬＤ構造は、ＬＡＴＩＤ（Large-tilt-angle implanted drain）構造、またはＩＴＬＤＤ（Inverse T LDD）構造等としても知られている。そして、例えば「Mutsuko Hatano, Hajime Akimoto and Takeshi Sakai, IEDM97 TECHNICAL DIGEST, p523-526, 1997」では、シリコンで形成したサイドウォールによるＧＯＬＤ構造であるが、他の構造のＴＦＴと比べ、極めて優れた信頼性が得られていることが確認されている。

ＴＦＴを備えた半導体装置を作製する上でフォトレジストからなるマスクを形成するには前後に多くの工程を必要とする。例えば、基板洗浄、レジスト材料塗布、プリベーク、露光、現像及びポストベーク等である。

また、前記フォトレジストからなるマスクはエッチング処理またはドーピング処理後に除去する必要があり、除去する際にも多くの工程を要する。例えば、Ｏ₂、Ｈ₂ＯあるいはＣＦ₄などから選ばれたガスによるアッシング処理、各種薬液を利用した剥離処理あるいは前記アッシング処理と薬液を用いた処理とを組み合わせた剥離処理などがある。この時、薬液を用いた剥離処理には薬液処理、純水でのリンス処理、基板乾燥等の工程が必要となる。

そのためフォトレジストからなるマスクを用いることは半導体装置の作製工程数を増加させてしまうという問題があった。

また、半導体装置の微細化に伴い、マスク形成にも微細な位置合わせが要求されている。微細な位置合わせはレジストマスクの形成不良を引き起こし、そのリペアに費やす時間が工程時間の増加を引き起こし、製造コストを増加させる要因となっていた。

以上のように、半導体装置を作製する上でフォトレジストからなるマスクを用いることは、工程数の増加、工程時間の増加を引き起こしそのために製造コストを増加させ、製品の歩留まりにも影響を与えていた。

そのため、マスク枚数を削減することは半導体装置の製造コストを削減することに有効である。

また、半導体装置に設けられたＴＦＴの特性を考えた時に半導体層には上記第１のＬＤＤ領域が形成されている方が望ましく、ＴＦＴの特性項目の一つであるＩ_offの値をひくくすることに有効である。

また、半導体装置の劣化を防ぐにはＧＯＬＤ構造を有している方が望ましく、ゲート絶縁膜を挟んでゲート電極と重なるように半導体層に上記第２のＬＤＤ領域を形成することでチャネル領域とドレイン領域の界面に発生するホットキャリアを抑制することができる。

なお、本明細書では上記第１のＬＤＤ領域をＬ_off領域と呼び、上記第２のＬＤＤ領域をＬ_ov領域と呼ぶ。

しかし、Ｌ_off領域およびＬ_ov領域に不純物をドーピングするにはそれぞれフォトレジストからなるマスクを半導体層に形成する必要があり、マスク枚数の増加に伴う工程数の増加が問題となっている。

また、Ｌ_off領域とＬ_ov領域の間の位置上にゲート絶縁膜を挟んでゲート電極の端部が位置するＧＯＬＤ構造の半導体装置ではフォトレジストからなるマスク形成の際に微妙な位置合わせを必要とし、工程が複雑化していた。そのためにマスク形成時に位置合わせの不良などを引き起こすトラブルが発生することが多かった。

以上のことから、ＧＯＬＤ構造の半導体装置を形成するには、その微細な位置制御を要する構造上、マスク枚数の増加及びフォトレジストからなるマスクの形成でのトラブルが大きな問題となり、半導体装置の製造コストの増加、製造に要する時間の増加及び製造歩留まりの低下を引き起こす要因となっていた。

そこで、ＧＯＬＤ構造の半導体装置のＬＤＤ領域を形成する際に、ＬＤＤ領域を形成するためのフォトレジストからなるマスクを用いずに自己整合的にＬ_off領域及びＬ_ov領域を形成することができないか研究していた本発明者らはゲート電極の材質及びドライエッチング方法を工夫することで、自己整合的に不純物元素をドーピングしてＬ_off領域及びＬ_ov領域を形成する作製方法を発明した。

この方法を用いれば、自己整合的に半導体層に不純物元素をドーピングしてＬ_off領域及びＬ_ov領域を形成することが可能となって、従来よりもマスク枚数を削減でき、マスク形成の際のトラブルも無くすことができる。従って、半導体装置の製造コスト、製造に要する時間を減少することができる。

半導体装置を作製する際、ＬＤＤ領域を有していることが望ましい。また、半導体装置の劣化を抑えるにはＧＯＬＤ構造が形成されていることが望ましい。しかし、従来では、このようなＬＤＤ領域を形成するにはレジストからなるマスクを形成する必要があった。そのためにマスク枚数が増加し、製造コストの増加が問題となっていた。しかし、本発明によりＬ_off領域及びＬ_ov領域を自己整合的に形成することが可能となり、半導体装置の製造工程に要するマスク枚数を削減でき、製造時間の短縮及び製造コストの削減が可能となる。

ＧＯＬＤ構造の半導体装置におけるゲート電極の端部は、ゲート絶縁膜を間に挟んでＬＤＤ領域の一部と重なるように構成されている。本発明ではゲート電極の形状をドライエッチングによりテーパー形状に加工し、加工したゲート電極をマスクに用いて自己整合的にドーピングすることを繰り返して行う。本発明は、こうすることによって半導体層にソース領域、ドレイン領域、Ｌ_off領域及びＬ_ov領域を形成する。なお、ドーピングする時、ゲート電極の一部を不純物が通り抜けるようにドーピングすることでゲート電極と重なる半導体層にＬ_ov領域を形成するため、半導体層にはそれぞれ不純物濃度の異なる不純物領域が形成される。

本発明は、半導体層を形成する第１の工程と、前記半導体層上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜上に第１の導電膜を形成する第３の工程と、前記第１の導電膜上に第２の導電膜を形成する第４の工程と、前記第２の導電膜及び前記第１の導電膜に対してドライエッチングを１回または複数回行い第１の形状のゲート電極を形成する第５の工程と、前記半導体層に第１の不純物領域を形成する第６の工程と、前記第１の形状のゲート電極に対してドライエッチングを行い第２の形状のゲート電極を形成する第７の工程と、前記第２の形状のゲート電極を構成する第２の導電膜に対して選択的にドライエッチングを行い第３の形状のゲート電極を形成する第８の工程と、前記半導体層に第２の不純物領域を形成する第９の工程とを有する半導体装置の作製方法によって、前記半導体装置に自己整合的にＧＯＬＤ構造を形成することを特徴としている。

上記本発明において、前記第１の導電膜と前記第２の導電膜は、それぞれタングステン、タンタル、チタン、モリブデンなどの高融点金属、または、これら金属を成分とする窒化物、または、これら金属を含む合金などから選ばれた材質を用いる。なお、前記第１の導電膜と前記第２の導電膜は異なる材質とする。

また、上記ドライエッチングには高密度プラズマを用いたドライエッチング法を適用し、プラズマ発生源の電力と基板側に負のバイアス電圧を発生させるバイアス電力を独立に制御できるエッチング装置を用いる。本発明者らの実験結果よりゲート電極端部のテーパー角度は基板側のバイアス電圧に依存することを見いだし、ドライエッチング装置のバイアス電力をより大きく設定することでゲート電極のテーパー角度をより小さくすることができるということがわかった。バイアス電力を適宜制御することによって、端部に５〜８０°のテーパー角度を有するゲート電極を形成することができ、このゲート電極を不純物領域を形成する際のマスクに用いる。

また、本明細書中では便宜上、導電層の側斜面が水平面となす角度をテーパー角度（テーパー角とも言う）と呼び、このテーパー角度を有している側斜面をテーパー形状と呼び、テーパー形状を有している部分をテーパー部と呼ぶ。

また、前記第５の工程ではゲート電極の端部に５〜６０°のテーパー角度が形成されるようにドライエッチングを行い、第１の形状のゲート電極を形成している。

また、前記第７の工程では第５の工程でのドライエッチング条件よりも小さいバイアス電力の条件でドライエッチングする。バイアス電力を小さくすることでゲート電極端部のテーパー角度は前記第１の形状のゲート電極よりも大きくなる。このため第１の形状のゲート電極よりも幅の細い第２の形状のゲート電極が形成される。

前記第８の工程では前記第２の導電膜を選択的にドライエッチングする。前記第８の工程で第２の形状のゲート電極を構成する第２の導電膜における端部のテーパー角度を大きくする。一方、第８の工程では、第２の形状のゲート電極を構成する第１の導電膜はほとんどエッチングされないため、第１の導電膜に比べ第２の導電膜の幅が細くなった第３の形状のゲート電極を形成する。

不純物領域を形成するにはイオンドーピング法を用いている。イオンドーピング法の他にイオン注入法を用いることも可能である。本発明では不純物をドーピングする際フォトレジストからなるマスクを用いずにゲート電極をマスクに用いている。そのために半導体装置を作製するためのマスク枚数を削減している。ｎ型の半導体装置を形成するならば、前記第６の工程及び前記第９の工程においてリンやヒ素などに代表される１５族の不純物元素をドーピングすればよく、ｐ型の半導体装置を形成するならば、前記第６の工程及び前記第９の工程においてボロンなどに代表される１３族の不純物元素をドーピングすればよい。

前記第６の工程では第１の形状のゲート電極をマスクに用いて不純物元素をドーピングすることでゲート絶縁膜を通り抜け、第１の形状の外側に位置する半導体層に第１の不純物領域が形成される。前記第１の不純物領域はソース領域あるいはドレイン領域となる。

前記第９の工程では第３の形状のゲート電極のうち第２の導電膜をマスクに用いて不純物元素をドーピングすることで第２の不純物領域を形成する。前記第９の工程でのドーピング条件は、第１の不純物領域を形成した時の条件よりも少ないドーズ量、高い加速電圧としてドライエッチングを行うことで半導体層には第１の不純物領域よりも不純物濃度の低い第２の不純物領域が形成される。また、不純物元素は第３の形状のゲート電極のうち第１の導電膜及びゲート絶縁膜を通り抜けて半導体層にドーピングされる。第２の不純物領域のうち第３の形状のゲート電極の外側にＬ_off領域が形成され、第２の導電膜と重ならない第１の導電膜と重なる領域にＬ_ov領域が形成される。

以上の手段を用いることで、ソース領域、ドレイン領域、ゲート電極の外側に位置するＬＤＤ領域及びゲート電極と重なるＬＤＤ領域を有する半導体層と、ゲート絶縁膜と、ゲート電極を有するＧＯＬＤ構造の半導体装置を形成する。また、この半導体装置を形成するまでに要したフォトマスクは島状の半導体層を形成する為のフォトマスクとゲート電極を形成する為のフォトマスクの２枚のみである。そのうちゲート電極を形成する為のマスクによりゲート電極を形成し、そのゲート電極を用いて自己整合的に半導体層にソース領域、ドレイン領域、Ｌ_off領域及びＬ_ov領域を形成する。

上記手段を用いてマスク枚数を削減することで半導体装置の製造工程数、製造に要する時間を削減でき、製造コストの削減及び歩留まりの改善が可能となる。

また、上記の処理のほかにもドライエッチングや不純物ドーピングの処理順序及び条件を変えることで同じマスク枚数にて島状に形成された半導体層とゲート絶縁膜とゲート電極を有する半導体装置にＧＯＬＤ構造を形成することができる。以下に上記構成とは他の例として具体的な製造プロセスを説明する。

半導体層を形成する第１の工程と、前記半導体層上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜上に第１の導電膜を形成する第３の工程と、前記第１の導電膜上に第２の導電膜を形成する第４の工程と、前記第２の導電膜及び前記第１の導電膜に対してドライエッチングを１回または複数回行い第１の形状のゲート電極を形成する第５の工程と、前記半導体層に第１の不純物領域を形成する第６の工程と、前記第１の形状のゲート電極を構成する第２の導電膜に対して選択的にドライエッチングを行い第２の形状のゲート電極を形成する第７の工程と、前記半導体層に第２の不純物領域を形成する第８の工程と、前記第２の形状のゲート電極を構成する第１の導電膜に対して選択的にドライエッチングを行い第３の形状のゲート電極を形成する第９の工程とを有する半導体装置の作製方法によって、自己整合的にＧＯＬＤ構造を形成することを特徴としている。

ドライエッチングにはプラズマ発生源の電力と基板側に負のバイアス電圧を発生させるバイアス電力を独立に制御できるドライエッチング装置、あるいは平行平板型のＲＩＥ装置を用いる。

また、前記第５の工程ではゲート電極の端部に５〜６０°のテーパー角度が形成されるようにドライエッチングを行い、第１の形状のゲート電極を形成する。

前記第７の工程では第１の形状のゲート電極のうち、第２の導電膜を選択的にエッチングする。前記第７の工程では、第５の工程でのドライエッチング条件よりも小さいバイアス電力の条件で処理する。バイアス電力を小さくすることで前記第２の導電膜端部のテーパー角度は前記第１の形状のゲート電極よりも大きくなる。第１の導電膜はほとんどエッチングされないため第１の導電膜よりも第２の導電膜のほうが幅の細い第２の形状のゲート電極が形成される。

不純物領域を形成するにはイオンドーピング法を用いている。イオンドーピング法の他にイオン注入法を用いることも可能である。前記第６の工程では第１の形状のゲート電極をマスクに用い、ゲート絶縁膜を通り抜けて不純物元素をドーピングすることで第１の形状の外側に位置する半導体層に第１の不純物領域を形成する。前記第１の不純物領域はソース領域あるいはドレイン領域となる。

前記第８の工程では第２の形状のゲート電極のうち第２の導電膜をマスクに用いて不純物元素をドーピングして第２の不純物領域を形成する。前記第８の工程のドーピング条件は、第１の不純物領域を形成した時の条件よりも少ないドーズ量、高い加速電圧で行い、半導体層に第１の不純物領域よりも不純物濃度の低い第２の不純物領域を形成する。また、不純物元素は第２の形状のゲート電極のうち第１の導電膜及びゲート絶縁膜を通り抜けて半導体層にドーピングされる。

前記第９の工程では前記第１の導電膜を選択的にドライエッチングする。第１の導電膜においては、第７の工程によって第２の導電膜と重ならない部分に非常に小さなテーパー角度が形成されている為、第１の導電膜は端部からエッチングされ細くなり、第３の形状のゲート電極を形成する。この時、第１の導電膜と重なる半導体層には第２の不純物領域が形成されており、第１の導電膜が細くなることにより第２の不純物領域の一部は第３の形状のゲート電極の外側に位置するようになる。前記第２の不純物領域の内、第３の形状のゲート電極外側に位置する領域はＬ_off領域となり、第３の形状のゲート電極と重なる領域はＬ_ov領域となる。

以上の手段を用いても、２枚のフォトマスク枚数でソース領域、ドレイン領域、Ｌ_off領域及びＬ_ov領域が形成された半導体層と、ゲート絶縁膜とゲート電極を有する半導体装置を形成することができる。

また、本発明は、ゲート電極の形成方法に特徴があると言える。

本発明は、絶縁表面上に形成された半導体層と、該半導体層上に形成された絶縁膜と、該絶縁膜上に形成されたゲート電極とを含む半導体装置の作製方法であって、絶縁表面上に半導体層を形成する第１の工程と、前記半導体層上に絶縁膜を形成する第２の工程と、前記絶縁膜上に、第１の導電層と、前記第１の導電層の端部におけるテーパー角度より大きいテーパー角度を端部に有する第２の導電層との積層からなるゲート電極を形成する第３の工程とを含むことを特徴とする半導体装置の作製方法である。

また、上記本発明において、図３または図９に示したように前記半導体層の端部は、テーパー形状とすることが好ましい。

また、上記本発明において、前記第１の導電層の端部は、テーパー形状であることが好ましく、テーパー形状とするため、前記第３の工程は、塩素系ガス及びフッ素系ガス、若しくは、前記塩素系ガス及び前記フッ素系ガス及びＯ₂を用いてドライエッチングを行った後、塩素系ガス及びフッ素系ガス及びＯ₂を用いてドライエッチングを行うことでテーパー形状を端部に有するゲート電極を形成することを特徴としている。

なお、上記ゲート電極は、前記第１の導電層の端部におけるテーパー角度（６０°以下、好ましくは５°未満）より大きいテーパー角度（４５°〜８０°）を端部に有する第２の導電層としたため、第２の導電層は、第１の導電層の幅より幅が狭いことを特徴としている。

なお、前記塩素系ガスは、Ｃｌ₂、ＢＣｌ₃、ＳｉＣｌ₄、ＣＣｌ₄から選ばれたガスである。また、前記フッ素系ガスは、ＣＦ₄、ＳＦ₆、ＮＦ₃から選ばれたガスである。

また、上記方法により得られるテーパー形状を有するゲート電極を備えた半導体装置も本発明の特徴の一つである。テーパー角度の異なる第１の導電層と第２の導電層からなるゲート電極を形成して不純物元素のドーピングを行えば自己整合的にＧＯＬＤ構造のＴＦＴを得ることができる。

その構成は、絶縁表面上に形成された半導体層と、該半導体層上に形成された絶縁膜と、該絶縁膜上に形成されたゲート電極とを含む半導体装置であって、前記ゲート電極は、第１の導電層を下層とし、前記第１の導電層の端部におけるテーパー角度より大きいテーパー角を端部に有する第２の導電層を上層とする積層構造を有し、前記半導体層は、絶縁膜を間に挟んで前記第２の導電層と重なるチャネル形成領域と、絶縁膜を間に挟んで前記第１の導電層と重なるＬＤＤ領域と、ソース領域及びドレイン領域とを有していることを特徴とする半導体装置である。

上記構成において、図３または図９に示したように前記半導体層の端部はテーパー形状であることを特徴としている。

また、上記構成において、図３または図９に示したように前記半導体層の端部は、前記ゲート電極と前記半導体層との間に設けられた絶縁膜に覆われていることを特徴としている。また、図３または図９に示したように前記絶縁膜のうち、ゲート電極近傍は、テーパー形状を有していることを特徴としている。

本発明を用いることでＧＯＬＤ構造を有するＴＦＴを自己整合的に作製でき、マスク枚数及び製造工程数を削減できる。このＴＦＴを備えた半導体装置の特性は向上し、製造コストの削減、製造に要する時間の短縮及び歩留まりの改善が可能となる。

また、本発明により、ＧＯＬＤ構造のｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを５枚のマスク枚数により製造できる。

本発明の実施の形態について本発明者らはいくつかの実験を行った。図１〜４を用いて以下に説明する。ここでは、窒化タンタルを下層とし、タングステンを上層としたゲート電極構造を例に説明するが、このゲート構造に限定されず、タングステン、タンタル、チタン、モリブデン、銀、銅等から選ばれた元素、あるいは前記元素を成分とする窒化物、あるいは前記元素を組み合わせた合金を適宜選択して積層すればよい。

本発明では、エッチング装置にＩＣＰ（Inductively Coupled Plasma）プラズマ発生源を有する装置（以下、ＩＣＰ方式ドライエッチング装置とも呼ぶ）を用いた。ＩＣＰ方式ドライエッチング装置の特徴はプラズマ発生源であるＩＣＰ電力と基板側に負のバイアス電圧を発生させるバイアス電力をそれぞれ独立に制御できる点である。

（実験１）
まず、上記ＩＣＰ方式ドライエッチング装置を用いてタングステン（Ｗ）膜及び窒化タンタル（ＴａＮ）膜をエッチングした場合の諸特性について説明する。

ＩＣＰ方式ドライエッチング装置を用いた場合、そのエッチングで重要となるパラメーターにＩＣＰ電力、バイアス電力、エッチングチャンバー圧力及び使用ガスとその流量がある。これらパラメーターの条件を振り分けてＷ膜及びＴａＮ膜のエッチングレートを測定した。表１及び図１にその結果を示す。

なお、エッチングレート測定に使用したサンプル構造はコーニング社製＃１７３７基板上にスパッタリングにてＷ膜を４００ｎｍあるいはＴａＮ膜を３００ｎｍ成膜し、フォトレジストなどによる適当な形状のマスクを用いて適当な時間にてＷ膜あるいはＴａＮ膜をハーフエッチングする。その後、Ｗ膜あるいはＴａＮ膜のエッチング量を段差測定器にて測定し、そのときのエッチング時間からエッチングレートを算出した。結果を表１及び図１に示す。

表１では、ＩＣＰ電力を５００Ｗとし、チャンバー圧力を１．０Ｐａで固定し、バイアス電力及び使用ガスの条件を振り分けてエッチングレートを評価している。

表１及び図１（Ａ）はＷ膜のエッチングレートのバイアス電力及び使用ガスの依存性を示すデータである。バイアス電力の増加と使用ガスに酸素（Ｏ₂）を添加させることでＷ膜のエッチングレートが増加していることがわかる。

一方、表１及び図１（Ｂ）はＴａＮ膜のエッチングレートのバイアス電力及び使用ガスの依存性を示すデータである。上記Ｗ膜のエッチングレートと同様にバイアス電力の増加に伴いＴａＮ膜のエッチングレートは増加するが、使用ガスに酸素を添加することでエッチングレートは減少していることがわかる。

表1のデータをもとにＴａＮ膜に対するＷ膜の選択比（Ｗ膜エッチングレートとＴａＮ膜エッチングレートの比）を求めると、表１及び図１（Ｃ）に示したように使用ガスに酸素が添加されていない状態では１未満であった選択比がエッチングガスに酸素を添加することで最大１３．６９５まで増加することがわかった。

(実験２) この結果を検証するために、本発明者らはガラス基板上にＴａＮ膜を成膜しさらにその上にＷ膜を成膜して積層構造としたサンプルを表１に示す条件の中から選出し、実際にエッチングを行った。エッチング条件及び結果の光学顕微鏡写真を図２に示す。

図２は、コーニング社製＃１７３７ガラス基板にシリコンを主成分とする絶縁膜を成膜し、その上に熱またはレーザーにより結晶化されたシリコン２０１が島状の半導体層として５５ｎｍの厚さで形成されている。なお、前記絶縁膜層はガラス基板からの不純物の放出を防ぐために形成されたもので絶縁性を有するものであれば膜質及び膜厚は問わない。

前記絶縁膜上の前記島状半導体層を覆うようにしてゲート絶縁膜が形成されている。

前記ゲート絶縁膜上に第１の導電膜となるＴａＮ膜を３０ｎｍの厚さで形成し、さらに前記第１の導電膜上に第２の導電膜となるＷ膜を３７０ｎｍの厚さで形成して、フォトレジストによりゲート電極及びゲート配線のマスク２０２を形成した。

表１において条件７（ＩＣＰ電力を５００Ｗ、バイアス電力を１５０Ｗ、チャンバー圧力を１．０Ｐａとする。ガスはＣｌ₂、ＣＦ₄及びＯ₂を使用する。ガスの流量はそれぞれＣｌ₂を２５ｓｃｃｍ、ＣＦ₄を２５ｓｃｃｍ、Ｏ₂を１０ｓｃｃｍである。）を用いて第２の導電膜を選択的にエッチングしたのが図２（Ａ）である。

また、図２（Ｂ）は条件７によりＷ膜を選択的にエッチングした基板を続けて表１の条件１（ＩＣＰ電力を５００Ｗ、バイアス電力を２０Ｗ、チャンバー圧力を１．０Ｐａとし、ガスはＣｌ₂、ＣＦ₄を使用する。ガスの流量はＣｌ₂を３０ｓｃｃｍ、ＣＦ₄を３０ｓｃｃｍである。）を用いてＷ膜及びＴａＮ膜をエッチングした後のゲート電極の写真である。

図２（Ａ）では、Ｗ膜がテーパー角度２６°のテーパー形状を有し、その端部２０３がレジストマスクの外側に７００〜８００ｎｍ程度はみ出でており、さらにその外側にはＴａＮ膜２０４がエッチングされずにゲート絶縁膜上に残っているのがわかる。

図２（Ｂ）は、ＴａＮ膜及びＷ膜を同時にエッチングしており、テーパー形状のＷ膜の外側に残っていたＴａＮ膜は完全にエッチングされている。

表１で求められたＷ膜とＴａ膜の選択比を元に実験２を行ったが、実際にＴａＮ膜とＷ膜の積層構造を有するサンプルでも選択的にエッチングができることが確認できた。また、実験１、及び実験２でＷ膜のエッチング後の形状からＷ膜のテーパー角度とバイアス電力に相関関係があることがわかった。

(実験３) 次に、Ｗ膜のエッチングによるテーパー角度を測定した。コーニング社製＃１７３７ガラス基板にシリコンを主成分とする絶縁膜を成膜し、その上にＷ膜を４００ｎｍ成膜し、次にフォトレジストからなる３．５μｍラインのマスクをパターニングした。この時、フォトレジスト端部には６０°のテーパー角度が形成されている。

なお、前記絶縁膜はＷ膜のエッチング中にガラス基板からの不純物放出を防ぐために設けられたものでＷ膜のエッチング条件に対して選択性があるものならば種類や膜厚は問わない。上記サンプルをバイアス電力及び使用ガスを振り分けてエッチングし、断面形状をＳＥＭ（Scanning Electron Microscopy）にて観察しテーパー角度を計測した。

表１及び図１（Ｄ）に結果を示す。バイアス電力が５０〜２５０Ｗの間で増加するとＷ膜のテーパー角度は３７〜１８°まで緩やかに小さくなるがバイアス電力が２０Ｗの時はテーパー角度７０〜８０°となり垂直に近い形状となる。

本発明は、ゲート電極を第１の導電膜からなるゲート電極及び該ゲート電極の上に形成された第２の導電膜からなるゲート電極の２層構造とし、ドライエッチングにおける使用ガスを制御することで第２の導電膜からなるゲート電極を選択的にエッチングすること、及びドライエッチングにおいて基板側に負のバイアス電圧を発生させるバイアス電力を制御することでゲート電極の端部のテーパー角度を制御を特徴とする半導体装置の製造方法であり、ゲート電極の形状を自在に加工し、ドーピング時のマスクに使うことで自己整合的にソース領域、ドレイン領域、Ｌ_off領域及びＬ_ov領域を有するＬＤＤ領域に不純物をドーピングし、ソース領域、ドレイン領域、Ｌ_off領域及びＬ_ov領域を形成することを特徴とする半導体装置の製造方法である。

(実施の形態) つぎに、ゲート電極の一方の端部を示す断面図である図３を用いて前記実験１、実験２及び実験３の結果を利用して実際にゲート電極をマスクとしたドーピングにより自己整合的に半導体層にソース領域、ドレイン領域、Ｌ_ov領域及びＬ_off領域を形成する方法を詳しく説明する。

まず、以下のようなサンプルを用意する。ガラス基板３０１上にガラス基板からの不純物の拡散を防ぐためにシリコンを主成分とする絶縁膜２０２を形成する。次に島状に形成された半導体層３０３とそれを覆うように形成された第１の形状のゲート絶縁膜３０４Ａからなるサンプルを用意する。

前記サンプルに第１の導電膜となるＴａＮ膜を３０ｎｍの膜厚で成膜し、前記第１の導電膜上に第２の導電膜となるＷ膜を３７０ｎｍの膜厚でスパッタにて成膜する。前記島状の半導体層とチャネル領域で重なるようにフォトレジストにてマスクを形成する。

第１のドライエッチングを行う。（図３（Ａ））エッチング条件はＩＣＰ電力を５００Ｗ、バイアス電力を１５０Ｗ、チャンバー圧力を１．０Ｐａとし、ガスはＣｌ₂、ＣＦ₄、Ｏ₂を使用する。ガス流量はそれぞれＣｌ₂を２５ｓｃｃｍ、ＣＦ₄を２５ｓｃｃｍ、Ｏ₂を１０ｓｃｃｍとする。このエッチング条件は図１に示した７の条件であり、Ｗ膜にテーパー角度２６°のテーパー形状を形成することができ、ＴａＮ膜に対するＷ膜の選択比は約２．５である。ここでは、この条件を用いてＷ膜を選択的にドライエッチングする。なお、エッチングではプラズマの発光強度をモニタリングし、Ｗ膜のエッチング終了点を検出する。

終了点検出後、エッチング残渣などが発生しないようにオーバーエッチングを行うことが望ましいが、長時間のオーバーエッチングによりＴａＮ膜が過剰にエッチングされてしまうのを防ぐため、ここでは１０％のオーバーエッチングを行った。

上記第１のドライエッチングにより、第２の導電膜であるＷ膜は２６°のテーパー角度を有する第１の形状のゲート電極（第２の導電層）３０６Ａとなり、第１の導電膜であるＴａＮ膜はオーバーエッチングにより１３〜１４ｎｍエッチングされるが基板に対して全面に残っている状態となり、第１の導電膜３０５Ａとなる。

また、上記第１のドライエッチングはエッチングガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ₄、ＣＣｌ₄などの塩素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及びＯ₂から選ばれたガス、またはこれらを主成分とする混合ガスを用いても良い。

このとき、ゲート絶縁膜３０４Ａは、ＴａＮ膜がストッパー層の役割をするためエッチングされない。

続けてフォトレジストを除去せず、第２のドライエッチングを行う。エッチング条件はＩＣＰ電力を５００Ｗ、バイアス電力を２０Ｗ、チャンバー圧力を１．０Ｐａとし、ガスはＣｌ₂及びＣＦ₄を使用した。ガス流量はそれぞれＣｌ₂を３０ｓｃｃｍ、ＣＦ₄を３０ｓｃｃｍとした。これは表１に示した１の条件であり、Ｗ膜及びＴａＮ膜はほぼ同じエッチングレートでエッチングされ、第２の形状のゲート電極３０５Ｂ、３０６Ｂとなる。

また、第２のドライエッチングの際、ＴａＮ膜のオーバーエッチング時に第１の形状のゲート絶縁膜は１３．８〜２５．８ｎｍ程度エッチングされ、第２の形状のゲート絶縁膜３０４Ｂとなる。

また、第２のドライエッチングはエッチングガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ₄、ＣＣｌ₄などの塩素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及びＯ₂から選ばれたガス、またはこれらを主成分とする混合ガスを用いても良い。

次に、フォトレジストを除去せず、第１のドーピングを行い、半導体層３０３にソース領域及びドレイン領域を形成する。ここではｎ型半導体層を形成するためリンをドーズ量１．５×１０¹⁵ atoms/cm²、加速電圧８０ｋＶでドーピングした。リンがドーピングされた半導体層にはｎ型のソース領域及びドレイン領域３０８が形成される。（図３（Ｂ））

次に、フォトレジストを除去せず、第３のドライエッチングを行う。（図３（Ｃ））フォトレジスト３０７Ａは第２のドライエッチングにより第２の形状のフォトレジスト３０７Ｂとなっている。第３のドライエッチングのエッチング条件はＩＣＰ電力を５００Ｗ、バイアス電力を２０Ｗ、チャンバー圧力を１．０Ｐａとした。ガスはＣｌ₂及びＣＦ₄を使用した。ガス流量はそれぞれＣｌ₂を３０ｓｃｃｍ、ＣＦ₄を３０ｓｃｃｍとした。

この第３のドライエッチングによりＷ膜及びＴａＮ膜は共にエッチングされる。上記第１及び第２のドライエッチングにより形成されたゲート電極のテーパー部は第３のドライエッチングにより、より大きな角度となってゲート電極の幅は細くなり、第３の形状のゲート電極３０５Ｃ、３０６Ｃが形成される。

この第３のドライエッチングの際、第２の形状のゲート電極３０５Ｂと重ならない第２の形状のゲート絶縁膜３０４Ｂは若干エッチングされる。また第２の形状のゲート電極がエッチングされて、第３の形状のゲート電極へと幅が細くなるにしたがいプラズマに曝されるゲート絶縁膜も徐々にエッチングされ、テーパー形状を有する第３の形状のゲート絶縁膜３０４Ｃが形成される。ここでは、第３のドライエッチングを行うことで約６０ｎｍのゲート絶縁膜がエッチングされる。

また、第３のドライエッチングはエッチングガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ₄、ＣＣｌ₄などの塩素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及びＯ₂から選ばれたガス、またはこれらを主成分とする混合ガスを用いることができる。

なお、第３のドライエッチングの際、Ｗ膜及びＴａＮ膜のエッチングするガスにＳＦ₆を用いると、ゲート絶縁膜に対して高い選択比を得ることができるため好ましい。

第３のドライエッチングで使用するガスにＳＦ₆を用いる場合、例えば、ＩＣＰ電力を５００Ｗ、バイアス電力を１０Ｗ、チャンバー圧力を１．３Ｐａとして、Ｃｌ₂及びＳＦ₆をエッチングガスに用い、ガス流量をそれぞれＣｌ₂を２０ｓｃｃｍ、ＳＦ₆を４０ｓｃｃｍとする。このときＷ膜のエッチングレートは１２９．５ｎｍ／ｍｉｎ、またゲート絶縁膜のエッチングレートは１４．０ｎｍ／ｍｉｎとなり、ゲート絶縁膜に対するＷ膜の選択比は９．６１となる。この条件にて前記第３のドライエッチングを行うと、ゲート絶縁膜は５ｎｍ程度しかエッチングされない。

また、Ｃｌ₂及びＳＦ₆、あるいはＣｌ₂、ＳＦ₆及びＯ₂を用い、上記条件以外の条件にてＷ膜、ＳｉＯ₂膜、ＴａＮ膜のエッチングレートを評価する実験を行った。その実験結果を表２に示す。

第３のドライエッチングで使用するガスに、Ｃｌ₂及びＳＦ₆、あるいはＣｌ₂、ＳＦ₆及びＯ₂を用いる場合は、表２の条件を適宜選択して使用すればよい。

次いで、フォトレジストを除去せず、第４のドライエッチングを行う。（図３（Ｄ））なお、フォトレジスト３０７Ｂは第２のドライエッチングにより形状は変化し第３の形状３０７Ｃを有している。第４のドライエッチングのエッチング条件はＩＣＰ電力を５００Ｗ、バイアス電力を２０Ｗ、チャンバー圧力を１．０Ｐａとし、使用ガスはＣｌ₂、ＣＦ₄、Ｏ₂とした。ガス流量はそれぞれＣｌ₂を２５ｓｃｃｍ、ＣＦ₄を２５ｓｃｃｍ、Ｏ₂を１０ｓｃｃｍとした。

この第４のドライエッチングにより、バイアス電力を２０Ｗとすることで第３の形状のゲート電極（Ｗ膜）の端部にさらに大きな７０°のテーパー角度を形成する。ゲート電極のＷ膜の幅をさらに細くし第４の形状のゲート電極３０６Ｄを形成する。第４のドライエッチングによりゲート電極３０５Ｄに比べ幅の細いゲート電極３０６Ｄを有する第４の形状のゲート電極が形成される。

また、この第４のドライエッチングにより、第３の形状のゲート電極のＷ膜を選択的にエッチングすることにより第４の形状のゲート電極のＴａＮ膜の端部が露出する。第４のドライエッチングのエッチングガスにＯ₂を添加したためにゲート電極の下層に設けられているＴａＮ膜のエッチングレートは、表１より２０．６７ｎｍ/ｍｉｎであり、１２４．６２ｎｍ/ｍｉｎのエッチングレートを有するＷ膜に比べて遅いため、ほとんどエッチングされない。

従って、第４のドライエッチングにより、第４の形状のゲート電極の下層に設けられているＴａＮ膜は、第３の形状のゲート電極の幅と同じ幅を有し、その端部にテーパー形状を有する第４の形状のゲート電極３０５Ｄが形成される。

また、第４のドライエッチングはエッチングガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ₄、ＣＣｌ₄などの塩素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及びＯ₂から選ばれたガス、またはこれらを主成分とする混合ガスを用いても良い。

なお、第４のドライエッチングの際、第３の形状のゲート電極３０５Ｃと重ならない第３の形状のゲート絶縁膜３０４Ｃは、若干エッチングされて第４の形状のゲート絶縁膜３０４Ｄが形成される。

第３及び第４のドライエッチングにより第４の形状のゲート電極３０５Ｄと重ならないゲート絶縁膜は５７〜７３ｎｍ程度エッチングされ、第１〜第４のドライエッチングによりゲート絶縁膜は最大８８ｎｍ程度エッチングされる。

ただし、第２、第３及び第４のエッチング、特に第３のエッチングにおいてエッチングガスにＳＦ₆を用いた場合、ゲート絶縁膜は最大２０ｎｍ程度しかエッチングされない。

以上、第１、第２、第３及び第４のドライエッチングにより、ゲート電極３０５Ｄはゲート電極３０６Ｄよりもチャネル長方向に長い形状、即ち大きい幅を有し、第４の形状のゲート絶縁膜３０４Ｄは前記ゲート電極（ＴａＮ膜）と重なる領域で第１の厚さを有する第１のゲート絶縁膜３０９と、前記第１ゲート電極の外側に第２の厚さを有する第２のゲート絶縁膜３１０と、前記第１の領域と前記第２の領域の間に第１の厚さから第２の厚さへ変化する第３のゲート絶縁膜３１１と、便宜上、前記第１のゲート絶縁膜３０９の内、前記第４の形状のゲート電極３０６Ｄと重なる第４のゲート絶縁膜３１２を有する形状となり、前記第４のゲート絶縁膜を含む第１のゲート絶縁膜が最も厚く、第２のゲート絶縁膜が最も薄くなっていることを特徴とするゲート絶縁膜及びゲート電極が形成された。

なお、前記第１、第２、第３及び第４のドライエッチングにおいて、第１及び第２のドライエッチングは同一チャンバーで条件を変更することにより連続的に処理すればよく、第３及び第４のドライエッチングについても同一チャンバーで条件を変更することにより連続的に処理すればよい。

上記第４のドライエッチングが終了したら第４のドライエッチングにより変形し第４の形状となったマスク３０７Ｄを除去する。ここでは、ＲＩＥ方式のドライエッチング装置を用いてＯ₂ガスプラズマによりマスク３０７Ｄを除去した。

次に第４の形状のゲート電極をマスクに用いて第２のドーピングを行い半導体層３０３に自己整合的にＬＤＤ領域となるｎ型半導体層を形成する。（図３（Ｅ））ここでも便宜上、前記第１〜第４のゲート絶縁膜における４つの領域に対応して、半導体層３０３にも領域を指定する。

第１のゲート絶縁膜の領域と重なる半導体層を第１の半導体層３１３とし、第３のゲート絶縁膜の領域と重なる半導体層を第３の半導体層３１４とし、第４のゲート絶縁膜の領域と重なる半導体層を第４の半導体層３１５とする。ここで第４の半導体層３１５はチャネル領域となり、半導体素子がｏｎの時に電流が流れる領域である。

ただしソース領域あるいはドレイン領域３０８は第２のゲート絶縁膜に一致するので第２の半導体層３０８としてそのまま用いる。

この時、ゲート電極３０５Ｄ及び第１のゲート絶縁膜３０９を通って不純物が第１の半導体層３１３にドーピングされるようにすることが重要である。

ドーパントにリンを用いて、ドーピング条件をドーズ量３．５×１０¹² atoms/cm²、加速電圧を９０ｋＶとすることで第１の半導体層３１３及び第３の半導体層３１４に第1のドーピングで形成したソース領域あるいはドレイン領域３０８よりも不純物濃度が低いｎ型のＬＤＤ領域を形成する。

前記ＬＤＤ領域において第１の半導体層３１３はゲート絶縁膜３０９を挟んでゲート電極３０５Ｄと重なっているためＬ_ov領域となる。

第２のドーピングにより半導体層３１３から３１５及び３０８はそれぞれ不純物濃度の異なる半導体層となり、その不純物濃度はソース領域及びドレイン領域３０８における値が１番高く、チャネル領域３１５における値が１番低く、Ｌ_off領域３１４における値に比べＬ_ov領域３１３における値の方が低いことを特徴とする。

Ｌ_off領域に比べＬ_ov領域の不純物濃度が低くなるのは、Ｌ_off領域３１４及びＬ_ov領域３１３それぞれの上層に位置する膜及びそれらの膜厚差が異なるからである。半導体層上に形成された膜を突き抜けて半導体層に不純物をドーピングする場合、半導体層上の膜厚や膜質が異なると半導体層に到達する不純物量が異なり、半導体層の不純物濃度が異なってくる。

Ｌ_off領域３１４の上層には、前記第１の厚さから第２の厚さへと変化している第３のゲート絶縁膜３１１が形成されている。

一方、Ｌ_ov領域３１３の上層には前記第１の厚さを有する第１のゲート絶縁膜３０９が形成されており、前記第１のゲート絶縁膜上には第４の形状のゲート電極３０５Ｄが形成されている。

この為、不純物元素のドーピングを行った時、Ｌ_off領域に比べＬ_ov領域の不純物の到達量は少なくなり、Ｌ_off領域に比べＬ_ov領域の不純物濃度が低くなる。

上記本実施の形態ではゲート電極を２層とし、ゲート電極（Ｗ膜）の端部に２６〜７０°のテーパー形状を形成すること、及びゲート電極（ＴａＮ膜）に対して選択的にゲート電極（Ｗ膜）をエッチングすることを特徴としてゲート電極を自在に加工した。そして前記ゲート電極をマスクに用いて不純物をドーピングすることで、自己整合的に島状の半導体層にソース領域、ドレイン領域、Ｌ_ov領域及びＬ_off領域を形成し、ＧＯＬＤ構造のｎ型の半導体装置を形成することができた。

また、上記本実施の形態でゲート電極をマスクに用いて自己整合的にＬ_off領域及びＬ_ov領域を有するＬＤＤ領域を形成したが、実際に半導体装置を作製する際にはそれらのチャネル長方向の長さ（以降簡単にＬＤＤ長、Ｌ_off長及びＬ_ov長と呼ぶ）が半導体装置の特性に影響してくる。そして、その半導体装置の使用目的により前記ＬＤＤ長、Ｌ_off長及びＬ_ov長の最適な長さは異なる。製造プロセスごとに前記ＬＤＤ長、Ｌ_off長及びＬ_ov長の長さを制御できることが要求される。

ここで再び図３を用いてＬＤＤ領域、Ｌ_off領域及びＬ_ov領域が形成される仕組みを説明する。

図３（Ｂ）より、ＬＤＤ長は第２のドライエッチングにより形成された第２の形状を有するゲート電極３０５Ｂ及び３０６Ｂのレジストの外側に位置するテーパー部のチャネル長方向成分の長さに一致し、図３（Ｃ）より、Ｌ_off長は第３のドライエッチングによりゲート電極３０５Ｂがチャネル長方向にエッチングされた長さに一致し、また図３（Ｃ）より、Ｌ_ov長は第４のドライエッチングによりゲート電極３０６Ｂのみが選択的にエッチングされ、チャネル長方向にエッチングされた長さに一致する。

つまりＬＤＤ長を制御するには第１及び第２のドライエッチングにより得られるゲート電極のテーパー部の角度を制御すればよく、Ｌ_off長を制御するには第３のドライエッチングによるゲート電極（ＴａＮ膜）のエッチング量すなわちエッチング時間を制御すればよく、Ｌ_ov長を制御するには第４のドライエッチングによるゲート電極（Ｗ膜）のエッチング量すなわちエッチング時間を制御すればよい。

そこで第１及び第２のドライエッチングにより得られるゲート電極のテーパー角度を２６°として、第３及び第４のドライエッチングにおけるエッチング時間を振り分けた場合のＬ_off長及びＬ_ov長を測定し、表３にまとめた。

なお、ここでの第１の導電膜からなるゲート電極及び第２の導電膜からなるゲート電極の膜厚の合計は４００ｎｍで、ＬＤＤ領域長は８２０ｎｍ程度となるが、実際には第３及び第４のドライエッチングによるレジストマスクのチャネル長方向へのエッチングによって、さらに１００ｎｍ程度長くなる。

第３及び第４のエッチング時間を合計８０ｓｅｃとして３条件にてＬ_off長及びＬ_ov長の評価を行ったところ第３のエッチング時間を増加し第４のエッチング時間を減少させることで、Ｌ_off長は長くなり、Ｌ_ov長が短くなることが確認できた。Ｌ_off長及びＬ_ov長はＬＤＤ長を最大とし、第３及び第４のドライエッチングによりそれらの長さを自在に制御できることを見出した。

本実施例では本発明の技術を用いて５枚のマスク枚数にてｎ型及びｐ型半導体層を有し、ＴＦＴを作製し、反射型の液晶ディスプレイを製造する工程を詳しく説明する。

本実施例ではバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスに属するコーニング社の＃１７３７ガラス基板５０１を用いた。他にも石英基板やシリコンウェハー、あるいは耐熱性のあるプラスチック基板を用いても良い。

基板５０１のＴＦＴを作製する面に下地膜５０２を成膜する。これは基板５０１からの不純物の拡散を防ぐもので、酸化シリコン膜、窒化シリコン膜や酸化窒化シリコン膜などシリコンを主成分とした絶縁性を有する膜であれば良い。プラズマＣＶＤもしくはスパッタ法にてこれら絶縁膜から１種もしくは２種類以上を選択し、必要に応じて積層して成膜すれば良い。本実施例では下地膜は２層構造とした。

１層目の絶縁膜５０２ａをプラズマＣＶＤ法によりにより、ＳｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化シリコン膜を１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）形成する。本実施例では１層目の下地膜５０２ａを酸化窒化シリコン膜（組成比Ｓｉ＝３２％，Ｏ＝２７％，Ｎ＝２４％，Ｈ＝１７％）とし、５０ｎｍ成膜した。

次に、２層目の下地膜５０２ｂを成膜する。プラズマＣＶＤ法によりＳｉＨ₄及びＮ₂Ｏを反応ガスとして成膜される酸化窒化シリコン膜５０２ｂを５０〜２００ｎｍ（好ましくは１００から１５０ｎｍ）の厚さに積層形成する。本実施例では膜厚１００ｎｍの酸化窒化シリコン膜５０２ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％，Ｈ＝２％）を形成した。

続けて、下地膜５０２上に半導体層５０３〜５０７を成膜する。半導体層５０３〜５０７はプラズマＣＶＤ法、スパッタ法など公知の手段により成膜した後レーザー結晶化や熱結晶化など公知の結晶化法を用いることにより非晶質層を結晶化し、パターニング工程を経て島状の半導体層を形成する。半導体層は２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。このとき半導体の材料にはシリコンやシリコンゲルマニウムなどの合金などで形成されるのが良い。

本実施例では、プラズマＣＶＤ法により非晶質シリコン膜を５５ｎｍ成膜した後、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜を５００℃に加熱した炉にて１時間熱処理し脱水素化を行い、その後炉の温度を上昇し、５５０℃にて４時間熱結晶化を行う。さらに結晶化を促すためレーザーアニール処理を行って結晶質シリコン膜を形成した。

また、非晶質シリコン膜を形成する際、１層目の下地膜５０２ａと２層目の下地膜５０２ｂと半導体層５０３〜５０７の界面に不純物などによる汚染を防ぐために下地膜５０２ｂと同一チャンバーまたは真空排気された予備室を経由して別のチャンバーにて大気に曝すことなく連続で成膜することが望ましい。

この結晶質シリコン膜をフォトリソグラフィーにより必要な部分をマスクし、ドライエッチングにて島状の半導体層５０３〜５０７を形成した。ドライエッチングにはＣＦ₄をはじめとするフッ素系ガス及びＯ₂をプロセスガスに用いることでフォトレジストと一緒に結晶質シリコン膜をエッチングすることで結晶質シリコン膜からなる半導体層の端部がテーパー形状となり、その後のゲート絶縁膜及び層間絶縁膜の成膜におけるカバレッジが良好になる。本実施例ではＲＩＥ装置を用い、エッチングチャンバー圧力１３．３Ｐａ、ＲＦ電力５００Ｗとし、プロセスガスにＯ₂＝４５ｓｃｃｍ、ＣＦ₄＝５０ｓｃｃｍ流入することで結晶質シリコン膜をエッチングし、端部にテーパー角度２２〜３８°のテーパー形状有する結晶質シリコン膜からなる半導体層５０３〜５０７を形成した。

半導体層５０３〜５０７においてはＴＦＴの閾値制御のため、チャネル領域に微量な不純物元素（ボロンなど１５族原子またはリンなどの１５族原子）を添加しても良い。本実施例では半導体層５０３〜５０７の全面にボロンをドーズ量５×１０¹³atoms/cm²、加速電圧を３０ｋＶの条件でドーピングを行った。

ゲート絶縁膜５０８は半導体層５０３〜５０７を覆うようにして絶縁膜上に形成される。ゲート絶縁膜５０８はプラズマＣＶＤ法またはスパッタ法など公知の方法を用いて、４０〜１５０ｎｍの厚さで形成する。ゲート絶縁膜の材料にはシリコンを主体とした酸化膜及び窒化膜、またはタンタルやアルミなど金属の酸化膜を用いる。本実施例では、プラズマＣＶＤ法により１１５ｎｍの厚さの酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％，Ｎ＝７％，Ｈ＝２％）で形成した。また、本実施例においてはゲート絶縁膜５０８を単層にて形成したがシリコンを主体とした絶縁膜またはタンタルやアルミなど金属の酸化膜などから選ばれた材質を２層以上積層した構造としても良い。

また、酸化シリコン膜を用いる場合、プラズマＣＶＤ法によりＴＥＯＳ（Tetraethyl Orthosilicate）とＯ₂とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ/ｃｍ²で放電させて形成させることができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。

次に、ゲート絶縁膜５０８上に第１の導電膜５０９と、第２の導電膜５１０を形成する。各導電膜には低抵抗率かつ耐熱性を有する材質であることが好ましく、タングステン、タンタル、チタン、モリブデン、銀、銅等から選ばれた元素あるいは前記元素を成分とする窒化物、あるいは前記元素を組み合わせた合金から形成する。

前記第１の導電膜５０９及び第２の導電膜５１０は、後の工程によりゲート電極及びゲート配線として機能する。本発明はゲート電極を２層にすることを特徴としており、下層の第１の導電膜５０９からなるゲート電極は２０〜１００ｎｍの膜厚を有し、上層の第２の導電膜５１０からなるゲート電極は１００〜４００ｎｍの膜厚を有しているゲート電極である。

本実施例では、第１の導電膜にＴａＮを選び、スパッタ法にて３０ｎｍ成膜した。第２の導電膜５１０は第１の導電膜５０９を成膜した装置と同じ装置にて成膜されることが望ましく、一つの成膜チャンバー内に複数のターゲットを有している装置、あるいは複数の成膜チャンバーを有している装置で連続的に成膜することが望ましい。同一装置にて大気に曝されることなく連続で成膜されることにより第１の導電膜と第２の導電膜との界面に不純物による汚染が生じないようにするためである。

第２の導電膜５１０にはタングステン（Ｗ）を選び、同様にスパッタ法にて３７０ｎｍ成膜した。タングステンはプラズマＣＶＤ法により成膜することもできる。ただしゲート電極として使用するにはＷ膜の抵抗率を２０μΩｃｍ以下にすることが望ましい。本実施例では純度９９．９９９９％または９９．９９％のタングステンターゲットを使いさらに成膜時に気相中からの不純物の混入がないように十分配慮して成膜したことにより、抵抗率９〜２０μΩｃｍを実現することができた。

次に、フォトリソグラフィーによるレジストマスクを用いて前記第１の導電膜及び第２の導電膜をドライエッチングしてゲート電極及びゲート配線を形成する。第２の導電膜上にレジストマスク５１１〜５１７を形成する。

本実施例において、ゲート電極のドライエッチングにはＩＣＰ（Inductively Coupled Plasma）方式のプラズマ発生源を搭載するドライエッチング装置を用いた。ここでは、図３と図５、図６を対応させながら説明する。図３には各ドライエッチング後のゲート電極３０５、ゲート電極３０６、及びゲート絶縁膜３０４、フォトレジスト３０７を詳細に示す。第１のドライエッチング工程では前記第２の導電膜３０６Ａを選択的にエッチングし、第１の形状を有するゲート電極３０５Ａ及びゲート配線、ゲート電極３０６Ａ及びゲート配線を形成する。ここで図３にはゲート電極のみを図示し、ゲート配線に関しては図示しない。

本実施例では、ドライエッチング条件をＩＣＰ電力を５００Ｗ、バイアス電力を１５０Ｗ、エッチングチャンバー圧力を１．０Ｐａとし、プロセスガスにＣｌ₂、ＣＦ₄及びＯ₂を用いた。ガス流量はそれぞれＣｌ₂を２５ｓｃｃｍ、ＣＦ₄を２５ｓｃｃｍ、Ｏ₂を１０ｓｃｃｍとした。

また、ここでは、第２の導電膜であるタングステンを選択的にエッチングし、その端部にはテーパー角度約２３°のテーパー形状を形成する。プロセスガスにＯ₂が入っていることでタングステンのエッチングレートが上昇しＴａＮ膜のエッチングレートが減少するためゲート電極（Ｗ膜）が選択的にエッチングされ、バイアス電力を１５０Ｗに設定することでテーパー角度の小さいゲート電極が形成される結果となる。

また、第１のドライエッチングはエッチングガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ₄、ＣＣｌ₄などの塩素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及びＯ₂から選ばれたガス、またはこれらを主成分とする混合ガスを用いても良い。

ゲート電極３０５Ａはゲート電極３０６Ａのオーバーエッチングにより１３〜１４ｎｍ程度エッチングされるだけで基板全面に残っているためその下層に位置するゲート絶縁膜はエッチングされずに３０４Ａに示した形状を有している。

続けて第２のドライエッチング工程を行う。フォトレジストによるマスクは第１のエッチングにより第１の形状３０７Ａとなっている。このフォトレジスト３０７Ａは除去しないでそのまま用いる。また、エッチングにおいては条件を切り替えて同じ装置、同じチャンバーにて処理を行えば良い。

ドライエッチングにおけるプロセスガス及びプロセス条件の変更により前記ゲート電極（ＴａＮ膜）及びゲート電極（Ｗ膜）を同時にエッチングし、第２の形状を有するゲート電極３０５Ｂ及びゲート電極３０６Ｂを形成する。本実施例ではＩＣＰ電力を５００Ｗ、バイアス電力を２０Ｗ、エッチングチャンバー圧力を１．０Ｐａとし、プロセスガスにＣｌ₂及びＣＦ₄を用いた。ガス流量はそれぞれＣｌ₂を３０ｓｃｃｍ、ＣＦ₄を３０ｓｃｃｍとした。

バイアス電力を第１のドライエッチング工程よりも小さくすることでゲート電極端部のテーパー角度が大きくなり、ゲート電極の幅は細くなる。さらにプロセスガスにおいてＯ₂が含まれていない条件であることからタングステンおよびＴａＮ膜は同時にエッチングされ、第２の形状を有するゲート電極３０５Ｂ及びゲート電極３０６Ｂが形成する。このときゲート絶縁膜３０４Ａは第２のドライエッチング時に１３．８〜２５．８ｎｍ程度エッチングされ、第２の形状のゲート絶縁膜３０４Ｂとなっている。

第２の形状のゲート電極においてテーパー部とゲート絶縁膜を挟んで重なる半導体層は後の第３のドーピングを行うことによりＬＤＤ領域となる。本実施例ではゲート電極の膜厚が４００ｎｍでテーパー角度が約２６°であるので、ＬＤＤ領域の長さは８２０ｎｍとレジストマスクのチャネル長方向へのエッチング量約１００ｎｍを合わせた長さとなる。

第２のドライエッチングによりレジストマスクは第２の形状３０７Ｂとなっている。このレジストマスク３０７Ｂを除去せずに続く第２のドーピング工程を行い、ｎ型半導体層を形成する。第２の形状のゲート電極をマスクにソース領域あるいはドレイン領域にｎ型を付与する不純物元素（リンやヒ素に代表されるような１５族の元素）をドーピングする。

本実施例ではリンをドーズ量１．５×１０¹⁵atoms/cm²、加速電圧を８０ｋＶとしてドーピングすることで自己整合的にソース領域あるいはドレイン領域２０８〜２１１に１×１０²⁰〜１×１０²¹atoms/cm³の不純物領域を形成した。（図３（Ａ））

なお、図３（Ａ）が図５（Ｂ）と対応しており、第２の形状を有するゲート電極３０５Ｂが５１８〜５２４に対応し、ゲート電極３０６Ｂが５２５〜５３１に対応している。ただし、５２１、５２４、５２８、５３１はゲート電極ではない。また、ソース領域あるいはドレイン領域２０８〜２１１は、５３２〜５３６に対応している。ただし、５３６はソース領域、ドレイン領域ではない。

次にレジストマスクを除去せずに第３のドライエッチング工程を行う。第３のドライエッチング工程では前記第２の形状のゲート電極３０５Ｂ及びゲート電極３０６Ｂの両方をエッチングして、さらに第２の形状ではテーパー角度２６°程度あったテーパー部をより大きな角度になるようにエッチングして第３の形状のゲート電極３０５Ｃ及びゲート電極３０６Ｃを形成する。

ゲート絶縁膜を挟んで第３の形状のゲート電極３０５Ｃと重ならない第２の形状のゲート電極３０５Ｂと重なる半導体層３１４は後の第３のドーピング工程によりＬ_off領域となる。第３のドライエッチング時間によって前記ゲート電極３０５Ｃのチャネル長方向へのエッチング量を制御し、Ｌ_off領域の長さを制御する。

エッチング装置は再びＩＣＰ方式ドライエッチング装置を用いる。エッチング条件はＩＣＰ電力を５００Ｗ、バイアス電力を２０Ｗ、エッチングチャンバー圧力を１．０Ｐａとした。ガスはＣｌ₂及びＣＦ₄を用いた。ガス流量はそれぞれＣｌ₂を３０ｓｃｃｍ、ＣＦ₄を３０ｓｃｃｍとした。第２の形状を有するゲート電極３０５Ｂ、３０６Ｂをエッチングして、上記のように第３の形状を有するゲート電極３０５Ｃ、３０６Ｃを形成する。この時、実質的にＬ_off長となるゲート電極３０５Ｃのチャネル長方向へのエッチング量が４８０ｎｍとなるようにエッチング時間を調整した。

また、第３のドライエッチングはエッチングガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ₄、ＣＣｌ₄などの塩素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及びＯ₂から選ばれたガス、またはこれらを主成分とする混合ガスを用いても良い。

第３のエッチングにより前記ゲート電極３０５Ｃと重ならないゲート絶縁膜はエッチングされ、第３の形状のゲート絶縁膜３０４Ｃとなる。

続けて第４のドライエッチング工程を行う。レジストマスクは第３のエッチングにより第３の形状３０７Ｃとなっている。このレジストマスク３０７Ｃは除去しないでそのまま用いる。エッチング条件を切り替えて同じ装置、同じチャンバーにて処理を行えば良い。第４のエッチングでは再びゲート電極３０６Ｃを選択的にエッチングする。ゲート電極３０５Ｃがエッチングされないような条件で処理することでゲート電極３０５Ｃのほうがゲート電極３０６Ｃに比べチャネル長方向に長い形状を得る。

また、第３のエッチングにより得られる第４の形状のゲート電極において、ゲート絶縁膜を挟んでゲート電極（Ｗ膜）とは重ならないゲート電極（ＴａＮ膜）
と重なる半導体層３１３は後の第３のドーピングによりＬ_ov領域となる。

Ｌ_ov領域はＬＤＤ領域の長さから第３のドライエッチングにより決定したＬ_offの長さを引いた長さで形成される。

本実施例では、ＩＣＰ電力を５００Ｗ、バイアス電力を２０Ｗ、エッチングチャンバー圧力を１．０Ｐａとした。ガスはＣｌ₂、ＣＦ₄及びＯ₂を用いた。ガス流量はそれぞれＣｌ₂を２５ｓｃｃｍ、ＣＦ₄を２５ｓｃｃｍ、Ｏ₂を１０ｓｃｃｍとした。第３の形状のゲート電極（Ｗ膜）を選択的にエッチングし、端部のテーパー角度をさらに大きくすることで第３の形状のゲート電極３０６Ｃよりも幅が細い第４の形状を有するゲート電極３０６Ｄを形成した。

また、ゲート電極（ＴａＮ膜）は約７ｎｍ程度しかエッチングされず、第３の形状のゲート電極３０５Ｃとほぼ同じ幅の第４の形状のゲート電極３０５Ｄが形成される。

第４の形状のゲート電極３０５Ｄは、ゲート電極３０６Ｄに比べゲート電極の片側だけで評価した場合、４２０ｎｍ（ゲート幅全体では８４０ｎｍ）長い形状となり本実施例では４２０ｎｍのＬ_ov領域３１３を確保した。

なお、図３（Ｄ）が図５（Ｃ）と対応しており、第４の形状を有するゲート電極３０５Ｄが５３８〜５４４に対応し、ゲート電極３０６Ｄが５４５〜５５１に対応している。ただし、５４１、５４４、５４８、５５１はゲート電極ではない。

第４のドライエッチング終了後、フォトレジストにより形成されたマスク３０７Ｄを除去する。Ｏ₂アッシング、Ｈ₂Ｏアッシング、またはＯ₂、Ｈ₂Ｏの混合ガスによるアッシング、あるいは前記アッシングガスに窒素あるいはＣＦ₄などのフッ素系ガスを添加したアッシング処理、あるいは薬液での除去など公知の方法により除去すればよい。本実施例では、ＲＩＥ方式のドライエッチング装置を用いてＯ₂アッシングによりマスク３０７Ｄを除去した。

次に、ＬＤＤ領域を形成するための第３のドーピング工程を行う。（図３（Ｅ））前記第４の形状のゲート電極３０６Ｄをマスクに用いて半導体層３１３及び３１４に前記ソース領域及びドレイン領域に比べ不純物濃度の低いｎ型半導体層を形成する。半導体層３１３ではゲート電極３０５Ｄ及びゲート絶縁膜３０９を突き抜けてＬ_ov領域半導体層に不純物を注入する為、ドーピングの条件は低濃度かつ高い加速電圧で行う。

本実施例では、ドーズ量を３．５×１０¹²atoms/cm²、加速電圧を９０ｋＶとすることでＬ_off領域３１４及びＬ_ov領域３１３を形成した。

なお、本実施例では第４のゲート電極エッチング後にレジストマスク３０７Ｄを除去したが、第３のドーピング後に行っても問題はない。

なお、図３（Ｅ）が図６（Ａ）と対応しており、Ｌ_off領域３１４が５５７〜５６１に対応し、Ｌ_ov領域３１３が５６２〜５６６に対応している。ただし、５５６、５６１、５６６はＬ_ov領域やＬ_off領域として機能しない。

続けて、ｎ型半導体として機能する素子を覆うように新たにフォトレジストからなるマスク５６７を形成し第４のドーピング工程によりｐ型の半導体素子を形成する。（図６（Ｂ））その後ｐ型半導体を寄与する元素をドーピングすることでｐ型半導体層５７０〜５７５を形成する。

このとき、前記半導体素子５７０〜５７５にはｎ型を寄与する不純物が添加されているが、ｐ型を付与する不純物の濃度を２×１０²⁰〜２×１０²¹atoms/cm³となるようにドーピングすることでｐ型半導体素子として機能する上で問題は生じない。

本実施例ではボロンをドーズ量３×１０¹⁵atoms/cm²、加速電圧を２０〜３０ｋＶとすることでｐ型半導体素子５７０〜５７５を形成した。

フォトレジストマスク５７６を除去した後、基板全面に第１の層間絶縁膜５７６を形成する。本工程ではプラズマＣＶＤ法により酸化窒化シリコンを１５０ｎｍ成膜したが、勿論スパッタなど他の方法を用いても良いし、酸化窒化シリコン膜に限らずシリコンを主成分とする絶縁膜であればよい。またシリコンを主成分とした絶縁膜において単層でも２種類以上の積層膜でも問題はない。

次に、半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。

なお、この活性化工程は前記第１の層間絶縁膜５７６の成膜前に行っても良いが、ここでは熱を加える工程となるのでゲート電極等に用いた材料が熱に弱い物質の場合はあらかじめシリコンなどを主成分とする酸化シリコン膜、窒化シリコン膜及び酸化窒化シリコン膜などを保護膜として形成するか、本実施例のように第１の層間膜を保護膜としても機能させておく事が望ましい。

その後、３〜１００％の水素雰囲気中、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。

本実施例では、Ｈ₂１００％、３５０℃雰囲気中で１時間の水素化を行った。
なお、この水素化は水素プラズマ雰囲気中にて行われてもよい。

次に、第１の層間絶縁膜５７６上にスピン塗布にて形成可能なアクリルやポリイミドなどを代表とする有機樹脂膜からなる第２の層間絶縁膜５７８を形成する。第２の層間絶縁膜をスピン塗布にて形成することで半導体装置が形成された基板の平坦化も目的としている。

本実施例では膜厚１６００ｎｍのアクリルを形成した。

その後、前記ソース領域、ドレイン領域あるいはゲート配線上に位置する前記ゲート絶縁膜５３７、第１の層間絶縁膜５７６及び第２の層間絶縁膜５７８をエッチングして中間配線５７９〜５８８と接続するためのコンタクトホールを形成する。このとき各絶縁膜のエッチング方法はそれぞれの膜に合わせ中間配線の成膜におけるカバレッジを良好にするためにテーパー角度４５〜８０°のテーパー形状が得られるようにエッチングすればよく、例えばアクリルや、ポリイミドなどの有機絶縁膜及び第１の層間絶縁膜に用いられた酸化窒化シリコンなどはＣＦ₄およびＯ₂などの混合ガスを用いればエッチングが可能である。しかし、半導体層上に形成されているゲート絶縁膜をエッチングするには半導体層に対し高い選択比が取れる条件にて処理しなくてはならない。半導体層シリコンに対しゲート絶縁膜である酸化窒化シリコンを選択的にエッチングするガスにはＣＨＦ₃、Ｃ₄Ｆ₈などがある。なお、ＣＨＦ₃、Ｃ₄Ｆ₈もフッ素系ガスと言えるが、シリコンとの選択比が高いガスであり、本明細書中で呼んでいるフッ素系ガスとは使用用途が異なっているため、本明細書中ではフッ素系ガスに含めないものとする。

本実施例では、ＲＩＥ装置にてガスはＣＦ₄、Ｈｅ、Ｏ₂を用いて、チャンバー圧力を６６．７Ｐａ、ＲＦ電力を５００Ｗとして、ガス流量はそれぞれＣＦ₄を５ｓｃｃｍ、Ｈｅを４０ｓｃｃｍ、Ｏ₂を９５ｓｃｃｍとして、第２の層間絶縁膜のアクリルをエッチングし、同じくＲＩＥ装置にてガスはＣＦ₄、Ｈｅ、Ｏ₂を用いて、チャンバー圧力を４０．０Ｐａ、ＲＦ電力を３００Ｗとして、ガス流量はそれぞれＣＦ₄を５０ｓｃｃｍ、Ｈｅを３５ｓｃｃｍ、Ｏ₂を５０ｓｃｃｍとして、第１の層間絶縁膜の酸化窒化シリコンをエッチングし、同じくＲＩＥ装置にてガスはＣＨＦ₃を用いて、チャンバー圧力を７．３Ｐａ、ＲＦ電力を８００Ｗ、ガスはＣＨＦ₃を３５ｓｃｃｍ流入して、半導体層に対してゲート絶縁膜の酸化窒化シリコンを選択的にエッチングした。

続いて、中間配線５７９〜５８８を形成する。前記中間配線は画素電極及び反射電極としても機能するため反射率の高い金属材料を用いることが望ましく、本実施例ではＴｉ及びＡｌとＴｉの合金膜を積層して形成した。スパッタ法を用いて、Ｔｉ膜厚を５０ｎｍ成膜し、続けてＡｌとＴｉの合金膜を５００ｎｍ連続成膜して積層構造とした。

フォトレジストによるマスク形成後、塩素又は塩素を成分に含むガスを用いて前記中間配線をドライエッチングする。本実施例ではエッチングガスに塩素及び三塩化ホウ素を同じ割合で混合したガスを用いてドライエッチングし、中間配線５７９〜５８８を形成した。

以上の様にして、ｎチャネル型ＴＦＴ６０１、ｐチャネル型ＴＦＴ６０２、ｎチャネル型ＴＦＴ６０３を有する駆動回路６０６と、画素ＴＦＴ６０４、保持容量６０５とを有する画素部６０７を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。

次に、図８を用いて図７に示したアクティブマトリクス基板を適用した反射型アクティブマトリクス型液晶表示装置の作製方法を説明する。

まず、アクティブマトリクス上に樹脂膜をパターニングして得られる柱状のスペーサ５８９を形成する。またスペーサの配置は任意に決定すればよい。なお、スペーサは数μｍの粒子を散布して設ける方法でもよい。

次に、アクティブマトリクス基板の画素部に液晶を配向させるためのポリイミド樹脂等からなる配向膜５９０を設ける。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。

次に、対向基板５９１を用意する。対向基板には遮光膜５９２、透明電極５９３、及び配向膜５９４を形成する。遮光膜５９２はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜３００ｎｍの厚さで形成する。

また、配向膜５９４にはラビング処理が施されている。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤５９５で貼り合わせる。

その後、両基板の間に液晶材料５９６を注入する。液晶材料には公知の液晶材料を用いればよい。例えばＴＮ液晶の他に磁場に対して透過率が連続的に変化する電気光学応答性を示す無閾値反強誘電性混合液晶を用いることもできる。この無閾値反強誘電性混合液晶にはＶ字型の電気光学応答特性を示すものもある。液晶５９６を注入したら封止剤で完全に封止する。

この様にして図８に示す反射型のアクティブマトリクス型液晶表示装置が完成する。

本実施例では、実施例１において、ドライエッチングにてゲート電極を形成する際に、エッチングガスにＳＦ₆を用いてゲート絶縁膜に対し、より高い選択比を得る方法を図３を用いて説明する。なお本実施例では、ゲート電極を成膜する工程まで及びゲート電極形成後の第３のドーピング以降の工程は実施例１とまったく同じなので表記しない。

実施例１に従って形成された積層構造の第１の導電膜３０５及び第２の導電膜３０６をフォトリソグラフィーによるレジストマスク３０７を用いてドライエッチングする。なお、実施例１と同様に第１の導電膜にはＴａＮ膜を、第２の導電膜にはＷ膜を用いた。

本実施例においてゲート電極のドライエッチングにはＩＣＰ（Inductively Coupled Plasma）方式のプラズマ発生源を搭載するドライエッチング装置を用いた。

第１のドライエッチングではＩＣＰ電力を５００Ｗ、バイアス電力を１５０Ｗ、エッチングチャンバー圧力を１．０Ｐａとし、プロセスガスにＣｌ₂、ＣＦ₄及びＯ₂を用いた。ガス流量はそれぞれＣｌ₂を２５ｓｃｃｍ、ＣＦ₄を２５ｓｃｃｍ、Ｏ₂を１０ｓｃｃｍとした。

第２の導電膜であるタングステンを選択的にエッチングし、その端部にはテーパー角度約２３°のテーパー形状を形成する。プロセスガスにＯ₂が入っていることでタングステンのエッチングレートが上昇しＴａＮ膜のエッチングレートが減少するためゲート電極（Ｗ膜）が選択的にエッチングされる。また、バイアス電力を１５０Ｗに設定することでテーパー角度の小さいゲート電極が形成される結果となる。

ゲート電極３０５Ａはゲート電極（Ｗ膜）のオーバーエッチングにより１３〜１４ｎｍ程度エッチングされるだけで基板全面に残っているためその下層に位置するゲート絶縁膜はエッチングされずに３０４Ａの形状を有している。

なお、第１のドライエッチングにおいてはエッチングガスにＣｌ₂、ＳＦ₆、Ｏ₂を用いてもよい。

続けて第２のドライエッチング工程を行う。フォトレジストによるマスクは第１のエッチングにより第１の形状の３０７Ａとなっている。このフォトレジスト３０７Ａは除去しないでそのまま用いる。また、エッチングにおいては条件を切り替えて同じ装置、同じチャンバーにて処理を行えば良い。

ドライエッチングにおけるプロセスガス及びプロセス条件の変更により前記ゲート電極（ＴａＮ膜）及びゲート電極（Ｗ膜）を同時にエッチングし、第２の形状を有するゲート電極３０５Ｂ及びゲート電極３０６Ｂを形成する。本実施例ではＩＣＰ電力を５００Ｗ、バイアス電力を１０Ｗ、エッチングチャンバー圧力を１．３Ｐａとし、プロセスガスにＣｌ₂及びＳＦ₆を用いた。ガス流量はそれぞれＣｌ₂を１０ｓｃｃｍ、ＳＦ₆を５０ｓｃｃｍとした。

バイアス電力を第１のドライエッチング工程よりも小さくすることでゲート電極端部のテーパー角度が大きくなり、ゲートの幅は細くなる。また、このときのＷ膜のエッチングレートは１０４ｎｍ／ｍｉｎ、ＴａＮ膜のエッチングレートは１１１ｎｍ／ｍｉｎであり、ほとんど同じ速さでエッチングされる。第２の形状を有するゲート電極３０５Ｂ及びゲート電極３０６Ｂが形成される。

このとき、第１のドライエッチングで残っていたＴａＮ膜は約８秒でエッチングされる。その後、ＴａＮ膜のエッチング残渣を完全に除去する為に１５秒程度のオーバーエッチングを行う。前記オーバーエッチングにより、ＴａＮ膜の下層に位置するゲート絶縁膜は３．２ｎｍ程度エッチングされ、第２の形状のゲート絶縁膜３０４Ｂとなる。

本実施例ではリンをドーズ量１．５×１０¹⁵atoms/cm²、加速電圧を８０ｋＶとしてドーピングすることで自己整合的にソース領域あるいはドレイン領域２０８〜２１１に１×１０²⁰〜１×１０²¹atoms/cm³の不純物領域を形成した。

ゲート絶縁膜を挟んで第３の形状のゲート電極３０５Ｃと重ならない第２の形状のゲート電極３０５Ｂと重なる半導体層３１４は後の第３のドーピング工程によりＬ_off領域となる。第３のドライエッチング時間から前記ゲート電極（ＴａＮ膜）のチャネル長方向へのエッチング量を制御し、Ｌ_off領域の長さを制御する。

エッチング装置は再びＩＣＰ方式ドライエッチング装置を用いる。エッチング条件はＩＣＰ電力を５００Ｗ、バイアス電力を１０Ｗ、エッチングチャンバー圧力を１．３Ｐａとした。ガスはＣｌ₂及びＳＦ₆を用いた。ガス流量はそれぞれＣｌ₂を１０ｓｃｃｍ、ＳＦ₆を５０ｓｃｃｍとした。第２の形状を有するゲート電極（ＴａＮ膜）及びゲート電極（Ｗ膜）をエッチングして、上記のように第３の形状を有するゲート電極３０５Ｃ及びゲート電極３０６Ｃを形成する。この時、実質的にＬ_off長となるゲート電極（ＴａＮ膜）のチャネル長方向へのエッチング量が４８０ｎｍとなるようにエッチング時間を４０秒とした。

第３のエッチングにより前記ゲート電極３０５Ｃと重ならないゲート絶縁膜は約５．８ｎｍエッチングされ、第３の形状３０４Ｃとなる。なお、ここまでの工程でゲート絶縁膜は９．０ｎｍエッチングされている。

続けて、第４のドライエッチング工程を行う。レジストマスクは第３のエッチングにより第３の形状の３０７Ｃとなっている。このレジストマスク３０７Ｃは除去しないでそのまま用いる。エッチング条件を切り替えて同じ装置、同じチャンバーにて処理を行えば良い。第４のエッチングでは再びゲート電極３０６Ｃを選択的にエッチングする。ゲート電極（ＴａＮ膜）がエッチングされないような条件で処理することでゲート電極（ＴａＮ膜）のほうがゲート電極（Ｗ膜）に比べチャネル長方向に長い形状を得る。

また、第４のエッチングにより得られる第４の形状のゲート電極において、ゲート絶縁膜を挟んでゲート電極（Ｗ膜）とは重ならないゲート電極（ＴａＮ膜）
と重なる半導体層３１３は後の第３のドーピングによりＬ_ov領域となる。

本実施例では、ＩＣＰ電力を５００Ｗ、バイアス電力を２０Ｗ、エッチングチャンバー圧力を１．０Ｐａとした。ガスはＣｌ₂、ＳＦ₆及びＯ₂を用いた。ガス流量はそれぞれＣｌ₂を２０ｓｃｃｍ、ＣＦ₄を２０ｓｃｃｍ、Ｏ₂を２０ｓｃｃｍとした。第３の形状のゲート電極を選択的にエッチングし、端部のテーパー角度をさらに大きくすることで第３の形状のゲート電極３０６Ｃよりも幅が細い第４の形状を有するゲート電極３０６Ｄを形成した。

また、ゲート電極（ＴａＮ膜）は数ｎｍ程度しかエッチングされず、第３の形状のゲート電極３０５Ｃとほぼ同じ幅の第４の形状のゲート電極３０５Ｄが形成される。

第４の形状のゲート電極３０５Ｄはゲート電極３０６Ｄに比べ片側だけで４２０ｎｍ（ゲート幅全体では８４０ｎｍ）長い形状となり本実施例では４２０ｎｍのＬ_ov領域３１３を確保した。

第４のドライエッチングによりゲート絶縁膜は約０．５ｎｍエッチングされる。また、第１、第２，第３及び第４のエッチングによりゲート絶縁膜がエッチングされる量は９．５ｎｍ程度である。実施例１で第１、第２，第３及び第４のエッチングによりゲート絶縁膜がエッチングされる量は最大で８８ｎｍであったが、本実施例では、エッチングガスにＳＦ₆を用いたためゲート絶縁膜との選択比がより高くなり、ゲート絶縁膜のエッチング量を約８９％減少させることができた。

第４のドライエッチング終了後、フォトレジストにより形成されたマスク３０７Ｄを除去する。Ｏ₂アッシング、Ｈ₂Ｏアッシング、またはＯ₂、Ｈ₂Ｏの混合ガスによるアッシング、あるいは前記アッシングガスに窒素あるいはＣＦ₄などのフッ素系ガスを添加したアッシング処理、あるいは薬液での除去など公知の方法により除去すればよい。

本実施例では、ＲＩＥ方式のドライエッチング装置を用いてＯ₂アッシングによりマスク３０７Ｄを除去した。

以上の方法を用いることで実施例１と同様のゲート電極の形状を形成することができ、そのときのゲート絶縁膜へのエッチング量は９．５ｎｍに抑えることができた。

なお、本実施例では第２、第３及び第４のドライエッチングにおいてＳＦ₆をエッチングガスに用いたが、実施例１のように適宜ＣＦ₄を用いた条件にてドライエッチングを行ってよい。例えば、第１、第２及び第４のドライエッチングにはＣＦ4を用いた条件にてエッチングし、第３のドライエッチングのみＳＦ6を用いた条件にてエッチングするようにしても良い。

ここでは、窒化タンタルを下層とし、タングステンを上層としたゲート電極構造を例に説明したが、このゲート構造に限定されず、タングステン、タンタル、チタン、モリブデン、銀、銅等から選ばれた元素、あるいは前記元素を成分とする窒化物、あるいは前記元素を組み合わせた合金を適宜選択して積層すればよい。

本実施例では、実施例１に従ってＬ_ov領域及びＬ_off領域を有するｎ型の半導体層を形成する方法で、ゲート電極のエッチングにおいて条件を実施例１とは異なる方法で処理し、またドーピングを行うタイミングを変えることでＬ_off領域及びＬ_ov領域の不純物濃度をほぼ同等にする方法を図９を用いて説明する。

実施例１のように、ガラス基板９０１上に絶縁膜９０２、結晶構造を有する島状の半導体層９０３、ゲート絶縁膜９０４、第１の導電膜９０５、第２の導電膜９０６、を形成し、フォトレジストからなるマスク９０７を形成する。

なお、実施例１と同様に下層のゲート電極材料にはＴａＮ膜を、上層のゲート電極材料にはＷ膜を用いた。また、ゲート電極のドライエッチングにはＩＣＰ方式のプラズマ発生源を搭載するドライエッチング装置、あるいはＲＩＥ方式のドライエッチング装置を用いた。

実施例１と同様に、第１のドライエッチングを行う。ガスはＣｌ₂、ＣＦ₄及びＯ₂を用いて、ＩＣＰ電力を５００Ｗ、バイアス電力を１５０Ｗ、エッチングチャンバー圧力を１．０Ｐａとし、ガス流量はそれぞれＣｌ₂を２５ｓｃｃｍ，ＣＦ₄を２５ｓｃｃｍ，Ｏ₂を１０ｓｃｃｍでエッチングする。

この時、ゲート電極（Ｗ膜）が選択的にエッチングされ、端部にはテーパー角度２６°のテーパー形状が形成された第１の形状のゲート電極９０６Ａが形成される。ゲート電極（ＴａＮ膜）はゲート電極（Ｗ膜）のオーバーエッチングにより１３〜１４ｎｍ程度エッチングされるが基板全面に残っており、第１の形状のゲート電極９０５Ａが形成される。

この時、ゲート絶縁膜は第１の導電膜９０５Ａが基板全面に残っているためエッチングされず、第１の形状のゲート絶縁膜９０４Ａが形成されている。

続けて、実施例１と同様にレジストマスクを除去せずに第２のドライエッチングを行う。ガスはＣｌ₂及びＣＦ₄を用いて、ＩＣＰ電力を５００Ｗ、バイアス電力を２０Ｗ、エッチングチャンバー圧力を１．０Ｐａとして、ガス流量をそれぞれＣｌ₂を３０ｓｃｃｍ，ＣＦ₄を３０ｓｃｃｍとした。第１の形状のゲート電極９０５Ａ及びゲート電極９０６Ｂを同時にエッチングして第２の形状のゲート電極９０５Ｂ及びゲート電極９０６Ｂを形成する。

この時、ゲート電極９０５Ｂの外側に位置するゲート絶縁膜９０４Ａもエッチングされ、第２の形状のゲート絶縁膜９０４Ｂが形成される。

次に、実施例１と同様に第２のドーピングを行う。なお第１のドーピングは結晶質シリコン膜からなる半導体層の形成後にＴＦＴの閾値特性を制御するためチャネル領域に行われたドーピングとする。

ｎ型を付与する不純物をドーピングすることで半導体層９０８にはソース領域あるいはドレイン領域が形成される。本実施例では不純物にリンを選び、ドーズ量１．５×１０¹⁵ atoms/cm²、加速電圧８０ｋＶにてドーピングした。

次に、第３のドライエッチングを行う。ここでもＩＣＰ方式ドライエッチング装置を用い、レジストマスクを除去せずに行う。ガスはＣｌ₂、ＣＦ₄及びＯ₂を用いて、ＩＣＰ電力を５００Ｗ、バイアス電力を２０Ｗ、エッチングチャンバー圧力を１．０Ｐａとして、ガス流量はそれぞれＣｌ₂を２５ｓｃｃｍ、ＣＦ₄を２５ｓｃｃｍ及びＯ₂を１０ｓｃｃｍとした。

実施例１において第４のドライエッチングで用いられた条件で処理することでゲート電極（Ｗ膜）が選択的にエッチングされ第１及び第２の形状で得られたテーパー形状よりも大きな角度を有する第３の形状のゲート電極９０６Ｃが形成される。

ゲート電極（ＴａＮ膜）はほとんどエッチングされずに残っているが、ゲート電極（Ｗ膜）がチャネル長方向にエッチングされるにつれて露出するゲート電極（ＴａＮ膜）は端部から徐々にエッチングされ、５°未満の非常に小さなテーパー角度を有する第３の形状９０５Ｃが形成される。

この時、第２の形状のゲート電極（ＴａＮ膜）の外側に位置する第２の形状のゲート絶縁膜９０４Ｂはエッチングされ、第３の形状のゲート絶縁膜９０４Ｃが形成される。

次に第３のドーピングを行う。第３の形状のゲート電極９０６Ｃをマスクに用いて、ゲート電極（Ｗ膜）と重ならず、ゲート電極（ＴａＮ膜）と重なる半導体層９０９にゲート電極９０５Ｃを突き抜けるようにｎ型を付与する不純物をドーピングする。

第３の形状のゲート電極９０５Ｃの端部は５°未満の非常に小さなテーパー角度を有しており、その膜厚は分布を持っている。前記膜厚分布に従い第３のドーピングでの半導体層の不純物濃度にもわずかな分布が生じるが、前記実施例１の時に生じたＬ_off領域及びＬ_ov領域の不純物濃度差より小さくなる。

本実施例ではリンを不純物に選び、ドーズ量３．５×１０¹² atoms/cm²、加速電圧を９０ｋＶとすることで半導体層９０９にはソース領域及びドレイン領域９０８よりも不純物濃度が低いｎ型のＬＤＤ領域９０９が形成される。

次に第４のドライエッチングを行う。第３の形状のゲート電極９０５Ｃをエッチングして第４の形状のゲート電極９０５Ｄを形成する。

第３の形状のゲート電極９０５Ｃの端部はテーパー形状を有しており、異方性にドライエッチングを行うことで第３の形状のゲート電極（ＴａＮ膜）の端部から第３の形状のゲート電極９０６Ｃと重なる位置に向かって徐々にエッチングされ、第４の形状のゲート電極９０５Ｄの幅は第３の形状のゲート電極９０５Ｃよりも細い形状となる。

第３の形状のゲート電極９０５Ｃと重なっていたＬＤＤ領域９０９の一部は第４のドライエッチングにより第４の形状のゲート電極の外側に位置するようになる。そのため前記ＬＤＤ領域９０９はＬ_off領域９１０及びＬ_ov領域９１１となる。

ただし、ゲート電極（ＴａＮ膜）は非常に小さなテーパー角度を有する薄膜（ＴａＮ膜）のためエッチングレートが速いエッチング条件で処理するとゲート電極（ＴａＮ膜）はすべてエッチングされてしまう可能性がある。

本実施例では第４のドライエッチングに平行平板型ＲＩＥ方式のドライエッチング装置を用いて、チャンバー圧力を６．７Ｐａ、ＲＦ電力を８００Ｗとして、ガスはＣＨＦ₃を３５ｓｃｃｍ流入してエッチングした。なお、ここではＲＩＥ方式のドライエッチング装置を用いたが特に限定されず、ＩＣＰ方式のドライエッチング装置を用いてもよい。

この時第４のドライエッチングにより第３の形状のゲート電極９０５Ｃと重ならない領域のゲート絶縁膜９０４Ｃはほとんどエッチングされるが、もしすべてのゲート絶縁膜がエッチングされたとしても半導体装置を製造する上で問題はない。その理由はエッチングガスにＣＨＦ₃を用いていることから半導体層であるシリコンに対してゲート絶縁膜を選択的にエッチングが可能であること。また、中間配線と半導体層を接続するためのコンタクトホールを形成する際にも実施例１における第１の層間絶縁膜である酸化窒化シリコンをエッチングする際、ＣＨＦ₃など半導体層のシリコンと選択的にエッチングが行える条件で行えばよいからである。

また、上記のようなＣＨＦ₃によるエッチングではＴａＮ膜のエッチング量が不足する場合、Ｃｌ₂及びＣＦ₄、あるいはＣｌ₂、ＣＦ₄及びＯ₂をエッチングガスに用いて５〜２０秒程度エッチングし、予めＴａＮ膜をエッチングしてからＣＨＦ₃を用いてエッチングしても良い。

第４のドライエッチングの後にフォトレジスト９０７を除去する。

本実施例を前記実施例１に適応することで、実施例1と同じく５枚のマスク枚数でＬ_off領域及びＬ_ov領域を有する半導体装置を作製することができ、Ｌ_off領域とＬ_ov領域の不純物濃度が同等な半導体装置を作製することができる。

本実施例では、実施例３においてドライエッチングにてゲート電極を形成する際に、エッチングガスにＳＦ₆を用いてゲート絶縁膜に対し、より高い選択比を得る方法を図９を用いて説明する。なお、本実施例ではゲート電極を形成する工程以外は実施例３あるいは実施例１とまったく一緒なので、表記しない。

実施例３のようにガラス基板９０１上に絶縁膜９０２、結晶構造を有する島状の半導体層９０３、ゲート絶縁膜９０４、第１の導電膜９０５、第２の導電膜９０６を形成し、フォトレジストからなるマスク９０７を形成する。

なお、実施例３と同様に下層に設けられるゲート電極にはＴａＮ膜を、上層に設けられるゲート電極にはＷ膜を用いた。また、実施例３と同様にゲート電極のドライエッチングにはＩＣＰ方式のドライエッチング装置を用いた。

第１のドライエッチングを行う。ガスはＣｌ₂、ＣＦ₄及びＯ₂を用いて、ＩＣＰ電力を５００Ｗ、バイアス電力を１５０Ｗ、エッチングチャンバー圧力を１．０Ｐａとし、ガス流量はそれぞれＣｌ₂を２５ｓｃｃｍ，ＣＦ₄を２５ｓｃｃｍ，Ｏ₂を１０ｓｃｃｍでエッチングする。

この時、ゲート電極（Ｗ膜）が選択的にエッチングされ、端部にはテーパー角度２６°のテーパー形状が形成された第１の形状のゲート電極９０６Ａが形成される。第１の導電膜（ＴａＮ膜）はゲート電極（Ｗ膜）のオーバーエッチングにより１３〜１４ｎｍ程度エッチングされるが基板全面に残っており、第１の導電膜（ＴａＮ膜）９０５Ａが形成される。

この時、ゲート絶縁膜は第１の導電膜（ＴａＮ膜）９０５Ａが基板全面に残っているためエッチングされず、第１の形状のゲート絶縁膜９０４Ａが形成されている。

続けて、レジストマスクを除去せずに第２のドライエッチングを行う。ガスはＣｌ₂及びＳＦ₆を用いて、ＩＣＰ電力を５００Ｗ、バイアス電力を１０Ｗ、エッチングチャンバー圧力を１．３Ｐａとして、ガス流量をそれぞれＣｌ₂を１０ｓｃｃｍ，ＳＦ₆を５０ｓｃｃｍとした。第１の導電膜９０５Ａ及び第１の形状のゲート電極９０６Ｂを同時にエッチングして第２の形状のゲート電極９０５Ｂ及びゲート電極９０６Ｂを形成する。

この時、第１の形状のゲート電極（Ｗ膜）の外側に位置する第１の導電膜９０５Ａは約８秒でエッチングされる。その後、ＴａＮ膜のエッチング残渣を完全に除去する為に１５秒程度のオーバーエッチングを行う。前記オーバーエッチングにより、前記ゲート電極９０５Ａの下層に位置するゲート絶縁膜９０４Ａは３．２ｎｍ程度エッチングされ、第２の形状のゲート絶縁膜９０４Ｂが形成される。

次に、第２のドーピングを行う。なお第１のドーピングは半導体層の形成後にＴＦＴの閾値特性を制御するためチャネル領域に行われたドーピングとする。

次に、第３のドライエッチングを行う。ここでもＩＣＰ方式ドライエッチング装置を用い、レジストマスクを除去せずに行う。ガスはＣｌ₂、ＳＦ₆及びＯ₂を用いて、ＩＣＰ電力を５００Ｗ、バイアス電力を１０Ｗ、エッチングチャンバー圧力を１．３Ｐａとして、ガス流量はそれぞれＣｌ₂を２０ｓｃｃｍ、ＳＦ₆を２０ｓｃｃｍ及びＯ₂を２０ｓｃｃｍとした。

第1のドライエッチングよりも小さなバイアス電力で処理することで、ゲート電極（Ｗ膜）が選択的にエッチングされ第１及び第２の形状で得られたテーパー形状よりも大きな角度を有する第３の形状のゲート電極９０６Ｃが形成される。

この時、第２の形状のゲート電極（ＴａＮ膜）の外側に位置する第２の形状のゲート絶縁膜９０４Ｂは約３７．３ｎｍエッチングされ、第３の形状のゲート絶縁膜９０４Ｃが形成される。ここまでのエッチングによりゲート絶縁膜は４０．５ｎｍエッチングされる。

実施例３において、第１、第２及び第３のドライエッチングによりゲート絶縁膜は約６４．４ｎｍエッチングされていたが本実施例のようにエッチングガスにＳＦ₆を用いることでゲート絶縁膜のエッチング量を約４２％減少させることができた。

次に、第３のドーピングを行う。第３の形状のゲート電極９０６Ｃをマスクに用いて、ゲート電極（Ｗ膜）と重ならず、ゲート電極（ＴａＮ膜）と重なる半導体層９０９にゲート電極９０５Ｃを突き抜けるようにｎ型を付与する不純物をドーピングする。

本実施例では、リンを不純物に選び、ドーズ量３．５×１０¹² atoms/cm²、加速電圧を９０ｋＶとすることで半導体層９０９にはソース領域及びドレイン領域９０８よりも不純物濃度が低いｎ型のＬＤＤ領域９０９が形成される。

次に、第４のドライエッチングを行う。第３の形状のゲート電極９０５Ｃをエッチングして第４の形状のゲート電極９０５Ｄを形成する。

第３の形状のゲート電極９０５Ｃの端部においてはテーパー形状を有しており、異方性のドライエッチングを行うことで第３の形状のゲート電極（ＴａＮ膜）
の端部から第３の形状のゲート電極９０６Ｃと重なる位置に向かって徐々にエッチングされ、第４の形状のゲート電極９０５Ｄの幅は第３の形状のゲート電極９０５Ｃよりも細い形状となる。

第３の形状のゲート電極９０５Ｃと重なっていたＬＤＤ領域９０９の一部は第４のドライエッチングにより第４の形状のゲート電極（ＴａＮ膜）の外側に位置するようになる。そのため前記ＬＤＤ領域９０９はＬ_off領域９１０及びＬ_ov領域９１１となる。

ただし、ゲート電極９０５Ｃは非常に小さなテーパー角度を有する薄膜（ＴａＮ膜）のためエッチングレートが速いエッチング条件で処理するとゲート電極９０５Ｃはすべてエッチングされてしまう可能性がある。

本実施例では、第４のドライエッチングに平行平板型ＲＩＥ方式のドライエッチング装置を用いて、チャンバー圧力を６．７Ｐａ、ＲＦ電力を８００Ｗとして、ガスはＣＨＦ₃を３５ｓｃｃｍ流入してエッチングした。

この時、第４のドライエッチングにより第３の形状のゲート電極９０５Ｃと重ならない領域のゲート絶縁膜９０４Ｃはほとんどエッチングされるが、もしすべてのゲート絶縁膜がエッチングされたとしても半導体装置を製造する上で問題はない。その理由はエッチングガスにＣＨＦ₃を用いていることから半導体層（シリコン）に対してゲート絶縁膜を選択的にエッチングが可能であるからである。
また、中間配線と半導体層を接続するためのコンタクトホールを形成する際にも実施例１における第１の層間絶縁膜である酸化窒化シリコンをエッチングする際、ＣＨＦ₃などを用い、半導体層（シリコン）と選択的にエッチングが行える条件で行えばよいからである。

また、上記のようなＣＨＦ₃によるエッチングではＴａＮ膜のエッチング量が不足する場合、Ｃｌ₂及びＣＦ₄、あるいはＣｌ₂、ＣＦ₄及びＯ₂を用いて５〜２０秒程度エッチングし、予めＴａＮ膜をエッチングしてからＣＨＦ₃を用いてエッチングしても良い。

また、ＣＦ₄の代わりにＳＦ₆を用いてエッチングしても良い。

以上の方法を用いることで、実施例３と同様のゲート電極の形状を形成することができ、第３のドライエッチング終了時のゲート絶縁膜のエッチング量は４０．５ｎｍに抑えることができた。

上記各実施例１または実施例２を実施して形成されたＴＦＴは様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。

その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１０、図１１及び図１２に示す。

図１０（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。

図１０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。

図１０（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。

図１０（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。

図１０（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（ＤｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部２４０２に適用することができる。

図１０（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に適用することができる。

図１１（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。

図１１（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。

なお、図１１（Ｃ）は、図１１（Ａ）及び図１１（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１１（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。

また、図１１（Ｄ）は、図１１（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１１（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。

ただし、図１１に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。

図１２（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を表示部２９０４に適用することができる。

図１２（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。

図１２（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明は特に大画面化した場合、例えば、対角１０インチ以上（特に３０インチ以上）のディスプレイにも適用できる。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１または実施例２のどのような組み合わせからなる構成を用いても実現することができる。

Ｗ膜及びＴａＮ膜のエッチング特性を示す図である。エッチング前後のゲート電極を観察した写真図である。ゲート電極のエッチング工程及びドーピング工程を示す図である。エッチング条件によるＬＤＤ領域の長さを示すグラフである。ＡＭ−ＬＣＤの作製工程を示す図である。ＡＭ−ＬＣＤの作製工程を示す図である。ＡＭ−ＬＣＤの作製工程を示す図である。反射型液晶表示装置の断面構造図である。ゲート電極のエッチング工程及びドーピング工程を示す図である。電子機器の一例を示す図。電子機器の一例を示す図。電子機器の一例を示す図。

Claims

絶縁表面上に形成された半導体層と、
前記半導体層上に形成された絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、を含み、
前記ゲート電極は、端部にテーパー形状を有する第１の導電層を下層とし、前記第１の導電層の端部におけるテーパー角度より大きいテーパー角度を端部に有する第２の導電層を上層とする積層構造を有し、
前記半導体層は、チャネル形成領域と、ソース領域と、ドレイン領域と、第１のＬＤＤ領域と、第２のＬＤＤ領域と、を有し、
前記絶縁膜のうち前記ゲート電極の端部に接する部分は、テーパー形状を有し、
前記チャネル形成領域と前記ソース領域または前記ドレイン領域との間に、前記第１のＬＤＤ領域と前記第２のＬＤＤ領域とが挟まれており、前記第１のＬＤＤ領域は前記ソース領域または前記ドレイン領域側に、前記第２のＬＤＤ領域は前記チャネル形成領域側に配置され、
前記第１のＬＤＤ領域は前記絶縁膜の前記テーパー形状を有する部分の下に形成され、前記第２のＬＤＤ領域は前記第１の導電層の前記テーパー形状を有する部分の下に形成されることを特徴とする半導体装置。
請求項１において、前記第２のＬＤＤ領域の不純物元素の濃度は前記第１のＬＤＤ領域の不純物元素の濃度よりも低いことを特徴とする半導体装置。
請求項１または請求項２に記載の半導体装置を用いたパーソナルコンピュータ、ビデオカメラ、モバイルコンピュータ、ゴーグル型ディスプレイ、プログラムを記録した記録媒体、デジタルカメラ、フロント型プロジェクター、リア型プロジェクター、携帯電話、電子書籍またはディスプレイ。
絶縁表面上に半導体層を形成し、
前記半導体層上に絶縁膜を形成し、
前記絶縁膜上に第１の導電膜を形成し、
前記第１の導電膜上に第２の導電膜を形成し、
前記第２の導電膜上にレジストマスクを形成し、
前記レジストマスクを用いて前記第１の導電膜および前記第２の導電膜をエッチングすることにより、第１の形状のゲート電極を形成し、
前記第１の形状のゲート電極をマスクとして前記半導体層に第１の不純物元素を添加することにより、前記半導体層にソース領域およびドレイン領域となる第１の不純物領域を形成し、
前記第１の形状のゲート電極をエッチングすることにより、前記第１の導電膜からなり端部にテーパー形状を有する第１の導電層と、前記第２の導電膜からなり前記第１の導電層の端部におけるテーパー角度より大きいテーパー角度を端部に有する第２の導電層と、を有する第２の形状のゲート電極を形成するとともに、前記絶縁膜のうち前記第２の形状のゲート電極の端部に接する部分にテーパー形状を有する第１の形状の絶縁膜を形成し、
前記第１の導電層の前記テーパー形状を有する部分と前記第１の形状の絶縁膜とを通過させて、前記半導体層に第２の不純物元素を添加することにより、前記半導体層に第２の不純物領域を形成し、
前記第２の不純物領域は、前記第１の形状の絶縁膜の前記テーパー形状を有する部分の下に位置する第１のＬＤＤ領域と、前記第１の導電層の前記テーパー形状を有する部分の下に位置する第２のＬＤＤ領域と、を有することを特徴とする半導体装置の作製方法。
請求項４において、ＩＣＰ方式のエッチング装置を用いて前記第１の導電膜および前記第２の導電膜のエッチング並びに前記第１の形状のゲート電極のエッチングを行うことを特徴とする半導体装置の作製方法。