JP5371156B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5371156B2
JP5371156B2 JP2011263276A JP2011263276A JP5371156B2 JP 5371156 B2 JP5371156 B2 JP 5371156B2 JP 2011263276 A JP2011263276 A JP 2011263276A JP 2011263276 A JP2011263276 A JP 2011263276A JP 5371156 B2 JP5371156 B2 JP 5371156B2
Authority
JP
Japan
Prior art keywords
region
gate electrode
film
pattern
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011263276A
Other languages
English (en)
Other versions
JP2012089860A (ja
Inventor
英人 大沼
一郎 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011263276A priority Critical patent/JP5371156B2/ja
Publication of JP2012089860A publication Critical patent/JP2012089860A/ja
Application granted granted Critical
Publication of JP5371156B2 publication Critical patent/JP5371156B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は薄膜トランジスタ（以下、ＴＦＴと略記）及びＭＯＳトランジスタで構成された回路を有する半導体装置の製造法に関するものである。半導体装置としては、例えばＴＦＴで構成された液晶ディスプレイ及びＥＬ（エレクトロルミネッセンス）ディスプレイ等の電気光学装置があり、ＭＯＳトランジスタで構成されたＬＳＩがある。
近年、ＴＦＴを利用したアクティブマトリクス型の液晶ディスプレイ技術が注目されている。アクティブマトリクス表示はパッシブマトリクス表示に比べ、応答速度、視野角、コントラストの点で有利な為、現在のノートパソコン、液晶テレビ等の主流になっている。
ＴＦＴは、非晶質シリコンまたは多結晶シリコンをチャネル層（チャネル形成領域）とするものが一般的である。特に低温プロセス（一般に６００℃以下）のみで製造される多結晶シリコンＴＦＴは、低価格化、大面積化と同時に、電子または正孔が大きな電界移動度を有する為、液晶ディスプレイに用いた場合、画素用トランジスタだけでなく周辺回路であるドライバーの一体化が達成できる特徴があり、各液晶ディスプレイメーカーで開発が進められてきた。
しかし、多結晶シリコンＴＦＴの場合、連続駆動させると移動度やオン電流（ＴＦＴがオン状態の場合に流れる電流）の低下及びオフ電流（ＴＦＴがオフ状態の場合に流れる電流）の増加等の信頼性上の劣化現象が観測されることがあり、信頼性上大きな問題となる場合がある。この現象はホットキャリア現象と呼ばれており、ドレイン近傍の高電界により発生したホットキャリアの仕業であることが知られている。
ところで、このホットキャリア現象は、最初にＭＯＳトランジスタに於いて発見された現象である。この為、ホットキャリア対策として、これまで様々な基礎検討が行われてきており、設計ルール１．５μｍ以下のＭＯＳトランジスタでは、ドレイン近傍の高電界によるホットキャリア現象の対策として、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造が採用されている。ＬＤＤ構造では、ゲート側壁のサイドウォールを利用してドレイン領域の端部に低濃度不純物領域（ｎ−領域またはｐ−領域）を設け、チャネル形成領域とドレイン領域の接合部における不純物濃度に傾斜を持たせることによりドレイン近傍の電界集中を緩和している。
しかし、ＬＤＤ構造の場合、シングルドレイン構造に比べると、ドレイン耐圧はかなり向上するが、低濃度不純物領域（ｎ−領域またはｐ−領域）の抵抗が大きい為、ドレイン電流が減少するという難点が有る。また、サイドウォールの真下に高電界領域が存在し、そこで衝突電離が最大になり、ホットエレクトロンがサイドウォールに注入される為、低濃度不純物領域（ｎ−領域またはｐ−領域）が空乏化し、更に抵抗が増加するＬＤＤ特有の劣化モードが問題になっている。チャネル長の縮小に伴い、以上の問題が顕在化してきた為、０．５μｍ以下のＭＯＳトランジスタでは、この問題を克服する構造として、ゲート電極の端部にオーバーラップして低濃度不純物領域（ｎ−領域）を形成するＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造が考案され採用されている。
多結晶シリコンＴＦＴに於いても、ＭＯＳトランジスタと同様にドレイン近傍の高電界を緩和する目的で、ＬＤＤ構造及びＧＯＬＤ構造の採用が検討されている。ＬＤＤ構造の場合は、ゲート電極の外側領域に対応する多結晶シリコン層に低濃度不純物領域（ｎ−領域またはｐ−領域）とその更に外側にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域またはｐ＋領域）を形成しており、オフ電流値を抑える効果は高いが、ドレイン近傍の電界緩和によるホットキャリア対策効果は小さいという特徴がある。一方、ＧＯＬＤ構造の場合は、ＬＤＤ構造の低濃度不純物領域（ｎ−領域またはｐ−領域）がゲート電極の端部とオーバーラップさせて形成されており、ＬＤＤ構造に比べホットキャリア対策効果は大きいが、オフ電流値が大きくなるという点が難点である。
多結晶シリコンＴＦＴ及びＭＯＳトランジスタに於けるＬＤＤ構造とＧＯＬＤ構造のソースドレイン領域となる高濃度不純物領域（ｎ＋領域またはｐ＋領域）及びその内側の低濃度不純物領域（ｎ−領域またはｐ−領域）の形成は、従来、ゲート電極をマスクにセルフアラインで形成しており、フォトリソグラフィ工程の増加を抑制できる利点があるが、ゲート電極を２層構造として形成させると、一層構造の場合より容易に作製できるため、２層構造とする場合が多い。しかしながら、ゲート電極を２層構造とすると、成膜工程とエッチング工程が複雑になるという課題がある。
また、半導体装置には様々な回路が内包されており、回路によってはホットキャリア対策効果に優れたＧＯＬＤ構造が適している場合もあれば、オフ電流値の小さいＬＤＤ構造が適している場合もあり、場合によっては、シングルドレイン構造が適している場合もある。ＬＤＤ構造及びＧＯＬＤ構造の形成は、ドライエッチング等のプロセスのみで形成する為、半導体装置におけるトランジスタの構造が全て同一構造となり、回路毎にシングルドレイン構造とＬＤＤ構造及びＧＯＬＤ構造を別々に形成することができないという課題がある。
また、ＧＯＬＤ構造に於いては、低濃度不純物領域（ｎ−領域またはｐ−領域）の長さが、基本的にサイドエッチング等のエッチングにより形成される第１層目のゲート電極膜のみが存在する領域で決まる為、低濃度不純物領域（ｎ−領域またはｐ−領域）の長さに制約が生じ、またはその長さを十分に確保できない等の課題が有る。
本発明は、上記課題を解決することのできる半導体装置の製造方法を提供することを目的とする。
フォトリソグラフィ工程で使用されるゲート電極形成用フォトマスクまたはレチクルに於いて、ゲート電極形成用マスクパターンの片側または両側の端部に、露光光の光強度を低減する機能を有するパターン（本明細書中ではこのパターンを補助パターンと呼ぶ。）を設置する。前記補助パターンでの露光光の光強度の低減機能を有する具体的パターンとしては、露光装置の解像限界以下のラインおよびスペースから成るスリット部を有する回折格子パターンと露光光の透過率を低減する半透膜が考えられる。回折格子パターンの場合は、スリット（スペース）部のピッチとスリット幅を調整することにより、透過光の光強度を調整することができる。一方の半透膜の場合は、半透膜の透過率を調整することにより、透過光の光強度を調整することができる。
また、本発明の他の構成として、前記補助パターンでの透過率は一様でなく傾斜しており、ゲート電極形成用マスクパターンからの距離に比例して、透過率が高濃度不純物領域に近付くに従って徐々に増加する様に構成されている。この構成において、回折格子パターンは、スリット部のピッチとスリット幅の調整により透過光の光強度の調整が可能であり、ゲート電極形成用マスクパターン端部からの距離に比例して、透過率を増加させる為、スリット幅が徐々に大きくなる構造となっている。また、半透膜に於いては、半透膜の膜厚または透過率自体の調整により透過光の光強度の調整が可能であり、ゲート電極形成用マスクパターン端部からの距離に比例して、半透膜の膜厚が徐々に薄くなるか、または半透膜の透過率自体が徐々に増加する構造となっている。
また、本発明においてのフォトリソグラフィ工程で使用されるレジストはネガ型レジストが適用困難である為、当該ゲート電極形成用フォトマスクまたはレチクルのパターン構成は、ポジ型レジストを前提にしている。
なお、ポジ型レジストとは、露光光の照射領域が現像液に可溶化するタイプのレジストのことで、ネガ型レジストとは、露光光の照射領域が現像液に不溶化するタイプのレジストのことである。
前記ゲート電極形成用フォトマスクまたはレチクルを用いて露光する場合、ゲート電極形成用マスクパターンの主パターンの領域は、遮光部である為に光強度はゼロであり、前記補助パターンの更に外側の領域は透光部である為、光強度は１００％である。一方、遮光部と透光部の境界領域である前記補助パターン領域では、光強度が１０〜７０％の範囲で調整されている。そして、前記ゲート電極形成用のフォトマスクまたはレチクルをフォトリソグラフィ工程に適用することにより、現像後レジストパターンの片側または両側の端部の現像後のレジスト膜厚が、通常のレジスト膜厚に比べ１０〜６０％の範囲で薄く形成される。従って、レジストパターンの両側の端部が薄く形成された場合には、凸形状のレジストパターンが形成される。また、前記補助パターンでの透過率は一様でなく傾斜している場合には、現像後レジストパターンの片側または両側の端部に於ける膜厚が、通常に比べ１０〜６０％の範囲内で薄く形成され、且つ端部に近付く程、レジスト膜厚が徐々に薄くなるテーパー形状領域を有したレジストパターン形状が形成されている。
ところで、ステッパ等の縮小投影露光装置を使用する単波長露光は、露光光の位相が或る程度揃っているパーシャルコヒーレント光である為、補助パターンとして半透膜を適用すると、半透膜がハ−フトーン型位相シフタとして作用することが考えられる。この場合は、隣接する露光光との間の位相が１８０°程度に反転しない様に半透膜の膜厚の調整に注意が必要であり、できれば３６０°程度になる様に調整する。従って、縮小投影露光装置に適用されるレチクルの場合には、補助パターンとして、半透膜を適用する上に於いて、位相シフト量と透過率の両方を考慮して、半透膜の膜厚を調整する。
また、本発明のフォトリソグラフィ工程に於いては、ポジ型レジストのみを前提にしていることは既に述べたが、ここではその理由について説明する。ネガ型レジストの場合はポジ型レジストと逆に、ゲート電極形成用フォトマスクまたはレチクルの主パターン領域が透光部で、補助パターンの外側の領域が遮光部であり、補助パターン領域が光強度調整部（光強度を１０〜７０％程度の範囲で調整）のパターン構成となっている。前記パターン構成を有するフォトマスクまたはレチクルを用いて、ネガ型レジストを露光した場合、補助パターン領域にはレジストパターン形成に必要十分な露光エネルギーが照射されない為、レジスト膜の上層部のみ露光された状態となり、下層部は未露光または露光不足の状態となっている。この状態のネガ型レジストを現像した場合、当該領域のレジスト膜の上層部は現像液に不溶であるが、下層部が現像液に可溶である為、レジスト膜の下層部のみをレジスト残膜とする良好なパターン形成ができない。
上記理由の為、本発明のフォトリソグラフィ工程に於いては、ネガ型レジストは適用困難であり、ポジ型レジストのみの適用となっている。
本明細書において開示する発明の構成１は、半導体層上に絶縁膜を介して導電膜を形成する第１の工程と、前記導電膜上に、回折格子パターンを有するフォトマスク又はレチクルを使用して中央部より端部に膜厚の薄い領域を有するレジストパターンを形成する第２の工程と、ドライエッチングを行って、中央部より端部に膜厚の薄い領域を有するゲート電極を形成する第３の工程と、前記ゲート電極をマスクとして前記半導体層に不純物元素を注入して、前記ゲート電極の外側の第１の不純物領域と、前記ゲート電極の膜厚の薄い領域と重なる第２の不純物領域とを形成する第４の工程と、を有することを特徴としている。
上記第２の工程において、片側または両側の端部のレジスト膜厚が薄くなったレジストパターンを形成する。
上記第３の工程において、ドライエッチングを行う。ドライエッチング工程に於いて、レジストパターン端部のレジスト膜厚の薄く形成された領域は、ゲート電極膜とレジスト膜との選択比の問題で、徐々にエッチングされ、ドライエッチングの途中で下地のゲート電極膜が露出し、この段階から当該領域のゲート電極膜のエッチングが進行し、ゲート電極膜の残膜厚が初期膜厚の５〜３０％程度の所定膜厚になる様にエッチングされる。この様にして、ゲート電極の片側または両側の端部が薄くなった領域を有するゲート電極構造が形成される。
上記第４の工程において、前記ゲート電極をマスクにｎ型不純物またはｐ型不純物をイオン注入することにより、ゲート電極の外側に対応する下層領域にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域またはｐ＋領域）が形成され、当該ゲート電極の片側または両側のゲート電極膜の薄くなった領域に対応する下層領域に低濃度不純物領域（ｎ−領域またはｐ―領域）が形成される。この際、ゲート電極の膜厚の違いを考慮し、イオン注入時の加速電圧とイオン注入量を適宜選択することにより、高濃度不純物領域（ｎ＋領域またはｐ＋領域）と低濃度不純物領域（ｎ−領域またはｐ―領域）を同時に形成することができる。
ここで、イオン注入という用語の定義について、明確にする。世間一般では、質量分離した不純物イオンの場合にイオン注入、質量分離しない不純物イオンの場合にはイオンドープの用語が適用されている。本明細書に於いては、イオン注入とイオンドープの用語の使い分けは特に行わず、不純物イオンの質量分離に関係なく、イオン注入で代表している。
また、他の発明の構成２は、半導体層上に絶縁膜を介して導電膜を形成する第１の工程と、前記導電膜上に光強度低減手段を有するフォトマスク又はレチクルを使用して、中央部より端部に膜厚の薄い領域を有するレジストパターンを形成する第２の工程と、第１のドライエッチングを行って、中央部より端部に膜厚の薄い領域を有するゲート電極を形成する第３の工程と、前記ゲート電極をマスクとして前記半導体層に不純物元素を注入して、前記ゲート電極の外側に第１の不純物領域と前記ゲート電極の膜厚の薄い領域と重なる第２の不純物領域とを形成する第４の工程と、第２のドライエッチングを行って、前記ゲート電極の端部を後退させる第５の工程と、を有することを特徴としている。
上記第２の工程において、レジストパターンの片側または両側のパターン端部に近付く程、レジスト膜厚の薄くなったテーパー形状領域を有したレジストパターンを形成する。
上記第３の工程において、第１のドライエッチングを行う。この所定時間のドライエッチング処理により、ゲート電極膜とレジスト膜との選択比の問題で、徐々にレジスト膜がエッチングされる為、ドライエッチングの途中で、前記テーパー形状領域でのレジストパターン端部のレジスト膜厚の薄い領域から下地のゲート電極膜が徐々に露出し、当該領域の端部からゲート電極膜のエッチングが進行することになる。当該領域のゲート電極の膜厚が初期膜厚の５〜３０％程度の所定膜厚になる様にドライエッチングした後、片側または両側のゲート電極端部に近付く程、ゲート電極膜厚の薄くなるテーパー形状領域を有したゲート電極構造が形成される。尚、ゲート電極から露出している下地のゲート絶縁膜は、ドライエッチングされ、ある程度薄くなっている。
上記第４の工程において、前記ゲート電極をマスクにｎ型不純物元素またはｐ型不純物元素の高濃度イオン注入することにより、ゲート電極の外側に対応する多結晶シリコン膜または半導体基板にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域またはｐ＋領域）が形成され、当該ゲート電極の片側または両側のゲート電極膜の薄くなったテーパー形状領域に対応する多結晶シリコン膜または半導体基板に低濃度不純物領域（ｎ−領域またはｐ―領域）が形成される。この際、ゲート電極の膜厚の違いを考慮し、イオン注入時の加速電圧とイオン注入量を適宜選択することにより、ゲート電極の外側領域に対応する多結晶シリコン膜または半導体基板に高濃度不純物領域（ｎ＋領域またはｐ＋領域）を形成し、またゲート電極の端部に於けるゲート電極膜厚の薄いテーパー形状領域に対応する多結晶シリコン膜または半導体基板に低濃度不純物領域（ｎ−領域またはｐ―領域）を同時に形成することができる。尚、ゲート電極端部の前記テーパー形状領域では、ゲート電極の端部に近付く程、ゲート電極膜厚が徐々に薄くなっている為、スルードープでイオン注入される低濃度不純物領域（ｎ−領域またはｐ―領域）の不純物濃度には濃度勾配が存在し、ゲート電極の端部即ちソース及びドレイン領域の端部に近付く程、徐々に不純物濃度が高くなる傾向を有している。
上記第５の工程において、第２のドライエッチングを行う。この所定時間のドライエッチング処理により、ゲート電極端部の前記テーパー形状領域はドライエッチングされる。その結果、テーパー形状領域のゲート電極膜厚は更に薄くなり、テーパー形状領域の端部であるゲート電極端部は後退する。よって、濃度勾配を有した前記低濃度不純物領域（ｎ−領域またはｐ―領域）は、ゲート電極とオーバーラップしている領域（Ｌｏｖ領域と定義）とオーバーラップしてない領域（Ｌｏｆｆ領域と定義）に区分される。この際、ドライエッチング処理条件を適宜変更することにより、ゲート電極の寸法を前記テーパー形状領域の範囲内で自由に調整することができる。即ち、前記テーパー形状領域の範囲内で、Ｌｏｖ領域の寸法とＬｏｆｆ領域の寸法を自由に調整することができる。また、ゲート電極から露出した下地のゲート絶縁膜は、ドライエッチングにより更に薄くなっている。この後、ゲート電極のドライエッチングマスクである不要なレジストパターンは、除去される。
尚、Ｌｏｖ領域は、ホットキャリア対策に効果があり、Ｌｏｆｆ領域はオフ電流の抑制に効果があることが知られている。ここで形成されたトランジスタはホットキャリア対策に有効なＧＯＬＤ構造トランジスタであり、オフ電流の抑制に効果の有るＬｏｆｆ領域を有している為、ある程度のオフ電流の抑制効果は期待されるが、オフ電流の抑制効果に限って言うと、後述のＬＤＤ構造トランジスタの方が有利である。
以上はＧＯＬＤ構造トランジスタの形成方法について記載したものであるが、半導体装置には様々な回路が内包されており、回路によってはホットキャリア対策効果に優れたＧＯＬＤ構造トランジスタが適している場合もあれば、オフ電流値の小さいＬＤＤ構造トランジスタが適している場合もある。また場合によっては、シングルドレイン構造トランジスタが適している場合もある。よって、回路毎にＧＯＬＤ構造とＬＤＤ構造及びシングルドレイン構造トランジスタを別々に形成する方法について、以下に記載する。
まず、発明の構成１においてＧＯＬＤ構造とＬＤＤ構造トランジスタを回路毎に別々に形成する方法については、イオン注入工程からのプロセス変更で対応できる。ドライエッチング工程が終了した後、第１のイオン注入工程を行うことにより、前記ゲート電極の外側に対応する下層領域に低濃度不純物領域（ｎ−領域またはｐ―領域）が形成される。次に、ゲート電極を形成した際のドライエッチングマスクであるレジストパターンを除去する。尚、前記レジストパターンの除去は、第１のイオン注入工程の前に行っても良い。次にＬＤＤ構造形成領域に於いては、前記ゲート電極を被覆する様に、新たにレジストパターンを形成する。次に第２のイオン注入を行うことにより、ソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域またはｐ＋領域）を形成する。
この際、ＬＤＤ構造形成領域に於いては、ゲート電極を被覆しているレジストパターンをマスクにイオン注入することにより、レジストパターンから露出した領域に対応する下層領域にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域またはｐ＋領域）が形成される。ゲート電極の外側で且つレジストパターンの内側の領域に対応する下層領域には、既に第１のイオン注入工程により低濃度不純物領域（ｎ−領域またはｐ―領域）が形成されており、今回の高濃度不純物領域（ｎ＋領域またはｐ＋領域）の形成により、ＬＤＤ構造トランジスタが形成される。
一方、ＧＯＬＤ構造形成領域に於いては、ゲート電極をマスクにイオン注入が行われることにより、ゲート電極から露出した領域に対応する下層領域にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域またはｐ＋領域）が形成され、同時に当該ゲート電極の片側または両側のゲート電極膜の薄くなった領域に対応する下層領域に低濃度不純物領域（ｎ−領域またはｐ―領域）が形成される。ＧＯＬＤ構造トランジスタは、ゲート電極での端部の膜厚の違いを考慮し、イオン注入時の加速電圧とイオン注入量を適宜選択することにより、高濃度不純物領域（ｎ＋領域またはｐ＋領域）と低濃度不純物領域（ｎ−領域またはｐ―領域）を同時に形成することで実現できる。
尚、既にゲート電極から露出した領域には、第１のイオン注入工程により低濃度不純物が注入されており、その上から第２のイオン注入工程である高濃度不純物が注入されることになるが、ソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域）の形成には特に支障は起こらない。この後に、ＬＤＤ構造形成領域に形成された前記レジストパターンを除去する。
次に、シングルドレイン構造トランジスタの形成法について、以下に記載する。シングルドレイン構造トランジスタの形成は簡単で、ゲート電極形成用フォトマスクまたはレチクルに於ける光強度低減機能を有する補助パターンを設置しない場合に、シングルドレイン構造トランジスタの形成が可能となる。光強度低減機能を有する補助パターンがない場合は、レジストパターンとゲート電極が各々矩形形状となる為、上記の第１のイオン注入工程と第２のイオン注入工程で注入される低濃度不純物領域（ｎ−領域またはｐ―領域）と高濃度不純物領域（ｎ＋領域またはｐ＋領域）が当該ゲート電極の外側に対応する下層領域で重なり、シングルドレイン構造トランジスタが形成される。なお、本発明で言及している矩形形状とは４つの直角を持つ形に限定される必要はなく、台形形状も含む。さらに矩形形状のようなもの、台形形状のようなものも含まれる。
既に記載したＧＯＬＤ構造とＬＤＤ構造トランジスタの形成法と上記のシングルドレイン構造トランジスタの形成法を合わせることにより、回路毎にＧＯＬＤ構造とＬＤＤ構造とシングルドレイン構造トランジスタを別々に形成することが可能となる。
また、発明の構成２において、ＧＯＬＤ構造とＬＤＤ構造トランジスタを回路毎に別々に形成する方法について説明する。最初に、レジストパターンを形成する。この際、適用するフォトマスクまたはレチクルに於いて、ＧＯＬＤ構造形成領域とＬＤＤ構造形成領域に対応するゲート電極形成用マスクパターンには光強度低減機能を有する補助パターンを設置し、シングルドレイン構造形成領域に対応するゲート電極形成用マスクパターンには前記補助パターンを設置しないパターン構成とする。この結果、ＧＯＬＤ構造形成領域とＬＤＤ構造形成領域のレジストパターンには、端部に近付く程、レジスト膜厚の徐々に薄くなるテーパー形状領域が形成され、シングルドレイン構造形成領域のレジストパターンには前記テーパー形状領域が存在せず、矩形形状のレジストパターンが形成される。
尚、ＧＯＬＤ構造形成領域とＬＤＤ構造形成領域のレジストパターンに於ける前記テーパー形状領域の寸法は、最終的に形成されるＧＯＬＤ構造及びＬＤＤ構造トランジスタに於ける低濃度不純物領域（ｎ−領域またはｐ―領域）の寸法を考慮し、当該マスクパターンの前記補助パターン領域の寸法を調整することにより、適切な長さに形成される。この際、ＧＯＬＤ構造とＬＤＤ構造トランジスタの低濃度不純物領域（ｎ−領域またはｐ―領域）の寸法は、各々対応するマスクパターンに設置された前記補助パターン領域の寸法を調整することにより、自由に設定可能である。またＧＯＬＤ構造形成領域とＬＤＤ構造形成領域のレジストパターンに於ける前記テーパー形状領域の膜厚は、各々対応するマスクパターンに設置された補助パターン領域の透過率を１０〜７０％の範囲で調整することにより、適切なレジスト膜厚（初期膜厚に対し１０〜６０％の範囲）に形成される。
次に第１のドライエッチング処理を行う。この所定時間のドライエッチング処理により、ＧＯＬＤ構造形成領域とＬＤＤ構造形成領域に於いては、片側または両側のゲート電極端部に近付く程、ゲート電極膜厚の薄くなるテーパー形状領域を有したゲート電極が形成される。一方、シングルドレイン構造形成領域に於いては、矩形形状のゲート電極が形成される。
次に、前記ゲート電極をマスクにｎ型不純物の高濃度イオン注入を行う。ＧＯＬＤ構造形成領域とＬＤＤ構造形成領域に於いては、ゲート電極の外側に対応する多結晶シリコン膜または半導体基板にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域またはｐ＋領域）が形成され、ゲート電極膜厚の薄い前記テーパー形状領域に対応する多結晶シリコン膜または半導体基板に低濃度不純物領域（ｎ−領域）が形成される。一方、シングルドレイン構造形成領域に於いては、ソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域またはｐ＋領域）のみが形成される。
次に、第２のドライエッチング処理を行う。この所定時間のドライエッチング処理により、ＧＯＬＤ構造形成領域に於いては、ゲート電極端部の前記テーパー形状領域がドライエッチングされ、テーパー形状領域のゲート電極膜厚は更に薄くなり、テーパー形状領域の端部であるゲート電極端部は後退する。ゲート電極端部がある程度後退するまでドライエッチング処理を行った後、前記低濃度不純物領域（ｎ−領域）は、ゲート電極とオーバーラップしているＬｏｖ領域とオーバーラップしていないＬｏｆｆ領域に区分される。ＬＤＤ構造形成領域に於けるゲート電極の前記テーパー形状領域も、ＧＯＬＤ構造形成領域の場合と同様にドライエッチングされる。一方、シングルドレイン構造形成領域のゲート電極も同様にドライエッチングされるが、当該ゲート電極が矩形形状である為、下地のゲート絶縁膜が更にエッチングされるだけである。この後、ゲート電極のドライエッチングマスクである不要なレジストパターンは、除去される。
尚、前記第２のドライエッチング処理及びドライエッチングのマスクであるレジストパターンの除去が終了した段階で、ＬＤＤ構造形成領域に於けるゲート電極の前記テーパー形状領域が残存している場合と消失している場合で、これからの処理プロセスが変化する為、以下に別々に記載する。
前記第２のドライエッチング処理による所定時間のドライエッチング後に、ＬＤＤ構造形成領域に於けるゲート電極の前記テーパー形状領域が残存している場合は、前記テーパー形状領域を選択的にドライエッチングし、前記テーパー形状領域を除去する必要がある。この為、ＬＤＤ構造形成領域のみを開口する様に新規にレジストパターンを形成し、第３のドライエッチング処理を行う。この所定時間のドライエッチング処理により、前記テーパー形状領域は選択的に除去され、矩形形状のゲート電極が形成される。この結果、ゲート電極の外側に対応する多結晶シリコン膜または半導体基板に、低濃度不純物領域（ｎ−領域またはｐ−領域）と高濃度不純物領域（ｎ＋領域またはｐ＋領域）を有するＬＤＤ構造トランジスタが形成される。この後、ドライエッチングマスクである前記レジストパターンは、除去される。
一方、前記第２のドライエッチング処理による所定時間のドライエッチング後に、ＬＤＤ構造形成領域に於けるゲート電極の前記テーパー形状領域が消失している場合は、ＬＤＤ構造形成領域のみを開口するレジストパターンの形成と第３のドライエッチング処理は不要である。この場合は、前記第２のドライエッチング処理及びドライエッチングのマスクであるレジストパターンの除去が終了した段階で、既にＬＤＤ構造トランジスタの形成は完了していることになる。
以上の製造工程により、半導体装置の回路毎にＧＯＬＤ構造とＬＤＤ構造とシングルドレイン構造トランジスタを別々に形成することができる。
また、本発明の特徴は、半導体層上に絶縁膜を介して導電膜を形成する第１の工程と、前記導電膜上に光強度低減手段を有するフォトマスク又はレチクルを使用して、中央部より端部に膜厚の薄い領域を有するレジストパターンを形成する第２の工程と、第１のドライエッチングを行って、中央部より端部に膜厚の薄い領域を有するゲート電極を形成する第３の工程と、前記ゲート電極をマスクとして前記半導体層に不純物元素を注入して、前記ゲート電極の外側に第１の不純物領域と前記ゲート電極の膜厚の薄い領域と重なる第２の不純物領域とを形成する第４の工程と、第２のドライエッチングを行って、前記ゲート電極の端部を後退させる第５の工程と、を有することを特徴としている。
薄い短部を有するレジストパターンは回折格子を持ったフォトマスクまたはレチクルを使って形成され、あるいは、半透膜を持ったフォトマスクまたはレチクルで形成される。
本発明は、マスクパターンに光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルをフォトリソグラフィ工程に適用することにより、エッチング及びイオン注入工程を通し、簡単にＧＯＬＤ構造トランジスタから成る半導体装置を作製可能とするものである。
光強度低減手段の透過率と寸法を任意に設定可能である為、フォトリソグラフィ工程とドライエッチング工程を通して形成されるゲート電極の端部に於ける膜厚の薄くなったテーパー形状領域の膜厚と寸法を調整することができる。この為、前記テーパー形状領域のスルードープでイオン注入される低濃度不純物領域（ｎ−領域またはｐ−領域）の濃度分布とチャネル方向寸法の最適化が可能となり、ＧＯＬＤ構造とＬＤＤ構造トランジスタの性能の向上を図ることができる。
また、前記ＧＯＬＤ構造トランジスタから成る半導体装置の製造に於いて、イオン注入工程を２回に分け、低濃度不純物用の第１のイオン注入工程を処理し、次にＬＤＤ構造形成領域のみにゲート電極を被覆する様にレジストパターンを形成した後に、高濃度不純物用の第２のイオン注入を処理する様にプロセスの変更を行うことにより、ＬＤＤ構造とＧＯＬＤ構造トランジスタを回路毎に別々に形成可能とするものである。
また、前記ゲート電極形成用フォトマスクまたはレチクルに於いて、任意のマスクパターンに光強度低減機能を有する補助パターンを設置することにより、半導体装置の回路パターン毎にシングルドレイン構造とＧＯＬＤ構造トランジスタを別々に形成することを可能とするものである。
また、任意のマスクパターンに光強度低減手段を設置可能である為、半導体装置の回路毎にＧＯＬＤ構造とＬＤＤ構造とシングルドレイン構造のトランジスタを簡単に形成することができる。
本発明は、マスクパターンに光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルをフォトリソグラフィ工程に適用することにより、エッチング及びイオン注入工程を通し、簡単にＧＯＬＤ構造トランジスタから成る半導体装置を製造可能とするものであり、半導体装置の性能向上と製造原価の低減に極めて有効である。
また、前記ＧＯＬＤ構造トランジスタの製造に於いては、マスクパターンに設置する光強度低減機能を有する補助パターンの寸法は任意の長さに設定可能である為、低濃度不純物領域（ｎ−領域）のチャネル方向寸法も任意の長さに形成でき、ＧＯＬＤ構造トランジスタの性能の向上に極めて有効である。
また、前記ゲート電極形成用フォトマスクまたはレチクルを利用した半導体装置の製造に於いて、イオン注入工程からのプロセスの変更により、オフ電流値の抑制効果の大きいＬＤＤ構造とホットキャリア対策効果の大きいＧＯＬＤ構造トランジスタ、シングルドレイン構造のトランジスタを回路毎に別々に形成可能である為、半導体装置の原価の低減と性能の向上に極めて有効である。
また、前記ゲート電極形成用フォトマスクまたはレチクルを利用した半導体装置の製造に於いて、任意のマスクパターンに光強度低減機能を有する補助パターンを設置することにより、半導体装置の回路毎にシングルドレイン構造とＧＯＬＤ構造及びＬＤＤ構造のトランジスタを別々に形成可能である為、半導体装置の性能の向上に極めて有効である。
回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルのマスクパターン構成。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルを利用したＧＯＬＤ構造多結晶シリコンＴＦＴの形成法。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルを利用したＧＯＬＤ構造及びＬＤＤ構造とシングルドレイン構造多結晶シリコンＴＦＴの回路毎形成法。 液晶ディスプレイ全体の回路構成。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルを利用した液晶ディスプレイ製造法（１）。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルを利用した液晶ディスプレイ製造法（２）。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルを利用した液晶ディスプレイ製造法（３）。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルを利用した液晶ディスプレイ製造法（４）。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルのマスクパターン構成。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルを適用したＧＯＬＤ構造多結晶シリコンＴＦＴの形成法。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルを適用したＧＯＬＤ構造とＬＤＤ構造とシングルドレイン構造多結晶シリコンＴＦＴの回路毎形成法。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルを適用したＧＯＬＤ構造とＬＤＤ構造とシングルドレイン構造多結晶シリコンＴＦＴの回路毎形成法（簡便プロセス）。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルを適用した液晶ディスプレイ製造法（１）。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルを適用した液晶ディスプレイ製造法（２）。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルを適用した液晶ディスプレイ製造法（３）。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルを適用した液晶ディスプレイ製造法（４）。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルを適用した液晶ディスプレイ製造法（５）。 半導体装置の例を説明する図。 半導体装置の例を説明する図。 半導体装置の例を説明する図。 光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルを利用したＧＯＬＤ構造及びＬＤＤ構造とシングルドレイン構造多結晶シリコンＴＦＴの回路毎形成法。
（実施形態１）
回折格子パターンまたは半透膜から成る光強度低減機能を有するゲート電極形成用フォトマスクまたはレチクルを利用したフォトリソグラフィ工程をＧＯＬＤ構造多結晶シリコンＴＦＴの形成に適用した場合について、図１〜図２に基づき記載する。
最初に回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルの構成について、図１を用いて説明する。
ゲート電極形成用フォトマスクまたはレチクルに於けるマスクパターンの片側または両側の端部に光強度低減機能を有する補助パターンを設置する。この補助パターンの具体例として、図１（Ａ）と図１（Ｂ）に露光装置の解像限界以下のラインおよびスペースから成るスリット部を有する回折格子パターンの例を示す。尚、このフォトリソグラフィ工程で使用されるレジストはネガ型レジストが適用困難である為、当該ゲート電極形成用フォトマスクまたはレチクル１０１，１０５のパターン構成は、ポジ型レジストを前提にしている。よって、ゲート電極形成用マスクパターンの主パターンの領域が遮光部１０２，１０６で、光強度低減機能を有する補助パターンの領域がスリット部１０３，１０７で、補助パターンの外側の領域が透光部１０４，１０８のパターン構成となっている。前記スリット部のスリットの方向は、スリット部１０３の様に主パターン（遮光部１０２）の方向と平行でも、スリット部１０７の様に主パターン（遮光部１０６）の方向と垂直でも構わない（図１（Ａ）と図１（Ｂ））。
前記ゲート電極形成用フォトマスクまたはレチクル１０１，１０５に露光光を照射した場合、遮光部１０２，１０６の光強度はゼロであり、透光部１０４，１０８の光強度は１００％である。一方、露光装置の解像限界以下のラインおよびスペースから成る回折格子パターンのスリット部１０３，１０７で構成される光強度低減機能を有する補助パターンの光強度は、１０〜７０％の範囲で調整可能となっており、その代表的光強度分布の例を光強度分布１０９に示す。回折格子パターンに於ける前記スリット部１０３，１０７の光強度の調整は、スリット部１０３，１０７のピッチ及びスリット幅の調整により実現している（図１（Ｃ））。
次に補助パターンの具体例として、図１（Ｄ）に露光光の光強度を低減する機能を有する半透膜の例を示す。ゲート電極形成用フォトマスクまたはレチクル１１０に於けるゲート電極形成用マスクパターンの主パターンの領域が遮光部１１１で、光強度低減機能を有する補助パターンの領域が半透膜から成る半透光部１１２で、その外側の領域が透光部１１３である（図１（Ｄ））。
前記ゲート電極形成用フォトマスクまたはレチクル１１０に露光光を照射した場合、遮光部１１１及び透光部１１３の光強度は各々ゼロと１００％であり、半透膜から成る半透光部１１２で構成される補助パターン領域の光強度は、１０〜７０％の範囲で調整可能となっており、その代表的光強度分布の例を光強度分布１１４に示す（図１−Ｅ）。
次に回折格子パターンまたは半透膜から成る光強度低減機能を有するゲート電極形成用フォトマスクまたはレチクル１０１，１０５，１１０を利用したＧＯＬＤ構造多結晶シリコンＴＦＴの形成法について、図２を用いて説明する。
回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置した前記ゲート電極形成用フォトマスクまたはレチクル１０１，１０５，１１０をフォトリソグラフィ工程に適用することにより、レジストパターンの片側または両側の端部に於いて、現像後レジスト膜厚が通常に比べ、１０〜６０％の範囲で薄くなった現像後レジストパターン２０５ａを形成する（図２（Ａ））。
次に、前記現像後レジストパターン２０５ａをマスクに、ドライエッチング処理を行う。
本実施例ではエッチング条件として、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ４とＣｌ２とを用い、それぞれのガス流量比を４０：４０（ｓｃｃｍ）とし、１．２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、エッチングを行う。ドライエッチング工程に於いて、前記現像後レジストパターン２０５ａから露出しているゲート電極膜２０４ａは、完全にエッチングされ、更に下層側に存在する酸化窒化シリコン膜から成るゲート絶縁膜２０３ａが若干オーバーエッチングされるまでドライエッチング処理を行う。一方、前記現像後レジストパターン２０５ａの片側または両側の端部のレジスト膜厚が薄くなった領域は、ゲート電極膜２０４ａとの選択比の問題で、レジスト膜が徐々にエッチングされ、ドライエッチングの途中で当該領域のレジスト膜が消失し、その下側のゲート電極膜２０４ａが露出し、この段階から当該領域のゲート電極膜２０４ａのエッチングが進行し、その残膜厚が初期膜厚の５〜３０％の所定膜厚になる様にエッチングされる。
ここで、ドライエッチング工程に於けるレジストパターンの形状は、片側または両側の端部のレジスト膜厚が薄くなった領域を有する現像後レジストパターン２０５ａから、最終的にはドライエッチング後レジストパターン２０５ｂの形状に変化している。ドライエッチングにより、ゲート電極膜の片側または両側の端部が薄くなった領域を有するゲート電極２０４ｂが形成され、前記ゲート電極２０４ｂから露出した領域に存在する下層膜である酸化窒化シリコン膜から成るゲート絶縁膜２０３ｂは、オーバーエッチングにより薄くなった形状になっている（図２（Ｂ））。
次に当該ゲート電極２０４ｂをマスクとして、ソース及びドレイン領域にｎ型不純物の高濃度イオン注入を行う。片側または両側の端部が薄くなった領域を有するゲート電極２０４ｂから露出した領域に対応する多結晶シリコン膜２０２に、ソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域）２０６が形成される。更に、当該ゲート電極２０４ｂの端部の膜厚が薄い領域に対応する多結晶シリコン膜２０２に低濃度不純物領域（ｎ−領域）２０７が形成される。この際、前記高濃度不純物領域（ｎ＋領域）２０６と前記低濃度不純物領域（ｎ−領域）２０７は、ゲート電極の膜厚の違いを考慮し、イオン注入時の加速電圧とイオン注入量を適宜選択することにより、高濃度不純物領域（ｎ＋領域）２０６と低濃度不純物領域（ｎ−領域）２０７を同時に形成することができる。尚、ドライエッチング後レジストパターン２０５ｂは、イオン注入工程の前または後の工程のどちらで除去しても良い（図２（Ｃ））。
尚、ここではＧＯＬＤ構造多結晶シリコンＴＦＴの形成法について記載したが、光強度低減機能を有する補助パターンを設置した前記ゲート電極形成用フォトマスクまたはレチクル１０１，１０５，１１０は、シリコン基板等の半導体基板を使用するＧＯＬＤ構造ＭＯＳ型トランジスタの形成にも、勿論適用可能である。この場合は、ソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域）とゲート電極とオーバーラップしている低濃度不純物領域（ｎ−領域）は、各々シリコン基板等の半導体基板に形成される。
（実施形態２）
液晶ディスプレイ等の半導体装置には様々な回路が内包されており、回路によってはホットキャリア対策効果に優れたＧＯＬＤ構造が適している場合もあれば、オフ電流値の小さいＬＤＤ構造が適している場合もあり、場合によっては、シングルドレイン構造が適している場合もある。従って、回路毎にＧＯＬＤ構造及びＬＤＤ構造とシングルドレイン構造の多結晶シリコンＴＦＴを別々に形成する必要がある。実施形態２に於いては、回路毎にＧＯＬＤ構造とＬＤＤ構造及びシングルドレイン構造の多結晶シリコンＴＦＴを別々に形成する方法について、図３に基づき記載する。尚、前記ゲート電極形成用フォトマスクまたはレチクル１０１，１０５，１１０（図１（Ａ），（Ｂ），（Ｄ））の構成については、既に実施形態１に記載している為、ここでは割愛する。
ここで使用する基板構造についてであるが、石英ガラス等から成るガラス基板３０１上に所定膜厚の多結晶シリコン膜３０２と酸化窒化シリコン膜から成る所定膜厚のゲート絶縁膜３０３と所定膜厚のゲート電極膜３０４が各々積層されている構造の基板を使用する。前記構造の基板上に、回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクル１０１，１０５，１１０（図１（Ａ），（Ｂ），（Ｄ））を適用したフォトリソグラフィ工程を行い、ゲート電極形成用の現像後レジストパターン３０５，３０６を形成する。なお、（Ａ−２）におけるレジストパターンは矩形状としてもよい。（図２１）
尚、ＧＯＬＤ構造形成領域４０１とＬＤＤ構造形成領域４０２に於いては、マスクパターンに回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンが設置されている為、両側の端部のレジスト膜厚が通常に比べ、１０〜６０％の範囲で薄くなった現像後レジストパターン３０５が形成される。一方、シングルドレイン構造形成領域４０３に於いては、マスクパターンに前記補助パターンがない為、通常の矩形形状の現像後レジストパターン３０６が形成される（図３（Ａ））。
次に、前記現像後レジストパターン３０５，３０６をマスクにドライエッチング処理を行う。ドライエッチング工程に於いて、ＧＯＬＤ構造形成領域４０１とＬＤＤ構造形成領域４０２に於ける現像後レジストパターン３０５から露出しているゲート電極膜３０４、並びにシングルドレイン構造形成領域４０３に於ける現像後レジストパターン３０６から露出しているゲート電極膜３０４は、各々完全にエッチングされ、更に下層側に存在する酸化窒化シリコン膜から成るゲート絶縁膜３０３が若干オーバーエッチングされるまでドライエッチング処理を行う。
ＧＯＬＤ構造形成領域４０１とＬＤＤ構造形成領域４０２に於ける現像後レジストパターン３０５の両側端部のレジスト膜厚が薄くなった領域は、ゲート電極膜３０４との選択比の問題で、レジスト膜が徐々にエッチングされ、ドライエッチングの途中で当該領域のレジスト膜が消失し、その下側のゲート電極膜３０４が露出し、この段階から当該領域のゲート電極膜３０４のエッチングが進行し、その残膜厚が初期膜厚の５〜３０％の所定膜厚になる様にエッチングされる。ここで、ドライエッチング工程に於けるレジストパターンの形状は、現像後レジストパターン３０５から、最終的にドライエッチング後レジストパターン３０７の形状に変化している。ドライエッチングにより、パターン両側の端部が薄くなった領域を有するゲート電極３０８が形成され、前記ゲート電極３０８から露出した領域に存在する下層膜である酸化窒化シリコン膜から成るゲート絶縁膜３０９は、オーバーエッチングにより薄くなった形状になっている。
一方、シングルドレイン構造形成領域４０３に於ける現像後レジストパターン３０６をマスクにドライエッチングした場合、レジスト膜から露出した領域に存在する下層膜であるゲート電極膜３０４は完全にエッチングされ、ゲート電極３１１が形成される。また、更に下層膜である酸化窒化シリコン膜から成るゲート絶縁膜３０３が若干オーバーエッチングされるまでドライエッチング処理が行われることにより、オーバーエッチングにより薄くなった形状のゲート絶縁膜３１２が得られる（図３（Ｂ））。
次に、ドライエッチングにより形成されたゲート電極３０８，３１１をマスクに第１のイオン注入処理であるｎ型不純物の低濃度イオン注入を行い、ゲート電極３０８，３１１から露出した領域に対応する多結晶シリコン膜３０２に低濃度不純物領域（ｎ−領域）３１３，３１４を形成する（図３（Ｂ））。
次に、ドライエッチングのマスクとなった不要なドライエッチング後レジストパターン３０７，３１０をレジスト除去する。もちろんｎ、前記低濃度イオン注入の前に、レジストパターン３０７，３１０を除去してもよい。そして、ＬＤＤ構造形成領域４０２に於いて、ゲート電極３０８を覆う様に、レジストパターン３１５を新規に形成する（図３（Ｃ））。
次に、第２のイオン注入処理であるｎ型不純物の高濃度イオン注入を行う。この際、ＧＯＬＤ構造形成領域４０１に於いては、ゲート電極３０８をマスクにイオン注入が行われることにより、ゲート電極３０８から露出した領域に対応する多結晶シリコン膜３０２にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域）３１６が形成され、同時に当該ゲート電極３０８の両側に存在するゲート電極膜の薄くなった領域に対応する多結晶シリコン膜３０２に低濃度不純物領域（ｎ−領域）３１７が形成される。ＧＯＬＤ構造多結晶シリコンＴＦＴは、ゲート電極３０８に於ける端部の膜厚の違いを考慮し、イオン注入時の加速電圧とイオン注入量を適宜選択することにより、高濃度不純物領域（ｎ＋領域）３１６と低濃度不純物領域（ｎ−領域）３１７を同時に形成することで実現できる。
尚、既にゲート電極３０８から露出した領域には、第１のイオン注入処理により低濃度不純物領域（ｎ−領域）３１３が形成されており、その上から第２のイオン注入処理である高濃度不純物が注入されることになるが、ソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域）３１６の形成には特に支障は起こらない（図３（Ｄ））。
また、ＬＤＤ構造形成領域４０２に於いては、ゲート電極３０８を被覆しているレジストパターン３１５をマスクにイオン注入することにより、レジストパターン３１５から露出した領域に対応する多結晶シリコン膜３０２にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域）３１８が形成される。ゲート電極３０８の外側で且つレジストパターン３１５の内側の領域に対応する多結晶シリコン膜３０２には、既に第１のイオン注入処理により低濃度不純物領域（ｎ−領域）３１９が形成されており、第２のイオン注入処理による高濃度不純物領域（ｎ＋領域）３１８の形成と合わせて、ＬＤＤ構造多結晶シリコンＴＦＴが構成される（図３（Ｄ））。
また、シングルドレイン構造形成領域４０３に於いては、ゲート電極３１１から露出した領域に対応する多結晶シリコン膜３０２に、既に第１のイオン注入処理により低濃度不純物領域（ｎ−領域）３１４が形成されているが、その上に重なる様に第２のイオン注入処理により、高濃度不純物領域（ｎ＋領域）３２０が形成される。この様にシングルドレイン構造多結晶シリコンＴＦＴは、ソース及びドレイン領域が高濃度不純物領域（ｎ＋領域）３２０のみで形成される構造になっている（図３（Ｄ））。
尚、ここではＧＯＬＤ構造及びＬＤＤ構造とシングルドレイン構造の多結晶シリコンＴＦＴを別々に形成する方法について記載したが、光強度低減機能を有する補助パターンを設置した前記ゲート電極形成用フォトマスクまたはレチクル１０１，１０５，１１０は、シリコン基板等の半導体基板を使用する同構造のＭＯＳ型トランジスタの形成にも、勿論適用可能である。この場合は、高濃度不純物領域（ｎ＋領域）及び低濃度不純物領域（ｎ−領域）は、各々シリコン基板等の半導体基板に形成される。
（実施形態３）
回折格子パターンまたは半透膜から成る光強度低減機能を有するゲート電極形成用フォトマスクまたはレチクルを利用したフォトリソグラフィ工程をＧＯＬＤ構造多結晶シリコンＴＦＴの形成に適用した場合について、図９〜１０に基づき記載する。最初に回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルの構成について、図９を用いて説明する。
ゲート電極形成用フォトマスクまたはレチクルに於けるマスクパターンの片側または両側の端部に、マスクパターンからの距離に比例して透過率が徐々に増加する様に構成された光強度低減機能を有する補助パターンを設置する。図９−Ａと図９−Ｂには、この補助パターンの具体例として、露光装置の解像限界以下のラインおよびスペースから成る複数のスリット部を有する回折格子パターンの例を示しており、マスクパターンからの距離に比例してスリット幅が徐々に大きくなる構造となっている。尚、このフォトリソグラフィ工程で使用されるレジストはネガ型レジストが適用困難である為、当該ゲート電極形成用フォトマスクまたはレチクル９０１，９０５のパターン構成は、ポジ型レジストを前提にしている。よって、ゲート電極形成用マスクパターンの主パターンの領域が遮光部９０２，９０６で、光強度低減機能を有する補助パターンの領域がスリット部９０３、９０７で、補助パターンの外側の領域が透光部９０４，９０８のパターン構成となっている。前記スリット部のスリットの方向は、スリット部９０３の様に主パターン（遮光部９０２）の方向と平行でも、スリット部９０７の様に主パターン（遮光部９０６）の方向と垂直でも構わない（図９−Ａと図９−Ｂ）。
前記ゲート電極形成用フォトマスクまたはレチクル９０１，９０５に露光光を照射した場合、遮光部９０２，９０６の光強度はゼロであり、透光部９０４，９０８の光強度は１００％である。一方、露光装置の解像限界以下のラインおよびスペースから成る複数のスリット部９０３，９０７を有する回折格子パターンで構成される光強度低減機能を有する補助パターンの光強度は、１０〜７０％の範囲でマスクパターンからの距離に比例して透過率が増加する様に構成されており、その代表的光強度分布の例を光強度分布９０９に示す。尚、回折格子パターンに於ける前記スリット部９０３，９０７の光強度の調整は、スリット部９０３，９０７のピッチ及びスリット幅の調整により実現している（図９−Ｃ）。
次の図９−Ｄには、補助パターンの具体例として、露光光の光強度を低減する機能を有する半透膜の例を示しており、マスクパターンからの距離に比例して、半透膜の透過率が徐々に増加する様に構成されている。ゲート電極形成用フォトマスクまたはレチクル９１０に於けるゲート電極形成用マスクパターンの主パターンの領域が遮光部９１１で、光強度低減機能を有する補助パターンの領域が半透膜から成る半透光部９１２で、その外側の領域が透光部９１３である（図９−Ｄ）。
前記ゲート電極形成用フォトマスクまたはレチクル９１０に露光光を照射した場合、遮光部９１１及び透光部９１３の光強度は各々ゼロと１００％であり、半透膜から成る半透光部９１２で構成される補助パターン領域の光強度は、１０〜７０％の範囲でマスクパターンからの距離に比例して透過率が増加する様に構成されており、その代表的光強度分布の例を光強度分布９１４に示す（図９−Ｅ）。
次に回折格子パターンまたは半透膜から成る光強度低減機能を有するゲート電極形成用フォトマスクまたはレチクル９０１，９０５，９１０を利用したＧＯＬＤ構造多結晶シリコンＴＦＴの形成法について、図１０を用いて説明する。
回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置した前記ゲート電極形成用フォトマスクまたはレチクル９０１，９０５，９１０をフォトリソグラフィ工程に適用することにより、レジストパターンの両側端部に於ける膜厚が、通常と比較し１０〜６０％の範囲内で薄く形成され、且つ端部に近付く程、レジスト膜厚が徐々に薄くなったテーパー形状領域を有する現像後レジストパターン１００５が形成される（図１０−Ａ）。
尚、前記現像後レジストパターン１００５のテーパー形状領域のレジスト膜厚は、テーパー形状領域の端部に近付く程、薄くなっており、対応するマスクパターンに設置された前記補助パターン領域の透過率を適宜調整することにより、自由に設定可能である。そして後工程である第１のドライエッチング処理及び第２のドライエッチング処理で形成されるゲート電極のテーパー形状領域のエッチング残膜厚を考慮して、前記現像後レジストパターン１００５のテーパー形状領域は適切なレジスト膜厚に形成される。また、前記現像後レジストパターン１００５の前記テーパー形状領域の寸法は、対応するマスクパターンに設置された前記補助パターン領域の寸法を調整することにより、自由に設定可能である。そして現像後レジストパターン１００５の前記テーパー形状領域は、最終的に形成されるＧＯＬＤ構造トランジスタに於ける低濃度不純物領域（ｎ−領域）の寸法を考慮して、適切な長さに形成される（図１０−Ａ）。
次に、前記現像後レジストパターン１００５をマスクに、第１のドライエッチング処理を行う。この所定時間のドライエッチング工程に於いて、前記現像後レジストパターン１００５から露出しているゲート電極膜１００４は、完全にエッチングされ、更に下層側に存在するゲート絶縁膜１００３が若干オーバーエッチングされるまで、ドライエッチング処理が行われる。一方、前記現像後レジストパターン１００５の端部に於けるレジスト膜厚の薄くなったテーパー形状領域では、ゲート電極膜１００４とレジスト膜との選択比の問題で、レジスト膜が徐々にエッチングされる為、ドライエッチングの途中で、前記テーパー形状領域でのレジストパターン端部のレジスト膜厚の薄い領域から下地のゲート電極膜１００４が徐々に露出し、当該領域の端部からゲート電極膜１００４のエッチングが進行することになる。この為、当該領域のゲート電極膜１００４の残膜厚が初期膜厚の５〜３０％程度の所定膜厚になる様にドライエッチングした後、ゲート電極端部に近付く程、ゲート電極膜厚の薄くなる構造のテーパー形状領域を有したゲート電極１００７が形成される。
ここで、第１のドライエッチング工程に於けるレジストパターンの形状は、パターン端部に近付く程、レジスト膜厚の薄くなったテーパー形状領域を有する現像後レジストパターン１００５から、最終的にはドライエッチング後レジストパターン１００６の形状に変化している。このドライエッチングにより、ゲート電極端部に近付く程、膜厚の薄くなる構造のテーパー形状領域を有するゲート電極１００７が形成され、前記ゲート電極１００７から露出した領域に存在する下層膜であるゲート絶縁膜１００８は、オーバーエッチングにより、薄くなった形状に変化している（図１０−Ｂ）。
次に前記ゲート電極１００７をマスクとして、ソース及びドレイン領域にｎ型不純物の高濃度イオン注入を行う。ゲート電極１００７から露出した領域に対応する多結晶シリコン膜１００２に、ソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域）１００９が形成される。またゲート電極端部に近付く程、ゲート電極膜厚の薄くなる構造の前記テーパー形状領域に対応する多結晶シリコン膜１００２には、低濃度不純物領域（ｎ−領域）１０１０が形成される。この際、ゲート電極１００７の端部の前記テーパー形状領域では、ゲート電極１００７の端部に近付く程、ゲート電極膜厚が徐々に薄くなる構造となっている為、スルードープでイオン注入される低濃度不純物領域（ｎ−領域）１０１０の不純物濃度には濃度勾配が存在し、ゲート電極１００７の端部即ちソース及びドレイン領域の端部に近付く程、徐々に不純物濃度が高くなる傾向を有している（図１０−Ｂ）。
尚、前記イオン注入に於ける注入条件は、ドーズ量が５×１０１４〜５×１０１５ａｔｏｍｓ／ｃｍ２及び加速電圧が６０〜１００ｋＶである。また前記高濃度不純物領域（ｎ＋領域）１００９に於いては１×１０２０〜１×１０２２ａｔｏｍｓ／ｃｍ３程度の不純物がイオン注入され、前記低濃度不純物領域（ｎ−領域）１０１０に於いては１×１０１８〜１×１０１９ａｔｏｍｓ／ｃｍ３程度の不純物がイオン注入されている。
次に前記ゲート電極１００７をマスクとして、第２のドライエッチング処理を行う。この所定時間のドライエッチング処理により、ゲート電極１００７の端部のテーパー形状領域はエッチングされ、テーパー形状領域のゲート電極膜厚は更に薄くなり、テーパー形状領域の端部は後退する。この結果、ゲート電極１００７はゲート電極１０１１の形状に変化し、濃度勾配を有した前記低濃度不純物領域（ｎ−領域）１０１０は、ゲート電極１０１１とオーバーラップしているＬｏｖ領域１０１０ａとオーバーラップしてないＬｏｆｆ領域１０１０ｂに区分される。この際、ドライエッチング処理条件を適宜変更することにより、ゲート電極１００７の前記テーパー形状領域の範囲内で、ゲート電極１０１１の寸法を自由に調整することができる。即ち、ゲート電極１００７の前記テーパー形状領域の範囲内で、Ｌｏｖ領域１０１０ａの寸法とＬｏｆｆ領域１０１０ｂの寸法を自由に調整することができる。また、ゲート電極１０１１から露出した下地のゲート絶縁膜１０１２は、ドライエッチングにより更に薄くなっている。この後、ゲート電極１０１１のドライエッチングマスクである不要なレジストパターン１００６は、除去される（図１０−Ｃ）。もちろん、前記高濃度イオン注入の前に、レジストパターン１００６を除去してもよい。
尚、ここではＧＯＬＤ構造多結晶シリコンＴＦＴの形成法について記載したが、光強度低減機能を有する補助パターンを設置した前記ゲート電極形成用フォトマスクまたはレチクル９０１，９０５，９１０は、シリコン基板等の半導体基板を使用するＧＯＬＤ構造ＭＯＳ型トランジスタの形成にも、勿論適用可能である。この場合は、高濃度不純物領域（ｎ＋領域）と低濃度不純物領域（ｎ−領域）は、シリコン基板等の半導体基板に形成される。
（実施形態４）
液晶ディスプレイ等の半導体装置には様々な回路が内包されており、回路によってはホットキャリア対策効果に優れたＧＯＬＤ構造が適している場合もあれば、オフ電流値の小さいＬＤＤ構造が適している場合もあり、場合によっては、シングルドレイン構造が適している場合もある。従って、回路毎にＧＯＬＤ構造とＬＤＤ構造とシングルドレイン構造の多結晶シリコンＴＦＴを別々に形成する必要がある。実施形態４に於いては、回路毎にＧＯＬＤ構造とＬＤＤ構造とシングルドレイン構造の多結晶シリコンＴＦＴを別々に形成する方法について、図１１に基づき記載する。
尚、本実施形態では、第２のドライエッチング処理後に於けるＬＤＤ構造形成領域１５０２のゲート電極１１２３にエッチング残膜であるテーパー形状領域が残存している場合について例示しており、次工程のＬＤＤ構造形成領域１５０２のみを開口する為のレジストパターン形成と第３のドライエッチング処理が必要な場合について記載している。また、前記ゲート電極形成用フォトマスクまたはレチクル９０１，９０５，９１０（図９−Ａ，Ｂ，Ｄ）の構成については、既に実施形態１に記載している為、ここでは割愛する。
本実施形態で使用する基板構造は、ガラス基板１１０１上に所定膜厚の多結晶シリコン膜１１０２と所定膜厚のゲート絶縁膜１１０３と所定膜厚のゲート電極膜１１０４が各々積層されている構造の基板を使用する。前記構造の基板上に、回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクル９０１，９０５，９１０（図９−Ａ，Ｂ，Ｄ）を適用したフォトリソグラフィ工程を行い、現像後レジストパターン１１０５，１１０６，１１０７を形成する。ここで、１１０５における補助パターンの幅と１１０６における補助パターンの幅は異なっているが、もちろん同じ幅であっても良い。
この際、適用する前記ゲート電極形成用フォトマスクまたはレチクル９０１，９０５，９１０に於いて、ＧＯＬＤ構造形成領域１５０１とＬＤＤ構造形成領域１５０２に対応するゲート電極形成用マスクパターンには光強度低減機能を有する補助パターンを設置し、シングルドレイン構造形成領域１５０３に対応するゲート電極形成用マスクパターンには前記補助パターンを設置しないパターン構成とする。この結果、ＧＯＬＤ構造形成領域１５０１とＬＤＤ構造形成領域１５０２の現像後レジストパターン１１０５，１１０６には、端部に近付く程、レジスト膜厚の徐々に薄くなるテーパー形状領域が形成され、シングルドレイン構造形成領域１５０３の現像後レジストパターン１１０７には前記テーパー形状領域が存在せず、矩形形状の現像後レジストパターン１１０７が形成される（図１１−Ａ）。
尚、ＧＯＬＤ構造形成領域１５０１とＬＤＤ構造形成領域１５０２に於ける現像後レジストパターン１１０５，１１０６の前記テーパー形状領域のレジスト膜厚は、テーパー形状領域の端部に近付く程、薄くなっており、各々対応するマスクパターンに設置された前記補助パターン領域の透過率を適宜調整することにより、自由に設定可能である。そして後工程である第１のドライエッチング処理及び第２のドライエッチング処理で形成されるゲート電極のテーパー形状領域のエッチング残膜厚を考慮して、現像後レジストパターン１１０５，１１０６の前記テーパー形状領域は適切なレジスト膜厚に形成される。また、ＧＯＬＤ構造形成領域１５０１とＬＤＤ構造形成領域１５０２に於ける現像後レジストパターン１１０５，１１０６の前記テーパー形状領域の寸法は、各々対応するマスクパターンに設置された前記補助パターン領域の寸法を調整することにより、自由に設定可能である。そして現像後レジストパターン１１０５，１１０６の前記テーパー形状領域は、最終的に形成されるＧＯＬＤ構造とＬＤＤ構造トランジスタに於ける各低濃度不純物領域（ｎ−領域）の寸法を考慮して、適切な長さに形成される。
本実施形態では、ＧＯＬＤ構造形成領域１５０１とＬＤＤ構造形成領域１５０２に於ける現像後レジストパターン１１０５，１１０６のテーパー形状領域のレジスト膜厚が同等で、且つＧＯＬＤ構造形成領域１５０１の現像後レジストパターン１１０５の場合と比較し、ＬＤＤ構造形成領域１５０２の現像後レジストパターン１１０６に於けるテーパー形状領域が寸法的に小さい場合を例示している（図１１−Ａ）。
次に、第１のドライエッチング処理を行う。この所定時間のドライエッチング処理により、ＧＯＬＤ構造形成領域１５０１とＬＤＤ構造形成領域１５０２に於いては、ゲート電極端部に近付く程、ゲート電極膜厚の薄くなる構造のテーパー形状領域を有したゲート電極１１１１，１１１２が形成される。この際、ゲート電極１１１１，１１１２のテーパー形状領域の残膜厚は、初期膜厚の５〜３０％程度の所定膜厚になる様にドライエッチング処理される。一方のシングルドレイン構造形成領域１５０３に於いては、矩形形状のゲート電極１１１３が形成される。尚、ドライエッチングのマスクとなったレジストパターンは、現像後レジストパターン１１０５，１１０６，１１０７の形状から各々ドライエッチング後レジストパターン１１０８，１１０９，１１１０の形状に変化している。また、ゲート電極１１１１，１１１２，１１１３から露出した領域のゲート絶縁膜の形状は、エッチングにより薄くなっており、各々ゲート絶縁膜１１１４，１１１５，１１１６の形状に変化している（図１１−Ｂ）。
次に、前記ゲート電極１１１１，１１１２，１１１３をマスクにｎ型不純物の高濃度イオン注入を行う。ＧＯＬＤ構造形成領域１５０１とＬＤＤ構造形成領域１５０２に於いては、ゲート電極１１１１，１１１２の外側に対応する多結晶シリコン膜１１０２にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域）１１１７，１１１９が形成され、ゲート電極膜厚の薄い前記テーパー形状領域に対応する多結晶シリコン膜１１０２に低濃度不純物領域（ｎ−領域）１１１８，１１２０が形成される。シングルドレイン構造形成領域１５０３に於いては、ゲート電極１１１３の外側に対応する多結晶シリコン膜１１０２にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域）１１２１のみが形成される（図１１−Ｂ）。
次に、第２のドライエッチング処理を行う。この所定時間のドライエッチング処理により、ＧＯＬＤ構造形成領域１５０１に於いては、ゲート電極１１１１の端部の前記テーパー形状領域がドライエッチングされ、テーパー形状領域のゲート電極膜厚は更に薄くなり、テーパー形状領域の端部であるゲート電極１１１１の端部は後退し、ゲート電極１１２２が形成される。そして前記低濃度不純物領域（ｎ−領域）１１１８は、ゲート電極１１２２とオーバーラップしているＬｏｖ領域１１１８ａとオーバーラップしていないＬｏｆｆ領域１１１８ｂに区分される。ＬＤＤ構造形成領域１５０２に於けるゲート電極１１１２の前記テーパー形状領域も、ＧＯＬＤ構造形成領域１５０１の場合と同様にドライエッチングされ、エッチング残膜であるテーパー形状領域を有するゲート電極１１２３が形成される。これに対し、シングルドレイン構造形成領域１５０３のゲート電極１１１３も同様にドライエッチング処理が行われ、ゲート電極１１２４が形成されるが、当該ゲート電極１１１３が矩形形状である為、下地のゲート絶縁膜１１１６が更にエッチングされ、薄くなるだけである。この後、ゲート電極１１２２，１１２３，１１２４のドライエッチングマスクである不要なレジストパターンは、除去される（図１１−Ｃ）。もちろん、前記高濃度イオン注入の前に、不要なレジストパターンを除去してもよい。
次に、ＬＤＤ構造形成領域１５０２に於けるゲート電極１１２３のエッチング残膜である前記テーパー形状領域が残存している為、前記テーパー形状領域を選択的に除去する必要がある。よって、ＬＤＤ構造形成領域１５０２のみを開口する様に、新規にレジストパターン１１２５〜１１２７を形成する（図１１−Ｄ）。
次に、第３のドライエッチング処理を行う。この所定時間のドライエッチング処理により、ＬＤＤ構造形成領域１５０２に於けるゲート電極１１２３の前記テーパー形状領域は選択的にエッチング除去され、矩形形状のゲート電極１１２８が形成される。この結果、多結晶シリコン膜に形成された低濃度不純物領域（ｎ−領域）１１２０とゲート電極１１２８はオーバーラップしない構造となり、ＬＤＤ構造トランジスタが形成される。この後、ドライエッチングマスクである前記レジストパターン１１２５〜１１２７は、除去される（図１１−Ｅ）。
尚、ここではＧＯＬＤ構造とＬＤＤ構造とシングルドレイン構造の多結晶シリコンＴＦＴの形成法について記載したが、光強度低減機能を有する補助パターンを設置した前記ゲート電極形成用フォトマスクまたはレチクル９０１，９０５，９１０は、シリコン基板等の半導体基板を使用する同構造のＭＯＳ型トランジスタの形成にも、勿論適用可能である。この場合は、高濃度不純物領域（ｎ＋領域）と低濃度不純物領域（ｎ−領域）は、シリコン基板等の半導体基板に形成される。
以上の製造工程により、回路毎にＧＯＬＤ構造とＬＤＤ構造とシングルドレイン構造の薄膜トランジスタを別々に形成することができる。
（実施形態５）
実施形態５では、回路毎にＧＯＬＤ構造とＬＤＤ構造とシングルドレイン構造の薄膜トランジスタを別々に形成する方法に於いて、ＬＤＤ構造形成領域１５０２のみを開口する為のレジストパターン形成と第３のドライエッチング処理が不要な工程簡略化プロセスについて、図１２に基づき記載する。
本実施形態で使用する基板構造は、ガラス基板１２０１上に所定膜厚の多結晶シリコン膜１２０２と所定膜厚のゲート絶縁膜１２０３と所定膜厚のゲート電極膜１２０４が各々積層されている構造の基板を使用する。前記構造の基板上に、回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクル９０１，９０５，９１０（図９−Ａ，Ｂ，Ｄ）を適用したフォトリソグラフィ工程を行い、現像後レジストパターン１２０５，１２０６，１２０７を形成する。
この際、適用する前記ゲート電極形成用フォトマスクまたはレチクル９０１，９０５，９１０に於いて、ＧＯＬＤ構造形成領域１５０１とＬＤＤ構造形成領域１５０２に対応するゲート電極形成用マスクパターンには光強度低減機能を有する補助パターンを設置し、シングルドレイン構造形成領域１５０３に対応するゲート電極形成用マスクパターンには前記補助パターンを設置しないパターン構成とする。この結果、ＧＯＬＤ構造形成領域１５０１とＬＤＤ構造形成領域１５０２の現像後レジストパターン１２０５，１２０６には、端部に近付く程、レジスト膜厚の徐々に薄くなったテーパー形状領域が形成され、シングルドレイン構造形成領域１５０３の現像後レジストパターン１２０７には前記テーパー形状領域が存在せず、矩形形状の現像後レジストパターン１２０７が形成される（図１２−Ａ）。
本実施形態では、第２のドライエッチング処理後に於いて、ＬＤＤ構造形成領域１５０２の当該ゲート電極にエッチング残膜であるテーパー形状領域が残存しない様にする為、ＧＯＬＤ構造形成領域１５０１に於ける現像後レジストパターン１２０５と比較し、ＬＤＤ構造形成領域１５０２に於ける現像後レジストパターン１２０６のテーパー形状領域のレジスト膜厚が相対的に薄くなる様に構成されている（図１２−Ａ）。
次に、第１のドライエッチング処理を行う。この所定時間のドライエッチング処理により、ＧＯＬＤ構造形成領域１５０１とＬＤＤ構造形成領域１５０２に於いては、ゲート電極端部に近付く程、ゲート電極膜厚の薄くなる構造のテーパー形状領域を有したゲート電極１２１１，１２１２が形成される。この際、ＧＯＬＤ構造形成領域１５０１とＬＤＤ構造形成領域１５０２のゲート電極１２１１，１２１２に於けるテーパー形状領域の残膜厚は、初期膜厚の５〜３０％程度の所定膜厚になる様にドライエッチング処理されており、またゲート電極１２１２に於けるテーパー形状領域の残膜厚は、ゲート電極１２１１に比べ、相対的に薄くなっている。一方のシングルドレイン構造形成領域１５０３に於いては、矩形形状のゲート電極１２１３が形成される。尚、ドライエッチングのマスクとなったレジストパターンは、現像後レジストパターン１２０５，１２０６，１２０７の形状から各々ドライエッチング後レジストパターン１２０８，１２０９，１２１０の形状に変化している。また、ゲート電極１２１１，１２１２，１２１３から露出した領域のゲート絶縁膜の形状は、エッチングにより薄くなっており、各々ゲート絶縁膜１２１４，１２１５，１２１６の形状に変化している（図１２−Ｂ）。
次に、前記ゲート電極１２１１，１２１２，１２１３をマスクにｎ型不純物の高濃度イオン注入を行う。ＧＯＬＤ構造形成領域１５０１とＬＤＤ構造形成領域１５０２に於いては、ゲート電極１２１１，１２１２の外側に対応する多結晶シリコン膜１２０２にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域）１２１７，１２１９が形成され、ゲート電極膜厚の薄い前記テーパー形状領域に対応する多結晶シリコン膜１２０２に低濃度不純物領域（ｎ−領域）１２１８，１２２０が形成される。シングルドレイン構造形成領域１５０３に於いては、ゲート電極１２１３の外側に対応する多結晶シリコン膜１２０２にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域）１２２１のみが形成される（図１２−Ｂ）。
次に、第２のドライエッチング処理を行う。この所定時間のドライエッチング処理により、ＧＯＬＤ構造形成領域１５０１に於いては、ゲート電極１２１１の端部の前記テーパー形状領域がドライエッチングされ、テーパー形状領域のゲート電極膜厚は更に薄くなり、テーパー形状領域の端部であるゲート電極１２１１の端部は後退し、ゲート電極１２２２が形成される。そして前記低濃度不純物領域（ｎ−領域）１２１８は、ゲート電極１２２２とオーバーラップしているＬｏｖ領域１２１８ａとオーバーラップしていないＬｏｆｆ領域１２１８ｂに区分される。またＬＤＤ構造形成領域１５０２の場合、第１のドライエッチング処理後に於いて、ゲート電極１２１２のテーパー形状領域の残膜厚が相対的に薄い為、第２のドライエッチング処理により、前記テーパー形状領域は完全にエッチング除去され、矩形形状のゲート電極１２２３が形成される。このゲート電極１２２３は前記低濃度不純物領域（ｎ−領域）１２２０とオーバーラップしない構造となっており、ＬＤＤ構造トランジスタが形成される。これに対し、シングルドレイン構造形成領域１５０３のゲート電極１２１３も同様にドライエッチング処理が行われ、ゲート電極１２２４が形成されるが、ゲート電極１２１３が矩形形状である為、下地のゲート絶縁膜１２１６が更にエッチングされ、薄くなるだけである。この後、ゲート電極１２２２，１２２３，１２２４のドライエッチングマスクであるレジストパターンは、除去される（図１２−Ｃ）。もちろん、前記高濃度イオン注入の前に、レジストパターンを除去してもよい。
以上の工程簡略化した製造工程により、回路毎にＧＯＬＤ構造とＬＤＤ構造とシングルドレイン構造の薄膜トランジスタを別々に形成することができる。
上記の実施形態１乃至５で説明した本発明について、以下に記載する実施例で更に詳細な説明を行うこととする。
回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクル１０１，１０５，１１０（図１（Ａ），（Ｂ），（Ｄ））をゲート電極形成用のフォトリソグラフィ工程に適用し、ＧＯＬＤ構造及びＬＤＤ構造多結晶シリコンＴＦＴで構成されるアクティブマトリクス型液晶ディスプレイの製造法について、図４〜図８を用いて詳細に説明する。尚、実施形態２に於いては、ＧＯＬＤ構造とＬＤＤ構造及びシングルドレイン構造の多結晶シリコンＴＦＴを別々に形成する方法について記載したが、本実施例に於いては、ＧＯＬＤ構造とＬＤＤ構造の多結晶シリコンＴＦＴで構成される液晶ディスプレイの製造法について記載する。
最初に、液晶ディスプレイ全体の回路構成を図４に示す。液晶ディスプレイは、画素領域５０１と画素領域５０１を駆動する為の周辺回路で構成されている。周辺回路は、シフトレジスタ回路５０２，５０６とレベルシフタ回路５０３，５０７とバッファ回路５０４，５０８とサンプリング回路５０５で構成されている。周辺回路であるシフトレジスタ回路５０２，５０６とレベルシフタ回路５０３，５０７とバッファ回路５０４，５０８には、ホットキャリア対策効果に優れたＧＯＬＤ構造の多結晶シリコンＴＦＴが使われており、一方、画素領域５０１と周辺回路の一部であるサンプリング回路５０５にはオフ電流値を抑える効果に優れたＬＤＤ構造の多結晶シリコンＴＦＴが使われている（図４）。
前記回路構成の液晶ディスプレイの製造法について、以下に図５〜図８を用いて具体的に記載する。
最初に、ガラス基板６０１上にプラズマＣＶＤ法により、各々組成比の異なる第１層目の酸化窒化シリコン膜６０２ａを５０ｎｍと第２層目の酸化窒化シリコン膜６０２ｂを１００ｎｍの膜厚で堆積し、下地膜６０２を成膜する。尚、ここで用いるガラス基板６０１としては、石英ガラスまたはバリウムホウケイ酸ガラスまたはアルミノホウケイ酸ガラス等が有る。次に前記下地膜６０２（６０２ａと６０２ｂ）上にプラズマＣＶＤ法により、非晶質シリコン膜５５ｎｍを堆積した後、ニッケル含有溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜を脱水素化処理（５００℃にて１時間）した後、熱結晶化（５５０℃にて４時間）を行い、更にレーザーアニール処理により多結晶シリコン膜とした。次にフォトリソグラフィ工程及びエッチング工程により、この多結晶シリコン膜をパターニングし、半導体層６０３〜６０７を形成した。この際、半導体層６０３〜６０７を形成した後、ＴＦＴのＶｔｈを制御する為の不純物元素（ボロンまたはリン）のドーピングを実施しても構わない。次に半導体層６０３〜６０７を覆う様に、プラズマＣＶＤ法により１１０ｎｍ厚の酸化窒化シリコン膜から成るゲート絶縁膜６０８を形成し、更にゲート絶縁膜６０８上に４００ｎｍ厚のＴａＮ膜から成るゲート電極膜６０９をスパッタ法により堆積した（図５（Ａ））。
次に露光光の透過率を低減する機能を有するラインおよびスペースから成る回折格子パターンまたは半透膜で構成される補助パターンを設置したフォトマスクまたはレチクル１０１，１０５，１１０（図１（Ａ），（Ｂ），（Ｄ））をゲート電極形成用のフォトリソグラフィ工程に適用し、両側が薄くなった形状のゲート電極形成用の現像後レジストパターン６１０ａ〜６１５ａを形成する（図５（Ｂ））。
次にゲート電極形成用の前記現像後レジストパターン６１０ａ〜６１５ａをマスクに、ＴａＮ膜から成る４００ｎｍ厚のゲート電極膜６０９のドライエッチング処理を行う。ドライエッチング後のゲート電極の形状は両側の端部が薄くなった凸型形状で、薄い領域の膜厚が初期膜厚４００ｎｍの５〜３０％程度（好ましくは７〜８％程度、３０ｎｍ程度）になる様にエッチングされ、ゲート電極６１７〜６２２が形成される。この際、ドライエッチング工程に於けるレジストパターンの形状は、両側の端部のレジスト膜厚が薄く形成された現像後レジストパターン６１０ａ〜６１５ａから、レジスト膜厚の薄い領域が消失したドライエッチング後レジストパターン６１０ｂ〜６１５ｂの形状に変化している。また、ゲート電極６１７〜６２２から露出した領域の酸化窒化シリコン膜から成るゲート絶縁膜６０８は、ドライエッチングにより薄くなった形状のゲート絶縁膜６１６に変化している。
次にドライエッチング後レジストパターン６１０ｂ〜６１５ｂを除去せずに、第１のイオン注入処理であるｎ型不純物の低濃度イオン注入を行い、ゲート電極６１７〜６２２から露出した領域に対応する半導体層６０３〜６０７に低濃度不純物領域（ｎ−領域）６２３〜６２７を形成する。この際のイオン注入条件はｎ型不純物としてリン（Ｐ）を用い、ドーズ量が３×１０１２ 〜３×１０１３ａｔｏｍｓ／ｃｍ２及び加速電圧が６０〜１００ｋＶの条件で処理した（図６（Ａ））。
次に、ドライエッチング後レジストパターン６１０ｂ〜６１５ｂを除去する。この後、画素ＴＦＴ７０４をＬＤＤ構造にする為、当該領域に存在するゲート電極６２０を覆う様に、第２のイオン注入処理のマスクとなるレジストパターン６２８を形成する。もちろん、前記低濃度イオン注入の前に、レジストパターン６１０ｂ〜６１５ｂを除去してもよい。
そして、第２のイオン注入処理であるｎ型不純物の高濃度イオン注入を行う。イオン注入条件としては、ドーズ量が５×１０１４〜５×１０１５ａｔｏｍｓ／ｃｍ２で、加速電圧が６０〜１００ｋＶの条件でイオン注入する。
この際、ＬＤＤ構造形成領域の画素領域７０７である画素ＴＦＴ７０４の領域に於いては、ゲート電極６２０を被覆しているレジストパターン６２８をマスクにイオン注入することにより、レジストパターン６２８から露出した領域に対応する半導体層６０６にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域）６３２が形成される。ゲート電極６２０の外側で且つレジストパターン６２８の内側の領域に対応する半導体層６０６には、既に第１のイオン注入処理により低濃度不純物領域（ｎ−領域）６２６が形成されており、第２のイオン注入処理による高濃度不純物領域（ｎ＋領域）６３２の形成と合わせて、ＬＤＤ構造多結晶シリコンＴＦＴが形成される。
一方、ＧＯＬＤ構造形成領域である周辺回路の駆動回路７０６に於いては、ゲート電極６１７〜６１９をマスクにイオン注入が行われることにより、ゲート電極６１７〜６１９から露出した領域に対応する半導体層６０３〜６０５にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域）６２９〜６３１が形成され、同時に当該ゲート電極６１７〜６１９の両側に存在するゲート電極膜の薄くなった領域に対応する半導体層６０３〜６０５に低濃度不純物領域（ｎ−領域）６３４〜６３６が形成される。この様に、ゲート電極６１７〜６１９に於ける両側の膜厚の違いを考慮し、イオン注入時の加速電圧とイオン注入量を適宜選択することにより、高濃度不純物領域（ｎ＋領域）６２９〜６３１と低濃度不純物領域（ｎ−領域）６３４〜６３６を同時に形成し、ＧＯＬＤ構造多結晶シリコンＴＦＴを形成することができる。
尚、画素領域７０７の保持容量７０５に於いても、ゲート電極６２１（容量形成領域の為、正確にはゲート電極でなく単なる電極）をマスクに第２のイオン注入処理が行われる為、ゲート電極６２１の膜厚の違いを利用し、半導体層６０７に高濃度不純物領域（ｎ＋領域）６３３と低濃度不純物領域（ｎ−領域）６３７が同時に形成され、構造的にはＧＯＬＤ構造と類似の構造が形成されているが、多結晶シリコンＴＦＴの形成領域でない為、ＧＯＬＤ構造ではない（図６（Ｂ））。
次に新規のフォトリソグラフィ工程を行うことにより、駆動回路７０６に於けるｐチャネル型ＴＦＴ７０２領域と画素領域７０７に於ける保持容量７０５領域をレジスト開口させ、その他の領域はレジストパターン６３８〜６４０で被覆する様にパターニングする。
前記レジストパターン６３８〜６４０をマスクに第３のイオン注入処理であるｐ型不純物の高濃度イオン注入を行う。この際、ｐチャネル型ＴＦＴ７０２領域には、ゲート電極６１８をマスクに前記一導電型とは逆の導電型を付与する不純物元素であるボロン（Ｂ）等のｐ型不純物がイオン注入され、ゲート電極６１８から露出した領域に対応する半導体層６０４にソース及びドレイン領域となる高濃度不純物領域（ｐ＋領域）６４１とゲート電極６１８の両側の膜厚が薄い領域に対応する半導体層６０４に低濃度不純物領域（ｐ−領域）６４３が形成され、ＧＯＬＤ構造多結晶シリコンＴＦＴが形成される。第３のイオン注入領域は、第１及び第２のイオン注入によりｎ型不純物であるリン（Ｐ）が既にイオン注入されているが、ｐ型不純物であるボロン（Ｂ）の濃度が２×１０２０〜２×１０２１ａｔｏｍｓ／ｃｍ３となる様にイオン注入される為、ｐチャネル型多結晶シリコンＴＦＴのソース及びドレイン領域として機能することができる。
尚、保持容量７０５領域についても、ｐチャネル型ＴＦＴ７０２と同様に、対応する半導体層６０７に高濃度不純物領域（ｎ＋領域）６４２と低濃度不純物領域（ｎ−領域）６４４が形成され、構造的にはＧＯＬＤ構造と類似の構造が形成されているが、多結晶シリコンＴＦＴの形成領域でない為、ＧＯＬＤ構造ではない（図７（Ａ））。
次に前記レジストパターン６３８〜６４０を除去した後、プラズマＣＶＤ法により１５０ｎｍ厚の酸化窒化シリコン膜から成る第１の層間絶縁膜６４５を堆積させる。更に、半導体層６０３〜６０７に注入された各不純物元素を熱活性化処理する為、５５０℃で４時間の熱アニール処理を行う。尚、本実施例では、ＴＦＴのオフ電流値の低下及び電界効果移動度の向上の為、不純物元素の熱活性化処理と同時に、半導体層６０３〜６０７の結晶化の際に触媒として使用したニッケル（Ｎｉ）を高濃度のリン（Ｐ）を含む不純物領域６２９〜６３３でゲッタリングすることにより、チャネル形成領域となる半導体層中のニッケル（Ｎｉ）濃度の低減を実現している。この様な方法で製造したチャネル形成領域を有する多結晶シリコンＴＦＴは、結晶性が良好で高い電界効果移動度を有する為、オフ電流値の低下等の良好な電気特性を示すことができる。前記熱活性化処理は、第１の層間絶縁膜６４５を堆積する前に行っても構わないが、ゲート電極６１７〜６２２の配線材料の耐熱性が弱い場合には、本実施例の様に層間絶縁膜を堆積した後に熱活性化処理を行う方が好ましい。次に、水素を３％含有する窒素雰囲気中で４１０℃で１時間の熱処理を行うことにより、半導体層６０３〜６０７のダングリングボンドを終端させる為の水素化処理を行う（図７（Ｂ））。
次に酸化窒化シリコン膜から成る第１の層間絶縁膜６４５上に１．６μｍ厚のアクリル樹脂膜から成る有機絶縁材料である第２の層間絶縁膜６４６を成膜する。その後、フォトリソグラフィ工程とドライエッチング工程により、ソース配線として機能するゲート電極６２２及び第１と第３のイオン注入領域である不純物領域６２９，６３１，６３２，６４１，６４２に接続する為のコンタクトホールを形成する（図８（Ａ））。
次に駆動回路７０６に於ける各不純物領域６２９，６３１，６４１と各々電気的に接続する為の金属配線６４７〜６５２を形成する。また画素部７０７に於ける接続電極６５３，６５５，６５６とゲート配線６５４を前記金属配線６４７〜６５２と同時に形成する。尚、金属配線材料としては、５０ｎｍ厚のＴｉ膜と５００ｎｍ厚のＡｌ−Ｔｉ合金膜の積層膜を適用している。接続電極６５３は、ソース配線として機能するゲート電極６２２と画素ＴＦＴ７０４とを不純物領域６３２を介して電気的に接続する為のものである。接続電極６５５は画素ＴＦＴ７０４の不純物領域６３２と電気的に接続しており、接続電極６５６は保持容量７０５の不純物領域６４２と電気的に接続している。ゲート配線６５４は、画素ＴＦＴ７０４の複数のゲート電極６２０を電気的に接続する為のものである。次に、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉ−Ｏｘｉｄｅ）等の透明導電膜を８０〜１２０ｎｍの厚さで堆積し、フォトリソグラフィ工程とエッチング工程により、画素電極６５７を形成する。画素電極６５７は、画素ＴＦＴ７０４のドレイン領域である不純物領域６３２と接続電極６５５を介して電気的に接続され、更に保持容量７０５を形成する一方の電極として機能する不純物領域６４２と接続電極６５６を介して電気的に接続される（図８（Ｂ））。
以上の様にして、ｎチャネル型ＴＦＴ７０１、ｐチャネル型ＴＦＴ７０２、ｎチャネル型ＴＦＴ７０３を有する駆動回路７０６と、画素ＴＦＴ７０４、保持容量７０５とを有する画素領域７０７で構成される液晶ディスプレイを製造することができる。
回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクル９０１，９０５，９１０（図９−Ａ，Ｂ，Ｄ）をゲート電極形成用のフォトリソグラフィ工程に適用し、ＧＯＬＤ構造とＬＤＤ構造の多結晶シリコンＴＦＴで構成されるアクティブマトリクス型液晶ディスプレイの製造法について、図１３〜図１７を用いて詳細に説明する。
尚、本実施例では、第２のドライエッチング処理後に於いて、ＬＤＤ構造形成領域のゲート電極１７３５（図１４−Ｂ）にエッチング残膜であるテーパー形状領域が残存している場合について例示しており、次工程のＬＤＤ構造形成領域のみを開口する為のレジストパターン形成と第３のドライエッチング処理が必要な場合について記載している。
最初に、ガラス基板１７０１上にプラズマＣＶＤ法により、各々組成比の異なる第１層目の酸化窒化シリコン膜１７０２ａを５０ｎｍと第２層目の酸化窒化シリコン膜１７０２ｂを１００ｎｍの膜厚で堆積し、下地膜１７０２を成膜する。尚、ここで用いるガラス基板１７０１としては、石英ガラスまたはバリウムホウケイ酸ガラスまたはアルミノホウケイ酸ガラス等が有る。次に前記下地膜１７０２（１７０２ａと１７０２ｂ）上にプラズマＣＶＤ法により、非晶質シリコン膜５５ｎｍを堆積した後、ニッケル含有溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜を脱水素化処理（５００℃で１時間）した後、熱結晶化（５５０℃で４時間）を行い、更にレーザーアニール処理により多結晶シリコン膜とした。次にフォトリソグラフィ工程及びエッチング工程により、この多結晶シリコン膜をパターニングし、半導体層１７０３〜１７０７を形成した。この際、半導体層１７０３〜１７０７の形成後に、ＴＦＴのＶｔｈを制御する為の不純物元素（ボロンまたはリン）のドーピングを実施しても構わない。次に半導体層１７０３〜１７０７を覆う様に、プラズマＣＶＤ法により１１０ｎｍ厚の酸化窒化シリコン膜から成るゲート絶縁膜１７０８を形成し、更にゲート絶縁膜１７０８上に４００ｎｍ厚のＴａＮ膜から成るゲート電極膜１７０９をスパッタ法により堆積した（図１３−Ａ）。
次に、露光光の光強度を低減する機能を有するラインおよびスペースから成る回折格子パターンまたは半透膜で構成される補助パターンを設置したフォトマスクまたはレチクルをゲート電極形成用のフォトリソグラフィ工程に適用し、現像後レジストパターン１７１０ａ〜１７１３ａを形成する（図１３−Ｂ）。また、レジストパターン１７１４ａ、１７１５ａは、補助パターンを設置しないフォトマスク又はレチクルにより形成する。
この際、駆動回路１８０６の領域はＧＯＬＤ構造形成領域に該当し、画素領域１８０７での画素ＴＦＴ１８０４の領域はＬＤＤ構造形成領域に該当する為、適用する前記ゲート電極形成用フォトマスクまたはレチクルに於いて、対応するマスクパターンには光強度低減機能を有する補助パターンが設置される。また、画素領域１８０７の領域に於いて、単なる電極として機能する電極パターンに対応するマスクパターンには、補助パターンを設置する必要がない為、前記補助パターンが設置されないパターン構成となっている。この結果、ＧＯＬＤ構造形成領域の現像後レジストパターン１７１０ａ〜１７１２ａ及びＬＤＤ構造形成領域の現像後レジストパターン１７１３ａには、端部に近付く程、レジスト膜厚の徐々に薄くなるテーパー形状領域が形成される。尚、ＧＯＬＤ構造形成領域の現像後レジストパターン１７１０ａ〜１７１２ａ及びＬＤＤ構造形成領域の現像後レジストパターン１７１３ａに於ける前記テーパー形状領域の寸法は、最終的に形成されるＧＯＬＤ構造及びＬＤＤ構造トランジスタに於ける低濃度不純物領域（ｎ−領域）の寸法を考慮し、当該マスクパターンの前記補助パターン領域の寸法を調整することにより、適切な長さに形成される。本実施例では、ＧＯＬＤ構造形成領域の現像後レジストパターン１７１０ａ〜１７１２ａと比較し、ＬＤＤ構造形成領域の現像後レジストパターン１７１３ａに於ける前記テーパー形状領域の寸法が小さい場合について例示した。一方の現像後レジストパターン１７１４ａ〜１７１５ａは単なる電極を形成する為のレジストパターンである為、前記テーパー形状領域は存在せず、矩形形状のレジストパターンが形成される（図１３−Ｂ）。
次に前記現像後レジストパターン１７１０ａ〜１７１５ａをマスクに、第１のドライエッチング処理を行う。この所定時間のドライエッチング処理により、ＧＯＬＤ構造形成領域の現像後レジストパターン１７１０ａ〜１７１２ａ及びＬＤＤ構造形成領域の現像後レジストパターン１７１３ａをマスクとしてエッチングした結果、ゲート電極端部に近付く程、ゲート電極膜厚の薄くなる構造のテーパー形状領域を有したゲート電極１７１７〜１７２０が形成される。この際、ゲート電極１７１７〜１７２０のテーパー形状領域の残膜厚は、初期膜厚４００ｎｍの５〜３０％程度（好ましくは７〜８％程度、３０ｎｍ程度）になる様にエッチング処理される。一方の矩形形状の現像後レジストパターン１７１４ａ〜１７１５ａをマスクとしてドライエッチングした結果、矩形形状の電極１７２１〜１７２２が形成される。尚、ドライエッチング工程に於けるレジストパターンの形状は、現像後レジストパターン１７１０ａ〜１７１５ａからドライエッチング後レジストパターン１７１０ｂ〜１７１５ｂの形状に変化している。また、ゲート電極１７１７〜１７２０及び電極１７２１〜１７２２から露出した領域の酸化窒化シリコン膜から成るゲート絶縁膜１７０８は、ドライエッチングにより薄くなった形状のゲート絶縁膜１７１６に変化している（図１４−Ａ）。
次に、ゲート電極１７１７〜１７２０及び電極１７２１〜１７２２をマスクに、第１のイオン注入処理であるｎ型不純物の高濃度イオン注入を行う。半導体層１７０３〜１７０５に於いて、ＧＯＬＤ構造形成領域のゲート電極１７１７〜１７１９の外側に対応する領域にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域）１７２３〜１７２５が形成され、ゲート電極膜厚の薄い前記テーパー形状領域に対応する領域には、低濃度不純物領域（ｎ−領域）１７２８〜１７３０が形成される。また、半導体層１７０６に於いて、ＬＤＤ構造形成領域のゲート電極１７２０の外側に対応する領域にソース及びドレイン領域となる高濃度不純物領域（ｎ＋領域）１７２６が形成され、ゲート電極膜厚の薄い前記テーパー形状領域に対応する領域には、低濃度不純物領域（ｎ−領域）１７３１が形成される。一方、保持容量１８０５の領域である半導体層１７０７に於いて、電極１７２１の外側に対応する領域には高濃度不純物領域（ｎ＋領域）１７２７のみが形成される。この際、イオン注入条件はｎ型不純物としてリン（Ｐ）を用い、ドーズ量が５×１０１４〜５×１０１５ａｔｏｍｓ／ｃｍ２及び加速電圧が６０〜１００ｋＶの条件で処理した。また注入される実際の不純物濃度は、高濃度不純物領域（ｎ＋領域）１７２３〜１７２６で１×１０２０〜１×１０２２ａｔｏｍｓ／ｃｍ３程度、低濃度不純物領域（ｎ−領域）１７２８〜１７３１で１×１０１８〜１×１０１９ａｔｏｍｓ／ｃｍ３程度である（図１４−Ａ）。
次に、第２のドライエッチング処理を行う。この所定時間のドライエッチング処理により、ＧＯＬＤ構造形成領域に於けるゲート電極１７１７〜１７１９の端部の前記テーパー形状領域はエッチングされ、テーパー形状領域のエッチング残膜厚は更に薄くなり、テーパー形状領域の端部は後退し、ゲート電極１７３２〜１７３４が形成される。そして前記低濃度不純物領域（ｎ−領域）１７２８〜１７３０は、ゲート電極１７３２〜１７３４とオーバーラップしているＬｏｖ領域１７２８ａ〜１７３０ａとオーバーラップしていないＬｏｆｆ領域１７２８ｂ〜１７３０ｂに区分される。ＬＤＤ構造形成領域に於けるゲート電極１７２０の前記テーパー形状領域も、ＧＯＬＤ構造形成領域の場合と同様にドライエッチングされ、エッチング残膜であるテーパー形状領域を有するゲート電極１７３５が形成される。一方の矩形形状の電極１７２１〜１７２２も同様にドライエッチング処理が行われ、電極１７３６〜１７３７が形成されるが、電極の形状に大きな変化は認められない。この後、ゲート電極１７３２〜１７３５及び電極１７３６〜１７３７のドライエッチングマスクである不要なレジストパターンは、除去される（図１４−Ｂ）。もちろん、前記高濃度イオン注入の前に、不要なレジストパターンを除去してもよい。
次に、ＬＤＤ構造形成領域に於ける前記ゲート電極１７３５のエッチング残膜であるテーパー形状領域が残存している為、前記テーパー形状領域を選択的に除去する必要がある。この為、ＬＤＤ構造形成領域のみを開口する様に、新規にレジストパターン１７３９〜１７４２を形成する（図１５−Ａ）。
次に、第３のドライエッチング処理を行う。この所定時間のドライエッチング処理により、ＬＤＤ構造形成領域に於けるゲート電極１７３５の前記テーパー形状領域は選択的にエッチング除去され、矩形形状のゲート電極１７４３が形成される。この結果、半導体層１７０６に形成された低濃度不純物領域（ｎ−領域）１７３１とゲート電極１７４３はオーバーラップしない構造となり、ＬＤＤ構造トランジスタが形成される。この後、ドライエッチングマスクである前記レジストパターン１７３９〜１７４２は、除去される（図１５−Ｂ）。
次に、駆動回路１８０６に於けるｐチャネル型ＴＦＴ１８０２の領域と画素領域１８０７に於ける保持容量１８０５の領域をレジスト開口させる為の新規のフォトリソグラフィ処理をおこない、レジストパターン１７４４〜１７４６を形成する（図１６−Ａ）。
前記レジストパターン１７４４〜１７４６をマスクに、第２のイオン注入処理であるｐ型不純物の高濃度イオン注入を行う。この際、ｐチャネル型ＴＦＴ１８０２の領域には、ゲート電極１７３３をマスクに前記一導電型とは逆の導電型を付与する不純物元素のｐ型不純物であるボロン（Ｂ）等がイオン注入される。そして半導体層１７０４に於いて、ゲート電極１７３３の外側に対応する領域にソース及びドレイン領域となる高濃度不純物領域（ｐ＋領域）１７４７が形成され、ゲート電極１７３３の端部のゲート電極膜厚が薄くなったテーパー形状領域に対応する領域に低濃度不純物領域（ｐ−領域）１７４８が形成される。第２のイオン注入領域には、第１のイオン注入により、ｎ型不純物であるリン（Ｐ）が既にイオン注入されているが、ｐ型不純物であるボロン（Ｂ）の濃度が２×１０２０〜２×１０２１ａｔｏｍｓ／ｃｍ３となる様に高濃度にイオン注入される為、ｐチャネル型ＴＦＴ１８０２のソース及びドレイン領域として機能することができる。尚、保持容量１８０５の形成領域である半導体層１７０７に於いても、電極１７３６の外側に対応する領域に高濃度不純物領域（ｐ＋領域）１７４９が形成され、構造的にはシングルドレイン構造のｐチャネル型多結晶シリコンＴＦＴと同様の構造が形成されるが、保持容量１８０５として機能する領域である為、シングルドレイン構造多結晶シリコンＴＦＴにはなっていない（図１６−Ａ）。
次に前記レジストパターン１７４４〜１７４６を除去した後、プラズマＣＶＤ法により１５０ｎｍ厚の酸化窒化シリコン膜から成る第１の層間絶縁膜１７５０を堆積させる。更に、半導体層１７０３〜１７０７に注入された不純物元素（ｎ型不純物とｐ型不純物）を熱活性化処理する為、５５０℃で４時間の熱アニール処理を行う。尚、本実施例では、不純物元素の熱活性化処理と同時に、オフ電流値の低下と電界効果移動度の向上を目的として、半導体層１７０３〜１７０７を結晶化する際に使用した触媒のニッケル（Ｎｉ）を不純物領域１７２３〜１７２７に含まれている高濃度のリン（Ｐ）でゲッタリングしている。このゲッタリング処理により、チャネル形成領域となる半導体層中のニッケル（Ｎｉ）濃度の低減を達成している。この方法で製造したチャネル形成領域を有する多結晶シリコンＴＦＴは、結晶性が良好な為、高い電界効果移動度を有し、オフ電流値の低下等の良好な電気特性を示すことができる。前記熱活性化処理は、第１の層間絶縁膜１７５０を堆積する前に行っても構わないが、ゲート電極１７３２〜１７３４，１７４３と電極１７３６〜１７３７の配線材料の耐熱性が弱い場合には、本実施例の様に、層間絶縁膜を堆積した後に熱活性化処理を行う方が望ましい。次に水素を３％含有する窒素雰囲気中で４１０℃で１時間の水素化処理を行うことにより、半導体層１７０３〜１７０７のダングリングボンドを終端させる（図１６−Ｂ）。
次に酸化窒化シリコン膜から成る第１の層間絶縁膜１７５０の上に、１．６μｍ厚のアクリル樹脂膜から成る有機絶縁材料の第２の層間絶縁膜１７５１を成膜する。その後、フォトリソグラフィ処理とドライエッチング処理により、第２の層間絶縁膜１７５１にコンタクトホールを形成する。この際、このコンタクトホールは、ソース配線として機能する電極１７３７と不純物領域１７２３，１７２５，１７２６，１７４７，１７４９に接続する様に形成される（図１７−Ａ）。
次に、駆動回路１８０６の不純物領域１７２３，１７２５，１７４７と電気的に接続する為の金属配線１７５２〜１７５７を形成する。また前記金属配線１７５２〜１７５７と同時に、画素領域１８０７の接続電極１７５８，１７６０，１７６１とゲート配線１７５９を形成する。尚、金属配線材料は、５０ｎｍ厚のＴｉ膜と５００ｎｍ厚のＡｌ−Ｔｉ合金膜の積層膜で構成されている。接続電極１７５８は、不純物領域１７２６を介して、ソース配線として機能する電極１７３７と画素ＴＦＴ１８０４を電気的に接続する為に形成されている。接続電極１７６０は、画素ＴＦＴ１８０４の不純物領域１７２６と電気的に接続されており、接続電極１７６１は保持容量１８０５の不純物領域１７４９と電気的に接続されている。ゲート配線１７５９は、画素ＴＦＴ１８０４の複数のゲート電極１７４３を電気的に接続する為に形成されている。次に、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉ−Ｏｘｉｄｅ）等の透明導電膜を８０〜１２０ｎｍの厚さで堆積し、フォトリソグラフィ処理とエッチング処理により、画素電極１７６２を形成する。画素電極１７６２は、接続電極１７６０を介して、画素ＴＦＴ１８０４のソースドレイン領域である不純物領域１７２６と電気的に接続されており、更に接続電極１７６１を介して、保持容量１８０５の不純物領域１７４９と電気的に接続される（図１７−Ｂ）。
以上の製造工程により、ｎチャネル型ＴＦＴ１８０１とｐチャネル型ＴＦＴ１８０２とｎチャネル型ＴＦＴ１８０３を含有している駆動回路１８０６と、画素ＴＦＴ１８０４と保持容量１８０５を含有している画素領域１８０７で構成される液晶ディスプレイを製造することができる。
本発明を適用して、様々な電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型発光装置、アクティブマトリクス型ＥＣ表示装置）
を作製することができる。即ち、それら電気光学装置を表示部に組み込んださまざまな電子機器に本発明を適用できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの例を図１８、図１９及び図２０に示す。
図１８（Ａ）はパーソナルコンピュータであり、本体３００１、画像入力部３００２、表示部３００３、キーボード３００４等を含む。本発明を表示部３００３に適用することができる。
図１８（Ｂ）はビデオカメラであり、本体３１０１、表示部３１０２、音声入力部３１０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６等を含む。本発明を表示部３１０２に適用することができる。
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体３２０１、カメラ部３２０２、受像部３２０３、操作スイッチ３２０４、表示部３２０５等を含む。本発明は表示部３２０５に適用できる。
図１８（Ｄ）はゴーグル型ディスプレイであり、本体３３０１、表示部３３０２、アーム部３３０３等を含む。本発明は表示部３３０２に適用することができる。
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体３４０１、表示部３４０２、スピーカ部３４０３、記録媒体３４０４、操作スイッチ３４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部３４０２に適用することができる。
図１８（Ｆ）はデジタルカメラであり、本体３５０１、表示部３５０２、接眼部３５０３、操作スイッチ３５０４、受像部（図示しない）等を含む。本発明を表示部３５０２に適用することができる。
図１９（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２等を含む。本発明は投射装置３６０１の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。
図１９（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４等を含む。本発明は投射装置３７０２の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。
なお、図１９（Ｃ）は、図１９（Ａ）及び図１９（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１９（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
また、図１９（Ｄ）は、図１９（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図１９（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
ただし、図１９に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及び発光装置での適用例は図示していない。
図２０（Ａ）は携帯電話であり、本体３９０１、音声出力部３９０２、音声入力部３９０３、表示部３９０４、操作スイッチ３９０５、アンテナ３９０６等を含む。本発明を表示部３９０４に適用することができる。
図２０（Ｂ）は携帯書籍（電子書籍）であり、本体４００１、表示部４００２、４００３、記憶媒体４００４、操作スイッチ４００５、アンテナ４００６等を含む。本発明は表示部４００２、４００３に適用することができる。
図２０（Ｃ）はディスプレイであり、本体４１０１、支持台４１０２、表示部４１０３等を含む。本発明は表示部４１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
以上の様に、本発明の適用範囲は極めて広く、さまざま分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態１乃至５および実施例１〜２のどのような組み合わせからなる構成を用いても実現することができる。
１０１ ：ゲート電極形成用フォトマスクまたはレチクル
１０２ ：遮光部
１０３ ：スリット部（回折格子パターン）
１０４ ：透光部
１０５ ：ゲート電極形成用フォトマスクまたはレチクル
１０６ ：遮光部
１０７ ：スリット部（回折格子パターン）
１０８ ：透光部
１０９ ：光強度分布
１１０ ：ゲート電極形成用フォトマスクまたはレチクル
１１１ ：遮光部
１１２ ：半透光部（半透膜）
１１３ ：透光部
１１４ ：光強度分布

２０１ ：ガラス基板
２０２ ：多結晶シリコン膜
２０３ａ：ゲート絶縁膜（酸化窒化シリコン膜）
２０３ｂ：ゲート絶縁膜（酸化窒化シリコン膜）
２０４ａ：ゲート電極膜
２０４ｂ：ゲート電極
２０５ａ：現像後レジストパターン
２０５ｂ：ドライエッチング後レジストパターン
２０６ ：高濃度不純物領域（ｎ＋領域）
２０７ ：低濃度不純物領域（ｎ−領域）

３０１ ：ガラス基板
３０２ ：多結晶シリコン膜
３０３ ：ゲート絶縁膜（酸化窒化シリコン膜）
３０４ ：ゲート電極膜
３０５ ：現像後レジストパターン
３０６ ：現像後レジストパターン
３０７ ：ドライエッチング後レジストパターン
３０８ ：ゲート電極
３０９ ：ゲート絶縁膜（酸化窒化シリコン膜）
３１０ ：ドライエッチング後レジストパターン
３１１ ：ゲート電極
３１２ ：ゲート絶縁膜（酸化窒化シリコン膜）
３１３ ：低濃度不純物領域（ｎ−領域）
３１４ ：低濃度不純物領域（ｎ−領域）
３１５ ：レジストパターン
３１６ ：高濃度不純物領域（ｎ＋領域）
３１７ ：低濃度不純物領域（ｎ−領域）
３１８ ：高濃度不純物領域（ｎ＋領域）
３１９ ：低濃度不純物領域（ｎ−領域）
３２０ ：高濃度不純物領域（ｎ＋領域）

４０１ ：ＧＯＬＤ構造形成領域
４０２ ：ＬＤＤ構造形成領域
４０３ ：シングルドレイン構造形成領域

５０１ ：画素領域
５０２ ：シフトレジスタ回路
５０３ ：レベルシフタ回路
５０４ ：バッファ回路
５０５ ：サンプリング回路
５０６ ：シフトレジスタ回路
５０７ ：レベルシフタ回路
５０８ ：バッファ回路

６０１ ：ガラス基板
６０２ ：下地膜
６０２ａ：第１層目の酸化窒化シリコン膜
６０２ｂ：第２層目の酸化窒化シリコン膜
６０３ 〜６０７ ：半導体層
６０８ ：ゲート絶縁膜（酸化窒化シリコン膜）
６０９ ：ゲート電極膜（ＴａＮ膜）
６１０ａ〜６１５ａ：現像後レジストパターン
６１０ｂ〜６１５ｂ：ドライエッチング後レジストパターン
６１６ ：ゲート絶縁膜
６１７ 〜６２２ ：ゲート電極
６２３ 〜６２７ ：低濃度不純物領域（ｎ−領域）
６２８ ：レジストパターン
６２９ 〜６３３ ：高濃度不純物領域（ｎ＋領域）
６３４ 〜６３７ ：低濃度不純物領域（ｎ−領域）
６３８ 〜６４０ ：レジストパターン
６４１ 〜６４２ ：高濃度不純物領域（ｎ＋領域）
６４３ 〜６４４ ：低濃度不純物領域（ｎ−領域）
６４５ ：第１の層間絶縁膜（酸化窒化シリコン膜）
６４６ ：第２の層間絶縁膜（アクリル樹脂膜）
６４７ 〜６５２ ：金属配線
６５３ ：接続電極
６５４ ：ゲート配線
６５５ 〜６５６ ：接続電極
６５７ ：画素電極（ＩＴＯ等）

７０１ ：ｎチャネル型ＴＦＴ
７０２ ：ｐチャネル型ＴＦＴ
７０３ ：ｎチャネル型ＴＦＴ
７０４ ：画素ＴＦＴ
７０５ ：保持容量
７０６ ：駆動回路
７０７ ：画素領域

９０１ ：ゲート電極形成用フォトマスクまたはレチクル
９０２ ：遮光部
９０３ ：スリット部（回折格子パターン）
９０４ ：透光部
９０５ ：ゲート電極形成用フォトマスクまたはレチクル
９０６ ：遮光部
９０７ ：スリット部（回折格子パターン）
９０８ ：透光部
９０９ ：光強度分布
９１０ ：ゲート電極形成用フォトマスクまたはレチクル
９１１ ：遮光部
９１２ ：半透光部（半透膜）
９１３ ：透光部
９１４ ：光強度分布

１００１ ：ガラス基板
１００２ ：多結晶シリコン膜
１００３ ：ゲート絶縁膜
１００４ ：ゲート電極膜
１００５ ：現像後レジストパターン
１００６ ：ドライエッチング後レジストパターン
１００７ ：ゲート電極（第１のドライエッチング処理後）
１００８ ：ゲート絶縁膜（第１のドライエッチング処理後）
１００９ ：高濃度不純物領域（ｎ＋領域）
１０１０ ：低濃度不純物領域（ｎ−領域）
１０１０ａ：Ｌｏｖ領域
１０１０ｂ：Ｌｏｆｆ領域
１０１１ ：ゲート電極（第２のドライエッチング処理後）
１０１２ ：ゲート絶縁膜（第２のドライエッチング処理後）

１１０１ ：ガラス基板
１１０２ ：多結晶シリコン膜
１１０３ ：ゲート絶縁膜
１１０４ ：ゲート電極膜
１１０５ 〜１１０７ ：現像後レジストパターン
１１０８ 〜１１１０ ：ドライエッチング後レジストパターン
１１１１ 〜１１１３ ：ゲート電極（第１のドライエッチング処理後）
１１１４ 〜１１１６ ：ゲート絶縁膜（第１のドライエッチング処理後）
１１１７ ：高濃度不純物領域（ｎ＋領域）
１１１８ ：低濃度不純物領域（ｎ−領域）
１１１８ａ：Ｌｏｖ領域
１１１８ｂ：Ｌｏｆｆ領域
１１１９ ：高濃度不純物領域（ｎ＋領域）
１１２０ ：低濃度不純物領域（ｎ−領域）
１１２１ ：高濃度不純物領域（ｎ＋領域）
１１２２ 〜１１２４ ：ゲート電極（第２のドライエッチング処理後）
１１２５ 〜１１２７ ：レジストパターン
１１２８ ：ゲート電極（第３のドライエッチング処理後）

１２０１ ：ガラス基板
１２０２ ：多結晶シリコン膜
１２０３ ：ゲート絶縁膜
１２０４ ：ゲート電極膜
１２０５ 〜１２０７ ：現像後レジストパターン
１２０８ 〜１２１０ ：ドライエッチング後レジストパターン
１２１１ 〜１２１３ ：ゲート電極（第１のドライエッチング処理後）
１２１４ 〜１２１６ ：ゲート絶縁膜（第１のドライエッチング処理後）
１２１７ ：高濃度不純物領域（ｎ＋領域）
１２１８ ：低濃度不純物領域（ｎ−領域）
１２１８ａ：Ｌｏｖ領域
１２１８ｂ：Ｌｏｆｆ領域
１２１９ ：高濃度不純物領域（ｎ＋領域）
１２２０ ：低濃度不純物領域（ｎ−領域）
１２２１ ：高濃度不純物領域（ｎ＋領域）
１２２２ 〜１２２４ ：ゲート電極（第２のドライエッチング処理後）

１３０１ ：ガラス基板
１３０２ ：多結晶シリコン膜
１３０３ ：ゲート絶縁膜（酸化窒化シリコン膜）
１３０４ ：ゲート電極膜
１３０５ ：現像後レジストパターン
１３０６ ：現像後レジストパターン
１３０７ ：ドライエッチング後レジストパターン
１３０８ ：ゲート電極
１３０９ ：ゲート絶縁膜（酸化窒化シリコン膜）
１３１０ ：ドライエッチング後レジストパターン
１３１１ ：ゲート電極
１３１２ ：ゲート絶縁膜（酸化窒化シリコン膜）
１３１３ ：低濃度不純物領域（ｎ−領域）
１３１４ ：低濃度不純物領域（ｎ−領域）
１３１５ ：レジストパターン
１３１６ ：高濃度不純物領域（ｎ＋領域）
１３１７ ：低濃度不純物領域（ｎ−領域）
１３１８ ：高濃度不純物領域（ｎ＋領域）
１３１９ ：低濃度不純物領域（ｎ−領域）
１３２０ ：高濃度不純物領域（ｎ＋領域）

１４０１ ：ＧＯＬＤ構造形成領域
１４０２ ：ＬＤＤ構造形成領域
１４０３ ：シングルドレイン構造形成領域

１５０１ ：ＧＯＬＤ構造形成領域
１５０２ ：ＬＤＤ構造形成領域
１５０３ ：シングルドレイン構造形成領域

１７０１ ：ガラス基板
１７０２ ：下地膜
１７０２ａ：第１層目の酸化窒化シリコン膜
１７０２ｂ：第２層目の酸化窒化シリコン膜
１７０３ 〜１７０７ ：半導体層（多結晶シリコン膜）
１７０８ ：ゲート絶縁膜（酸化窒化シリコン膜）
１７０９ ：ゲート電極膜（ＴａＮ膜）
１７１０ａ〜１７１５ａ：現像後レジストパターン
１７１０ｂ〜１７１５ｂ：ドライエッチング後レジストパターン
１７１６ ：ゲート絶縁膜（第１のドライエッチング処理後）
１７１７ 〜１７２０ ：ゲート電極（第１のドライエッチング処理後）
１７２１ 〜１７２２ ：電極（第１のドライエッチング処理後）
１７２３ 〜１７２７ ：高濃度不純物領域（ｎ＋領域）
１７２８ 〜１７３１ ：低濃度不純物領域（ｎ−領域）
１７２８ａ〜１７３０ａ：Ｌｏｖ領域
１７２８ｂ〜１７３０ｂ：Ｌｏｆｆ領域
１７３２ 〜１７３５ ： ゲート電極（第２のドライエッチング処理後）
１７３６ 〜１７３７ ：電極（第２のドライエッチング処理後）
１７３８ ：ゲート絶縁膜（第２のドライエッチング処理後）
１７３９ 〜１７４２ ：レジストパターン
１７４３ ：ゲート電極（第３のドライエッチング処理後）
１７４４ 〜１７４６ ：レジストパターン
１７４７ ：高濃度不純物領域（ｐ＋領域）
１７４８ ：低濃度不純物領域（ｐ−領域）
１７４９ ：高濃度不純物領域（ｐ＋領域）
１７５０ ：第１の層間絶縁膜（酸化窒化シリコン膜）
１７５１ ：第２の層間絶縁膜（アクリル樹脂膜）
１７５２ 〜１７５７ ：金属配線
１７５８ ：接続電極
１７５９ ：ゲート配線
１７６０ 〜１７６１ ：接続電極
１７６２ ：画素電極（ＩＴＯ等）

１８０１ ：ｎチャネル型ＴＦＴ
１８０２ ：ｐチャネル型ＴＦＴ
１８０３ ：ｎチャネル型ＴＦＴ
１８０４ ：画素ＴＦＴ
１８０５ ：保持容量
１８０６ ：駆動回路
１８０７ ：画素領域

Claims (1)

  1. 第１の半導体層、第２の半導体層、及び第３の半導体層上に、絶縁膜を介して導電膜を形成し、
    前記導電膜上に、
    中央部より端部の膜厚が小さい第１のレジストパターンと、
    中央部より端部の膜厚が小さい第２のレジストパターンと、
    中央部より端部の膜厚が小さい第３のレジストパターンとを形成し、
    前記第１のレジストパターン乃至前記第３のレジストパターンをマスクとして前記導電膜のエッチングを行って、
    前記第１の半導体層上に、中央部より端部の膜厚が小さい第１のゲート電極と、
    前記第２の半導体層上に、中央部より端部の膜厚が小さい電極と、
    前記第３の半導体層上に、中央部より端部の膜厚が小さい第２のゲート電極とを形成し、
    前記第１のレジストパターンの一部が前記第１のゲート電極上に重なった構造体、前記第２のレジストパターンの一部が前記電極上に重なった構造体、及び前記第３のレジストパターンの一部が前記第２のゲート電極上に重なった構造体をマスクとして、前記第１の半導体層乃至前記第３の半導体層に第１の不純物元素を注入して、
    前記第１のゲート電極の外側に対応する前記第１の半導体層に第１の不純物領域と、
    前記電極の外側に対応する前記第２の半導体層に第２の不純物領域と、
    前記第２のゲート電極の外側に対応する前記第３の半導体層に第３の不純物領域とを形成し、
    前記第１のレジストパターン乃至前記第３のレジストパターンを除去し、
    前記第１のゲート電極上に、第４のレジストパターンを形成し、
    前記第４のレジストパターン、前記電極、及び前記第２のゲート電極をマスクとして、前記第１の半導体層乃至前記第３の半導体層に第２の不純物元素を注入して、
    前記第１のゲート電極の外側に対応する前記第１の半導体層に第４の不純物領域と、
    前記電極の外側に対応する前記第２の半導体層に第５の不純物領域と、
    前記電極の端部と重なる前記第２の半導体層に第６の不純物領域と
    前記第２のゲート電極の外側に対応する前記第３の半導体層に第７の不純物領域と、
    前記第２のゲート電極の端部と重なる前記第３の半導体層に第８の不純物領域とを形成することを特徴とする半導体装置の作製方法。
JP2011263276A 2000-08-11 2011-12-01 半導体装置の作製方法 Expired - Fee Related JP5371156B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011263276A JP5371156B2 (ja) 2000-08-11 2011-12-01 半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000244860 2000-08-11
JP2000244860 2000-08-11
JP2000267851 2000-09-04
JP2000267851 2000-09-04
JP2011263276A JP5371156B2 (ja) 2000-08-11 2011-12-01 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001244237A Division JP4954401B2 (ja) 2000-08-11 2001-08-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012089860A JP2012089860A (ja) 2012-05-10
JP5371156B2 true JP5371156B2 (ja) 2013-12-18

Family

ID=26597871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011263276A Expired - Fee Related JP5371156B2 (ja) 2000-08-11 2011-12-01 半導体装置の作製方法

Country Status (2)

Country Link
US (6) US7223643B2 (ja)
JP (1) JP5371156B2 (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397875B1 (ko) * 2000-05-18 2003-09-13 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3914753B2 (ja) * 2000-11-30 2007-05-16 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置およびスイッチング素子
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
US7238963B2 (en) 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
US7145209B2 (en) * 2003-05-20 2006-12-05 Tpo Displays Corp. Thin film transistor and fabrication method thereof
SG142140A1 (en) * 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
JP4741177B2 (ja) * 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
US7115488B2 (en) * 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7928654B2 (en) 2003-08-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR100566612B1 (ko) * 2003-09-23 2006-03-31 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
US20050074914A1 (en) * 2003-10-06 2005-04-07 Toppoly Optoelectronics Corp. Semiconductor device and method of fabrication the same
KR100635048B1 (ko) * 2003-11-25 2006-10-17 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시 장치
US7619258B2 (en) * 2004-03-16 2009-11-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US20050258488A1 (en) * 2004-04-27 2005-11-24 Toppoly Optoelectronics Corp. Serially connected thin film transistors and fabrication methods thereof
TWI366218B (en) * 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4321486B2 (ja) * 2004-07-12 2009-08-26 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101097915B1 (ko) * 2005-02-07 2011-12-23 삼성전자주식회사 레이저 장치 및 이를 이용한 박막트랜지스터의 제조방법
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7579220B2 (en) * 2005-05-20 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method
US7608490B2 (en) * 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7588970B2 (en) * 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7737442B2 (en) * 2005-06-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7807516B2 (en) * 2005-06-30 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7867791B2 (en) 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
US7875483B2 (en) * 2005-08-10 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microelectromechanical system
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
US7524593B2 (en) * 2005-08-12 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Exposure mask
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI400758B (zh) 2005-12-28 2013-07-01 Semiconductor Energy Lab 半導體裝置的製造方法
US7847904B2 (en) * 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
KR101245991B1 (ko) * 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
JP5352081B2 (ja) 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5250832B2 (ja) * 2007-07-09 2013-07-31 ゴールドチャームリミテッド アクティブマトリクス駆動表示装置
KR101448903B1 (ko) 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP5380037B2 (ja) * 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
EP2232561A4 (en) * 2007-12-03 2015-05-06 Semiconductor Energy Lab METHOD OF MANUFACTURING A THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING A DISPLAY ARRANGEMENT
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2926872B1 (fr) * 2008-01-28 2010-02-19 Imerys Tc Bruleur, notamment pour four de cuisson de produits en ceramique et installation correspondante.
US8035107B2 (en) * 2008-02-26 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
WO2009107686A1 (en) * 2008-02-27 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof, and electronic device
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
US7749820B2 (en) * 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7989275B2 (en) * 2008-03-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7883943B2 (en) 2008-03-11 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US7985605B2 (en) 2008-04-17 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
JP2009265748A (ja) * 2008-04-22 2009-11-12 Hitachi Displays Ltd タッチパネル付き表示装置
KR100908236B1 (ko) 2008-04-24 2009-07-20 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
US7790483B2 (en) * 2008-06-17 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof
US20100138765A1 (en) * 2008-11-30 2010-06-03 Nokia Corporation Indicator Pop-Up
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
JP5503995B2 (ja) * 2009-02-13 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7989234B2 (en) 2009-02-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US8202769B2 (en) * 2009-03-11 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5539765B2 (ja) * 2009-03-26 2014-07-02 株式会社半導体エネルギー研究所 トランジスタの作製方法
US8461630B2 (en) 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8766361B2 (en) 2010-12-16 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8853796B2 (en) * 2011-05-19 2014-10-07 GLOBALFOUNDIERS Singapore Pte. Ltd. High-K metal gate device
CN103178006B (zh) * 2013-03-29 2015-09-23 上海和辉光电有限公司 调整低温多晶硅晶体管阀值电压的方法
CN103700623B (zh) * 2014-01-07 2016-09-28 上海华虹宏力半导体制造有限公司 氮化钽的刻蚀方法、磁传感器的形成方法
CN104916775B (zh) * 2015-04-17 2017-11-24 上海华虹宏力半导体制造有限公司 一种3d磁传感器的制作方法
US10379889B2 (en) * 2015-06-15 2019-08-13 Microsoft Technology Licensing, Llc Monitoring and reporting performance of collaboration services using a monitoring service native to the collaboration service
JP6737620B2 (ja) * 2016-04-04 2020-08-12 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
CN107153324B (zh) * 2017-06-22 2019-09-13 深圳市华星光电半导体显示技术有限公司 光罩结构及阵列基板制造方法
CN107195689B (zh) * 2017-07-21 2021-01-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、oled显示面板
US10497724B2 (en) * 2017-12-28 2019-12-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of a thin film transistor and manufacturing method of an array substrate
CN110729181B (zh) * 2019-10-22 2022-08-23 成都海威华芯科技有限公司 一种高电子迁移率晶体管t形栅的制造方法、t形栅和晶体管
CN110718456B (zh) * 2019-10-22 2022-08-23 成都海威华芯科技有限公司 一种可靠性高的t形栅制造方法、t形栅和高电子迁移率晶体管
KR20230088074A (ko) * 2021-12-10 2023-06-19 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2006A (en) * 1841-03-16 Clamp for crimping leather
US660462A (en) * 1900-02-07 1900-10-23 Thomas f rowland Combustion-chamber for steam-generators.
US4818715A (en) * 1987-07-09 1989-04-04 Industrial Technology Research Institute Method of fabricating a LDDFET with self-aligned silicide
JPH02156624A (ja) 1988-12-09 1990-06-15 Mitsubishi Electric Corp 半導体装置の製造方法
KR940007451B1 (ko) * 1991-09-06 1994-08-18 주식회사 금성사 박막트랜지스터 제조방법
US5744381A (en) * 1995-03-13 1998-04-28 Kabushiki Kaisha Toshiba Method of inspecting a pattern formed on a sample for a defect, and an apparatus thereof
JPH0918005A (ja) * 1995-06-30 1997-01-17 Citizen Watch Co Ltd 液晶表示装置用薄膜トランジスター
JPH0918006A (ja) * 1995-07-03 1997-01-17 Citizen Watch Co Ltd 薄膜トランジスタおよびその製造方法
JPH1032327A (ja) 1996-07-12 1998-02-03 Nittetsu Semiconductor Kk 半導体装置とその製造方法およびレジストパターンの形成方法ならびにそれに用いるレチクル
US6420073B1 (en) 1997-03-21 2002-07-16 Digital Optics Corp. Fabricating optical elements using a photoresist formed from proximity printing of a gray level mask
US6071652A (en) 1997-03-21 2000-06-06 Digital Optics Corporation Fabricating optical elements using a photoresist formed from contact printing of a gray level mask
US6461970B1 (en) * 1998-06-10 2002-10-08 Micron Technology, Inc. Method of reducing defects in anti-reflective coatings and semiconductor structures fabricated thereby
JP3883706B2 (ja) * 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
JP4264675B2 (ja) * 1998-08-17 2009-05-20 栄 田中 液晶表示装置とその製造方法
JP2000112114A (ja) 1998-10-08 2000-04-21 Hitachi Ltd 半導体装置及び半導体装置の製造方法
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP4159712B2 (ja) 1998-11-17 2008-10-01 株式会社半導体エネルギー研究所 半導体装置、アクティブマトリクス型表示装置、液晶表示装置、エレクトロルミネッセンス表示装置、ビデオカメラ、デジタルカメラ、プロジェクタ、ゴーグル型ディスプレイ、カーナビゲーションシステム、パーソナルコンピュータ又は携帯型情報端末
US6420758B1 (en) 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
JP4536187B2 (ja) 1998-11-17 2010-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6255130B1 (en) 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2256808A2 (en) 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
US6541294B1 (en) 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW480554B (en) 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3538084B2 (ja) 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6534425B1 (en) * 1999-12-02 2003-03-18 Seagate Technology Llc Mask design and method for controlled profile fabrication
TW480576B (en) 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
US6872604B2 (en) 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
US6613620B2 (en) 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW494580B (en) * 2001-04-30 2002-07-11 Hannstar Display Corp Manufacturing method of thin film transistor and its driving devices

Also Published As

Publication number Publication date
US20110294266A1 (en) 2011-12-01
JP2012089860A (ja) 2012-05-10
US7955912B2 (en) 2011-06-07
US7169656B2 (en) 2007-01-30
US7223643B2 (en) 2007-05-29
US20020025591A1 (en) 2002-02-28
US20070218604A1 (en) 2007-09-20
US20080119024A1 (en) 2008-05-22
US7316946B2 (en) 2008-01-08
US7745271B2 (en) 2010-06-29
US20100261320A1 (en) 2010-10-14
US8324032B2 (en) 2012-12-04
US20060014335A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
JP5371156B2 (ja) 半導体装置の作製方法
JP4954401B2 (ja) 半導体装置の製造方法
US6562671B2 (en) Semiconductor display device and manufacturing method thereof
JP3538084B2 (ja) 半導体装置の作製方法
JP4798824B2 (ja) 半導体装置およびその作製方法
JP5427969B2 (ja) 半導体装置の作製方法
US8420546B2 (en) Manufacturing method of semiconductor device
JP4011304B2 (ja) 半導体装置およびその作製方法
JP2001142224A (ja) 半導体装置の作製方法
JP2002190479A (ja) 半導体表示装置及びその作製方法
JP4127467B2 (ja) 半導体装置の作製方法
JP5264023B2 (ja) 表示装置
JP4202777B2 (ja) 半導体装置の作製方法
JP5030341B2 (ja) 半導体装置
JP4801622B2 (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R150 Certificate of patent or registration of utility model

Ref document number: 5371156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees