JPH02156624A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02156624A JPH02156624A JP63310083A JP31008388A JPH02156624A JP H02156624 A JPH02156624 A JP H02156624A JP 63310083 A JP63310083 A JP 63310083A JP 31008388 A JP31008388 A JP 31008388A JP H02156624 A JPH02156624 A JP H02156624A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- ray
- film
- ray mask
- multistage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000463 material Substances 0.000 claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 14
- 239000010408 film Substances 0.000 description 23
- 239000010410 layer Substances 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、特に、Ｘ線
露光用のマスクを用いた半導体装置の製造方法に関する
ものである。
露光用のマスクを用いた半導体装置の製造方法に関する
ものである。
第４図（ａ）〜（ｄ）は、従来の半導体装置の製造法を
工程を追って示し、同図（ａ） において、マスク基板
（１）にＸ線マスク材（２）が配置されており、一方、
半導体基板（３）ニはたい積膜（４）、フォトレジスト
（５）が積層されている。また同図（ａ）および（ｃｌ
に示す矢印は、それぞれＸ線の入射方向およびエッチャ
ントの入射方向を表わしている。
工程を追って示し、同図（ａ） において、マスク基板
（１）にＸ線マスク材（２）が配置されており、一方、
半導体基板（３）ニはたい積膜（４）、フォトレジスト
（５）が積層されている。また同図（ａ）および（ｃｌ
に示す矢印は、それぞれＸ線の入射方向およびエッチャ
ントの入射方向を表わしている。
次に製造方法について説明する。まず、第４図（ａｌに
示すようＫ、半導体基板（３）上に、酸化膜、窒化膜、
シリコン膜、シリサイド膜、ポリサイド膜、金属膜、ア
ルミ膜などでなるたい積膜（４）をＣＶＤ法、スパッタ
法などによりたい積し、フォトレジスト（５）（単層レ
ジストでも多層レジストでもよい）を塗布する。次ＫＸ
線マスク材（２）を設けたマスク基板（１）を透してＸ
線を露光し、第４図（ｂ）に示すように、フォトレジス
ト（５）をパターニングし、ついで第４図（Ｃ）に示す
ように、ドライエツチング（ウェットエツチングでもよ
い）により、第４図（ｄ） Ｋ示すように、たい積膜（
４）をパターニングする。
示すようＫ、半導体基板（３）上に、酸化膜、窒化膜、
シリコン膜、シリサイド膜、ポリサイド膜、金属膜、ア
ルミ膜などでなるたい積膜（４）をＣＶＤ法、スパッタ
法などによりたい積し、フォトレジスト（５）（単層レ
ジストでも多層レジストでもよい）を塗布する。次ＫＸ
線マスク材（２）を設けたマスク基板（１）を透してＸ
線を露光し、第４図（ｂ）に示すように、フォトレジス
ト（５）をパターニングし、ついで第４図（Ｃ）に示す
ように、ドライエツチング（ウェットエツチングでもよ
い）により、第４図（ｄ） Ｋ示すように、たい積膜（
４）をパターニングする。
以上のような従来の半導体装置の製造方法では、１回の
Ｘ線露光、エツチングにより、たい積換を単一膜厚にし
かパターニングすることができない。
Ｘ線露光、エツチングにより、たい積換を単一膜厚にし
かパターニングすることができない。
デバイスが高集積化、高密度化するにつれて、般Ｋ 製
ｍプロセス―フローは長くなるので、以上のような従来
の製造方法では、フローの簡略化には全く寄与せず、デ
バイスの縮小化によるコスト・ダウンを、プロセス・フ
ローが長くなることにより打ち消してしまうという問題
点があった。
ｍプロセス―フローは長くなるので、以上のような従来
の製造方法では、フローの簡略化には全く寄与せず、デ
バイスの縮小化によるコスト・ダウンを、プロセス・フ
ローが長くなることにより打ち消してしまうという問題
点があった。
この発明は上記のような問題点を解消するためになされ
たもので、１回のＸ線露光、エツチングにより、たい積
換を複数膜厚にパターニングすることができる半導体装
置の製造方法を得ることを目的とする。
たもので、１回のＸ線露光、エツチングにより、たい積
換を複数膜厚にパターニングすることができる半導体装
置の製造方法を得ることを目的とする。
この発明に係る半導体装置の製造方法は、露光用のＸ線
マスク材として、多層化、多段階化されたものを用い、
Ｘ線マスク材のＸ線透過率を変化させる。
マスク材として、多層化、多段階化されたものを用い、
Ｘ線マスク材のＸ線透過率を変化させる。
この発明においては、フォトレジストをＸ線露光により
多段階にパターニングした後に、フォトレジストとたい
積換とに対するエツチングレートの比を適切に調整して
、フォトレジストとたい積換とを同時匠異方性エツチン
グすることにより、たい積換を多段階にパターニングす
る。
多段階にパターニングした後に、フォトレジストとたい
積換とに対するエツチングレートの比を適切に調整して
、フォトレジストとたい積換とを同時匠異方性エツチン
グすることにより、たい積換を多段階にパターニングす
る。
以下、この発明の一実施例を第１図を参照して説明する
。第１図（ａ）〜（ｄ）は半導体装置の製造方法を工程
を追って示し、図において符号（１） ｌ （３）〜（
５）は第４図に示したものと同等であるので説明を省略
する。（２ａ）は第１のＸ線マスク材、（２ｂ）は第２
のＸ線マスク材である。また、第１図（ａｌおよび（Ｃ
）に示す矢印はそれぞれ、Ｘ線の入射方向およびエッチ
ャントの入射方向である。
。第１図（ａ）〜（ｄ）は半導体装置の製造方法を工程
を追って示し、図において符号（１） ｌ （３）〜（
５）は第４図に示したものと同等であるので説明を省略
する。（２ａ）は第１のＸ線マスク材、（２ｂ）は第２
のＸ線マスク材である。また、第１図（ａｌおよび（Ｃ
）に示す矢印はそれぞれ、Ｘ線の入射方向およびエッチ
ャントの入射方向である。
次に製造プロセス・フローについて説明する。
まず、第１図（ａ）に示すように、半導体基板（３）上
に酸化膜、窒化膜、シリコン膜、シリサイド膜、ポリサ
イド膜、金属膜、アルミ膜などでなるたい積換（４）を
ＣＶＤ法、スパッタ法などによりたい積し、フォトレジ
スト（５）（単層レジストでも、多層レジストでもよい
）を塗布する。
に酸化膜、窒化膜、シリコン膜、シリサイド膜、ポリサ
イド膜、金属膜、アルミ膜などでなるたい積換（４）を
ＣＶＤ法、スパッタ法などによりたい積し、フォトレジ
スト（５）（単層レジストでも、多層レジストでもよい
）を塗布する。
多層化、多段階化された露光用Ｘ線マスク材（２ａ）（
２ｂ）を設けたマスク基板（１）を透してＸ線露光する
ことによって、第１図（ｂ）に示すように、フォトレジ
スト（５）は多段階化されてパターニングされる。この
とき、マスク材（２ａ）（２ｂ’）が重なっているとこ
ろはＸ線が透過せず、マスク材（２ａ）のみがあるとこ
ろは少しだけＸ線が透過し、その結果、フォトレジスト
（５）はＸ線マスク材が二重の部分は全く露光されず、
Ｘ線マスク材（２ａ）のみの部分は少し露光されること
になり、現像すればフォトレジスト（５）は多段階化さ
れてパターニングされることになる。
２ｂ）を設けたマスク基板（１）を透してＸ線露光する
ことによって、第１図（ｂ）に示すように、フォトレジ
スト（５）は多段階化されてパターニングされる。この
とき、マスク材（２ａ）（２ｂ’）が重なっているとこ
ろはＸ線が透過せず、マスク材（２ａ）のみがあるとこ
ろは少しだけＸ線が透過し、その結果、フォトレジスト
（５）はＸ線マスク材が二重の部分は全く露光されず、
Ｘ線マスク材（２ａ）のみの部分は少し露光されること
になり、現像すればフォトレジスト（５）は多段階化さ
れてパターニングされることになる。
次に第１図（ｃｌ Ｋ示すように、たい積換（４）とフ
ォトレジスト（５）とを同時に異方性エツチングするこ
とによって、第１図（ｄ）に示すように、フォトレジス
ト（５）の薄い部分はたい積換（４）を少しエツチング
したところでエツチングが終り、フォトレジスト（５）
の厚い部位はたい積換（４）は全くエツチングされない
ので、多段階化されたパターンでたい積換（４）がエツ
チングされる。
ォトレジスト（５）とを同時に異方性エツチングするこ
とによって、第１図（ｄ）に示すように、フォトレジス
ト（５）の薄い部分はたい積換（４）を少しエツチング
したところでエツチングが終り、フォトレジスト（５）
の厚い部位はたい積換（４）は全くエツチングされない
ので、多段階化されたパターンでたい積換（４）がエツ
チングされる。
次に他の実施例について第２図を参照して説明する。第
２図ｆａ）〜（ｄｉはトランジスタの製造方法にこの発
明を適用した例を工程を追って示したもので、図におい
て符号（１）〜（３１、（５）は第１図に示したものと
回等であるので説明を省略する。（６）はフォトレジス
ト、（７）はトランスファーゲート絶縁膜、（８）はゲ
ート電極、（９）は低濃度拡散層、（１０）は高漉度拡
散層である。次にプロセス・フローについて説明する。
２図ｆａ）〜（ｄｉはトランジスタの製造方法にこの発
明を適用した例を工程を追って示したもので、図におい
て符号（１）〜（３１、（５）は第１図に示したものと
回等であるので説明を省略する。（６）はフォトレジス
ト、（７）はトランスファーゲート絶縁膜、（８）はゲ
ート電極、（９）は低濃度拡散層、（１０）は高漉度拡
散層である。次にプロセス・フローについて説明する。
まず、第２図（ａ） Ｋ示すように、半導体基板（３）
全面に熱酸化によりトランスファーゲート絶縁膜（７）
を形成し、その上に、ＣＶＤ法やスパッタ法などにより
ゲート電極（８）材をたい積し、その上にフォトレジス
ト（６）を塗布する。これＫ Ｘ ｆｇ −ｑスフ材（
２ａＬ（２ｂ）による２層構造を有するＸ線マスクを用
いてＸ線露光を行うことによって、第２図（ｂｌ Ｋ示
すように、フォトレジスト（６）を多段階化してパター
ニングする。次に第２図（ｃｌ Ｋ示すように、ゲート
電極（８）材とフォトレジスト（６）とのエツチングレ
ートの比を適当に設定し、異方性工ツチングを行うこと
により、フォトレジスト（６）とゲート電極（８）材と
を同時にエツチングする。こうすることにより、ゲート
電極（８）材を逆Ｔ字型にエツチングし、ゲート電極（
８）の両極の膜厚を適当に薄く仕上げる。次に、第２図
（ｄ）に示すように、全面に半導体基板（１）と反対の
電導型イオンを注入し、トランジスタのソース、ドレイ
ンを形成する。このイオン注入により、ゲート電極（８
）の両端の膜厚の偉いところには、熱処理後、低濃度拡
散層（９）が形成され、それ以外のゲート電極（８）の
ない部分には、高濃度拡散層（１（Ｎが形成され、ＧＯ
ＬＤ（Ｇａｔｅ −Ｄｒａｉｎ ０ｖｅｒｌａＰｐｅｄ
Ｄｅｖｉｃｅ）構造のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏ
ｐｅｄ Ｄｒａｉｎ ）トランジスタが形成される。
全面に熱酸化によりトランスファーゲート絶縁膜（７）
を形成し、その上に、ＣＶＤ法やスパッタ法などにより
ゲート電極（８）材をたい積し、その上にフォトレジス
ト（６）を塗布する。これＫ Ｘ ｆｇ −ｑスフ材（
２ａＬ（２ｂ）による２層構造を有するＸ線マスクを用
いてＸ線露光を行うことによって、第２図（ｂｌ Ｋ示
すように、フォトレジスト（６）を多段階化してパター
ニングする。次に第２図（ｃｌ Ｋ示すように、ゲート
電極（８）材とフォトレジスト（６）とのエツチングレ
ートの比を適当に設定し、異方性工ツチングを行うこと
により、フォトレジスト（６）とゲート電極（８）材と
を同時にエツチングする。こうすることにより、ゲート
電極（８）材を逆Ｔ字型にエツチングし、ゲート電極（
８）の両極の膜厚を適当に薄く仕上げる。次に、第２図
（ｄ）に示すように、全面に半導体基板（１）と反対の
電導型イオンを注入し、トランジスタのソース、ドレイ
ンを形成する。このイオン注入により、ゲート電極（８
）の両端の膜厚の偉いところには、熱処理後、低濃度拡
散層（９）が形成され、それ以外のゲート電極（８）の
ない部分には、高濃度拡散層（１（Ｎが形成され、ＧＯ
ＬＤ（Ｇａｔｅ −Ｄｒａｉｎ ０ｖｅｒｌａＰｐｅｄ
Ｄｅｖｉｃｅ）構造のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏ
ｐｅｄ Ｄｒａｉｎ ）トランジスタが形成される。
上記のＧＯＬＤ構造のＬＤＤ）ランジスタを従来の製造
方法で形成しようとするとプロセス・フロが、この発明
による方法よりも長く、かつ、複雑になる。
方法で形成しようとするとプロセス・フロが、この発明
による方法よりも長く、かつ、複雑になる。
上記実施例では、Ｘ線マスク材（２ａ）、（２ｂ）の材
質を変えて、２層化したものを説明したが、Ｘ線マスク
材の材質を同一にして２段階化しても同様の効果を得る
ことができる。第３図（ａｌ 、 （ｂｌにその様子を
示した。第３図（ａ）は、Ｘ線マスク材（２ａ）、（２
ｂ）の材質を変えて２層化した例で第１図（ａ）のもの
と同じである。第３図（ｂ）はＸ線マスク材の変形を示
し、Ｘ線マスク材（２）の材質を同一にして２段階化し
た例である。また、上記実施例では、Ｘ線マスク材（２
ａ）、（２ｂ）の２層化したものを説明したが、２層化
以上であっても、また、同一材質による２段階化以上で
あってもよいことはいうまでもない。
質を変えて、２層化したものを説明したが、Ｘ線マスク
材の材質を同一にして２段階化しても同様の効果を得る
ことができる。第３図（ａｌ 、 （ｂｌにその様子を
示した。第３図（ａ）は、Ｘ線マスク材（２ａ）、（２
ｂ）の材質を変えて２層化した例で第１図（ａ）のもの
と同じである。第３図（ｂ）はＸ線マスク材の変形を示
し、Ｘ線マスク材（２）の材質を同一にして２段階化し
た例である。また、上記実施例では、Ｘ線マスク材（２
ａ）、（２ｂ）の２層化したものを説明したが、２層化
以上であっても、また、同一材質による２段階化以上で
あってもよいことはいうまでもない。
以上のように、この発明によれば、Ｘ線マスク材を複数
種の異なる材質による多層構造、あるいは同一材質によ
る多段階構造にしたので、半導体基板上のたい積膜を、
−度のエツチングにより複数膜厚をもったパターンにす
ることができる。その結果として、プロセス・フローが
簡略化され、デバイスの縮小化が真にコス）−ダウンに
結び付くようになる。
種の異なる材質による多層構造、あるいは同一材質によ
る多段階構造にしたので、半導体基板上のたい積膜を、
−度のエツチングにより複数膜厚をもったパターンにす
ることができる。その結果として、プロセス・フローが
簡略化され、デバイスの縮小化が真にコス）−ダウンに
結び付くようになる。
【図面の簡単な説明】
第１図はこの発明の一実施例を説明するための工程順の
断面図、第２図は他の実施例を説明するための工程順の
断面図、第３図はこの発明で使用するＸ線マスクの断面
図、第４図は従来の半導体装置の製造方法を説明するた
めの工程順の断面図である。 （１）ｓ＊マスク基板、（２）（２ａ）（２ｂ）・・Ｘ
線マスク材、（３）・・半導体基板、（４）・・たい積
膜、（５１（６）・・フォトレジスト。 なお、各図中、同一符号は同−又は相当部分を示す。 （ｂ） 第１図 形 図 （Ｃ） （ｄ） 第２図 （Ｃ） 沁２図 （ｂ） 形４図 第４図 （Ｃ） （ｄ）
断面図、第２図は他の実施例を説明するための工程順の
断面図、第３図はこの発明で使用するＸ線マスクの断面
図、第４図は従来の半導体装置の製造方法を説明するた
めの工程順の断面図である。 （１）ｓ＊マスク基板、（２）（２ａ）（２ｂ）・・Ｘ
線マスク材、（３）・・半導体基板、（４）・・たい積
膜、（５１（６）・・フォトレジスト。 なお、各図中、同一符号は同−又は相当部分を示す。 （ｂ） 第１図 形 図 （Ｃ） （ｄ） 第２図 （Ｃ） 沁２図 （ｂ） 形４図 第４図 （Ｃ） （ｄ）
Claims (1)
- マスク基板にＸ線マスク材を多層化および多段階化のい
ずれかに形成したＸ線露光マスクを用いたＸ線露光によ
り、フォトレジストが塗布された半導体基板上で前記フ
ォトレジストを複数膜厚、多段階にパターニングし、前
記複数膜厚、多段階にパターニングされた前記フォトレ
ジストと下地のたい積膜とを同時に異方性エッチングす
ることにより、前記たい積膜を複数膜厚、多段階にエッ
チングする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310083A JPH02156624A (ja) | 1988-12-09 | 1988-12-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310083A JPH02156624A (ja) | 1988-12-09 | 1988-12-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02156624A true JPH02156624A (ja) | 1990-06-15 |
Family
ID=18000978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63310083A Pending JPH02156624A (ja) | 1988-12-09 | 1988-12-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02156624A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09306807A (ja) * | 1996-05-14 | 1997-11-28 | Canon Inc | Ｘ線露光用マスク構造体の製造方法 |
| JP2002151523A (ja) * | 2000-08-11 | 2002-05-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
| JP2004040092A (ja) * | 2002-06-28 | 2004-02-05 | Hewlett-Packard Development Co Lp | 半導体デバイスを形成する方法およびシステム |
| KR100560969B1 (ko) * | 1998-12-31 | 2006-06-23 | 삼성전자주식회사 | 액정표시장치용광마스크의제조방법 |
| JP2007142382A (ja) * | 2005-10-18 | 2007-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2012089860A (ja) * | 2000-08-11 | 2012-05-10 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
| CN103740535A (zh) * | 2014-01-21 | 2014-04-23 | 山东省轻工业设计院 | 一种多层步进式微环境可调白酒原粮处理设备 |
| US8804060B2 (en) | 2005-10-18 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2018113434A (ja) * | 2017-01-06 | 2018-07-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | インダクター及びその製造方法 |
-
1988
- 1988-12-09 JP JP63310083A patent/JPH02156624A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09306807A (ja) * | 1996-05-14 | 1997-11-28 | Canon Inc | Ｘ線露光用マスク構造体の製造方法 |
| KR100560969B1 (ko) * | 1998-12-31 | 2006-06-23 | 삼성전자주식회사 | 액정표시장치용광마스크의제조방법 |
| JP2012089860A (ja) * | 2000-08-11 | 2012-05-10 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
| JP2002151523A (ja) * | 2000-08-11 | 2002-05-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
| US8324032B2 (en) | 2000-08-11 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2004040092A (ja) * | 2002-06-28 | 2004-02-05 | Hewlett-Packard Development Co Lp | 半導体デバイスを形成する方法およびシステム |
| JP4585745B2 (ja) * | 2002-06-28 | 2010-11-24 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 半導体デバイスを形成する方法 |
| JP2007142382A (ja) * | 2005-10-18 | 2007-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US8804060B2 (en) | 2005-10-18 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9576986B2 (en) | 2005-10-18 | 2017-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9991290B2 (en) | 2005-10-18 | 2018-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN103740535A (zh) * | 2014-01-21 | 2014-04-23 | 山东省轻工业设计院 | 一种多层步进式微环境可调白酒原粮处理设备 |
| JP2018113434A (ja) * | 2017-01-06 | 2018-07-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | インダクター及びその製造方法 |
| JP2019145804A (ja) * | 2017-01-06 | 2019-08-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | インダクター及びその製造方法 |
| US11145452B2 (en) | 2017-01-06 | 2021-10-12 | Samsung Electro-Mechanics Co., Ltd. | Inductor and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156624A (ja) | 半導体装置の製造方法 | |
| JP3344786B2 (ja) | 半導体メモリセルのキャパシタ電極製造方法 | |
| US5846878A (en) | Method of manufacturing a wiring layer in a semiconductor device | |
| JPH08125035A (ja) | 半導体装置およびその製造方法 | |
| US5512500A (en) | Method of fabricating semiconductor device | |
| JPH01128522A (ja) | レジストパターンの形成方法 | |
| JPH01257366A (ja) | 半導体装置の製造方法 | |
| JPH06216006A (ja) | 半導体装置の製造方法 | |
| JPS5827335A (ja) | 半導体装置の製造方法 | |
| JPH08298314A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPS61181132A (ja) | パタ−ン化層形成法 | |
| JP2001326287A (ja) | 半導体装置の製造方法 | |
| KR960010054B1 (ko) | 반도체소자의 콘택형성방법 | |
| JPH08330249A (ja) | 半導体装置の製造方法 | |
| JPS60247927A (ja) | パタ−ン形成方法 | |
| JPS63307739A (ja) | 半導体装置の製造方法 | |
| KR0167607B1 (ko) | 롬의 게이트전극 제조 방법 | |
| JPH05315242A (ja) | 微細レジストパターンの形成方法 | |
| JPH0410662A (ja) | 半導体装置の製造方法 | |
| JPH0730101A (ja) | 固体撮像装置とその製造方法 | |
| TWI323295B (en) | Method for etching metal | |
| JP3651638B2 (ja) | 半導体装置の製造方法 | |
| JPH06326018A (ja) | パターン形式用レジスト構造とパターン形成方法 | |
| JP2872298B2 (ja) | 半導体装置の製造方法 | |
| KR19980025505A (ko) | 반도체소자의 확산방지막 제조방법 |