KR19980025505A - 반도체소자의 확산방지막 제조방법 - Google Patents

반도체소자의 확산방지막 제조방법 Download PDF

Info

Publication number
KR19980025505A
KR19980025505A KR1019960043628A KR19960043628A KR19980025505A KR 19980025505 A KR19980025505 A KR 19980025505A KR 1019960043628 A KR1019960043628 A KR 1019960043628A KR 19960043628 A KR19960043628 A KR 19960043628A KR 19980025505 A KR19980025505 A KR 19980025505A
Authority
KR
South Korea
Prior art keywords
tin layer
tin
layer
gas
forming
Prior art date
Application number
KR1019960043628A
Other languages
English (en)
Other versions
KR100214278B1 (ko
Inventor
김정태
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960043628A priority Critical patent/KR100214278B1/ko
Publication of KR19980025505A publication Critical patent/KR19980025505A/ko
Application granted granted Critical
Publication of KR100214278B1 publication Critical patent/KR100214278B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 확산방지막 제조방법에 관한 것으로서, Al 금속배선과 실리콘 반도체 기판의 사이에 개재되는 Ti/TiN 적층 구조의 확상 방지막에서 상기 TiN층을 TiCl4가스를 원료로 사용하는 제1 TiN층과 TDMAT 가스를 원료로 사용하는 제2 TiN층을 적층하는 구조로 형성하였으므로, 공정이 간단하고, TiCl4을 원료로 형성된 제 1 TiN층의 낮은 비저항 값과, TDMAT 가스를 사용하여 형성된 제2 TiN(16)의 우수한 확산 방지 성질을 함게 보유하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 확산방지막 제조방법
본 발명은 반도체 소자의 확산방지막 제조방법에 관한 것으로서, 특히 Al 등의 금속배선의 확산방지막으로 사용되는 TiN층을 테트라키스디메틸아미노타이타늄(TetrakisDiMethylAminoTitanum; 이하 TDMAT라 칭함)과 타이타튬테트라크롤라이트(TiCl4)의 두가지 원료가스로 형성하여 확산방지 성능이 우수하고, 비저항이 작아 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체 소자의 확산방지막 제조방법에 관한 것이다.
최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있다. 특히 감광막패턴은 반도체 장치의 제조 공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되고 있다.
따라서 반도체 소자의 고집적화를 위해서는 감광막 패턴의 미세화가 필수 요건인데, 상기 감광막 패턴의 분해능은 축소노광장치의 광원의 파장 및 공정 변수에 비레하고, 축소노광장치의 렌즈구경(numerical aperture; NA)에 반비례한다.
여기서 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를들어 파장이 436 및 365nm인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 각각 약 0.7, 0.5㎛ 정도가 한계이다.
따라서 0.5㎛ 이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultra violet), 예를들어 파장이 248nm인 KrF 레이저나 193nm인 ArF 레이저를 광원으로 사용하는 축소노광장치를 이용한다.
또한 상하의 도전배선을 연결하는 콘택홀은 자체의 크기와 주변 배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)는 증가한다. 따라서, 다층의 도전배선을 구비하는 고집적 반도체 소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들 간의 정확하고 엄격한 정렬이 요구되어 공정 여유도가 감소된다.
상기 콘택홀은 간격 유지를 위하여 마스크 정렬시의 오배열 여유(misalignnment tolerance), 노광 공정시의 렌즈 왜곡(lens distortion), 마스크 제작 및 사진식각 공정시의 임계 크기 변화(critical dimension variation), 마스크간의 정합(registration) 등과 같은 요인들을 고려하여 마스크를 형성한다.
일반적으로 반도체 소자는 각각의 소자들을 형성한 후, 소자의 최상층에는 각각의 소자에 전압을 인가하는 금속배선이 형성된다. 이러한 금속배선으로는 다른 재료들에 비해 증착 공정이 간단하고, 저저항의 특성을 갖는 Al 계열 금속이 주로 사용되는데, Al 계열 금속배선 콘택의 경우에는 금속층과 접촉되는 부분에서의 스파이크나 불순물의 확산을 방지하기 위하여 콘택면과 금속배선의 사이에 Ti/TiN의 적층 구조로된 확산방지막(barrier metal)을 형성한다.
종래에는 상기 TiN층은 물리기상증착(Physical Vapor Deposition; PVD)이나 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 칭함)으로 형성하는데, 주로 미세 콘택홀에 대한 단차 피복성이 우수한 CVD 방법에의한 TiN이 주로 사용된다.
상기 TiN층을 형성하는 방법은 크게 사용 원료 가스에 따라 두가지로 분류되는데, 하나는 TDMAT를 사용하여 TiN층을 형성하는 것이고, 다른 하나는 TiCl4가스를 이용하는 것이다.
상기에서 TDMAT를 사용하여 형성된 TiN층은 박막의 다공질성에 의하여 공기 중의 수분과 산소를 흡습하여 박막 내에 다량의 산소기를 함유하고 있어 금속 알루미늄과 실리콘 기판간의 원자의 상호 확산을 방지하는 확산방지 역할을 우수하나, 수만 μΩ·cm 정도의 높은 비저항을 가져 금속배선의 저항을 증가시키는 단점이 있으며, TiCl4을 사용하여 형성된 TiN층은 비저항은 약 150~200μΩ·cm 정도로 매우 낮으나 산소기가 없아 확산방지 역할이 나쁘게 되므로 이를 개선하기 위하여 질소나 산소 분위기에서 후속 열처리 공정을 진행하여야 하는 등 공정이 복잡하고 열에 의해 소자의 신뢰성이 떨어지는 등의 다른 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 Al 금속배선과 실리콘 기판과의 사이에 개재되는 확산방지막을 비저항이 낮은 TiCl4가스를 사용한 TiN층과 원자 상호 확산에 대한 방지 역할이 우수한 TDMAT 가스를 사용한 TiN층이 반복 적층되어 있는 구조로 형성하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체 소자의 확산방지막 제조방법을 제공함에 있다.
도 1은 본 발명의 일 실시예에 따른 확산방지막이 형성된 반도체 소자의 단면도.
도 2는 본 발명의 다른 실시예에 따른 확산방지막이 형성된 반도체 소자의 단면도.
*도면의 주요 부분에 대한 부호의 설명*
10:반도체 기판12:Ti층
14:TiCl4원료 TiN층
16:TDMAT 원료 TiN층
상기와 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속배선 제조 방법의 특징은,
반도체 소자상에 층간절연막을 형성하는 공정과,
상기 구조의 전표면에 Ti층을 형성하는 공정과,
상기 Ti층상에 TiCl4가스를 원료로 하여 제1 TiN층을 형성하는 공정과,
상기 제1 TiN층상에 TDMAT 가스를 원료로 하여 제2 TiN층을 형성하는 공정을 구비함에 있다.
본 발명의 다른 특징은,
반도체기판상에 층간절연막을 형성하는 공정과,
상기 구조의 전표면에 Ti층을 형성하는 공정과,
상기 Ti층상에 TDMAT 가스를 원료로 하여 제1 TiN층을 형성하는 공정과,
상기 제1 TiN층상에 TiCl4가스를 원료로 하여 제2 TiN층을 형성하는 공정을 구비함에 있다.
이하, 본 발명에 따른 반도체 소자의 확산방지막 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 확산방지막이 형성된 반도체 소자의 단면도이다.
먼저, 실리콘 웨이퍼 반도체기판(10)상에 게이트 산화막과 게이트전극, 엘.디.디(Lightly Doped Drain; 이하 LDD라 칭함) 구조의 소오스/드레인 접합 등으로 구성되는 모스 전계효과 트랜지스터와 캐패시터 및 비트선 등과 같은 하부 구조물을 형성하고, 상기 구조의 전표면에 콘택홀(도시되지 않음)을 구비하는 층간절연막(도시되지 않음)을 형성한 후, 상기 구조의 전표면에 Ti층(12)을 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 침함)이나 물리기상증착(Physical Vapor Deposition; 이하 PVD라 칭함) 방법으로 형성한다.
그다음 상기 Ti층(12) 상에 TiCl4가스를 원료로 사용하여 CVD 방법으로 제1 TiN층(14)을 형성하고, 상기 제1 TiN층(14) 상에 TDMAT 가스를 원료로 하여 CVD 방법으로 제2 TiN층(16)을 형성한다.
상기의 이층 구조로된 TiN층은 TiCl4를 사용하여 비저항이 낮아지고, TDMAT 가스를 사용하여 확산방지 역할이 향상되며, 이는 제1 및 제2 TiN층(14), (16)을 형성하는 순서가 바뀌어도 동일한 효과를 얻을 수 있다.
도 2는 본 발명의 다른 실시예에 따른 확산방지막이 형성된 반도체 소자의 단면도로서, TiCl4가스를 원료로 한 제1 TiN층(14)과, TDMAT 가스를 원료로 하는 제2 TiN층(16)을 50~100Å 정도의 두께로 반복 적층한 상태이며, 이 경우에도 본원 발명의 효과를 얻을 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 확산방지막 제조방법은 Al 금속배선과 실리콘 반도체기판의 사이에 개재되는 Ti/TiN 적층 구조의 확산방지막에서 상기 TiN층을 TiCl4가스를 원료로 사용하는 제1 TiN층과 TDMAT 가스를 원료로 사용하는 제2 TiN층을 적층하는 구조로 형성하였으므로, 공정이 간단하고, TiCl4을 원료로 형성된 제1 TiN층의 낮은 비저항 값과, TDMAT 가스를 사용하여 형성된 제2 TiN층(16)의 우수한 확산 방지 성질을 함께 보유하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (4)

  1. 반도체 기판상에 층간절연막을 형성하는 공정과,
    상기 구조의 전표면에 Ti층을 형성하는 공정과,
    상기 Ti층상에 TiCl4가스를 원료로 하여 제1 TiN층을 형성하는 공정과,
    상기 제1 TiN층상에 TDMAT 가스를 원료로 하여 제2 TiN층을 형성하는 공정을 구비하는 반도체 소자의 확산방지막 제조방법.
  2. 제1항에 있어서, 상기 제1 및 제2 TiN층을 50~100Å 두께로 다수번 반복 적층하는 것을 특징으로 하는 반도체 소자의 확산방지막 제조방법.
  3. 반도체기판상에 층간절연막을 형성하는 공정과,
    상기 구조의 전표면에 Ti층을 형성하는 공정과,
    상기 Ti층상에 TDMAT 가스를 원료로 하여 제1 TiN층을 형성하는 공정과,
    상기 제1 TiN층상에 TiCl4가스를 원료로 하여 제2 TiN층을 형성하는 공정을 구비하는 반도체 소자의 확산방지막 제조방법.
  4. 제3항에 있어서, 상기 제1 및 제2 TiN층을 50~100Å 두께로 다수번 반복 적층하는 것을 특징으로하는 반도체 소자의 확산방지막 제조방법.
KR1019960043628A 1996-10-02 1996-10-02 반도체소자의 확산방지막 제조방법 KR100214278B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960043628A KR100214278B1 (ko) 1996-10-02 1996-10-02 반도체소자의 확산방지막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043628A KR100214278B1 (ko) 1996-10-02 1996-10-02 반도체소자의 확산방지막 제조방법

Publications (2)

Publication Number Publication Date
KR19980025505A true KR19980025505A (ko) 1998-07-15
KR100214278B1 KR100214278B1 (ko) 1999-08-02

Family

ID=19476048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043628A KR100214278B1 (ko) 1996-10-02 1996-10-02 반도체소자의 확산방지막 제조방법

Country Status (1)

Country Link
KR (1) KR100214278B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445069B1 (ko) * 2001-12-31 2004-08-21 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
KR100753119B1 (ko) * 2001-06-30 2007-08-29 주식회사 하이닉스반도체 반도체 소자 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753119B1 (ko) * 2001-06-30 2007-08-29 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100445069B1 (ko) * 2001-12-31 2004-08-21 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법

Also Published As

Publication number Publication date
KR100214278B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
US20140038412A1 (en) Interconnect formation using a sidewall mask layer
TWI628746B (zh) 半導體結構及其製造方法
US20080268381A1 (en) Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold
JP3415551B2 (ja) 半導体装置の製造方法
KR20100099335A (ko) 무반사 유전체를 포함하는 집적회로 커패시터 및 그 제조방법
JP2000031429A (ja) 半導体メモリ装置の製造方法及びその構造
US8673543B2 (en) Method for manufacturing semiconductor device
US20020132189A1 (en) Multiple resist layer photolithographic process
KR100368569B1 (ko) 반도체장치및그제조방법
KR19980025505A (ko) 반도체소자의 확산방지막 제조방법
JPH01265524A (ja) 半導体装置
TWI236729B (en) Method for fabricating semiconductor device
US11682558B2 (en) Fabrication of back-end-of-line interconnects
US20100044757A1 (en) Semiconductor device having a contact plug and manufacturing method thereof
KR20010110186A (ko) 반도체장치들의 제조방법
JPH10340953A (ja) 半導体装置
KR100203901B1 (ko) 반도체소자 및 그 제조방법
KR20030058573A (ko) 반도체소자의 제조방법
KR100269624B1 (ko) 반도체장치의 콘택 형성방법
KR100209708B1 (ko) 반도체 소자의 배선 형성방법
KR100235959B1 (ko) 반도체소자의 금속배선 제조방법
KR20090072681A (ko) 반도체 소자의 형성 방법
TWI220055B (en) Structure of preventing mis-alignment in lithography process and method thereof
KR20030058635A (ko) 반도체소자의 제조방법
KR20050014156A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee