KR20090072681A - 반도체 소자의 형성 방법 - Google Patents
반도체 소자의 형성 방법 Download PDFInfo
- Publication number
- KR20090072681A KR20090072681A KR1020070140873A KR20070140873A KR20090072681A KR 20090072681 A KR20090072681 A KR 20090072681A KR 1020070140873 A KR1020070140873 A KR 1020070140873A KR 20070140873 A KR20070140873 A KR 20070140873A KR 20090072681 A KR20090072681 A KR 20090072681A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- intermediate layer
- photoresist
- forming
- mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 61
- 239000000463 material Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000011248 coating agent Substances 0.000 claims abstract description 22
- 238000000576 coating method Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 120
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 230000010354 integration Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 형성 방법에 관한 것으로서, 콘택 홀 또는 십자형 패턴을 형성하는데 있어서 노광 마진이 감소되는 문제를 해결하기 위하여, 라인/스페이스 패턴을 갖는 두 장의 노광 마스크 및 삼층 구조의 마스크층을 이용하여 더블 패터닝 공정을 수행함으로써, 노광 공정의 분해능을 향상시키고 더욱 작은 크기의 반도체 소자를 형성하여 고집적화 및 공정 수율을 향상시키는 발명에 관한 것이다.
Description
본 발명은 반도체 소자의 형성 방법에 관한 것으로서, 콘택 홀 또는 십자형 패턴을 형성하는데 있어서 노광 마진이 감소되는 문제를 해결하여, 노광 공정의 분해능을 향상시키고 더욱 작은 크기의 반도체 소자를 형성하여 고집적화 및 공정 수율을 향상시키는 발명에 관한 것이다.
최근 반도체 장치의 고집적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고 있다. 이때, 감광막 패턴은 반도체 소자의 형성 공정 중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭 넓게 사용되고 있다.
따라서 반도체 소자의 고집적화를 위해서는 감광막 패턴의 미세화가 필수요건인데, 상기 감광막 패턴의 분해능은 축소 노광 장치의 광원의 파장 및 공정변수에 비례하고, 축소 노광 장치의 렌즈 구경(numerical aperture;NA)에 반비례한다.
여기서, 축소 노광 장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 된다. 예를들어 파장이 36nm 및 65㎚인 G-라인 및 i-라인 축소 노광 장치는 공정 분해능이 각각 약 0.7㎛ 및 0.5㎛ 정도가 한계이다.
따라서 0.5㎛ 이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultra violet)을 이용한다. 또한, 파장이 248㎚인 KrF 레이저나 193㎚인 ArF 레이저를 광원으로 사용하는 축소 노광장치를 이용하면, 라인/스페이스 패턴의 경우에는 약 0.3㎛ 정도의 패턴 분해도 가능하다.
이와 같은 방법으로 미세화를 실현하였으나 도전배선을 연결하는 콘택 홀을 형성하는 공정마진은 계속해서 증가하게 된다. 이는 콘택 홀은 자체의 크기가 너무 작고, 콘택 홀과 주변배선과의 간격이 감소되고, 콘택 홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)는 증가하기 때문이다. 따라서, 다층의 도전배선을 포함하는 고집적 반도체 소자에서는 콘택 홀을 형성하기 위하여 마스크들 간의 정확하고 엄격한 제어가 요구되어 공정 여유도가 급격히 감소되고 있다.
콘택 홀 형성의 공정 여유도를 유지하기 위해서는 마스크 정렬시의 오배열 여유(misalignment tolerance), 노광 공정시의 렌즈 왜곡(lens distortion), 마스크 제작 및 노광 공정시의 임계크기 변화(critical dimention variation), 마스크간의 정합(registration)등과 같은 요인들을 고려하여야 한다.
따라서 상기와 같은 여러가지 사항들을 고려하여야 하므로 콘택 홀의 경우에는 단순한 라인/스페이스 패턴 보다 5 ~ 10% 분해능이 감소되는 현상이 발생하고 있다.
상기와 같은 종래 기술에 따른 반도체 소자의 형성 방법 중 특히 콘택 홀 형성 공정은 공정 여유도가 동일한 임계크기를 갖는 라인/스페이스 형성 공정에 비해 공정 여유도가 급격하게 감소되고 있다. 이러한 문제는 십자형 패턴에 대해서도 유사하게 나타나고 있으며, 따라서 반도체 소자의 고집적화에 한계가 발생하고 반도 체 소자의 제조 수율이 감소되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 라인/스페이스 패턴을 갖는 두 장의 노광 마스크 및 삼층 구조의 마스크층을 이용하여 더블 패터닝 공정을 수행함으로써, 콘택 홀 또는 십자형 패턴을 형성하는데 있어서 노광 마진이 감소되는 문제를 해결하고 분해능을 향상시켜 고집적화 및 공정 수율을 향상시킬 수 있는 반도체 소자의 형성 방법을 제공하는 것을 그 목적으로 한다.
반도체 기판 상에 하드 코팅 물질층, 중간층 및 제 1 감광막을 순차적으로 형성하는 단계와,
상기 제 1 감광막을 라인/스페이스 패턴이 형성되어 있는 제 1 노광마스크를 사용하여 노광 및 현상하고 제 1 감광막 패턴을 형성하는 단계와,
상기 제 1 감광막 패턴을 마스크로 노출되어 있는 상기 중간층을 식각하되, 노출 영역에 따라서 그 식각 깊이를 서로 상이하게 조절한 제 1 중간층 패턴을 형성하는 단계와,
상기 제 1 감광막 패턴을 제거하고, 상기 제 1 중간층 패턴 상부에 제 2 감광막을 형성하는 단계와,
상기 제 1 노광마스크의 라인/스페이스 패턴과 교차되는 라인/스페이스 패턴이 형성되어 있는 제 2 노광마스크를 사용하여 노광 및 현상하고 제 2 감광막 패턴 을 형성하는 단계와,
상기 제 2 감광막 패턴을 마스크로 노출되어 있는 상기 제 1 중간층 패턴을 식각하되, 노출 영역에 따라서 그 식각 깊이를 서로 상이하게 조절한 제 2 중간층 패턴을 형성하는 단계 및
상기 제 2 감광막 패턴을 제거하고, 상기 제 2 중간층 패턴을 사용하여 상기 하드 코팅 물질층을 식각하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 제 1 및 제 2 감광막은 포지티브형, 네가티브형 및 이들이 조합된 감광막 중 선택된 어느 하나로 형성하는 것을 특징으로 하고, 상기 중간층은 단일층 또는 이종 물질층으로 형성하는 것을 특징으로 하고, 상기 중간층은 SOG막, 산화막, 질화막 및 이들이 조합된 막중 선택된 어느 하나인 것을 특징으로 하고, 상기 하드 코팅 물질층은 a-C, 카본기, 실리콘기 및 이들의 혼합물 중 선택된 어느 하나를 포함하는 감광막 또는 SOG막을 사용하는 것을 특징으로 하고, 상기 제 1 노광 마스크 및 제 2 노광 마스크의 라인/스페이스 패턴이 교차하는 각도는 45 ~ 90°인 것을 특징으로 하고, 상기 중간층의 식각 깊이 조절 및 상기 제 1 노광 마스크 및 제 2 노광 마스크의 라인/스페이스 패턴이 교차 각도 조절에 따라서 상기 하드 코팅 물질층을 미세 콘택홀, 십자형 홀 또는 십자형 라인 패턴을 정의하는 하드마스크 패턴으로 형성하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 형성 방법은 콘택 홀 노광마스크 보다 라인/스페이스 노광마스크가 분해 가능한 패턴 크기가 더 작다는 성질과 삼층 구조의 마스크 공정이 공정변수가 더 작음을 이용함으로써, 더욱 작은 크기의 콘택 홀을 안정적으로 형성할 수 있도록 하고, 반도체 소자의 고집적화 및 공정 수율을 향상시킬 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 본발명에 따른 반도체 소자의 콘택 홀 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
도 1a 내지 도 1e 는 본 발명의 제 1 실시예에 따른 반도체 소자의 형성 방법을 도시한 사시도들이다.
도 1a를 참조하면, 피식각층을 포함하는 반도체 기판(100) 상에 하드 코팅 물질층(120)과, 중간층(130) 및 제 1 감광막(140)을 순차적으로 형성한다. 이때, 피식각층은 도전층들의 사이에 형성되어 있는 층간 절연막이고, 하드 코팅 물질층은 a-C, 카본기, 실리콘기 및 이들의 혼합물 중 선택된 어느 하나를 포함하는 감광막 또는 SOG막을 사용하고, 중간층(130)은 에스.오.지(spin on glass;이하 SOG라 칭함)나 화학기상증착(chemical vapor deposition;이하 CVD)방법으로 형성된 산화막을 사용하는 것이 바람직하다.
다음에는, 제 1 감광막(140)을 제 1 노광마스크(150)를 이용하여 선택 노광 하여 노광영역(145a)을 형성한다. 이때, 제 1 노광마스크(150)는 콘택 홀로 예정 영역을 포함한 부분이 슬릿 형태의 사각 형상으로 오픈되어 있는 마스크인 것이 바람직하다.
도 1b를 참조하면, 제 1 감광막(140)의 노광영역(145a)을 현상하여 중간층(130)을 노출시키는 제 1 감광막 패턴(145)을 형성한다.
다음에는, 제 1 감광막 패턴(145)에 의해 노출되어 있는 중간층(130)을 식각하여 제 1 중간층 패턴(135)을 형성한다. 이때, 콘택홀을 형성할 경우 중간층(130) 두께의 1/2 정도만 식각하고, 십자형 패턴 또는 라인형 패턴을 형성할 경우 하드 코팅 물질층(120)을 노출시킬 수 있도록 식각하는 것이 바람직하다.
도 1c를 참조하면, 제 1 감광막 패턴(145)을 제거한다.
도 1d를 참조하면, 제 1 중간층 패턴(135)을 포함하는 전면에 제 2 감광막(170)을 형성한다.
다음에는, 제 2 감광막(170)을 제 2 노광마스크(160)를 이용하여 선택 노광하여 노광영역(175a)을 형성한다. 이때, 제 2 노광마스크(160)는 상기한 제 1 노광마스크(150)에 형성된 패턴과 교차되는 방향으로 형성된 슬릿을 포함한다.
도 1e를 참조하면, 제 2 감광막(170)의 노광영역(175a)을 현상하여 제 1 중간층 패턴(135)을 노출시키는 제 2 감광막 패턴(175)을 형성한다.
다음에는, 제 2 감광막 패턴(175)에 의해 노출되어 있는 제 1 중간층 패턴(135)을 식각하여 제 2 중간층 패턴(138)을 형성한다. 이때, 콘택홀을 형성할 경우 최초 중간층(130) 두께의 1/2 정도만 식각하고, 십자형 패턴 또는 라인형 패턴 을 형성할 경우 하드 코팅 물질층(120)을 노출시킬 수 있도록 식각한다.
이와 같이 중간층의 식각 두께를 조절함으로써, 콘택홀, 십자형 홀 또는 십자형 라인 패턴을 형성할 수 있다.
도 2는 본 발명의 제 1 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도이다.
도 2를 참조하면, 상기 도 1e에 대한 평면을 도시한 것으로 반도체 기판(200) 상에 하드 코팅 물질층(220)이 형성되고, 그 상부에 제 2 중간층 패턴(230) 및 제 2 감광막 패턴(240)이 형성되어 있다.
여기서는 십자형 콘택홀 패턴을 형성하기 위하여 제 1 마스크 패턴 및 제 2 마스크 패턴을 이용하여 중간층을 모두 식각한 경우를 나타낸 것으로 십자형 콘택홀 패턴이 매트릭스 형태로 배열되어 필라(Pillar)를 정의하는 형태로 형성되어 있다.
도 3a 내지 도 3c는 본 발명의 제 1 실시예에 따른 반도체 소자의 형성 방법을 도시한 단면도들로, 도 3a의 (i) 내지 도 3c의 (i)은 상기 도 2의 AA' 방향에 따른 단면을 도시한 것이고, 도 3a의 (ii) 내지 도 3c의 (ii)은 상기 도 2의 BB' 방향에 따른 단면을 도시한 것이다.
도 3a를 참조하면, 일 방향에 대한 라인 패턴이 형성된 제 1 중간층 패턴 상부에 상기 라인 패턴과 수직으로 교차하는 라인 패턴을 정의하는 제 2 감광막 패턴(240)을 형성한다.
그 다음에는, 제 2 감광막 패턴(240)을 마스크로 제 1 중간층 패턴을 식각하 여 제 2 중간층 패턴(230)을 형성한다.
도 3b를 참조하면, 제 2 감광막 패턴(240)을 제거하고 제 2 중간층 패턴(230)을 마스크로 하드 코팅 물질층(220)을 식각하여 필라를 정의하는 하드 코팅 물질층 패턴(225)을 형성한다.
도 3c를 참조하면, 하드 코팅 물질층 패턴(225)을 마스크로 반도체 기판(220)을 식각한다.
이와 같이, 제 1 감광막 패턴 및 제 2 감광막 패턴을 이용하여 중간층을 모두 식각 하면 십자형 콘택홀 패턴을 용이하게 형성할 수 있으며, 이를 더 확장시키면 필라 패턴도 형성할 수 있게 된다.
도 4a 내지 도 4d는 본 발명의 제 2 실시예에 따른 반도체 소자의 형성 방법을 도시한 사시도들이다.
도 4a를 참조하면, 피식각층을 포함하는 반도체 기판(300) 상에 하드 코팅 물질층(320)과, 중간층(330, 340) 및 제 1 감광막(350)을 순차적으로 형성한다. 이때, 피식각층은 도전층들의 사이에 형성되어 있는 층간 절연막이고, 중간층(330, 340)은 이종 물질층으로 형성하되, SOG막, 산화막, 질화막 및 이들이 조합된 막중 선택된 어느 하나를 사용하는 것이 바람직하다.
다음에는, 제 1 감광막(350)을 상기 도 1a에서 사용한 것과 같은 제 1 노광마스크(360)를 이용하여 선택 노광한다.
도 4b를 참조하면, 제 1 감광막(350)을 현상하여 제 2 중간층(340)을 노출시키는 제 1 감광막 패턴(355)을 형성한다.
다음에는, 제 1 감광막 패턴(355)에 의해 노출되어 있는 제 2 중간층(340)을 식각하여 제 2 중간층 패턴(345)을 형성한다. 이와 같이, 중간층을 이종 접합층으로 형성함으로써, 중간층 식각 깊이를 조절하는 공정을 수행할 필요가 없게 된다.
도 4c를 참조하면, 제 1 감광막 패턴(355)을 제거하고, 반도체 기판(300) 전면에 제 2 감광막(370)을 형성한다.
다음에는, 제 2 감광막(370)을 제 2 노광마스크(380)를 이용하여 선택 노광 한다.
도 4d를 참조하면, 제 2 감광막(370)을 현상하여 제 2 중간층 패턴(345)을 노출시키는 제 2 감광막 패턴(375)을 형성한다.
다음에는, 제 2 감광막 패턴(375)에 의해 노출되어 있는 제 2 중간층 패턴(345)을 식각한다. 이때, 제 1 감광막 패턴에 의해서 이미 제 2 중간층 패턴(340)이 식각되어 제 1 중간층(330)을 노출하고 있는 부분에서는 제 1 중간층(330)이 식각되어 콘택홀 형태가 나타나게 된다.
도 5는 본 발명의 제 2 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도로, 상기 도 4d에 대한 평면을 도시한 것이다.
도 5를 참조하면, 반도체 기판(400) 상에 하드 코팅 물질 제 1 및 제 2 감광막 패턴에 의해서 식각되어 필러 패턴을 포함하는 제 2 중간층 패턴(440)이 구비되고 그 하부에는 콘택홀을 포함하는 제 1 중간층 패턴(430)이 구비된다.
라인 패턴들이 교차하는 영역에 콘택홀 패턴이 형성되는데, 이와 같이 라인 패턴을 교차시켜 콘택홀을 형성할 경우 단독으로 콘택홀을 형성하는 경우보다 더 공정 여유도를 확보할 수 있게된다.
도 6a 및 도 6b는 본 발명의 제 2 실시예에 따른 반도체 소자의 형성 방법을 도시한 단면도들로, 도 6a의 (i) 및 도 6b의 (i)은 상기 도 5의 AA' 방향에 따른 단면을 도시한 것이고, 도 6a의 (ii) 및 도 6b의 (ii)은 상기 도 5의 BB' 방향에 따른 단면을 도시한 것이다.
도 6a를 참조하면, 제 1 감광막 패턴에 의해서 이미 제 2 중간층이 식각된 영여에는 콘택홀(450)을 정의하는 하드 코팅 물질 패턴(420)이 구비되고, 그 이외의 영역에는 제 1 중간층(430)이 식각되지 않아서 패턴이 형성되지 않는다.
도 6b를 참조하면, 하드 코팅 물질층 패턴(420)을 마스크로 반도체 기판(400)을 식각한다.
이와 같이, 중간층을 이종막 구조로 형성하고 제 1 감광막 패턴 및 제 2 감광막 패턴을 이용하여 제 2 중간층만 식각하면, 제 1 감광막 패턴 및 제 2 감광막 패턴이 교차되는 영역만 식각되어 콘택홀과 같은 패턴이 형성된다.
도 7은 본 발명의 제 3 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도이다.
도 7을 참조하면, 반도체 기판(500) 상부에 라인 형태의 제 2 중간층 패턴(540)을 형성한 후 콘택홀을 정의하는 마스크를 이용하여 제 1 중간층을 식각하여 콘택홀을 정의하는 제 1 중간층 패턴(530)을 형성한다.
도 8a 및 도 8b는 본 발명의 제 3 실시예에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다.
도 8a를 참조하면, 반도체 기판(100) 상부에 상기 도 7에서 설명한 제 1 및 제 2 중간층 패턴(530, 540)을 이용하여 하드 코팅 물질 패턴(520)을 형성한다.
도 8b를 참조하면, 제 1 및 제 2 중간층 패턴(530, 540)을 제거하고 하드 코팅 물질 패턴(520)을 이용하여 반도체 기판(500)을 식각하고, 콘택홀(550)을 형성한다.
도 9는 본 발명의 제 4 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도이다.
도 9를 참조하면, 반도체 기판(600) 상에 콘택홀(620) 및 일 방향에 대한 라인 패턴(630)을 정의하는 중간층 패턴을 형성한다. 여기서, 중간층 패턴은 상술한 바와 같이 제 1 및 제 2 감광막 패턴에 의해서 형성된다. 이때, 제 1 감광막 패턴은 수평 방향에 대한 라인 패턴들을 포함하고, 제 2 감광막 패턴은 수직 방향에 대한 라인 패턴을 포함하는 경우, 콘택홀(620) 패턴은 제 1 및 제 2 마스크 패턴을 이용하여 중간층 패턴을 모두 식각한 경우이고, 라인 패턴(630)은 제 1 감광막 패턴을 이용한 중간층 식각 공정에서 제 1 및 제 2 중간층을 한번에 식각하여 형성한 것이다.
도 10은 본 발명의 제 5 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도이다.
도 10을 참조하면, 도 9에서와는 달리 라인 패턴(730)을 제 2 감광막 패턴을 이용한 중간층 식각 공정에서 제 1 및 제 2 중간층을 한번에 식각하여 형성한 것이다.
도 11은 본 발명의 제 6 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도이다.
도 11은 제 1 및 제 2 감광막 패턴에 의해 교차되는 부분에만 패턴이 형성되도록 하는 경우를 도시한 것으로, 네가티브형 감광막을 이용하여 제 1 감광막 패턴 및 제 2 감광막 패턴을 이용한 중간층 식각 공정에서 제 1 및 제 2 중간층을 모두 식각하여 필라 패턴(820)이 형성되도록 한 것이다.
도 12은 본 발명의 제 7 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도이다.
도 12를 참조하면, 네가티브형 감광막을 이용하되, 제 1 및 제 2 중간층을 한 층씩만 각각 식각하여 십자형 패턴 또는 십자형 라인 패턴(920)을 형성한 것이다.
상술한 바와 같이, 본 발명은 라인/스페이스 패턴을 갖는 두 장의 노광 마스크 및 하드 코팅 물질층, 중간층 및 감광막의 삼층 구조 마스크층을 형성한다. 그리고, 두 장의 노광 마스크 및 중간층을 식각하는 정도를 조합하여 콘택홀, 십자, 십자형 라인 패턴 또는 필라 패턴을 형성한다. 이를 위하여 중간층을 이종막 구조로 형성하기도 하며, 감광막을 포지티브형 또는 네가티브형으로 형성한다. 따라서, 분해능에 따라서 노광 마진이 감소되는 문제를 해결하고 반도체 소자의 고집적화 및 공정 수율을 향상시킬 수 있게 한다.
도 1a 내지 도 1e 는 본 발명의 제 1 실시예에 따른 반도체 소자의 형성 방법을 도시한 사시도들.
도 2는 본 발명의 제 1 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도.
도 3a 내지 도 3c는 본 발명의 제 1 실시예에 따른 반도체 소자의 형성 방법을 도시한 단면도들.
도 4a 내지 도 4d는 본 발명의 제 2 실시예에 따른 반도체 소자의 형성 방법을 도시한 사시도들.
도 5는 본 발명의 제 2 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도.
도 6a 및 도 6b는 본 발명의 제 2 실시예에 따른 반도체 소자의 형성 방법을 도시한 단면도들.
도 7은 본 발명의 제 3 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도.
도 8a 및 도 8b는 본 발명의 제 3 실시예에 따른 반도체 소자의 형성 방법을 도시한 단면도들.
도 9는 본 발명의 제 4 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도.
도 10은 본 발명의 제 5 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도.
도 11은 본 발명의 제 6 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도.
도 12은 본 발명의 제 7 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도.
Claims (7)
- 반도체 기판 상에 하드 코팅 물질층, 중간층 및 제 1 감광막을 순차적으로 형성하는 단계;상기 제 1 감광막을 라인/스페이스 패턴이 형성되어 있는 제 1 노광마스크를 사용하여 노광 및 현상하고 제 1 감광막 패턴을 형성하는 단계;상기 제 1 감광막 패턴을 마스크로 노출되어 있는 상기 중간층을 식각하되, 노출 영역에 따라서 그 식각 깊이를 서로 상이하게 조절한 제 1 중간층 패턴을 형성하는 단계;상기 제 1 감광막 패턴을 제거하고, 상기 제 1 중간층 패턴 상부에 제 2 감광막을 형성하는 단계;상기 제 1 노광마스크의 라인/스페이스 패턴과 교차되는 라인/스페이스 패턴이 형성되어 있는 제 2 노광마스크를 사용하여 노광 및 현상하고 제 2 감광막 패턴을 형성하는 단계;상기 제 2 감광막 패턴을 마스크로 노출되어 있는 상기 제 1 중간층 패턴을 식각하되, 노출 영역에 따라서 그 식각 깊이를 서로 상이하게 조절한 제 2 중간층 패턴을 형성하는 단계; 및상기 제 2 감광막 패턴을 제거하고, 상기 제 2 중간층 패턴을 사용하여 상기 하드 코팅 물질층을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 제 1 및 제 2 감광막은 포지티브형, 네가티브형 및 이들이 조합된 감광막 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 중간층은 단일층 또는 이종 물질층으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 중간층은 SOG막, 산화막, 질화막 및 이들이 조합된 막중 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 하드 코팅 물질층은 a-C, 카본기, 실리콘기 및 이들의 혼합물 중 선택된 어느 하나를 포함하는 감광막 또는 SOG막을 사용하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 제 1 노광 마스크 및 제 2 노광 마스크의 라인/스페이스 패턴이 교차하 는 각도는 45 ~ 90°인 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 중간층의 식각 깊이 조절 및 상기 제 1 노광 마스크 및 제 2 노광 마스크의 라인/스페이스 패턴이 교차 각도 조절에 따라서 상기 하드 코팅 물질층을 미세 콘택홀, 십자형 홀 또는 십자형 라인 패턴을 정의하는 하드마스크 패턴으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070140873A KR20090072681A (ko) | 2007-12-28 | 2007-12-28 | 반도체 소자의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070140873A KR20090072681A (ko) | 2007-12-28 | 2007-12-28 | 반도체 소자의 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090072681A true KR20090072681A (ko) | 2009-07-02 |
Family
ID=41329877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070140873A KR20090072681A (ko) | 2007-12-28 | 2007-12-28 | 반도체 소자의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090072681A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108695241A (zh) * | 2017-04-10 | 2018-10-23 | 台湾积体电路制造股份有限公司 | 半导体装置的形成方法 |
-
2007
- 2007-12-28 KR KR1020070140873A patent/KR20090072681A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108695241A (zh) * | 2017-04-10 | 2018-10-23 | 台湾积体电路制造股份有限公司 | 半导体装置的形成方法 |
| CN108695241B (zh) * | 2017-04-10 | 2022-03-29 | 台湾积体电路制造股份有限公司 | 半导体装置的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040015050A (ko) | Ｃｍｐ 마무리된 다마신 표면상의 리소그래피 정렬 및오버레이 측정마크의 디자인 | |
| KR20020043862A (ko) | 반도체 장치의 패턴 형성 방법 | |
| US9069249B2 (en) | Self aligned patterning with multiple resist layers | |
| US20080064216A1 (en) | Method of manufacturing flash memory device | |
| JP2001351849A (ja) | 半導体装置の製造方法、並びに写真製版用マスクおよびその製造方法 | |
| KR20070122050A (ko) | 이중 패터닝 공정을 이용한 캐패시터 패턴 형성 방법 | |
| US6680163B2 (en) | Method of forming opening in wafer layer | |
| KR20090072681A (ko) | 반도체 소자의 형성 방법 | |
| JP4746832B2 (ja) | パターン形成方法 | |
| US20120214103A1 (en) | Method for fabricating semiconductor devices with fine patterns | |
| US7087533B2 (en) | Method for fabricating semiconductor device | |
| KR0137997B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR100345367B1 (ko) | 반도체소자의 제조방법 | |
| KR100372816B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP4589681B2 (ja) | 半導体デバイスの形成方法 | |
| KR100709453B1 (ko) | 반도체소자의 비트라인 형성방법 | |
| KR100597765B1 (ko) | 반도체 소자의 제조방법 | |
| KR100333537B1 (ko) | 반도체소자의콘택제조방법 | |
| KR100324814B1 (ko) | 반도체소자의미세패턴제조방법 | |
| KR100866725B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100660280B1 (ko) | 폴리실리콘 게이트 전극 형성 방법 | |
| KR20040086857A (ko) | 반도체소자의 중첩마크 형성방법 | |
| KR20030000125A (ko) | 반도체소자의 비트라인 형성방법 | |
| KR19980025505A (ko) | 반도체소자의 확산방지막 제조방법 | |
| US20100055617A1 (en) | Method of forming pattern in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |